WO2011067964A1 - アクティブマトリクス基板及び表示装置 - Google Patents

アクティブマトリクス基板及び表示装置 Download PDF

Info

Publication number
WO2011067964A1
WO2011067964A1 PCT/JP2010/063493 JP2010063493W WO2011067964A1 WO 2011067964 A1 WO2011067964 A1 WO 2011067964A1 JP 2010063493 W JP2010063493 W JP 2010063493W WO 2011067964 A1 WO2011067964 A1 WO 2011067964A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
signal supply
transistor
active matrix
floating
Prior art date
Application number
PCT/JP2010/063493
Other languages
English (en)
French (fr)
Inventor
小笠原功
吉田昌弘
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to RU2012127355/08A priority Critical patent/RU2510975C2/ru
Priority to US13/509,673 priority patent/US8629443B2/en
Priority to JP2011544210A priority patent/JP5442769B2/ja
Priority to CN201080054610.XA priority patent/CN102640203B/zh
Priority to BR112012013123A priority patent/BR112012013123A2/pt
Priority to KR1020127014341A priority patent/KR101368608B1/ko
Priority to EP10834417.7A priority patent/EP2509061A4/en
Publication of WO2011067964A1 publication Critical patent/WO2011067964A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Definitions

  • the present invention relates to an active matrix substrate and a display device. More specifically, the present invention relates to a monolithic active matrix substrate and a display device.
  • LCD liquid crystal display
  • PDP plasma display
  • inorganic electroluminescence (inorganic EL) display organic electroluminescence (organic EL) display
  • Portable electronic devices such as mobile phones and PDAs on which these flat panel displays are mounted are required to be further reduced in size and weight, and accordingly, the display area is reduced in size, that is, narrowed. There is a tendency to make a frame.
  • a drive circuit or the like is mounted outside the display panel.
  • a driver circuit or the like is driven on the substrate in order to reduce the cost or reduce the thickness.
  • Development of a display device mounted with a fully monolithic circuit board provided with peripheral circuits necessary for the above-described technology has been advanced.
  • the transistor T6 which is a circuit portion for resetting the floating wiring to a specific potential and the wiring for the initialization signal (INT) are provided outside the driving circuit. Has been placed. For this reason, when a structure for resetting the floating wiring to a specific potential is provided, an additional lead-out line is provided (for example, the lead-out line 15 shown in FIG. 11). There was room for improvement in terms of increasing the gap between them and improving yield. In particular, in the case of a transistor using amorphous silicon (a-Si), since the size of the transistor is large, there is room for devising to reduce the restriction on the layout.
  • a-Si amorphous silicon
  • the present invention has been made in view of the above-described present situation, and an object thereof is to provide an active matrix substrate capable of narrowing a frame or improving a yield by increasing a gap between adjacent wirings. It is.
  • the inventors of the present invention have made various studies on an active matrix substrate that can improve the yield by narrowing the frame or increasing the gap between adjacent wirings. As a result, the switching wiring and the third transistor in the driving circuit are examined. Focused on the arrangement. In the above-described liquid crystal display device, it is found that an additional lead line is provided, and the floating wiring and the signal supply branch wiring electrically connect the two transistors in the drive circuit unit, respectively, and perform the switching. By having a crossing portion that intersects with the wiring and the third transistor is provided at the crossing portion, the additional lead line need not be provided, and the frame is narrowed or the gap between adjacent wirings is increased. Thus, the inventors have found that the yield can be improved, and have conceived that the above-mentioned problems can be solved brilliantly, and have reached the present invention.
  • the present invention is an active matrix substrate in which a frame region is provided outside the display region, and the active matrix substrate includes the first, second and third transistors, floating wiring, and switching wiring in the frame region.
  • a third transistor is provided at the intersection.
  • the third transistor has a gate electrode made of a switching wiring, and a source electrode and a drain electrode.
  • One of them is an active matrix substrate including a signal supply branch wiring and the other a floating wiring.
  • the floating wiring is a wiring that can be electrically connected to the signal wiring only through a transistor. Such a floating wiring is not connected to the signal wiring directly or via a conductor, and is electrically connected to the signal wiring when electrically connected to the signal wiring due to the switching action of the transistor. There are times when it is not.
  • the gate electrode of the third transistor is formed of a switching wiring.
  • the gate electrode is usually not connected to the signal supply branch wiring.
  • one of the source electrode and the drain electrode of the third transistor is formed of a signal supply branch wiring, and the other is formed of a floating wiring.
  • either the source electrode or the drain electrode of the third transistor can be made of a floating wiring without providing the above-described lead line.
  • the active matrix substrate of the present invention thus, it is possible to achieve narrowing of the frame or increasing the gap between adjacent wirings to improve the yield.
  • the configuration of the active matrix substrate of the present invention is not particularly limited by other components as long as such components are essential. A preferred embodiment of the active matrix substrate of the present invention will be described in detail below.
  • the third transistor is provided on the main line of the switching wiring.
  • the area of a wiring intersection also referred to as a cross section
  • the wiring area including a protrusion when a transistor is provided over the wiring protrusion
  • the said main line means the location which is not a protrusion part of wiring.
  • the switching wiring is one in which a pulse signal is input at a constant period.
  • the floating wiring and / or the signal supply branch wiring has a detour structure at a boundary portion intersecting with the switching wiring when the substrate main surface is viewed in plan view.
  • the yield of the display panel can be improved. That is, when the wiring is formed by the photolithography process, the photoresist at the stepped portion (the boundary portion between the switching wiring portion and the portion where the switching wiring is not formed when the substrate main surface is viewed in plan) becomes thick. Therefore, the floating wiring and the signal supply branch wiring may be short-circuited due to the remaining resist and / or pattern defect.
  • the floating wiring is bent before and after the stepped portion so as to be separated from the signal supply branch wiring, and / or the signal supply branch wiring is separated from the floating wiring.
  • a form that bends before and after the step is preferred.
  • the switching wiring may be formed thin even with the same load and resistance, or the resistance of the floating wiring and / or the signal supply branch wiring may be reduced by the amount of detouring unnecessary. Is possible.
  • the size of the transistor may be adjusted as appropriate depending on the gate signal to be generated and / or the characteristics of the semiconductor layer.
  • a notch portion and an intersection between the floating wiring and the signal supply branch wiring / Or a protrusion part can be provided suitably.
  • the switching wiring is provided with a protruding portion
  • the third transistor is provided on the protruding portion
  • the source electrode thereof is a signal supply branch wiring.
  • the drain electrode is connected to the protruding portion of the floating wiring
  • the floating wiring and the signal supply branch wiring each have a width of the protruding portion that is 1 ⁇ 2 or less of the length of the protruding portion of the switching wiring.
  • the floating wiring and the signal supply branch wiring have a width of the protruding portion that is 1/3 or less of the length of the protruding portion of the switching wiring. In addition, it is preferable that a minimum is 1/4 or more, for example. Further, it is preferable that the floating wiring and the signal supply branch wiring have a length of the projecting portion that is 1/2 or more of the width of the projecting portion of the switching wiring. More preferably, it is 2/3 or more, more preferably 3/4 or more, and may be 1 or more. The upper limit is preferably 3 or less.
  • the present invention is also a display device including the active matrix substrate of the present invention.
  • a display device that can be made narrower and / or increase the gap between adjacent wirings to improve the yield can be obtained.
  • the active matrix substrate of the present invention it is possible to further narrow the frame or increase the gap between adjacent wirings to improve the yield.
  • FIG. 3 is a schematic diagram illustrating a driving circuit outside a display region in the active matrix substrate of Embodiment 1.
  • FIG. 10 is a schematic diagram illustrating a drive circuit outside a display region in an active matrix substrate according to a modification of the first embodiment.
  • FIG. 3 is a partial enlarged view showing a drive circuit outside a display region in the active matrix substrate of Embodiment 1.
  • FIG. 10 is a partially enlarged view showing a drive circuit outside a display region in the active matrix substrate of Embodiment 2.
  • FIG. 10 is a partially enlarged view showing a drive circuit outside a display region in an active matrix substrate of a modification of the second embodiment.
  • FIG. 10 is a partially enlarged view showing a drive circuit outside a display region in an active matrix substrate of a modification of the second embodiment.
  • FIG. 10 is a partially enlarged view showing a drive circuit outside a display region in an active matrix substrate of a modification of the second embodiment.
  • FIG. 10 is a partially enlarged view showing a drive circuit outside a display region in an active matrix substrate of a modification of the second embodiment.
  • FIG. 10 is a partial enlarged view showing a drive circuit outside a display region in an active matrix substrate of Embodiment 3.
  • FIG. 10 is a partial enlarged view showing a drive circuit outside a display region in an active matrix substrate of a modification of Embodiment 3. It is a schematic diagram which shows the drive circuit outside the display area in the conventional active matrix substrate. It is the elements on larger scale which show the drive circuit outside the display area in the conventional active matrix substrate.
  • the frame region refers to a region other than the display surface in the active matrix substrate and the display device (region around the display surface).
  • the wiring includes the protrusion.
  • One first transistor and two second transistors may be provided for one third transistor, or two transistors may be provided.
  • FIG. 1 is a schematic diagram illustrating a drive circuit outside the display region in the active matrix substrate of the first embodiment.
  • the active matrix substrate of Embodiment 1 includes a display area and a drive circuit area outside the display area.
  • the drive circuit area includes at least one drive circuit.
  • the drive circuit includes the first portion 31 and the second portion 32 shown in FIG.
  • the first portion 31 of the drive circuit includes a first transistor connected to the floating wiring 11 and a first transistor connected to the signal supply branch wiring 12.
  • the second portion 32 of the first drive circuit also includes a second transistor connected to the floating wiring 11 and a second transistor connected to the signal supply branch wiring 12.
  • the floating wiring 11 is electrically connected to the first transistor connected to the floating wiring 11 in the first portion 31 and the second transistor connected to the floating wiring 11 in the second portion 32.
  • the signal supply branch wiring 12 includes a first transistor connected to the signal supply branch wiring 12 in the first portion 31 and a second transistor connected to the signal supply branch wiring 12 in the second portion 32. And are electrically connected.
  • the first transistor connected to the floating wiring 11 in the first portion 31 is the same as the first transistor connected to the signal supply branch wiring 12 in the first portion 31.
  • the second transistor 23 may be used.
  • FIG. 2 is a schematic diagram illustrating a drive circuit outside the display area in the active matrix substrate according to a modification of the first embodiment.
  • the first transistor 122 connected to the floating wiring 11 and the first transistor 123 connected to the signal supply branch wiring 12 in the first portion 31 are provided in the first portion 31. including.
  • a second transistor 124 connected to the floating wiring 11 in the second portion 32 and a second transistor 125 connected to the signal supply branch wiring 12 in the second portion 32 are included.
  • the configuration of the modification of the first embodiment is the same as the configuration of the first embodiment described above.
  • the clock trunk line 2 and the switching element 24 shown in FIG. 1 are omitted.
  • a wiring between the first transistor 122 and the second transistor 123 and / or a wiring between the fourth transistor 124 and the fifth transistor 125 may be omitted.
  • the switching wiring 13 is disposed between the first portion 31 and the second portion 32 and intersects with the floating wiring 11 and the signal supply branch wiring 12.
  • the driving circuit includes a third transistor 21, which is formed on the switching wiring 13, whose gate electrode is composed of the switching wiring 13, and whose source electrode is the signal supply branch wiring 12.
  • the drain electrode is made of a floating wiring 11.
  • a signal supply trunk line 14 is further provided in the drive circuit area outside the display area, and the signal supply branch line 12 is connected to the signal supply trunk line 14.
  • the floating wiring 11 is disposed above the signal supply branch wiring 12, but the floating wiring 11 may be disposed below the signal supply branch wiring 12.
  • the signal supply trunk line 14 is arranged on the side far from the display area (outside the second portion 32), and a signal for supplying an off potential to the transistor in the display area is input.
  • a pulse signal is input to the switching wiring 13.
  • the drive circuit is composed of a plurality of transistors and a plurality of wirings connected to them.
  • signal supply wiring signal supply trunk wiring 14, signal supply branch wiring 12, etc.
  • a wiring for generating a gate on / off potential of a transistor (switching element 24) connected to a wiring for supplying a signal to a scanning line in the display area is the floating wiring 11, and a floating line is used to stabilize the signal of the scanning line.
  • the potential of the wiring 11 is periodically reset to a specific potential.
  • the gate electrode of the transistor is electrically connected to the floating wiring 11.
  • One of the source electrode and the drain electrode of the transistor is electrically connected to the clock trunk line 2, and the other is electrically connected to the scanning line in the display region.
  • the clock trunk line 2 is connected to the clock branch line 4 via the clock trunk line 2 and the contact hole 6, and the clock branch line 4 is connected to one of the source electrode and the drain electrode of the transistor (switching element 24).
  • the clock trunk line 2 is preferably in a form in which notches are provided on both sides of the intersection region with the signal supply branch line 12.
  • the switching wiring 13 supplies a signal from the outside of the panel similarly to the signal supply trunk wiring 14.
  • the signal supply main line 14 is extended in the same direction (that is, in parallel).
  • the signal supply of the switching wiring 13 is not restricted to said means.
  • a circuit may be provided on the substrate.
  • the signal supply branch line 12 is used for connection between the signal supply main line 14 and the third transistor 21.
  • the signal supply branch line 12 is a line for supplying the gate-off potential of the signal supply main line 14 to the transistor (switching element 24) in the drive circuit via other transistors including the third transistor.
  • the floating wiring 11, the signal supply branch wiring 12, the switching wiring 13, and the third transistor 21 are desirably arranged close to each other so that an additional lead line is not necessary. Since the floating wiring 11 and the signal supply branch wiring 12 are formed in a plurality of stages according to the number of scanning lines in the display area, the switching wiring 13 is wired so as to intersect the floating wiring 11 and the signal supply branch wiring 12.
  • the third transistor 21 is preferably disposed in the vicinity of the intersection region.
  • placed close and “placed near the crossing region” means that the crossing region between the wirings and the semiconductor layer forming region of the transistor are placed close enough to achieve the effects of the present invention. Specifically, however, it is preferable that all or part of the intersecting region between the wirings be disposed so as to overlap with the semiconductor layer formation region of the transistor when the main surface of the substrate is viewed in plan.
  • the first portion 31 of the first drive circuit including the transistor 22 connected to the floating wiring 11 and the second portion 32 of the first drive circuit including the transistor 23 connected to the floating wiring 11 It is preferable that the switching wiring 13 and the third transistor 21 be disposed at a position where they are split.
  • FIG. 3 is a partially enlarged view showing a drive circuit outside the display region in the active matrix substrate of the first embodiment.
  • a configuration in which the third transistor 21 is configured like the third transistor 21 shown in FIG. 3 is preferable.
  • the switching wiring 13 and the third transistor 21 are formed at a different location from the intersection region of the main line of the switching wiring 13 and the floating wiring 11 and the signal supply branch wiring 12.
  • the configuration of the present invention (the configuration in which the switching wiring 13 and the third transistor 21 are arranged at a position where the first drive circuit first portion 31 and the first drive circuit second portion 32 are divided). When applied, the wiring intersections increase and the layout area increases.
  • the switching of the main line of the switching wiring 13 (35 ⁇ m) is compared with the switching according to the present invention.
  • the width of the main line of the wiring 13 becomes thick (50 ⁇ m).
  • (1) The area of the intersection region (cross portion) is small and the load is light (30% lower than the conventional example).
  • the wiring region (50 ⁇ m) including the protruding portion of the transistor is narrower than the conventional wiring region (60 ⁇ m), which is advantageous for narrowing the frame.
  • the effect of this embodiment is that an additional lead line is not required and the number of constituent members for resetting the floating wiring 11 can be minimized.
  • the wiring area of the switching wiring 13 can be narrowed, and the distance between adjacent transistors can be widened.
  • FIG. 4 is a partially enlarged view showing a drive circuit outside the display area in the active matrix substrate of the second embodiment.
  • the notch when the transistor having the same size as that of Embodiment 1 is formed.
  • a configuration in which both sides of the switching wiring 13 are cut out and cutout portions are provided on both sides of the intersection region of the switching wiring 13, the floating wiring 11, and the signal supply branch wiring 12 is preferable.
  • the cross capacitance can be reduced.
  • the floating wiring 11 and the signal supply branch wiring 12 intersecting with the switching wiring 13 are viewed from the top of the switching wiring 13, that is, the main surface of the substrate, the floating wiring.
  • the switching wiring 13 is formed of a gate layer, a gate insulating film is formed thereon, and a semiconductor layer, the floating wiring 11 and the signal supply branch wiring 12 are further formed thereon.
  • the photoresist at the stepped portion is thick, so that resist residue and pattern defects are likely to occur.
  • the light shielding property around the transistor is improved. That is, the characteristic shift caused by the backlight light entering and entering the semiconductor layer can be reduced, which is effective when a high-brightness backlight is used.
  • FIG. 5 to 8 are partial enlarged views showing drive circuits outside the display region in the active matrix substrate according to the modification of the second embodiment.
  • the switching wiring 13 is formed to be thin or the detour is unnecessary, so that the floating wiring 11
  • the resistance of the signal supply branch wiring 12 can be reduced, which is a preferable form in these respects.
  • the size of the transistor varies depending on the generated gate signal and the characteristics of the semiconductor layer. Therefore, the switching wiring 13 does not necessarily have a notch.
  • a configuration including the protruding portion illustrated in FIG. 6 and a configuration including neither the notch portion nor the protruding portion illustrated in FIG. 7 are possible.
  • the third transistor has a comb-like electrode.
  • the effect of this embodiment mentioned above can be exhibited also by such a form.
  • FIG. 9 is a partially enlarged view showing a drive circuit outside the display area in the active matrix substrate of the third embodiment.
  • the active matrix substrate of the third embodiment has a different configuration of the third transistor 21 from the first and second embodiments and the modifications thereof.
  • the switching wiring 13 is provided with a protruding portion, the third transistor 21 is provided on the protruding portion, the source electrode thereof is connected to the protruding portion of the signal supply branch wiring 12, and the drain electrode thereof is connected to the floating wiring 11.
  • the floating wiring 11 and the signal supply branch wiring 12 connected to the projecting portion have a width of the projecting portion that is 1 ⁇ 2 or less of the length of the projecting portion of the switching wiring 13.
  • FIG. 10 is a partially enlarged view showing a drive circuit outside the display area in the active matrix substrate of a modification of the third embodiment.
  • the length of the protruding portion (12 ⁇ m) is 3 to the width of the protruding portion of the switching wiring (4 ⁇ m).
  • the shape of the third transistor may be another shape.
  • one of the source electrode and the drain electrode may be a U-shape or a U-shape, or a comb-like electrode is combined. The shape may be different. In this embodiment as well, no additional lead line is required to reset the potential of the floating wiring 11, and the circuit configuration can be minimized.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明は、狭額縁化したり、隣接配線間のギャップを大きくして歩留まりを向上したりすることができるアクティブマトリクス基板を提供する。本発明は、表示領域の外側に額縁領域が設けられたアクティブマトリクス基板であって、フローティング配線（１１）及び信号供給枝配線（１２）は、それぞれ第１及び第２のトランジスタ（２２、２３）を電気的に接続し、スイッチング配線（１３）と交差する交差部分を有し、該交差部分に第３のトランジスタ（２１）が設けられ、上記第３のトランジスタ（２１）は、そのゲート電極がスイッチング配線（１３）からなり、そのソース電極及びドレイン電極のいずれか一方が信号供給枝配線（１２）、他方がフローティング配線（１１）からなるアクティブマトリクス基板である。

Description

アクティブマトリクス基板及び表示装置
本発明は、アクティブマトリクス基板及び表示装置に関する。より詳しくは、モノリシック型のアクティブマトリクス基板及び表示装置に関するものである。
近年の高度情報化に伴い、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ（ＰＤＰ）、無機エレクトロルミネセンス（無機ＥＬ）ディスプレイ、有機エレクトロルミネセンス（有機ＥＬ）ディスプレイ等のフラットパネルディスプレイの市場は拡大しており、盛んに開発が行われている。
これらのフラットパネルディスプレイが実装される、携帯電話、ＰＤＡ等の携帯型の電子機器においては、より一層の小型化及び軽量化が要求され、これに伴い、表示領域周辺の小型化、すなわち、狭額縁化を図っていく傾向がある。
また、従来の表示装置では、表示パネルの外側に駆動回路等を実装する形態をとっていたが、近年になって、コスト削減、薄型化等を図るため、基板上に、ドライバ回路等の駆動に必要な周辺回路を設けたフルモノリシック型の回路基板を実装した表示装置について開発が進められるようになっている。
そして、種々の効果が発揮されることを期待して、回路基板の構成について工夫がなされた液晶表示装置が開示されている（例えば、特許文献１～３参照。）。
特開２００８－８３７０３号公報 特開２００７－１９３３４０号公報 特開２００５－５２７８５６号公報
上記特許文献１及び特許文献２に記載の液晶表示装置においては、フローティング配線を特定の電位にリセットするための回路部分であるトランジスタＴ６と初期化信号（ＩＮＴ）の配線とが駆動回路の外側に配置されている。このため、フローティング配線を特定の電位にリセットする構造を設ける際に、追加の引き出し線を設けることになり（例えば、図１１に示した引き出し線１５）、配線領域をより縮小化したり、隣接配線間のギャップを大きくして歩留まりを向上したりするという点で工夫の余地があった。特に、アモルファスシリコン（ａ－Ｓｉ）を用いたトランジスタの場合は、トランジスタの大きさが大きくなるため、レイアウト上の制限を小さくするための工夫の余地があった。
本発明は、上記現状に鑑みてなされたものであり、狭額縁化したり、隣接配線間のギャップを大きくして歩留まりを向上したりすることができるアクティブマトリクス基板を提供することを目的とするものである。
本発明者らは、狭額縁化したり、隣接配線間のギャップを大きくして歩留まりを向上したりすることができるアクティブマトリクス基板について種々検討したところ、駆動回路内におけるスイッチング配線及び第３のトランジスタの配置に着目した。そして、上述した液晶表示装置においては、追加の引き出し線を設けることになることを見いだすとともに、フローティング配線及び信号供給枝配線が、それぞれ駆動回路部内の２つのトランジスタを電気的に接続し、該スイッチング配線と交差する交差部分を有し、該交差部分に第３のトランジスタが設けられることにより、上記追加の引き出し線を設けなくてもよくなり、狭額縁化したり、隣接配線間のギャップを大きくして歩留まりを向上したりすることを達成できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、表示領域の外側に額縁領域が設けられたアクティブマトリクス基板であって、上記アクティブマトリクス基板は、該額縁領域に第１、第２及び第３のトランジスタ、フローティング配線、スイッチング配線、信号供給幹配線、及び、該信号供給幹配線と電気的に接続された信号供給枝配線が配置され、上記フローティング配線及び信号供給枝配線は、それぞれ第１及び第２のトランジスタを電気的に接続し、該スイッチング配線と交差する交差部分を有し、該交差部分に第３のトランジスタが設けられ、上記第３のトランジスタは、そのゲート電極がスイッチング配線からなり、そのソース電極及びドレイン電極のいずれか一方が信号供給枝配線、他方がフローティング配線からなるアクティブマトリクス基板である。
上記フローティング配線とは、トランジスタを介することによってのみ信号配線に電気的に接続可能な配線をいう。このようなフローティング配線は、信号配線と直接又は導電体を介して接続されていないものであり、トランジスタのスイッチング作用に起因して、信号配線と電気的に接続されているときと電気的に接続されていないときとがある。
なお、第３のトランジスタのゲート電極は、スイッチング配線からなる。該ゲート電極は、通常、信号供給枝配線には接続されていない。また、第３のトランジスタのソース電極及びドレイン電極のいずれか一方が信号供給枝配線からなり、他方がフローティング配線からなる。
このような形態とすることにより、上述した引き出し線を設けることなく第３のトランジスタのソース電極及びドレイン電極のいずれか一方をフローティング配線からなるものとすることができ、本発明のアクティブマトリクス基板において、狭額縁化したり、隣接配線間のギャップを大きくして歩留まりを向上したりすることを達成することができる。
本発明のアクティブマトリクス基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
本発明のアクティブマトリクス基板における好ましい形態について以下に詳しく説明する。
本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記第３のトランジスタが、スイッチング配線の主線上に設けられたものである形態が挙げられる。この形態により、配線の交差部分（クロス部ともいう。）の面積を小さくしたり、配線領域（配線の突出部上にトランジスタが設けられている場合は、当該突出部を含む）を狭くしたり、寄生容量の変動を小さくしたりすることが可能である。なお、上記主線とは、配線の突出部でない箇所をいう。
本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記スイッチング配線は、一定周期でパルス信号が入力されるものである形態が挙げられる。この形態により、フローティング配線１１の電位を周期的に特定電位にリセットするための回路部分を縮小したり、隣接配線間のギャップを大きくして歩留まりを向上したりすることができる。
本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記フローティング配線及び／又は信号供給枝配線は、基板主面を平面視したときに、スイッチング配線と交差する境界部分において迂回構造を有する形態が挙げられる。この形態により、表示パネルの歩留まりを向上することができる。すなわち、フォトリソグラフィ工程で配線を形成した場合は、段差部（基板主面を平面視したときの、スイッチング配線部分とスイッチング配線が形成されていない部分との境界部）でのフォトレジストが厚くなるため、残存したレジスト及び／又はパターン不良によりフローティング配線と信号供給枝配線とが短絡するおそれがある。この短絡を防止する目的においては、当該段差部において、フローティング配線が信号供給枝配線から離れるように当該段差部の前後で曲がる形態、及び／又は、信号供給枝配線がフローティング配線から離れるように当該段差部の前後で曲がる形態が好ましい。
また、迂回構造をとらない場合は、同じ負荷、抵抗であってもスイッチング配線を細く形成したり、迂回が不要な分、フローティング配線及び／又は信号供給枝配線の抵抗を小さくしたりすることが可能である。
なお、トランジスタの大きさは、生成するゲート信号及び／又は半導体層の特性によって適宜調整すればよく、例えば、上記スイッチング配線においては、上記フローティング配線及び信号供給枝配線との交差部分で切欠部及び／又は突出部を適宜設けることができる。
本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記スイッチング配線は、突出部が設けられ、上記第３のトランジスタは、当該突出部上に設けられるとともに、そのソース電極が信号供給枝配線の突出部に接続され、そのドレイン電極がフローティング配線の突出部に接続され、上記フローティング配線及び信号供給枝配線は、その突出部の幅がそれぞれスイッチング配線の突出部の長さの１／２以下である形態が挙げられる。この形態により、フォトリソグラフィ工程において、スイッチング配線に対して、フローティング配線及び／又は信号供給枝配線がずれて形成された場合であっても、寄生容量の変動を小さくすることができる。
上記フローティング配線及び信号供給枝配線は、その突出部の幅がそれぞれスイッチング配線の突出部の長さに対して１／３以下であることが好ましい。なお、下限は、例えば１／４以上であることが好ましい。
また、上記フローティング配線及び信号供給枝配線は、その突出部の長さがそれぞれスイッチング配線の突出部の幅に対して１／２以上であることが好ましい。より好ましくは、２／３以上であり、更に好ましくは、３／４以上であり、１以上でも構わない。なお上限は３以下が好ましい。
本発明はまた、本発明のアクティブマトリクス基板を備える表示装置でもある。
本発明の表示パネルと同様に、より狭額縁化したり、隣接配線間のギャップを大きくして歩留まりを向上したりすることができる表示装置を得ることができる。
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本発明のアクティブマトリクス基板によれば、より狭額縁化したり、隣接配線間のギャップを大きくして歩留まりを向上したりすることが可能である。
実施形態１のアクティブマトリクス基板における表示領域の外側の駆動回路を示す模式図である。 実施形態１の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す模式図である。 実施形態１のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。 実施形態２のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。 実施形態２の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。 実施形態２の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。 実施形態２の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。 実施形態２の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。 実施形態３のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。 実施形態３の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。 従来のアクティブマトリクス基板における表示領域の外側の駆動回路を示す模式図である。 従来のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。
本明細書において、額縁領域とは、アクティブマトリクス基板及び表示装置における表示面以外の領域（表示面の周囲領域）をいう。配線は、配線の主線から突出部が設けられている場合は、該突出部を含むものである。第１、第２のトランジスタは、第３のトランジスタ１個に対して、１個設けられるものであってもよく、２個設けられるものであってもよい。
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
（実施形態１）
図１は、実施形態１のアクティブマトリクス基板における表示領域の外側の駆動回路を示す模式図である。
実施形態１のアクティブマトリクス基板は、表示領域、及び、表示領域の外側の駆動回路領域を備える。
駆動回路領域は、少なくとも１つの駆動回路を含む。駆動回路は、図１に示した第１部分３１、及び、第２部分３２を含む。駆動回路の第１部分３１は、フローティング配線１１に接続された第１のトランジスタ及び信号供給枝配線１２に接続された第１のトランジスタを含む。また、第１の駆動回路の第２部分３２もまた、フローティング配線１１に接続された第２のトランジスタ及び信号供給枝配線１２に接続された第２のトランジスタを含む。言い換えれば、フローティング配線１１は、第１部分３１内のフローティング配線１１に接続された第１のトランジスタ、及び、第２部分３２内のフローティング配線１１に接続された第２のトランジスタと電気的に接続されている。また、信号供給枝配線１２は、第１部分３１内の信号供給枝配線１２に接続された第１のトランジスタ、及び、第２部分３２内の信号供給枝配線１２に接続された第２のトランジスタと電気的に接続されている。図１に示すように、第１部分３１内のフローティング配線１１に接続された第１のトランジスタと第１部分３１内の信号供給枝配線１２に接続された第１のトランジスタとが同一の第１のトランジスタ２２であり、かつ／又は、第２部分３２内のフローティング配線１１に接続された第２のトランジスタと第２部分３２内の信号供給枝配線１２に接続された第２のトランジスタとが同一の第２のトランジスタ２３であってもよい。
図２は、実施形態１の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す模式図である。図２に示した駆動回路では、第１部分３１内に、フローティング配線１１に接続された第１のトランジスタ１２２と第１部分３１内の信号供給枝配線１２に接続された第１のトランジスタ１２３とを含む。また、第２部分３２内のフローティング配線１１に接続された第２のトランジスタ１２４と第２部分３２内の信号供給枝配線１２に接続された第２のトランジスタ１２５とを含む。それ以外は、実施形態１の変形例の構成は、上述した実施形態１の構成と同様である。なお、図２においては、図１で示したクロック幹配線２及びスイッチング素子２４が省略されている。また、第１のトランジスタ１２２と第２のトランジスタ１２３との間の配線、及び／又は、第４のトランジスタ１２４と第５のトランジスタ１２５との間の配線がない形態であってもよい。
更に、スイッチング配線１３が、第１部分３１と第２部分３２とに挟まれて配置され、フローティング配線１１及び信号供給枝配線１２と交差する。更に、駆動回路は、第３のトランジスタ２１を含み、この第３のトランジスタ２１は、スイッチング配線１３上で形成され、そのゲート電極がスイッチング配線１３からなるとともに、そのソース電極が信号供給枝配線１２からなり、そのドレイン電極がフローティング配線１１からなる。
表示領域の外側の駆動回路領域には、信号供給幹配線１４が更に備えられており、信号供給枝配線１２が、信号供給幹配線１４と接続されている。なお、図１では信号供給枝配線１２の上側にフローティング配線１１が配置されているが、信号供給枝配線１２の下側にフローティング配線１１が配置されている形態であってもよい。
実施形態１では、信号供給幹配線１４は、表示領域から遠い側（第２部分３２の外側）に配置され、表示領域のトランジスタにオフ電位を供給する信号が入力される。また、スイッチング配線１３には、パルス信号が入力される。
駆動回路は複数のトランジスタと、それらに接続する複数の配線で構成されている。配線には、信号供給配線（信号供給幹配線１４、信号供給枝配線１２等）の他に、信号供給配線と直接的に又は導電体を介して接続されない電気的にフローティング状態にある配線（フローティング配線１１）もある。
例えば、表示領域の走査線に信号を供給する配線に接続されたトランジスタ（スイッチング素子２４）のゲートオン／オフ電位を生成する配線がフローティング配線１１であり、走査線の信号を安定させるために、フローティング配線１１の電位を周期的に特定電位にリセットすることになる。
なお、該トランジスタ（スイッチング素子２４）のゲート電極は、フローティング配線１１に電気的に接続されている。また、該トランジスタ（スイッチング素子２４）のソース電極及びドレイン電極は、一方がクロック幹配線２と電気的に接続され、他方が表示領域の走査線と電気的に接続されている。図１では、クロック幹配線２はクロック幹配線２とコンタクトホール６を介してクロック枝配線４に接続され、クロック枝配線４が該トランジスタ（スイッチング素子２４）のソース電極及びドレイン電極の一方と接続されている。クロック幹配線２は、信号供給枝配線１２との交差領域の両側で切欠部が設けられた形態であることが好ましい。
上記電位リセットには、例えば、ゲートオフ電位を供給する配線（信号供給幹配線１４）を第３のトランジスタ２１等を介して接続する構成が用いられ、そのスイッチング配線１３が設けられる。
本実施形態では、スイッチング配線１３は、信号供給幹配線１４と同様に、パネル外部から信号を供給することになる。信号供給のためのＦＰＣ（Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔｓ；フレキシブルプリント基板）等を共用化するために、信号供給幹配線１４と同じ方向に向かって延伸して（すなわち平行に）配線される。
なお、スイッチング配線１３の信号供給は上記の手段に限られない。例えば、基板上に回路を設けてもよい。
また信号供給幹配線１４と第３のトランジスタ２１との接続には、信号供給枝配線１２が用いられる。信号供給枝配線１２は、信号供給幹配線１４のゲートオフ電位を、第３のトランジスタを含む他のトランジスタを介して、駆動回路内のトランジスタ（スイッチング素子２４）に供給するための配線である。
フローティング配線１１、信号供給枝配線１２、スイッチング配線１３、第３のトランジスタ２１は、追加の引き出し線が必要とならないように、近接して配置することが望ましい。
フローティング配線１１、信号供給枝配線１２は、表示領域の走査線の本数に応じて、複数段形成されるため、スイッチング配線１３は、フローティング配線１１、信号供給枝配線１２と交差するように配線し、その交差領域近傍に第３のトランジスタ２１を配置することが好ましい。
なお、「近接して配置」、「交差領域近傍に配置」とは、本発明の各効果を奏する程度に配線同士の交差領域とトランジスタの半導体層形成領域とが近い位置に配置されていればよいが、具体的には、配線同士の交差領域の全部又は一部が、基板主面を平面視したときに、トランジスタの半導体層形成領域に重畳して配置されることが好ましい。
すなわち、フローティング配線１１と接続されるトランジスタ２２が含まれる第１の駆動回路の第１部分３１と、フローティング配線１１と接続されるトランジスタ２３が含まれる第１の駆動回路の第２部分３２とに割って入る位置に、スイッチング配線１３と第３のトランジスタ２１が配置されることが好ましい。
図３は、実施形態１のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。第３のトランジスタ２１を図３に示した第３のトランジスタ２１のように構成する形態が好ましい。
図１２に示した従来例のように、スイッチング配線１３と第３のトランジスタ２１とを、スイッチング配線１３の主線とフローティング配線１１及び信号供給枝配線１２との交差領域とは別の箇所に形成する構成を本発明（第１の駆動回路の第１部分３１と、第１の駆動回路の第２部分３２とに割って入る位置に、スイッチング配線１３と第３のトランジスタ２１を配置する構成）に適用した場合、配線交差部が増加し、またレイアウト面積も広くなってしまう。
本実施形態のように、スイッチング配線１３の主線上、すなわちスイッチング配線１３の突出部でない箇所に第３のトランジスタ２１を形成することが好ましい。
スイッチング配線１３が、同じ配線抵抗となるように設計し、図１２に示した従来例のトランジスタを本発明に適用した場合、スイッチング配線１３の主線の幅（３５μｍ）に比べて、本発明におけるスイッチング配線１３の主線の幅は太くなる（５０μｍ）。一方、下記の（１）～（３）の少なくとも１つのメリットがある。
（１）交差領域（クロス部）の面積が小さく、負荷が軽い（上記従来例より３０％低い。）。
（２）トランジスタの突起部を含む配線領域（５０μｍ）が、従来例の配線領域（６０μｍ）と比べて狭く、狭額縁化に有利である。
（３）フォトリソ工程の際に、スイッチング配線１３に対して、フローティング配線１１、信号供給枝配線１２がずれて形成されたとしても、寄生容量の変動が小さく、ゲート信号の出力波形のバラツキを小さくすることができる。
本実施形態の効果は、追加の引き出し線が不要であり、フローティング配線１１をリセットするための構成部材が最小限のものとできることである。
特に、本実施形態の第３のトランジスタ２１を用いると、スイッチング配線１３の配線領域が狭くて済み、近接するトランジスタとの間隔を広く取ることができる。
（実施形態２）
図４は、実施形態２のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。
実施形態１と同サイズのトランジスタを形成する際の切欠部は、特に限定されない。
例えば、図４のように、スイッチング配線１３の両側を切り欠いて、スイッチング配線１３とフローティング配線１１及び信号供給枝配線１２との交差領域の両側で切欠部が設けられた形態が好ましい。切欠部を設けることにより、クロス容量を低減することができる。
なお、実施形態１や実施形態２において、スイッチング配線１３と交差するフローティング配線１１、信号供給枝配線１２が、スイッチング配線１３への乗り上げ部、すなわち、基板主面を平面視したときに、フローティング配線１１及び信号供給枝配線１２とスイッチング配線１３とが交差する境界部分（境界部分６１等）で迂回しているが、これは、配線間の短絡を防いで歩留まりを向上させるためである。
本実施形態においては、スイッチング配線１３はゲート層で形成し、その上層にゲート絶縁膜を形成し、さらにその上層に半導体層とフローティング配線１１及び信号供給枝配線１２を形成している。フォトリソグラフィ工程においては、段差部でのフォトレジストが厚くなるため、レジスト残りや、パターン不良が発生しやすい。フローティング配線１１と信号供給枝配線１２との短絡を低減する目的においては、この迂回構造を取ることが好ましい。
また、実施形態２のように、スイッチング配線１３の両側が切欠部を有する形態とすると、トランジスタ周りの遮光性が良くなる。すなわち、バックライト光が回り込んで、半導体層に入射することによる特性シフトを軽減できるため、高輝度のバックライトを使用する際には有効である。
図５～８は、実施形態２の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。
図５に示した実施形態２の変形例のように、迂回構造を取らない場合は、同じ負荷、抵抗であっても、スイッチング配線１３を細く形成したり、迂回が不要な分、フローティング配線１１と信号供給枝配線１２の抵抗も小さく形成したりすることが可能となり、これらの点で好ましい形態である。
なお、トランジスタの大きさは、生成するゲート信号や半導体層の特性によって変わる。そのため、スイッチング配線１３は、必ずしも切欠部を備えるとは限らない。図６に示した突出部を備える構成、図７に示した切欠部又は突出部のいずれも備えない構成も可能である。
図８に示した形態においては、第３のトランジスタは櫛歯状電極を有するものである。このような形態によっても、上述した本実施形態の効果を発揮することができる。
（実施形態３）
図９は、実施形態３のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。
実施形態３のアクティブマトリクス基板は、第３のトランジスタ２１について、実施形態１、実施形態２及びその変形例とは異なる構成を有する。スイッチング配線１３は、突出部が設けられ、第３のトランジスタ２１は、突出部上に設けられるとともに、そのソース電極が信号供給枝配線１２の突出部に接続され、そのドレイン電極がフローティング配線１１の突出部に接続され、フローティング配線１１及び信号供給枝配線１２は、その突出部の幅がそれぞれスイッチング配線１３の突出部の長さの１／２以下である。
フォトリソグラフィ工程の際に、スイッチング配線１３に対して、フローティング配線１１、信号供給枝配線１２がずれて形成された場合の、寄生容量の変動が小さい点で、好ましい形態である。すなわち、本実施形態では、上記フローティング配線１１及び信号供給枝配線１２の突出部の幅（乗り上げ幅ともいう。）が小さく、図９の上下方向でアライメントずれが生じた場合でも、容量変動が小さい。
図１０は、実施形態３の変形例のアクティブマトリクス基板における表示領域の外側の駆動回路を示す部分拡大図である。
図１０に示したフローティング配線及び信号供給枝配線は、その突出部の長さ（１２μｍ）がそれぞれスイッチング配線の突出部の幅（４μｍ）に対して比率が３である。このような形態においても、スイッチング配線１３に対して、フローティング配線１１、信号供給枝配線１２がずれて形成された場合に、寄生容量の変動を小さくすることができ、好ましい形態である。
その他、第３のトランジスタの形状は、他の形状であってもよく、例えばソース電極及びドレイン電極の一方が、コの字型やＵ字型であってもよいし、櫛歯状電極を組み合わせた形状であってもよい。
なお、本実施形態においても、フローティング配線１１の電位をリセットするために追加の引き出し線は不要であり、回路構成が最小限で済む。
上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
なお、本願は、２００９年１２月１日に出願された日本国特許出願２００９－２７３５２６号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
２：クロック幹配線
４：クロック枝配線
６：コンタクトホール
１１：フローティング配線
１２：信号供給枝配線
１３：スイッチング配線
１４：信号供給幹配線
１５：引き出し線
２１：第３のトランジスタ
２２：第１のトランジスタ
２３：第２のトランジスタ
２４：スイッチング素子
３１：駆動回路の第１部分
３２：駆動回路の第２部分
４１：表示領域の走査線と接続される配線
５１、５７：フローティング配線及び信号供給枝配線とスイッチング配線との交差部分
５０、５２、５３、５４、５５、５６、５８、５９、１５０：半導体層形成領域
６１：フローティング配線及び信号供給枝配線とスイッチング配線とが交差する境界部分
７１：乗り上げ幅
１２２：フローティング配線に接続された第１のトランジスタ
１２３：信号供給枝配線に接続された第１のトランジスタ
１２４：フローティング配線に接続された第２のトランジスタ
１２５：信号供給枝配線に接続された第２のトランジスタ

Claims (6)

  1. 表示領域の外側に額縁領域が設けられたアクティブマトリクス基板であって、
    該アクティブマトリクス基板は、該額縁領域に第１、第２及び第３のトランジスタ、フローティング配線、スイッチング配線、信号供給幹配線、及び、該信号供給幹配線と電気的に接続された信号供給枝配線が配置され、
    該フローティング配線及び信号供給枝配線は、それぞれ第１及び第２のトランジスタを電気的に接続し、該スイッチング配線と交差する交差部分を有し、該交差部分に第３のトランジスタが設けられ、
    該第３のトランジスタは、そのゲート電極がスイッチング配線からなり、そのソース電極及びドレイン電極のいずれか一方が信号供給枝配線、他方がフローティング配線からなる
    ことを特徴とするアクティブマトリクス基板。
  2. 前記第３のトランジスタは、スイッチング配線の主線上に設けられたものであることを特徴とする請求項１に記載のアクティブマトリクス基板。
  3. 前記スイッチング配線は、一定周期でパルス信号が入力されるものであることを特徴とする請求項１又は２に記載のアクティブマトリクス基板。
  4. 前記フローティング配線及び／又は信号供給枝配線は、基板主面を平面視したときに、スイッチング配線と交差する境界部分において迂回構造を有する
    ことを特徴とする請求項１又は２に記載のアクティブマトリクス基板。
  5. 前記スイッチング配線は、突出部が設けられ、前記第３のトランジスタは、当該突出部上に設けられるとともに、そのソース電極が信号供給枝配線の突出部に接続され、そのドレイン電極がフローティング配線の突出部に接続され、
    該フローティング配線及び信号供給枝配線は、その突出部の幅がそれぞれスイッチング配線の突出部の長さの１／２以下である
    ことを特徴とする請求項１、３又は４に記載のアクティブマトリクス基板。
  6. 請求項１～５のいずれかに記載のアクティブマトリクス基板を備えることを特徴とする表示装置。
PCT/JP2010/063493 2009-12-01 2010-08-09 アクティブマトリクス基板及び表示装置 WO2011067964A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
RU2012127355/08A RU2510975C2 (ru) 2009-12-01 2010-08-09 Подложка активной матрицы и устройство отображения
US13/509,673 US8629443B2 (en) 2009-12-01 2010-08-09 Active matrix substrate and display device
JP2011544210A JP5442769B2 (ja) 2009-12-01 2010-08-09 アクティブマトリクス基板及び表示装置
CN201080054610.XA CN102640203B (zh) 2009-12-01 2010-08-09 有源矩阵基板和显示装置
BR112012013123A BR112012013123A2 (pt) 2009-12-01 2010-08-09 substrato de matriz ativa e dispositivo de exibição.
KR1020127014341A KR101368608B1 (ko) 2009-12-01 2010-08-09 액티브 매트릭스 기판 및 표시 장치
EP10834417.7A EP2509061A4 (en) 2009-12-01 2010-08-09 ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-273526 2009-12-01
JP2009273526 2009-12-01

Publications (1)

Publication Number Publication Date
WO2011067964A1 true WO2011067964A1 (ja) 2011-06-09

Family

ID=44114824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/063493 WO2011067964A1 (ja) 2009-12-01 2010-08-09 アクティブマトリクス基板及び表示装置

Country Status (8)

Country Link
US (1) US8629443B2 (ja)
EP (1) EP2509061A4 (ja)
JP (1) JP5442769B2 (ja)
KR (1) KR101368608B1 (ja)
CN (1) CN102640203B (ja)
BR (1) BR112012013123A2 (ja)
RU (1) RU2510975C2 (ja)
WO (1) WO2011067964A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014059144A1 (en) * 2012-10-10 2014-04-17 Arizona Board Of Regents Acting For And On Behalf Of Arizona State University Systems and devices for molecule sensing and method of manufacturing thereof
CN111919510A (zh) * 2018-03-30 2020-11-10 夏普株式会社 显示设备
JP2021092701A (ja) * 2019-12-11 2021-06-17 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
JP6922175B2 (ja) * 2016-09-01 2021-08-18 富士電機株式会社 電力変換装置
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
CN110322845B (zh) * 2018-03-29 2021-08-20 瀚宇彩晶股份有限公司 栅极驱动电路和显示面板
CN112925139A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215105A (ja) * 2001-01-15 2002-07-31 Seiko Epson Corp 電気光学装置、駆動回路および電子機器
JP2005522734A (ja) * 2002-04-08 2005-07-28 サムスン　エレクトロニクス　カンパニー　リミテッド ゲート駆動回路及びこれを有する液晶表示装置
JP2006039524A (ja) * 2004-07-27 2006-02-09 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む表示装置
JP2008292995A (ja) * 2007-04-27 2008-12-04 Nec Lcd Technologies Ltd 非矩形表示装置
JP2009222839A (ja) * 2008-03-14 2009-10-01 Epson Imaging Devices Corp 液晶表示装置
JP2009273526A (ja) 2008-05-13 2009-11-26 Kyoraku Sangyo Kk パチンコ遊技機
JP2010086640A (ja) * 2008-10-03 2010-04-15 Mitsubishi Electric Corp シフトレジスタ回路
JP2010091765A (ja) * 2008-10-08 2010-04-22 Epson Imaging Devices Corp 電気光学装置及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW305943B (ja) * 1995-04-21 1997-05-21 Daewoo Electronics Co Ltd
JPH11125834A (ja) * 1997-10-24 1999-05-11 Canon Inc マトリクス基板及び液晶表示装置と投写型液晶表示装置
KR100860239B1 (ko) * 2002-04-08 2008-09-25 삼성전자주식회사 액정표시장치
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
US8334960B2 (en) 2006-01-18 2012-12-18 Samsung Display Co., Ltd. Liquid crystal display having gate driver with multiple regions
KR101282401B1 (ko) 2006-09-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
US7619194B2 (en) * 2007-02-26 2009-11-17 Epson Imaging Devices Corporation Electro-optical device, semiconductor device, display device, and electronic apparatus having the display device
JP4784528B2 (ja) * 2007-02-26 2011-10-05 ソニー株式会社 電気光学装置、半導体装置、表示装置およびこれを備える電子機器
US8638280B2 (en) 2007-04-27 2014-01-28 Nlt Technologies, Ltd. Non-rectangular display apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215105A (ja) * 2001-01-15 2002-07-31 Seiko Epson Corp 電気光学装置、駆動回路および電子機器
JP2005522734A (ja) * 2002-04-08 2005-07-28 サムスン　エレクトロニクス　カンパニー　リミテッド ゲート駆動回路及びこれを有する液晶表示装置
JP2006039524A (ja) * 2004-07-27 2006-02-09 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む表示装置
JP2008292995A (ja) * 2007-04-27 2008-12-04 Nec Lcd Technologies Ltd 非矩形表示装置
JP2009222839A (ja) * 2008-03-14 2009-10-01 Epson Imaging Devices Corp 液晶表示装置
JP2009273526A (ja) 2008-05-13 2009-11-26 Kyoraku Sangyo Kk パチンコ遊技機
JP2010086640A (ja) * 2008-10-03 2010-04-15 Mitsubishi Electric Corp シフトレジスタ回路
JP2010091765A (ja) * 2008-10-08 2010-04-22 Epson Imaging Devices Corp 電気光学装置及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2509061A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014059144A1 (en) * 2012-10-10 2014-04-17 Arizona Board Of Regents Acting For And On Behalf Of Arizona State University Systems and devices for molecule sensing and method of manufacturing thereof
US10288599B2 (en) 2012-10-10 2019-05-14 Arizona Board Of Regents On Behalf Of Arizona State University Systems and devices for molecule sensing and method of manufacturing thereof
US11137386B2 (en) 2012-10-10 2021-10-05 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Systems and devices for molecule sensing and method of manufacturing thereof
CN111919510A (zh) * 2018-03-30 2020-11-10 夏普株式会社 显示设备
CN111919510B (zh) * 2018-03-30 2023-09-26 夏普株式会社 显示设备
JP2021092701A (ja) * 2019-12-11 2021-06-17 株式会社ジャパンディスプレイ 表示装置
JP7432350B2 (ja) 2019-12-11 2024-02-16 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
RU2012127355A (ru) 2014-01-20
RU2510975C2 (ru) 2014-04-10
EP2509061A1 (en) 2012-10-10
BR112012013123A2 (pt) 2017-03-14
US8629443B2 (en) 2014-01-14
CN102640203B (zh) 2014-09-10
EP2509061A4 (en) 2014-10-08
JPWO2011067964A1 (ja) 2013-04-18
JP5442769B2 (ja) 2014-03-12
KR101368608B1 (ko) 2014-02-27
US20130043495A1 (en) 2013-02-21
CN102640203A (zh) 2012-08-15
KR20120078747A (ko) 2012-07-10

Similar Documents

Publication Publication Date Title
JP5442769B2 (ja) アクティブマトリクス基板及び表示装置
JP2008032920A (ja) 液晶表示装置
JP5420760B2 (ja) アクティブマトリクス基板及び表示装置
JP2007328346A (ja) 薄膜トランジスタ基板及びこれを含む液晶表示板
JP2013083679A (ja) 表示装置
KR20060110200A (ko) 액티브-매트릭스 디스플레이 패널
WO2019095759A1 (zh) 阵列基板、显示面板及显示装置
US9507231B2 (en) Display device
JP2006071861A (ja) 電気光学装置及び電子機器
WO2016021319A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
US20060258034A1 (en) Thin film transistor, fabrication method thereof, liquid crystal display panel device having the same, and fabrication method thereof
WO2011052258A1 (ja) 表示パネル及び表示装置
JP2008130967A (ja) 電気光学装置及び電子機器
JP2005228805A (ja) 薄膜トランジスタおよび液晶表示装置
KR20060084147A (ko) 박막트랜지스터 기판
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
JP4007381B2 (ja) 電気光学装置
US11515337B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
JP6501879B2 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
JP4798094B2 (ja) 電気光学装置
KR102371385B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR100956345B1 (ko) 박막 트랜지스터 표시판
KR20070100443A (ko) 스위칭 소자 및 이를 포함하는 액정 표시판
KR20070038851A (ko) 박막 트랜지스터 기판
JP2009187026A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080054610.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10834417

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011544210

Country of ref document: JP

REEP Request for entry into the european phase

Ref document number: 2010834417

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13509673

Country of ref document: US

Ref document number: 2010834417

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20127014341

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 5586/CHENP/2012

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2012127355

Country of ref document: RU

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112012013123

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 112012013123

Country of ref document: BR

Kind code of ref document: A2