WO2011065770A2 - 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 - Google Patents

룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 Download PDF

Info

Publication number
WO2011065770A2
WO2011065770A2 PCT/KR2010/008420 KR2010008420W WO2011065770A2 WO 2011065770 A2 WO2011065770 A2 WO 2011065770A2 KR 2010008420 W KR2010008420 W KR 2010008420W WO 2011065770 A2 WO2011065770 A2 WO 2011065770A2
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
data
test
look
output
Prior art date
Application number
PCT/KR2010/008420
Other languages
English (en)
French (fr)
Other versions
WO2011065770A3 (ko
Inventor
장경훈
오세경
Original Assignee
주식회사 아이티엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42759413&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2011065770(A2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주식회사 아이티엔티 filed Critical 주식회사 아이티엔티
Publication of WO2011065770A2 publication Critical patent/WO2011065770A2/ko
Publication of WO2011065770A3 publication Critical patent/WO2011065770A3/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Definitions

  • the present invention relates to a built-in self-test (BOST) circuit device or a pattern generating device having a look up table (LUT), and more specifically, to an automatic test equipment (ATE).
  • BOST built-in self-test
  • ATE automatic test equipment
  • the present invention relates to a look-up table built-in vortex circuit device or a pattern generating device that receives an input and outputs test data for a device under test (DUT), and a test data output method using the same.
  • ATE Automatic Test Equipment
  • Many testers especially those used to test semiconductor devices, use a "pin slice structure.”
  • Such testers generally include a plurality of pin slice circuits, each associated with an individual pin on the device under test.
  • each pin slice circuit includes circuitry for generating and measuring a signal at its coupled pin at the device under test.
  • the test pattern generally refers to a pattern used in a test method for inspecting defects of a semiconductor chip at the end of an ASIC manufacturing process.
  • the test pattern is generated using a semiconductor chip test pattern generator, and the generated test pattern is stored in the memory of the automatic test device, and the test pattern is tested with the output channel of the ATE as a control signal of the ATE controller. Input to the target device. At this time, the result value from the device under test determines whether the device is defective.
  • the number of control bits generated in the existing ATE is classified into two types of devices with 16-bit control bits and devices with 24-bit control bits.
  • the command signal of the DUT requires two command outputs in one cycle using a double non-return zero (DNRZ) format.
  • DNRZ double non-return zero
  • the present invention has been proposed to solve the above problems of the conventionally proposed methods, by embedding a look-up table in the BOOST circuit to extend the input pattern program value to the output table value and transmit it to the device under test, It is an object of the present invention to provide a boast circuit or a pattern generating apparatus capable of effectively overcoming a lack of bit problem at a low cost, and a test data output method for a device under test using the same.
  • a built-in self-test (BOST) circuit device or a pattern generating device incorporating a look up table (LUT) is an automatic test equipment.
  • a vortex circuit device or pattern generation device with a look-up table that receives an input from an ATE and outputs test data for a device under test (DUT),
  • a data input module for receiving data in real time from the automatic test equipment
  • the lookup table may use a pattern program value generated by the automatic test equipment as an index, and a pattern program value to be output to the test target device corresponding to the pattern program value as a table value.
  • the lookup table may generate a table only for pattern program values used in the pattern program generated by the automatic test equipment.
  • Data input from the data input module may be 11 bits, and data output from the data output module may be 28 bits.
  • the capacity of the lookup table may be 28 bits ⁇ 2K Word.
  • a device under test in a built-in self-test (BOST) circuit device or a pattern generation device having a look-up table (LUT) according to another aspect of the present invention.
  • Test (DUT) to output the test data
  • step (D) outputting the output data of the lookup table called in step (C) to the device under test.
  • the data received in step (A) is 11 bits,
  • Data output to the device under test in step (D) is 28 bits
  • the lookup table may have a capacity of 28 bits x 2K words.
  • the lookup table may use a pattern program value generated by the automatic test equipment as an index, and a pattern program value to be output to the test target device corresponding to the pattern program value as a table value.
  • the table may be generated only for the pattern program values used in the pattern program generated by the automatic test equipment.
  • step (A) further comprising the step of generating the lookup table
  • a voting circuit device or a pattern generating device with a built-in look-up table and a test data output method for a device under test using the same are provided.
  • the lack of control bits can be effectively overcome at low cost.
  • ATE automated test equipment
  • DUT device under test
  • Fig. 2 is a diagram showing the overall system configuration to which a vortex circuit device with a look-up table according to an embodiment of the present invention is applied between an ATE generating 16-bit control bits and a DUT requiring 24-bit control bits.
  • ATE automatic test equipment
  • FIG. 4 is a diagram illustrating a configuration of a vortex circuit device with a look-up table according to an embodiment of the present invention.
  • FIG. 5 is a diagram illustrating a configuration of a test data output method for a device under test in a BOAST circuit device having a look-up table according to an embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a configuration of a method for generating a lookup table in a voting circuit device having a lookup table in accordance with an embodiment of the present invention.
  • FIG. 7 is a diagram illustrating a process of converting a control bit generated from an ATE generating 16 bit control bits into 24 bits according to a request of a DUT requiring 24 bit control bits according to an embodiment of the present invention.
  • ATE automatic test equipment
  • DUT device under test
  • FIG. 1 is a diagram illustrating a conventional automatic test equipment (ATE) 100 and a device under test (DUT) 200.
  • a command input signal of the device under test 200 such as a memory IC is generated by generating control bits for each program counter line in addition to the X, Y address, and data generated by the algorithm pattern generator. Use it as such.
  • the automatic test equipment 100 includes an X, Y address generator, a data generator, a control bit generator, a pin data selector, and a format controller under sequence control.
  • Such automatic test equipment 100 is classified into two types of systems, 16-bit control bits and 24-bit control bits, according to the number of control bits to be generated.
  • the present invention proposes a method for overcoming the control bit shortage problem by introducing a vortex circuit device or a pattern generation device with a look-up table to improve such a problem.
  • FIG. 2 is a diagram showing an overall system configuration to which a vortex circuit device with a look-up table according to an embodiment of the present invention is applied between an ATE generating 16-bit control bits and a DUT requiring 24-bit control bits.
  • the BOSS circuit device 300 having a look-up table according to an embodiment of the present invention includes a UT 100 generating 16-bit control bits and a DUT requiring 24-bit control bits.
  • FIG. 1 the built-in look-up table 400 to extend the input pattern program value from the ATE (100) to the output table value to be transmitted to the DUT 200, the problem of lack of control bits Overcome effectively at low cost.
  • data received from the ATE 100 is 11 bits and outputted to the DUT 200.
  • the data may be 28 bits, and the capacity of the lookup table 400 may be 28 bits x 2K Word.
  • FIG. 3 is a diagram illustrating a general form of a signal output from an automatic test equipment (ATE).
  • the automatic test equipment ATE generates signals such as RATE, PATA, PATB, BCLK, CCLK, RZ, / RZ, NRZ, / NRZ, DNRZ, / DNRZ, and the like. DUT) to the input signal.
  • the Vost circuit device having a built-in lookup table derives a pattern program using some of the signals received from the ATE, and then uses the lookup table to derive the pattern program. It is converted to an output table value and sent to the DUT.
  • the bus circuit device 300 having a look-up table according to an embodiment of the present invention includes a data input module 310 that receives data in real time from the automatic test equipment 100.
  • the data input from the data input module 310 of the voting circuit device is 11 bits
  • the data output from the data output module 340 is 28 bits, which is converted or compressed by using a built-in lookup table. Repeat this.
  • the data input module 310 serves to receive data in real time from the automatic test equipment 100.
  • the data input from the automatic test equipment 100 to the data input module 310 may be 11 bits, and the input data is used to derive pattern programs to be used to later call up the lookup table.
  • the data analysis module 320 analyzes data input from the data input module 310 to derive pattern programs. Since the data input to the data input module 310 is real time data continuously input in time, a data analysis process is required to derive a pattern program therefrom.
  • the pattern programs derived by analyzing the signals input from the data input module 310 in the data analysis module 320 and using some of the signals are values to call the lookup table in the lookup table call module 330 later. Used.
  • the lookup table call module 330 is responsible for calling up the lookup table based on the pattern programs derived from the data analysis module 320. That is, the lookup table call module 330 calls the lookup table by using the values of pattern programs obtained by the data analysis module 320 as indexes.
  • the look-up table 400 of the vortex circuit device having the look-up table according to an embodiment of the present invention uses a pattern program value generated by the automatic test equipment 100 as an index, and corresponds to the pattern program value to be tested.
  • the pattern program value to be output to the device 200 is configured as a table value.
  • the lookup table 400 generates the table only for the pattern program values used in the pattern program generated by the automatic test equipment 100, instead of generating the table for all the pattern programs, thereby reducing the size of the lookup table. And the size of the entirety of the vortex circuit device can be reduced.
  • a pattern program value to be input to the device under test 200 may be input. Will be output.
  • the data output module 340 outputs the output data of the lookup table 400 called by the lookup table call module 330 to the device under test 200.
  • the output data output from the data output module 340 may be 28 bits.
  • the 28 bits may correspond to 24 bits of control bits to be used in the device under test 200, as can be seen in FIG. 7.
  • R, W, and M (M1, M2) can be composed of the signal.
  • FIG. 5 is a diagram illustrating a configuration of a test data output method for a device under test in a VoST circuit device having a look-up table according to an embodiment of the present invention.
  • the test data output method for a device under test in a BOSS circuit device having a look-up table according to an embodiment of the present invention includes receiving data in real time from an automatic test equipment (S100). ), Deriving the pattern programs by analyzing the data input in step S100 (S200), calling the lookup table based on the pattern programs derived in step S200 (S300), and the lookup called in step S300 And outputting the output data of the table to the device under test (S400).
  • S100 automatic test equipment
  • FIG. 6 is a diagram illustrating a configuration of a method for generating a lookup table in a voting circuit device having a lookup table according to an exemplary embodiment of the present invention.
  • the method for generating a look-up table in a BOSS circuit device having a look-up table according to an embodiment of the present invention may include analyzing an entire pattern program that may be generated by an automatic test equipment. (S10) and for each of the entire pattern programs analyzed in step S10, the analyzed pattern program values are indexed, and the pattern program values corresponding to the analyzed pattern program values to be output to the device under test are set as table values. It may be configured to include a step (S20) for generating a lookup table.
  • Steps S10 and S20 for generating a lookup table may be performed before step S100 of FIG. 5.
  • the lookup table created through this process can be up to 28 bits x 2K Word.
  • the actual lookup table generates the table only for the pattern program values used in the pattern program generated by the automatic test equipment. Therefore, it can be implemented with a smaller capacity.
  • FIG. 7 is a diagram illustrating a process of converting a control bit generated from an ATE generating 16 bit control bits into 24 bits according to a request of a DUT requiring 24 bit control bits according to an embodiment of the present invention.
  • the entire pattern program is analyzed to align the used control bits, and then a lookup table is generated in the vost circuit, and the pattern program is converted using the same.
  • a voting circuit device with a built-in lookup table and a test data output method for a device under test using the same. By extending the conversion to the device under test, the lack of control bits can be effectively overcome at low cost.
  • the present invention has been described using the vortex circuit device as an example, the present invention is not limited to the vortex circuit device. In other words, as long as the function proposed by the present invention can be implemented, the present invention can be implemented in the form of a pattern generating device as well as a voting circuit device.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 자동 테스트 장비(Automatic Test Equipment; ATE)로부터 입력을 받아, 테스트 대상 디바이스(Device Under Test; DUT)에 대한 테스트 데이터를 출력하는, 룩업 테이블(Look Up Table; LUT)을 내장한 보스트(Built Off Self Test; BOST) 회로 장치 또는 패턴 생성 장치에 관한 것으로서, 보스트 회로에 룩업 테이블을 내장하여 입력 패턴 프로그램 값을 출력 테이블 값으로 확장 변환하여 테스트 대상 디바이스로 전송함으로써, 컨트롤 비트의 부족 문제를 적은 비용으로 효과적으로 극복할 수 있다.

Description

룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법
본 발명은 룩업 테이블(Look Up Table; LUT)을 내장한 보스트(Built Off Self Test; BOST) 회로 장치 또는 패턴 생성 장치에 관한 것으로서, 보다 구체적으로는 자동 테스트 장비(Automatic Test Equipment; ATE)로부터 입력을 받아, 테스트 대상 디바이스(Device Under Test; DUT)에 대한 테스트 데이터를 출력하는 룩업 테이블 내장 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 데이터 출력 방법에 관한 것이다.
반도체 디바이스 산업에서는 전자제품에 대한 끊임없는 요구를 만족시키기 위한 노력으로 집적회로를 더 작고 더 빠르게 제조하기 위해 지속적으로 노력하고 있다. 신뢰할만한 디바이스를 가지고 이런 요구들을 제때에 맞추기 위해서, 디바이스 제조업자들은 각각의 디바이스의 집적도와 동작성을 검증할 필요가 있다. 결론적으로, 성공적으로 반도체 디바이스를 제조하는 것에 포함되는 결정적인 과정은 기능적인 및 구조적인 각각의 디바이스의 테스트와 관련이 있다.
이와 같이 공업화 및 산업화가 진행해 감에 따라 제품 생산의 효율성을 제고하기 위한 다양한 형태의 자동화된 테스트 장비가 개발되어 왔다. 특히, 반도체 디바이스의 경우 집적도가 낮고 종류가 많지 않았을 때에는 이를 위한 검사 과정이 간단하였으나, 반도체 디바이스 생산 기술의 발전과 더불어 반도체 디바이스의 집적도가 높아지고 종류가 더욱 다양해짐에 따라 테스트 과정은 더욱 복잡하게 되었으며, 테스트 장비는 더욱 정교한 하드웨어와 소프트웨어를 요구하게 되었다. 이에 따라, 테스트 과정을 단순화하고 테스트 절차를 보다 용이하게 수행할 수 있는 다양한 테스트 시스템이 개발되어 생산된 제품을 테스트하기 위해 사용되고 있다.
자동 테스트 장비(Automatic Test Equipment; ATE)는 반도체 디바이스, 인쇄회로 기판 및 기타 소자 및 어셈블리를 테스트하는데 광범위하게 사용된다. 대다수의 테스터, 특히 반도체 디바이스를 테스트하는 데 사용되는 테스터는 ‘핀 슬라이스 구조’를 이용한다. 이러한 테스터는 일반적으로 각각이 테스트 대상 디바이스 상의 개별적인 핀과 결합된 복수의 핀 슬라이스 회로를 포함한다. 더욱이, 각각의 핀 슬라이스 회로는 테스트 대상 디바이스에서 그 결합된 핀에 신호를 발생시키고 측정하기 위한 회로를 포함한다.
테스트 패턴은, 일반적으로 주문형 반도체 칩(ASIC) 제작 과정 중 마지막 단계에서 반도체 칩의 불량을 검사하는 테스트 방법에 사용되는 패턴을 말한다. 반도체 칩 테스트 패턴 생성기(Automatic Test Pattern Generator)를 사용하여 테스트 패턴을 생성하고, 생성된 테스트 패턴을 자동 테스트 장치의 메모리에 저장하여, 이를 ATE 제어부의 컨트롤 신호로 ATE의 출력 채널로 테스트 패턴을 테스트 대상 디바이스에 입력한다. 이때, 테스트 대상 디바이스에서 나온 결과 값으로 디바이스의 불량 유무를 판단한다.
PIN을 통한 외부 접근성, 즉 테스트 대상 디바이스를 직접 시험할 수 있다는 장점은 있으나, 동작 속도가 증가함에 따라 고성능 ATE의 가격과 고속 신호를 칩과 ATE 간에 전달하기 위한 입출력(IO) 인터페이스 모듈의 비용이 높아져 비용 상승의 요인이 된다. 이를 해결하기 위해, 성능이 낮은 ATE로부터 오는 클록과 패턴을 고속으로 변환시켜 테스트 대상 디바이스 핀에 직접 인가할 수 있는 고성능 로드 보드 모듈을 사용하는 BOST 회로 장치가 개발되었다. 하지만 BOST 회로 장치는 고성능 클록과 신호를 발생, 전달하는 정밀한 모듈이 필요하므로 핀 수의 증가에 따라 시험 비용이 상승되어 사용 분야에 제한이 있다.
한편, 기존의 ATE의 경우 생성하는 컨트롤 비트의 개수에 따라 컨트롤 비트의 개수가 16비트인 장치와 컨트롤 비트의 개수가 24비트인 장치의 2종류로 분류되는데, 16비트 컨트롤 비트를 생성하는 ATE의 경우 패턴 프로그램 작성에 제약이 따른다. 즉, 예를 들어, HSCLK(High-Speed Clock) 테스트 모드를 이용할 경우 DUT의 커맨드(command) 신호를 DNRZ(Double Non-Return Zero) 포맷을 사용하여 1 사이클에서 2개의 커맨드 출력을 요하므로 기존 방식보다 2배의 컨트롤 비트가 필요하다는 문제점이 있다.
또한, 24비트 컨트롤 비트를 가지는 ATE에서 생성된 패턴 프로그램을 16비트 컨트롤 비트를 가지는 ATE에 적용하기 위해서는, 16비트 컨트롤 비트를 가지는 ATE의 컨트롤 비트가 부족하므로 적용할 수 없다는 문제점을 가지고 있다. 즉, 테스트 대상 디바이스(DUT)는 24비트 컨트롤 비트를 필요로 하는데, ATE에서는 16비트 컨트롤 비트를 생성하기 때문에, 컨트롤 비트가 부족하게 된다는 문제점이 발생한다.
본 발명은 기존에 제안된 방법들의 상기와 같은 문제점들을 해결하기 위해 제안된 것으로서, 보스트 회로에 룩업 테이블을 내장하여 입력 패턴 프로그램 값을 출력 테이블 값으로 확장 변환하여 테스트 대상 디바이스로 전송함으로써, 컨트롤 비트의 부족 문제를 적은 비용으로 효과적으로 극복할 수 있는 보스트 회로 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법을 제공하는 것을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 룩업 테이블(Look Up Table; LUT)을 내장한 보스트(Built Off Self Test; BOST) 회로 장치 또는 패턴 생성 장치는, 자동 테스트 장비(Automatic Test Equipment; ATE)로부터 입력을 받아, 테스트 대상 디바이스(Device Under Test; DUT)에 대한 테스트 데이터를 출력하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치로서,
(1) 상기 자동 테스트 장비에서 실시간으로 데이터를 입력받는 데이터 입력 모듈;
(2) 상기 데이터 입력 모듈에서 입력받은 데이터를 분석하여 패턴 프로그램들을 도출하는 데이터 분석 모듈;
(3) 상기 데이터 분석 모듈에서 도출된 패턴 프로그램들에 기초하여, 룩업 테이블을 호출하는 룩업 테이블 호출 모듈; 및
(4) 상기 룩업 테이블 호출 모듈에 의해 호출된 룩업 테이블의 출력 데이터를, 상기 테스트 대상 디바이스로 출력하는 데이터 출력 모듈을 포함하는 것을 그 구성상의 특징으로 한다.
바람직하게는, 상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램 값을 인덱스로 하고, 상기 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 할 수 있다.
더욱 바람직하게는, 상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램에서 사용되는 패턴 프로그램 값에 대해서만 테이블을 생성할 수 있다.
바람직하게는,
상기 데이터 입력 모듈에서 입력받는 데이터는 11비트이고, 상기 데이터 출력 모듈에서 출력되는 데이터는 28비트일 수 있다.
더욱 바람직하게는, 상기 룩업 테이블의 용량은 28비트 × 2K Word일 수 있다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 특징에 따른 룩업 테이블(Look Up Table; LUT)을 내장한 보스트(Built Off Self Test; BOST) 회로 장치 또는 패턴 생성 장치에서 테스트 대상 디바이스(Device Under Test; DUT)에 대한 테스트 데이터를 출력하는 방법은,
(A) 상기 자동 테스트 장비에서 실시간으로 데이터를 입력받는 단계;
(B) 상기 단계 (A)에서 입력받은 데이터를 분석하여 패턴 프로그램들을 도출하는 단계;
(C) 상기 단계 (B)에서 도출된 패턴 프로그램들에 기초하여, 룩업 테이블을 호출하는 단계; 및
(D) 상기 단계 (C)에서 호출된 룩업 테이블의 출력 데이터를, 상기 테스트 대상 디바이스로 출력하는 단계를 포함하는 것을 그 구성상의 특징으로 한다.
바람직하게는, 상기 단계 (A)에서 입력받은 데이터는 11비트이고,
상기 단계 (D)에서 테스트 대상 디바이스로 출력되는 데이터는 28비트이며,
상기 룩업 테이블의 용량은 28비트 × 2K Word일 수 있다.
바람직하게는, 상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램 값을 인덱스로 하고, 상기 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 할 수 있다.
더욱 바람직하게는, 상기 자동 테스트 장비에서 생성한 패턴 프로그램에서 사용되는 패턴 프로그램 값에 대해서만 테이블을 생성할 수 있다.
바람직하게는, 상기 단계 (A) 이전에, 상기 룩업 테이블을 생성하는 단계를 더 포함하되,
룩업 테이블을 생성하는 상기 단계는,
상기 자동 테스트 장비에서 생성될 수 있는 전체 패턴 프로그램을 분석하는 단계; 및
분석된 전체 패턴 프로그램 각각에 대하여, 분석된 패턴 프로그램 값을 인덱스로 하고, 상기 분석된 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하여 룩업 테이블을 생성하는 단계를 포함할 수 있다.
본 발명에서 제안하고 있는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법에 따르면, 보스트 회로에 룩업 테이블을 내장하여 입력 패턴 프로그램 값을 출력 테이블 값으로 확장 변환하여 테스트 대상 디바이스로 전송함으로써, 컨트롤 비트의 부족 문제를 적은 비용으로 효과적으로 극복할 수 있다.
도 1은 기존의 자동 테스트 장비(ATE; 100)와 테스트 대상 디바이스(DUT; 200)를 나타내는 도면.
도 2는, 16비트 컨트롤 비트를 생성하는 ATE와 24비트 컨트롤 비트를 요구하는 DUT 사이에, 본 발명의 일 실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치가 적용된 전체 시스템 구성을 나타내는 도면.
도 3은 자동 테스트 장비(ATE)로부터 출력되는 신호의 일반적인 형태를 도시한 도면.
도 4는 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치의 구성을 나타내는 도면.
도 5는 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치에서 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법의 구성을 나타내는 도면.
도 6은 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치에 있어서 룩업 테이블을 생성하는 방법의 구성을 나타내는 도면.
도 7은 본 발명의 일 실시예에 따라 16비트 컨트롤 비트를 생성하는 ATE로부터 생성된 컨트롤 비트를 24비트 컨트롤 비트를 요구하는 DUT의 요구에 맞게 24비트로 변환하는 과정을 나타내는 도면.
<도면 중 주요 부분에 대한 부호의 설명>
100: 자동 테스트 장비(ATE) 200: 테스트 대상 디바이스(DUT)
300: BOST 회로 장치 310: 데이터 입력 모듈
320: 데이터 분석 모듈 330: 룩업 테이블 호출 모듈
340: 데이터 출력 모듈 400: 룩업 테이블(LUT)
S10: 전체 패턴 프로그램 분석 단계 S20: 룩업 테일블 생성 단계
S100: 데이터를 입력 받는 단계 S200: 패턴 프로그램을 도출하는 단계
S300: 룩업 테이블을 호출하는 단계
S400: 테스트 대상 디바이스로 출력하는 단계
이하에서는 첨부된 도면들을 참조하여, 본 발명에 따른 실시예에 대하여 상세하게 설명하기로 한다.
도 1은 기존의 자동 테스트 장비(ATE; 100)와 테스트 대상 디바이스(DUT; 200)를 나타내는 도면이다. 테스트 시스템에서 출력하고자 하는 논리신호를 생성하는 방법으로 알고리즘 패턴 생성기에서 생성하는 X, Y Address, Data 이외에 각 프로그램 카운터 라인마다 컨트롤 비트를 생성하여 메모리 IC와 같은 테스트 대상 디바이스(200)의 커맨드 입력 신호 등으로 사용한다. 도 1에 도시된 바와 같이, 자동 테스트 장비(100)는 시퀀스 컨트롤 하에 X, Y Address 생성기, Data 생성기, 컨트롤 비트 생성기, 핀 데이터 선택기와 포맷 제어부로 이루어진다. 이러한 자동 테스트 장비(100)는, 생성하는 컨트롤 비트의 개수에 따라 16비트 컨트롤 비트와 24비트 컨트롤 비트의 2종류의 시스템으로 분류된다. 하지만 24비트 컨트롤 비트를 가지는 ATE에서 생성된 패턴 프로그램을 16비트 컨트롤 비트를 가지는 ATE에 적용하기 위해서는, 16비트 컨트롤 비트를 가지는 ATE 컨트롤 비트가 부족하므로 적용할 수 없는 단점을 가지고 있다. 본 발명은, 이러한 문제 개선을 위해 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치를 도입하여 컨트롤 비트 부족 문제를 극복할 수 있는 방안을 제안한다.
도 2는, 16비트 컨트롤 비트를 생성하는 ATE와 24비트 컨트롤 비트를 요구하는 DUT 사이에, 본 발명의 일 실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치가 적용된 전체 시스템 구성을 나타내는 도면이다. 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치(300)는, 16비트 컨트롤 비트를 생성하는 ATE(100)와 24비트 컨트롤 비트를 요구하는 DUT(200) 사이에 위치하여, 내장된 룩업 테이블(400)을 이용하여 ATE(100)로부터의 입력 패턴 프로그램 값을 출력 테이블 값으로 확장 변환하여 DUT(200)로 전송함으로써, 컨트롤 비트의 부족 문제를 적은 비용으로 효과적으로 극복하게 된다. 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치(300)는, ATE(100)로부터 입력받는 데이터는 11비트이고, DUT(200)로 출력하는 데이터는 28비트일 수 있으며, 룩업 테이블(400)의 용량은 28비트 x 2K Word일 수 있다.
도 3은 자동 테스트 장비(ATE)로부터 출력되는 신호의 일반적인 형태를 도시한 도면이다. 도 3에 도시된 바와 같이, 자동 테스트 장비(ATE)는, RATE, PATA, PATB, BCLK, CCLK, RZ, /RZ, NRZ, /NRZ, DNRZ, /DNRZ 등의 신호를 생성하여 테스트 대상 디바이스(DUT)의 입력 신호로 전송하게 된다. 이때, 본 발명의 일 실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치는, ATE로부터 입력받은 상기 신호들 중 일부를 이용하여 패턴 프로그램을 도출한 후, 도출된 패턴 프로그램을 룩업 테이블을 이용하여 출력 테이블 값으로 변환하여 DUT로 전송하게 된다.
도 4는 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치의 구성을 나타내는 도면이다. 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치(300)는, 자동 테스트 장비(100)에서 실시간으로 데이터를 입력받는 데이터 입력 모듈(310)과, 데이터 입력 모듈에서 입력받은 데이터를 분석하여 패턴 프로그램들을 도출하는 데이터 분석 모듈(320), 데이터 분석 모듈에서 도출된 패턴 프로그램들에 기초하여, 룩업 테이블을 호출하는 룩업 테이블 호출 모듈(330), 및 룩업 테이블 호출 모듈에 의해 호출된 룩업 테이블의 출력 데이터를, 상기 테스트 대상 디바이스로 출력하는 데이터 출력 모듈(340)을 포함한다. 앞서 설명한 바와 같이, 보스트 회로 장치의 데이터 입력 모듈(310)에서 입력받는 데이터는 11비트이고, 데이터 출력 모듈(340)에서 출력되는 데이터는 28비트로서, 내장된 룩업 테이블을 이용하여 변환 또는 압축을 반복 수행한다.
데이터 입력 모듈(310)은, 자동 테스트 장비(100)에서 실시간으로 데이터를 입력받는 역할을 한다. 앞서 설명한 바와 같이, 자동 테스트 장비(100)로부터 데이터 입력 모듈(310)로 입력되는 데이터는 11비트일 수 있으며, 이렇게 입력된 데이터는 추후 룩업 테이블을 호출하는데 이용될 패턴 프로그램들을 도출하는데 사용된다.
데이터 분석 모듈(320)은, 데이터 입력 모듈(310)에서 입력받은 데이터를 분석하여 패턴 프로그램들을 도출하는 역할을 한다. 데이터 입력 모듈(310)로 입력되는 데이터는 시간상으로 연속하여 입력되는 실시간 데이터이기 때문에, 이로부터 패턴 프로그램을 도출하기 위해서는 데이터 분석 과정이 필요하다. 데이터 분석 모듈(320)에서 데이터 입력 모듈(310)로부터 입력받은 신호들을 분석하여 그 신호들 중 일부를 이용하여 도출되는 패턴 프로그램들은, 추후 룩업 테이블 호출 모듈(330)에서 룩업 테이블을 호출하는 값으로 사용된다.
룩업 테이블 호출 모듈(330)은, 데이터 분석 모듈(320)에서 도출된 패턴 프로그램들에 기초하여, 룩업 테이블을 호출하는 역할을 한다. 즉, 룩업 테이블 호출 모듈(330)은 데이터 분석 모듈(320)에서 분석되어 얻어진 패턴 프로그램들의 값을 인덱스로 하여 룩업 테이블을 호출한다. 본 발명의 일 실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치의 룩업 테이블(400)은, 자동 테스트 장비(100)에서 생성한 패턴 프로그램 값을 인덱스로 하고, 패턴 프로그램 값에 대응되어 테스트 대상 디바이스(200)로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하여 구성된다. 특히, 룩업 테이블(400)은, 모든 패턴 프로그램들에 대하여 테이블을 생성하는 대신에, 자동 테스트 장비(100)에서 생성한 패턴 프로그램에서 사용되는 패턴 프로그램 값에 대해서만 테이블을 생성함으로써, 룩업 테이블의 사이즈, 및 보스트 회로 장치 전체의 사이즈를 줄일 수 있다. 이와 같이, 데이터 분석 모듈(320)에서 도출된 패턴 프로그램들에 기초하여, 룩업 테이블 호출 모듈(330)에서 룩업 테이블(400)을 호출하면, 테스트 대상 디바이스(200)로 입력되어야 할 패턴 프로그램 값이 출력되게 된다.
데이터 출력 모듈(340)은, 룩업 테이블 호출 모듈(330)에 의해 호출된 룩업 테이블(400)의 출력 데이터를, 테스트 대상 디바이스(200)로 출력하는 역할을 한다. 이때, 데이터 출력 모듈(340)에서 출력되는 출력 데이터는 28비트일 수 있는데, 상기 28비트는, 이후 설명될 도 7에서 확인할 수 있는 바와 같이, 테스트 대상 디바이스(200)에서 사용될 컨트롤 비트 24비트와, R, W, M(M1, M2) 신호로 구성될 수 있다. 이와 같이, 데이터 출력 모듈(340)로부터 출력되는 패턴 프로그램 값이 입력됨으로써, 24비트 컨트롤 비트를 요구하는 테스트 대상 디바이스(200)는 유효하게 동작할 수 있게 된다.
도 5는 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치에서 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법의 구성을 나타내는 도면이다. 도 5에 도시된 바와 같이, 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치에서 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법은, 자동 테스트 장비에서 실시간으로 데이터를 입력받는 단계(S100), 단계 S100에서 입력받은 데이터를 분석하여 패턴 프로그램들을 도출하는 단계(S200), 단계 S200에서 도출된 패턴 프로그램들에 기초하여, 룩업 테이블을 호출하는 단계(S300), 및 단계 S300에서 호출된 룩업 테이블의 출력 데이터를, 테스트 대상 디바이스로 출력하는 단계(S400)를 포함하여 구성된다. 도 5에 도시된 각각의 단계들은, 도 4에 도시된 각각의 구성요소들과 일대일 대응을 하는 것으로서, 각각의 단계들에 대한 상세한 설명은 도 4를 참조하여 각각의 구성요소들을 설명한 것으로 대신하고자 한다.
도 6은 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치에 있어서 룩업 테이블을 생성하는 방법의 구성을 나타내는 도면이다. 도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 룩업 테이블을 내장한 보스트 회로 장치에 있어서 룩업 테이블을 생성하는 방법은, 자동 테스트 장비에서 생성될 수 있는 전체 패턴 프로그램을 분석하는 단계(S10), 및 단계 S10에서 분석된 전체 패턴 프로그램 각각에 대하여, 분석된 패턴 프로그램 값을 인덱스로 하고, 분석된 패턴 프로그램 값에 대응되어 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하여 룩업 테이블을 생성하는 단계(S20)를 포함하여 구성될 수 있다. 룩업 테이블을 생성하기 위한 상기 단계들(S10, S20)은, 도 5의 단계 S100 이전에 실행될 수 있다. 이와 같은 과정을 통하여 생성된 룩업 테이블의 용량은 최대 28비트 x 2K Word가 될 수 있지만, 앞서 설명한 바와 같이 실제 룩업 테이블은 자동 테스트 장비에서 생성한 패턴 프로그램에서 사용되는 패턴 프로그램 값에 대해서만 테이블을 생성하기 때문에 그보다 작은 용량으로 구현이 가능하다.
도 7은 본 발명의 일 실시예에 따라 16비트 컨트롤 비트를 생성하는 ATE로부터 생성된 컨트롤 비트를 24비트 컨트롤 비트를 요구하는 DUT의 요구에 맞게 24비트로 변환하는 과정을 나타내는 도면이다. 도 7에 도시된 바와 같이, 먼저 전체 패턴 프로그램을 분석하여 사용된 컨트롤 비트를 정렬한 후, 보스트 회로 내에 룩업 테이블을 생성하여, 이를 이용하여 패턴 프로그램을 변환한다. 이와 같이, 본 발명에서 제안하고 있는, 룩업 테이블을 내장한 보스트 회로 장치 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법에 따르면, 보스트 회로에 룩업 테이블을 내장하여 입력 패턴 프로그램 값을 출력 테이블 값으로 확장 변환하여 테스트 대상 디바이스로 전송함으로써, 컨트롤 비트의 부족 문제를 적은 비용으로 효과적으로 극복할 수 있다.
본 발명에서는 보스트 회로 장치를 예로 들어 설명하였지만, 본 발명이 보스트 회로 장치에만 한정되는 것은 아니다. 즉, 본 발명에서 제안하고 있는 기능을 구현할 수만 있다면, 보스트 회로 장치뿐만 아니라 패턴 생성 장치의 형태로도 구현이 가능하다.
이상 설명한 본 발명은 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이나 응용이 가능하며, 본 발명에 따른 기술적 사상의 범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims (10)

  1. 자동 테스트 장비(Automatic Test Equipment; ATE)로부터 입력을 받아, 테스트 대상 디바이스(Device Under Test; DUT)에 대한 테스트 데이터를 출력하는, 룩업 테이블(Look Up Table; LUT)을 내장한 보스트(Built Off Self Test; BOST) 회로 장치 또는 패턴 생성 장치에 있어서,
    (1) 상기 자동 테스트 장비에서 실시간으로 데이터를 입력받는 데이터 입력 모듈;
    (2) 상기 데이터 입력 모듈에서 입력받은 데이터를 분석하여 상기 입력받은 신호들 중 일부를 이용하여 패턴 프로그램들을 도출하는 데이터 분석 모듈;
    (3) 상기 데이터 분석 모듈에서 도출된 패턴 프로그램들에 기초하여, 상기 패턴 프로그램들의 값을 인덱스로 하여 룩업 테이블을 호출하는 룩업 테이블 호출 모듈; 및
    (4) 상기 룩업 테이블 호출 모듈에 의해 호출된 룩업 테이블의 출력 데이터를, 상기 테스트 대상 디바이스로 출력하는 데이터 출력 모듈을 포함하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
  2. 제1항에 있어서,
    상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램 값을 인덱스로 하고, 상기 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
  3. 제2항에 있어서,
    상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램에서 사용되는 패턴 프로그램 값에 대해서만 테이블을 생성하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
  4. 제1항에 있어서,
    상기 데이터 입력 모듈에서 입력받는 데이터는 11비트이고,
    상기 데이터 출력 모듈에서 출력되는 데이터는 28비트인 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
  5. 제4항에 있어서,
    상기 룩업 테이블의 용량은 28비트 x 2K Word인 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치.
  6. 자동 테스트 장비(Automatic Test. Equipment; ATE)로부터 입력을 받아, 테스트 대상 디바이스(Device Under Test; DUT)에 대한 테스트 데이터를 출력하는, 룩업 테이블(Look Up Table; LUT)을 내장한 보스트(Built Off Self Test; BOST) 회로 장치 또는 패턴 생성 장치에서, 상기 DUT에 대한 테스트 데이터를 출력하는 방법에 있어서,
    (A) 상기 자동 테스트 장비에서 실시간으로 데이터를 입력받는 단계;
    (B) 상기 단계 (A)에서 입력받은 데이터를 분석하여 상기 입력받은 신호들 중 일부를 이용하여 패턴 프로그램들을 도출하는 단계;
    (C) 상기 단계 (B)에서 도출된 패턴 프로그램들에 기초하여, 상기 패턴 프로그램들의 값을 인덱스로 하여 룩업 테이블을 호출하는 단계; 및
    (D) 상기 단계 (C)에서 호출된 룩업 테이블의 출력 데이터를, 상기 테스트 대상 디바이스로 출력하는 단계를 포함하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
  7. 제6항에 있어서,
    상기 단계 (A)에서 입력받은 데이터는 11비트이고,
    상기 단계 (D)에서 테스트 대상 디바이스로 출력되는 데이터는 28비트이며,
    상기 룩업 테이블의 용량은 28비트 x 2K Word인 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
  8. 제6항에 있어서,
    상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램 값을 인덱스로 하고, 상기 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
  9. 제8항에 있어서,
    상기 룩업 테이블은, 상기 자동 테스트 장비에서 생성한 패턴 프로그램에서 사용되는 패턴 프로그램 값에 대해서만 테이블을 생성하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
  10. 제6항에 있어서,
    상기 단계 (A) 이전에, 상기 룩업 테이블을 생성하는 단계를 더 포함하되,
    룩업 테이블을 생성하는 상기 단계는,
    상기 자동 테스트 장비에서 생성될 수 있는 전체 패턴 프로그램을 분석하는 단계; 및
    분석된 전체 패턴 프로그램 각각에 대하여, 분석된 패턴 프로그램 값을 인덱스로 하고, 상기 분석된 패턴 프로그램 값에 대응되어 상기 테스트 대상 디바이스로 출력되어야 하는 패턴 프로그램 값을 테이블 값으로 하여 룩업 테이블을 생성하는 단계를 포함하는 것을 특징으로 하는, 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치에 있어서의 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법.
PCT/KR2010/008420 2009-11-26 2010-11-25 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 WO2011065770A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090114931A KR100974669B1 (ko) 2009-11-26 2009-11-26 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법
KR10-2009-0114931 2009-11-26

Publications (2)

Publication Number Publication Date
WO2011065770A2 true WO2011065770A2 (ko) 2011-06-03
WO2011065770A3 WO2011065770A3 (ko) 2011-11-03

Family

ID=42759413

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/008420 WO2011065770A2 (ko) 2009-11-26 2010-11-25 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법

Country Status (3)

Country Link
KR (1) KR100974669B1 (ko)
TW (1) TWI413787B (ko)
WO (1) WO2011065770A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106501705A (zh) * 2016-10-26 2017-03-15 成都交大许继电气有限责任公司 牵引综自系统保护cpu板自动检测系统及其检测方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435513B1 (ko) * 2012-08-16 2014-11-03 주식회사 유니테스트 테스트 데이터 분석 장치 및 방법
KR102084141B1 (ko) 2018-09-14 2020-03-03 연세대학교 산학협력단 메모리 테스트를 위한 명령어 기반의 보스트 장치
CN118136082A (zh) * 2021-03-30 2024-06-04 长江存储科技有限责任公司 具有引脚功能映射的模式生成系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236143A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法
US20030002365A1 (en) * 2001-06-29 2003-01-02 Fujitsu Limited Test apparatus for semiconductor device
JP2004257898A (ja) * 2003-02-26 2004-09-16 Renesas Technology Corp 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
WO2008056666A1 (fr) * 2006-11-10 2008-05-15 Nec Corporation Circuit d'essai, méthode et dispositif semi-conducteur

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248096A (ja) * 1995-03-13 1996-09-27 Advantest Corp 回路試験装置
US6175939B1 (en) * 1999-03-30 2001-01-16 Credence Systems Corporation Integrated circuit testing device with dual purpose analog and digital channels
AU2003233536A1 (en) * 2002-05-08 2003-11-11 Nptest, Inc. Tester system having multiple instruction memories
JP2005009942A (ja) * 2003-06-18 2005-01-13 Matsushita Electric Ind Co Ltd 半導体集積回路の試験装置
KR100736673B1 (ko) 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236143A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法
US20030002365A1 (en) * 2001-06-29 2003-01-02 Fujitsu Limited Test apparatus for semiconductor device
JP2004257898A (ja) * 2003-02-26 2004-09-16 Renesas Technology Corp 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
WO2008056666A1 (fr) * 2006-11-10 2008-05-15 Nec Corporation Circuit d'essai, méthode et dispositif semi-conducteur

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106501705A (zh) * 2016-10-26 2017-03-15 成都交大许继电气有限责任公司 牵引综自系统保护cpu板自动检测系统及其检测方法

Also Published As

Publication number Publication date
TWI413787B (zh) 2013-11-01
WO2011065770A3 (ko) 2011-11-03
KR100974669B1 (ko) 2010-08-09
TW201133009A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
US7343535B2 (en) Embedded testing capability for integrated serializer/deserializers
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
WO2011065770A2 (ko) 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법
US6966019B2 (en) Instrument initiated communication for automatic test equipment
JP2002236151A (ja) 外部試験補助装置および半導体装置の試験方法
US20030208711A1 (en) Comparator circuit for semiconductor test system
JP2002236149A (ja) 半導体集積回路の試験装置及び試験方法
JP2008522148A (ja) 集積回路のセルフテストアーキテクチャ
KR20010002490A (ko) 단일 칩 병렬 테스팅 장치 및 방법
JP2002236150A (ja) 半導体集積回路の試験装置及び試験方法
CN110907806A (zh) 一种icc多功能集成测试系统
CN101311740A (zh) 电子组件测试系统
CN215728513U (zh) 一种低成本老化测试模组
US8093919B2 (en) Test circuit, method, and semiconductor device
CN101131409A (zh) 集成电路测试系统及方法
WO2017113516A1 (zh) 集成电路测试装置及方法
CN102346701A (zh) Cpu电源测试系统
CN1330135C (zh) 一种测试装置
CN112490215A (zh) 集成电路、芯片以及晶圆的功能测试方法
CN214623002U (zh) 一种获取端口信息的装置
CN112445657B (zh) 一种支持排除故障的电路切换方法及系统
JP3066072U (ja) 半導体試験装置
WO2022131587A1 (ko) 에너지 저장 시스템의 통신 아이디 설정 장치
JP3089192B2 (ja) Ｉｃ試験装置
KR100351060B1 (ko) 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10833582

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10833582

Country of ref document: EP

Kind code of ref document: A2