KR100351060B1 - 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법 - Google Patents

피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법 Download PDF

Info

Publication number
KR100351060B1
KR100351060B1 KR1019990046954A KR19990046954A KR100351060B1 KR 100351060 B1 KR100351060 B1 KR 100351060B1 KR 1019990046954 A KR1019990046954 A KR 1019990046954A KR 19990046954 A KR19990046954 A KR 19990046954A KR 100351060 B1 KR100351060 B1 KR 100351060B1
Authority
KR
South Korea
Prior art keywords
card
channel
output
output value
signal
Prior art date
Application number
KR1019990046954A
Other languages
English (en)
Other versions
KR20010038833A (ko
Inventor
마복렬
이주현
이찬주
김응석
변승현
오영일
Original Assignee
한국수력원자력 주식회사
한국남동발전 주식회사
한국서부발전 주식회사
한국중부발전(주)
한국남부발전 주식회사
한국전력공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국수력원자력 주식회사, 한국남동발전 주식회사, 한국서부발전 주식회사, 한국중부발전(주), 한국남부발전 주식회사, 한국전력공사 filed Critical 한국수력원자력 주식회사
Priority to KR1019990046954A priority Critical patent/KR100351060B1/ko
Publication of KR20010038833A publication Critical patent/KR20010038833A/ko
Application granted granted Critical
Publication of KR100351060B1 publication Critical patent/KR100351060B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048—Monitoring; Safety
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24015—Monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24069—Diagnostic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25099—Detect configuration I-O and select needed program

Abstract

본 발명은 PC 기반 I/O 카드 고장진단 시스템 구조 및 그 구조에서의 고장진단 시험신호 발생방법에 관한 것이다. 이러한 본 발명은 진단결과 디스플레이 키보드 및 마우스로 구성된 고장진단정보 입출력장치(100)를 갖고, 기준이 되는 I/O 카드(200)와 고장진단 하고자 하는 I/O 카드의 백플레인을 위치적으로 분리시키고, 기준이 되는 I/O 카드(200)를 신호 종류별로 선정함으로써 벤더 종속이 되지 않는다. 즉, 고장진단하고자 하는 I/O 카드는 ISA 버스나 PCI 버스만 채용하면 고장진단이 가능하다. 그리고 기준이 되는 I/O 카드와 고장진단하고자 하는 I/O 카드 사이에 별도의 인터페이스 보드에서 다수의 커넥터를 사용함으로써 두 I/O 카드간의 커넥터가 동일할 필요가 없다. 이러한 커넥터간의 신호선 대응 연결도 점퍼를 이용함으로써 연결을 용이하게 하였다. 또한 상기 기준이 되는 I/O 카드와 고장을 진단하고자 하는 I/O 카드 사이에 디스플레이 계기 보드를 삽입함으로써 카드의 진단 동작을 육안으로 식별할 수 있고, 고장진단 모드가 자동과 수동 모드로 동작가능하게 한다. 또한 자동 모드의 카드 고장진단시 카드 커넥터에 연결하는 케이블의 고장 판단을 위하여 인접 채널별로 출력신호 발생에 배타적 논리합을 취한다.

Description

피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법{Structure of fault diagnosis system of I/O cards based on PC and Method for generating fault diagnosis test signal in the system}
본 발명은 분산 제어 시스템(DCS; Distributed Control System)이나 발전소 시뮬레이터에서 이용되어지는 PC(Personal Computer) 기반 I/O(Input/Output) 인터페이스 시스템에서 채용하는 I/O 카드의 고장여부를 판별할 때 활용할 수 있는 PC 기반 입출력 카드의 고장진단 시스템 구조 및 그 시스템에서의 고장진단 시험신호 발생방법에 관한 것이다. 특히, 본 발명은 계획 예방 정비 공사(Overhaul)를 할 때나, 발전소나 공장 휴지시 I/O 카드를 점검할 때 유용하고, I/O 카드의 고장 뿐만 아니라 I/O 카드에서 터미널 단자대까지의 케이블의 이상 유무 판별에도 활용할 수 있는 것이다.
종래의 분산 제어 시스템이나 발전소 시뮬레이터에서 I/O 카드가 채용되어 이용되어지고 있으며, 설치 초기에 실시한 입출력 데이터 시험에 참여하지 않으면, 향후 I/O 인터페이스 부분에서 문제가 발생할 경우 그에 따른 대처에 많은 시간을 소요하였다. 이는 I/O 인터페이스 부분에서 문제가 발생했을 경우에 배선이 잘못되었는지, 카드가 고장인지, 아니면 그 외의 다른 원인이 작용했는지에 대한 정확한 문제 발생의 원인을 찾아내는데 어려움이 있었기 때문인 것이다. 이를 해결하기 위해 I/O 카드 고장진단 시스템이 필요하였다.
그러나, 종래의 I/O카드 고장진단 시스템의 구조는, 같은 확장 섀시(Expansion Chassis)내의 백플레인상에 기준이 되는 I/O 카드와 고장진단하고자 하는 I/O 카드를 연결한 것으로서, 그 구조는 하드웨어 구성의 범용성을 가지지 못하며 기준이 되는 I/O 카드와 고장진단을 하고자 하는 I/O 카드의 별도 관리를 하고 있지 않다. 또한 종래 구조에서는, 카드간 신호선 상호 대응을 위해서 카드에서 외부의 터미널 단자대와의 연결을 위해 채용하는 커넥터의 종류와 핀의 수가 같아야만 한다. 그리고 별도로 신호핀대로 케이블을 꼬아 납땜한 후 연결하여 고장진단여부와 I/O 카드 시험을 행하는데, 이때 I/O 카드와 터미널 단자대를 연결하는 케이블에 대한 불량 여부는 판별할 수 없는 실정이다.
따라서, 본 발명에서는 PC를 기반으로 하는 I/O 카드의 경우에, 즉 ISA 버스와 PCI 버스를 채용하는 I/O 카드의 경우에 벤더에 종속되지 않는 고장진단 시스템의 구조를 제공한다.
또한, 본 발명에서는 고장진단이나 시험을 하고자 하는 I/O 카드와 기준이 되는 I/O 카드를 별도의 확장 섀시(랙(Rack) 또는 셸프(Shelf))에서 관리하는 구조를 제공한다.
아울러, 기준이 되는 I/O 카드와 고장진단 하고자 하는 I/O 카드간의 신호선 연결을 위해 채용하는 커넥터의 종류와 핀의 수, 그리고 신호 핀 대응이 각 카드에 맞아야만 하며, I/O 카드의 종류에 따라 커넥터의 종류의 다양하여 연결을 위해서는 많은 번거로움이 따른다. 본 발명에서는 이러한 점을 보완 해결하여 카드간 신호선 연결의 복잡함과 어려움을 단순화하여 연결을 용이하게 한다.
또한, 본 발명에서는 고장진단 시스템의 카드간 케이블 연결로 고장진단시 사용자의 개입이 필요치 않은 경우의 자동모드와, 카드와 연결되어진 계기를 통해서 사용자가 고장 여부를 식별하는 경우의 수동모드를 채용하고, 자동모드시에도 디스플레이 장치들을 채용하여, 고장진단에 대한 투명성을 제공한다.
그리고, 본 발명에서는 고장진단을 위한 기준 I/O 카드와 고장진단 하고자 하는 I/O 카드간 신호 발생시 인접 채널별로 다른 신호를 주어 카드와 터미널 단자대를 연결하는 케이블의 불량여부를 판별할 수 있게끔 한다.
이와 같은 본 발명에서는 기준이 되는 I/O 카드와 고장진단하고자 하는 카드의 확장 섀시가 분리되게 하고, 커넥터가 다른 카드의 연결을 용이하게 하기 위해 별도의 보드를 채용한 PC 기반 입출력 카드의 고장진단 시스템 구조를 제공하는데 하나의 목적이 있고, 또 I/O 카드와 터미널 단자대간을 연결하는 케이블의 인접 채널간 단락여부를 판별하기 위한 고장진단 시험신호 발생방법을 제공하는데 다른 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 PC 기반 I/O 카드 고장진단 시스템 구조는, 분산 제어 시스템(DCS)이나 발전소 시뮬레이터에서 PC 기반 I/O 인터페이스 시스템에서 사용되어지는 I/O 카드의 고장 여부를 진단하기 위해서, 아날로그, 디지탈 및 릴레이의 신호 종류별로 기준이 되는 I/O 카드를 갖고, 고장진단하고자 하는 I/O 카드가 수용된 확장 섀시의 백플레인과 연결시켜주는 제 1의 ISA 또는 PCI 버스 확장 카드와 CPU 카드를 포함하는 제 1 확장 섀시와, 제 1 확장 섀시의 백플레인과 위치적으로 분리되어 있고, 상기 기준이 되는 I/O 카드중 어느 하나의 카드에 해당된 고장진단하고자 하는 I/O 카드를 갖고, 그 어느 하나에 해당된 고장진단을 하고자 하는 I/O 카드를 수용하는 그 제 1 확장 섀시의 백플레인과 연결시켜주는 제 2의 ISA 또는 PCI 버스 확장카드를 포함하는 제 2 확장 섀시와, 제 1 확장 섀시와 제 2 확장 섀시의 각 I/O 카드에 케이블이 연결되고 이 케이블을 연결하는 케이블 신호 인터페이스 보드와, I/O 카드의 고장진단 결과 정보를 사용자가 식별할 수 있도록 디스플레이 해주고, 사용자가 고장진단에 관한 정보를 입력하기 위한 고장진단정보 입출력장치로 구성되어, 벤더 종속이 되지 않으면서 고장진단하고자 하는 I/O 카드의 고장 여부를 판단한다.
도 1은 본 발명의 일 예에 따른 I/O 카드 고장진단을 위한 고장진단 시스템의 구조도,
도 2는 도 1의 I/O 카드와 디스플레이 또는 계기 모듈간 연결 개념도,
도 3 내지 도 7은 도 2에 따른 실시예들로서, 아날로그 출력(AO) 카드, 디지탈 출력카드(DO), 릴레이 출력(RO)카드, 디지탈 입력(DI) 카드 및 아날로그 입력(AI) 카드의 고장진단을 위한 카드간 연결 개념도,
도 8 내지 도 12는 상기 도 3 내지 도 7에 해당되는 카드의 고장진단을 위한 카드간 신호선 연결도,
도 13은 카드간 신호선 상호 대응 연결을 위한 보드의 설계 개념도,
도 14는 본 발명의 다른 예에 따른 I/O 카드 고장진단을 위한 고장진단 시스템의 구조도,
도 15는 도 14의 I/O 카드와 디스플레이 또는 계기 모듈간 연결 개념도.
이하, 본 발명을 첨부된 도면들에 의거하여 상세히 설명한다.
먼저, 도 1은 본 발명의 일 예에 따른 I/O 카드 고장진단을 위한 고장진단 시스템 구조도이다.
그 I/O 카드 고장진단 시스템의 구조는, 고장진단 결과 정보를 디스플레이해주고, 사용자와의 상호작용을 위해 필요한 모니터와 키보드 및 마우스를 포함하는 고장진단 정보 입/출력장치(100)와, 제 1의 디지탈 출력카드(210), 제 1의 릴레이 입력카드(220), 제 1의 디지탈 입력카드(230), 제 1의 아날로그 입력카드(240), 제 1의 아날로그 출력카드(250), 고장진단하고자 하는 I/O 카드를 수용하는 확장 섀시의 백플레인(backplane)과 연결시켜주는 제 1의 ISA 또는 PCI 버스 확장 카드(260) 및 CPU 카드(270)를 포함하는 기준이 되는 I/O 카드를 갖는 제 1 확장 섀시의 일종인 셸프 0(Shelf 0)(또는 랙)(200)와, 이 셸프 0(200)와 분리되어 있고, 제 2의 디지탈 입력카드(310), 제 2의 릴레이 출력카드(320), 제 2의 디지탈 출력카드(330), 제 2의 아날로그 출력카드(340), 제 2의 아날로그 입력카드(350) 및 상기 기준이 되는 I/O 카드를 수용하는 확장 섀시의 백플레인과 연결시켜주는 제 2의 ISA 또는 PCI 버스 확장카드(360)를 포함하는 고장진단하고자 하는 I/O 카드를 갖는 제 2 확장 섀시의 일종인 셸프 1(또는 랙)(300)과, 그리고 상기 각 카드의 입출력 상태를 보여주는 별도의 보드(400)로 구성된다.
이와 같이 구성된 도 1에서 제 2의 아날로그 입력카드(350)는 제 1의 아날로그 출력카드(250)에 연결하고, 제 1의 아날로그 입력카드(240)는 제 2의 아날로그 출력카드(340)에 연결하며, 제 2의 디지탈 출력카드(330)는 제 1의 디지탈 입력카드(230)에 연결한다. 또한, 제 2의 릴레이 출력카드(320)는 제 1의 릴레이 입력카드(220)(또는 제 1의 디지탈 입력카드(230))에 연결하고, 제 2의 디지탈 입력카드(310)는 제 1의 디지탈 출력카드(210)에 연결한다. 여기서, 릴레이 입력카드는 디지탈 입력카드로 드라이 콘택(Dry contact)을 받아들일 수 있는 카드의 별칭으로 생각하면 된다. 디지탈 입출력 카드의 매칭은 TTL이냐 광 격리냐에 따라 상호 대응 시켜주면 된다.
또한, 상기한 보드(400)는, 아날로그 지시계와 아날로그 입력값을 조절할 수 있는 아날로그 입력용 신호발생기를 가지고 있는 아날로그 입력 신호 디스플레이 모듈로서의 가변 저항 보드(410)와, 아날로그 지시계를 가지고 있는 아날로그 출력 디스플레이 모듈로서의 아날로그 지시계 또는 미터 보드(420)와, 디지탈 출력값을확인하는 램프나 LED를 가지고 있는 디지탈 출력 디스플레이 모듈로서의 LED 또는 램프 보드(430)와, 릴레이 출력값을 확인하는 램프나 LED를 가지고 있는 디지탈 출력 디스플레이 모듈로서의 LED 또는 램프 보드(440)와, 그리고 디지탈 입력카드의 시험을 위해 토글 스위치를 가지고 있는 디지탈 입력 신호발생 모듈로서의 스위치 또는 푸쉬 버튼(push button) 보드(450)로 구성되어 있다.
이와 같이 도 1에 도시된 고장진단 시스템 구조는, 기준이 되는 I/O 카드를 종류별로 선정해놓으면 고장진단 하고자 하는 I/O 카드의 벤더에 관계없이 기준이 되는 I/O카드와 버스 아키텍처만 같으면 고장진단을 용이하게 할 수 있다. 물론, 거기에는 카드간 연결의 용이성이 포함되어야 한다.
또한, 도 1에 도시된 고장진단 시스템 구조는, 기준이 되는 I/O 카드와 고장진단하고자 하는 I/O 카드의 제 1 및 제 2 확장 섀시를 분리하였고, 기준이 되는 I/O 카드를 신호 종류별로 선정함으로써 벤더 종속이 되지 않는다. 즉, 고장진단하고자 하는 I/O 카드는 ISA 버스나 PCI 버스만 채용하면 고장진단이 가능하다.
그리고, 상술한 카드간 연결의 용이성을 위해 상기 각 보드는 도 13에 도시된 바와 같이 설계한다. 종래에는 카드간 연결을 위해서는 카드에서 외부 터미널 단자대와의 연결을 위해 채용하는 커넥터와 핀의 수, 그리고 신호 핀 정의가 같아야만 했다. 하지만, 본 발명에서는 도 13의 카드간 신호선 상호 대응 연결을 위한 보드의 설계 개념도를 살펴보면, 현재 PC용 I/O 카드에서 채용하고 있는 대부분의 커넥터를 수용하여 기준 카드와 고장진단하고자 하는 카드간의 커넥터가 동일할 필요가 없게 하였고, 핀 연결도 보드상의 점퍼를 이용함으로써 연결이 용이하게 한구조를 채택하고 있다. 여기서의 점퍼 매핑회로는, 도 13에 도시된 바와 같이, 각기 다른 케이블로부터의 입력과 96핀의 점퍼를 매핑시켜 주는 회로(203핀의 신호와 96핀의 신호를 매핑하는 회로)이다. 또한, 도 13에서, PC용 I/O 카드에서 채용하는 대부분의 커넥터를 수용함으로써 기준 I/O 카드와 고장진단하고자 하는 I/O 카드간의 커넥터가 동일할 필요가 없게 만들어 벤더 종속, 커넥터 종속이 되지 않게 하였으며, 커넥터간의 신호선 상호 대응 연결도 점퍼를 이용함으로써 연결을 용이하게 한 구조를 나타낸다.
도 2는 고장진단 하고자 하는 I/O 카드(300)와 기준이 되는 I/O 카드(200), 그리고 수동 모드와 자동 모드에서의 투명성을 위해서 채용한 각 종 계기 보드와의 연결 개념도를 나타낸다. 이에 도시된 바와 같이, ISA 또는 PCI 버스 백플레인을 가지는 고장진단 하고자 하는 I/O 카드(300)와 ISA 또는 PCI 버스 백플레인을 가지는 기준이 되는 I/O 카드(200) 사이에 디스플레이 또는 스위치 계기 보드(400)가 연결되고, 상기 고장진단 하고자 하는 I/O 카드(300)와 상기 계기 보드(400) 사이에 케이블 신호 인터페이스 보드(520)가 연결되고, 이 계기 보드(400)와 기준이 되는 I/O 카드(200) 사이에 케이블 신호 인터페이스 보드(550)가 연결된다. 그리고, 그 I/O 카드(300)와 케이블 신호 인터페이스 보드(520), 케이블 신호 인터페이스 보드(520)와 계기 보드(400), 계기보드(400)와 케이블 신호 인터페이스 보드(550), 이 보드(550)와 I/O 카드(200)는 각각 케이블(510, 530, 540, 560)로 연결된다. 그리고 상기 케이블 신호 인터페이스 보드(520)와 (550)간 신호핀은 상호 대응 한다.
그리고, 도 3 내지 도 7은 각 카드별로 각 종 계기보드와의 I/O 카드간 연결개념도를 각각 나타낸다.
이에 따른 도 3은 아날로그 출력(AO) 카드의 고장진단을 위한 카드간 연결 개념도이다. 이에 도시된 바와 같이, 제 2의 아날로그 출력(AO)카드(340)와, 상기 계기 보드의 일 예인 아날로그 출력(AO) 지시계 또는 아날로그 미터 보드(420)와, 그리고 제 1의 아날로그 입력(AI) 카드(240) 사이에 케이블 신호 인터페이스 보드(612, 615)가 각기 연결된다. 이렇게 연결된 카드와 보드 사이에는 케이블들(611, 613, 614, 616)로 연결된다.
그리고, 도 4는 디지탈 출력(DO) 카드의 고장진단을 위한 카드간 연결 개념도이다. 이에 도시된 바와 같이, 제 2의 디지탈 출력 카드(330)와, 상기 계기 보드의 일 예인 LED 또는 램프 보드(430)와, 그리고 제 1의 디지탈 입력(DI) 카드(230) 사이에 케이블 신호 인터페이스 보드(622, 625)가 각기 연결된다. 이렇게 연결된 카드와 보드 사이에는 케이블들(621, 623, 624, 626)로 연결된다.
도 5는 릴레이 출력(RO) 카드의 고장진단을 위한 카드간 연결 개념도이다. 이에 도시된 바와 같이, 제 2의 릴레이 출력 카드(320)와, 상기 계기 보드의 일 예인 LED 또는 램프 보드(440)와, 그리고 제 1의 릴레이 입력(RI) 카드(220) 사이에 케이블 신호 인터페이스 보드(632, 635)가 각기 연결된다. 이렇게 연결된 카드와 보드 사이에는 케이블들(631, 633, 634, 636)로 연결된다.
그리고, 도 6은 디지탈 입력(DI) 카드의 고장진단을 위한 카드간 연결 개념도이다. 이에 도시된 바와 같이, 제 2의 디지탈 입력카드(310)와, 상기 계기 보드의 일 예인 토글 스위치 또는 푸쉬 버튼 보드(450)와, 그리고 제 1의 디지탈출력(DO) 카드(210) 사이에 케이블 신호 인터페이스 보드(642, 645)가 각기 연결된다. 이렇게 연결된 카드와 보드 사이에는 케이블들(641, 643, 644, 646)로 연결된다.
또한, 도 7은 아날로그 입력(AI) 카드의 고장진단을 위한 카드간 연결 개념도이다. 이에 도시된 바와 같이, 제 2의 아날로그 입력 카드(350)와, 상기 계기 보드의 일 예인 아날로그 출력을 낼 수 있는 가변저항 보드(410)와, 그리고 제 1의 아날로그 출력카드(250) 사이에 케이블 신호 인터페이스 보드(652, 655)가 각기 연결된다. 이렇게 연결된 카드와 보드 사이에는 케이블들(651, 653, 654, 656)로 연결된다.
한편, 도 8 내지 도 12는 각 종 계기 보드와 기준 I/O 카드, 고장진단하고자 하는 I/O 카드간의 신호선 연결 개념도를 나타낸다.
도 8은 상기 도 3에 따른 아날로그 출력(AO) 카드의 고장진단을 위한 신호선 연결도이다. 이에 도시된 바와 같이, 제 2의 아날로그 출력 카드(340)와 제 1의 아날로그 입력카드(240) 사이에 아날로그 출력 지시계 또는 아날로그 미터 보드(421 또는 422)가 연결된다.
도 9는 상기 도 4에 따른 디지탈 출력(DO) 카드의 고장진단을 위한 카드간 신호선 연결도이다. 이에 도시된 바와 같이, 제 2의 디지탈 출력 카드(330)와 제 1의 디지탈 입력카드(230) 사이에 LED 또는 램프(431, 432)가 연결된다.
또한, 도 10은 상기 도 5에 따른 릴레이 출력(RO) 카드의 고장진단을 위한 카드간 신호선 연결도이다. 이에 도시된 바와 같이, 제 2의 릴레이 출력 카드(320)와 제 1의 릴레이 입력 카드(220) 사이에 램프 또는 LED(441)가 연결된다.
그리고, 도 11은 상기 도 6에 따른 디지탈 입력(DI) 카드의 고장진단을 위한 카드간 신호선 연결도이다. 이에 도시된 바와 같이, 제 2의 디지탈 입력카드(310)와 제 1의 디지탈 출력카드(210)의 입력 및 출력 단자 사이에 다이오드(452)를 연결하고, 그 다이오드(452)의 캐소우드측과 두 입출력카드(310, 210)의 각 공통단자측에 스위치(예 : 푸쉬 버튼 또는 토글 스위치)(451)를 연결한다.
도 12는 상기 도 7에 따른 아날로그 입력(AI) 카드의 고장진단을 위한 카드간 신호선 연결도이다. 이에 도시된 바와 같이, 제 2의 아날로그 입력카드(350)의 입력단자측에 두 다이오드(411, 412)의 캐소우드측이 공통접속되고, 그 다이오드(411)의 애노우드측이 제 2의 아날로그 출력카드(250)의 출력단자측에 접속되며, 또 상기 다이오드(412)의 애노우드측이 가변저항(413)에 연결된다.
이와 같이 도 11과 도 12에서는 디지탈 입력카드와 아날로그 입력카드의 고장진단을 수동 모드에서, 계기 보드에서의 발생신호가 디지탈 입력카드와 아날로그 입력카드에서의 출력 신호와 충돌하는 것을 방지하기 위해 다이오드를 사용하고 있다.
상술한 바와 같은 도 2 내지 도 12에서는, PC용 I/O 카드에서 사용되고 있는 대부분의 커넥터를 수용함으로써 기준이 되는 I/O 카드와 고장진단 하고자 하는 I/O 카드 사이에 아날로그 출력 미터나 스위치, LED, 아날로그 신호 발생기 등을 사용하여서 고장진단의 모드를 자동 모드와 수동 모드를 수용할 수가 있고, 또한 고장진단 과정에 투명성을 제공할 수가 있다.
한편, 도 14는 본 발명의 다른 실시예로서, 자동 모드에 의한 I/O 카드 고장진단을 위한 고장진단 시스템의 구조를 나타낸다. 이는 상기 도 1에 도시된 구성과 유사한 것으로서 고장진단 정보 입출력장치(700)와, 제 1 확장 섀시인 셸프 0(800)와, 그리고 제 2 확장 섀시인 셸프 1(900)로 구성된다. 도 15는 도 14에 따른 I/O 카드간 연결 개념도로서, 보드는 도 13에 도시된 것을 이용한다. 즉, 그 연결 구조는, ISA 또는 PCI 백플레인을 가지는 확장 섀시를 갖는 고장진단하고자 하는 I/O 카드(900)와 기준이 되는 I/O 카드(800) 사이에 케이블 신호 인터페이스 보드(820)가 연결되고, 이 보드(820)와 각 I/O 카드(800, 900)가 케이블들(810, 830)로 연결된다.
상술한 바와 같은 도 14의 고장진단 시스템 구성에서 자동으로 I/O 카드의 고장 여부를 판별하기 위해서는 출력 카드에서 신호를 임의로 발생시키고, 입력 카드에서 신호를 받아들여, 그 발생시킨 신호와 받아들인 신호를 비교하여 수행한다. 이에 반해서, 종래의 방법은 채널별로 동시에 동일한 값을 내보내 신호를 발생시키는데, 이러한 경우 카드 커넥터에 연결되어 외부 터미널 블럭과 연결되어지는 케이블의 불량 여부를 판별할 수 없었다.
또한 도 14에 도시된 출력 카드에서 신호를 출력할 때 디지탈 신호인 경우에는 인접 채널끼리는 신호별로 배타적 논리합(Exclusive-OR)을 취하여 신호를 보내고, 아날로그 신호인 경우에도 인접 채널끼리는 12비트 해상도(Resolution)이든지, 16비트 해상도이든지 간에 비트별로 배타적 논리합을 취하여 신호를 출력함으로써 인접 채널간의 케이블 불량 여부(케이블내의 인접 핀간의 단락 여부)를 판별할 수있다.
디지탈 카드와 아날로그 카드의 고장진단 판별시 고장진단 시험신호 발생방법은 다음과 같다.
먼저, 디지탈 카드 시험의 경우에 신호 발생방법을 설명한다.
카드의 채널의 갯수는 채널 0부터 채널 n-1까지 n개라고 가정한다. 디지탈 출력 값 '0'은 논리적으로 거짓을 의미하며, 램프나 LED의 상태가 Off인 경우를 표현하며, 디지탈 출력 값 '1'은 논리적으로 참을 의미하며, 램프나 LED의 상태가 On인 경우를 표현한다. 디지탈 출력신호는 1비트로 표현되어진다.(11). i를 카드의 채널번호라고 하고, i=0, 채널 i의 출력 값을 '0'으로 한다.(12). i=i+1, i를 '2'로 나누어 나머지가 '1'이면 채널 (i-1)의 출력 값을 '1'과 배타적 논리합을 취하여, 채널 i의 출력 값을 구하고, 나머지가 '0'이면 채널 0의 값을 채널 i의 출력 값으로 그대로 취한다.(13). i가 (n-1)이 될 때(i=n-1 포함)까지 (12)의 과정을 반복한 후, 채널 0로부터 채널 n-1까지의 디지탈 출력 채널 값을 디지탈 출력 카드로 내보내고 디지탈 카드의 이상 유무를 판별한다.(14). i=0, 채널 0의 출력 값을 '1'로 한다.(15). (12)∼(13)의 과정을 반복한다.다음으로, 아날로그 카드 시험의 경우에 신호 발생방법을 설명한다.카드의 채널의 갯수는 채널 0부터 채널 n-1까지 n개이며, 12비트 A/D 변환 해상도를 가지고 있다 가정한다. 그리고 아날로그 출력카드의 신호범위(range)를 0∼100[%]로 환산하여 아날로그 출력 값을 고려한다. 실제 아날로그 출력은 [%] 단위를 실제 출력신호범위로 변환하여 내보내게 된다. 즉 0∼10[V]의 출력을 낼 수 있는 카드라면 0%가 0[V]에 해당하고, 100%가 10[V]에 매핑되어진다. 아날로그 출력신호는 12비트로 표현되어진다.(21). i를 카드의 채널번호라고 하고, i=0, 채널 i의 출력 값을 '0'으로 한다.(22). i=i+1, i를 '2'로 나누어 나머지가 '1'이면 채널(i-1)의 출력 값을 16진수 100H와 비트적 배타적 논리합을 취하여, 채널 i의 출력값을 구하고, 나머지가 '0'이면 채널 0의 값을 채널 i의 출력 값으로 그대로 취한다.(23). i가 (n-1)이 될 때(i=n-1 포함)까지 (22)의 과정을 반복한 후, 채널 0로부터 채널 n-1까지의 아날로그 채널 출력 값을 아날로그 출력 카드로 내보내고(아날로그 신호는 아날로그 값을 '100'을 기준으로 디지탈 신호 12비트로 신호 범위에 맞춰 변환한 후 발생시킨다), 아날로그 카드의 이상 유무를 판별한다.(24). i=0, 채널 0의 출력 값을 채널 0의 이전 출력 값으로 '25'를 더한 값을 취한다.(25). (22)∼(23)의 과정을 반복한 후, (24)∼(25)의 과정을 채널 0의 출력 값이 '100'이 될 때('100' 포함)까지 반복한다.
또한, 상술한 도 14의 자동 모드의 I/O 카드 고장진단 시스템 구조를 이용하여 I/O 카드에서 터미널 단자대로의 케이블 불량 여부까지도 판별하기 위한 신호 발생방법으로는, 인접 채널별로 아날로그 카드이든지 디지탈 카드이든지 배타적 논리합을 비트별로 취해서 다른 신호를 발생시킴으로써 케이블 불량여부를 판별한다.
이상과 같은 본 발명은 다음과 같은 효과들을 갖는다.
첫째, 기준이 되는 I/O 카드와 고장진단하고자 하는 I/O 카드를 분리함으로서 고장을 판단할 때 I/O 카드의 벤더나 커넥터의 종류에 제한받지 않고서 고장진단을 효율적으로 수행할 수 있다.
둘째, 고장진단의 투명성을 제공하여서, 고장진단뿐만 아니라 카드의 시험과 카드의 사용자 교육용으로 활용할 수 있다.
세째, 카드의 커넥터에서 터미널 단자대로의 케이블의 불량도 판별할 수 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 진단결과 디스플레이와, 키보드 및 마우스를 포함한 고장진단 정보 입출력장치와, CPU 카드, ISA 또는 PCI 버스 확장카드, 아날로그 입출력 카드, 디지탈 입출력 카드 및 릴레이 입력카드를 포함하는 기준이 되는 I/O 카드와, 이 기준이 되는 I/O카드와 위치적으로 분리되어 있고 상기 버스 확장카드를 구비한 고장진단 하고자 하는 I/O 카드와, 그리고 상기 I/O 카드간에 동시에 수동모드와 자동모드로 고장진단을 하기 위해 삽입되는 디스플레이 또는 스위치 계기 보드로 구성되는 PC 기반 입출력 카드의 고장진단 시스템 구조에서,
    상기 디지탈 카드를 시험할 경우(카드의 채널번호를 i라 하고, 카드의 채널 수를 n(0≤n≤n-1)이라 함)에는, i=0으로 두고, 채널 0의 출력 값을 '0'으로 설정하고(11), i는 i+1로 증가시키고, 그 채널 i를 '2'로 나누어 나머지가 '1'이면 채널 (i-1)의 출력 값을 '1'과 배타적 논리합을 취하여 채널 i의 출력 값을 구하고, 나머지가 '0'이면 채널 0의 값을 채널 i의 출력 값으로 그대로 취하고(12), 채널번호 i가 n-1이 될 때까지 상기 (12)의 단계를 반복한 후, 채널 0부터 n-1까지 디지탈 출력신호를 발생시키며(13), 채널 0의 출력 값을 '1'로 한 후(14), 상기 (12)∼(13)의 단계를 반복하여 고장진단 시험신호를 발생하고(15),
    상기 아날로그 카드를 시험할 경우(카드의 채널을 i, 카드의 채널 수를 n(0≤n≤n-1), 12비트 해상도를 갖음)에는, i=0으로 두고, 채널 0의 출력 값을 '0'으로 설정하고(21), i는 i+1로 증가시키고, 그 채널 i를 '2'로 나누어 나머지가 '1'이면 채널 (i-1)의 출력 값을 16진수 100H와 비트적 배타적 논리합을 취하여, 채널 i의 출력 값을 구하고, 나머지가 '0'이면 채널 0의 값을 채널 i의 출력 값으로 그대로 취하고(22), 채널번호 i가 n-1이 될 때까지 상기 (22)의 단계를 반복한 후, 채널 0부터 n-1까지 아날로그 출력신호를 발생시키되 아날로그 출력 값을 카드의 신호범위의 백분율로 환산해서 발생시키고(23), i=0, 채널 0의 출력 값을 채널 0의 이전 출력 값에서 '25'를 더한 값을 취하고(24), 상기 (22)∼(23)의 과정을 반복 한 후, (24)∼(25)의 과정을 채널 0의 출력 값이 '100'이 될 때까지 반복하여 고장진단 시험신호를 발생하는(25) 것을 특징으로 하는 PC 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법.
  9. 제 8 항에 있어서,
    상기 I/O 카드에서 터미널 단자대로의 케이블 불량 여부를 판별하기 위해, 인접 채널별로 상기 아날로그 카드 또는 디지탈 카드에 배타적 논리합을 비트별로 취해서 고장진단 시험신호를 발생시키는 것을 특징으로 하는 PC 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법.
KR1019990046954A 1999-10-27 1999-10-27 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법 KR100351060B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046954A KR100351060B1 (ko) 1999-10-27 1999-10-27 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046954A KR100351060B1 (ko) 1999-10-27 1999-10-27 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법

Publications (2)

Publication Number Publication Date
KR20010038833A KR20010038833A (ko) 2001-05-15
KR100351060B1 true KR100351060B1 (ko) 2002-09-10

Family

ID=19617237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046954A KR100351060B1 (ko) 1999-10-27 1999-10-27 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법

Country Status (1)

Country Link
KR (1) KR100351060B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729647B1 (ko) * 2001-01-13 2007-06-18 주식회사 푸르던텍 보드 테스트 시스템
KR101906702B1 (ko) * 2017-01-04 2018-10-10 한국수력원자력 주식회사 원자로보호계통 전자기판 종합 성능 진단 장비 및 방법

Also Published As

Publication number Publication date
KR20010038833A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
EP0008380B1 (en) Electronic circuit assembly for testing module interconnections
US4704599A (en) Auxiliary power connector and communication channel control circuit
EP0843260B1 (en) Automatic shelf-address assignment for shelves containing disk drives and error detection method and apparatus
US7528623B2 (en) Distributing data among test boards to determine test parameters
EP0745229A1 (en) Optical fiber connection monitoring apparatus, patch panel control system and method of using same
KR900004372B1 (ko) 자동차용 전자장치의 고장진단 시스템
CN112034388A (zh) 一种线束自动检测系统及检测方法
JPH05256897A (ja) Ｉｃテストシステム
CN113223446A (zh) 显示模组控制器和显示系统
CA1290056C (en) Circuit for testing the bus structure of a printed wiring card
KR100351060B1 (ko) 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법
WO2006064551A1 (ja) 試験装置
US5821640A (en) Electrical switching assembly
CN100523841C (zh) 板间连接故障检测方法及单板与背板的插座结构
CN220983761U (zh) 一种选择hil工程的装置
RU2817005C1 (ru) Стенд для проверки правильности распайки проводов кабельных жгутов
CN210691085U (zh) 一种插卡式模块化设备
JPH07240264A (ja) ケーブル接続異常検出回路およびその方法
JPH09211076A (ja) 回路基板検査装置および半導体回路
JPH11338594A (ja) 接触不良検出回路
KR970006948B1 (ko) 전전자교환기의 불량 상위레벨버스케이블 판정장치
CN116361097A (zh) 测试卡和测试系统
JPH11125650A (ja) 多回線配線試験装置
KR910002963Y1 (ko) 센서신호의 점검용 어댑터 모듈(adapter module)
KR900005162B1 (ko) 백보드 어셈블리의 검사장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee