CN116361097A - 测试卡和测试系统 - Google Patents

测试卡和测试系统 Download PDF

Info

Publication number
CN116361097A
CN116361097A CN202310086840.3A CN202310086840A CN116361097A CN 116361097 A CN116361097 A CN 116361097A CN 202310086840 A CN202310086840 A CN 202310086840A CN 116361097 A CN116361097 A CN 116361097A
Authority
CN
China
Prior art keywords
test card
slot
pcie
standard pcie
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310086840.3A
Other languages
English (en)
Inventor
徐炜
谭凌云
黄伟
梁彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yuxian Microelectronics Co ltd
Original Assignee
Shanghai Yuxian Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yuxian Microelectronics Co ltd filed Critical Shanghai Yuxian Microelectronics Co ltd
Priority to CN202310086840.3A priority Critical patent/CN116361097A/zh
Publication of CN116361097A publication Critical patent/CN116361097A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247—Verification or detection of system hardware configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请涉及一种测试卡和测试系统。测试卡包括：测试卡本体，测试卡本体中设有多条信号走线；多个标准PCIe插槽，分别设于测试卡本体，各标准PCIe插槽均用于与PCIe设备连接；多个标准PCIe插槽包括第一标准PCIe插槽和第二标准PCIe插槽；PCIe连接器，设于测试卡本体，经信号走线与第一标准PCIe插槽连接，PCIe连接器用于与含标准PCIe插槽的CPU主板连接，以将含标准PCIe插槽的CPU主板输出的PCIe信号通过第一标准PCIe插槽传输至连接的PCIe设备；第一高速连接插槽，设于测试卡本体，经所述信号走线与第二标准PCIe插槽连接，第一高速连接插槽用于与含高速连接插槽的CPU主板连接，以将含高速连接插槽的CPU主板输出的PCIe信号通过第二标准PCIe插槽传输至连接的PCIe设备，提高了传输PCIe信号的灵活性。

Description

测试卡和测试系统
技术领域
本申请涉及信号测试技术领域，特别是涉及一种测试卡和测试系统。
背景技术
随着PCIe(Peripheral Component Interconnect express，外部设备互连总线接口)信号的普及，PCIe信号传输速率大幅增加，对从CPU主板到PCIe设备的传输路径有较大的限制，业内也衍生出不同的高速信号传输接口。传统技术中，当PCIe设备出现故障时，制造商通常会将故障情况反馈至CPU主板制造商以获取对故障问题的定位分析，由于不同接口的PCIe设备适配有相应接口的CPU主板，这会增加对故障进行定位分析的难度。
然而，目前的用于获取对故障问题的定位分析的测试卡仅能满足部分CPU主板的接口类型的，无法兼容不同接口的CPU主板。
发明内容
基于此，有必要针对上述技术问题，提供一种能够兼容多种接口类型的CPU主板的测试卡和测试系统。
第一方面，本申请提供一种测试卡，所述测试卡包括：
测试卡本体，所述测试卡本体中设有多条信号走线；
多个标准PCIe插槽，分别设于所述测试卡本体，各所述标准PCIe插槽均用于与PCIe设备连接；所述多个标准PCIe插槽包括第一标准PCIe插槽和第二标准PCIe插槽；
PCIe连接器，设于所述测试卡本体，经所述信号走线与所述第一标准PCIe插槽连接，所述PCIe连接器用于与含标准PCIe插槽的CPU主板连接，以将所述含标准PCIe插槽的CPU主板输出的PCIe信号通过所述第一标准PCIe插槽传输至连接的PCIe设备；
第一高速连接插槽，设于所述测试卡本体，经所述信号走线与所述第二标准PCIe插槽连接，所述第一高速连接插槽用于与含高速连接插槽的所述CPU主板连接，以将含高速连接插槽的所述CPU主板输出的PCIe信号通过所述第二标准PCIe插槽传输至连接的PCIe设备。
在其中一个实施例中，所述PCIe连接器设于所述测试卡本体的第一侧边；
所述第一标准PCIe插槽设于所述测试卡本体的第一面，且靠近所述第一侧边。
在其中一个实施例中，所述第二标准PCIe插槽和所述第一高速连接插槽的数量均为多个；
多个所述第二标准PCIe插槽设于所述第一面，且设于所述第一标准PCIe插槽远离所述第一侧边的一侧；
多个所述第一高速连接插槽设于所述第二面；所述第二面与所述第一面相背设置；
其中，各所述第二标准PCIe插槽分别与至少一个所述第一高速连接插槽对应连接。
在其中一个实施例中，所述第二标准PCIe插槽的数量为n个，所述第一高速连接插槽的数量为2n个，各所述第二标准PCIe插槽分别与两个所述第一高速连接插槽对应连接，且所述第一高速连接插槽靠近连接的所述第二标准PCIe插槽设置。
在其中一个实施例中，多个所述标准PCIe插槽还包括多个第三标准PCIe插槽，所述第三标准PCIe插槽设于所述第二面；所述测试卡还包括：
多个第二高速连接插槽，用于连接含高速连接插槽的CPU主板，设于所述第二面，所述第二高速连接插槽经所述信号走线与对应的所述第三标准PCIe插槽连接；
其中，所述第三标准PCIe插槽和所述第二高速连接插槽的数量均为m个。
在其中一个实施例中，所述第三标准PCIe插槽靠近所述第一侧边的一侧和远离所述第一侧边分别设有部分所述第一标准PCIe插槽的一侧，且所述第二高速连接插槽靠近连接的所述第三标准PCIe插槽设置。
在其中一个实施例中，所述标准PCIe插槽还包括第四标准PCIe插槽，所述第四标准PCIe插槽设于所述第一面并靠近测试卡本体的第二侧边，所述第二侧边与所述第一侧边平行设置；所述测试卡还包括：
Gen-z连接器，设于所述第二侧边，经所述信号走线与所述第四标准PCIe插槽连接，所述Gen-z连接器用于与含Gen-z接口的所述CPU主板连接，以将含所述高速连接插槽的所述CPU主板输出的PCIe信号通过所述第四标准PCIe插槽传输至连接的所述PCIe设备。
在其中一个实施例中，所述测试卡还包括：
第三高速连接插槽，设于所述第一面，所述第三高速连接插槽用于与含所述高速连接插槽的所述CPU主板连接；
M.2接口，设于所述第一面，经所述信号走线与所述第三高速连接插槽连接，所述M.2接口用于与NVMe SSD外部设备连接，以将所述CPU主板输出的PCIe信号经过所述第三高速连接插槽和所述M.2接口输出至连接的所述NVMe SSD外部设备。
在其中一个实施例中，所述测试卡还包括：
信号转换芯片，设于所述测试卡本体，经所述信号走线与所述多个标准PCIe插槽及所述M.2接口分别连接；当标准PCIe插槽接入所述PCIe设备和/或所述M.2接口接入所述NVMe SSD外部设备时，分别向所述信号转换芯片输入一个对应的目标信号；
I2C线缆接口，设于所述测试卡本体，经所述信号走线与所述信号转换芯片连接，用于与含I2C线缆接口的所述CPU主板连接以将所述目标信号传输至所述CPU主板；
其中，所述CPU主板用于根据所述目标信号判断所述标准PCIe插槽和所述M.2接口的接入状态，并将根据判断结果生成的反馈信号传输至所述信号转换芯片以根据所述反馈信号判断所述M.2接口是否已经接入所述NVMe SSD外部设备和/或所述标准PCIe插槽是否已经接入所述PCIe设备。
在其中一个实施例中，所述接入状态包括已接入和未接入；当所述接入状态为未接入时，所述反馈信号为低电平；当所述接入状态为已接入时，所述反馈信号为高电平；所述测试卡还包括：
指示灯，设于所述测试卡本体，与所述信号转换芯片连接，用于根据所述反馈信号指示所述标准PCIe插槽的接入状态。
在其中一个实施例中，所述标准PCIe插槽为标准PCIe×16插槽或标准PCIe×8插槽。
在其中一个实施例中，所述测试卡还包括：
电源连接器，用于连接外部供电设备，以向所述测试卡供能。
第二方面，本申请还提供一种测试系统，所述测试系统包括：
如上述任一项实施例所述的测试卡；
CPU主板，与所述测试卡连接，用于向所述测试卡输出PCIe信号；
PCIe设备，与所述测试卡连接，用于通过所述测试卡接收所述PCIe信号。
上述测试卡和测试系统，测试卡包括测试卡本体、多个标准PCIe插槽、PCIe连接器和第一高速连接插槽，通过PCIe连接器和第一高速连接插槽能够分别连接含PCIe连接器的CPU主板和含高速连接插槽的CPU主板，由于标准PCIe插槽能够与PCIe设备连接，因此所述测试卡能够适用两种不同接口的CPU主板以向PCIe设备按照传输PCIe信号，提高了传输PCIe信号的灵活性。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一个实施例中测试卡结构示意图；
图2为一个实施例中测试卡本体的第一面和第二面的结构示意图；
图3为一个实施例中测试卡本的第二面的结构示意图之一；
图4为一个实施例中示测试卡本体的第一面的结构示意图之一；
图5(a)为一个实施例中测试卡的另一个结构示意图；
图5(b)为一个实施例中测试卡本体的第一面结构示意图之二；
图5(c)为一个实施例中测试卡本体的第二面结构示意图之二；
图6为一个实施例中测试系统结构框图。
附图标记说明：
100-测试卡本体，110-标准PCIe插槽，111-第一标准PCIe插槽，112-第二标准PCIe插槽，120-PCIe连接器，130-第一高速连接插槽，140-与第一标准PCIe插槽连接的PCIe设备，150-含标准PCIe插槽CPU主板，160-与第一高速连接插槽连接的CPU主板，170-与第二标准PCIe插槽连接的PCIe设备，210-测试卡本体的第一面，220-测试卡本体的第二面，310-第三标准PCIe插槽，320-第二高速连接插槽，410-第四标准PCIe插槽，420-Gen-z连接器，430-含Gen-z接口的CPU主板，440-与第四标准PCIe插槽连接的PCIe设备，450-第三高速连接插槽，460-M.2接口，470-与第三高速连接插槽连接的CPU主板，480-NVMe SSD外部设备，510-指示灯，520-I2C线缆接口，530-信号转换芯片，540-电源连接器，600-芯片测试系统，610-测试卡，620-CPU主板，630-PCIe设备。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
正如背景技术所述，目前CPU主板中的接口类型和数量均有限，而现有的测试卡仅包括个别与CPU主板接口类型相对应的接口或者连接器，无法兼容不同的CPU主板。
基于以上原因，本发明提供了一种能够适用两种不同接口的CPU主板的测试卡和测试系统。
在一个实施例中，如图1所示的测试卡结构示意图，本申请提供了一种测试卡，所述测试卡包括测试卡本体100、多个标准PCIe插槽110、PCIe连接器120和第一高速连接插槽130。
其中，所述测试卡本体100中设有多条信号走线。将所述测试卡本体100的厚度设置为板厚1.57mm±10％，板材可选择低损耗或超低损耗，可使用于标准PCIe 5.0或PCIe6.0的信号传输。
多个标准PCIe插槽110分别设于所述测试卡本体100，各所述标准PCIe插槽110均用于与PCIe设备连接。所述标准PCIe插槽是基于PCI(Peripheral ComponentInterconnection，外设部件互连标准)局部总线元件扩展接口的扩展插槽，常见的标准PCIe插槽包括：PCIe×1、PCIe×4、PCIe×8和PCIe×16，其中，×后面的数字代表标准PCIe插槽内的通道数，PCIe插槽可向下兼容，任何版本的PCIe卡和主板都可以以最低版本的模式工作，如PCIe×16插槽可插×8、×4、×1的卡。通常情况下，PCIe×1能够应用于无线网卡、SATA扩展卡、USB端口扩展卡；PCIe×4能够应用于万兆以太网卡；PCIe×8能够应用于FC-HBA(Host Bus Adapter，主机总线适配器)卡；PCIe×16能够应用于显卡和GPU卡等。所述多个标准PCIe插槽110包括第一标准PCIe插槽111和第二标准PCIe插槽112。
PCIe连接器120设于所述测试卡本体100，经所述信号走线与所述第一标准PCIe插槽111连接，所述PCIe连接器120用于与含标准PCIe插槽的CPU主板150连接，以将所述含标准PCIe插槽CPU主板150输出的PCIe信号通过所述第一标准PCIe插槽111传输至与所述第一标准PCIe插槽111连接的PCIe设备140。所述PCIe连接器也可称作PCIe金手指，本申请中PCIe连接器为标准PCIe×16连接器，在使用过程中，只需将所述PCIe连接器插入含标准PCIe插槽的CPU主板中即可完成与CPU主板的通信连接。
第一高速连接插槽130设于所述测试卡本体100，经所述信号走线与所述第二标准PCIe插槽112连接，所述第一高速连接插槽130用于与含高速连接插槽的所述CPU主板160连接，以将所述含高速连接插槽的CPU主板160输出的PCIe信号通过所述第二标准PCIe插槽112传输至与所述第二标准PCIe插槽112连接的PCIe设备170。所述第一高速连接插槽130也可称作MCIO高速连接器，在本发明中，所述第一高速连接插槽130主要用于传输PCIe×8的信号。
本实施例中，通过PCIe连接器120和第一高速连接插槽130能够分别连接含PCIe连接器的CPU主板150和含高速连接插槽的CPU主板160，由于标准PCIe插槽能够与PCIe设备连接，因此所述测试卡能够适用两种不同接口的CPU主板以向PCIe设备按照传输PCIe信号，提高了传输PCIe信号的灵活性。
在其中一个实施例中，再次参考图1所示的测试卡本体结构示意图，所述PCIe连接器设于所述测试卡本体的第一侧边；所述第一标准PCIe插槽设于所述测试卡本体的第一面，且靠近所述第一侧边。其中，所述测试卡本体可被设置为长方形，所述第一侧边为长方形的长边一侧。
在本实施例中，将所述PCIe连接器设置在测试卡本体的第一侧边，能够节省测试卡本体两面的空间，便于所述测试卡容置其他元器件，且能够将测试卡本体直接插入到含标准PCIe插槽的CPU主板，无需再通过有线数据线进行通信连接。同时，由于所述第一标准PCIe插槽需与所述PCIe连接器进行连接，将所述第一标准PCIe插槽设置在所述测试卡本体的第一面，并靠近所述第一侧边，能够缩短所述第一标准PCIe插槽与所述PCIe连接器的连接路径。
在其中一个实施例中，如图2所示的测试卡本体的第一面和第二面的结构示意图，所述第二标准PCIe插槽112和所述第一高速连接插槽130的数量均为多个；多个所述第二标准PCIe插槽112设于所述第一面210，且设于所述第一标准PCIe插槽111远离所述第一侧边的一侧；多个所述第一高速连接插槽130设于所述测试卡本体的第二面220；所述第二面220与所述第一面210相背设置；其中，各所述第二标准PCIe插槽112分别与至少一个所述第一高速连接插槽130对应连接。
在本实施例中，由于所述第二标准PCIe插槽112和所述第一高速连接插槽130需建立连接，将所述第二标准PCIe插槽112设置在测试卡本体的第一面210，将所述第一高速连接插槽130设置在测试卡本体的第二面220，能够通过测试卡本体内部走线将所述第二标准PCIe插槽112与所述第一高速连接插槽130连接，保证两者之间以最短路径进行连接。根据实际应用中对传输速率的要求设置第一高速连接插槽130与第二标准PCIe插槽112的连接数量，由于第一高速连接插槽130传输PCIe×8信号，当所述第二标准PCIe插槽112为标准PCIe×8插槽时，一个所述第一高速连接插槽130与一个所述第二标准PCIe插槽112连接；当所述第二标准PCIe插槽112为标准PCIe×16插槽时，两个所述第一高速连接插槽130与一个所述第二标准PCIe插槽112连接。
在其中一个实施例中，再次参考如图2所示的测试卡本体的第一面和第二面的结构示意图，所述第二标准PCIe插槽112的数量为n个，所述第一高速连接插槽130的数量为2n个，各所述第二标准PCIe插槽112分别与两个所述第一高速连接插槽130对应连接，且所述第一高速连接插槽130靠近连接的所述第二标准PCIe插槽112设置。例如，图2中示出的第二标准PCIe插槽112的数量为2个，所述第一高速连接插槽130的数量为4个。
在本实施例中，由于本申请中将第一高速连接插槽130设置为标准PCIe×8的插槽，将第二标准PCIe插槽112设置为标准PCIe×16的插槽，因此，将第二标准PCIe插槽112的数量为n个，所述第一高速连接插槽130的数量为2n个，各所述第二标准PCIe插槽112分别与两个所述第一高速连接插槽130对应连接。同时，为了缩短所述第二标准PCIe插槽112与所述第一高速连接插槽130之间的连接路径，将所述第一高速连接插槽130在测试卡本体上的位置设置为靠近连接的所述第二标准PCIe插槽112的位置。
在其中一个实施例中，如图3所示的测试卡本体第二面220的结构示意图之一，多个所述标准PCIe插槽还包括多个第三标准PCIe插槽310，所述第三标准PCIe插槽310设于所述测试卡本体的第二面220；所述测试卡还包括多个第二高速连接插槽320，所述多个第二高速连接插槽320，用于连接含高速连接插槽的CPU主板，设于所述第二面220，所述第二高速连接插槽320经所述信号走线与对应的所述第三标准PCIe插槽310连接；其中，所述第三标准PCIe插槽310和所述第二高速连接插槽320的数量均为m个。
在本实施例中，将所述第三标准PCIe插槽310和所述第二高速连接插槽320设置在测试卡本体的第二面220，以缩短两者之间的连接路径。将所述第三标准PCIe插槽310和所述第二高速连接插槽320的数量均为m个，即一个所述第三标准PCIe插槽310和一个所述第二高速连接插槽320连接。
在其中一个实施例中，再次参考附图3所示的测试卡本体第二面220的结构示意图之一，所述第三标准PCIe插槽310靠近所述第一侧边的一侧和远离所述第一侧边分别设有部分所述第一标准PCIe插槽的一侧，且所述第二高速连接插槽320靠近连接的所述第三标准PCIe插槽310设置。
在本实施例中，将所述第三标准PCIe插槽310在测试卡本体中的位置设置为靠近所述第一侧边的一侧，并远离所述第一侧边分别设有部分所述第一标准PCIe插槽的一侧，同时将所述第二高速连接插槽320在测试卡本体中设置为靠近连接的所述第三标准PCIe插槽310，以缩短所述第三标准PCIe插槽310与所述第二高速连接插槽320的连接路径。
在其中一个实施例中，如图4所示测试卡本体的第一面210的结构示意图之一，所述标准PCIe插槽还包括第四标准PCIe插槽410，所述第四标准PCIe插槽410设于所述第一面210并靠近所述测试卡本体的第二侧边，所述第二侧边与所述第一侧边平行设置；所述测试卡还包括Gen-z连接器420，所述Gen-z连接器420设于所述第二侧边，经所述信号走线与所述第四标准PCIe插槽410连接，所述Gen-z连接器420用于与含Gen-z接口的所述CPU主板430连接，以将含Gen-z接口的所述CPU主板430输出的PCIe信号通过所述第四标准PCIe插槽410传输至与所述第四标准PCIe插槽连接的所述PCIe设备440。
在本实施例中，由于第二标准PCIe插槽112与Gen-z连接器420需建立连接，将第二标准PCIe插槽112设于所述第一面210并靠近测试卡本体的第二侧边，将Gen-z连接器420设置于测试卡本体的第二侧边，能够极大缩短第二标准PCIe插槽112与Gen-z连接器420之间的连接路径。同时，在测试卡中增加Gen-z连接器420，能够使得测试卡与一些包含Gen-z接口的所述CPU主板430建立连接，同时将Gen-z连接器420设置于测试卡本体的第二侧边，能够将测试卡直接插入到含Gen-z接口的CPU主板430中，无需通过有线数据线进行连接。
继续参考图4，在其中一个实施例中，所述测试卡还包括第三高速连接插槽450和M.2接口460，所述第三高速连接插槽450设于所述第一面210，所述第三高速连接插槽450用于与含所述高速连接插槽的所述CPU主板470连接；所述M.2接口460，设于所述第一面210，经所述信号走线与所述第三高速连接插槽450连接，所述M.2接口460用于与NVMe SSD外部设备480连接，以将含所述高速连接插槽的所述CPU主板470输出的PCIe信号经过所述第三高速连接插槽450和所述M.2接口460输出至连接的所述NVMe SSD外部设备480。
其中，所述NVMe SSD是一种能够高速传输信号的通信协议，定义为需与M.2接口配合传输数据。
在本实施例中，在测试卡本体的第一面210设置有第三高速连接插槽450和M.2接口460，能够实现PCIe信号经过所述第三高速连接插槽450和所述M.2接口460输出至连接的所述NVMe SSD外部设备480，增加了PCIe信号通过所述测试卡传输到NVMe SSD外部设备480的灵活性。
在其中一个实施例中，如图5(a)所示的测试卡的另一个结构示意图，所述测试卡还包括信号转换芯片530和I2C线缆接口520；其中，所述信号转换芯片530设于所述测试卡本体100，经所述信号走线与所述多个标准PCIe插槽及所述M.2接口460分别连接；当标准PCIe插槽接入所述PCIe设备和/或所述M.2接口460接入所述NVMe SSD外部设备时，分别向所述信号转换芯片输入一个对应的目标信号；所述I2C线缆接口520设于所述测试卡本体100，经所述信号走线与所述信号转换芯片530连接，用于与含I2C线缆接口的所述CPU主板连接以将所述目标信号传输至所述CPU主板；所述CPU主板用于根据所述目标信号判断所述标准PCIe插槽和所述M.2接口520的接入状态，并将根据判断结果生成的反馈信号传输至所述信号转换芯片以根据所述反馈信号判断所述M.2接口520是否已经接入所述NVMe SSD外部设备和/或所述标准PCIe插槽是否已经接入所述PCIe设备。
其中，所述信号转换芯片为PCA9555、16位通用输入/输出拓展器。
在本实施例中，在测试卡主体中设置有信号转换芯片，通过信号转换芯片将PCIe信号转换成目标信号，进而判断标准PCIe插槽和所述M.2接口的接入状态，增加了测试卡的实用性。
在其中一个实施例中，所述接入状态包括已接入和未接入；当所述接入状态为未接入时，所述反馈信号为低电平；当所述接入状态为已接入时，所述反馈信号为高电平；所述测试卡还包括指示灯，所述指示灯设于所述测试卡本体，与所述信号转换芯片连接，用于根据所述反馈信号指示所述标准PCIe插槽的接入状态。
在本实施例中，在测试卡中增加指示灯，当所述接入状态为未接入时，所述反馈信号为低电平；当所述接入状态为已接入时，所述反馈信号为高电平，由于高电平能够使指示灯发光，当反馈信号为低电平时，指示灯不发光，因此所述测试卡中的信号转换芯片不仅能够将PCIe信号转换成反馈信号，还能够根据指示灯将所述反馈信号具体化。且，CPU主板还可以根据PCIe信号判断PCIe是否出现故障，根据判断结果将判断结果发送至所述信号转换芯片，并通过指示灯的不同闪烁形式体现所述判断结果，与此同时，当CPU主板还与外部终端或服务器建立连接时，还可将上述检测过程和检测结果保存在存储器中供相关工作人员在BMC维护界面或日志里查阅。
在其中一个实施例中，所述标准PCIe插槽为标准PCIe×16插槽或标准PCIe×8插槽。
在本实施例中，由于标准PCIe×16插槽是最高版本的标准插槽，因此不论PCIe设备的外形接口是何种标准，都能够保证测试卡能够与PCIe设备建立连接。同时，由于测试卡中设置有第二高速连接插槽，所述第二高速连接插槽为标准为PCIe×8插槽，为配合标准PCIe插槽与第二高速连接插槽之间的连接，设置部分标准PCIe插槽(第三标准PCIe插槽)为标准PCIe×8插槽。
在其中一个实施例中，所述测试卡还包括电源连接器，所述电源连接器用于连接外部供电设备，以向所述测试卡供能。
在其中一个实施例中，继续参考图5(a)所示的测试卡的另一个结构示意图；所述测试卡包括PCIe连接器120、Gen-z连接器420、六个标准PCIe插槽、四个第一高速连接插槽130、两个第二高速连接插槽320、一个第三高速连接插槽450、两个M.2接口460、八个指示灯510、一个I2C线缆接口520、一个信号转换芯片530和两个电源连接器540。如图5(b)所示的测试卡本体的第一面结构示意图之二，所述测试卡本体的第一面210设置有四个标准PCIe插槽，两个M.2接口460和一个第三高速连接插槽450，在测试卡本体一个互相平行的侧边分别设置PCIe连接器120和Gen-z连接器430；其中，靠近PCIe连接器120且与所述PCIe连接器120连接的标准PCIe插槽为第一标准PCIe插槽111；靠近所述Gen-z连接器420且与所述Gen-z连接器420连接的标准PCIe插槽为第四标准PCIe插槽410；剩余两个所述标准PCIe插槽为第二标准PCIe插槽112。如图5(c)所示的测试卡本体的第二面结构示意图之二，所述测试卡本体的第二面220包括四个第一高速连接插槽130、两个第二高速连接插槽320、两个第三标准PCIe插槽310和两个电源连接器540。
在本实施例中，在测试卡本体第一面210或第二面220中未示出指示灯、I2C线缆接口和信号转换芯片，即指示灯510、I2C线缆接口520和信号转换芯片530的位置可遵守连接路径最短原则自由摆放，与此同时，所述测试卡本体中还设有其他如电阻电容等保证各信号走线安全工作的元器件，此处不作具体限制，可根据实际需要自行设置。
在其中一个实施例中，如图6所示的测试系统结构框图，本申请还提供一种测试系统600，所述测试系统包括上述任一实施例所述的测试卡610、CPU主板620和PCIe设备630，所述CPU主板620与所述测试卡610连接，用于向所述测试卡610输出PCIe信号；所述PCIe设备630与所述测试卡610连接，用于通过所述测试卡610接收所述PCIe信号。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种测试卡，其特征在于，所述测试卡包括：
测试卡本体，所述测试卡本体中设有多条信号走线；
多个标准PCIe插槽，分别设于所述测试卡本体，各所述标准PCIe插槽均用于与PCIe设备连接；所述多个标准PCIe插槽包括第一标准PCIe插槽和第二标准PCIe插槽；
PCIe连接器，设于所述测试卡本体，经所述信号走线与所述第一标准PCIe插槽连接，所述PCIe连接器用于与含标准PCIe插槽的CPU主板连接，以将所述含标准PCIe插槽的CPU主板输出的PCIe信号通过所述第一标准PCIe插槽传输至连接的PCIe设备；
第一高速连接插槽，设于所述测试卡本体，经所述信号走线与所述第二标准PCIe插槽连接，所述第一高速连接插槽用于与含高速连接插槽的所述CPU主板连接，以将含高速连接插槽的所述CPU主板输出的PCIe信号通过所述第二标准PCIe插槽传输至连接的PCIe设备。
2.根据权利要求1所述的测试卡，其特征在于，
所述PCIe连接器设于所述测试卡本体的第一侧边；
所述第一标准PCIe插槽设于所述测试卡本体的第一面，且靠近所述第一侧边。
3.根据权利要求2所述的测试卡，其特征在于，所述第二标准PCIe插槽和所述第一高速连接插槽的数量均为多个；
多个所述第二标准PCIe插槽设于所述第一面，且设于所述第一标准PCIe插槽远离所述第一侧边的一侧；
多个所述第一高速连接插槽设于所述测试卡本体的第二面；所述第二面与所述第一面相背设置；
其中，各所述第二标准PCIe插槽分别与至少一个所述第一高速连接插槽对应连接。
4.根据权利要求3所述的测试卡，其特征在于，所述第二标准PCIe插槽的数量为n个，所述第一高速连接插槽的数量为2n个，各所述第二标准PCIe插槽分别与两个所述第一高速连接插槽对应连接，且所述第一高速连接插槽靠近连接的所述第二标准PCIe插槽设置。
5.根据权利要求3所述的测试卡，其特征在于，多个所述标准PCIe插槽还包括多个第三标准PCIe插槽，所述第三标准PCIe插槽设于所述第二面；所述测试卡还包括：
多个第二高速连接插槽，用于连接含高速连接插槽的CPU主板，设于所述第二面，所述第二高速连接插槽经所述信号走线与对应的所述第三标准PCIe插槽连接；
其中，所述第三标准PCIe插槽和所述第二高速连接插槽的数量均为m个。
6.根据权利要求5所述的测试卡，其特征在于，所述第三标准PCIe插槽靠近所述第一侧边的一侧和远离所述第一侧边分别设有部分所述第一标准PCIe插槽的一侧，且所述第二高速连接插槽靠近连接的所述第三标准PCIe插槽设置。
7.根据权利要求2所述的测试卡，其特征在于，所述标准PCIe插槽还包括第四标准PCIe插槽，所述第四标准PCIe插槽设于所述第一面并靠近测试卡本体的第二侧边，所述第二侧边与所述第一侧边平行设置；所述测试卡还包括：
Gen-z连接器，设于所述第二侧边，经所述信号走线与所述第四标准PCIe插槽连接，所述Gen-z连接器用于与含Gen-z接口的所述CPU主板连接，以将含所述高速连接插槽的所述CPU主板输出的PCIe信号通过所述第四标准PCIe插槽传输至连接的所述PCIe设备。
8.根据权利要求2所述的测试卡，其特征在于，所述测试卡还包括：
第三高速连接插槽，设于所述第一面，所述第三高速连接插槽用于与含所述高速连接插槽的所述CPU主板连接；
M.2接口，设于所述第一面，经所述信号走线与所述第三高速连接插槽连接，所述M.2接口用于与NVMe SSD外部设备连接，以将所述CPU主板输出的PCIe信号经过所述第三高速连接插槽和所述M.2接口输出至连接的所述NVMe SSD外部设备。
9.根据权利要求8所述的测试卡，其特征在于，所述测试卡还包括：
信号转换芯片，设于所述测试卡本体，经所述信号走线与所述多个标准PCIe插槽及所述M.2接口分别连接；当标准PCIe插槽接入所述PCIe设备和/或所述M.2接口接入所述NVMeSSD外部设备时，分别向所述信号转换芯片输入一个对应的目标信号；
I2C线缆接口，设于所述测试卡本体，经所述信号走线与所述信号转换芯片连接，用于与含I2C线缆接口的所述CPU主板连接以将所述目标信号传输至所述CPU主板；
其中，所述CPU主板用于根据所述目标信号判断所述标准PCIe插槽和所述M.2接口的接入状态，并将根据判断结果生成的反馈信号传输至所述信号转换芯片以根据所述反馈信号判断所述所述M.2接口是否已经接入所述NVMe SSD外部设备和/或所述标准PCIe插槽是否已经接入所述PCIe设备。
10.根据权利要求9所述的测试卡，其特征在于，所述接入状态包括已接入和未接入；当所述接入状态为未接入时，所述反馈信号为低电平；当所述接入状态为已接入时，所述反馈信号为高电平；所述测试卡还包括：
指示灯，设于所述测试卡本体，与所述信号转换芯片连接，用于根据所述反馈信号指示所述标准PCIe插槽的接入状态。
11.根据权利要求1至10任一项所述的测试卡，其特征在于，所述标准PCIe插槽为标准PCIe×16插槽或标准PCIe×8插槽。
12.根据权利要求1所述的测试卡，其特征在于，所述测试卡还包括：
电源连接器，用于连接外部供电设备，以向所述测试卡供能。
13.一种测试系统，其特征在于，所述测试系统包括：
如权利要求1至12任一项所述的测试卡；
CPU主板，与所述测试卡连接，用于向所述测试卡输出PCIe信号；
PCIe设备，与所述测试卡连接，用于通过所述测试卡接收所述PCIe信号。
CN202310086840.3A 2023-02-02 2023-02-02 测试卡和测试系统 Pending CN116361097A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310086840.3A CN116361097A (zh) 2023-02-02 2023-02-02 测试卡和测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310086840.3A CN116361097A (zh) 2023-02-02 2023-02-02 测试卡和测试系统

Publications (1)

Publication Number Publication Date
CN116361097A true CN116361097A (zh) 2023-06-30

Family

ID=86929517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310086840.3A Pending CN116361097A (zh) 2023-02-02 2023-02-02 测试卡和测试系统

Country Status (1)

Country Link
CN (1) CN116361097A (zh)

Similar Documents

Publication Publication Date Title
CN111289922B (zh) 线缆插接检测方法及相关设备
CN101923530A (zh) 一种用于PCI Express X1至CPCI Express X1的转接卡
CN105372536A (zh) 航空电子通用测试平台
CN115904835A (zh) 一种线缆检测方法及服务器
CN211505789U (zh) 一种pcie板卡测试装置
CN110824387B (zh) 一种检测线缆连接的装置及方法
WO2014082275A1 (zh) 线缆插接情况的检测方法及装置
CN108255652B (zh) 一种信号测试装置
CN207764782U (zh) 快捷外设互联标准插槽的检测系统
CN111949464A (zh) 一种cpu网络接口适配性测试板卡、测试系统及测试方法
CN111290891B (zh) 计算机系统及测试计算机系统的方法
CN115729872A (zh) 一种计算设备及pcie线缆连接的检测方法
CN116361097A (zh) 测试卡和测试系统
CN217213685U (zh) 一种数据存储设备的除错装置及除错系统
CN212229622U (zh) 导航模组测试装置及系统
CN114077564B (zh) C型通用串行总线转接板
CN114265731A (zh) 一种pcie接口验证板、测试系统及测试方法
CN111984486A (zh) 一种cpu网络接口性能测试板卡、测试系统及测试方法
US20060004533A1 (en) MCU test device
CN1330135C (zh) 一种测试装置
CN117667818B (zh) 信号传输结构、服务器以及信号传输方法
CN113505033B (zh) 线缆防插错系统、主板、子卡组件及方法
WO2023065194A1 (zh) 测试系统和测试装置
CN116028409B (zh) 转接卡、主板、计算机、数据传输方法、设备和介质
CN213276628U (zh) 一种cpu网络接口适配性测试板卡及测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination