CN117743049A - 一种服务器待测主板接口测试工装和测试方法 - Google Patents

Abstract

本发明属于服务器待测主板生产测试技术领域，本发明公开了一种服务器待测主板接口测试工装和测试方法，包括测试工装，所述测试工装包括工装核心板、Riser转接卡和OCP转接卡，所述Riser转接卡与OCP转接卡皆包括金手指接口和SlimSAS连接器，所述Riser转接卡与OCP转接卡分别用于将待测主板上Riser接口和OCP接口信号转接传输到工装核心板上；通过线缆将工装核心板、Riser转接卡及OCP转接卡分别与待测主板上的对应接口对接即可实现待测主板上接口的测试，成本低，通用性强。

Description

一种服务器待测主板接口测试工装和测试方法

技术领域

本发明涉及服务器待测主板生产测试技术领域，更具体地说，本发明涉及一种服务器待测主板接口测试工装和测试方法。

背景技术

在服务器的研发和生产过程中，服务器的待测主板(Motherboard)是整体的核心框架，承载着中央处理器、内存、硬盘以及PCIe标准扩展卡的互联功能。服务器待测主板的可靠性和稳定性决定了服务器整机的可靠性和稳定性。为了保证服务器功能和性能的稳定可靠，在生产装机之前都需要对服务器的待测主板对外接口信号进行功能和正确性的全面测试。

通常情况下，服务器待测主板接口的测试方法可以通过安装对应部件的方法进行测试，比如，CPU和内存接口是标准接口可以通过在待测主板上直接安装CPU和内存来进行测试，操作灵活方便，测试通过后不用拆卸，可以直接安装到整机机箱里进行下一步骤的生产，但是，对于一些待测主板上制造商定义的非标准接口，比如用来连接NVMe SSD硬盘的SlimSAS接口，用于承载安装网卡和RAID卡的Riser卡接口，用于基本BMC管理的I2C总线接口，用于给各扩展单板供电的电源接口，如果也通过连接功能单板，通过安装NVMe SSD硬盘部件或者通过Riser卡安装网卡部件，组成完整功能的链路和整机后再进行测试判断，则操作工序非常复杂，测试效率比较低，而且人工成本也非常高昂，一旦测试不通过，不能直接定位到故障信号点，还需要进一步进行实验室SIT分析才能判断，进一步降低了生产效率，且NVMe SSD硬盘和网卡价格高昂，多次拆装还容易损坏，从一定程度上也增加了生产线的生产成本。

针对上述问题，如何解决在服务器待测主板生产过程中，通过测试的方法来保证待测主板对外接口信号的正确性和完整性，提高生产效率，确保产品质量符合要求是本领域技术人员需要解决的技术问题。

发明内容

为了克服现有技术的上述缺陷，本发明提供一种服务器待测主板接口测试工装，包括测试工装，所述测试工装包括工装核心板、Riser转接卡和OCP转接卡，所述Riser转接卡与OCP转接卡皆包括金手指接口和SlimSAS连接器，所述Riser转接卡与OCP转接卡分别用于将待测主板上Riser接口和OCP接口信号转接传输到工装核心板上，所述工装核心板上集成电路有：

用于对待测主板上SlimSAS接口、Riser接口、OCP接口中的PCIe Lanes链路信号测试的PCIe Switch电路；

用于对待测主板上对外接口中电源信号和地信号测试的电源和地测试电路；

用于对待测主板上对外接口中边带信号和I2C接口信号测试的CPLD电路；

用于对待测主板上对外接口中的100MHz差分时钟测试的时钟测试电路；

用于连接外部PC串口并配置PCIe Switch芯片的固件和读取待测主板PCIe链路信号测试结果的UART串口电路；

用于转换从待测主板上获取的12V电源电压并对工装核心板供电的电源转换电路。

优选地，所述PCIe Switch电路包括两片PCIe Switch芯片，分别为PCIe Switch1和PCIe Switch2。

优选地，所述电源和地测试电路包括I/O扩展器。

优选地，所述时钟测试电路包括带双输出缓冲器的8:1差分复用器和差分转单端输出放大器。

一种服务器待测主板接口测试方法，其基于上述的服务器待测主板接口测试工装实现，具体测试步骤包括：

S1：将工装核心板固定在工装夹具上，同时将Riser转接卡和OCP转接卡安装在待测主板的Riser接口和OCP接口上；

S2：按照实现待测主板接口测试功能的拓扑关系，连接待测主板、Riser转接卡和OCP转接卡到工装核心板上的线缆，包括：连接待测主板SlimSAS接口到工装核心板SlimSAS接口上的线缆，连接Riser转接卡上SlimSAS接口到工装核心板SlimSAS接口上的线缆，连接OCP转接卡上SlimSAS接口到工装核心板SlimSAS接口上的线缆，连接待测主板I2C接口线缆到工装核心板上的接线端子，连接待测主板电源Power接口线缆到工装核心板上的接线端子，连接待测主板电源Power接口线缆到工装核心板上的电源Power接口；

S3：接通待测主板电源，待测主板开始上电启动，等待待测主板POST自检完成和PCIe bifurcation完成；

S4:将待测主板GbE网口与本地PC机网口连通，使用IPMI Command打开待测主板BMC管理控制器和GbE网络控制器之间的NCSI边带接口；

S5：通过待测主板GbE网口的PXE功能不断轮询，引导加载本地PC机中的功能测试脚本到待测主板内存中运行，功能测试脚本通过Chiplink Tool Command和OS Command判断各待测接口PCIe Lanes链路信号的连通性和正确性，同时使用IMPItool工具配合IPMICommand通过I2C接口读取和判断待测主板上各接口信号的连通性和正确性，测试完成后，生成整体测试与预期对比后的测试结果；

S6：检查每一个待测主板上各接口所有信号的测试结果，判断各接口测试项的测试结果，若全部接口全部测试项为PASS，表示测试通过，待测主板上各接口信号正常，若待测主板上某接口的某些测试项为FAIL，表示测试不通过，待测主板上该接口信号存在异常；

S7：根据FAIL项对应的测试内容来判断待测主板上对外接口的异常情况，对外接口包括SlimSAS接口、Riser接口、OCP接口、I2C接口及电源Power接口。

优选地，若某项的PCIe B/D/F Number显示不对，根据此B/D/F Number对应的PCIe连接关系，可判断出待测主板SlimSAS接口、Riser接口、OCP接口中具体那一路PCIe Lanes链路信号异常。

优选地，若某项的电源和地测试显示不对，根据该I/O扩展器的管脚与测试信号对应关系，可判断出是待测主板那一个电源连接器和对外接口电源信号异常。

优选地，若某项的差分时钟信号显示不对，根据I2C读取当前CPLD检测的是那一路差分信号,可判断是待测主板的哪一个对外接口差分时钟信号异常。

优选地，若某项的边带信号显示不对，根据I2C读取当前CPLD检测的是那一路边带信号，可判断是待测主板的哪一个对外接口边带信号异常

优选地，所述电源和地测试电路的具体测试方法包括：

通过线缆将待测主板上对外接口的电源信号和地信号、I2C接口信号连接到工装核心板上；

将12V电源信号和地信号经过隔离与转换后连接到I/O扩展器；

通过I2C总线来读取I/O扩展器各端口电压来判断待测主板对外接口中电源信号和地信号是否正常。

优选地，所述时钟测试电路的具体测试方法包括：

测试时通过CPLD来控制8:1差分复用器的选择管脚，按多路选择输入真值表对应关系分时序输出每一路待测差分时钟信号；

输出的待测差分时钟信号再经过差分转单端输出放大器转换为单端信号后，输入给CPLD的时钟管脚；

经过分频处理，与CPLD的主时钟进行同步生成同步时钟，然后判断同步时钟上升沿是否跳变；

若发生跳变，则CPLD检测时钟正常，判断100M差分时钟正常；

若没有发生跳变，则CPLD检测时钟异常，判断100M差分时钟异常

优选地，CPLD测试待测主板SlimSAS接口、Riser接口及OCP接口中的JATG信号、PERST信号、WAKE_N信号、PRSNT信号和边带信号的测试，具体测试方法为：

读取输入到CPLD管脚的边带信号的电平状态，将输入到CPLD管脚的边带信号的电平状态与预设电平阈值比对判断是否正常；

若输入到CPLD管脚的边带信号的电平状态在预设电平阈值内，判断为正常；

若输入到CPLD管脚的边带信号的电平状态超出或低于预设电平阈值，判断为异常。

本发明一种服务器待测主板接口测试工装和测试方法的技术效果和优点：

1.通过将待测主板对外接口的信号测试集中在工装核心板上，使用PCIe Switch、CPLD、PCA9535等功能器件对待测主板的SlimSAS接口、电源接口、I2C接口和OCP接口进行信号测试，通过线缆将工装核心板、Riser转接卡及OCP转接卡分别与待测主板上的对应接口对接即可实现待测主板上接口的测试，成本低，通用性强。

2.通过以一种简单、可靠地、手段，快速、准确地完成生产线上待测主板对外接口信号正确性和完整性判断，解决了传统待测主板对外接口测试方法中连接功能单板组成完整链路后使用昂贵部件所带来的操作工序复杂，测试效率低，人工成本高昂的问题。

3.测试方法造价低，集成化程度高，可以在产线快速部署，多次重复测试使用，极大地提高了生产效率，确保了产品质量符合出厂要求。

附图说明

图1为本发明测试工装的整体结构示意图；

图2为本发明工装核心板、Riser转接卡及OCP转接卡和与待测主板的对外接口连接示意图；

图3为本发明工装核心板的功能示意图；

图4为本发明Riser转接卡结构示意图；

图5为本发明OCP转接卡结构示意图；

图6为本发明测试流程图；

附图说明：1、工装夹具；2、工装核心板；3、Riser转接卡；4、OCP转接卡。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了如图1-6所示的一种服务器待测主板接口测试工装，包括测试工装，用于对服务器待测主板的对外接口进行信号测试，服务器待测主板下面统称待测主板，测试工装包括工装核心板2、Riser转接卡3和OCP转接卡4，工装核心板2上集成电路有PCIeSwitch电路、电源和地测试电路、CPLD电路、时钟测试电路、UART串口电路及电源转换电路，工装核心板2的集成电路上对应电性连接有SlimSAS接口、I2C接口、电源Power接口，测试工装中工装核心板2装在工装夹具1上，测试时，待测主板可以放在工装夹具1上；

具体的，待测主板的对外接口包括SlimSAS接口、Riser卡接口、OCP接口、I2C接口、电源Power接口，每一类型接口又有多种信号，待测主板对外接口信号直接测试不方便操作，因此需要使用不同的线缆将待测主板对外接口的信号全部引入到工装核心板2来完成测试，其中，待测主板SlimSAS接口是高速信号接口可以通过SlimSAS线缆直接引入到工装核心板的SlimSAS接口；

更具体的，如图3所示，PCIeSwitch电路，用于测试待测主板上SlimSAS接口、Riser接口、OCP接口中的PCIe Lanes链路信号，电源和地测试电路，用于待测主板对外接口中电源信号和地信号测试，CPLD电路，用于测试待测主板对外接口中边带信号和I2C接口信号，时钟测试电路，用于测试待测主板对外接口中的100MHz差分时钟，UART串口电路，用于连接计算机串口，读取待测主板PCIe链路信号测试结果，电源转换电路，用于将从待测主板供电的12V电源转换为5V、3V3、1V8及0.9V电压，供工装板上的其他测试电路使用，具体转换电压由本领域技术人员根据实际应用需求设定。

进一步的，PCIe Switch电路共有两片PCIe Switch芯片，分别为PCIe Switch1和PCIe Switch2，本实施例中PCIe Switch芯片采用PM8536B，每一个芯片都有96PCIe Lanes和48Ports,测试中对应CPU1和CPU2；

更进一步的，CPU1的x8 SlimSAS PCIe Lanes接口连接到PCIe Switch1的x8SlimSAS PCIe Lanes接口，CPU1的x16 OCP PCIe Lanes接口经过OCP转接卡后拆分为2个x8PCIe Lanes接口连接到PCIe Switch1的x8 SlimSAS PCIe Lanes接口,CPU1的x32 RiserPCIe Lanes接口经过Riser转接卡后拆分为4个x8 PCIe Lanes接口连接到PCIe Switch1的x8 SlimSAS PCIe Lanes接口，同样，CPU2的x8 SlimSAS PCIe Lanes接口连接到PCIeSwitch2的x8 SlimSAS PCIe Lanes接口，CPU2的x32 Riser PCIe Lanes接口经过Riser转接卡后拆分为4个x8 PCIe Lanes接口连接到PCIe Switch2的x8 SlimSAS PCIe Lanes接口；

需要说明的是，工装核心板2上的SlimSAS接口都是x8 PCIe，因此需要对PCIeSwitch芯片的PCIe Port进行分配，测试前，通过串口电路，使用配置工具，对PCIe Switch芯片的固件进行配置，根据物理连接关系，分别将PCIe Switch1和PCIe Switch2芯片的其中64PCIe Lanes配置为8个上行Port，每一个Port为x8 PCIe Lanes,与x8宽度SlimSAS接口相连，由于PCIe Switch每一个上行端口port,都需要一个下行端口port相对应，因此，还需要将PCIe Switch1和PCIe Switch2每一个芯片余下的32PCIe Lanes配置为8个下行Port，每一个Port为x4 PCIe Lanes，物理上不做连接，作为与上行端口对应的下行端口使用。

本实施例中电源和地测试电路的功能由多个带I2C总线的低功耗I/O扩展器来实现，本实施例工装核心板2上使用PCA9535完成电压和地信号的判断，PCA9535是一款多功能芯片，具有多种功能和特性，本领域技术人员基于PCA9535可以完成电压和地信号的判断的设计；

具体的，电源和地测试电路的测试方法为，先通过线缆将待测主板中电源信号、地信号和I2C接口信号传输到工装核心板2上，然后将12V电源信号和地信号经过隔离与转换后连接到各PCA9535的I/O端口，其中，正常12V电源信号经过MOSFET隔离与转换后变为低电压，异常12V电源信号经过MOSFET隔离与转换后变为3.3V高电压，正常地信号经过分压转换后仍为低电压，异常地信号经过分压转换后为3.3V高电压，然后通过I2C总线来读取PCA9535各端口电压来判断主板对外接口中电源信号和地信号是否正常。

时钟测试电路由带双输出缓冲器的8:1差分复用器和差分转单端输出放大器组成，由于待测主板上每一个SlimSAS接口都有一路100MHz差分时钟，而同一时刻一个差分转单端输出放大器只能检测一路差分时钟信号，为了减少差分转单端输出放大器芯片的数量，工装核心板2上使用8:1差分复用器来选择待测主板的SlimSAS接口差分时钟信号；

测试时通过CPLD来控制8:1差分复用器的3个选择管脚，按多路选择输入真值表对应关系分时序输出每一路待测差分时钟信号，输出的待测差分时钟信号再经过差分转单端输出放大器转换为单端信号后，输入给CPLD的时钟管脚，经过分频处理，与CPLD的主时钟进行同步生成同步时钟，然后判断同步时钟上升沿是否跳变，如果有发生跳变，则CPLD检测时钟正常，从而判断100M差分时钟正常，如果没有发生跳变，则CPLD检测时钟异常，100M差分时钟异常；

进一步的，本实施例中CPLD是整个工装核心板2的控制核心，具有关键作用，CPLD测试电路除了给工装核心板2提供上电复位，选择控制功能外，还用于对待测主板上SlimSAS接口、Riser卡接口及OCP接口中JATG信号、PERST信号、WAKE_N信号、PRSNT信号中边带信号的测试，这些边带信号通过线缆从待测主板的对外接口引入到工装核心板2，最终连接到CPLD的GPIO口。测试时，通过I2C读取输入到CPLD管脚的边带信号的电平状态来判断当前测试的信号是否正常；

具体测试方法为：读取输入到CPLD管脚的边带信号的电平状态，将输入到CPLD管脚的边带信号的电平状态与预设电平阈值比对判断是否正常，预设电平阈值由本领域技术人员根据测试数据获得，若输入到CPLD管脚的边带信号的电平状态在预设电平阈值内，判断为正常，若输入到CPLD管脚的边带信号的电平状态超出或低于预设电平阈值，判断为异常，正常情况下，边带信号应该在预期的电平范围内变化，如高电平(通常为VCC电压)和低电平(通常为GND电压)之间的切换，异常情况下，边带信号可能会出现电平不稳定、电平超出预期范围或持续保持在某个电平的情况；检查信号源：确保边带信号的源头(例如传感器、外部设备等)正常工作并提供正确的信号，如果信号源出现故障或提供不正确的信号，那么CPLD管脚上的边带信号可能会受到影响。

值得一提的是，由于PCIe Switch芯片有两片，所以UART串口电路也有两路，分别从PCIe Switch1芯片和PCIe Switch2芯片的串口接口上引出，经过RS232电平转换后，可以通过三芯串口线与计算机的串口连接，用于对PCIe Switch芯片进行固件配置和读取PCIeLanes信号的通信状态，通过该串口电路可以将配置好的固件烧写到PCIe Switch的flash中，固件更新操作比较方便，也可以通过该串口电路，获取当前测试PCIe Lanes连接状态和通信信息。

另外，需要说明的是，在本实施例中，工装核心板2不额外配置电源，所有电源从待测主板上取电，基于电源转换电路实现，电源转换电路通过电源线与待测主板上的电源连接器相连，获取12V电压，通过电源转换电路转换电压供工装核心板2上的所有测试电路使用，电源转换电路采用一种降压电路，基于切换模式电源(Switch Mode Power Supply，SMPS)技术，通过控制开关元件的开关状态和占空比来实现电压转换，涉及电感器、二极管、电容器、开关元件、控制电路(例如PWM控制器)，将12V输入电压连接到电路的输入端，将电感器和二极管连接成一个电感器-二极管(L-C)滤波器，以平滑输出电压，将开关元件连接到电路中，用于控制电流的流动。开关元件可以通过PWM控制器来控制开关状态和占空比，将电容器连接到开关元件的输出端，以进一步平滑输出电压，连接负载到电路的输出端，具体电路连接为已知公开技术，在此不做过多阐述。

如图2、图3和图4所示，Riser转接卡包括金手指和SlimSAS连接器，金手指用于与待测主板上的Riser接口连接，通过金手指将Riser卡接口信号从SlimSAS连接器输出，通过线缆再与工装核心板2上的SlimSAS接口相连，起到信号转接的作用，具体的，本实施例中Riser转接卡的金手指采用x32宽度金手指接口和四个x8 SlimSAS接口，x32宽度金手指与待测主板Riser卡接口匹配，可以将Riser卡接口信号引入到x8 SlimSAS接口中，然后再通过SlimSAS线缆转接到工装核心板2上进行测试。

如图2、图3和图5所示，OCP转接卡包括金手指和SlimSAS连接器，金手指用于与待测主板上的OCP接口连接，通过金手指将OCP卡接口信号从SlimSAS连接器输出，通过线缆再与工装核心板2上的SlimSAS接口相连，起到信号转接的作用，具体的，本实施例中OCP转接卡的金手指采用x16宽度金手指和两个x8 SlimSAS接口，x16宽度金手指与待测主板OCP卡接口匹配，用于将待测主板OCP卡接口信号引入到x8 SlimSAS接口中，然后再通过SlimSAS线缆转接到工装核心板2上进行测试。

值得一提的是，SlimSAS连接器是一种高密度、小尺寸的连接器，常用于高速数据传输和存储系统中。它采用了SlimSAS标准，具有0.60毫米间距，可提供高速信号传输和可靠的连接性能。

如图6所示，一种服务器待测主板接口测试方法，其基于上述服务器待测主板接口测试工装实现，具体测试步骤包括：

S1：将工装核心板(2)固定在工装夹具(1)上，同时将Riser转接卡(3)和OCP转接卡(4)安装在待测主板的Riser接口和OCP接口上；

S2：按照实现待测主板接口测试功能的拓扑关系，连接待测主板、Riser转接卡(3)和OCP转接卡(4)到工装核心板(2)上的线缆，包括：连接待测主板SlimSAS接口到工装核心板(2)SlimSAS接口上的线缆，连接Riser转接卡(3)上SlimSAS接口到工装核心板(2)SlimSAS接口上的线缆，连接OCP转接卡(4)上SlimSAS接口到工装核心板(2)SlimSAS接口上的线缆，连接待测主板I2C接口线缆到工装核心板(2)上的接线端子，连接待测主板电源Power接口线缆到工装核心板(2)上的接线端子，连接待测主板电源Power接口线缆到工装核心板(2)上的电源Power接口；

S3：接通待测主板电源，待测主板开始上电启动，等待待测主板POST自检完成和PCIe bifurcation完成；

S4:将待测主板GbE网口与本地PC机网口连通，使用IPMI Command打开待测主板BMC管理控制器和GbE网络控制器之间的NCSI边带接口，IPMI Command命令是一组用于远程管理和控制服务器平台的命令。它允许用户远程监控系统健康状况、获取信息，并执行各种管理任务，IPMI Command命令可以通过IPMI工具(如IPMItool)来执行。使用IPMI命令可以方便地管理和监控服务器；

S5：通过待测主板GbE网口的PXE功能不断轮询，引导加载本地PC机中的功能测试脚本到待测主板内存中运行，功能测试脚本通过Chiplink Tool Command和OS Command判断各待测接口PCIe Lanes链路信号的连通性和正确性，同时使用IMPItool工具配合IPMICommand通过I2C接口读取和判断待测主板上各接口信号的连通性和正确性，测试完成后，生成整体测试与预期对比后的测试结果；

S6：检查每一个待测主板上各接口所有信号的测试结果，不同的接口有不同的信号类型，比如PCIe、电源、时钟、边带、I2C等，根据步骤五中测试脚本和测试工具的输出，判断各接口测试项的测试结果，若全部接口全部测试项为PASS，表示测试通过，待测主板上各接口信号正常，若待测主板上某接口的某些测试项为FAIL，表示测试不通过，待测主板上该接口信号存在异常；

S7：根据FAIL项对应的测试内容来判断待测主板上对外接口的异常情况，对外接口包括SlimSAS接口、Riser接口、OCP接口、I2C接口及电源Power接口。

需要说明的是，在本实施例中，若某项的PCIe B/D/F Number显示不对，根据此B/D/FNumber对应的PCIe连接关系，可判断出待测主板SlimSAS接口、Riser接口、OCP接口中具体那一路PCIe Lanes链路信号异常，若某项的电源和地测试显示不对，根据该I/O扩展器的管脚与测试信号对应关系，可判断出是待测主板那一个电源连接器和对外接口电源信号异常，若某项的差分时钟信号显示不对，根据I2C读取当前CPLD检测的是那一路差分信号,可判断是待测主板的哪一个对外接口差分时钟信号异常，若某项的边带信号显示不对，根据I2C读取当前CPLD检测的是那一路边带信号，可判断是待测主板的哪一个对外接口边带信号异常。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

最后：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种服务器待测主板接口测试工装，其特征在于，包括测试工装，所述测试工装包括工装核心板(2)、Riser转接卡(3)和OCP转接卡(4)，所述Riser转接卡(3)与OCP转接卡(4)皆包括金手指接口和SlimSAS连接器，所述Riser转接卡(3)与OCP转接卡(4)分别用于将待测主板上Riser接口和OCP接口信号转接传输到工装核心板(2)上，所述工装核心板(2)上集成电路有：

用于对待测主板上SlimSAS接口、Riser接口、OCP接口中的PCIe Lanes链路信号测试的PCIe Switch电路；

用于对待测主板上对外接口中电源信号、地信号测试的电源和地测试电路；

用于对待测主板上对外接口中边带信号和I2C接口信号测试的CPLD电路；

用于对待测主板上对外接口中的100MHz差分时钟测试的时钟测试电路；

用于连接外部PC串口并配置PCIe Switch芯片的固件和读取待测主板PCIe链路信号测试结果的UART串口电路；

用于转换从待测主板上获取的12V电源电压并对工装核心板(2)供电的电源转换电路。

2.根据权利要求1所述的一种服务器待测主板接口测试工装，其特征在于，所述PCIeSwitch电路包括两片PCIe Switch芯片，分别为PCIe Switch1和PCIe Switch2，所述电源和地测试电路包括I/O扩展器，所述时钟测试电路包括带双输出缓冲器的8:1差分复用器和差分转单端输出放大器。

3.一种服务器待测主板接口测试方法，其基于权利要求1-2中任一项所述的服务器待测主板接口测试工装实现，其特征在于，具体测试步骤包括：

S1：将工装核心板(2)固定在工装夹具(1)上，同时将Riser转接卡(3)和OCP转接卡(4)安装在待测主板的Riser接口和OCP接口上；

S2：按照实现待测主板接口测试功能的拓扑关系，连接待测主板、Riser转接卡(3)和OCP转接卡(4)到工装核心板(2)上的线缆，包括：连接待测主板Sl imSAS接口到工装核心板(2)SlimSAS接口上的线缆，连接Riser转接卡(3)上Sl imSAS接口到工装核心板(2)SlimSAS接口上的线缆，连接OCP转接卡(4)上Sl imSAS接口到工装核心板(2)Sl imSAS接口上的线缆，连接待测主板I2C接口线缆到工装核心板(2)上的接线端子，连接待测主板电源Power接口线缆到工装核心板(2)上的接线端子，连接待测主板电源Power接口线缆到工装核心板(2)上的电源Power接口；

S3：接通待测主板电源，待测主板开始上电启动，等待待测主板POST自检完成和PCIebifurcation完成；

S4:将待测主板GbE网口到本地PC机网口连通，使用IPMI Command打开待测主板BMC管理控制器和GbE网络控制器之间的NCSI边带接口；

S5：通过待测主板GbE网口的PXE功能不断轮询，引导加载本地PC机中的功能测试脚本到待测主板内存中运行，功能测试脚本通过Chipl ink Tool Command和OS Command判断各待测接口PCIe Lanes链路信号的连通性和正确性，同时使用IMPItool工具配合IPMICommand通过I2C接口读取和判断待测主板上各接口信号的连通性和正确性，测试完成后，生成整体测试与预期对比后的测试结果；

S6：检查每一个待测主板上各接口所有信号的测试结果，判断各接口测试项的测试结果，若全部接口全部测试项为PASS，表示测试通过，待测主板上各接口信号正常，若待测主板上某接口的某些测试项为FAIL，表示测试不通过，待测主板上该接口信号存在异常；

S7：根据FAIL项对应的测试内容来判断待测主板上对外接口的异常情况，对外接口包括Sl imSAS接口、Riser接口、OCP接口、I2C接口及电源Power接口。

4.根据权利要求3所述的一种服务器待测主板接口测试方法，其特征在于，若某项的PCIe B/D/F Number显示不对，根据此B/D/F Number对应的PCIe连接关系，可判断出待测主板SlimSAS接口、Riser接口、OCP接口中具体那一路PCIe Lanes链路信号异常。

5.根据权利要求3所述的一种服务器待测主板接口测试方法，其特征在于，若某项的电源和地测试显示不对，根据该I/O扩展器的管脚与测试信号对应关系，可判断出是待测主板那一个电源连接器和对外接口电源信号异常。

6.根据权利要求3所述的一种服务器待测主板接口测试方法，其特征在于，若某项的差分时钟信号显示不对，根据I2C读取当前CPLD检测的是那一路差分信号,可判断是待测主板的哪一个对外接口差分时钟信号异常。

7.根据权利要求3所述的一种服务器待测主板接口测试工装和测试方法，其特征在于，若某项的边带信号显示不对，根据I2C读取当前CPLD检测的是那一路边带信号，可判断是待测主板的哪一个对外接口边带信号异常。

8.根据权利要求3所述的一种服务器待测主板接口测试方法，其特征在于，所述电源和地测试电路的具体测试方法包括：

通过线缆将待测主板上对外接口的电源信号和地信号、I2C接口信号连接到工装核心板(2)上；

将12V电源信号和地信号经过隔离与转换后连接到I/O扩展器；

通过I2C总线来读取I/O扩展器各端口电压来判断待测主板对外接口中电源信号和地信号是否正常。

9.根据权利要求3所述的一种服务器待测主板接口测试方法，其特征在于，所述时钟测试电路的具体测试方法包括：

测试时通过CPLD来控制8:1差分复用器的选择管脚，按多路选择输入真值表对应关系分时序输出每一路待测差分时钟信号；

输出的待测差分时钟信号再经过差分转单端输出放大器转换为单端信号后，输入给CPLD的时钟管脚；

经过分频处理，与CPLD的主时钟进行同步生成同步时钟，然后判断同步时钟上升沿是否跳变；

若发生跳变，则CPLD检测时钟正常，判断100M差分时钟正常；

若没有发生跳变，则CPLD检测时钟异常，判断100M差分时钟异常。

10.根据权利要求3所述的一种服务器待测主板接口测试方法，其特征在于，CPLD测试待测主板Sl imSAS接口、Riser接口及OCP接口中的JATG信号、PERST信号、WAKE_N信号、PRSNT信号和边带信号的测试，具体测试方法为：

读取输入到CPLD管脚的边带信号的电平状态，将输入到CPLD管脚的边带信号的电平状态与预设电平阈值比对判断是否正常；

若输入到CPLD管脚的边带信号的电平状态在预设电平阈值内，判断为正常；

若输入到CPLD管脚的边带信号的电平状态超出或低于预设电平阈值，判断为异常。