WO2011045153A1 - Halbleiterbauelement mit durchkontaktierung und verfahren zu seiner herstellung - Google Patents

Halbleiterbauelement mit durchkontaktierung und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2011045153A1
WO2011045153A1 PCT/EP2010/063985 EP2010063985W WO2011045153A1 WO 2011045153 A1 WO2011045153 A1 WO 2011045153A1 EP 2010063985 W EP2010063985 W EP 2010063985W WO 2011045153 A1 WO2011045153 A1 WO 2011045153A1
Authority
WO
WIPO (PCT)
Prior art keywords
recess
metallization
semiconductor body
layer
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2010/063985
Other languages
English (en)
French (fr)
Inventor
Franz Schrank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to US13/501,399 priority Critical patent/US8531041B2/en
Publication of WO2011045153A1 publication Critical patent/WO2011045153A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/216—Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips

Definitions

  • the present invention relates to a plated-through hole, with which electrical conductors can be electrically conductively connected to one another on two mutually opposite main sides of a semiconductor body.
  • Vias through the semiconductor wafer are provided in particular for three-dimensional or cubic integration of semi ⁇ conductor circuits.
  • Contact holes so-called vias, which penetrate the semiconductor body vertically through ⁇ are provided with metallic conductors, which are electrically conductively connected to conductor tracks or other metallic terminals on the opposite upper sides of the semiconductor body.
  • the vias may be used for electrical connections of the devices fabricated on the individual wafers.
  • three-dimensional integrated electronic circuits can be produced.
  • Object of the present invention is to provide a Halbleiterbau ⁇ element with plated through and an associated manufacturing ⁇ treatment method. This object is achieved with the semiconductor component with through-connection with the features of claim 1 or with the method with the features of claim 5. Embodiments emerge from the respective dependent claims.
  • a first semiconductor body is connected to a second semiconductor body.
  • Such a connection of two semiconductor bodies can be produced by one of the known methods of wafer bonding.
  • An electrically conductive, in particular metallic connecting ⁇ contact layer is disposed between the semiconductor bodies, in particular in an existing between the semiconductor bodies dielectric.
  • the dielectric may be, for example, an inter-metal dielectric for wiring levels.
  • a recess is provided which extends from the terminal contact layer to a against ⁇ opposite, facing away from the terminal contact layer top of the second semiconductor body, so that the recess fully penetrates the second semiconductor body. Over this top side there is an electrically conductive, in particular metallic connection layer, which extends up to the recess.
  • conductor tracks can be structured in this connection layer.
  • a metallization is present which connects the terminal contact layer to the terminal layer in an electrically conductive manner.
  • a polymer or other metallization in the recess.
  • a polymer that is electrically conductive is located in the recess.
  • a lower bump metallization is located in the recess as further metallization.
  • the recess is filled with the polymer or with the further metallization.
  • a first semiconductor body with an electrically conductive, in particular metallic terminal contact layer is provided and then connected to a second semiconductor body so that the terminal contact ⁇ layer on the side facing the second semiconductor body sides te of the first semiconductor body disposed is.
  • Semiconductor body may be provided on the side facing away from the first semiconductor body top, for example, with structures of a construction ⁇ element or an integrated circuit and / or with wiring.
  • a recess is made, in which the terminal ⁇ contact layer is exposed.
  • a metallization is applied and patterned so that the terminal contact ⁇ layer is electrically connected to the metallization. It is applied an electrically conductive, in particular metallic see connecting layer and patterned, so that the connecting layer up to the recess and is sufficient elekt ⁇ driven conductively connected to the metallization. In this way, an electrically conductive connection between the terminal contact layer and the terminal layer is produced.
  • a polymer or another metallization is introduced into the recess.
  • an electrically conductive polymer or a subbump metallization as further metallization.
  • the method of the on-circuit ⁇ contact layer is disposed in a dielectric on the first semiconductor body.
  • the dielectric may be, for example, an inter-metal dielectric for wiring levels.
  • an electrically insulating layer is placed in the recess on ⁇ and etched back to a sidewall before the metallization is applied.
  • the electrically insulating layer is intended to prevent a short circuit between the semiconductor material of the second semiconductor body and the via.
  • the recess is filled with a Unterbumpmetallmaschine.
  • the recess is filled with a polymer, in particular with an electrically conductive polymer.
  • portions of the polymer which protrude beyond the recess are planarized away until the terminal layer has been reached, and a passivation layer is applied.
  • the passivation layer is removed above the polymer, the poly mer ⁇ is removed, and a further metallization is in the recess applied.
  • the further metallization may be a subbump metallization.
  • the polymer serves as a sacrificial layer with a flat upper surface for further process steps, in particular the whole-area application of the passivation layer is gebil ⁇ det.
  • the recess can be filled with the Unterbumpmetallmaschine. For larger recesses, however, it is sufficient if the Unterbumpmetallmaschine does not fill the recess, but covered, for example, only side walls of the recess and the bottom including the terminal contact layer.
  • an electrically conductive liner is applied in the recess before the introduction of the polymer or the further metallization.
  • the liner may, in particular in the case of ei ⁇ ner metallization of tungsten comprise a layer of TiN, for example, Ti / TiN, and in the case of metallization of copper include a layer of TaN, for example, Ta / TaN, and can be applied for example by sputtering become.
  • FIG. 1 shows a cross section of two semiconductor bodies to be connected to one another.
  • FIG. 2 shows the connected semiconductor bodies in cross section after producing a cutout and applying a electrically insulating layer.
  • FIG. 3 shows a cross-section according to FIG. 2 after the etching back of the electrically insulating layer to a sidewall spacer and the application of a metallization.
  • FIG. 4 shows a cross section according to FIG. 3 after the application and structuring of a metallic connection layer and the introduction of a polymer.
  • FIG. 5 shows a cross-section according to FIG. 4 after the planarizing removal of the polymer and the application of a passivation layer.
  • FIG. 6 shows a cross-section according to FIG. 5 for an exemplary embodiment with a different aspect ratio of the recess.
  • FIG. 7 shows a cross-section according to FIG. 5 for an exemplary embodiment with a sub-bump metallization.
  • FIG. 8 shows a cross-section according to FIG. 7 for an exemplary embodiment with a different aspect ratio of the recess, in which the recess is completely filled with a sub-bump metallization.
  • FIG. 1 shows in cross-section a first semiconductor body 1 and a second semiconductor body 2, which are connected to one another in the illustrated arrangement, for example by means of wafer bonding.
  • a dielectric 3 On the first semiconductor body 1 is a dielectric 3, which may be, for example, an intermediate metal dielectric of wiring levels of a circuit integrated in the first semiconductor body 1.
  • the dielectric 3 may be an oxide of the semiconductor material, for example silicon dioxide.
  • the semiconductor bodies 1, 2 can be connected to one another via the dielectric 3.
  • a separate connection layer for example made of an oxide of the semiconductor material, can be provided for producing the connection.
  • the upper surface of the dielectric Prior to bonding the semiconductor ter moments 1, 2, the upper surface of the dielectric may be planarized 3 Bezie ⁇ hung, the compound layer and smoothed, which can be done for example by CMP (chemical mechanical polishing).
  • CMP chemical mechanical polishing
  • connection contact layer 4 is formed, for example, by a metal layer and may in particular be a structured part of a metallization level of a wiring.
  • the dielectric 16 of the second semiconductor body 2 may also be provided with an opening 15, in which the upper side 6 of the second semiconductor body 2 is exposed, before the semiconductor bodies 1, 2 are connected. The opening 15 may instead be made after connecting the semiconductor bodies 1, 2.
  • a recess 5 is made in the second half of the opening 6 of the dielectric 16 from the upper side 6.
  • made conductor body 2 which can be done with a known etching process, in particular by means of DRIE (deep reactive ion etching).
  • the recess 5 is prepared so that it penetrates the second semiconductor body 2 completely and thus includes the entire thickness of the second semiconducting ⁇ ter stressess. 2
  • FIG. 2 shows a cross section of the interconnected semiconductor bodies 1, 2 after the recess 5 has been produced and an electrically insulating layer 11, for example composed of an oxide of the semiconductor material, has been conformally applied.
  • the electrically insulating layer 11 is subsequently anisotropically etched back to a spacer ⁇ , with which the side wall of the recess 5 remains covered. If the dielectric 3 has already been removed from the upper side 14 of the terminal contact layer 4 before the semiconductor bodies 1, 2 have been joined, and consequently only the electrically insulating layer 11 is now present on the upper side 14 of the terminal contact layer 4, only the relatively thin electrically insulating layer is required 11 to be removed from the bottom of the recess 5 to expose the top 14 of the terminal contact layer 4 again.
  • a CMP step can be performed beforehand to determine the ratio of
  • FIG. 3 shows a cross-section according to FIG. 2 after the etching of the sidewall spacer 12 and the application of a metallization 10, which may be, for example, tungsten or copper.
  • the material of the electrically insulating layer 11 has been completely removed in this embodiment from the top and bottom of the recess 5.
  • the Me ⁇ metallization 10 contacts the terminal contact layer 4.
  • the liner may include, for example Ti, particularly when the metal ⁇ capitalization 10 is tungsten.
  • the liner may be a thin TiN layer that may be deposited, for example, by MOCVD (metal organic chemical vapor deposition).
  • MOCVD metal organic chemical vapor deposition
  • a combination of Ti and TiN is particularly suitable as a liner and can be produced, for example, by sputtering.
  • the metallization 10 may instead be, for example, copper, which may in particular be applied by a plating process.
  • a liner is preferable that Ta includes, for example, a combination Nati ⁇ on of Ta and TaN.
  • FIG. 4 shows a cross section according to FIG. 3 after the top side etching back of the metallization 10 and the application and structuring of an electrically conductive connection layer 7, for example a connection layer 7 made of aluminum.
  • the connection layer 7 is structured in such a way that it has a portion 17 which extends to the side wall of the recess 5 and contacts the metallization 10 there. In this way, an electrically conductive connec ⁇ tion of the terminal contact layer 4 to the upper side Connection layer 7 produced.
  • the metallization 10 thus forms the vertical electrically conductive connection between the two main sides of the second semiconductor body 2.
  • the recess 5 is filled in this embodiment with egg ⁇ nem polymer 8, which may be in particular electrically leitfä ⁇ hig.
  • FIG. 5 shows a cross-section according to FIG. 4 after flattening the upper side and applying a passivation layer 13 over the whole area.
  • the passivation layer 13 can be applied particularly well when the upper side is leveled with the polymer 8.
  • a flat upper surface is also advantageous for other process steps that are carried out within the manufacturing process and photo ⁇ lithography steps and may include the production of solder balls, bumps or underfill.
  • the use of an electrically conductive polymer 8 is advantageous in order to reduce the electrical resistance of the plated through hole.
  • FIG. 6 shows a cross-section according to FIG. 5 for a through-connection with a different aspect ratio compared to the exemplary embodiment of FIG.
  • the lateral dimension of the via - that is, in the case of a cylindrical via hole having a diameter - smaller than in the embodiment of Figure 5, so that the fürkontak ⁇ orientation a relative to their lateral dimension GroE Has greater depth.
  • the different aspect ratios of the plated-through holes are obtained with a suitable adaptation of the etching process with which the cutout 5 is etched out.
  • FIG. 7 shows a further embodiment in which instead of the polymer 8, a further metallisation 9, insbeson ⁇ a particular Unterbumpmetallmaschine (UBM) in the recess 5 on the metallization 10 is applied.
  • UBM Unterbumpmetallmaschine
  • FIG. 8 shows a further exemplary embodiment in a cross section according to FIG. 7, in which the through-connection has a different aspect ratio and the recess 5 is completely filled with the further metallization 9.
  • the embodiments of Figures 7 and 8 can be produced, for ⁇ In play, by first preparing a polymer 8 introduced into the recess 5 and is flattened on the upper side. The polymer 8 is used in this variant of the process as a sacrificial layer ⁇ with the aid of a flat top surface for the following post-processing steps is formed. After application of the planarization layer 13, an opening in the planarization layer 13 over the polymer 8 is produced by means of a suitable mask. The polymer 8 is then removed so that the metallization 10 in the recess 5 is exposed. Then the further metallization 9 is applied to the Metalli ⁇ tion 10.
  • the terminal contact layer 4 is exposed on the upper side before the semiconductor bodies 1, 2 are connected to one another.
  • the thin electrically insulating layer 1, which is thin compared to the dielectric 3 then needs to be removed from the bottom of the recess, so that is made that at the upper edges of the recess enough electrically insulating material remains to safely prevent any short circuits occurring there.
  • the filling of the recess of the via has the advantage that a flat top is formed, the subsequent process steps, in particular the application of a passivation favors. If electrically conductive material is used for filling the recess, the filling material additionally reduces the electrical resistance of the plated through hole.
  • the use of a UN has terbumpmetallmaschine the advantage that this Ausgestal ⁇ processing is particularly suitable for the use of solder balls for external electrical connection.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Anschlusskontaktschicht (4) ist zwischen Halbleiterkörpern (1, 2) angeordnet. In dem zweiten Halbleiterkörper (2) befindet sich eine Aussparung. Eine oberseitige Anschlussschicht (7) reicht bis zu der Aussparung,in der eine Metallisierung (10) vorhanden ist, die die Anschlusskontaktschicht (4) mit der Anschlussschicht (7) elektrisch leitend verbindet. In der Aussparung ist ein Polymer (8) oder eine weitere Metallisierung vorhanden.

Description

Beschreibung
HALBLEITERBAUELEMENT MIT DURCHKONTAKTIERUNG UND VERFAHREN ZU SEINER HERSTELLUNG
Die vorliegende Erfindung betrifft eine Durchkontaktierung, mit der elektrische Leiter auf zwei einander gegenüberliegenden Hauptseiten eines Halbleiterkörpers elektrisch leitend miteinander verbunden werden können.
Durchkontaktierungen durch Halbleiterwafer sind insbesondere für dreidimensionale oder kubische Integration von Halb¬ leiterschaltungen vorgesehen. Kontaktlöcher, so genannte Vi- as, die den Halbleiterkörper vertikal vollständig durch¬ dringen, werden mit metallischen Leitern versehen, die mit Leiterbahnen oder anderen metallischen Anschlüssen auf den einander gegenüberliegenden Oberseiten des Halbleiterkörpers elektrisch leitend verbunden werden. Wenn mehrere Halbleiter- wafer übereinander angeordnet und dauerhaft miteinander verbunden werden, können die Durchkontaktierungen für elektrische Verbindungen der auf den einzelnen Wafern hergestellten Bauelemente verwendet werden. Damit können dreidimensional integrierte elektronische Schaltungen hergestellt werden.
Durchkontaktierungen durch den Halbleiterwafer sind zum Beispiel in US 6 110 825, US 6 352 923, US 2008/0283959 und US 2009/0102021 beschrieben. Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbau¬ element mit Durchkontaktierung und ein zugehöriges Herstel¬ lungsverfahren anzugeben. Diese Aufgabe wird mit dem Halbleiterbauelement mit Durchkon- taktierung mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren mit den Merkmalen des Anspruches 5 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
Bei dem Halbleiterbauelement ist ein erster Halbleiterkörper mit einem zweiten Halbleiterkörper verbunden. Eine derartige Verbindung zweier Halbleiterkörper kann mit einem der an sich bekannten Verfahren des Wafer-Bondings hergestellt sein. Eine elektrisch leitende, insbesondere metallische Anschluss¬ kontaktschicht ist zwischen den Halbleiterkörpern, insbesondere in einem zwischen den Halbleiterkörpern vorhandenen Dielektrikum, angeordnet. Das Dielektrikum kann zum Beispiel ein Zwischenmetalldielektrikum für Verdrahtungsebenen sein. In dem zweiten Halbleiterkörper ist eine Aussparung vorhanden, die von der Anschlusskontaktschicht bis zu einer gegen¬ überliegenden, von der Anschlusskontaktschicht abgewandten Oberseite des zweiten Halbleiterkörpers reicht, so dass die Aussparung den zweiten Halbleiterkörper vollständig durchdringt. Über dieser Oberseite ist eine elektrisch leitende, insbesondere metallische Anschlussschicht vorhanden, die bis zu der Aussparung reicht. In dieser Anschlussschicht können insbesondere Leiterbahnen strukturiert sein. In der Ausspa- rung ist eine Metallisierung vorhanden, die die Anschlusskontaktschicht mit der Anschlussschicht elektrisch leitend verbindet. In der Aussparung ist ein Polymer oder eine weitere Metallisierung vorhanden. Bei einem Ausführungsbeispiel des Halbleiterbauelementes be¬ findet sich in der Aussparung ein Polymer, das elektrisch leitfähig ist. Bei einem weiteren Ausführungsbeispiel befindet sich in der Aussparung als weitere Metallisierung eine Unterbumpmetalli- sierung (UBM) . Bei einem weiteren Ausführungsbeispiel ist die Aussparung mit dem Polymer beziehungsweise mit der weiteren Metallisierung gefüllt .
Bei dem Verfahren zur Herstellung einer Durchkontaktierung in einem Halbleiterbauelement wird ein erster Halbleiterkörper mit einer elektrisch leitenden, insbesondere metallischen Anschlusskontaktschicht versehen und dann mit einem zweiten Halbleiterkörper so verbunden, dass die Anschlusskontakt¬ schicht auf der dem zweiten Halbleiterkörper zugewandten Sei- te des ersten Halbleiterkörpers angeordnet ist. Der zweite
Halbleiterkörper kann auf der von dem ersten Halbleiterkörper abgewandten Oberseite zum Beispiel mit Strukturen eines Bau¬ elementes oder einer integrierten Schaltung und/oder mit Verdrahtungen versehen sein. In dem zweiten Halbleiterkörper wird eine Aussparung hergestellt, in der die Anschluss¬ kontaktschicht freigelegt wird. Es wird eine Metallisierung aufgebracht und strukturiert, so dass die Anschlusskontakt¬ schicht elektrisch leitend mit der Metallisierung verbunden ist. Es wird eine elektrisch leitende, insbesondere metalli- sehe Anschlussschicht aufgebracht und strukturiert, so dass die Anschlussschicht bis zu der Aussparung reicht und elekt¬ risch leitend mit der Metallisierung verbunden ist. Auf diese Weise wird eine elektrisch leitende Verbindung zwischen der Anschlusskontaktschicht und der Anschlussschicht hergestellt. Es wird ein Polymer oder eine weitere Metallisierung in die Aussparung eingebracht. Es kann hierfür insbesondere ein elektrisch leitendes Polymer oder eine Unterbumpmetalli- sierung als weitere Metallisierung verwendet werden. Bei einem Ausführungsbeispiel des Verfahrens wird die An¬ schlusskontaktschicht in einem Dielektrikum auf dem ersten Halbleiterkörper angeordnet. Das Dielektrikum kann zum Beispiel ein Zwischenmetalldielektrikum für Verdrahtungsebenen sein. Vor dem Verbinden des ersten Halbleiterkörpers mit dem zweiten Halbleiterkörper wird eine von dem ersten Halbleiterkörper abgewandte Oberseite der Anschlusskontaktschicht frei¬ gelegt, indem das Dielektrikum von dieser Oberseite der Anschlusskontaktschicht entfernt wird.
Bei einem weiteren Ausführungsbeispiel des Verfahrens wird eine elektrisch isolierende Schicht in der Aussparung auf¬ gebracht und zu einem Seitenwandspacer rückgeätzt, bevor die Metallisierung aufgebracht wird. Die elektrisch isolierende Schicht ist dafür vorgesehen, einen Kurzschluss zwischen dem Halbleitermaterial des zweiten Halbleiterkörpers und der Durchkontaktierung zu verhindern.
Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Aussparung mit einer Unterbumpmetallisierung gefüllt.
Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Aussparung mit einem Polymer, insbesondere mit einem elektrisch leitenden Polymer, gefüllt.
Bei einem weiteren Ausführungsbeispiel des Verfahrens werden Anteile des Polymers, die über die Aussparung ragen, bis zum Erreichen der Anschlussschicht planarisierend abgetragen, und es wird eine Passivierungsschicht aufgebracht.
Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Passivierungsschicht über dem Polymer entfernt, das Poly¬ mer wird entfernt, und eine weitere Metallisierung wird in der Aussparung aufgebracht. Die weitere Metallisierung kann eine Unterbumpmetallisierung sein. Bei dieser Variante des Verfahrens dient das Polymer als Opferschicht, mit der eine ebene Oberseite für weitere Verfahrensschritte, insbesondere das ganzflächige Aufbringen der Passivierungsschicht , gebil¬ det wird. Auch bei dieser Variante des Verfahrens kann die Aussparung mit der Unterbumpmetallisierung aufgefüllt werden. Bei größeren Aussparungen genügt es jedoch, wenn die Unterbumpmetallisierung die Aussparung nicht auffüllt, sondern zum Beispiel nur Seitenwände der Aussparung und den Boden einschließlich der Anschlusskontaktschicht bedeckt.
Bei einem weiteren Ausführungsbeispiel des Verfahrens wird vor dem Einbringen des Polymers beziehungsweise der weiteren Metallisierung ein elektrisch leitfähiger Liner in der Aussparung aufgebracht. Der Liner kann insbesondere im Fall ei¬ ner Metallisierung aus Wolfram eine Schicht aus TiN umfassen, zum Beispiel Ti/TiN, und im Fall einer Metallisierung aus Kupfer eine Schicht aus TaN umfassen, zum Beispiel Ta/TaN, und kann zum Beispiel durch Sputtering aufgebracht werden.
Es folgt eine genauere Beschreibung von Beispielen der Durch- kontaktierung und des Herstellungsverfahrens anhand der bei¬ gefügten Figuren.
Die Figur 1 zeigt einen Querschnitt zweier miteinander zu verbindender Halbleiterkörper.
Die Figur 2 zeigt die verbundenen Halbleiterkörper im Querschnitt nach dem Herstellen einer Aussparung und dem Aufbrin gen einer elektrisch isolierenden Schicht. Die Figur 3 zeigt einen Querschnitt gemäß der Figur 2 nach dem Rückätzen der elektrisch isolierenden Schicht zu einem Seitenwandspacer und dem Aufbringen einer Metallisierung. Die Figur 4 zeigt einen Querschnitt gemäß der Figur 3 nach dem Aufbringen und Strukturieren einer metallischen Anschlussschicht und dem Einbringen eines Polymers.
Die Figur 5 zeigt einen Querschnitt gemäß der Figur 4 nach dem planarisierenden Abtragen des Polymers und dem Aufbringen einer Passivierungsschicht .
Die Figur 6 zeigt einen Querschnitt gemäß der Figur 5 für ein Ausführungsbeispiel mit einem anderen Aspektverhältnis der Aussparung.
Die Figur 7 zeigt einen Querschnitt gemäß der Figur 5 für ein Ausführungsbeispiel mit einer Unterbumpmetallisierung . Die Figur 8 zeigt einen Querschnitt gemäß der Figur 7 für ein Ausführungsbeispiel mit einem anderen Aspektverhältnis der Aussparung, bei dem die Aussparung vollständig mit einer Unterbumpmetallisierung gefüllt ist. Die Figur 1 zeigt im Querschnitt einen ersten Halbleiterkörper 1 und einen zweiten Halbleiterkörper 2, die in der dargestellten Anordnung, zum Beispiel mittels Wafer-Bonding, miteinander verbunden werden. Auf dem ersten Halbleiterkörper 1 befindet sich ein Dielektrikum 3, das zum Beispiel ein Zwi- schenmetalldielektrikum von Verdrahtungsebenen einer in dem ersten Halbleiterkörper 1 integrierten Schaltung sein kann. Das Dielektrikum 3 kann ein Oxid des Halbleitermaterials sein, zum Beispiel Siliziumdioxid. Auf der von dem ersten Halbleiterkörper 1 abgewandten Oberseite 6 des zweiten Halbleiterkörpers 2 kann in entsprechender Weise ein Dielektrikum 16, zum Beispiel als Zwischenmetalldielektrikum von Verdrahtungsebenen oder mit anderen Strukturen, vorhanden sein. Die Halbleiterkörper 1, 2 können über das Dielektrikum 3 miteinander verbunden werden. Statt eines Zwischenmetalldielektri- kums kann eine gesonderte Verbindungsschicht, zum Beispiel aus einem Oxid des Halbleitermateriales , zur Herstellung der Verbindung vorgesehen werden. Vor dem Verbinden der Halblei- terkörper 1, 2 kann die Oberseite des Dielektrikums 3 bezie¬ hungsweise der Verbindungsschicht eingeebnet und geglättet werden, was zum Beispiel mittels CMP (chemical mechanical polishing) geschehen kann. In dem Dielektrikum 3 ist eine Anschlusskontaktschicht 4 an¬ geordnet, die zur Ausbildung der Durchkontaktierung vorgesehen ist. Die Anschlusskontaktschicht 4 wird zum Beispiel durch eine Metallschicht gebildet und kann insbesondere ein strukturierter Anteil einer Metallisierungsebene einer Ver- drahtung sein. Bei einem Ausführungsbeispiel des Verfahrens wird vor dem Verbinden der Halbleiterkörper 1, 2 die von dem Halbleiterkörper 1 abgewandte Oberseite 14 der Anschlusskontaktschicht 4 freigelegt, indem das Dielektrikum 3 dort ent¬ fernt wird. Das Dielektrikum 16 des zweiten Halbleiterkörpers 2 kann ebenfalls bereits vor dem Verbinden der Halbleiterkörper 1, 2 mit einer Öffnung 15 versehen werden, in der die Oberseite 6 des zweiten Halbleiterkörpers 2 freigelegt ist. Die Öffnung 15 kann statt dessen nach dem Verbinden der Halbleiterkörper 1, 2 hergestellt werden.
Wenn die Halbleiterkörper 1, 2 miteinander verbunden sind, wird von der Oberseite 6 her im Bereich der Öffnung 15 des Dielektrikums 16 eine Aussparung 5 in dem zweiten Halb- leiterkörper 2 hergestellt, was mit einem an sich bekannten Ätzverfahren, insbesondere mittels DRIE (deep reactive ion etching) geschehen kann. Die Aussparung 5 wird so hergestellt, dass sie den zweiten Halbleiterkörper 2 vollständig durchdringt und somit die gesamte Dicke des zweiten Halblei¬ terkörpers 2 umfasst.
Die Figur 2 zeigt einen Querschnitt der miteinander verbundenen Halbleiterkörper 1, 2, nachdem die Aussparung 5 her- gestellt worden ist und eine elektrisch isolierende Schicht 11, zum Beispiel aus einem Oxid des Halbleitermateriales , konform aufgebracht worden ist. Die elektrisch isolierende Schicht 11 wird anschließend anisotrop zu einem Spacer rück¬ geätzt, mit dem die Seitenwand der Aussparung 5 bedeckt bleibt. Wenn das Dielektrikum 3 bereits vor dem Verbinden der Halbleiterkörper 1, 2 von der Oberseite 14 der Anschlusskontaktschicht 4 entfernt worden war und jetzt folglich nur die elektrisch isolierende Schicht 11 auf der Oberseite 14 der Anschlusskontaktschicht 4 vorhanden ist, braucht nur die relativ dünne elektrisch isolierende Schicht 11 vom Boden der Aussparung 5 entfernt zu werden, um die Oberseite 14 der Anschlusskontaktschicht 4 wieder freizulegen. Ein CMP-Schritt kann zuvor durchgeführt werden, um das Verhältnis der
Schichtdicken der elektrisch isolierenden Schicht 11 auf der Oberseite und am Boden der Aussparung im Hinblick auf die unterschiedlichen Ätzraten an diesen Stellen geeignet anzupassen. Damit wird sichergestellt, dass nach dem Ätzen des Seitenwandspacers und dem Freilegen der Oberseite der An¬ schlusskontaktschicht 4 das Halbleitermaterial des zweiten Halbleiterkörpers 2 von dem oberseitigen Dielektrikum 16 und dem Seitenwandspacer bedeckt und elektrisch isoliert wird und gegebenenfalls elektrische Anschlussstellen auf oder über der Oberseite des zweiten Halbleiterkörpers 2 freigelegt sind. Die Figur 3 zeigt einen Querschnitt gemäß der Figur 2 nach dem Ätzen des Seitenwandspacers 12 und dem Aufbringen einer Metallisierung 10, die zum Beispiel Wolfram oder Kupfer sein kann. Das Material der elektrisch isolierenden Schicht 11 ist in diesem Ausführungsbeispiel von der Oberseite und von dem Boden der Aussparung 5 vollständig entfernt worden. Die Me¬ tallisierung 10 kontaktiert die Anschlusskontaktschicht 4. Vor dem Aufbringen der Metallisierung 10 kann ein dünner elektrisch leitfähiger Liner ganzflächig aufgebracht werden, auf dem die Metallisierung 10 aufgebracht wird. Der Liner kann zum Beispiel Ti umfassen, insbesondere, wenn die Metal¬ lisierung 10 Wolfram ist. Bei einer Durchkontaktierung kleineren Durchmessers kann der Liner zum Beispiel eine dünne TiN-Schicht sein, die zum Beispiel mittels MOCVD (metal- organic chemical vapour deposition) aufgebracht werden kann. Bei einer Durchkontaktierung größeren Durchmessers ist insbesondere eine Kombination aus Ti und TiN als Liner geeignet und kann zum Beispiel durch Sputtering hergestellt werden. Die Metallisierung 10 kann statt dessen zum Beispiel Kupfer sein, das insbesondere mit einem Plating-Prozess aufgebracht werden kann. Für eine Metallisierung 10 aus Kupfer wird ein Liner bevorzugt, der Ta umfasst, zum Beispiel eine Kombinati¬ on aus Ta und TaN. Die Figur 4 zeigt einen Querschnitt gemäß der Figur 3 nach dem oberseitigen Rückätzen der Metallisierung 10 und dem Aufbringen und Strukturieren einer elektrisch leitenden Anschlussschicht 7, zum Beispiel einer Anschlussschicht 7 aus Aluminium. Die Anschlussschicht 7 wird so strukturiert, dass sie einen Anteil 17 aufweist, der bis auf die Seitenwand der Aussparung 5 reicht und dort die Metallisierung 10 kontaktiert. Auf diese Weise ist eine elektrisch leitende Verbin¬ dung von der Anschlusskontaktschicht 4 zu der oberseitigen Anschlussschicht 7 hergestellt. Die Metallisierung 10 bildet somit die vertikale elektrisch leitende Verbindung zwischen den beiden Hauptseiten des zweiten Halbleiterkörpers 2. Die Aussparung 5 wird bei diesem Ausführungsbeispiel mit ei¬ nem Polymer 8 aufgefüllt, das insbesondere elektrisch leitfä¬ hig sein kann. Ein Anteil 18 des Polymers 8, der die Ausspa¬ rung 5 überragt, wird dann gegebenenfalls abgetragen, was zum Beispiel mit einem Trockenätzverfahren nach Art einer Vera- schung durchgeführt werden kann. Auf diese Weise wird auf der Höhe der Anschlussschicht 7 eine im Wesentlichen ebene Ober¬ seite hergestellt.
Die Figur 5 zeigt einen Querschnitt gemäß der Figur 4 nach dem Einebnen der Oberseite und dem ganzflächigen Aufbringen einer Passivierungsschicht 13. Die Passivierungsschicht 13 kann besonders gut aufgebracht werden, wenn die Oberseite mit dem Polymer 8 eingeebnet ist. Eine ebene Oberseite ist auch vorteilhaft für weitere Verfahrensschritte, die im Rahmen des gesamten Herstellungsprozesses durchgeführt werden und Foto¬ lithographieschritte und die Herstellung von Lotkugeln, Bumps oder Underfill umfassen können. Die Verwendung eines elektrisch leitfähigen Polymers 8 ist vorteilhaft, um den elektrischen Widerstand der Durchkontaktierung zu verringern.
Die Figur 6 zeigt einen Querschnitt gemäß der Figur 5 für eine Durchkontaktierung mit einem im Vergleich zu dem Ausführungsbeispiel der Figur 5 anderen Aspektverhältnis. Bei dem Ausführungsbeispiel der Figur 6 ist die laterale Abmes- sung der Durchkontaktierung - das ist im Fall einer zylindrischen Durchkontaktierung deren Durchmesser - kleiner als bei dem Ausführungsbeispiel der Figur 5, so dass die Durchkontak¬ tierung eine im Verhältnis zu ihrer seitlichen Abmessung grö- ßere Tiefe aufweist. Die unterschiedlichen Aspektverhältnisse der Durchkontaktierungen erhält man mit einer geeigneten Anpassung des Ätzverfahrens, mit dem die Aussparung 5 ausgeätzt wird .
Die Figur 7 zeigt ein weiteres Ausführungsbeispiel, bei dem statt des Polymers 8 eine weitere Metallisierung 9, insbeson¬ dere eine Unterbumpmetallisierung (UBM) in der Aussparung 5 auf der Metallisierung 10 aufgebracht ist.
Die Figur 8 zeigt ein weiteres Ausführungsbeispiel in einem Querschnitt gemäß der Figur 7, bei dem die Durchkontaktierung ein anderes Aspektverhältnis aufweist und die Aussparung 5 vollständig mit der weiteren Metallisierung 9 gefüllt ist. Die Ausführungsbeispiele der Figuren 7 und 8 können zum Bei¬ spiel hergestellt werden, indem zunächst ein Polymer 8 in die Aussparung 5 eingebracht und oberseitig eingeebnet wird. Das Polymer 8 dient bei dieser Variante des Verfahrens als Opfer¬ schicht, mit deren Hilfe eine ebene Oberseite für die nach- folgenden Prozessschritte gebildet wird. Nach dem Aufbringen der Planarisierungsschicht 13 wird mittels einer geeigneten Maske eine Öffnung in der Planarisierungsschicht 13 über dem Polymer 8 hergestellt. Das Polymer 8 wird dann entfernt, so dass die Metallisierung 10 in der Aussparung 5 freigelegt ist. Dann wird die weitere Metallisierung 9 auf die Metalli¬ sierung 10 aufgebracht.
Bei dem Herstellungsverfahren ist es von Vorteil, wenn die Anschlusskontaktschicht 4 oberseitig freigelegt wird, bevor die Halbleiterkörper 1, 2 miteinander verbunden werden. Bei der späteren Spacerätzung braucht dann nur die im Vergleich zu dem Dielektrikum 3 dünne elektrisch isolierende Schicht 1 vom Boden der Aussparung entfernt zu werden, so dass sicher- gestellt ist, dass an den oberen Rändern der Aussparung genügend elektrisch isolierendes Material stehen bleibt, um dort eventuell auftretende Kurzschlüsse sicher zu vermeiden. Das Auffüllen der Aussparung der Durchkontaktierung hat den Vorteil, dass eine ebene Oberseite ausgebildet wird, die nachfolgende Prozessschritte, insbesondere das Aufbringen einer Passivierung, begünstigt. Wenn für das Auffüllen der Aussparung elektrisch leitfähiges Material verwendet wird, reduziert das füllende Material zusätzlich den elektrischen Widerstand der Durchkontaktierung. Die Verwendung einer Un- terbumpmetallisierung hat den Vorteil, dass diese Ausgestal¬ tung insbesondere für die Verwendung von Lotkugeln für den externen elektrischen Anschluss geeignet ist.
Bezugs zeichenliste
1 erster Halbleiterkörper
2 zweiter Halbleiterkörper
3 Dielektrikum
4 AnschlusskontaktSchicht
5 Aussparung
6 Oberseite des zweiten Halbleiterkörpers
7 AnschlussSchicht
8 Polymer
9 weitere Metallisierung
10 Metallisierung
11 elektrisch isolierende Schicht
12 Seitenwandspacer
13 PassivierungsSchicht
14 Oberseite der Anschlusskontaktschicht
15 Öffnung
16 Dielektrikum
17 Anteil der Anschlussschicht
18 Anteil des Polymers

Claims
Halbleiterbauelement mit Durchkontaktierung, bei dem ein erster Halbleiterkörper (1) mit einem zweiten Halbleiterkörper (2) verbunden ist,
eine elektrisch leitende Anschlusskontaktschicht
(4) zwi¬ schen den Halbleiterkörpern angeordnet ist,
in dem zweiten Halbleiterkörper eine Aussparung
(5) vorhanden ist, die von der Anschlusskontaktschicht bis zu einer von der Anschlusskontaktschicht abgewandten Oberseite (6) des zweiten Halbleiterkörpers reicht,
über der Oberseite
(6) eine elektrisch leitende An¬ schlussschicht (7) bis zu der Aussparung reichend vorhan¬ den ist,
in der Aussparung auf einem elektrisch leitfähigen Liner, der Ti oder Ta umfasst, eine Metallisierung (10) aus Wolfram oder Kupfer vorhanden ist, die die Anschlusskontaktschicht mit der Anschlussschicht elektrisch leitend verbindet, und
in der Aussparung (5) ein Polymer (8) oder eine weitere Metallisierung (9) vorhanden ist.
Halbleiterbauelement nach Anspruch 1, bei dem
das Polymer (8) oder die weitere Metallisierung (9) die
Aussparung (5) ausfüllt.
Halbleiterbauelement nach Anspruch 1 oder 2, bei dem das Polymer (8) ein elektrisch leitfähiges Polymer ist.
Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die weitere Metallisierung (9) eine Unterbump- metallisierung ist. Verfahren zur Herstellung einer Durchkontaktierung in einem Halbleiterbauelement, bei dem
ein erster Halbleiterkörper (1) mit einer elektrisch leitenden Anschlusskontaktschicht (4) versehen und mit einem zweiten Halbleiterkörper (2) verbunden wird, so dass die Anschlusskontaktschicht auf einer dem zweiten Halbleiter¬ körper zugewandten Seite des ersten Halbleiterkörpers angeordnet ist,
in dem zweiten Halbleiterkörper eine Aussparung (5) hergestellt wird, in der die Anschlusskontaktschicht freige¬ legt wird,
ein elektrisch leitfähiger Liner, der Ti oder Ta umfasst, aufgebracht wird und darauf eine Metallisierung (10) aus Wolfram oder Kupfer aufgebracht und strukturiert wird, so dass die Anschlusskontaktschicht elektrisch leitend mit der Metallisierung verbunden wird,
eine elektrisch leitende Anschlussschicht
(7) aufgebracht und strukturiert wird, so dass die Anschlussschicht elektrisch leitend mit der Metallisierung verbunden wird, und
ein Polymer (8) oder eine weitere Metallisierung (9) in die Aussparung eingebracht wird.
Verfahren nach Anspruch 5, bei dem
die Anschlusskontaktschicht (4) in einem Dielektrikum (3) auf dem ersten Halbleiterkörper (1) angeordnet wird, und vor dem Verbinden des ersten Halbleiterkörpers mit dem zweiten Halbleiterkörper (2) eine von dem ersten Halbleiterkörper abgewandte Oberseite (14) der Anschluss¬ kontaktschicht freigelegt wird.
Verfahren nach Anspruch 5 oder 6, bei dem
eine elektrisch isolierende Schicht (11) in der Ausspa- rung (5) aufgebracht und zu einem Seitenwandspacer (12) rückgeätzt wird, bevor die Metallisierung (10) aufge¬ bracht wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, bei dem
die Aussparung (5) mit einem elektrisch leitenden Polymer (8) gefüllt wird.
9. Verfahren nach einem der Ansprüche 5 bis 8, bei dem
die Aussparung (5) mit einer Unterbumpmetallisierung als weiterer Metallisierung (9) versehen wird.
10. Verfahren nach Anspruch 9, bei dem
die Aussparung (5) mit der Unterbumpmetallisierung gefüllt wird.
11. Verfahren nach einem der Ansprüche 5 bis 8, bei dem
die Aussparung (5) mit dem Polymer (8) gefüllt wird, ein Anteil (18) des Polymers (8), der über die Aussparung ragt, bis zum Erreichen der Anschlussschicht (7) planari- sierend abgetragen wird und
eine Passivierungsschicht (13) aufgebracht wird.
12. Verfahren nach Anspruch 11, bei dem
die Passivierungsschicht (15) über dem Polymer (8) ent¬ fernt wird,
das Polymer entfernt wird und
eine weitere Metallisierung (9) in der Aussparung (5) aufgebracht wird.
13. Verfahren nach Anspruch 12, bei dem
eine Unterbumpmetallisierung als die weitere Metallisie¬ rung (9) in der Aussparung (5) aufgebracht wird. Verfahren nach Anspruch 12 oder 13, bei dem die Aussparung (5) mit der weiteren Metallisierung gefüllt wird.
PCT/EP2010/063985 2009-10-13 2010-09-22 Halbleiterbauelement mit durchkontaktierung und verfahren zu seiner herstellung Ceased WO2011045153A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/501,399 US8531041B2 (en) 2009-10-13 2010-09-22 Semiconductor component having a plated through-hole and method for the production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009049102A DE102009049102B4 (de) 2009-10-13 2009-10-13 Halbleiterbauelement mit Durchkontaktierung und Verfahren zur Herstellung einer Durchkontaktierung in einem Halbleiterbauelement
DE102009049102.3 2009-10-13

Publications (1)

Publication Number Publication Date
WO2011045153A1 true WO2011045153A1 (de) 2011-04-21

Family

ID=42829424

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/063985 Ceased WO2011045153A1 (de) 2009-10-13 2010-09-22 Halbleiterbauelement mit durchkontaktierung und verfahren zu seiner herstellung

Country Status (3)

Country Link
US (1) US8531041B2 (de)
DE (1) DE102009049102B4 (de)
WO (1) WO2011045153A1 (de)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702121C1 (de) * 1997-01-22 1998-06-18 Siemens Ag Verfahren zur Herstellung von vertikalen Chipverbindungen
US6110825A (en) 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US20050151228A1 (en) * 2003-12-04 2005-07-14 Kazumasa Tanida Semiconductor chip and manufacturing method for the same, and semiconductor device
US20060057836A1 (en) * 2004-09-10 2006-03-16 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
US20070037379A1 (en) * 2005-08-11 2007-02-15 Ziptronix 3D IC method and device
JP2007096233A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及び半導体装置の製造方法
US20080057620A1 (en) * 2006-08-30 2008-03-06 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
US20080283959A1 (en) 2007-05-16 2008-11-20 Chen-Shien Chen Tapered through-silicon via structure
US20090102021A1 (en) 2007-10-17 2009-04-23 Chih-Hua Chen Through-Silicon Vias and Methods for Forming the Same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US6426289B1 (en) * 2000-03-24 2002-07-30 Micron Technology, Inc. Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
KR100623181B1 (ko) * 2004-08-23 2006-09-19 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
DE102005026242B4 (de) 2005-06-07 2007-05-03 Austriamicrosystems Ag Photodiode mit integrierter Halbleiterschaltung und Verfahren zur Herstellung
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
DE102007034306B3 (de) * 2007-07-24 2009-04-02 Austriamicrosystems Ag Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702121C1 (de) * 1997-01-22 1998-06-18 Siemens Ag Verfahren zur Herstellung von vertikalen Chipverbindungen
US6110825A (en) 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US20050151228A1 (en) * 2003-12-04 2005-07-14 Kazumasa Tanida Semiconductor chip and manufacturing method for the same, and semiconductor device
US20060057836A1 (en) * 2004-09-10 2006-03-16 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
US20070037379A1 (en) * 2005-08-11 2007-02-15 Ziptronix 3D IC method and device
JP2007096233A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及び半導体装置の製造方法
US20080057620A1 (en) * 2006-08-30 2008-03-06 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
US20080283959A1 (en) 2007-05-16 2008-11-20 Chen-Shien Chen Tapered through-silicon via structure
US20090102021A1 (en) 2007-10-17 2009-04-23 Chih-Hua Chen Through-Silicon Vias and Methods for Forming the Same

Also Published As

Publication number Publication date
US8531041B2 (en) 2013-09-10
US20120280392A1 (en) 2012-11-08
DE102009049102A1 (de) 2011-04-21
DE102009049102B4 (de) 2012-10-04

Similar Documents

Publication Publication Date Title
DE102014115934B4 (de) Zwei-Schritt-Ausbildung von Metallisierungen
DE102015116315B4 (de) Dummy-Metallschicht mit zickzackförmigen Rändern
DE102006035645B4 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE102020119947B4 (de) Struktur und verfahren zum bilden eines integrierten mim-kondensators mit hoher dichte
DE102017127227A1 (de) Verbindungsstruktur und Verfahren
DE102008058001B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE112010003936T5 (de) Halbleitereinheit mit einem Kupferanschluss
DE102012201586B4 (de) Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren
DE10120408A1 (de) Elektronisches Bauteil mit Halbleiterchips und elektronische Baugruppe aus gestapelten Halbleiterchips
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE102022100366B4 (de) Vorrichtungen mit Siliziumdurchführungen, Schutzringe und deren Herstellungsverfahren
DE102022100017A1 (de) Bump-integration mit umverteilungsschicht
DE102010028137A1 (de) Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE102021105173B4 (de) Bondstrukturen von integrierten schaltungsvorrichtungen und verfahren zu deren bildung
DE102009005458B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
WO2015185354A2 (de) Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE112022000376B4 (de) Halbleitersubstrat aufweisend eine Substratdurchkontaktierung und Verfahren zu deren Herstellung
DE102009049102B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zur Herstellung einer Durchkontaktierung in einem Halbleiterbauelement
DE102011010362B4 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102017216937A1 (de) Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10757094

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13501399

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10757094

Country of ref document: EP

Kind code of ref document: A1