WO2011037274A1 - ドハティ増幅器 - Google Patents

Abstract

入力信号を二分配する分配器と、分配器からの一方の信号が入力されるキャリヤ増幅器と、分配器からの他方の信号が入力されるピーク増幅器と、キャリヤ増幅器とピーク増幅器からの出力信号を合成する合成器とを有するドハティ増幅器である。キャリヤ増幅器は二つの端子を有する化合物半導体素子を有し、ピーク増幅器は単元素半導体素子を有する。この化合物半導体素子の二つの端子に同じ極性のバイアス電圧を印加する。

Description

ドハティ増幅器

　本発明は、ドハティ増幅器に関し、特に無線通信に適した増幅器に関する。

　近年のブロードバンド通信システムでは、信号のピーク電力と平均電力の比（ＰＡＲ）が１０ｄＢ程度の信号が使用される。このような場合、情報を誤りなく送るために、送信段の高周波増幅器は平均送信電力に対して１０ｄＢ以上高いピーク電力を送信し得るものを使用する必要がある。
　一般的に、増幅器はピーク電力と平均送信電力との比（バックオフ）が大きいほど電力効率が低くなる。他方、環境意識の高まりから、無線システムにおいても低消費電力化が要求されており、特に、数１０Ｗ以上の高出力が要求される携帯電話の基地局装置において電力消費割合が大きな高周波増幅器の高効率化が望まれている。
　バックオフが大きくても高効率な高周波増幅器として、ドハティ型増幅器が基地局の用途にも検討されている。ドハティ型増幅器は低出力領域ではキャリヤ増幅器のみが動作し、高出力領域においてキャリヤ増幅器とピーク増幅器の両方が動作する。
　ピーク増幅器が動作し始める出力レベルにおいて効率を極大とすることができ高効率化が図れる。また、キャリヤ増幅器とピーク増幅器の飽和出力レベル比を変えることにより、効率が極大となるように出力レベルを変えることができる。
　従来、携帯電話基地局用の高周波増幅器では、単元素半導体であるシリコン（Ｓｉ）を材料とするＬＤ−ＭＯＳＦＥＴ（Ｌａｔｅｒａｌ　Ｄｉｆｆｕｓｅｄ　Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を半導体素子として使用することが一般的である。
　昨今、携帯電話基地局用のドハティ型高周波増幅器の高効率化のため、半導体素子としてより高効率な窒化ガリウムに代表される化合物半導体が採用され増幅器の高効率化が図られている。しかしながら、化合物半導体は単元素半導体に比べ高価になるという問題がある。
　こうした問題に対処可能な関連技術として、例えば、特開２００８−１９３７２０号公報（特許文献１）がある。この特許文献１には、ＡＭ−ＰＭ特性（出力電力—出力位相特性）を良好にすべく、キャリヤ増幅器（キャリヤアンプ）にＧａＡｓＦＥＴを用い、ピーク増幅器（ピークアンプ）にＬＤ−ＭＯＳＦＥＴを用いたドハティ増幅器が開示されている。
　しかし、一般的に、ＧａＡｓＦＥＴはドレインに正電極、ゲートに負電極のバイアス電圧を印加するため、電源として正負両方の極性が必要となる。この結果、増幅器にバイアス電圧を供給するための電源構成が複雑化してしまうという問題があった。

　本発明の目的は、上述した課題を解決するための技術を提供することにあり、バイアス電圧を供給するための電源構成を簡素化したドハティ増幅器を提供することにある。

　本発明は、入力信号を二分配する分配器と、前記分配器からの一方の信号が入力されるキャリヤ増幅器と、前記分配器からの他方の信号が入力されるピーク増幅器と、前記キャリヤ増幅器と前記ピーク増幅器からの出力信号を合成する合成器とを有するドハティ増幅器であって、
　前記キャリヤ増幅器は少なくとも二つの端子を有する化合物半導体素子を有し、
　記ピーク増幅器は単元素半導体素子を有し、
　前記化合物半導体素子の二つの端子に同じ極性のバイアス電圧を印加する。

　本発明によれば、バイアス電圧を供給するための電源構成を簡素化したドハティ型増幅器を提供することができる。

　図１は、本発明の第１の実施の形態に係るドハティ増幅器の構成を示す図である。
　図２は、本発明の第２の実施の形態に係るドハティ増幅器の構成を示す図である。
　図３は、本発明の第３の実施の形態に係るドハティ増幅器の構成を示す図である。
　図４は、キャリヤ増幅器及びピーク増幅器が単一のパッケージの内部に実装されている状態（内部イメージ）を示す図である。
　図５は、本発明の第４の実施の形態に係るドハティ増幅器の構成を示す図である。
　図６は、本発明の第５の実施の形態に係るドハティ増幅器の構成を示す図である。

　次に、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
　図１を参照して、本発明の第１の実施の形態に係るドハティ増幅器の構成について説明する。
　本発明の第１の実施の形態に係るドハティ増幅器１００は、高周波信号入力端子１、分配器２、位相器３、キャリヤ増幅器４、ピーク増幅器５、位相器６、合成器７及び高周波信号出力端子８を有する。
　ドハティ増幅器１００は、低出力領域ではキャリヤ増幅器４のみが動作し、高出力領域においてキャリヤ増幅器４とピーク増幅器５の両方が動作する。
　ここで、キャリヤ増幅器４は、高効率な化合物半導体素子により構成されている。一方、ピーク増幅器５は、安価な単元素半導体素子により構成されている。
　なお、キャリヤ増幅器４の化合物半導体素子は、電界効果トランジスタでもバイポーラトランジスタでも良い。また、化合物半導体素子としては、エンハンスモード型ＧａＡｓＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）、エンハンスモード型窒化ガリウムＨＥＭＴ、シリコンゲルマニウムＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＡｌＧａＡｓＨＢＴ、インジウムリン系ＨＢＴ等が挙げられるが、これに限定されるものではない。
　また、キャリヤ増幅器４には、化合物半導体ドレイン／コレクタ電圧印加端子９と化合物半導体ゲート／ベース電圧印加端子１０が設けられている。具体的には、キャリヤ増幅器４は化合物半導体素子により構成されており、化合物半導体ドレイン／コレクタ電圧印加端子９と化合物半導体ゲート／ベース電圧印加端子１０は化合物半導体素子に設けられる。
　また、化合物半導体ドレイン／コレクタ電圧印加端子９と化合物半導体ゲート／ベース電圧印加端子１０との間に電圧変換回路１１が接続されている。ここで、電圧変換回路１１は、例えば、３０Ｖ程度の電圧を１Ｖ程度の電圧に変換するための回路であり、一般的なレギュレータＩＣや抵抗分圧回路（図示せず）あるいはその組み合わせで実現される。
　そして、電源電圧１２が、電圧変換回路１１、化合物半導体ドレイン／コレクタ電圧印加端子９及び化合物半導体ゲート／ベース電圧印加端子１０を介してキャリヤ増幅器４（化合物半導体素子）に印加される。このようにして、化合物半導体素子から成るキャリヤ増幅器４の二つの端子（化合物半導体ドレイン／コレクタ電圧印加端子９及び化合物半導体ゲート／ベース電圧印加端子１０）に同じ極性のバイアス電圧がそれぞれ印加されるように成っている。通常は、このバイアス電圧の極性は正極であるが、本発明の実施の形態では、正極に限定されず負極であっても良い。
　ここで、高周波増幅器で使用する半導体素子（半導体トランジスタ）では、ソース（エミッタ）を接地して、ドレイン（コレクタ）には正電圧を印加するのが一般的である。そして、ゲート（ベース）に関しては、正電圧あるいは負電圧を印加するものがある。例えば、文献（ＭＯＴＯＲＯＬＡ　Ｆｒｅｅｓｃａｌｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ．ＳＥＭＩＣＯＮＤＵＣＴＯＲ　ＡＰＰＬＩＣＡＴＩＯＮ　ＮＯＴＥ　ＡＮ２１１Ａ）のＦｉｇｕｒｅ９には、ゲートに負電圧を印加するデプレッション型ＦＥＴと正電圧を印加するエンハンスメント型ＦＥＴが記載されている。従来の高周波増幅器用の化合物半導体であるＧａＡｓ系ＦＥＴではデプレッション型が一般的でありゲートに負電圧が印加されていた。
　本発明の第１の実施の形態では、一例として、化合物半導体でありながら、ゲートに正電圧を印加するエンハンスメント型ＦＥＴを用いる。また、バイポーラトランジスタの場合には、一例として、シリコンゲルマニウムＨＢＴ，ＡｌＧａＡｓＨＢＴ，インジウムリン系ＨＢＴを用いてベースにコレクタと同じ正極性を印加するようにする。
　一方、単元素半導体素子から成るピーク増幅器５には、単元素半導体ドレイン／コレクタ電圧印加端子１３と単元素半導体ゲート／ベース電圧印加端子１４が設けられている。具体的には、ピーク増幅器５は単元素半導体素子により構成され、単元素半導体ドレイン／コレクタ電圧印加端子１３と単元素半導体ゲート／ベース電圧印加端子１４は単元素半導体素子に設けられる。そして、単元素半導体ドレイン／コレクタ電圧印加端子１３と単元素半導体ゲート／ベース電圧印加端子１４との間に所定のバイアス電圧が印加されるように成っている。
　このような構成の下、高周波信号入力端子１からの高周波信号は、分配器２に入力されて、分配器２により分岐される。分配器２で分岐された一方の信号はキャリヤ増幅器４で増幅された後に位相器３で位相調整される。また、分配器２で分岐された他方の信号は位相器６を経由した後ピーク増幅器５で増幅される。その後、これらの信号は合成器７で合成され高周波信号出力端子８から出力される。
　また、半導体プロセスの違いに起因して、キャリヤ増幅器４とピーク増幅器５の電力利得が異なる場合には、分配器２の信号分配比を変えて補償する。例えば、ピーク増幅器５の電力利得がキャリヤ増幅器４の電力利得の２倍の場合は、分配器２の信号分配比をキャリヤ増幅器側：ピーク増幅器側で２：１として、分配器２の入力からキャリヤ増幅器４の出力までの電力利得と、分配器２の入力からピーク増幅器５の出力までの電力利得を等しくする。
　つまり、通常のドハティ増幅器では分配器での分配比は１：１である。キャリヤ増幅器のみが動作する低出力領域では、高周波信号入力端子から入力された高周波信号は分配器で電力レベルが半分になり（３ｄＢ低下）、その後キャリヤ増幅器で増幅され、位相器、合成器を経由し高周波出力端子から出力される。このように高周波信号入力端子から高周波出力端子に至るドハティ増幅器としての電力利得はキャリヤ増幅器の電力利得から３ｄＢ程度低下してしまう。
　これに対して、本実施の形態に係るドハティ増幅器１００では、例えば、ピーク増幅器５の電力利得がキャリヤ増幅器４の電力利得の２倍（３ｄＢ高い）の場合、分配器２での分配比をキャリヤ増幅器側：ピーク増幅器側で２：１とする。このときキャリヤ増幅器４のみが動作する低出力領域では、高周波信号入力端子１から入力された高周波信号は分配器２で電力レベルが２／３になり（１．８ｄＢ低下）、その後キャリヤ増幅器４で増幅され、位相器３、合成器７を経由し高周波出力端子８から出力される。このように高周波信号入力端子１から高周波出力端子８に至るドハティ増幅器１００としての電力利得は、キャリヤ増幅器４の電力利得から１．８ｄＢ程度の低下のみで済み、通常のドハティ増幅器に比べて１．２ｄＢの電力利得の改善が見込める。
　また、キャリヤ増幅器４とピーク増幅器５の電源電圧を変えることにより、ドハティ増幅器１００の動作点での効率が極大となるように調整されている。
　本発明の第１の実施の形態によれば、ドハティ増幅器１００の効率特性に支配的なキャリヤ増幅器４に高効率な化合物半導体素子を使用することで、一般的なＳｉ−ＬＤＭＯＳを使用したドハティ増幅器に比較して増幅器の高効率化が図れる。
　また、ピーク増幅器５には安価な単元素半導体素子を使用することで、ドハティ増幅器１００の価格上昇を押さえることができる。
　さらに、本発明の第１の実施の形態によれば、化合物半導体素子から成るキャリヤ増幅器４の二つの端子（化合物半導体ドレイン／コレクタ電圧印加端子９及び化合物半導体ゲート／ベース電圧印加端子１０）に同じ極性のバイアス電圧を印加するようにしているので、電源として正負両方の極性が必要となるドハティ増幅器に比べて、バイアス電圧を印加するための電源構成を簡素化することができる。
　上述のように、上記特許文献１には、ＡＭ−ＰＭ特性（出力電力—出力位相特性）を良好にすべく、キャリヤ増幅器にＧａＡｓＦＥＴを用い、ピーク増幅器にＬＤ−ＭＯＳＦＥＴ（Ｌａｔｅｒａｌ　Ｄｉｆｆｕｓｅｄ　Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を用いたドハティ型増幅器が開示されている。
　しかし、一般的に、化合物半導体素子であるＧａＡｓＦＥＴはドレインに正電極、ゲートに負電極のバイアス電圧を印加するため、電源として正負両方の極性が必要となる。この結果、ドハティ増幅器にバイアス電圧を供給するための電源構成が複雑化してしまう。
　そこで、本発明の第１の実施の形態では、バイアス電圧を供給するための電源構成を簡素化するために、キャリヤ増幅器４を構成する化合物半導体素子の二つの端子９，１０に同じ極性のバイアス電圧を印加する。この際、二つの端子９，１０に同じ極性のバイアス電圧を印加するのに適した化合物半導体素子を採用する。例えば、二つの端子９，１０に正極性のバイアス電圧を印加するような場合は、化合物半導体素子としてインジウムリン系の化合物半導体素子等を採用するのが好ましい。
　これにより、本発明の第１の実施の形態では、電源構成を簡素化した上で、キャリヤ増幅器４には高効率な性能を有する化合物半導体を使用し、ピーク増幅器５には安価な単元素半導体を使用することが可能になる。
（第２の実施の形態）
　次に、図２を参照して、本発明の第２の実施の形態に係るドハティ増幅器の構成について説明する。
　第２の実施の形態に係るドハティ増幅器２００（インバーティッド・ドハティ型）は、第１の実施の形態に係るドハティ増幅器１００（図１参照）とほぼ同じ構成を有しているが、位相器３がキャリヤ増幅器４の前段に配置され、位相器６がピーク増幅器５の後段に配置されている点が第１の実施の形態に係るドハティ増幅器１００と異なる。その他の構成は、図１に示した第１の実施の形態に係るドハティ増幅器１００と同じなのでその説明は省略する。なお、図２において、図１の構成要素と同じ構成要素には同じ参照番号が付されている。
　このような構成の下、高周波信号入力端子１からの高周波信号は、分配器２に入力されて分配器２により分岐される。分配器２で分岐された一方の信号は位相器３で位相調整された後にキャリヤ増幅器４で増幅される。また、分配器２で分岐された他方の信号はピーク増幅器５で増幅された後に位相器６で位相調整される。その後、これらの信号は合成器７で合成され高周波信号出力端子８から出力される。
　本発明の第２の実施の形態によれば、第１の実施の形態と同様に、電源構成を簡素化した上で、キャリヤ増幅器４には高効率な性能を有する化合物半導体を使用し、ピーク増幅器５には安価な単元素半導体を使用することができる。
（第３の実施の形態）
　次に、図３を参照して、本発明の第３の実施の形態に係るドハティ増幅器３００の構成について説明する。
　第３の実施の形態に係るドハティ増幅器３００は、第１の実施の形態に係るドハティ増幅器１００（図１参照）とほぼ同じ構成を有しているが、キャリヤ増幅器４とピーク増幅器５が単一のパッケージ３０の内部に実装されている点が第１の実施の形態に係るドハティ増幅器１００と異なる。
　第３の実施の形態に係るドハティ増幅器３００では、キャリヤ増幅器４とピーク増幅器５のみが単一のパッケージ３０の内部に配置され、分配器２、位相器３、位相器６及び合成器７はパッケージ３０の外部に配置されている。
　その他の構成及び動作は、図１に示す第１の実施の形態に係るドハティ増幅器１００と同じなのでその説明は省略する。なお、図３において、図１の構成要素と同じ構成要素には同じ参照番号が付されている。
　ここで、図４を参照して、キャリヤ増幅器４及びピーク増幅器５が単一のパッケージ３０の内部に実装されている状態（内部イメージ）について説明する。
　金属プレート４００上には、キャリヤ増幅器４を構成する化合物半導体素子４０１、キャリヤ増幅器入力整合回路４０２、キャリヤ増幅器出力整合回路４０３、高周波入力／ゲート（ベース）電圧兼用端子４０４、高周波入力／ドレイン（コレクタ）電圧兼用端子４０５が配置されている。
　さらに、金属プレート４００上には、ピーク増幅器５を構成する単元素半導体素子４０６、ピーク増幅器入力整合回路４０７、ピーク増幅器出力整合回路４０８、高周波入力／ゲート（ベース）電圧兼用端子４０９、高周波出力／ドレイン（コレクタ）電圧兼用端子４１０が配置されている。
　上記構成要素は、ボンディングワイヤー４１１あるいは金属パターン等により高周波的に接続されている。また、化合物半導体素子４０１及び単元素半導体素子４０６は、ロー材等により金属プレート４００に接続されている。
　ここで、キャリヤ増幅器４を構成する化合物半導体素子４０１とピーク増幅器５を構成する単元素半導体素子４０６では半導体の線膨張係数が異なる場合がある。このとき、化合物半導体素子４０１と単元素半導体素子４０６を搭載する金属プレート４００の材料として、化合物半導体素子４０１の線膨張係数に最適な材料を選択すると、単元素半導体素子４０６との線膨張係数の差異が大きく機械的な歪みが化合物半導体素子４０１、単元素半導体素子４０６あるいは金属プレート４００に蓄積されてしまい長期的な信頼性を低下させてしまう。
　そこで、本実施の形態では、金属プレート４００の材料として、線膨張係数がキャリヤ増幅器４を構成する化合物半導体素子４０１とピーク増幅器５を構成する単元素半導体素子４０６の線膨張係数の間の値を有するものを採用する。これにより、機械的に蓄積される歪みを小さくし信頼性の向上が図れる。
　ここで、金属プレート４００は、図４に示された形態に限定されず、例えば、プリント基板上あるいは内層に形成された金属プレートでも良い。
　本発明の第３の実施の形態によれば、第１の実施の形態と同様に、電源構成を簡素化した上で、キャリヤ増幅器４には高効率な性能を有する化合物半導体を使用し、ピーク増幅器５には安価な単元素半導体を使用することができる。
　さらに、本発明の第３の実施の形態によれば、キャリヤ増幅器４とピーク増幅器５が単一のパッケージ３０の内部に実装されているので、キャリヤ増幅器４とピーク増幅器５を別々のパッケージに実装した場合に比べてドハティ増幅器３００をより小型に構成できる。
（第４の実施の形態）
　次に、図５を参照して、本発明の第４の実施の形態に係るドハティ増幅器５００の構成について説明する。
　第４の実施の形態は、キャリヤ増幅器４をＦ級、逆Ｆ級など高調波処理により高効率化を図った例である。
　第４の実施の形態に係るドハティ増幅器５００は、第１の実施の形態に係るドハティ増幅器１００（図１参照）とほぼ同じ構成を有しているが、キャリヤ増幅器４及びピーク増幅器５の内部構成が第１の実施の形態に係るドハティ増幅器１００と異なる。
　具体的には、キャリヤ増幅器４は、化合物半導体素子５０、化合物半導体素子５０の前段に配置された入力整合回路５１、化合物半導体素子５０の後段に配置された出力整合回路５２から構成されている。ここで、入力整合回路５１は高周波処理回路５３を有し、出力整合回路５２は高周波処理回路５４を有する。
　また、ピーク増幅器５は、単元素半導体素子５５、単元素半導体素子５５の前段に配置された入力整合回路５６、単元素半導体素子５５の後段に配置された出力整合回路５７から構成されている。
　その他の構成及び動作は、図１の第１の実施の形態に係るドハティ増幅器１００と同じなのでその説明は省略する。なお、図５において、図１の構成要素と同じ構成要素には同じ参照番号が付されている。
　本発明の第４の実施の形態によれば、第１の実施の形態と同様に、電源構成を簡素化した上で、キャリヤ増幅器４には高効率な性能を有する化合物半導体を使用し、ピーク増幅器５には安価な単元素半導体を使用することができる。
　さらに、本発明の第４の実施の形態によれば、キャリヤ増幅器４を高調波処理することによりドハティ増幅器５００のさらなる高効率化が図れる。
（第５の実施の形態）
　次に、図６を参照して、本発明の第５の実施の形態に係るドハティ増幅器６００の構成について説明する。
　第５の実施の形態に係るドハティ増幅器６００は、第１の実施の形態に係るドハティ増幅器１００（図１参照）とほぼ同じ構成を有しているが、高周波減衰器６０が位相器６の前段に配置されている点が第１の実施の形態に係るドハティ増幅器１００と異なる。その他の構成及び動作は、図１の第１の実施の形態に係るドハティ増幅器１００と同じなのでその説明は省略する。なお、図６において、図１の構成要素と同じ構成要素には同じ参照番号が付されている。
　本発明の第５の実施の形態によれば、第１の実施の形態と同様に、電源構成を簡素化した上で、キャリヤ増幅器４には高効率な性能を有する化合物半導体を使用し、ピーク増幅器５には安価な単元素半導体を使用することができる。
　さらに、本発明の第５の実施の形態によれば、キャリヤ増幅器４の電力利得がピーク増幅器５の電力利得よりも大きい場合に、その差分を補正することができる。
　以上、本発明の実施の形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明技術的思想に基づく各種の変形が可能である。
　例えば、上述のように、化合物半導体素子から成るキャリヤ増幅器４の二つの端子（化合物半導体ドレイン／コレクタ電圧印加端子９及び化合物半導体ゲート／ベース電圧印加端子１０）には、同じ極性のバイアス電圧が印加されるように成っている。通常はこのバイアス電圧の極性は正極であるが、負極であっても良い。
　また、単元素半導体素子から成るピーク増幅器５の二つの端子（単元素半導体ドレイン／コレクタ電圧印加端子１３と単元素半導体ゲート／ベース電圧印加端子１４）には同じ極性（例えば、正極）のバイアス電圧を印加するのが一般的である。この際、単元素半導体素子の二つの端子１３，１４に印加されるバイアス電圧を、化合物半導体素子の二つの端子９，１０に印加されるバイアス電圧と同じ極性（例えば、正極）であるようにしても良い。このような構成にすれば、バイアス電圧を供給するための電源構成がより簡素化されたドハティ増幅器を提供することができる。

　本発明は、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）、ＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ　Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ　ｆｏｒ　Ｍｉｃｒｏｗａｖｅ　Ａｃｃｅｓｓ）、第４世代移動通信システム（ＩＭＴ−Ａｄｖａｎｃｅｄ）等のモバイルブロードバンド通信基地局、基地局間通信等に広く適用可能である。
　本願は、２００９年９月２８日出願の日本国特許出願２００９−２２２０３３を基礎とするものであり、同特許出願の開示内容は全て本願に組み込まれる。

Claims (20)

1. ドハティ増幅器であって、
   　入力信号を二分配する分配器と、
   　前記分配器からの一方の信号が入力されるキャリヤ増幅器と、
   　前記分配器からの他方の信号が入力されるピーク増幅器と、
   　前記キャリヤ増幅器と前記ピーク増幅器からの出力信号を合成する合成器とを有し、
   　前記キャリヤ増幅器は少なくとも二つの端子を有する化合物半導体素子を有し、
   　前記ピーク増幅器は単元素半導体素子を有し、
   　前記化合物半導体素子の二つの端子に同じ極性のバイアス電圧を印加することを特徴とするドハティ増幅器。
2. 前記化合物半導体素子は電界効果トランジスタであり、
   　前記化合物半導体素子の二つの端子は、前記電界効果トランジスタのドレイン端子及びゲート端子であることを特徴とする請求項１に記載のドハティ増幅器。
3. 前記電界効果トランジスタはＨＥＭＴであり、前記単元素半導体素子はＬＤ−ＭＯＳＦＥＴであることを特徴とする請求項２に記載のドハティ増幅器。
4. 前記ＨＥＭＴは窒化ガリウム系のＨＥＭＴであり、前記ＬＤ−ＭＯＳＦＥＴはシリコン系のＬＤ−ＭＯＳＦＥＴであることを特徴とする請求項３に記載のドハティ増幅器。
5. 前記化合物半導体素子はバイポーラトランジスタであり、
   　前記化合物半導体素子の二つの端子は、前記バイポーラトランジスタのコレクタ端子及びベース端子であることを特徴とする請求項１に記載のドハティ増幅器。
6. 前記バイポーラトランジスタはＨＢＴであり、前記単元素半導体素子はＬＤ−ＭＯＳＦＥＴであることを特徴とする請求項５に記載のドハティ増幅器。
7. 前記ＨＢＴはインジウムリン系のＨＢＴであり、前記ＬＤ−ＭＯＳＦＥＴはシリコン系のＬＤ−ＭＯＳＦＥＴであることを特徴とする請求項６に記載のドハティ増幅器。
8. 前記キャリヤ増幅器の電力利得と前記ピーク増幅器の電力利得が異なる場合、前記分配器での分配比をキャリヤ増幅器側とピーク増幅器側との間で異ならせたことを特徴とする請求項１から７のいずれか１項に記載のドハティ増幅器。
9. 前記ピーク増幅器の電力利得が前記キャリヤ増幅器の電力利得より大きい場合、前記分配器での分配比を前記ピーク増幅器側より前記キャリヤ増幅器側で大きくすることを特徴とする請求項８に記載のドハティ増幅器。
10. 前記キャリヤ増幅器と前記ピーク増幅器は、単一の半導体パッケージの内部に配置されていることを特徴とする請求項１から９のいずれか１項に記載のドハティ増幅器。
11. 前記化合物半導体素子及び前記単元素半導体素子は、前記半導体パッケージの金属プレートに接続され、
    　前記金属プレートの材料の線膨張係数は、前記化合物半導体素子の線膨張係数と前記単元素半導体素子の線膨張係数の間の値を有することを特徴とする請求項１０に記載のドハティ増幅器。
12. 前記キャリヤ増幅器の後段には第１の位相器が配置され、
    　前記ピーク増幅器の前段には第２の位相器が配置されていることを特徴とする請求項１から１１のいずれか１項に記載のドハティ増幅器。
13. 前記第２の位相器の前段には高周波減衰器が配置されていることを特徴とする請求項１２に記載のドハティ増幅器。
14. 前記キャリヤ増幅器の前段には第１の位相器が配置され、
    　前記ピーク増幅器の後段には第２の位相器が配置されていることを特徴とする請求項１から１１のいずれか１項に記載のドハティ増幅器。
15. 前記キャリヤ増幅器は、前記化合物半導体素子の前段に配置された入力整合回路と、前記化合物半導体素子の後段に配置された出力整合回路とをさらに有することを特徴とする請求項１から１４のいずれか１項に記載のドハティ増幅器。
16. 前記ピーク増幅器は、前記単元素半導体素子の前段に配置された入力整合回路と、前記前記単元素半導体素子の後段に配置された出力整合回路とをさらに有することを特徴とする請求項１から１５のいずれか１項に記載のドハティ増幅器。
17. 前記キャリヤ増幅器と前記ピーク増幅器の電源電圧を変えることにより、前記ドハティ増幅器の動作点での効率が極大となるように調整することを特徴とする請求項１から１６のいずれか１項に記載のドハティ増幅器。
18. 前記単元素半導体素子は少なくとも二つの端子を有し、
    　前記単元素半導体素子の二つの端子に同じ極性のバイアス電圧を印加することを特徴とする請求項１から１７のいずれか１項に記載のドハティ増幅器。
19. 前記単元素半導体素子の二つの端子に印加されるバイアス電圧は、前記化合物半導体素子の二つの端子に印加されるバイアス電圧と同じ極性であることを特徴とする請求項１８に記載のドハティ増幅器。
20. 前記単元素半導体素子の二つの端子に印加されるバイアス電圧の極性と前記化合物半導体素子の二つの端子に印加されるバイアス電圧の極性は正極であることを特徴とする請求項１９に記載のドハティ増幅器。

Images