WO2011028076A2 - 반도체 발광 소자 및 이의 제조 방법 - Google Patents

반도체 발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
WO2011028076A2
WO2011028076A2 PCT/KR2010/006056 KR2010006056W WO2011028076A2 WO 2011028076 A2 WO2011028076 A2 WO 2011028076A2 KR 2010006056 W KR2010006056 W KR 2010006056W WO 2011028076 A2 WO2011028076 A2 WO 2011028076A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
alloy
semiconductor
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2010/006056
Other languages
English (en)
French (fr)
Other versions
WO2011028076A3 (ko
Inventor
이종람
송양희
손준호
김범준
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
POSTECH Academy Industry Foundation
Original Assignee
POSTECH Academy Industry Foundation
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090084087A external-priority patent/KR101077772B1/ko
Priority claimed from KR1020090084086A external-priority patent/KR101077771B1/ko
Application filed by POSTECH Academy Industry Foundation, Seoul Optodevice Co Ltd filed Critical POSTECH Academy Industry Foundation
Priority to US13/394,714 priority Critical patent/US8552455B2/en
Priority to CN201080039812.7A priority patent/CN102484185B/zh
Publication of WO2011028076A2 publication Critical patent/WO2011028076A2/ko
Publication of WO2011028076A3 publication Critical patent/WO2011028076A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer

Definitions

  • a light emitting diode has a long life, can be miniaturized and light in weight, has a strong light directivity and can be driven at low voltage. In addition, it is resistant to shock and vibration, requires no preheating time and complicated driving circuits, and can be packaged in various forms.
  • the nitride-based semiconductor light emitting device has a large energy band gap, which enables light output in a wide wavelength band from the ultraviolet region to blue / red, and can achieve high efficiency and high output due to its excellent physical and chemical stability. It is getting a lot of attention.
  • Such nitride semiconductor light emitting devices are capable of emitting white light when combined with existing red and green light emitting devices, and are expected to replace incandescent lamps, fluorescent lamps, mercury lamps and existing white lighting means in the coming years.
  • a general nitride semiconductor light emitting device is manufactured by forming a nitride based n-type layer, a nitride based active layer, and a nitride based p-type layer on a sapphire substrate, and placing two electrodes horizontally to apply power to the n-type layer and the p-type layer.
  • Such a light emitting device having a horizontal structure has an advantage of low manufacturing cost due to a relatively simple manufacturing process.
  • a sapphire substrate is used as a non-conductor and has poor thermal conductivity, high power is realized by applying a large current and thermal stability due to heat accumulation. This had the disadvantage of being degraded.
  • the n-type electrode should have low resistance characteristics.
  • the vertical semiconductor light emitting device uses a metal substrate or a semiconductor substrate such as Si or Ge as a supporting substrate and removes the sapphire substrate through a laser lift-off (LLO) process.
  • LLO laser lift-off
  • high temperature heat treatment is not easy after the laser lift-off process due to problems such as large coefficient of thermal expansion and wafer bonding temperature. Therefore, conventionally, Cr / Au and Ti / Al n-type ohmic electrodes capable of forming ohmic at room temperature without a heat treatment process have been used.
  • an ohmic electrode has a problem in that the ohmic characteristics are easily degraded due to heat generated during heat treatment or a large area light emitting diode for forming a SiO 2 protective film after electrode formation, thereby increasing driving voltage.
  • Al is easily oxidized in the Ti / Al electrode, there is a problem that is easily etched in various solutions. Therefore, there is a demand for the development of an n-type ohmic electrode which exhibits low contact resistance immediately after deposition and simultaneously satisfies excellent thermal stability characteristics capable of maintaining low contact resistance even after heat treatment.
  • an area of an electrode for example, an n-type electrode
  • an area of an electrode is also gradually increased to improve current diffusion characteristics during high current injection.
  • the common n-type electrode Cr / Au or Ti / Al uses thick Cr or Ti with low reflectivity, the larger the area of the n-type electrode is, the more the portion absorbs light from the active layer. It can act as an obstacle to improvement. Accordingly, there is also a need for development of an n-type ohmic electrode capable of exhibiting high reflectivity while having low ohmic resistance.
  • a p-type electrode is formed on an upper surface of the nitride semiconductor layer, that is, a Ga-face, and on a p-type electrode.
  • the auxiliary substrate After attaching the auxiliary substrate, it is common to form the n-type electrode on the lower surface of the nitride semiconductor layer, that is, the nitrogen polarity surface (N-face) by separating the base substrate.
  • the N-face unlike the Ga-face, the N-face cannot expect good ohmic properties without heat treatment, and the heat treatment itself is due to the difference in the coefficient of thermal expansion between the auxiliary substrate (metal substrate) and the nitride semiconductor layer. Nor is it easy.
  • the conventional Cr / Au or Ti / Al structure electrode formed on the conventional nitrogen polarity (N-face) has not only poor ohmic characteristics, but also low thermal stability.
  • the present invention was derived to solve the above problems, and has excellent thermal stability and less deterioration of ohmic characteristics even in a high temperature environment, and an ohmic electrode having excellent ohmic characteristics in terms of nitrogen polarity as well as gallium polarity of the nitride semiconductor layer.
  • a semiconductor light emitting device and a method of manufacturing the same.
  • the nano dot layer is preferably made of nano-size Ag dots formed by depositing Ag and heat treatment in a nitrogen atmosphere. At this time, it is preferable that the nano dot layer is formed to a thickness of 5 GPa to 50 GPa.
  • the contact layer is formed of Ti, the diffusion barrier layer is made of Cr, and the capping layer is made of Au. At this time, it is preferable that the contact layer is formed to a thickness of 1 kPa to 1000 kPa and the diffusion barrier layer is formed to a thickness of 1000 kPa to 3000 kPa.
  • the semiconductor layer includes an n-type layer, an active layer and a p-type layer, and the ohmic electrode is preferably formed on the nitrogen polarity surface of the n-type layer.
  • the nano dot layer is formed of at least one material of Ag, Al, Au, and the contact layer of Ti, Ti-Al alloys, Ti-Ni alloys, Ta, Al, W, W-Ti alloys It is formed of at least one material, and the diffusion barrier layer is at least one metal layer of Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb, or RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx At least one oxide film is formed, and the capping layer is formed of at least one of Au and Al.
  • the nano dot layer is preferably formed by depositing Ag on the nitrogen polarity surface of the semiconductor layer and heat-treating it in a nitrogen atmosphere.
  • the contact layer is formed of Ti
  • the diffusion barrier layer is made of Cr
  • the capping layer is made of Au.
  • a semiconductor light emitting device the semiconductor layer having a light emitting structure; And an ohmic electrode having a nano dot layer, a contact layer, a reflective layer, a diffusion barrier layer, and a capping layer formed on the semiconductor layer, wherein the nano dot layer is formed on a nitrogen polar surface of the semiconductor layer, and includes Ag and Al. And Au, and the contact layer is formed of at least one of Ni, Ni-Ti alloys, Ni-Al alloys, Ti-Al alloys, Mg-Al alloys, Ta, Ti, W, and W-Ti alloys.
  • the nano dot layer is preferably made of nano-size Ag dots formed by depositing Ag and heat treatment in a nitrogen atmosphere. At this time, it is preferable that the nano dot layer is formed to a thickness of 5 GPa to 50 GPa.
  • the contact layer is formed of Ni
  • the reflective layer is made of Al
  • the diffusion barrier layer is made of Ti
  • the capping layer is made of Au.
  • the contact layer is formed to a thickness of 1 kPa to 50 kPa and the reflective layer is formed to a thickness of 100 kPa to 8000 kPa.
  • a method of manufacturing a semiconductor light emitting device includes: forming a semiconductor layer having a light emitting structure; Forming a nano dot layer on the nitrogen polarity surface of the semiconductor layer; And forming a contact layer, a reflective layer, a diffusion barrier layer, and a capping layer on the nano dot layer.
  • the nano dot layer is formed of at least one material of Ag, Al, Au
  • the contact layer is Ni, Ni-Ti alloy, Ni-Al alloy, Ti-Al alloy, Mg-Al alloy, Ta , Ti, W, W-Ti alloy is formed of at least one material
  • the reflective layer is Al, Ag, Ag-Al alloy, Ag-Cu alloy, Ag-In alloy, Ag-Mg alloy, Al-Cu alloy, It is formed of at least one material of Al-In alloy, Al-Mg alloy
  • the diffusion barrier layer is at least one metal layer of Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti alloy Or at least one oxide film of RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx, and the capping layer is formed of at least one of Au and Al.
  • the nano dot layer is preferably formed by depositing Ag on the nitrogen polarity surface of the semiconductor layer and heat-treating it in a nitrogen atmosphere.
  • the contact layer is formed of Ni
  • the reflective layer is made of Al
  • the diffusion barrier layer is made of Ti
  • the capping layer is made of Au.
  • the nano dot layer may improve the charge injection characteristics to the nitrogen polarity surface of the nitride semiconductor, thereby obtaining excellent ohmic characteristics. Since the contact layer acts as a diffusion barrier layer and suppresses deterioration due to heat generated under nitrogen atmosphere heat treatment and high temperature and high current injection conditions, the thermal stability is excellent.
  • the multi-layered ohmic electrode including the nano dot layer / contact layer / diffusion prevention layer / capping layer according to the present invention has poor ohmic characteristics and exhibits ohmic characteristics through heat treatment due to the difference in thermal expansion coefficient between the metal substrate and the nitride semiconductor. It can be used more suitably for the semiconductor light emitting element of the vertical structure which is difficult to improve.
  • FIG. 1 is a cross-sectional view showing a semiconductor light emitting device according to a first embodiment of the present invention.
  • FIGS 2 to 5 are sectional views showing the manufacturing process of the light emitting device according to the first embodiment of the present invention.
  • Figure 6 is a graph showing the current-voltage characteristics of the ohmic electrode according to the experimental example and the comparative example of the present invention.
  • FIG. 7 is a graph showing a change in contact resistance of the ohmic electrode according to the experimental example and the comparative example of the present invention.
  • FIG. 13 is a sectional view showing a semiconductor light emitting device according to the third embodiment of the present invention.
  • 14 to 16 are cross-sectional views illustrating a process of manufacturing a semiconductor light emitting device according to a third embodiment of the present invention.
  • 17 is a sectional view showing a semiconductor light emitting device according to the fourth embodiment of the present invention.
  • 19 is a cross-sectional view showing a semiconductor light emitting device according to a first modification of the present invention.
  • each part may not only be “upper” or “just above” another part, This includes the case where there is another part between other parts.
  • the semiconductor light emitting device includes a semiconductor layer 120 including an n-type layer 121, an active layer 122, and a p-type layer 123, and an n-type electrode formed on an upper surface of the n-type layer 121.
  • the n-type electrode 180 includes a nano dot-type layer 181, a contact layer 182, a diffusion barrier layer 183, and a capping layer 184 formed on the semiconductor layer 120.
  • the multi-layered ohmic electrode is in ohmic contact with the semiconductor layer 120.
  • the n-type layer 121 is a layer for providing electrons, it may be composed of an n-type semiconductor layer and an n-type cladding layer.
  • the n-type semiconductor layer and the n-type cladding layer may be formed by injecting an n-type dopant, for example, Si, Ge, Se, Te, C, or the like into the semiconductor thin film.
  • the p-type layer 123 is a layer for providing holes, and may be composed of a p-type semiconductor layer and a p-type cladding layer.
  • the p-type semiconductor layer and the p-type cladding layer may be formed by injecting a p-type dopant, for example, Mg, Zn, Be, Ca, Sr, or Ba into the semiconductor thin film.
  • the active layer 220 is a layer that outputs light having a predetermined wavelength while electrons provided from the n-type layer 210 and holes provided from the p-type layer 230 are recombined, and include a well layer and a barrier layer. By alternately stacking to form a multi-layer semiconductor thin film having a single or multiple quantum well structure. Since the wavelength of light to be output varies according to the semiconductor material constituting the active layer 220, it is preferable to select an appropriate semiconductor material according to the target output wavelength.
  • an n-type impurity is implanted to form an n-type layer 121, and a multi-well structure is formed by alternately depositing a GaN thin film as a barrier layer and an InGaN thin film as a well layer.
  • the active layer 122 was formed, a GaN thin film was deposited thereon, and then a p-type impurity was implanted to form the p-type layer 123, thereby forming a semiconductor layer 120 having a light emitting structure.
  • the n-type electrode 180 and the p-type electrode 130 are disposed in the vertical direction, and the p-type electrode 130 reflects the light generated by the active layer 122 so that most of the light is directed in the direction of the n-type layer 121. It forms a reflecting surface to be emitted to the outside through.
  • the n-type electrode 180 is a nano dot layer 181, a contact layer 182, a diffusion barrier layer 183, and a capping layer 184 formed on an N-face of the semiconductor layer 120. It is formed as a multi-layer ohmic electrode comprising a.
  • FIGS. 2 to 5 are cross-sectional views illustrating a process of manufacturing a semiconductor light emitting device according to the first embodiment of the present invention.
  • the substrate 110 may include a sapphire (Al 2 O 3 ) substrate, a silicon carbide (SiC) substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, a gallium arsenide (GaAs) substrate, or a gallium phosphide (GaP) substrate. Etc. can be used, and it is particularly preferable to use a sapphire substrate.
  • a metal film is deposited on the semiconductor layer 120 to form a p-type electrode 130, and a diffusion barrier layer 140, a bonding layer 150, and a cap are formed on the p-type electrode 130.
  • the support substrate 170 is attached through an adhesion process.
  • a heat adhesion process is performed to attach the support substrate 170, and a diffusion barrier layer (p) is formed on the p-type electrode 130 to prevent diffusion of a material of the p-type electrode 130 during the heating process.
  • the p-type electrode 130 is preferably formed of a reflective conductive film having excellent light reflectivity, for example, Ag or Au, so that most of the light generated by the active layer 122 is emitted toward the n-type layer 121.
  • the support substrate 170 is preferably a metal substrate or a semiconductor substrate such as Si or Ge.
  • the Cr diffusion barrier layer 183 is preferably formed to have a thickness of 1000 kV to 3000 kV because the role of diffusion prevention is insufficient when the thickness is less than 1000 kV and the electrical properties may decrease due to an increase in resistivity.
  • the Au capping layer 184 is not suitable for wire bonding when the thickness is less than 1000 kPa, and when the Au capping layer 184 exceeds 10000 kPa, the Au capping layer 184 may have a thickness of 1000 kPa to 10000 kPa.
  • the total thickness of the n-type electrode 180 is preferably formed to be 1000 kPa to 10000 kPa.
  • an Ag nano dot layer, a Ti contact layer, a Cr diffusion barrier layer, and an Au capping layer are sequentially disposed on the semiconductor layer 120 using an e-beam evaporator. It was formed to a thickness of 1000 ⁇ / 5000 ⁇ .
  • n-type electrode 180 and the p-type electrode 130 to improve the adhesion, ohmic characteristics and secure the thermal reliability after the addition of heat treatment in the range of 150 °C to 600 °C in the atmosphere containing nitrogen and oxygen It may also be carried out.
  • FIG. 7 is a graph showing a change in contact resistance of an ohmic electrode according to an experimental example and a comparative example of the present invention, and is a graph showing a change in contact resistance by changing a heat treatment temperature in a nitrogen atmosphere.
  • the ohmic electrode 180 having the Ag nano dot layer / Ti / Cr / Au structure may improve the charge injection characteristic of the Ag nano dot layer 181 to the semiconductor layer 120, and the Ti contact layer 182 may be Excellent thermal stability because it acts as a diffusion barrier between the n-type layer 121 and the Cr / Au electrodes 183 and 184 to suppress deterioration caused by heat generated under nitrogen atmosphere heat treatment and high temperature and high current injection conditions. Do. Therefore, the semiconductor light emitting device using the Ag nano dot layer / Ti / Cr / Au structured ohmic electrode has lower driving voltage characteristics and thermal stability is improved.
  • FIG. 9 is a cross-sectional view illustrating a semiconductor light emitting device according to a second exemplary embodiment of the present invention.
  • Ag is formed on the surface of the n-type layer 121 of the exposed semiconductor layer 120 by 5 nm to 50 mm thin and then heat-treated in an atmosphere containing nitrogen.
  • the nano dot layer 1181 is formed.
  • the Ag nano dot layer 1181 is formed on the N-face of the n-type layer 121.
  • the Ni contact layer 1182, the Al reflective layer 1183, the Ti diffusion barrier layer 1184, and the Au capping layer 1185 were stacked on the Ag nano dot layer 1181, and then patterned to form the Ag nano dot layer / Ni.
  • An n-type electrode 1180 having a / Al / Ti / Au structure is formed.
  • the Al reflective layer 1183 is required to have a thickness of at least 500 mW in order to obtain high light reflectivity, but if it exceeds 8000 m, the thermal stability of the electrode may be reduced by Al migration, so that the Al reflective layer 1183 may have a thickness of 500 mW to 8000 mW. It is preferable to form.
  • the Ti diffusion barrier layer 1184 is difficult to effectively prevent the diffusion of Al particles when the thickness is less than 100 ⁇ , and if the thickness exceeds 100 ⁇ , since the adhesive force may drop due to the increase in stress in the thin film due to the increase in thickness, the Ti diffusion prevention layer 1184 may be formed to have a thickness of 100 ⁇ to 1000 ⁇ . It is desirable to.
  • FIG 11 is a graph showing the current-voltage characteristics of the ohmic electrode according to the experimental example and the comparative example of the present invention.
  • a line shows the current of the Ag nano dot layer / Ni / Al / Ti / Au ohmic electrode according to the present example. It is a voltage graph, and B is a current-voltage graph of the Cr / Au ohmic electrode which concerns on this comparative example.
  • the A line shows the light reflectivity of the Ag nano dot layer / Ni / Al / Ti / Au ohmic electrode according to the present experimental example
  • the B line shows the light reflectance of the Cr / Au ohmic electrode according to the present comparative example. It is shown.
  • the I line represents the light reflectivity of the Ag mirror as a reference line.
  • the ohmic electrode 1180 having the Ag nano dot layer / Ni / Al / Ti / Au structure is formed on the nitrogen polarity side of the semiconductor layer 120 and has a low ohmic resistance and high Light reflectance was maintained. This is because the Ag nano dot layer 1181 improves charge injection characteristics to the semiconductor layer 120.
  • the nano-dot layer is formed of at least one of Al and Au instead of Ag in an ohmic electrode having an Ag nano dot layer / Ni / Al / Ti / Au structure, and a Ni-Ti alloy, Ni, instead of Ni.
  • the n-type electrode 230 and the p-type electrode 240 having a / Ti / Cr / Au structure are formed.
  • the nano dot layer may be formed of at least one of Al and Au instead of Ag.
  • Ti at least one of Ti-Al alloy, Ti-Ni alloy, Ta, Al, W, W-Ti alloy is used, and instead of Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb
  • At least one of the materials may be used, and Al described above may be used instead of Au.
  • heat treatment is performed in a range of 150 ° C. to 600 ° C. in an atmosphere containing nitrogen and oxygen. It is desirable to.
  • the ohmic electrode of the Ag nano dot layer / Ti / Cr / Au structure applied to the semiconductor light emitting device according to the fourth embodiment of the present invention can be applied to a semiconductor light emitting device having a horizontal structure.
  • a semiconductor light emitting device according to a fourth embodiment of the present invention in which n-type electrodes and p-type electrodes are horizontally disposed as an example of such a possibility will be described. In this case, a description overlapping with the above-described embodiment will be omitted or briefly described.
  • Ag nanoparticles made of nano-sized dots are formed by forming Ag on the exposed n-type layer 221 and the p-type layer 223 as thin as about 5 to about 50 ⁇ s and then performing heat treatment in an atmosphere containing nitrogen.
  • the dot layer 2231/2241 is formed.
  • the Ag nano dot layer 2231/2241 is formed on the gallium polarity (Ga-face) of the n-type layer 221 and the p-type layer 223.
  • a Ni contact layer 2232/2242, an Al reflective layer 2233/2243, a Ti diffusion barrier layer 2234/2244, and an Au capping layer 2235/2245 are stacked on the Ag nano dot layer 2231/2241.
  • heat treatment is performed in a range of 150 ° C. to 600 ° C. in an atmosphere containing nitrogen and oxygen. It is desirable to.
  • the light generated in the active layer 220 is not absorbed by the n-type electrode 2230 having high reflectivity, as in the horizontal structure, as shown in FIG. Since it can be emitted, the light output can be further improved.

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 발광 구조를 갖는 반도체층; 상기 반도체층 상에 형성된 나노 도트층, 접촉층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 포함하고, 상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되는 반도체 발광 소자 및 이의 제조 방법을 제공한다. 이와 같은 반도체 발광 소자에서 나노 도트층/접촉층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 나노 도트층이 질화물 반도체의 질소 극성면으로 전하 주입 특성을 향상시켜 우수한 오믹 특성을 얻을 수 있으며, 접촉층이 확산 장벽층으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화를 억제하기 때문에 열적 안정성이 우수하다.

Description

반도체 발광 소자 및 이의 제조 방법
본 발명은 반도체 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 외부 구동 전원을 인가하기 위하여 발광 구조의 반도체층 상에 형성된 오믹전극을 구비하는 반도체 발광 소자 및 이의 제조 방법에 관한 것이다.
반도체 발광 소자(Light Emitting Diode; LED)는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하고 저전압 구동이 가능하다. 또한, 충격 및 진동에 강하고, 예열 시간과 복잡한 구동 회로가 필요 없으며, 다양한 형태로 패키징할 수 있다. 특히, 질화물 계열의 반도체 발광 소자는 에너지 밴드 갭(band gap)이 커서 자외선 영역에서 청색/적색에까지 넓은 파장 대역의 광 출력이 가능하고, 물리적/화학적 안정성이 우수하여 고효율 및 고출력을 실현할 수 있을 것으로 많은 주목을 받고 있다. 이러한 질화물 반도체 발광 소자는 기존의 적색, 녹색 발광 소자와 조합될 경우 백색 발광이 가능하여 향후 수년 내에 백열등, 형광등, 수은등과 기존의 백색 조명 수단을 대체할 것으로 기대되고 있다.
그러나, 현재까지 개발된 질화물 반도체 발광 소자는 광 출력, 발광 효율, 가격 측면에서 만족할 만한 수준이 아니며, 더욱 많은 성능 개선이 필요한 실정이다. 특히, 기존의 백색 광원과 비교하여 여전히 낮은 광 출력을 더욱 높일 필요가 있으며, 이에 따른 열적 안정성의 문제점을 극복해야 한다.
한편, 일반적인 질화물 반도체 발광 소자는 사파이어 기판 상에 질화물계 n형층, 질화물계 활성층, 질화물계 p형층을 형성하고, 상기 n형층과 p형층에 전원을 인가하기 위하여 수평으로 두 전극을 배치하여 제조된다. 이러한 수평 구조의 발광 소자는 상대적으로 제조 공정이 단순하여 제조 비용이 저렴한 장점이 있으나, 부도체이고 열전도도가 나쁜 사파이어 기판을 사용하기 때문에 대면적의 전류 인가를 통한 고출력 실현 및 열 축적에 따른 열적 안정성이 저하되는 단점이 있었다.
이러한 단점을 극복하고자 수직 구조의 반도체 발광 소자 및 플립칩형 반도체 발광 소자가 제안되었다. 이 경우 p형 전극에 반사층을 형성하여 활성층에서 생성된 광이 n형 전극을 통해 외부로 방출되게 하고, 사파이어 기판 대신 열전도율이 좋은 금속 기판을 사용함으로써 대면적의 전류 인가 및 신속한 열 배출이 가능하여 고출력 실현 및 열적 안정성을 확보할 수 있다. 이러한 수직 구조의 반도체 발광 소자는 최대 인가 전류를 수평 구조의 반도체 발광 소자에 비해 몇 배 이상 증가시킬 수 있으므로 고출력이 가능하여 기존의 백색 조명 수단을 대체할 수 있는 것으로 평가되고 있다.
한편, 수직 구조의 반도체 발광 소자에서 구동 전압 특성을 향상시키기 위해서는 n형 전극은 저저항 특성을 가져야 한다. 수직 구조의 반도체 발광 소자는 금속 기판 또는 Si, Ge 등의 반도체 기판을 지지 기판으로 사용하고, 레이져 리프트 오프(laser lift-off;LLO) 과정을 통해 사파이어 기판을 제거하는데, 금속 기판과 GaN 박막의 큰 열 팽창 계수 차이 및 웨이퍼 본딩 온도 등의 문제로 레이져 리프트 오프 공정 이후, 고온 열처리가 용이하지 않은 문제점이 있다. 따라서, 종래에는 열처리 과정 없이 상온에서 오믹 형성이 가능한 Cr/Au 및 Ti/Al n형 오믹 전극이 많이 사용되었다. 그러나, 이러한 오믹 전극은 전극 형성 후 SiO2 보호막 형성을 위한 열처리나 대면적 발광다이오드에서 고전류 주입 시 발생하는 열에 의해 오믹 특성이 쉽게 저하되어 구동 전압이 상승되는 문제점이 있다. 또한 Ti/Al 전극에서 Al은 쉽게 산화되며, 각종 용액에 쉽게 식각되는 문제점이 있다. 따라서 증착 직후 낮은 접촉 저항을 나타내며, 열처리 후에도 낮은 접촉저항을 유지할 수 있는 우수한 열적 안정성 특성을 동시에 만족하는 n형 오믹 전극의 개발이 요청되고 있다.
또한, 고전류를 주입하여 광출력을 더욱 향상시키기 위해서는 반도체 발광 소자의 대면적화가 요구되는데, 이때 고전류 주입시 전류 확산 특성을 향상시키기 위해 전극 예를 들어, n형 전극의 면적 또한 점차 증가하게 된다. 그러나, 일반적인 n형 전극인 Cr/Au 또는 Ti/Al은 반사도가 낮은 Cr이나 Ti를 두껍게 사용하기 때문에, n형 전극의 면적이 넓어질수록 활성층에서 나온 빛을 흡수하는 부분이 많아지기 때문에 광출력 향상에 걸림돌로 작용할 수 있다. 따라서, 낮은 오믹 저항을 가지면서 높은 반사도를 나타낼 수 있는 n형 오믹 전극의 개발이 또한 요청되고 있다.
그리고, 수직 구조의 반도체 발광 소자는 모재 기판 상에 질화물 반도체층을 형성한 후 질화물 반도체층의 상부면 즉, 갈륨 극성 면(Ga-face)상에 p형 전극을 형성하고, p형 전극 상에 보조 기판을 부착한 후 모재 기판을 분리하여 질화물 반도체층의 하부면 즉, 질소 극성 면(N-face)에 n형 전극을 형성하는 것이 보통이다. 그러나, 질소 극성 면(N-face)은 갈륨 극성 면(Ga-face)과는 달리 열처리 없이는 좋은 오믹 특성을 기대할 수 없으며, 보조 기판(금속 기판)과 질화물 반도체층의 열팽창 계수 차이로 인하여 열처리 자체도 용이하지 않다. 이처럼, 종래의 질소 극성 면(N-face) 상에 형성한 종래의 Cr/Au 또는 Ti/Al 구조의 전극은 오믹 특성이 좋지 않을 뿐만 아니라, 열적 안정성도 낮은 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로, 열적 안정성이 우수하여 고온의 환경에서도 오믹 특성의 열화가 적고, 질화물 반도체층의 갈륨 극성면뿐만 아니라 질소 극성면에서도 오믹 특성이 우수한 오믹 전극을 구비하는 반도체 발광 소자 및 이의 제조 방법을 제공한다.
본 발명의 일 측면에 따른 반도체 발광 소자는, 발광 구조를 갖는 반도체층; 상기 반도체층 상에 형성된 나노 도트층, 접촉층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극; 을 포함하고, 상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되며, 상기 접촉층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고, 상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성된다.
상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어지는 것이 바람직하다. 이때, 나노 도트층은 5Å 내지 50Å의 두께로 형성되는 것이 바람직하다.
상기 접촉층은 Ti, 상기 확산 방지층은 Cr, 캡핑층은 Au로 형성되는 것이 바람직하다. 이때, 접촉층은 1Å 내지 1000Å의 두께로 형성되고, 확산 방지층은 1000Å 내지 3000Å의 두께로 형성되는 것이 바람직하다.
상기 반도체층은 n형층, 활성층 및 p형층을 포함하고, 상기 오믹 전극은 상기 n형층의 질소 극성면 상에 형성되는 것이 바람직하다.
본 발명의 다른 일 측면에 따른 반도체 발광 소자의 제조 방법은, 발광 구조를 갖는 반도체층을 형성하는 단계; 상기 반도체층의 질소 극성면 상에 나노 도트층을 형성하는 단계; 및 상기 나노 도트층 상에 접촉층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 형성하는 단계; 를 포함하고, 상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성하고, 상기 접촉층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성하고, 상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성하고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성한다.
상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 Ag을 증착한 후 이를 질소 분위기에서 열처리하여 형성하는 것이 바람직하다.
상기 접촉층은 Ti, 상기 확산 방지층은 Cr, 캡핑층은 Au로 형성하는 것이 바람직하다.
본 발명의 또 다른 일 측면에 따른 반도체 발광 소자는, 발광 구조를 갖는 반도체층; 상기 반도체층 상에 형성된 나노 도트층, 접촉층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극;을 포함하고, 상기 나노 도트층은 상기 반도체층의 질소극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되며, 상기 접촉층은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고, 상기 반사층은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성되고, 상기 확산 방지층은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb, W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성된다.
상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어지는 것이 바람직하다. 이때, 나노 도트층은 5Å 내지 50Å의 두께로 형성되는 것이 바람직하다.
상기 접촉층은 Ni, 상기 반사층은 Al, 상기 확산 방지층은 Ti, 상기 캡핑층은 Au로 형성되는 것이 바람직하다. 이때, 접촉층은 1Å 내지 50Å의 두께로 형성되고, 반사층은 100Å 내지 8000Å의 두께로 형성되는 것이 바람직하다.
상기 반도체층은 n형층, 활성층 및 p형층을 포함하고, 상기 오믹 전극은 상기 n형층의 질소 극성면 상에 형성되는 것이 바람직하다.
본 발명의 또 다른 일 측면에 따른 반도체 발광 소자의 제조방법은, 발광 구조를 갖는 반도체층을 형성하는 단계; 상기 반도체층의 질소 극성면 상에 나노 도트층을 형성하는 단계; 및 상기 나노 도트층 상에 접촉층, 반사층, 확산 방지층 및 캡핑층을 형성하는 단계; 를 포함하고, 상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성하고, 상기 접촉층은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질로 형성하고, 상기 반사층은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성하고, 상기 확산 방지층은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성하고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성한다.
상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 Ag을 증착한 후 이를 질소 분위기에서 열처리하여 형성하는 것이 바람직하다.
상기 접촉층은 Ni, 상기 반사층은 Al, 상기 확산 방지층은 Ti, 상기 캡핑층은 Au로 형성하는 것이 바람직하다.
본 발명에 따른 나노 도트층/접촉층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 나노 도트층이 질화물 반도체의 질소 극성면으로 전하 주입 특성을 향상시켜 우수한 오믹 특성을 얻을 수 있으며, 접촉층이 확산 장벽층으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화를 억제하기 때문에 열적 안정성이 우수하다.
또한, 본 발명에 따른 나노 도트층/접촉층/반사층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 반사도가 우수하여 광 흡수에 따른 광 출력의 저하를 방지할 수 있으며, 별도의 열처리 없이도 오믹 특성이 우수하여 고전류 인가에 따른 고출력이 가능하다.
특히, 본 발명에 따른 나노 도트층/접촉층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은, 오믹 특성이 좋지 않고 금속 기판과 질화물 반도체의 열팽창 계수 차이로 인하여 열처리를 통해서도 오믹 특성을 향상시키기 곤란한 수직 구조의 반도체발광 소자에 더욱 적합하게 사용할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 발광 소자의 제조 공정을 나타낸 단면도.
도 6은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프.
도 7은 본 발명의 실험예와 비교예에 따른 오믹 전극의 접촉 저항 변화를 나타낸 그래프.
도 8은 본 발명의 실험예와 비교예에 따른 오믹 전극이 적용된 반도체 발광 소자의 전류-전압 특성을 나타낸 그래프.
도 9는 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 10은 본 발명의 제 2 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도.
도 11은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프.
도 12는 본 발명의 실험예와 비교예에 따른 오믹 전극의 광 반사도를 나타낸 그래프.
도 13은 본 발명의 제3 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 14 내지 도 16은 본 발명의 제3 실시예에 따른 반도체 발광 소자의 제조공정을 나타낸 단면도.
도 17은 본 발명의 제 4 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 18은 본 발명의 제 4 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도.
도 19는 본 발명의 제 1 변형예에 따른 반도체 발광 소자를 나타낸 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일 요소를 지칭하도록 하였다. 또한, 층,막, 영역, 판 등의 부분이 다른 부분 "상부에" 또는 "위에" 있다고 표현되는 경우는 각 부분이 다른 부분의 "바로 상부" 또는 "바로 위에" 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
<제 1 실시예>
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 1을 참조하면, 상기 반도체 발광 소자는 n형층(121), 활성층(122), p형층(123)을 구비하는 반도체층(120)과, 상기 n형층(121) 상면에 형성된 n형 전극(180)과, 상기 p형층(123) 하면에 형성된 p형 전극(130)을 포함하고, 상기 p형 전극(130) 하면에 부착된 지지 기판(170)을 더 포함할 수 있다. 여기서, n형 전극(180)은 반도체층(120) 상에 형성된 나노 도트층(nano dot-type layer)(181), 접촉층(182), 확산 방지층(183), 캡핑층(184)을 포함하며, 상기 반도체층(120)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다.
반도체층(120)은 n형층(121), 활성층(122) 및 p형층(123)을 포함하며, 상기 n형층(121), 활성층(122) 및 p형층(123)은 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중에서 적어도 하나로 형성될 수 있다. 예를 들어, 본 실시예에서는 n형층(121) 및 p형층(123)은 GaN 막으로 형성되고, 활성층(122)은 InGaN 막으로 형성된다.
여기서, n형층(121)은 전자를 제공하는 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 전술한 반도체 박막에 n형 도펀트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 그리고, p형층(123)은 정공을 제공하는 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다.
그리고, 활성층(220)은 n형층(210)에서 제공된 전자와 p형층(230)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로서, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 또는 다중 양자 우물(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(220)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다. 예를 들어, 본 실시예에서는 GaN 박막을 증착한 후 n형 불순물을 주입하여 n형층(121)을 형성하고, 그 위에 장벽층인 GaN 박막과 우물층인 InGaN 박막을 교대로 증착하여 다중 우물 구조의 활성층(122)을 형성하고, 그 위에 다시 GaN 박막을 증착한 후 p형 불순물을 주입하여 p형층(123)을 형성함으로써, 발광 구조의 반도체 층(120)을 형성하였다.
n형 전극(180)과 p형 전극(130)은 수직 방향으로 배치되고, 상기 p형 전극(130)은 활성층(122)에서 생성된 광을 반사시켜 대부분의 광이 n형층(121) 방향을 통해 외부로 출사되게 하는 반사면을 이룬다. 상기 n형 전극(180)은 반도체층(120)의 질소 극성 면(N-face) 상에 형성되는 나노 도트층(181), 접촉층(182), 확산 방지층(183) 및 캡핑층(184)을 포함하는 다층 구조의 오믹 전극으로 형성된다.
이때, 나노 도트층(181)은 Ag, Al 및 Au 중 적어도 하나의 물질을 질소를 포함하는 분위기에서 열처리하여 형성할 수 있다. 또한, 접촉층(182)은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성될 수 있고, 확산 방지층(183)은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성될 수 있다. 또한, 캡핑층(184)은 Au, Al 중 적어도 하나의 물질로 형성될 수 있다. 예를 들어, 본 실시예의 n형 전극(180)은 나노 도트층(181)이 Ag, 접촉층이 Ti, 확산 방지층이 Cr, 캡핑층이 Au로 형성된다.
지지 기판(170)은 반도체층(120)의 성장 기판 즉, 모재 기판이 제거됨에 따라 전체 구조물(120,130,180)을 지지하는 역할을 한다. 이러한 지지 기판(170)이 p형 전극(130)의 하면에 부착되도록 지지 기판(170)과 p형 전극(130) 사이에는 캡핑층(160), 접합층(150), 확산 방지층(140)이 형성될 수 있다. 상기 확산 방지층(140)은 p형 전극(130)과 지지 기판(170)의 접착 공정시 열에 의해 p형 전극(130)의 형성 물질(120)이 인접층으로 확산되는 것을 방지하기 위해 사용된다.
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정에 대하여 도 2 내지 도 5를 참조하여 설명하면 다음과 같다. 여기서, 도 2 내지 도 5는 본 발명의 제 1실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.
도 2를 참조하면, 준비된 기판(110) 상에 n형층(121), 활성층(122) 및 p형층(123)을 순차적으로 적층하여 다층 구조의 반도체층(120)을 형성한다. 상기 기판(110)으로는 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 또는 갈륨 인화물(GaP) 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 보다 바람직하다.
도 3을 참조하면, 상기 반도체층(120) 상에 금속막을 증착하여 p형 전극(130)을 형성하고, 상기 p형 전극(130) 상에 확산 방지층(140), 접합층(150), 캡핑층(160)을 형성한 후 접착 공정을 통해 지지 기판(170)을 부착한다.
본 실시예는 지지 기판(170)의 부착을 위해 가열 접착 공정을 실시하였으며, 가열 과정에서 p형 전극(130)의 형성 물질이 확산되는 것을 방지하기 위하여 p형 전극(130) 상에 확산 방지층(140)을 형성하였다. 한편, 활성층(122)에서 생성된 광 의 대부분이 n형층(121) 방향으로 출사되도록 상기 p형 전극(130)은 광 반사도가 우수한 반사성 도전막 예를 들어, Ag 또는 Au 등으로 형성하는 것이 바람직하고, 지지 기판(170)은 금속 기판, 또는 Si, Ge 등의 반도체 기판을 사용하는 것이 바람직하다.
도 4를 참조하면, 레이저를 이용한 리프트 오프(lift off) 공정을 실시하여 모재 기판(110)을 분리 제거한다. 이어, 도 5와 같이, 지지 기판(170)이 아래로 향하도록 뒤집은 다음 지지 기판(170)의 상부에 부착된 반도체층(120)을 메사 식각(Mesa Etching)하고, 실시예에 따라, 후속하여 형성될 n형 전극(180)과의 계면 접착력을 향상시키기 위하여 반도체층(120)에 대한 표면 처리를 추가할 수 있다.
다시 도 5를 참조하면, 노출된 반도체층(120)의 n형층(121) 표면에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노크기의 도트들로 이루어진 Ag 나노 도트층(181)을 형성한다. 상기 Ag 나노 도트층(181)은 n형층(121)의 질소 극성 면(N-face)에 형성된다. 이어, Ag 나노 도트층(181) 상에 Ti 접촉층(182), Cr 확산 방지층(183) 및 Au 캡핑층(184)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ti/Cr/Au 구조의 n형 전극(180)을 형성한다.
이때, 상기 Ag 나노 도트층(181)은 두께가 5Å 미만일 경우에는 도트 크기가 너무 작아 전류 주입 효율이 낮아지며, 50Å을 초과할 경우에는 도트 자체의 형성이 어렵기 때문에 5Å 내지 50Å의 두께로 형성하는 것이 바람직하다. 상기 Ti 접촉층(182)은 두께가 1Å 미만이면 접촉층 역할을 할 수 없으며, 1000Å을 초과하면 두께 증가로 인한 박막 내 스트레스 증가로 접착력이 하락할 수 있기 때문에 1Å 내지 1000Å의 두께로 형성하는 것이 바람직하다. 상기 Cr 확산 방지층(183)은 두께가 1000Å 미만이면 확산(migration) 방지 역할이 미흡하고 3000Å을 초과하면 비저항 증가로 전기적 특성이 하락할 수 있기 때문에 1000Å 내지 3000Å의 두께로 형성하는 것이 바람직하다. 상기 Au 캡핑층(184)은 두께가 1000Å 미만이면 와이어본딩(wire bonding)에 적합하지 않으며, 10000Å을 초과하면 제조 비용이 상승하기 때문에 1000Å 내지 10000Å의 두께로 형성하는 것이 바람직하다. 또한, 상기 n형전극(180)의 전체 두께는 1000Å 내지 10000Å이 되도록 형성하는 것이 바람직하다. 예를 들어, 본 실시예는 전자선 증착 장치(e-beam evaporator)를 이용하여 반도체층(120) 상에 Ag 나노 도트층/Ti 접촉층/Cr 확산 방지층/Au 캡핑층을 순서대로 20Å/500Å/1000Å/5000Å 두께로 형성하였다.
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(180) 및 p형 전극(130)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 추가로 실시할 수도 있다.
한편, 상기의 제 1 실시예에 따른 반도체 발광 소자에서 반도체층(120)과 오믹 접촉을 이루는 n형 전극(180)의 특성을 알아보기 위하여 실험예와 비교예를 들어 설명하면 다음과 같다. 상기 실험예는 본 발명의 제 1 실시예에 따른 Ag 나노 도트층/Ti/Cr/Au 오믹 전극을 사용하였고, 상기 비교예는 종래의 일반적인 Cr/Au 오믹 전극을 사용하였다.
도 6은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프로서, 증착 직후와 대략 350℃의 질소 분위기에서 1분간 열처리한 후의 전류-전압 특성을 측정하여 나타낸 그래프이다.
도 6을 참조하면, 증착 직후 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극과 본 발명의 비교예인 Cr/Au 오믹 전극은 거의 비슷한 전류-전압 곡선을 보여준다. 그러나, 열처리 직후 Cr/Au 전극의 전류-전압 곡선은 많이 열화된 반면, Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 증착 직후의 전류-전압 곡선은 거의 그대로 유지된다. 상기 전류-전압 곡선의 기울기(I/V)의 역수는 저항(R)을 의미하는 것으로, 이를 통해 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극이 본 발명의 비교예인 종래의 Cr/Au 오믹 전극보다 저항 변화가 적어 열적 안정성이 우수함을 확인할 수 있다. 따라서, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 열적 안정성이 높아 고온 환경에서도 저저항의 오믹 특성이 유지됨으로써 반도체층에 보다 높은 전류를 인가할 수 있어 발광 소자의 광 출력을 더욱 높일 수 있다.
도 7은 본 발명의 실험예와 비교예에 따른 오믹 전극의 접촉 저항 변화를 나타낸 그래프로서, 질소 분위기에서 열처리 온도를 달리하여 접촉 저항 변화를 계산하여 나타낸 그래프이다.
오믹 전극의 전기적 특성을 알아보기 위하여 쇼트키(shottky) 교수가 제안한 TLM 방법을 통하여 접촉 저항을 계산한다. 상기 TLM 방법은 거리가 d1, d2, d3, 그리고 d4로 각각 구분되어 있는 두 금속 전극 간의 전류(I)-전압(V) 곡선을 측정하여 0V에서의 저항 RT를 구한다. 이렇게 측정된 RT를 거리에 따라서 그래프를 그린 후, 외삽을 행하면 다음의 식들을 통해 접촉 저항을 계산할 수 있다.
Figure PCTKR2010006056-appb-I000001
(여기서, RT는 각각의 금속 전극 간의 저항 [Ω], RS는 반도체층의 면 저항[Ω], d는 금속 전극 간의 거리, Z는 금속 전극의 폭, 그리고 ρC 는 접촉 저항을 의미한다.)
도 7을 참조하면, 증착 직후 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 7.4 x 10-5Ωcm2 로 낮은 접촉 저항값을 보였고, 본 발명의 비교예인 Cr/Au 오믹 전극 또한 8.3 x 10-5Ωcm2로 거의 같은 낮은 접촉 저항값을 보였다. 그러나, 350℃의 질소 분위기 열처리 후 Cr/Au 전극은 3.53 x 10-1Ωcm2로 접촉 저항값이 급격하게 증가하였지만, Ti/Cr/Au 오믹 전극은 4.7 x 10-4Ωcm2로 여전히 낮은 접촉 저항값을 유지하였다. 이 결과를 통해서도 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극이 본 발명의 비교예인 종래의 Cr/Au 오믹 전극보다 열적 안정성이 우수함을 확인할 수 있었다.
도 8은 본 발명의 실험예와 비교예에 따른 오믹 전극이 적용된 반도체 발광 소자의 전류-전압 특성을 나타낸 그래프로서, 대략 350℃의 질소 분위기에서 1분간 열처리한 Ag 나노 도트층/Ti/Cr/Au 전극과 Cr/Au 전극을 사용하였다.
도 8을 참조하면, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극을 사용한 반도체 발광 소자의 전류-전압 특성이 본 발명의 비교예인 Cr/Au 오믹 전극을 사용한 반도체 발광 소자의 전류-전압 특성보다 더 우수함을 확인할 수 있으며, 본 발명의 실험예인 Ag 나노 도트층/Ti/Cr/Au 오믹 전극은 20mA 주입 전류 조건에 서 ~ 2.8V의 매우 우수한 구동 전압 특성을 나타내었다.
이와 같이 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(180)은 Ag 나노 도트층(181)이 반도체층(120)으로의 전하 주입 특성을 향상시켜 주고, Ti 접촉층(182)이 n형층(121)과 Cr/Au 전극(183,184) 사이에서 확산 장벽(diffusion barrier)으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화(intermixing)을 억제하기 때문에 열적 안정성이 우수하다. 따라서, Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극을 사용한 반도체 발광 소자는 더 낮은 구동 전압 특성을 갖게 되며, 열적 안정성이 향상된다. 그리고, 이러한 결과는 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극에서 Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성하고, Ti 대신에 전술한 Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Cr 대신에 전술한 Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 물질을 사용하고, Au 대신에 전술한 Al을 사용하더라도 이와 유사한 실험 결과를 얻을 수 있었다.
<제 2 실시예>
도 9는 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 9를 참조하면, 상기 반도체 발광 소자는 n형층(121), 활성층(122), p형층(123)을 구비하는 반도체층(120)과, 상기 n형층(121) 상면에 형성된 n형 전극(1180)과, 상기 p형층(123) 하면에 형성된 p형 전극(130)을 포함하고, 상기 p형 전극(130) 하면에 부착되어 전체 구조물(120,130,1180)을 지지하는 지지 기판(170)을 더 포함한다. 여기서, n형 전극(1180)은 반도체층(120) 상에 형성된 나노 도트층(nano dot-type layer)(1181), 접촉층(1182), 반사층(1183), 확산 방지층(1184) 및 캡핑층(1185)을 포함하며, 상기 반도체층(120)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다.
반도체층(120)은 n형층(121), 활성층(122) 및 p형층(123)을 포함하며, 상기 n형층(121), 활성층(122) 및 p형층(123)은 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중에서 적어도 하나로 형성될 수 있다. 예를 들어, 본 실시예에서는 n형층(121) 및 p형층(123)은 GaN 막으로 형성되고, 활성층(122)은 InGaN 막으로 형성된다. 상기 n형층(121), 활성층(122) 및 p형층(123)을 포함하는 반도체층(120)에 대한 설명은 이전 실시예에서와 동일하므로, 중복되는 설명은 생략하기로 한다.
상기 n형 전극(1180)은 구동 전원의 음 전위에 연결되어 반도체층(120)의 n형 층(121)에 전자를 주입하는 역할을 하고, p형 전극(130)은 구동 전원의 양 전위에 연결되어 반도체층(120)의 p형층(123)에 정공을 주입하는 역할을 한다. 특히, 본 실시예의 n형 전극(1180)과 p형 전극(130)은 수직으로 배치되고, 상기 p형 전극(130)은 활성층(122)에서 생성된 광을 반사시켜 대부분의 광이 n형층(121) 방향을 통해 외부로 출사되게 하는 반사면을 이룬다. 또한, n형 전극(1180)은 반도체층(120)의 질소 극성 면(N-face) 상에 형성되는 나노 도트층(1181), 접촉층(1182), 반사층(1183), 확산 방지층(1184) 및 캡핑층(1185)을 포함하는 다층 구조의 오믹 전극으로 형성된다.
이때, 나노 도트층(1181)은 Ag, Al 및 Au 중 적어도 하나의 물질을 질소를 포함하는 분위기에서 열처리하여 형성할 수 있다. 또한, 접촉층(1182)은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질로 형성할 수 있고, 상기 반사층(1183)은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성할 수 있다. 또한, 확산 방지층(1184)은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성할 수 있고, 캡핑층(1185)은 Au, Al 중 적어도 하나의 물질로 형성할 수 있다. 예를 들어, 본 실시예의 n형 전극(1180)은 나노 도트층(1181)이 Ag, 접촉층(1182)이 Ni, 반사층(1183)이 Al, 확산 방지층(1184)이 Ti, 캡핑층(1185)이 Au로 형성된다.
지지 기판(170)은 반도체층(120)의 성장 기판 즉, 모재 기판이 제거됨에 따라 전체 구조물(120,130,1180)을 지지하는 역할을 한다. 이러한 지지 기판(170)이 p형 전극(130)의 하면에 부착되도록 지지 기판(170)과 p형 전극(130) 사이에는 보호층(160), 접합층(150), 확산 방지층(140)이 형성될 수 있다. 상기 확산 방지층(140)은 p형 전극(130)과 지지 기판(170)의 접착 공정시 열에 의해 p형 전극(130)의 형성 물질(120)이 인접층으로 확산되는 것을 방지하기 위해 사용된다.
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정과 관련하여, 제조 공정 일부는 이전 실시예에서 도 2 내지 4를 참조하여 설명된 것과 동일하며, 다만, 반도체층(120) 상에 Ag 나노 도트층/Ni/Al/Ti/Au 구조의 n형 전극(1180)을 형성하는 점이 상이하다. 설명의 간략화를 위하여 중복되는 부분의 설명은 생략하고, 도 10을 참조하여 상이한 제조 공정 부분만을 설명하기로 한다. 여기서, 도 10은 제2 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.
즉, 도 10을 참조하면, 노출된 반도체층(120)의 n형층(121) 표면에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(1181)을 형성한다. 상기 Ag 나노 도트층(1181)은 n형층(121)의 질소 극성 면(N-face)에 형성된다. 이어, Ag 나노 도트층(1181) 상에 Ni 접촉층(1182), Al 반사층(1183), Ti 확산 방지층(1184), Au 캡핑층(1185)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ni/Al/Ti/Au 구조의 n형 전극(1180)을 형성한다.
이때, 상기 Ag 나노 도트층(1181)은 두께가 5Å 미만일 경우에는 도트 크기가 너무 작아 전류 주입 효율이 낮아지며, 50Å을 초과할 경우에는 도트 자체의 형성이 어렵기 때문에 5Å 내지 50Å의 두께로 형성하는 것이 바람직하다. 상기 Ni 접촉층(1182)은 두께가 1Å 미만이면 접촉층 역할을 할 수 없으며, 50Å을 초과하면 광 흡수로 인해 광 투과도가 저하되기 때문에 1Å 내지 50Å의 두께로 형성하는 것이 바람직하다. 상기 Al 반사층(1183)은 높은 광 반사도를 얻기 위해 최소 500 Å 이상의 두께가 요구되는데, 8000 Å을 초과하면 Al의 확산(migration)에 의해 전극의 열적 안정성이 저하될 수 있으므로 500Å 내지 8000Å의 두께로 형성하는 것이 바람직하다. 상기 Ti 확산 방지층(1184)은 두께가 100Å 미만이면 Al 입자의 확산을 효과적으로 방지하기 어려우며, 1000Å을 초과하면 두께 증가로 인한 박막 내 스트레스 증가로 인해 접착력이 떨어질 수 있기 때문에 100Å 내지 1000Å의 두께로 형성하는 것이 바람직하다. 상기 Au 캡핑층(1185)은 두께가 1000Å 미만이면 와이어 본딩(wire bonding)에 적합하지 않으며, 10000Å을 초과하면 제조 비용이 상승하기 때문에 1000Å 내지 10000Å의 두께로 형성하는 것이 바람직하다. 또한, 상기 n형 전극(1180)의 전체 두께는 1000Å 내지 10000Å이 되도록 형성하는 것이 바람직하다. 예를 들어, 본 실시예는 전자선 증착 장치(e-beam evaporator)를 이용하여 반도체층(120) 상에 Ag 나노 도트층/Ni 접촉층/Al 반사층/Ti 확산 방지층/Au 캡핑층을 순서대로 20Å/10Å/2000Å/200A/5000Å 두께로 형성하였다.
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(1180) 및 p형 전극(130)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 추가로 실시할 수도 있다.
한편, 상기의 제 2 실시예에 따른 반도체 발광 소자에서 반도체층(120)과 오믹 접촉을 이루는 오믹 전극(1180)의 특성을 알아보기 위하여 실험예와 비교예를 들어 설명하면 다음과 같다. 상기 실험예는 본 발명의 제 2 실시예에 따른 Ag 나노도트층/Ni/Al/Ti/Au 오믹 전극을 사용하였고, 상기 비교예는 종래의 일반적인 Cr/Au 오믹 전극을 사용하였다.
도 11은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프로서, A 선은 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극의 전류-전압 그래프이고, B 선은 본 비교예에 따른 Cr/Au 오믹 전극의 전류-전압 그래프이다.
오믹 전극의 전기적 특성을 알아보기 위하여, 전술한 바와 같이, 쇼트키(shottky) 교수가 제안한 TLM 방법을 통하여 오믹 저항을 계산한다.
도 11의 전류-전압 그래프 및 상기의 TLM 방법을 통하여 오믹 전극의 오믹 저항을 계산해 보면, 본 비교예에 Cr/Au 오믹 전극은 오믹 저항이 대략 8.3 x 10-5Ωcm2 인 반면, 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극은 오믹 저항은 7.4 x 10-5Ωcm2 이다. 이처럼, 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극은 증착후 추가적인 열처리 공정 없이도 본 비교예인 종래의 Cr/Au 오믹 전극보다 오믹 저항이 낮기 때문에 구동 전압을 낮춰 발광 소자의 소비 전력을 낮출 수 있다.
도 12는 본 발명의 실험예와 비교예에 따른 오믹 전극의 광 반사도를 나타낸 그래프로서, 460nm 파장 대역에서의 광 반사도를 측정하였다. 도 12의 그래프에서 A선은 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극의 광 반사도를 나타낸 것이고, B 선은 본 비교예에 따른 Cr/Au 오믹 전극의 광 반사도를 나타낸 것이다. 이때, I 선은 기준선으로서 Ag 미러(mirror)의 광 반사도를 나타낸 것이다.
도 12를 참조하면, 본 비교예에 따른 Cr/Au 오믹 전극은 대략 55%의 낮은 광 반사도를 보여주는데 비하여(B 선), 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극은 대략 88%의 높은 광 반사도를 보여준다(A 선). 따라서, 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극은 광의 흡수를 줄일 수 있기 때문에 외부로의 광출력을 더욱 향상시킬 수 있다.
이와 같이 Ag 나노 도트층/Ni/Al/Ti/Au 구조의 오믹 전극(1180)은 반도체층(120)의 질소 극성 면에 형성되고, 추가적인 열처리 공정을 거치지 않았음에도 불구하고, 낮은 오믹 저항 및 높은 광 반사도를 유지하였다. 이는 Ag 나노 도트층(1181)이 반도체층(120)으로의 전하 주입 특성을 향상시켜 주기 때문이다. 그리고, 이러한 결과는 Ag 나노 도트층/Ni/Al/Ti/Au 구조의 오믹 전극에서 Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성하고, Ni 대신에 Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Al 대신에 Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질을 사용하고, Ti 대신에 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막을 사용하고, Au 대신에 Al을 사용하더라도 이와 유사한 실험 결과를 얻을 수 있었다.
<제3 실시예>
한편, 본 발명의 제3 실시예에 따른 반도체 발광 소자에 적용된 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극은 수평 구조의 반도체 발광 소자에도 적용될 수 있다. 하기에서는, 이러한 가능성의 일예로 n형 전극과 p형 전극이 수평 구조로 배치된 본 발명의 제3 실시예에 따른 반도체 발광 소자에 대하여 설명한다. 이때, 전술한 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.
도 13은 본 발명의 제3 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 13을 참조하면, 상기 반도체 발광 소자는 기판(210) 상에 순차로 형성된 n형층(221), 활성층(222), p형층(223)을 포함하는 반도체층(220)과, 상기 n형층(221)의 노출 영역에 형성된 n형 전극(230)과, 상기 p형층(223) 상에 형성된 p형 전극(240)을 포함한다. 여기서, n형 전극(230)과 p형 전극(240) 중 적어도 하나는 반도체층(220) 상에 형성된 나노 도트층(231/241), 접촉층(232/242), 확산 방지층(233/243) 및 캡핑층(234/244)을 포함하며, 상기 반도체층(120)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다.
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정에 대하여 도 14 내지 도 16을 참조하여 설명하면 다음과 같다. 여기서, 도 14 내지 도 16은 본 발명의 제3 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.
도 14를 참조하면, 준비된 기판(210) 상에 n형층(221), 활성층(222) 및 p형층(223)을 적층하여 다층 구조의 반도체층(220)을 형성한다. 상기 기판(210)으로는 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 아연 산화물 기판, 갈륨 비소화물 기판 또는 갈륨 인화 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 보다 바람직하다.
상기 반도체층(220)으로는 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중 하나를 사용하는 것이 바람직하다. 본 실시예에서는 GaN 막을 증착한 후 n형 불순물을 주입하여 n형층(221)을 형성하고, 그 위에 장벽층인 GaN 막과 우물층인 InGaN 막을 교대로 증착하여 다중 우물 구조의 활성층(222)을 형성하고, 그 위에 다시 GaN 막을 증착한 후 p형 불순물을 주입하여 p형층(223)을 형성하였다. 도시하지는 않았지만, 상기 기판(210)과 n형층(221) 사이에는 버퍼층이 추가로 형성될 수 있는데, 상기 버퍼층은 기판(210)과 n형층(221) 간의 격자 부정합에 따른 스트레스를 완화시켜 주어 후속하여 형성될 n형층(221)의 원활한 성장을 도와준다.
도 15를 참조하면, 상기 p형층(223) 및 활성층(222)의 일부 영역을 메사 식각하여 n형 전극(230)이 형성될 n형층(221)의 일부 영역을 노출시킨다. 이어, 후속층과의 계면 특성을 향상시키기 위하여 반도체층(220)에 대한 표면 처리를 실시할 수 있다.
도 16을 참조하면, 노출된 n형층(221) 및 p형층(223) 표면 상에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(231/241)을 형성한다. 이때, 상기 Ag 나노 도트층(231/241)은 n형층(221) 및 p형층(223)의 갈륨 극성 면(Ga-face)에 형성된다. 이어, Ag 나노 도트층(231/241) 상에 Ti 접촉층(232/242), Cr 확산 방지층(233/243) 및 Au 캡핑층(234/244)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ti/Cr/Au 구조의 n형 전극(230) 및 p형 전극(240)을 형성한다. 이때, Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성할 수 있다. 또한, Ti 대신에Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Cr 대신에 Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 물질을 사용하고, Au 대신에 전술한 Al을 사용할 수도 있다.
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(230) 및 p형 전극(240)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 실시하는 것이 바람직하다.
이와 같은 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(230/240)은 Ag 나노 도트층(231/241)이 반도체층(220)으로의 전하 주입 특성을 향상시켜 주고, Ti 접촉층(232/242)이 n형층과 Cr/Au 전극(233/243,234/244) 사이에서 확산 장벽으로 작용하여 질소 분위기 열처리 및 고온, 고전류 주입 조건에서 발생하는 열에 의한 열화를 억제하기 때문에 열적 안정성이 우수하다. 따라서, Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극(230/240)을 사용한 반도체 발광 소자는 더 낮은 구동 전압 특성을 갖게 되며, 열적 안정성이 향상된다.
<제 4 실시예>
한편, 본 발명의 제 4 실시예에 따른 반도체 발광 소자에 적용된 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극은 수평 구조의 반도체 발광 소자에도 적용될 수 있다. 하기에서는, 이러한 가능성의 일예로 n형 전극과 p형 전극이 수평으로 배치된 본 발명의 제 4 실시예에 따른 반도체 발광 소자에 대하여 설명한다. 이때, 전술한 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.
도 17은 본 발명의 제 4 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 17을 참조하면, 상기 반도체 발광 소자는 기판(210) 상에 순차로 형성된 n형층(221), 활성층(222), p형층(223)을 포함하는 반도체층(220)과, 상기 n형층(121)의 노출 영역에 형성된 n형 전극(2230)과, 상기 p형층(223) 상에 형성된 p형 전극(2240)을 포함한다. 여기서, n형 전극(2230)과 p형 전극(2240) 중 적어도 하나는 반도체층(220) 상에 형성된 나노 도트층(2231/2241), 접촉층(2232/2242), 반사층(2233/2243), 확산 방지층(2234/2244) 및 캡핑층(2235/2245)을 포함하며, 상기 반도체층(220)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다.
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정과 관련하여, 제조 공정 일부는 제 3 실시예에서 도 14 내지 15를 참조하여 설명된 것과 동일하며, 다만, 반도체층(220) 상에 Ag 나노 도트층/Ni/Al/Ti/Au 구조를 갖는 n형 전극(2230) 및/또는 p형 전극(2240)을 형성하는 점이 상이하다. 설명의 간략화를 위하여 중복되는 부분의 설명은 생략하고, 도 18을 참조하여 상이한 제조 공정 부분만을 설명하기로 한다. 여기서, 도 18은 제4 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.
도 18을 참조하면, 노출된 n형층(221) 및 p형층(223) 표면 상에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(2231/2241)을 형성한다. 이때, 상기 Ag 나노 도트층(2231/2241)은 n형층(221) 및 p형층(223)의 갈륨 극성 면(Ga-face)에 형성된다. 이어, Ag 나노 도트층(2231/2241) 상에 Ni 접촉층(2232/2242), Al 반사층(2233/2243), Ti 확산 방지층(2234/2244), Au 캡핑층(2235/2245)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ni/Al/Ti/Au 구조를 갖는 n형 전극(2230) 및 p형 전극(2240)을 형성한다. 이때, Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성할 수 있다. 또한, Ni 대신에 Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Al 대신에 Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질을 사용하고, Ti 대신에 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막을 사용하고, Au 대신에 Al을 사용할 수 있다.
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(2230) 및 p형 전극(2240)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 실시하는 것이 바람직하다.
이와 같이 제조된 수평 구조의 반도체 발광 소자는, 도 18과 같이 활성층(222)에서 생성된 광이 높은 광 반사도를 가지는 n형 전극(2230)에서 흡수되지 않고 대부분 반사되어 외부로 방출될 수 있기 때문에 광출력이 더욱 향상될 수 있다.
도 19는 본 발명의 제 1 변형예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 19를 참조하면, 상기 반도체 발광 소자는 상면에 난반사 패턴(211)이 형성된 기판(210) 상에 반도체층(220)이 형성된다. 상기 난반사 패턴(211)은 반구형 구조로 형성되는 것이 바람직하며, 이러한 반구형 패턴(211)은 활성층(222)에서 생성된 광의 난반사를 유도하기 때문에 외부로의 광출력을 더욱 향상시킬 수 있다.
이와 같이 제조된 수평 구조의 반도체 발광 소자는, 도 19와 같이 수평 구조에서와 동일하게 활성층(220)에서 생성된 광이 높은 반사도를 가지는 n형 전극(2230)에서 흡수되지 않고 대부분 반사되어 외부로 방출될 수 있기 때문에 광출력이 더욱 향상될 수 있다.
이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다.
따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.
<부호의 설명>
110, 210: 모재 기판 170: 지지 기판
120, 220: 반도체층 121, 221: n형층
122, 222: 활성층 123, 223: p형층
130, 240, 2240: p형 전극 180, 230, 2230: n형 전극

Claims (21)

  1. 발광 구조를 갖는 반도체층;
    상기 반도체층 상에 형성된 나노 도트층, 접촉층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극; 을 포함하고,
    상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되며,
    상기 접촉층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고,
    상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고,
    상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성되는 반도체 발광 소자.
  2. 청구항 1에 있어서,
    상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어진 반도체 발광 소자.
  3. 청구항 1에 있어서,
    상기 나노 도트층은 5Å 내지 50Å의 두께로 형성되는 반도체 발광 소자.
  4. 청구항 1에 있어서,
    상기 접촉층은 Ti, 상기 확산 방지층은 Cr, 캡핑층은 Au로 형성되는 반도체발광 소자.
  5. 청구항 1에 있어서,
    상기 접촉층은 1Å 내지 1000Å의 두께로 형성되는 반도체 발광 소자.
  6. 청구항 1에 있어서,
    상기 확산 방지층은 1000Å 내지 3000Å의 두께로 형성되는 반도체 발광 소자.
  7. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 반도체층은 n형층, 활성층 및 p형층을 포함하고,
    상기 오믹 전극은 상기 n형층의 질소 극성면 상에 형성되는 반도체 발광 소자.
  8. 발광 구조를 갖는 반도체층을 형성하는 단계;
    상기 반도체층의 질소 극성면 상에 나노 도트층을 형성하는 단계; 및
    상기 나노 도트층 상에 접촉층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 형성하는 단계; 를 포함하고,
    상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성하고,
    상기 접촉층은 Ti, Ti-Al 합금, Ti-Ni 합금, Ta, Al, W, W-Ti 합금 중 적어도 하나의 물질로 형성하고,
    상기 확산 방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb 중 적어도 하나의 금속층, 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성하고,
    상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성하는 반도체 발광 소자의 제조 방법.
  9. 청구항 8에 있어서,
    상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 Ag을 증착한 후 이를 질소 분위기에서 열처리하여 형성하는 반도체 발광 소자의 제조 방법.
  10. 청구항 8에 있어서,
    상기 접촉층은 Ti, 상기 확산 방지층은 Cr, 캡핑층은 Au로 형성하는 반도체 발광 소자의 제조 방법.
  11. 청구항 8에 있어서,
    상기 오믹 전극의 형성 전에 상기 반도체층에 대한 표면 처리를 실시하는 단계; 를 더 포함하는 반도체 발광 소자의 제조 방법.
  12. 발광 구조를 갖는 반도체층;
    상기 반도체층 상에 형성된 나노 도트층, 접촉층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극; 을 포함하고,
    상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Ag 중 적어도 하나의 물질로 형성되며,
    상기 접촉층은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고,
    상기 반사층은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성되고,
    상기 확산 방지층은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb, W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고,
    상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성되는 반도체 발광 소자.
  13. 청구항 12에 있어서,
    상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어진 반도체 발광 소자.
  14. 청구항 12에 있어서,
    상기 나노 도트층은 5Å 내지 50Å의 두께로 형성되는 반도체 발광 소자.
  15. 청구항 12에 있어서,
    상기 접촉층은 Ni, 상기 반사층은 Al, 상기 확산 방지층은 Ti, 상기 캡핑층은 Au로 형성되는 반도체 발광 소자.
  16. 청구항 12에 있어서,
    상기 접촉층은 1Å 내지 50Å의 두께로 형성되는 반도체 발광 소자.
  17. 청구항 12에 있어서,
    상기 반사층은 100Å 내지 8000Å의 두께로 형성되는 반도체 발광 소자.
  18. 청구항 12 내지 청구항 16 중 어느 한 항에 있어서,
    상기 반도체층은 n형층, 활성층 및 p형층을 포함하고,
    상기 오믹 전극은 상기 n형층의 질소 극성면 상에 형성되는 반도체 발광 소자.
  19. 발광 구조를 갖는 반도체층을 형성하는 단계;
    상기 반도체층의 질소 극성면 상에 나노 도트층을 형성하는 단계; 및
    상기 나노 도트층 상에 접촉층, 반사층, 확산 방지층 및 캡핑층을 형성하는 단계; 를 포함하고,
    상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성하고,
    상기 접촉층은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질로 형성하고,
    상기 반사층은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성하고,
    상기 확산 방지층은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성하고,
    상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성하는 반도체 발광 소자의 제조 방법.
  20. 청구항 19에 있어서,
    상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 Ag을 증착한 후 이를 질소 분위기에서 열처리하여 형성하는 반도체 발광 소자의 제조 방법.
  21. 청구항 19에 있어서,
    상기 접촉층은 Ni, 상기 반사층은 Al, 상기 확산 방지층은 Ti, 상기 캡핑층은 Au로 형성하는 반도체 발광 소자의 제조 방법.
PCT/KR2010/006056 2009-09-07 2010-09-07 반도체 발광 소자 및 이의 제조 방법 Ceased WO2011028076A2 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/394,714 US8552455B2 (en) 2009-09-07 2010-09-07 Semiconductor light-emitting diode and a production method therefor
CN201080039812.7A CN102484185B (zh) 2009-09-07 2010-09-07 半导体发光二极管及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020090084087A KR101077772B1 (ko) 2009-09-07 2009-09-07 반도체 발광 소자 및 이의 제조 방법
KR10-2009-0084086 2009-09-07
KR10-2009-0084087 2009-09-07
KR1020090084086A KR101077771B1 (ko) 2009-09-07 2009-09-07 반도체 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
WO2011028076A2 true WO2011028076A2 (ko) 2011-03-10
WO2011028076A3 WO2011028076A3 (ko) 2011-05-26

Family

ID=43649816

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/006056 Ceased WO2011028076A2 (ko) 2009-09-07 2010-09-07 반도체 발광 소자 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US8552455B2 (ko)
CN (1) CN102484185B (ko)
WO (1) WO2011028076A2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394264A (zh) * 2011-11-22 2012-03-28 中国科学院半导体研究所 增强ZnO基发光二极管紫光电致发光性能的方法
CN102394263A (zh) * 2011-11-22 2012-03-28 中国科学院半导体研究所 增强n-ZnO/AlN/p-GaN发光二极管的电致发光性能的方法
CN102664227A (zh) * 2012-04-27 2012-09-12 杭州士兰明芯科技有限公司 半导体发光二极管器件及其形成方法
CN104285306A (zh) * 2012-05-08 2015-01-14 克里公司 发光二极管(led)触点结构及其制造方法
EP2763192A4 (en) * 2011-09-30 2015-06-24 Soko Kagaku Co Ltd NITRIDE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR
US20180069155A1 (en) * 2012-05-17 2018-03-08 Epistar Corporation Light Emitting Device with Reflective Electrode

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
JP4940363B1 (ja) * 2011-02-28 2012-05-30 株式会社東芝 半導体発光素子及び半導体発光装置
US9105779B2 (en) * 2011-09-26 2015-08-11 International Business Machines Corporation Method of fabricating a flexible photovoltaic film cell with an iron diffusion barrier layer
US9653639B2 (en) * 2012-02-07 2017-05-16 Apic Corporation Laser using locally strained germanium on silicon for opto-electronic applications
US9450152B2 (en) * 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
KR101976450B1 (ko) * 2012-10-19 2019-05-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
WO2014110197A1 (en) 2013-01-09 2014-07-17 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US10276749B2 (en) 2013-01-09 2019-04-30 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9768357B2 (en) 2013-01-09 2017-09-19 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
KR101561198B1 (ko) * 2013-11-12 2015-10-19 주식회사 세미콘라이트 반도체 발광소자
CN103730549A (zh) * 2014-01-07 2014-04-16 大连理工大学 一种基于SiC衬底的垂直结构GaN基紫外LED及其制备方法
CN103985806B (zh) * 2014-05-28 2017-02-01 马鞍山太时芯光科技有限公司 一种led芯片p面电极及p面电极制备方法
KR102266736B1 (ko) * 2014-08-07 2021-06-17 엘지이노텍 주식회사 반도체 소자
US9673368B2 (en) * 2015-05-11 2017-06-06 Lg Innotek Co., Ltd. Light emitting device having first and second electrodes on one side of a light emitting structure
CN105023984B (zh) * 2015-06-23 2018-06-08 北京大学 一种基于GaN厚膜的垂直结构LED芯片的制备方法
CN106206269B (zh) * 2016-07-26 2019-09-17 山东大学 一种利用半导体极性场提高热电子注入效率的方法
CN106328781B (zh) * 2016-11-03 2018-12-11 湘能华磊光电股份有限公司 高反射率led电极及其制备方法
JP6747308B2 (ja) * 2017-01-20 2020-08-26 豊田合成株式会社 発光素子
CN106972091A (zh) * 2017-04-28 2017-07-21 珠海市芯半导体科技有限公司 一种用于全角度发光器件的led芯片电极结构及其制备方法
JP6981086B2 (ja) * 2017-08-03 2021-12-15 セイコーエプソン株式会社 波長変換素子、光源装置及びプロジェクター
KR102370621B1 (ko) * 2017-08-24 2022-03-04 삼성전자주식회사 발광 패키지 및 이를 포함하는 발광 모듈
CN111602225B (zh) * 2018-01-16 2025-02-21 艾迈斯-欧司朗国际有限责任公司 欧姆接触和用于制造其的方法
CN110556284B (zh) * 2018-06-04 2022-08-19 厦门乾照光电股份有限公司 发光二极管的芯片的制造方法和溅射方法
CN109830585A (zh) * 2019-01-22 2019-05-31 江西兆驰半导体有限公司 一种具有高反射率电极的发光二极管芯片
CN112768582B (zh) * 2021-02-26 2022-03-25 南京大学 包含高反射n-GaN欧姆接触的倒装LED芯片及其制作方法
EP4266386A4 (en) * 2021-06-30 2024-08-28 Samsung Electronics Co., Ltd. INORGANIC ELECTROLUMINESCENT ELEMENT, DISPLAY MODULE AND MANUFACTURING METHOD THEREOF
US20240372039A1 (en) * 2023-05-05 2024-11-07 Creeled, Inc. Contact interconnect structures for light-emitting diode chips and related methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325479B2 (ja) * 1997-01-30 2002-09-17 株式会社東芝 化合物半導体素子及びその製造方法
US20020036291A1 (en) * 2000-06-20 2002-03-28 Parker Ian D. Multilayer structures as stable hole-injecting electrodes for use in high efficiency organic electronic devices
US6602731B2 (en) * 2001-02-07 2003-08-05 Agfa Gevaert Manufacturing of a thin inorganic light emitting diode
CN1218410C (zh) * 2002-01-14 2005-09-07 联铨科技股份有限公司 具螺旋布置金属电极的氮化物发光二极管及其制造方法
KR100590532B1 (ko) 2003-12-22 2006-06-15 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
KR101059563B1 (ko) * 2004-03-27 2011-08-26 광주과학기술원 ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체의 전극층 제조방법
KR100750933B1 (ko) * 2005-08-14 2007-08-22 삼성전자주식회사 희토류 금속이 도핑된 투명 전도성 아연산화물의나노구조를 사용한 탑에미트형 질화물계 백색광 발광소자및 그 제조방법
JP4983220B2 (ja) * 2006-11-24 2012-07-25 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
KR100810642B1 (ko) * 2007-03-12 2008-03-06 삼성에스디아이 주식회사 유기전계발광소자의 제조 방법
CN101143712B (zh) * 2007-07-10 2011-11-09 清华大学 一种利用太阳能分解水制氢纳米电极制备方法
TW200929601A (en) 2007-12-26 2009-07-01 Epistar Corp Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2763192A4 (en) * 2011-09-30 2015-06-24 Soko Kagaku Co Ltd NITRIDE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR
US9281439B2 (en) 2011-09-30 2016-03-08 Soko Kagaku Co., Ltd. Nitride semiconductor element and method for producing same
CN102394264A (zh) * 2011-11-22 2012-03-28 中国科学院半导体研究所 增强ZnO基发光二极管紫光电致发光性能的方法
CN102394263A (zh) * 2011-11-22 2012-03-28 中国科学院半导体研究所 增强n-ZnO/AlN/p-GaN发光二极管的电致发光性能的方法
CN102664227A (zh) * 2012-04-27 2012-09-12 杭州士兰明芯科技有限公司 半导体发光二极管器件及其形成方法
CN104285306A (zh) * 2012-05-08 2015-01-14 克里公司 发光二极管(led)触点结构及其制造方法
US20180069155A1 (en) * 2012-05-17 2018-03-08 Epistar Corporation Light Emitting Device with Reflective Electrode

Also Published As

Publication number Publication date
CN102484185B (zh) 2015-01-21
WO2011028076A3 (ko) 2011-05-26
CN102484185A (zh) 2012-05-30
US20120168803A1 (en) 2012-07-05
US8552455B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
WO2011028076A2 (ko) 반도체 발광 소자 및 이의 제조 방법
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
CN100423307C (zh) 设有保护二极管元件的半导体发光装置
JP5235866B2 (ja) 金属電極の形成方法、半導体発光素子の製造方法及び窒化物系化合物半導体発光素子
WO2010114250A2 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
WO2009145502A2 (ko) 발광 소자
KR100670928B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
US7592633B2 (en) Semiconductor light emitting device
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
JP2008047924A (ja) 発光ダイオードのための拡散バリヤー
CN101807636A (zh) 氮化物半导体发光元件
KR101731056B1 (ko) 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
JP2012124342A (ja) 窒化物系半導体発光素子
WO2020210945A1 (zh) 发光装置及其制作方法
WO2014035205A2 (ko) 발광 분포가 우수한 반도체 발광소자
KR100872276B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
KR101568809B1 (ko) 반도체 발광 소자 및 이의 제조 방법
WO2009134109A2 (ko) 발광 소자 및 그 제조방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101077772B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101568808B1 (ko) 반도체 발광 소자 및 이의 제조 방법
JP2000012899A (ja) 窒化物半導体素子の製造方法
KR100878418B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
KR101077771B1 (ko) 반도체 발광 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080039812.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10813985

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13394714

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10813985

Country of ref document: EP

Kind code of ref document: A2