WO2011010389A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2011010389A1
WO2011010389A1 PCT/JP2009/063280 JP2009063280W WO2011010389A1 WO 2011010389 A1 WO2011010389 A1 WO 2011010389A1 JP 2009063280 W JP2009063280 W JP 2009063280W WO 2011010389 A1 WO2011010389 A1 WO 2011010389A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
temperature
quantum dots
cap layer
gaas
Prior art date
Application number
PCT/JP2009/063280
Other languages
English (en)
French (fr)
Inventor
義規 沢渡
勝美 吉沢
Original Assignee
パイオニア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社 filed Critical パイオニア株式会社
Priority to JP2011523526A priority Critical patent/JPWO2011010389A1/ja
Priority to US13/384,827 priority patent/US20120119188A1/en
Priority to PCT/JP2009/063280 priority patent/WO2011010389A1/ja
Publication of WO2011010389A1 publication Critical patent/WO2011010389A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash

Definitions

  • the present invention relates to a manufacturing method of a semiconductor device including quantum dots formed on a semiconductor substrate, and a technical field of the semiconductor device manufactured by the manufacturing method.
  • a semiconductor device manufactured by this type of manufacturing method there is a semiconductor device including a GaAs (gallium arsenide) substrate.
  • a semiconductor device manufactured by this type of manufacturing method is applied to, for example, optical fiber transmission.
  • optical fiber transmission a semiconductor device that emits light having a wavelength of 1250 nm (nanometer) to 1650 nm is required. Therefore, in this type of manufacturing method, for example, it is possible to manufacture a semiconductor device including a GaAs substrate that emits light having a wavelength of 1200 nm or more.
  • Patent Document 1 on a GaAs layer, InAs (indium arsenic) is supplied at an average supply rate of 0.002 ML (Monolayer) per second to form quantum dots, A first carrier confinement layer containing In x Ga 1-x As (0.1 ⁇ x ⁇ 0.17) is formed so as to cover the quantum dots, and GaAs is formed on the first carrier confinement layer.
  • a manufacturing method for forming a second carrier confinement layer is described.
  • a GaAs buffer layer is formed on a GaAs substrate at 580 ° C., and InAs quantum dots are formed on the buffer layer at 500 ° C. at a growth rate of 0.015 ML per second.
  • a manufacturing method is described in which a GaAs cap layer is formed at 500 ° C. and then annealed at 580 ° C.
  • Patent Document 1 has a technical problem that it is difficult to control the supply amount of InAs and it may be difficult to ensure sufficient reproducibility.
  • Patent Document 2 has a technical problem that In may diffuse into the cap layer due to annealing, and the quantum confinement effect of the quantum dots may be reduced.
  • the present invention has been made in view of the above problems, for example, and an object of the present invention is to provide a semiconductor device manufacturing method and a semiconductor device capable of improving reproducibility and quantum confinement effect.
  • a method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device in which a peak wavelength of PL (Photoluminescence) emission is 1.2 ⁇ m (micrometers) or more at a temperature of 300 K (Kelvin).
  • PL Photoluminescence
  • the second growth temperature which is the temperature at which the cap layer is formed in the third forming step, is lower than the temperature.
  • the method is a method for manufacturing a semiconductor device in which the peak wavelength of PL emission is 1.2 ⁇ m or more at a temperature of 300 K (ie, room temperature).
  • the manufacturing method includes first to third forming steps.
  • a buffer layer containing GaAs is formed on a semiconductor substrate such as a GaAs substrate.
  • quantum dots containing InAs are self-formed on the formed buffer layer.
  • a cap layer containing GaAs is formed so as to cover the formed quantum dots.
  • the first growth temperature which is the temperature at which the quantum dots are self-formed in the second forming step
  • the second growth temperature which is the temperature at which the cap layer is formed in the third formation step
  • the second growth temperature is lower than the first growth temperature
  • Patent Document 2 it is estimated in Patent Document 2 that In is diffused in the cap layer during annealing. That is, in Patent Document 2, it is presumed that the quantum dots are substantially covered with a cap layer made of InGaAs. Alternatively, it is presumed that Ga is diffused into the quantum dots during annealing, and the quantum dots are mixed crystals of InAs and InGaAs. This may reduce the quantum confinement effect of the quantum dots.
  • the second growth temperature which is the temperature at which the cap layer is formed in the third formation step
  • the first growth temperature which is the temperature at which the quantum dots are self-formed in the second formation step. ing.
  • the quantum confinement effect of the quantum dots can be improved as compared with the case where the quantum dots are covered with a cap layer made of InGaAs.
  • it is easier to control the first and second growth temperatures than to control the supply amount of a material (for example, InAs) reproducibility can be improved.
  • the first growth temperature is set so that the peak wavelength is longer.
  • the peak wavelength of PL emission can be surely increased (that is, the peak wavelength can be set to 1.2 ⁇ m or more at room temperature), which is very advantageous in practice.
  • the first growth temperature is 490 ° C. or more and 530 ° C. or less
  • the quantum dot growth rate in the second formation step is 0.02 ML / s ( Monomolecular layer / second) to 0.4 ML / s
  • the second growth temperature is 420 ° C. to 480 ° C.
  • the growth rate of the cap layer in the third formation step is 0.1 ML / s s to 0.5 ML / s.
  • the peak wavelength of PL emission can be about 1.3 ⁇ m at room temperature.
  • the dose of As molecular beam in the second formation step is 1 ⁇ 10 ⁇ 5 Torr.
  • the temperature of the semiconductor substrate is lowered by 20 ° C./min or more and 35 ° C./min or less after the second formation step and before the third formation step. And a temperature lowering step.
  • the peak intensity of PL emission can be increased, which is very advantageous in practice.
  • the formed quantum dots have a diameter of 30 nm to 60 nm, and the formed quantum dots have a height of 15 nm or less.
  • the peak wavelength of PL emission can be about 1.3 ⁇ m at room temperature.
  • the diameter and height of the quantum dots are based on values measured by an AFM (Atomic Force Microscope) before forming the cap layer.
  • a first semiconductor device of the present invention includes quantum dots formed by the semiconductor device manufacturing method of the present invention described above (including various aspects thereof).
  • the quantum dot formed by the above-described method for manufacturing a semiconductor device of the present invention is provided, a semiconductor device having a relatively high quantum confinement effect can be provided.
  • the manufacturing cost of the semiconductor device can be reduced, which is very advantageous in practice.
  • a second semiconductor device of the present invention is a semiconductor device in which the peak wavelength of PL emission is 1.2 ⁇ m or more and 1.3 ⁇ m or less at a temperature of 300 K, and includes a semiconductor substrate and the semiconductor An active layer formed on a substrate, wherein the active layer covers a buffer layer containing GaAs, a quantum dot formed on the buffer layer and containing InAs, and the quantum dot And a volume of at least a part of the quantum dots is 800 nm 3 or more and 3000 nm 3 or less.
  • the semiconductor device is a semiconductor device having a PL emission peak wavelength of 1.2 ⁇ m or more and 1.3 ⁇ m or less at a temperature of 300K.
  • the semiconductor device includes a semiconductor substrate such as a GaAs substrate and an active layer formed on the semiconductor substrate.
  • the active layer includes a buffer layer containing GaAs, a quantum dot formed on the buffer layer and containing InAs, and a cap layer formed to cover the quantum dot and containing GaAs. Configured.
  • the volume of at least some of the formed quantum dots is 800 nm 3 or more and 3000 nm 3 or less.
  • the volume of the quantum dot is a value obtained by assuming that the shape of the quantum dot is a cone based on an image observed with a transmission electron microscope (TEM).
  • the peak wavelength of PL emission can be about 1.3 ⁇ m at room temperature.
  • the semiconductor device can be applied to optical fiber transmission.
  • at least a portion of the volume of the quantum dots of the plurality of quantum dots formed in order to 800 nm 3 or more 3000 nm 3 or less, the quantum dots are formed by the method of manufacturing a semiconductor device of the present invention described above. Therefore, a semiconductor device having a relatively high quantum confinement effect can be provided.
  • the manufacturing cost of the semiconductor device can be reduced, which is very advantageous in practice.
  • the thickness of the cap layer is larger than the height of the quantum dots.
  • the quantum confinement effect can be surely obtained, which is very advantageous in practice.
  • FIG. 2 is a process diagram illustrating a buffer layer forming process subsequent to the process of FIG. 1.
  • FIG. 3 is a process diagram illustrating a quantum dot formation process subsequent to the process of FIG. 2.
  • It is an example of the experimental value which shows the relationship between the substrate temperature and the quantum dot diameter for each growth amount of the InAs layer when the growth rate is 0.04 ML / s.
  • It is an example of the experimental value which shows the relationship between the substrate temperature and the quantum dot height when the growth rate is 0.04 ML / s for each growth amount of the InAs layer.
  • FIG. 1 is a process diagram showing a part of the process of the forming method according to the present embodiment.
  • FIG. 1 detailed members of the MBE growth apparatus 200 are omitted as appropriate, and only directly related members are shown.
  • the inside of the growth chamber 201 is set to 1 ⁇ 10 ⁇ 9 Torr or less, for example.
  • As is irradiated from the evaporation source 214 to the GaAs substrate 110 at an irradiation amount of, for example, about 1 ⁇ 10 ⁇ 5 Torr.
  • the substrate temperature of the GaAs substrate 110 is heated to, for example, about 600 degrees Celsius by the substrate rotation heating mechanism 211, and the surface of the GaAs substrate 110 is cleaned.
  • FIG. 2 is a process diagram showing a buffer layer forming process subsequent to the process of FIG. In FIG. 2, illustration of members related to the MBE growth apparatus 200 is omitted (hereinafter the same).
  • the doses of As and Ga are set as doses that allow the GaAs buffer layer 120 to grow at a growth rate of about 1 ML / s, for example.
  • the thickness of the formed GaAs layer is, for example, about 150 nm.
  • the substrate temperature is set to a temperature of 490 ° C. or higher and 530 ° C. or lower as an example of the “first growth temperature” according to the present invention.
  • As and In are irradiated from the evaporation sources 214 and 213 onto the GaAs buffer layer 120, respectively.
  • a plurality of quantum dots 131 containing InAs are formed on the upper surface 130a of the InAs layer 130 by self-organized growth.
  • an InAs layer 130 is formed on the GaAs buffer layer 120 as shown in FIG.
  • FIG. 3 is a process diagram showing a quantum dot forming process following the process of FIG.
  • the doses of As and In are set as doses that allow the InAs layer 130 to grow at a growth rate of 0.02 ML / s to 0.4 ML / s.
  • the growth amount of the InAs layer 130 is, for example, 1.8 ML.
  • the diameter of the quantum dot 131 is 30 nm or more and 60 nm or less, and the height of the quantum dot 131 is 15 nm or less.
  • the diameter of the quantum dot 131 is 30 nm or more and 60 nm or less. It is within the range (see FIG. 5), and it can be seen that the height of the quantum dot 131 is 15 nm or less (see FIG. 6).
  • the experimental values shown in FIGS. 5 and 6 are values measured by AFM before the GaAs cap layer 140 is formed.
  • the substrate temperature is lowered to a temperature of 420 ° C. or higher and 480 ° C. or lower as an example of the “second growth temperature” according to the present invention.
  • the temperature decrease rate of the substrate temperature is in the range of 20 ° C./min to 35 ° C./min.
  • As and Ga are irradiated from the evaporation sources 214 and 213 so as to cover the quantum dots 131, respectively.
  • a GaAs cap layer 140 is formed as shown in FIG.
  • FIG. 4 is a process diagram showing a cap layer forming process subsequent to the process of FIG.
  • the doses of As and Ga are set as doses at which the GaAs cap layer 140 can grow at a growth rate of 0.1 ML / s to 0.5 ML / s.
  • the formed cap layer 140 has a thickness of 24 nm, for example.
  • the portion from the GaAs substrate 110 to the GaAs cap layer 140 constitutes an example of the “semiconductor device” according to the present invention.
  • the “buffer layer forming step”, “quantum dot forming step”, and “cap layer forming step” according to the present embodiment are respectively referred to as “first forming step”, “second forming step”, and “ It is an example of a “third forming step”.
  • the growth temperature of the quantum dots 131 (that is, the “first growth temperature” according to the present invention) is 510 ° C.
  • the growth temperature of the GaAs cap layer 140 (that is, the present invention).
  • the “second growth temperature”) is 450 ° C.
  • the growth temperature of the quantum dots 131 relating to the semiconductor device according to the comparative example is 510 ° C.
  • the growth temperature of the GaAs cap layer 140 is 510 ° C. All other conditions are the same.
  • FIG. 7 is an example of experimental data showing the change in the peak of PL emission when the growth temperature of the cap layer is changed.
  • the PL emission spectrum at room temperature of the semiconductor device according to the present embodiment is indicated by a solid line
  • the PL emission spectrum at room temperature of the semiconductor device according to the comparative example is indicated by a dotted line.
  • a peak of PL emission appears in the vicinity of a wavelength of 1.3 ⁇ m.
  • the semiconductor device according to the comparative example there is no PL emission peak at a wavelength of 1.2 ⁇ m or more. That is, by making the growth temperature of the GaAs cap layer 140 lower than the growth temperature of the quantum dots, the peak wavelength of PL emission is lengthened (that is, the peak wavelength is set to 1.2 ⁇ m or more at room temperature). You can see that
  • FIG. 8 is another example of experimental data showing the change in the peak of PL emission when the growth temperature of the cap layer is changed.
  • the conditions other than the growth temperature of the GaAs cap layer 140 are all the same.
  • the peak wavelength of PL emission from the ground level of the quantum dots 131 becomes longer as the growth temperature of the GaAs cap layer 140 is lower.
  • the intensity of PL emission from the ground level of the quantum dots 131 increases as the growth temperature of the GaAs cap layer 140 decreases.
  • the reason why the peak of PL emission does not appear at a wavelength of 1.2 ⁇ m or more is that (i) surface segregation of indium is suppressed (ii) due to thermal energy Migration is not sufficiently performed and lattice mismatch of GaAs / InAs is not relaxed. (Iii) It is considered that light emission energy is absorbed by interband levels generated due to dislocations in the GaAs cap layer 140. .
  • FIG. 9 is an example of experimental data showing a change in the peak of PL emission when the growth temperature of the cap layer is fixed and the growth temperature of the quantum dots is changed.
  • the formation conditions of the InAs layer 130 other than the growth temperature of the quantum dots 131 are a growth rate of 0.04 ML / s and a growth amount of 1.8 ML. Further, after the quantum dots 131 were formed, the substrate temperature was raised to 450 ° C. while irradiating As, and then the GaAs cap layer 140 was formed. The wavelength of the excitation light source irradiated to the semiconductor device is 532 nm, and the incident intensity is 0.2 mW.
  • FIGS. 8 and 9 there is a PL emission peak in the vicinity of a wavelength of 1060 nm. This is a case where the laser beam irradiated for the measurement of the PL emission characteristic is detected as noise ( The same applies to FIGS. 11 and 12).
  • FIG. 10A is an example of experimental data showing a change in the peak of PL emission when one of the growth temperature of the cap layer and the growth temperature of the quantum dots is changed
  • the half width of the PL emission spectrum having a peak wavelength of 1.3 ⁇ m (that is, photon energy 0.95 eV) is 26 meV.
  • FIG. 11 is an example of experimental data showing changes in the peak of PL emission when the temperature drop rate of the substrate is changed between the quantum dot formation step and the cap layer formation step.
  • the growth temperature of the quantum dots 131 is 510 ° C.
  • the growth rate of the quantum dots 131 is 0.028 ML / s
  • the growth amount of the quantum dots 131 is 1.8 ML.
  • the growth temperature of the GaAs cap layer 140 is 420 ° C.
  • the PL emission intensity changes as the temperature drop rate changes. That is, the intensity of PL light emission can be increased by appropriately controlling the temperature lowering rate.
  • FIG. 12 is an example of experimental data showing changes in the peak of PL emission when the thickness of the cap layer is changed.
  • the growth temperature of the quantum dots 131 is 510 ° C.
  • the growth rate of the quantum dots 131 is 0.028 ML / s
  • the growth amount of the quantum dots 131 is 1.8 ML.
  • the growth temperature of the GaAs cap layer 140 is 430 ° C.
  • the growth rate of the GaAs cap layer 140 is 0.2 ML / s.
  • the PL emission intensity changes as the thickness of the GaAs cap layer 140 changes. This is because as the GaAs cap layer 140 becomes thicker, the number of electron-hole pairs generated in GaAs increases. That is, the intensity of PL light emission can be increased by appropriately controlling the thickness of the GaAs cap layer 140.
  • FIG. 13 is an example of experimental data indicating the size and volume of quantum dots based on a TEM image.
  • the volume of the quantum dot 131 in which the peak wavelength of PL emission is in the range of 1.2 ⁇ m to 1.3 ⁇ m is 800 nm 3 to 3000 nm 3 , the diameter is 20 nm to 30 nm, and the height is 15 nm. It turns out that it is the following.
  • the volume of the quantum dot 131 is a value obtained by assuming that the quantum dot shape is a cone.
  • the values measured by the AFM shown in FIGS. 5 and 6 and the values measured by the TEM shown in FIG. 13 are different from each other. It has been found by research. The difference in the measurement method particularly affects the value of the diameter of the quantum dot 131, and it has been found by the inventor's research that the value measured by TEM by about 15 nm is smaller than the value measured by AFM.
  • the quantum dots containing InAs are formed by repeatedly forming the quantum dots containing InAs on the GaAs cap layer 140 by the above-described method and coating the quantum dots with GaAs as described above. May be multilayered.
  • the present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification, and the manufacture of a semiconductor device with such changes A method and a semiconductor device are also included in the technical scope of the present invention.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

　半導体装置の製造方法は、温度３００Ｋにおいて、ＰＬ発光のピーク波長が１．２μｍ以上となる半導体装置の製造方法である。該製造方法は、半導体基板（１１０）上に、ＧａＡｓを含んでなるバッファ層（１２０）を形成する第１形成工程と、形成されたバッファ層上に、ＩｎＡｓを含んでなる量子ドット（１３１）を自己形成させる第２形成工程と、形成された量子ドットを覆うように、ＧａＡｓを含んでなるキャップ層（１４０）を形成する第３形成工程とを備える。第２形成工程において量子ドットを自己形成させる際の温度である第１成長温度よりも、第３形成工程においてキャップ層を形成する際の温度である第２成長温度が低い。

Description

半導体装置の製造方法及び半導体装置
　本発明は、半導体基板上に形成された量子ドットを含む半導体装置の製造方法、及び該製造方法により製造された半導体装置の技術分野に関する。
　この種の製造方法により製造された半導体装置として、ＧａＡｓ（ガリウム・ヒ素）基板を備える半導体装置が存在する。また、この種の製造方法により製造された半導体装置は、例えば光ファイバ伝送に適用される。ここで、光ファイバ伝送では、１２５０ｎｍ（ナノメートル）～１６５０ｎｍの波長の光を放射する半導体装置が要求される。このため、この種の製造方法では、例えば１２００ｎｍ以上の波長の光を放射するＧａＡｓ基板を備える半導体装置を製造することが図られる。
　例えば特許文献１には、ＧａＡｓ層の上に、ＩｎＡｓ（インジウム・ヒ素）を、平均的に１秒間に０．００２ＭＬ（Ｍｏｎｏｌａｙｅｒ：単分子層）の供給量で供給して量子ドットを形成し、該量子ドットを覆うようにＩｎｘＧａ１－ｘＡｓ（０．１≦ｘ≦０．１７）を含む第１のキャリア閉じ込め層を形成し、該第１のキャリア閉じ込め層の上に、ＧａＡｓを含む第２のキャリア閉じ込め層を形成する製造方法が記載されている。
　或いは、特許文献２には、ＧａＡｓ基板上に、５８０℃でＧａＡｓバッファ層を形成し、該バッファ層上に、５００℃で、１秒間に０．０１５ＭＬの成長速度で、ＩｎＡｓの量子ドットを形成し、５００℃でＧａＡｓキャップ層を形成した後に、５８０℃で焼きなましをする製造方法が記載されている。
特開２００９－１０４２５号公報 特表２００５－５３４１６４号公報
　しかしながら、特許文献１に記載の技術では、ＩｎＡｓの供給量の制御が困難であり、十分な再現性を確保することが困難になる可能性があるという技術的問題点がある。また、特許文献２に記載の技術では、焼きなましに起因して、Ｉｎがキャップ層内に拡散し、量子ドットの量子閉じ込め効果が減少する可能性があるという技術的問題点がある。
　本発明は、例えば上記問題点に鑑みてなされたものであり、再現性の向上及び量子閉じ込め効果の向上を図ることができる半導体装置の製造方法及び半導体装置を提供することを課題とする。
　本発明の半導体装置の製造方法は、上記課題を解決するために、温度３００Ｋ（ケルビン）において、ＰＬ（Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ）発光のピーク波長が１．２μｍ（マイクロメートル）以上となる半導体装置の製造方法であって、半導体基板上に、ＧａＡｓを含んでなるバッファ層を形成する第１形成工程と、前記形成されたバッファ層上に、ＩｎＡｓを含んでなる量子ドットを自己形成させる第２形成工程と、前記形成された量子ドットを覆うように、ＧａＡｓを含んでなるキャップ層を形成する第３形成工程とを備え、前記第２形成工程において前記量子ドットを自己形成させる際の温度である第１成長温度よりも、前記第３形成工程において前記キャップ層を形成する際の温度である第２成長温度が低い。
　本発明の半導体装置の製造方法によれば、当該製造方法は、温度３００Ｋ（即ち、室温）において、ＰＬ発光のピーク波長が１．２μｍ以上となる半導体装置の製造方法である。当該製造方法は、第１乃至第３形成工程を備えてなる。
　第１形成工程において、例えばＧａＡｓ基板等の半導体基板上に、ＧａＡｓを含んでなるバッファ層が形成される。第２形成工程において、形成されたバッファ層上に、ＩｎＡｓを含んでなる量子ドットが自己形成する。第３形成工程において、形成された量子ドットを覆うように、ＧａＡｓを含んでなるキャップ層が形成される。
　ここで、第２形成工程において量子ドットを自己形成させる際の温度である第１成長温度は、例えば５２０℃である。他方、第３形成工程においてキャップ層を形成する際の温度である第２成長温度は、例えば４５０℃である。即ち、本発明の半導体装置の製造方法では、第２成長温度が第１成長温度よりも低い。
　本願発明者の研究によれば以下の事項が判明している。ＧａＡｓ基板を備える半導体装置を用いて、温度３００Ｋにおいて、ピーク波長が１．３μｍ以上のＰＬ発光を得ようとする場合、例えば上述の特許文献１に記載されているような、ＩｎＡｓからなる量子ドットをＩｎＧａＡｓからなるキャップ層により覆う構造が採られることが多い。
　他方、例えば上述の特許文献２に記載されているような、ＩｎＡｓからなる量子ドットをＧａＡｓからなるキャップ層により覆う構造の場合、単純に、ＧａＡｓからなるキャップ層によりＩｎＡｓからなる量子ドットを覆うだけでは、ＰＬ発光のピーク波長が短波長化する（即ち、室温において、ピーク波長が１．２μｍ未満となる）と推定される。このため、特許文献２では、上述の如く、キャップ層を形成した後に、５８０℃で焼きなましを行っている。
　ここで、焼きなましの温度を参照すると、特許文献２では、焼きなましの際にキャップ層中にＩｎが拡散していると推定される。即ち、特許文献２では、実質的には、ＩｎＧａＡｓからなるキャップ層により量子ドットが覆われる構造となっていると推定される。或いは、焼きなましの際に量子ドット中にＧａが拡散し、量子ドットがＩｎＡｓとＩｎＧａＡｓとの混晶となっていると推定される。すると、量子ドットの量子閉じ込め効果が減少する可能性がある。
　しかるに本発明では、第３形成工程においてキャップ層を形成する際の温度である第２成長温度を、第２形成工程において量子ドットを自己形成させる際の温度である第１成長温度よりも低くしている。このため、キャップ層中にＩｎが拡散することがないので、ＩｎＧａＡｓからなるキャップ層により量子ドットを覆う場合に比べて、量子ドットの量子閉じ込め効果を向上させることができる。加えて、材料（例えばＩｎＡｓ等）の供給量を制御することよりも、第１及び第２成長温度を制御することのほうが容易であるため、再現性を向上させることができる。
　本発明の半導体装置の製造方法の一態様では、前記第１成長温度は、前記ピーク波長が長波長化するように設定されている。
　この態様によれば、確実に、ＰＬ発光のピーク波長を長波長化する（即ち、室温において、ピーク波長を１．２μｍ以上とする）ことができ、実用上非常に有利である。
　本発明の半導体装置の製造方法の他の態様では、前記第１成長温度は、４９０℃以上５３０℃以下であり、前記第２形成工程における前記量子ドットの成長速度は、０．０２ＭＬ／ｓ（単分子層／秒）以上０．４ＭＬ／ｓ以下であり、前記第２成長温度は、４２０℃以上４８０℃以下であり、前記第３形成工程における前記キャップ層の成長速度は、０．１ＭＬ／ｓ以上０．５ＭＬ／ｓ以下である。
　この態様によれば、室温において、ＰＬ発光のピーク波長を約１．３μｍとすることができる。これにより、当該製造方法により製造された半導体装置を、光ファイバ伝送に適用することができる。
　本発明の半導体装置の製造方法の他の態様では、前記第２形成工程におけるＡｓ分子線の照射量は、１×１０－５Ｔｏｒｒである。
　この態様によれば、室温において、ＰＬ発光のピーク波長を約１．３μｍとなるような量子ドットを適切に形成することができ、実用上非常に有利である。
　本発明の半導体装置の製造方法の他の態様では、前記第２形成工程の後、前記第３形成工程の前に、前記半導体基板の温度を、２０℃／ｍｉｎ以上３５℃／ｍｉｎ以下で降温する降温工程を更に備える。
　この態様によれば、ＰＬ発光のピーク強度を大きくすることができ、実用上非常に有利である。
　本発明の半導体装置の製造方法の他の態様では、前記形成された量子ドットの直径は、３０ｎｍ以上６０ｎｍ以下であり、前記形成された量子ドットの高さは、１５ｎｍ以下である。
　この態様によれば、室温において、ＰＬ発光のピーク波長を約１．３μｍとすることができる。尚、量子ドットの直径及び高さは、キャップ層を形成する前に、ＡＦＭ（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ：原子間力顕微鏡）により測定した値に基づいている。
　本発明の第１の半導体装置は、上記課題を解決するために、上述した本発明の半導体装置の製造方法（但し、その各種態様を含む）により形成された量子ドットを備える。
　本発明の第１の半導体装置によれば、上述した本発明の半導体装置の製造方法により形成された量子ドットを備えるので、量子閉じ込め効果の比較的高い半導体装置を提供することができる。加えて、製造工程における再現性が比較的高いことに起因して、当該半導体装置の製造コストを低減することができ、実用上非常に有利である。
　本発明の第２の半導体装置は、上記課題を解決するために、温度３００Ｋにおいて、ＰＬ発光のピーク波長が１．２μｍ以上１．３μｍ以下となる半導体装置であって、半導体基板と、前記半導体基板上に形成された活性層とを備え、前記活性層は、ＧａＡｓを含んでなるバッファ層と、前記バッファ層上に形成され、ＩｎＡｓを含んでなる量子ドットと、前記量子ドットを覆うように形成され、ＧａＡｓを含んでなるキャップ層とを含み、前記量子ドットの少なくとも一部の体積は、８００ｎｍ３以上３０００ｎｍ３以下である。
　本発明の第２の半導体装置によれば、当該半導体装置は、温度３００Ｋにおいて、ＰＬ発光のピーク波長が１．２μｍ以上１．３μｍ以下となる半導体装置である。当該半導体装置は、例えばＧａＡｓ基板等の半導体基板と、該半導体基板上に形成された活性層とを備えて構成されている。
　活性層は、ＧａＡｓを含んでなるバッファ層と、該バッファ層上に形成され、ＩｎＡｓを含んでなる量子ドットと、該量子ドットを覆うように形成され、ＧａＡｓを含んでなるキャップ層とを備えて構成されている。
　ここで、形成された複数の量子ドットの少なくとも一部の量子ドットの体積は、８００ｎｍ３以上３０００ｎｍ３以下である。尚、量子ドットの体積は、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）により観察された像に基づいて、量子ドットの形状を円錐と仮定して求めた値である。
　本発明の第２の半導体装置によれば、室温において、ＰＬ発光のピーク波長を約１．３μｍとすることができる。このため、当該半導体装置を、光ファイバ伝送に適用することができる。また、形成された複数の量子ドットの少なくとも一部の量子ドットの体積を、８００ｎｍ３以上３０００ｎｍ３以下とするために、上述した本発明の半導体装置の製造方法により量子ドットが形成される。従って、量子閉じ込め効果の比較的高い半導体装置を提供することができる。加えて、製造工程における再現性が比較的高いことに起因して、当該半導体装置の製造コストを低減することができ、実用上非常に有利である。
　本発明の第２の半導体装置の一態様では、前記キャップ層の厚さは、前記量子ドットの高さよりも大きい。
　この態様によれば、確実に、量子閉じ込め効果を得ることができ、実用上非常に有利である。
　本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
本発明の実施形態に係る形成方法の工程の一部を示す工程図である。 図１の工程に続くバッファ層形成工程を示す工程図である。 図２の工程に続く量子ドット形成工程を示す工程図である。 図３の工程に続くキャップ層形成工程を示す工程図である。 成長速度を０．０４ＭＬ／ｓとした場合における基板温度及び量子ドットの直径の関係をＩｎＡｓ層の成長量毎に示す実験値の一例である。 成長速度を０．０４ＭＬ／ｓとした場合における基板温度及び量子ドットの高さの関係をＩｎＡｓ層の成長量毎に示す実験値の一例である。 キャップ層の成長温度を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。 キャップ層の成長温度を変えた場合のＰＬ発光のピークの変化を示す実験データの他の例である。 キャップ層の成長温度を固定し、量子ドットの成長温度を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。 （ａ）は、キャップ層の成長温度及び量子ドットの成長温度の一方を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。（ｂ）は、（ａ）に示された実験データに対応する成長条件を示す表である。 量子ドット形成工程とキャップ層形成工程との間の基板の降温速度を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。 キャップ層の膜厚を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。 ＴＥＭ像に基づく、量子ドットのサイズ及び体積を示す実験データの一例である。
　以下、本発明に係る半導体装置の製造方法、及び該製造方法により製造された半導体装置各々の実施形態を、図面に基づいて説明する。尚、以下の図では、各層・各部材を図面上で認識可能な程度の大きさとするため、各層・各部材毎に縮尺を異ならしめてある。
　（半導体装置の製造方法）
　本実施形態に係る半導体装置の製造方法について、図１乃至図４を参照して説明する。
　先ず、図１に示すように、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ：分子線エピタキシャル）成長装置２００の成長室２０１内における基板回転加熱機構２１１上に、本発明に係る「半導体基板」の一例としてのＧａＡｓ基板１１０が設置される。図１は、本実施形態に係る形成方法の工程の一部を示す工程図である。尚、図１では、ＭＢＥ成長装置２００の詳細な部材については適宜省略し、直接関連のある部材のみを示している。
　次に、成長室２０１内が、例えば１×１０－９Ｔｏｒｒ以下にされる。続いて、ＧａＡｓ基板１１０に対し、蒸発源２１４からＡｓが、例えば約１×１０－５Ｔｏｒｒの照射量で照射される。Ａｓ照射下において、基板回転加熱機構２１１によって、ＧａＡｓ基板１１０の基板温度が、例えば摂氏６００度程度に加熱され、ＧａＡｓ基板１１０の表面が清浄にされる。
　次に、基板温度が、例えば摂氏５６０度にされる。続いて、ＧａＡｓ基板１１０に対し、蒸発源２１４及び２１２から夫々Ａｓ及びＧａが、例えば約１０分間照射される。この結果、図２に示すように、ＧａＡｓ基板１１０の（００１）面上に、ＧａＡｓバッファ層１２０が形成される。図２は、図１の工程に続くバッファ層形成工程を示す工程図である。尚、図２では、ＭＢＥ成長装置２００に係る部材については図示を省略している（以降同じ）。
　尚、Ａｓ及びＧａ各々の照射量は、例えばＧａＡｓバッファ層１２０が１ＭＬ／ｓ程度の成長速度で成長可能な照射量として設定される。形成されたＧａＡｓ層の厚さは、例えば約１５０ｎｍである。
　次に、基板温度が、本発明に係る「第１成長温度」の一例としての４９０℃以上５３０℃以下の温度にされる。続いて、ＧａＡｓバッファ層１２０上に、蒸発源２１４及び２１３から夫々Ａｓ及びＩｎが照射される。ここで、ＩｎＡｓ層１３０の成長に伴い、ＩｎＡｓ層１３０の上面１３０ａに、ＩｎＡｓを含んでなる複数の量子ドット１３１が自己組織化成長により形成される。この結果、図３に示すように、ＧａＡｓバッファ層１２０上に、ＩｎＡｓ層１３０が形成される。図３は、図２の工程に続く量子ドット形成工程を示す工程図である。
　尚、Ａｓ及びＩｎ各々の照射量は、ＩｎＡｓ層１３０が０．０２ＭＬ／ｓ以上０．４ＭＬ／ｓ以下の成長速度で成長可能な照射量として設定される。ＩｎＡｓ層１３０の成長量は、例えば１．８ＭＬである。また、量子ドット１３１の直径は、３０ｎｍ以上６０ｎｍ以下であり、量子ドット１３１の高さは、１５ｎｍ以下である。
　ここで、形成された量子ドット１３１について、図５及び図６を参照して説明を加える。図５は、成長速度を０．０４ＭＬ／ｓとした場合における基板温度及び量子ドットの直径の関係をＩｎＡｓ層１３０の成長量毎に示す実験値の一例であり、図６は、成長速度を０．０４ＭＬ／ｓとした場合における基板温度及び量子ドットの高さの関係をＩｎＡｓ層１３０の成長量毎に示す実験値の一例である。尚、図５及び図６においては、便宜上、記号が相互に重ならないように、基板温度をずらして示している。また、図中の記号に付されている縦線は誤差を示している。
　例えば、ＩｎＡｓ層１３０の成長量が１．８ＭＬの実験値（図中の“○”）に着目すると、基板温度が４９０℃以上５３０℃以下では、量子ドット１３１の直径は、３０ｎｍ以上６０ｎｍ以下の範囲内であり（図５参照）、量子ドット１３１の高さは、１５ｎｍ以下である（図６参照）ことが分かる。尚、図５及び図６に示した実験値は、ＧａＡｓキャップ層１４０を形成する前に、ＡＦＭにより測定した値である。
　次に、基板温度が、本発明に係る「第２成長温度」の一例としての４２０℃以上４８０℃以下の温度に降温される。ここで、基板温度の降温速度は、２０℃／ｍｉｎ以上３５℃／ｍｉｎ以下の範囲である。続いて、量子ドット１３１を覆うように、蒸発源２１４及び２１３から夫々Ａｓ及びＧａが照射される。この結果、図４に示すように、ＧａＡｓキャップ層１４０が形成される。図４は、図３の工程に続くキャップ層形成工程を示す工程図である。
　尚、Ａｓ及びＧａ各々の照射量は、ＧａＡｓキャップ層１４０が０．１ＭＬ／ｓ以上０．５ＭＬ／ｓ以下の成長速度で成長可能な照射量として設定される。形成されたキャップ層１４０の厚さは、例えば２４ｎｍである。
　尚、ＧａＡｓ基板１１０からＧａＡｓキャップ層１４０までの部分が、本発明に係る「半導体装置」の一例を構成している。また、本実施形態に係る「バッファ層形成工程」、「量子ドット形成工程」及び「キャップ層形成工程」は、夫々、本発明に係る「第１形成工程」、「第２形成工程」及び「第３形成工程」の一例である。
　（半導体装置）
　次に、上述の製造方法により製造された、本実施形態に係る半導体装置について、図７乃至図１３を参照して説明する。
　先ず、本実施形態に係る半導体装置と、比較例に係る半導体装置について、図７を参照して説明する。ここで、本実施形態に係る半導体装置に関する、量子ドット１３１の成長温度（即ち、本発明に係る「第１成長温度」）は５１０℃であり、ＧａＡｓキャップ層１４０の成長温度（即ち、本発明に係る「第２成長温度」）は４５０℃である。他方、比較例に係る半導体装置に関する量子ドット１３１の成長温度は５１０℃であり、ＧａＡｓキャップ層１４０の成長温度は５１０℃である。尚、その他の条件は全て同じである。
　図７は、キャップ層の成長温度を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。尚、図７では、本実施形態に係る半導体装置の室温におけるＰＬ発光のスペクトルを実線で示し、比較例に係る半導体装置の室温におけるＰＬ発光のスペクトルを点線で示している。
　図７に示すように、本実施形態に係る半導体装置では、波長１．３μｍ近傍にＰＬ発光のピークが現れている。他方、比較例に係る半導体装置では、波長１．２μｍ以上にはＰＬ発光のピークが存在しない。即ち、ＧａＡｓキャップ層１４０の成長温度を、量子ドットの成長温度よりも低くすることによって、ＰＬ発光のピーク波長を長波長化する（即ち、室温において、ピーク波長を１．２μｍ以上とする）ことができることが分かる。
　次に、ＰＬ発光のピーク波長を長波長化可能な、ＧａＡｓキャップ層１４０の成長温度について、図８を参照して説明する。図８は、キャップ層の成長温度を変えた場合のＰＬ発光のピークの変化を示す実験データの他の例である。尚、ＧａＡｓキャップ層１４０の成長温度以外の条件は、全て同じである。
　図８に示すように、ＧａＡｓキャップ層１４０の成長温度が、４２０℃以上４８０℃以下であれば、波長１．２μｍ以上のＰＬ発光のピークが現れることが分かる。尚、図８には、４８０℃に対応する実験データは示されていないが、本願発明者の研究によれば、ＧａＡｓキャップ層１４０の成長温度を４８０℃前後とした場合にも、１．２μｍ帯にＰＬ発光のピークが得られることが判明している。
　また、ＧａＡｓキャップ層１４０の成長温度が４２０℃以上５１０℃以下の範囲では、量子ドット１３１の基底準位からのＰＬ発光のピーク波長は、ＧａＡｓキャップ層１４０の成長温度が低いほど、長波長化することが分かる。また、量子ドット１３１の基底準位からのＰＬ発光の強度は、ＧａＡｓキャップ層１４０の成長温度が低いほど、大きくなることが分かる。
　ＧａＡｓキャップ層１４０の成長温度が４２０℃未満の場合に、波長１．２μｍ以上にはＰＬ発光のピークが現れない理由としては、（ｉ）インジウムの表面偏析が抑制される（ｉｉ）熱エネルギーによるマイグレーションが十分に行われず、ＧａＡｓ／ＩｎＡｓの格子不整合が緩和されない（ｉｉｉ）ＧａＡｓキャップ層１４０における転位に起因して発生したバンド間準位によって、発光エネルギーが吸収されてしまう、ことが考えられる。
　次に、ＧａＡｓキャップ層１４０の成長温度を４５０℃に固定し、量子ドット１３１の成長温度を変えた場合のＰＬ発光について、図９を参照して説明する。図９は、キャップ層の成長温度を固定し、量子ドットの成長温度を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。
　尚、量子ドット１３１の成長温度以外のＩｎＡｓ層１３０の形成条件は、成長速度を０．０４ＭＬ／ｓ、成長量１．８ＭＬである。また、量子ドット１３１の形成後は、Ａｓを照射しながら、基板温度を４５０℃にした後に、ＧａＡｓキャップ層１４０を形成した。半導体装置に照射される励起光源の波長は５３２ｎｍであり、入射強度は０．２ｍＷである。
　図９に示すように、量子ドット１３１の成長温度が高いほど、室温におけるＰＬ発光のピーク波長が長波長化することが分かる。また、量子ドット１３１の基底準位からのＰＬ発光の強度は、量子ドット１３１の成長温度が高いほど、大きくなることが分かる。尚、量子ドット１３１のサイズは、量子ドット１３１の成長温度が高いほど、大きくなる傾向がある。
　尚、図８及び図９において、波長１０６０ｎｍ近傍にＰＬ発光のピークが存在しているが、これは、ＰＬ発光特性の測定のために照射されたレーザ光がノイズとして検出されたものである（図１１及び図１２においても同じ）。
　次に、図１０に示すように、量子ドット１３１の形成条件及びＧａＡｓキャップ層１４０の成長温度を適切に設定することによって、ＰＬ発光のピーク波長を１．２μｍ～１．３μｍの範囲で制御可能であることが分かる。図１０（ａ）は、キャップ層の成長温度及び量子ドットの成長温度の一方を変えた場合のＰＬ発光のピークの変化を示す実験データの一例であり、図１０（ｂ）は、図１０（ａ）に示された実験データに対応する成長条件を示す表である。
　尚、ピーク波長が１．３μｍ（即ち、光子エネルギー０．９５ｅＶ）であるＰＬ発光スペクトルの半値幅は、２６ｍｅＶである。
　次に、量子ドット１３１が形成された後、ＧａＡｓキャップ層１４０を形成するための温度に基板温度を降温する際の降温速度と、ＰＬ発光の強度との関係について、図１１を参照して説明する。図１１は、量子ドット形成工程とキャップ層形成工程との間の基板の降温速度を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。尚、量子ドット１３１の成長温度は５１０℃であり、量子ドット１３１の成長速度は０．０２８ＭＬ／ｓであり、量子ドット１３１の成長量は１．８ＭＬである。また、ＧａＡｓキャップ層１４０の成長温度は４２０℃である。
　図１１に示すように、降温速度が変化することによって、ＰＬ発光の強度が変化することが分かる。即ち、降温速度を適切に制御することによって、ＰＬ発光の強度を大きくすることができる。
　次に、ＧａＡｓキャップ層１４０の厚さとＰＬ発光の強度との関係について、図１２を参照して説明する。図１２は、キャップ層の膜厚を変えた場合のＰＬ発光のピークの変化を示す実験データの一例である。尚、量子ドット１３１の成長温度は５１０℃であり、量子ドット１３１の成長速度は０．０２８ＭＬ／ｓであり、量子ドット１３１の成長量は１．８ＭＬである。また、ＧａＡｓキャップ層１４０の成長温度は４３０℃であり、ＧａＡｓキャップ層１４０の成長速度は０．２ＭＬ／ｓである。
　図１２に示すように、ＧａＡｓキャップ層１４０の厚さが変化することによって、ＰＬ発光の強度が変化することが分かる。これは、ＧａＡｓキャップ層１４０が厚くなると、ＧａＡｓで発生する電子正孔対の数が増加するためである。即ち、ＧａＡｓキャップ層１４０の厚さを適切に制御することによって、ＰＬ発光の強度を大きくすることができる。
　尚、ＧａＡｓキャップ層１４０が厚くなると、ＧａＡｓの歪みの影響により、ＰＬ発光のピーク近傍でブルーシフトが生じることが、本願発明者の研究により判明している。
　次に、ＴＥＭ像に基づく量子ドット１３１のサイズ等について、図１３を参照して説明する。図１３は、ＴＥＭ像に基づく、量子ドットのサイズ及び体積を示す実験データの一例である。
　図１３に示すように、ＰＬ発光のピーク波長が１．２μｍ～１．３μｍの範囲となる量子ドット１３１の体積は８００ｎｍ３～３０００ｎｍ３であり、直径は２０ｎｍ～３０ｎｍであり、高さは１５ｎｍ以下であることが分かる。尚、量子ドット１３１の体積は、量子ドットの形状を円錐と仮定して求めた値である。
　ここで、図５及び図６に示したＡＦＭにより測定した値と、図１３に示したＴＥＭにより測定した値とが相互に異なっているが、測定方法の違いによる差であることが本願発明者の研究により判明している。測定方法の違いは、特に、量子ドット１３１の直径の値に影響を与え、１５ｎｍ程ＴＥＭにより測定した値がＡＦＭにより測定した値より小さくなることが、本願発明者の研究により判明している。　尚、ＧａＡｓキャップ層１４０上に、ＩｎＡｓを含んでなる量子ドットを上述の方法で形成し、更に、該量子ドットを上述の如くＧａＡｓにより被覆することを繰り返すことによって、ＩｎＡｓを含んでなる量子ドットを多層化してもよい。
　本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置の製造方法及び半導体装置もまた本発明の技術的範囲に含まれるものである。
１１０　　ＧａＡｓ基板
１２０　　ＧａＡｓバッファ層
１３０　　ＩｎＡｓ層
１３１　　量子ドット
１４０　　ＧａＡｓキャップ層
２００　　ＭＢＥ成長装置
２１１　　基板回転加熱機構
２１２、２１３、２１４　　蒸発源

Claims (9)

  1. 　温度３００Ｋにおいて、ＰＬ発光のピーク波長が１．２μｍ以上となる半導体装置の製造方法であって、
    　半導体基板上に、ＧａＡｓを含んでなるバッファ層を形成する第１形成工程と、
    　前記形成されたバッファ層上に、ＩｎＡｓを含んでなる量子ドットを自己形成させる第２形成工程と、
    　前記形成された量子ドットを覆うように、ＧａＡｓを含んでなるキャップ層を形成する第３形成工程と
    　を備え、
    　前記第２形成工程において前記量子ドットを自己形成させる際の温度である第１成長温度よりも、前記第３形成工程において前記キャップ層を形成する際の温度である第２成長温度が低い
    　ことを特徴とする半導体装置の製造方法。
  2. 　前記第１成長温度は、前記ピーク波長が長波長化するように設定されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記第１成長温度は、４９０℃以上５３０℃以下であり、
    　前記第２形成工程における前記量子ドットの成長速度は、０．０２ＭＬ／ｓ以上０．４ＭＬ／ｓ以下であり、
    　前記第２成長温度は、４２０℃以上４８０℃以下であり、
    　前記第３形成工程における前記キャップ層の成長速度は、０．１ＭＬ／ｓ以上０．５ＭＬ／ｓ以下である
    　ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記第２形成工程におけるＡｓ分子線の照射量は、１×１０－５Ｔｏｒｒであることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 　前記第２形成工程の後、前記第３形成工程の前に、前記半導体基板の温度を、２０℃／ｍｉｎ以上３５℃／ｍｉｎ以下で降温する降温工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 　前記形成された量子ドットの直径は、３０ｎｍ以上６０ｎｍ以下であり、
    　前記形成された量子ドットの高さは、１５ｎｍ以下である
    　ことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 　請求項１乃至４のいずれか一項に記載の半導体装置の製造方法により形成された量子ドットを備えることを特徴とする半導体装置。
  8. 　温度３００Ｋにおいて、ＰＬ発光のピーク波長が１．２μｍ以上１．３μｍ以下となる半導体装置であって、
    　半導体基板と、
    　前記半導体基板上に形成された活性層と
    　を備え、
    　前記活性層は、
    　ＧａＡｓを含んでなるバッファ層と、
    　前記バッファ層上に形成され、ＩｎＡｓを含んでなる量子ドットと、
    　前記量子ドットを覆うように形成され、ＧａＡｓを含んでなるキャップ層と
    　を含み、
    　前記量子ドットの少なくとも一部の体積は、８００ｎｍ３以上３０００ｎｍ３以下である
    　ことを特徴とする半導体装置。
  9. 　前記キャップ層の厚さは、前記量子ドットの高さよりも大きいことを特徴とする請求項８に記載の半導体装置。
PCT/JP2009/063280 2009-07-24 2009-07-24 半導体装置の製造方法及び半導体装置 WO2011010389A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011523526A JPWO2011010389A1 (ja) 2009-07-24 2009-07-24 半導体装置の製造方法及び半導体装置
US13/384,827 US20120119188A1 (en) 2009-07-24 2009-07-24 Semiconductor apparatus manufacturing method and semiconductor apparatus
PCT/JP2009/063280 WO2011010389A1 (ja) 2009-07-24 2009-07-24 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/063280 WO2011010389A1 (ja) 2009-07-24 2009-07-24 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
WO2011010389A1 true WO2011010389A1 (ja) 2011-01-27

Family

ID=43498873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/063280 WO2011010389A1 (ja) 2009-07-24 2009-07-24 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US20120119188A1 (ja)
JP (1) JPWO2011010389A1 (ja)
WO (1) WO2011010389A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019120668A (ja) * 2018-01-11 2019-07-22 国立大学法人 和歌山大学 ３次元量子構造の評価方法、３次元量子構造評価装置、及びコンピュータプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079182A (ja) * 2003-08-28 2005-03-24 Univ Tokyo 半導体量子ドット素子及びその製造方法
JP2006080293A (ja) * 2004-09-09 2006-03-23 Univ Of Electro-Communications 量子ドットの形成方法
JP2006351956A (ja) * 2005-06-17 2006-12-28 Univ Of Tokyo 化合物半導体結晶の成長方法、その成長方法を用いて成長した化合物半導体結晶の層を備えた半導体装置及び半導体基板
JP2008091420A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 量子ドット光半導体素子の製造方法
JP2009141032A (ja) * 2007-12-05 2009-06-25 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2009164194A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 量子ドット構造を備えた半導体光装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066002B2 (ja) * 1997-04-15 2008-03-26 富士通株式会社 半導体量子ドットの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079182A (ja) * 2003-08-28 2005-03-24 Univ Tokyo 半導体量子ドット素子及びその製造方法
JP2006080293A (ja) * 2004-09-09 2006-03-23 Univ Of Electro-Communications 量子ドットの形成方法
JP2006351956A (ja) * 2005-06-17 2006-12-28 Univ Of Tokyo 化合物半導体結晶の成長方法、その成長方法を用いて成長した化合物半導体結晶の層を備えた半導体装置及び半導体基板
JP2008091420A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 量子ドット光半導体素子の製造方法
JP2009141032A (ja) * 2007-12-05 2009-06-25 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2009164194A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 量子ドット構造を備えた半導体光装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019120668A (ja) * 2018-01-11 2019-07-22 国立大学法人 和歌山大学 ３次元量子構造の評価方法、３次元量子構造評価装置、及びコンピュータプログラム
JP7054511B2 (ja) 2018-01-11 2022-04-14 国立大学法人 和歌山大学 ３次元量子構造の評価方法、３次元量子構造評価装置、及びコンピュータプログラム

Also Published As

Publication number Publication date
US20120119188A1 (en) 2012-05-17
JPWO2011010389A1 (ja) 2012-12-27

Similar Documents

Publication Publication Date Title
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
JP2004349542A (ja) 量子半導体装置およびその作製方法
JP2009231601A (ja) 量子ドットの形成方法
JP4795747B2 (ja) 量子ドット光半導体素子の製造方法
Sala et al. Effect of cap thickness on InAs/InP quantum dots grown by droplet epitaxy in metal–organic vapor phase epitaxy
WO2012173162A1 (ja) 量子ナノドット、二次元量子ナノドットアレイ及びこれを用いた半導体装置並びに製造方法
Su et al. Elimination of bimodal size in InAs/GaAs quantum dots for preparation of 1.3-μm quantum dot lasers
JP2005534164A (ja) 拡張された波長で作動する量子ドットを形成する方法
WO2011010389A1 (ja) 半導体装置の製造方法及び半導体装置
Nadtochiy et al. Gradual Evolution From Quantum‐Well‐Like to Quantum‐Dot‐Like Characteristics in InGaAs/GaAs Nanostructures
Navid et al. GaN‐Based Deep‐Nano Structures: Break the Efficiency Bottleneck of Conventional Nanoscale Optoelectronics
JP4750728B2 (ja) 半導体装置の製造方法
Upadhyay et al. Effects of high energy proton implantation on the optical and electrical properties of In (Ga) as/GaAs QD heterostructures with variations in the capping layer
JP5772290B2 (ja) 半導体装置の製造方法
JP3692407B2 (ja) 半導体量子ドット素子の製造方法
Bru-Chevallier et al. InGaAs quantum dots grown by molecular beam epitaxy for light emission on Si substrates
JP5493124B2 (ja) 量子ドット構造製造方法
JP5504468B2 (ja) 半導体量子ドット及び同形成方法
Yang et al. Optimizing the GaAs capping layer growth of 1.3 μm InAs/GaAs quantum dots by a combined two-temperature and annealing process at low temperatures
KR101211015B1 (ko) 단일 양자점 소자 및 이의 제조방법
JP2001024284A (ja) 半導体発光装置及びその製造方法
Yang et al. Effect of antimony irradiation on InAs/Sb: GaAs quantum dots grown by molecular beam epitaxy
JP4817093B2 (ja) 半導体ナノ構造体及びその作製方法
Hombu et al. Metal Organic Vapor‐Phase Epitaxy Growth of Multilayer Stacked InAsSb/InAsP Superlattices on GaAs and InAs Substrate
Sengupta et al. Structural, Optical and Spectral Characterization of Single-Layer QDIPs

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09847574

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2011523526

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13384827

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09847574

Country of ref document: EP

Kind code of ref document: A1