WO2011000282A1

WO2011000282A1 - 一种实现同步数字体系帧头定位的方法及装置

Info

Publication number: WO2011000282A1
Application number: PCT/CN2010/074468
Authority: WO
Inventors: 刘学斌
Original assignee: 中兴通讯股份有限公司
Priority date: 2009-07-02
Filing date: 2010-06-25
Publication date: 2011-01-06
Also published as: CN101605012A; CN101605012B

Description

一种实现同步数字体系帧头定位的方法及装置

技术领域

本发明涉及通信同步数字体系（ synchronous digital hierarchy , SDH )输入码流检测技术，尤其涉及实现 SDH帧头定位的方法及装置。

背景技术

现代社会对通信的依赖越来越大。作为一种全新的传送网体制， SDH以其灵活性和兼容性，迅速得到了广泛的应用。 SDH的技术实现需要使用超大规模集成电路，因此往往使用专用芯片。但是，通过专用芯片实现 SDH通信技术尚存在功能设置不灵活的问题，比如当发现专用芯片中存在错误难以更改线路。

SDH是串行数据，通常有 STM-1、 STM-4、 STM-16以及 STM-64四种不同的业务码流速率（统称为 STM-N ) 。对于 STM-1速率的 SDH数据尚可用串行方式处理，但对于更高速率的 SDH数据仍按照串行方式处理，电路往往是无法胜任的。这时，就需要进行串 /并转换，将 SDH数据转换成速率较低的并行数据，例如将 STM-64串行数据变为 32位或 64位并行数据，因此需要研究与串行方式不同的并行处理方式。其中， SDH帧头的定位就是首要研究的对象。

SDH帧头的定位是指，收端通过 Al、 A2字节从信息流中定位、分离出

STM-N帧。 Al、 A2字节有固定的值，其中， A1字节值为 11110110 ( F6H ) , A2字节值为 00101000 ( 28H )。收端检测信号流中的各个字节，当发现连续出现 3N个字节的 F6H值，又紧跟着出现 3N个字节的 28H值时（在 STM-1 帧中 A1和 A2字节各有 3个），就确定现在开始收到一个 STM-N帧，通过定位每个 STM-N帧的起点，来区分不同的 STM-N帧，以达到分离不同帧的目的。

在现有技术中，对 SDH帧头的定位方式通常有两种：

1 ) 串行定位，直接对输入的串行数据流按比特（bit )逐一比较，直至查找到用于定帧的帧头字节 Al A2。

该方式只适合低速数据使用。

2 )并行定位，将输入的数据緩存，并与帧头字节 A1A2的期望值进行比较，相同则认为是 STM-N帧的帧头。

此方式原理简单，但由于 A1A2 在数据流中的起始边界不固定，比如 bl~bl6为 16位并行数据， A1可以是 bl~b8, 也可以是 b2~b9; 同时为了保证正确定帧，必须查找多个连续的 A1和 A2才能算是帧头，比如在 STM-64 速率的数据中需要查找到 A1A1A1A2A2A2 这样结构的数据，才认为是找到帧头；因此现有的并行定位方式会引入庞大的组合逻辑电路，这会导致数据处理速度降低，且逻辑电路资源消耗巨大。而且，由于定位时没有使用到全部帧头数据，找到假帧头的概率也比较高。

专利 CN200510041724曾提出一种两段式检测 16位并行 STM-16速率的数据的检测方式，先检测 A1 , 再检测 A2来确定帧头。但此方式依然无法消除找到虚假帧头的可能。

因此，需要对现有的 SDH帧头的定位方法加以改进，能够保证 SDH帧头定位的准确率，同时能够快速地进行帧头定位，且有效地减少逻辑电路资源的消耗。

发明内容

本发明所要解决的技术问题是提供一种实现同步数字体系帧头定位的方法及装置，能够保证 SDH帧头定位的准确率。

为了解决上述技术问题，本发明提供了一种实现同步数字体系帧头定位的方法，包括：

对输入数据流进行数据边界查找，找到数据边界字节 A1 , 并输出同步数字体系 SDH字节数据；以及

在规定时间内对 SDH字节数据流进行帧头查找，找到帧头字节 A1A2, 并输出并行 A1字节数据或并行 A2字节数据；若在规定时间内找不到 A2, 则重新进行数据边界查找的操作。上述方法中，在所述对输入数据流进行数据边界查找，找到数据边界字节 A1的步骤中，若找到一个 A1或一个以上连续的 A1 , 则认为找到数据边界；针对 A1在当前数据的高 8位中不同的起始位置，有 8种 A1位置指示信号与之对应；

所述输出 SDH字节数据的步骤包括：根据 A1位置指示信号，或直接将緩存的前一时钟周期数据作为 SDH字节数据输出，或对当前数据和緩存的前一时钟周期数据进行对齐移位，拼装成 SDH字节数据输出。

上述方法中，所述在规定时间内对 SDH字节数据流进行帧头查找，找到帧头字节 A1A2, 并输出并行 A1字节数据或并行 A2字节数据的步骤包括：在规定时间内查找 SDH字节数据流中第一个出现的帧头字节 A2,针对 A1A2 在当前 SDH字节数据和緩存的前一时钟周期 SDH字节数据中的位置，有 N 种 A2位置指示信号与之对应， N为字节 8比特的倍数；根据 A2位置指示信号，或直接将前一时钟周期 SDH字节数据作为并行 A1字节数据或并行 A2 字节数据输出，或对当前 SDH字节数据和前一时钟周期进行对齐移位，拼装成并行 A1字节数据或所述并行 A2字节数据输出。

上述方法还包括：对输出的并行 A1字节数据或并行 A2字节数据进行数据校验，所述进行数据校验的步骤包括：

在输出并行 A1字节数据或并行 A2字节数据的同时，还输出帧头位置指示信号，根据帧头位置指示信号对 A1字节数据流或 A2字节数据流进行行列计数，找出数据流中部分的或所有的 Al、 A2位置，将数据流中每一 Al、 A2 位置上的数据与期望的 Al、 A2字节数据进行比较，比较结果相同则输出帧头定位正确指示信号，若连续多帧均输出所述帧头定位正确指示信号，则确认帧头定位无误；若比较结果不相同，或未达到连续多帧均输出帧头定位正确指示信号，则需要重新进行数据边界查找及帧头查找。

为了解决上述技术问题，本发明提供了一种实现同步数字体系帧头定位的装置，包括相互连接的边界查找对齐模块和帧头查找移位模块，其中：边界查找对齐模块设置为：在输入数据流进行数据边界查找，找到数据边界字节 Al , 并将同步数字体系 SDH字节数据输出给帧头查找移位模块；在收到帧头查找移位模块输出的查找失败信号后重新进行数据边界查找；帧头查找移位模块设置为：在规定时间内对 SDH数据字节数据流进行帧头查找，找到帧头字节 A1A2, 并输出并行 A1字节数据或并行 A2字节数据；若在规定时间内找不到 A2, 则向边界查找对齐模块输出查找失败信号。

上述装置中，边界查找对齐模块包括第一数据緩冲器、第二数据緩冲器和第一数据选择器，

边界查找对齐模块是设置为：定义输入数据流中当前数据在第一数据緩冲器内，并将输入数据流中数据延时緩存在第二数据緩冲器内一个时钟周期成为前一时钟周期数据，若在当前数据中查找到一个 A1 或一个以上连续的 A1 , 则认为找到数据边界；根据查找 A1在当前数据的高 8位中不同的起始位置所产生的 A1位置指示信号，通过第一数据选择器选择直接将第二数据緩冲器内前一时钟周期数据作为 SDH字节数据输出，或对第一数据緩冲器内当前数据和第二数据緩冲器内前一时钟周期数据进行对齐移位，拼装成 SDH字节数据，通过第一数据选择器选择输出。

上述装置中，帧头查找移位模块包括第三数据緩冲器、第四数据緩冲器和第二数据选择器，帧头查找移位模块是设置为：在规定时间内查找緩存在第三数据緩冲器内的当前 SDH字节数据和緩存在第四数据緩冲器内的前一时钟周期 SDH字节数据中第一个出现的帧头字节 A2, 根据查找 A1A2在当前 SDH字节数据和前一时钟周期 SDH字节数据中的位置产生的 A2位置指示信号，通过第二数据选择器选择直接将当前 SDH字节数据作为并行 A1字节数据流或并行 A2 字节数据输出，或对当前 SDH字节数据和前一时钟周期 SDH字节数据进行对齐移位，拼装成并行 A1字节数据或并行 A2字节数据，通过第二数据选择器选择输出。

上述装置还包括分别与帧头查找移位模块和边界查找对齐模块连接的帧头校验模块，其中：

所述帧头查找移位模块还设置为：向帧头校验模块输出并行 A1 字节数据或并行 A2字节数据，同时输出帧头位置指示信号；

所述帧头校验模块设置为：用于根据帧头位置指示信号，对输入在第五数据緩冲器内的 A1字节数据流或 A2字节数据流进行行列计数，找出数据流中部分的或所有的 Al、 A2位置，将数据流每一 Al、 A2位置上的数据与期望的 Al、 A2字节数据进行比较，比较结果相同则输出帧头定位正确指示信号，若连续多帧均输出帧头定位正确指示信号，则确认帧头定位无误，通过输出控制器输出经数据校验的 A1字节数据流或 A2字节数据流；否则，向边界查找对齐模块输出校验失败信号；

边界查找对齐模块还设置为：用于根据校验失败信号重新进行数据边界查找。

上述装置是通过场可编程门阵列 FPGA实现的。

上述装置还包括分别与边界查找对齐模块、帧头校验模块以及帧头校验模块连接的控制模块，所述控制模块设置为：作为状态机通过边界查找状态、帧头查找状态、数据校验状态以及正常状态控制边界查找对齐模块、帧头校验模块以及帧头校验模块协调工作以及所述装置的输出。

釆用本发明的实现同步数字体系帧头定位的方法及装置，由于在查找帧头字节 A1A2后增加了反馈环节和数据校验环节，故可将找到假帧头的概率降至最低，从而保证了 SDH帧头定位的准确率。再有，本发明利用 FPGA实现 SDH帧头定位，能够快速地进行帧头定位，且可以提供更灵活的功能设置和更低廉的运营成本。附图概述

图 1为本发明实现同步数字体系帧头定位的方法实施例流程图；图 2为本发明实现同步数字体系帧头定位装置一实施例的原理框图；图 3为本发明实现同步数字体系帧头定位装置另一实施例的原理框图。

本发明的较佳实施方式本发明提供的实现同步数字体系帧头定位的方法及装置，其发明构思是，通过边界查找对齐环节找到数据边界 A1 ; 通过帧头查找移位环节对 SDH数据字节在一定时间内找到第一个出现的 A2 字节，如果在规定时间内找不到 A2, 则重新执行边界查找对齐操作。最后，通过数据校验环节对确定的 Al、 A2位置上的数据进行校验，确认无误找到帧头字节 A1A2,从而确保 SDH帧头定位的准确率。并且，本发明通过场可编程门阵列（Field Programmable Gate Array, FPGA ) 实现同步数字体系帧头定位的装置，故可以提供更灵活的功能设置和低廉的运营成本。

以下结合附图和优选实施例对本发明的技术方案进行详细地阐述。以下实施例仅仅用于说明和解释本发明，而不构成对本发明技术方案的限制。

如图 1所示，是本发明实现同步数字体系帧头定位的方法实施例的流程，用于 8位以上并行 16位、 32位、 64位等等（数据位数只要是 8的整数倍均可） SDH数据帧头的定位；包括如下步骤：

110: 通过边界查找对齐，找到数据边界 A1的位置，并输出 SDH数据字节；

即输入数据并存入数据緩冲器，如果检测到连续的 16 bits数据为 A1A1 , 则认为找到数据边界;根据 A1查找结果将当前数据和前一时钟周期的数据进行移位处理，从而使输出数据的每个字节都是 SDH字节数据。

以 32位并行处理 STM-64速率的 SDH数据为例， A1 的二进制数为

11110110 (即 F6H ) , 它的最高位 1可以在 bit 32到 bit 25八个数据之间的任意位置出现，即相应 A1 出现的 bit位置，会产生一个 A1位置指示信号，一共有 8种 A1位置指示信号。如果 A1在最高比特位 bit 32起始，则输入数据无需移位；如果在比特位 bit 31起始，则取当前数据的 bit 32, 再取前一时钟周期数据的 bit 31至 bitl , 组成对齐的 32 bits输出数据；以此类推，可以得出 8种情况下的输出数据。

120: 帧头查找移位，找到帧头字节 A2的位置，并输出并行 A1数据或并行 A2数据；将上述边界对齐的 SDH字节数据流存入数据緩冲器，在一定时间内查找数据緩冲器内数据流中第一个出现的 A2,根据 A2查找结果对当前 SDH字节数据和前一时钟周期 SDH字节数据进行字节对齐，使输出的并行数据仅为 A1数据或仅为 A2数据。如果在规定时间内找不到 A2 (说明边界定位不正确），则重新执行边界查找对齐操作（及步骤 110 ) 。本发明通过增加此反馈环节而降低了找到假帧头的概率。

同样以 32位并行处理 STM-64速率的 SDH数据为例。经过边界对齐移位操作后，第一个 A2出现在 32位并行数据的位置有 4种可能：出现在最高 8个比特位 bit 32至 bit 25 , 或出现在后续的 8个比特位 bit 24至 bit 17 , 或出现在再后续的 8个比特位 bit 16至 bit 9, 或出现在最低 8个比特位 bit 8至 bit 1 , 由此会有 4种 A2位置指示信号与之对应。如果在最高 8比特出现，则输入数据已经对齐无需移位；如果在比特位 bit 24至 bitl 7出现，则取当前数据的 bit 32至 bit 25,再取前一时钟的数据的 bit 24至 bit 1 ,组成对齐的 32比特输出数据；依次类推，根据 A2位置指示信号进行相应的数据字节对齐操作，以保证输出的 32位数据不会有 A1和 A2同时出现。与此同时，产生帧头位置的指示信号，即 A1A2位置指示信号。

130: 进行数据校验。

即根据上述产生的帧头位置指示信号对数据流（A1或 A2数据）进行行列计数，找出数据流中部分的或所有的 A1A2数据的位置，对数据流中所有这些位置上的数据进行 A1A2字节校验无误后，确认找到帧头字节。如果有误则需要重新进行边界查找及帧头定位。

完成前两步的操作，已经基本上能正确地找到帧头字节。但是由于 STM-64信号数据量很大，依然有一定的出现假帧头信号的极小概率，即在数据流中偶然出现了两个 A1字节值，后面跟着 A1A2字节值，但附近位置的数据却不是 A1A2字节值。为此，本方案特别加入了数据校验环节，由此将找到假帧头的概率降至最低。

本发明针对上述方法实施例，用 verilog语言编写了一个用 FPGA实现的 32位并行 STM-64数据的帧头查找逻辑装置，其中一实施例的原理框图如图 2所示，包括边界查找对齐模块及其数据緩冲器 Bl、 B2和数据选择器 Sl、帧头查找移位模块及其数据緩冲器 B3、 B4和数据选择器 S2以及帧头校验模块及其数据緩冲器 B5和输出控制器，其中：

边界查找对齐模块，用于找到边界字节 A1的位置，并输出 SDH数据字节；

定义 32位 STM-64的输入数据 ( din )到数据緩冲器 B1 , 并延时緩存到数据緩冲器 B2内一个时钟周期变成 din— dl。根据需要查找的 A1在 din的高 8位中的起始位置不同，会产生一个 A1位置指示信号，一共有 8种 A1位置指示信号，分别为 dect— al— 7 , dect— al— 6, dect— al— 5 , dect— al— 4, dect— al— 3 , dect— al— 2, dect— al— 1 , dect— al— 0。根据这 8个位置指示信号，拼装当前数据 din和前一时钟周期数据 din dl产生 32位输出数据 din— bit— align,通过数据选择器 SI输出（在此，数据选择器 S1的作用是：若需重排数据，则通过数据选择器选择 din和 din— dl到边界查找对齐模块中进行数据重排，并通过数据选择器输出重排后的 SDH数据字节；如果不需重排数据则选择直接将 din— dl 作为 SDH数据字节输出 ) 。

当然，数据緩冲器 Bl、 B2和数据选择器 SI也可以包含在边界查找对齐模块中。

帧头查找移位模块，用于进行帧头查找移位，找到帧头字节 A2的位置；经过边界查找对齐后输出的重排数据 din— bit— align, 通过数据选择器 S1 输入到数据緩冲器 B3 , 并延时緩存到数据緩冲器 B4 内一个时钟周期变成 din— bit— align— dl。根据需要查找的 A1A2在 din— bit— align— dl、 din— bit— align内的位置，会产生一个 A2位置指示信号，一共有 4种 A2位置指示信号，分别为 dect— ala2— 3 , dect_ala2_2, dect_ala2_l , dect— ala2— 0。根据这些指示信号，再次做数据调整，拼装当前数据 din— bit— align 和前一时钟周期数据 din— bit— align— dl , 得到 32位的输出数据 din— byte— align, 通过数据选择器 S2 输出 (数据选择器 S2作用类似数据选择器 S1 , 只是 S1是对 bit做拼装， S2 对字节做拼装），同时产生帧头指示信号 init—φ输出给帧头校验模块。

如果以 64位并行处理的 SDH数据为例，则会有 8种 A2位置指示信号。以此类推，对于以 8*N位并行处理的 SDH数据，会有 N种 A2位置指示信号。当然，数据緩冲器 Β3、 Β4和数据选择器 S2也可以包含在帧头查找移位模块中。

帧头校验模块，用于校验数据，确认 A1A2定帧无误。

经过帧头查找移位的 din— byte— align数据，通过数据选择器 S2緩存到数据緩冲器 C内，再送入帧头校验模块进行校验。帧头校验模块根据 init— φ对数据流（即数据緩冲器 C 内的 din— byte— align )进行行列计数，找出数据流 din— byte— align中部分的或所有的 A1和 A2位置，将数据流 din— byte— align在 Al、 A2位置上的数据和期望的 Al、 A2数据（F6H和 28H )进行比较，得到 A1A2是否正确的指示信号 ala2— match。如果连续若干帧 ala2— match都存在，则认为定帧正确无误。

当然，数据緩冲器 B5和输出控制器均可以包含在帧头校验模块中。如图 3所示，是本发明提供的另一个用 FPGA实现的 32位并行 STM-64 数据的帧头查找逻辑装置实施例，与图 2所示实施例不同的仅仅是增加了一个控制模块，用于控制其它三个模块（即边界查找对齐模块、帧头查找移位模块以及帧头校验模块）的协调工作。

控制模块利用状态机来控制边界查找对齐模块的边界查找，帧头查找移位模块的帧头查找以及和帧头校验模块的校验三环节之间的转换。该状态机一共定义了四个状态：边界查找，帧头查找，校验和正常状态。状态机跳转的规则如下：系统复位后自动进入边界查找状态，找到 A1数据后转入帧头查找状态；如果过一定时间找不到 A2字节，则返回边界查找状态重新寻找 A1 ; 如果找到 A2, 则进入校验状态；如果连续两帧无法校验正确的 A1和 A2数据，则返回边界查找状态；如果校验结果正确，则进入正常运行，若在正常运行时，出现连续五帧 A1A2校验不正确则再次进入边界查找状态，也可以设置检测需要的任意帧数目，比如设置成三帧。

综上所述可以看出，本发明的实现同步数字体系帧头定位的方法及相应的装置，由于增加了在规定时间内找不到 A2就重新执行边界查找对齐操作的反馈环节，并在找到帧头字节 A1A2后增加了数据校验环节，故将找到假帧头的概率降至最低，从而保证了 SDH帧头定位的准确率。再有，本发明利用 FPGA实现 SDH帧头定位，能够快速地进行帧头定位，且可以提供更灵活的功能设置和更低廉的运营成本。

本发明的方案经在 10G速率和 2.5G速率的光传输产品上试用，在 311MHz 的系统时钟下，该电路定帧结果完全正确，各项功能和性能指标符合要求。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块 /单元可以釆用硬件的形式实现，也可以釆用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

工业实用性

釆用本发明的实现同步数字体系帧头定位的方法及装置，由于在查找帧头字节 A1A2后增加了反馈环节和数据校验环节，故可将找到假帧头的概率降至最低，从而保证了 SDH帧头定位的准确率。再有，本发明利用 FPGA实现 SDH帧头定位，能够快速地进行帧头定位，且可以提供更灵活的功能设置和更低廉的运营成本。

Claims

权利要求书

1、一种实现同步数字体系帧头定位的方法，包括：

对输入数据流进行数据边界查找，找到数据边界字节 A1 , 并输出同步数字体系（SDH )字节数据；以及

在规定时间内对 SDH字节数据流进行帧头查找，找到帧头字节 A1A2, 并输出并行 A1字节数据或并行 A2字节数据；若在所述规定时间内找不到所述 A2, 则重新进行所述数据边界查找的操作。

2、按照权利要求 1所述的方法，其中，

在所述对输入数据流进行数据边界查找，找到数据边界字节 A1 的步骤中，若找到一个 A1或一个以上连续的 A1 , 则认为找到所述数据边界，针对所述 A1在当前数据的高 8位中不同的起始位置，有 8种 A1位置指示信号与之对应；

所述输出 SDH字节数据的步骤包括：根据所述 A1位置指示信号，或直接将緩存的前一时钟周期数据作为所述 SDH字节数据输出，或对当前数据和所述緩存的前一时钟周期数据进行对齐移位，拼装成所述 SDH字节数据输出。

3、按照权利要求 1所述的方法，其中，所述在规定时间内对 SDH字节数据流进行帧头查找，找到帧头字节 A1A2, 并输出并行 A1字节数据或并行 A2字节数据的步骤包括：

在规定时间内查找所述 SDH字节数据流中第一个出现的帧头字节 A2, 针对所述 A1A2在当前 SDH字节数据和緩存的前一时钟周期 SDH字节数据中的位置，有 N种 A2位置指示信号与之对应，所述 N为字节 8比特的倍数；根据所述 A2位置指示信号，或直接将所述前一时钟周期 SDH字节数据作为所述并行 A1字节数据或所述并行 A2字节数据输出，或对所述当前 SDH字节数据和所述前一时钟周期进行对齐移位，拼装成所述并行 A1字节数据或所述并行 A2字节数据输出。

4、按照权利要求 1至 3所述的任一项方法，该方法还包括：对输出的所述并行 A1字节数据或所述并行 A2字节数据进行数据校验，所述进行数据校验的步骤包括：

在输出所述并行 A1字节数据或所述并行 A2字节数据的同时，还输出帧头位置指示信号，根据所述帧头位置指示信号对 A1字节数据流或 A2字节数据流进行行列计数，找出所述数据流中部分的或所有的 Al、 A2位置，将所述数据流中每一 Al、 A2位置上的数据与期望的 Al、 A2字节数据进行比较，比较结果相同则输出帧头定位正确指示信号，若连续多帧均输出所述帧头定位正确指示信号，则确认所述帧头定位无误；若比较结果不相同，或未达到连续多帧均输出所述帧头定位正确指示信号，则需要重新进行所述数据边界查找及所述帧头查找。

5、一种实现同步数字体系帧头定位的装置，包括相互连接的边界查找对齐模块和帧头查找移位模块，其中：

所述边界查找对齐模块设置为：在输入数据流进行数据边界查找，找到数据边界字节 A1 , 并将同步数字体系 SDH字节数据输出给所述帧头查找移位模块；在收到所述帧头查找移位模块输出的查找失败信号后重新进行所述数据边界查找；

所述帧头查找移位模块设置为：在规定时间内对 SDH数据字节数据流进行帧头查找，找到帧头字节 A1A2, 并输出并行 A1字节数据或并行 A2字节数据；若在所述规定时间内找不到所述 A2, 则向所述边界查找对齐模块输出查找失败信号。

6、按照权利要求 5所述的装置，其中，所述边界查找对齐模块包括第一数据緩冲器、第二数据緩冲器和第一数据选择器，

所述边界查找对齐模块是设置为：定义所述输入数据流中当前数据在所述第一数据緩冲器内，并将所述输入数据流中数据延时緩存在所述第二数据緩冲器内一个时钟周期成为前一时钟周期数据，若在所述当前数据中查找到一个 A1或一个以上连续的 A1 , 则认为找到所述数据边界；根据查找所述 A1 在所述当前数据的高 8位中不同的起始位置所产生的 A1位置指示信号，通过所述第一数据选择器选择直接将所述第二数据緩冲器内所述前一时钟周期数据作为所述 SDH字节数据输出，或对所述第一数据緩冲器内所述当前数据和所述第二数据緩冲器内所述前一时钟周期数据进行对齐移位，拼装成所述 SDH字节数据，通过所述第一数据选择器选择输出。

7、按照权利要求 5所述的装置，其中，所述帧头查找移位模块包括第三数据緩冲器、第四数据緩冲器和第二数据选择器，

所述帧头查找移位模块是设置为：在规定时间内查找緩存在所述第三数据緩冲器内的当前 SDH字节数据和緩存在所述第四数据緩冲器内的前一时钟周期 SDH字节数据中第一个出现的帧头字节 A2 , 根据查找所述 Al A2在所述当前 SDH字节数据和所述前一时钟周期 SDH字节数据中的位置产生的 A2位置指示信号，通过所述第二数据选择器选择直接将所述当前 SDH字节数据作为所述并行 A1字节数据流或所述并行 A2字节数据输出，或对所述当前 SDH字节数据和所述前一时钟周期 SDH字节数据进行对齐移位，拼装成所述并行 A1字节数据或所述并行 A2字节数据，通过所述第二数据选择器选择输出。

8、按照权利要求 5所述的装置，该装置还包括分别与所述帧头查找移位模块和所述边界查找对齐模块连接的帧头校验模块，其中：

所述帧头查找移位模块还设置为：向所述帧头校验模块输出并行 A1 字节数据或并行 A2字节数据，同时输出帧头位置指示信号；

所述帧头校验模块设置为：用于根据所述帧头位置指示信号，对输入在第五数据緩冲器内的 A1字节数据流或 A2字节数据流进行行列计数，找出所述数据流中部分的或所有的 Al、 A2位置，将所述数据流每一 Al、 A2位置上的数据与期望的 Al、 A2字节数据进行比较，比较结果相同则输出帧头定位正确指示信号，若连续多帧均输出所述帧头定位正确指示信号，则确认所述帧头定位无误，通过输出控制器输出经数据校验的 A1字节数据流或 A2字节数据流；否则，向所述边界查找对齐模块输出校验失败信号；

所述边界查找对齐模块还设置为：根据所述校验失败信号重新进行所述数据边界查找。

9、按照权利要求 5至 8任一项所述的装置，该装置是通过场可编程门阵列实现的。

10、按照权利要求 5至 8任一项所述的装置，该装置还包括分别与所述边界查找对齐模块、所述帧头校验模块以及所述帧头校验模块连接的控制模块，所述控制模块设置为：作为状态机通过边界查找状态、帧头查找状态、数据校验状态以及正常状态控制所述边界查找对齐模块、所述帧头校验模块以及所述帧头校验模块协调工作以及所述装置的输出。