KR100388977B1

KR100388977B1 - 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치 및그 방법

Info

Publication number: KR100388977B1
Application number: KR10-2001-0054201A
Authority: KR
Inventors: 이진기
Original assignee: 엘지전자 주식회사
Priority date: 2001-09-04
Filing date: 2001-09-04
Publication date: 2003-06-25
Also published as: KR20030020745A

Abstract

본 발명은 이더넷 MAC 프레임을 GFP 프레임으로 매핑하기에 적당하도록 한 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치 및 그 방법을 제공하는 것으로, 이러한 장치는, 이더넷 프레임을 입력받아 클럭신호와 직렬 데이터를 추출하기 위한 인터페이스부와; 인터페이스부에서 추출된 클럭신호를 분주하여 직렬 데이터를 병렬 데이터로 변환한 후 프레임의 데이터 시작점을 추출하고, 추출된 데이터 시작점으로부터 GFP 프레임에의 맵핑을 수행하기 위한 GFP 맵퍼와; GFP 맵퍼에서 맵핑된 데이터를 동기식 프레임으로 맵핑하고 가상 접합시켜 동기식 전송망으로 접속시키기 위한 맵핑/가상접합부를 포함하여 이루어져, 랜덤한 환경에서 데이터의 시작점을 용이하게 찾을 수 있고, 회로의 단순화를 달성하여 회로 설계시 전력소모를 저감시키며, 비트패턴을 검색하는데 소요되는 시간을 줄일 수 있다.

Description

이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치 및 그 방법 {Apparatus and method for mapping ETHERNET data frame to generic frame}

본 발명은 이더넷 프레임(ETHERNET Frame)의 지에프피(Generic Frame Procedure, 또는 GFP) 프레임으로의 매핑에 관한 것으로, 보다 상세하게는 이더넷 MAC(Media Access Control) 프레임을 GFP 프레임으로 매핑하기에 적당하도록 한 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치 및 그 방법에 관한 것이다.

일반적으로 2.5G SDH(Synchronous Digital Hierarchy)와 같은 동기식 전송 장비에서는 음성 위주의 데이터를 처리한다.

최근에는 인터넷의 급속한 보급으로 인해서 SONET/SDH 장비에서도 IP(Internet Protocol) 전송의 필요성이 제기되었다. 이에 따라 기존의 SONET/SDH 장비에서 IP를 전송하기 위한 방법이 개발되고 있다. 그 일예로 ANSI(American National Standards Institute) 규정에 의한 GFP가 있다.

기존의 IP 신호들을 현재의 SONET/SDH을 통해 가장 효율적으로 전송하기 위해서 GFP 프레임을 구성한다. 이때의 전송효율이란 적은 수의 오버헤드로 전송하는 경우를 지시한다.

도1에는 일반적인 클라이언트 신호와 전송 경로간의 GFP 관계를 나타낸 블록도가 도시되어 있다.

그리고 LAN(Local Area Network) 상에서 개별 호스트를 구별하기 위한 방법으로 이더넷 인터페이스는 MAC 주소를 갖게 되며, 모든 이더넷 인터페이스의 MAC 주소는 서로 다른 값을 갖는다. 따라서 로컬 네트워크상에서 각 각의 호스트는 유일하게 구별될 수 있다.

도2는 일반적인 이더넷 MAC 프레임의 구성도이며, 도3은 일반적인 이더넷 MAC 프레임과 GFP 프레임의 대응관계를 나타내는 블록도이다.

도2에 따르면, 이더넷 MAC 프레임은 비트 단위로 들어오는 데이터를 받아 들여 바이트 단위로 묶어서 해석을 한다.

이더넷 프레임은 다수의 영역으로 나뉘어져 있다. 그 영역들은 7+1바이트의 프리엠블/SFD 영역, 6바이트의 목적지 주소 영역, 6바이트의 원천 주소 영역, 2바이트의 유형 및 길이 영역, 46~1500바이트의 데이터 영역, 4바이트의 프레임 검사 시퀀스 영역 등을 포함한다.

이러한 이더넷 MAC 프레임의 영역들중에서 최선두 영역인 프리엠블/SFD 영역이 GFP 프레임으로의 매핑시 중요한 역할을 한다. 따라서 프리엠블/SFD 영역의 8바이트를 프리엠블(Preamble)과 SFD(Start of Frame Delimiter)의 두 개로 나누어서 살펴본다.

이더넷은 비트-시리얼 또는 동기화된 전송 기술이라 불린다. 비트-시리얼이란 프레임이 매체를 통해 한번에 한 비트씩 전송되고 수신되는 것을 의미한다. 동기화 전송기술이란 각 비트를 정확하게 감지하기 위해 전송 컴퓨터와 수신 컴퓨터의 시간을 동기시키는 것을 의미한다.

특히, 시간 동기화는 이더넷이 디지털의 0이나 1을 알아보기 쉬운 하이-로우(High-to-Low) 또는 로우-하이(Low-to-High)와 같은 형태로 만들기 위해 정확한 시간의 변화를 사용하기 때문에 중요하다. 동기화되지 않은 클럭은 신호를 정확하게 시간에 맞추지 못할 것이고, 신호를 전혀 해석할 수 없거나 잘못 해석하게 된다. 이러한 경우가 프레임 정렬이 잘못된 경우에 해당한다. 따라서 동기화를 맞출 필요가 있다.

그리고 이더넷 프레임의 프리엠블은 규칙적으로 0과 1이 전환되는 7바이트(56비트)이며, 수신 컴퓨터와 발신 컴퓨터의 클럭을 동기화하도록 한다. 프리엠블에서의 0과 1의 변화는 신호 자체에서 클럭 정보를 암호화하는 간단한 방법을 구성한다. 군인들의 아주 빠른 행진에서 발을 맞춰주는 드럼처럼 0과 1간을 전환하는 프리엠블의 56비트는 안정적인 변화가 시간에 맞게 될 때까지 수신 컴퓨터가 자신의 클럭을 조정할 수 있도록 한다.

SFD는 이진수 '11'의 두 자리 비트만 제외하고, 2진수 0과 1을 교체하며 바꾼다. 이진수 '11'은 수신 컴퓨터에게 프리엠블이 끝나고 이더넷 헤더 부분이 시작됨을 지시한다.

즉, 프리엠블과 SFD로 프레임의 시작점을 찾아준다. 이렇게 시작점을 찾는방법은 IEEE(Institute of Electrical Electronics Engineers) 802.3에 기술되어 있다.

도3에 따르면, GFP 프레임은 헤더 영역과 페이로드 영역으로 구성된다.

이 헤더 영역은 2바이트의 페이로드 길이 지시자(Payload Length Indicator, 또는 PLI) 데이터 영역, 2바이트의 코어 헤드에러검사(core Head Error Check, 또는 cHEC) 데이터 영역, 2바이트의 타입(Type) 데이터 영역, 2바이트의 타입 헤드에러검사(type Head Error Check, 또는 tHEC) 데이터 영역, 0~60바이트의 GFP 확장 헤더(GFP Extension Hdr) 영역을 포함한다.

GFP 프레임에서 상위 신호들은 GFP 클라이언트 의존성(Client Specific Aspects)과 GFP 공통성(Common Aspects)을 조정하는 과정을 거친다. 이후 SONET/SDH에 실리게 되는 것이다.

이러한 이더넷 MAC 프레임을 동기식 전송장치를 통해 전송하는 것에 관련된 기술은 다음과 같다.

1. 대한민국 특허출원 제10-1998-050423호의 '지능망 서비스 제어/관리 시스템의 근거리 통신망 물리 주소 관리방법'

2. 동 특허출원 제10-1997-039415호의 '자동 형상 제어를 위한 백플레인상의 슬롯 어드레스 지정방법'

3. 동 특허출원 제10-1992-026129호의 '교환 시스템의 자동 주소 설정방법'

4. 동 특허출원 제10-1989-019679호의 '프로세서 보드의 이더넷 물리 주소 자동 설정방법'

상기 인용된 종래기술들은 이더넷 주소와 같은 물리적 주소를 인터넷 주소(IP 주소)와 같은 논리적인 주소로 자동으로 할당해 주는 방식을 사용한다. 이처럼 이더넷 데이터의 물리적인 주소를 찾는 부분에 기술의 역점이 주어진다.

즉, 종래기술에서는 물리주소를 찾아서 그 주소에 맞추어서 데이터를 보내기만 하는 체계로 동작한다.

여기서 이더넷 프레임의 프리엠블과 SFD의 역할은 명확하다. 즉, 8개의 바이트를 이용해서 데이터의 시작점을 찾아주는 것이다. 그래서 이더넷 데이터에 대해 SFD 이후의 데이터만을 진정한 것으로 보고 그 부분을 맵핑시켜야 하기 때문에 주소의 시작부분이 어디인지를 알아야만 하는 것이다.

그런데 로직 디자인에 있어서는 저전력 설계, 단순한 회로구성, 시간 등이 고려되어야 한다. 따라서 실제 회로(예를 들어 이더넷 트랜시버 등)에서는 프리엠블의 7바이트만으로 클럭을 추출한다. 그리고 다시 클럭과 데이터 신호를 받게 되는 것이다. 이때 이미 사용된 7바이트의 프리엠블이 하는 역할은 없다. 단지 클럭을 추출하고 남은 데이터가 되는 것이다. 더불어 다음의 SFD를 찾아서 프레임의 시작점을 알리게 되는 것이다.

이처럼 종래기술은 SFD의 1바이트만으로 데이터의 시작점을 찾기 때문에 랜덤한 환경에 있어서는 데이터 시작점을 오인하게 되어 전송된 데이터의 수신 오류가 발생되는 문제점이 있다. 랜덤한 환경이란 로직 설계시 SFD를 찾은 이후의 계속된 검사를 통해 페이로드 부분에서 다시 SFD와 동일한 형태의 데이터가 검색되는 경우에 다시 이 부분을 데이터의 시작점으로 오인하게 되는 경우를 지칭한다.

그러나 최근에 규정된 GFP에서는 이더넷 데이터를 제네릭 프레임(Generic Frame)으로 맵핑시켜야 하기 때문에 주소를 찾는 종래기술을 적용할 수 없는 단점이 있다.

즉, 이더넷 데이터의 주소 부분은 SFD 이후부터 시작되므로 SFD의 시작점을 알아야 맵핑시킬 수 있는데, 종래기술은 맵핑개념이 아닌 주소추출 개념을 사용하기 때문에 GFP 프레임에 적용할 수 없었던 것이다.

본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 이더넷 MAC 프레임을 GFP 프레임으로 매핑하기에 적당하도록 한 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치를 제공하는 것이다.

본 발명의 다른 목적은 이더넷 MAC 프레임을 일정 단위로 모아 그 중에 존재하는 특정한 비트패턴을 데이터의 시작점으로 설정하여 맵핑을 개시함으로써 해당 프레임의 길이 정보를 정확하게 판단하고 제네릭 프레임을 구성하여 GFP 프레임의 맵핑을 수행하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑방법을 제공하는 것이다.

본 발명의 또 다른 목적은 이더넷 MAC 프레임을 병렬 데이터로 변환한 후 다수개의 채널별로 일정 크기 단위로 묶어 그 중에 존재하는 특정한 비트패턴을 데이터의 시작점으로 설정하여 맵핑을 개시함으로써 해당 프레임의 길이 정보를 정확하게 판단하여 GFP 프레임의 맵핑이 이루어지도록 한 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑방법을 제공하는 것이다.

도1은 일반적인 클라이언트 신호와 전송 경로간의 GFP 관계를 나타낸 블록도.

도2는 일반적인 이더넷 MAC 프레임의 구성도.

도3은 일반적인 이더넷 MAC 프레임과 GFP 프레임의 대응관계를 나타내는 블록도.

도4는 본 발명이 적용되는 네트워크 구성도.

도5는 본 발명의 실시예에 따른 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치의 블록도.

도6은 도5에서 프레이밍 블록의 상세도.

도7은 도6에서 직병렬 변환부의 상세도.

도8은 도6에서 프레이머부의 상세도.

도9는 도6에서 인켑슐레이터부의 상세도.

도10은 본 발명의 실시예에 따른 이더넷 프레임의 제네릭 프레임에의 매핑의 순서도.

도11은 본 발명에 따른 직병렬 변환시의 각 신호 타이밍도.

도12는 본 발명에 따른 각 채널별 신호 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명 *

500 : GFP 맵퍼 510 : 인터페이스부

520 : 프레이밍 블록 530 : 버퍼부

540 : DC-밸런싱부 550 : 스크램블링부

560 : 맵핑/가상접합부

상기 목적을 달성하기 위한 본 발명의 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치 및 그 방법은, 이더넷 프레임을 입력받아 클럭신호와 직렬 데이터를 추출하기 위한 인터페이스부와; 상기 인터페이스부에서 추출된 상기 클럭신호를 분주하여 상기 직렬 데이터를 병렬 데이터로 변환한 후 프레임의 데이터 시작점을 추출하고, 상기 추출된 데이터 시작점으로부터 GFP 프레임에의 맵핑을 수행하기 위한 GFP 맵퍼와; 상기 GFP 맵퍼에서 맵핑된 데이터를 동기식 프레임으로 맵핑하고 가상 접합시켜 동기식 전송망으로 접속시키기 위한 맵핑/가상접합부를 포함하는 것을 그 특징으로 한다.

이러한 매핑장치는 이더넷 프레임의 시작점을 정확하게 찾아내어 GFP 프레임으로의 맵핑을 안정적으로 수행할 수 있다. 바람직하게는 비트 단위의 직렬 데이터로 입력되는 이더넷 프레임을 병렬 데이터로 변환한 후, 이 병렬 데이터상의 특정한 비트패턴을 데이터 시작점으로 설정하여 해당 데이터 시작점을 기준으로 GFP 프레임에의 맵핑이 이루어지도록 한다.

그리고 상기 목적을 달성하기 위한 본 발명의 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑방법은, 직렬의 이더넷 프레임을 설정된 바이트 단위로 묶는 단계와; 상기 묶인 데이터상에서 연속된 프리엠블과 SFD의 일정 바이트에 대해 설정된 비트패턴이 존재하는지 여부를 검색하는 단계와; 상기 검색의 결과로 상기 비트패턴의 존재가 확인되면, 이더넷 데이터를 바이트 단위로 계수하여 해당 이더넷 데이터의 물리주소와 길이/타입 정보를 추출하는 단계와; 상기 길이/타입 정보를참조하여 이더넷 데이터의 길이를 판단하고, 상기 판단된 이더넷 데이터의 길이에 따라 제네릭 프레임을 형성하여 GFP 프레임에 맵핑하는 단계를 포함하는 것을 그 특징으로 한다.

이러한 매핑방법은 제네릭 프레임으로 맵핑할 수 있도록 이더넷 데이터의 시작점을 찾아 프레이밍한다. 이때 입력되는 이더넷 데이터의 시작점을 SFD 1바이트만으로 찾는 것이 아니라 프리엠블의 마지막 두 바이트와 함께 찾는다. 즉, 입력되는 데이터를 4바이트씩 모아서 그 중에서 특정한 비트패턴이 있는지를 검색한다. 이 특정의 비트패턴은 'AAAAAB(HEX)'로 설정하는 것이 바람직하다.

따라서 이 비트패턴 'AAAAAB(HEX)'를 갖는 3개의 바이트가 존재하는지를 검색하여 해당 바이트가 검색되면, 이 3개의 바이트를 프레임의 시작점으로 설정하고, 이에 이어지는 바이트부터 계수하여 물리주소와 길이/타입 정보가 적재된 바이트를 추출해낸다.

그리고 길이/타입 바이트를 참조함으로써 실제 이더넷 데이터의 길이를 판단하고 이에 맞게 제네릭 프레임을 구성한다.

또한, 상기 목적을 달성하기 위한 본 발명의 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑방법은, 비트 단위로 입력되는 직렬 이더넷 데이터를 분주된 클럭으로 읽어 병렬 데이터로 변환한 후 일정수의 바이트 단위로 묶는 단계와; 상기 묶여진 단위내에 설정된 비트패턴이 존재하는지 여부를 검색하는 단계와; 상기 비트패턴이 존재하는 것으로 판정되면 프레임 시작 펄스를 발생시켜 상기 이더넷 데이터의 프레임을 재정렬하는 단계와; 상기 이더넷 데이터를 바이트 단위로 계수하여 해당 이더넷 데이터의 물리주소와 길이/타입 정보를 추출하는 단계와; 상기 길이/타입 정보를 참조하여 이더넷 데이터의 길이를 판단하고, 상기 판단된 이더넷 데이터의 길이에 따라 제네릭 프레임을 형성하여 GFP 프레임에 맵핑하는 단계를 포함하는 것을 그 특징으로 한다.

이러한 맵핑방법은 비트 단위로 입력되는 이더넷 프레임을 클럭분주하여 바이트 단위의 병렬 데이터로 변환시켜 설정된 비트패턴이 존재하는지 여부를 판정한다. 이때 비트패턴의 검색은 병렬로 변환된 데이터중에서 특정한 3개의 바이트에 대해 수행되도록 하며, 이 비트패턴은 'AAAAAB(HEX)'로 설정하는 것이 바람직하다.

더불어 병렬 데이터를 일정한 단위로 묶어 임의 개수의 채널별로 할당한 후, 비트패턴의 검색을 모든 채널에서 동시에 진행하는 방식을 적용할 수도 있다. 예를 들어, 4개의 채널을 설정하는 경우에는 병렬 데이터를 4개 단위로 묶어서 사용하며, 7개의 채널을 설정하는 경우에는 병렬 데이터를 7개 단위로 묶어서 사용한다. 이처럼 일정하게 묶여져 형성된 단위로 병렬 데이터상의 비트패턴 검색을 수행하는 것이다.

설정된 비트패턴이 존재하면 해당 비트패턴 직후부터 이더넷 데이터가 실질적으로 시작되는 것으로 판정할 수 있다. 그래서 이 비트패턴에 이어지는 바이트를 데이터 시작점으로 판정하고, 이 데이터 시작점을 기준으로 이더넷 프레임의 길이/타입 정보를 추출하고 GFP 프레임에의 맵핑을 개시하게 된다.

이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

도4는 본 발명이 적용되는 네트워크 구성도이며, 도5는 본 발명의 실시예에따른 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치의 블록도이며, 도6은 도5에서 프레이밍 블록의 상세도이며, 도7은 도6에서 직병렬 변환부의 상세도이며, 도8은 도6에서 프레이머부의 상세도이며, 도9는 도6에서 인켑슐레이터부의 상세도이다.

도4에 따르면, 본 실시예는 네트워크상에서 광역통신망(WAN)(410)에 접속하여 이더넷 데이터를 프레이밍 및 맵핑하는 SDH 맵퍼(420)에 적용된다. SDH 맵퍼(420)는 접속되는 이더넷 데이터를 SDH 프레임으로 맵핑하여 SONET/SDH 네트워크(430)를 통해 전송하고, 다시 다른 SDH 맵퍼(440)가 이를 이더넷 데이터로 맵핑하여 다른 광역통신망(450)으로 접속시키는 체계로 동작한다. 그 역으로 동작하는 체계도 동일하다.

여기서 프레이밍은 입력되는 프레임에 적재된 실제 데이터의 위치를 나타내는 주소 정보와 그 타입 정보 및 길이 정보를 추출하여 프레임을 재정렬하는 일련의 조작을 지칭한다.

도5에 따르면, 본 실시예에 따라 SDH 맵퍼(420)에 적용된 GFP 맵퍼(500)는 이더넷 데이터에 접속된 인터페이스부(510)를 통해 클럭신호(clk)와 직렬 데이터(Data_Serial)를 입력받아 클럭신호(clk)와 비트 단위 데이터(Data_Bit)를 맵핑/가상 접합부(560)로 출력한다. 맵핑/가상 접합부(560)는 입력 신호를 동기식 전송망에 접속시키는 기능을 한다.

그리고 GFP 맵퍼(500)는 클럭신호(clk)와 직렬 데이터(Data_Serial)를 입력받아 프레이밍을 수행하는 프레이밍 블록(520), 프레이밍 블록(520)의 프레이밍 동작시 입력 데이터를 일시 저장하는 버퍼(530), 프레이밍 블록(520)에서 출력되는 8배수 클럭신호(8*clk)와 바이트 단위 데이터(Data_Byte)를 입력받아 밸런싱을 맞추는 DC-밸런싱부(540), DC-밸런싱부(540)에서 출력되는 8배수 클럭신호(8*clk)와 바이트 단위 데이터(Data_Byte)를 일정한 다항식에 따라 스크램블링하여 클럭신호(clk)와 비트 단위 데이터(Data_Bit)로 출력하는 스크램블링부(550)를 포함하여 이루어진다.

도6에 따르면, 프레이밍 블록(520)은 클럭신호(clk)와 직렬 데이터(Data_Serial)를 입력받아 매 클럭마다 한 비트씩 들어오는 데이터에 대해 클럭 분주해서 매 클럭마다 8비트가 들어오도록 하여 바이트 단위의 병렬 데이터(Data_Byte)로 변환하고 이 데이터를 읽기 위한 8배수 클럭신호(8*clk)를 형성하는 직병렬 변환부(610), 직병렬 변환부(610)에서 출력되는 신호를 인가받아 특정한 비트패턴을 찾아내어 이 비트패턴을 갖는 데이터를 기준으로 프레임을 재정렬하는 프레이머부(620), 프레이머부(620)에서 재정렬된 프레임으로부터 SFD에 이어지는 바이트를 카운트하여 일정한 카운트 값에 도달할 때 이 카운트 값을 기준으로 제네릭 프레임의 길이를 만들어 해당 프레임의 길이/타입 정보를 형성하는 길이/타입 생성부(625), 프레이머부(620)에서 출력되는 8배수 클럭신호(8*clk)와 바이트 단위 데이터(Data_Byte)를 입력받아 길이/타입 생성부(625)에서 생성된 제네릭 프레임의 길이/타입 정보에 따라 GFP 프레임의 헤더를 구성하여 페이로드를 적재하는 인켑슐레이터부(630)를 포함하여 이루어진다.

도7에 따르면, 직병렬 변환부(610)는 인가되는 클럭신호(clk)를 8개 단위로계수하여 카운터 신호를 형성하는 8-카운터부(710)와, 인가되는 클럭신호(clk)에 따라 인가되는 비트 단위 데이터(Data_Bit)를 읽어 들여 8-카운터부(710)에서 형성된 카운터 신호에 따라 8:1 다중화하여 8배수 클럭신호(8*clk)와 바이트 단위 데이터(Data_Byte)를 형성하는 8:1 다중화부(720)를 포함하여 이루어진다.

도8에 따르면, 프레이머부(620)는 인가되는 8배수 클럭신호(8*clk)를 3개 단위로 계수하여 카운터 신호를 형성하는 3-카운터(810), 인가되는 바이트 단위 데이터(Data_Byte)를 3-카운터(810)의 카운터 신호에 따라 읽어 들여 각각 3:1 다중화하는 3개의 3:1 다중화기(821)(822)(823), 각 3:1 다중화기(821)(822)(823)에서 다중화된 데이터에서 설정된 비트패턴인 'AAAAAB(HEX)'를 각각 검출하는 3개의 비트패턴 검출부(831)(832)(833), 각 비트패턴 검출부(831)(832)(833)에서 검출된 비트패턴 'AAAAAB(HEX)'을 기준으로 프레임 시작 펄스를 생성하여 이 프레임 시작 펄스로 프레임의 재정렬이 이루어지도록 하는 프레임 시작 펄스 생성부(840)를 포함하여 이루어진다.

도3 및 도9에 따르면, 인켑슐레이터부(630)는 길이/타입 생성부(625)로부터 길이/타입 정보를 입력받아 GFP 프레임의 페이로드 길이 지시자(PLI) 데이터를 생성하는 PLI 생성부(910), PLI 생성부(910)에서 출력되는 프레임의 페이로드 길이 지시자 데이터에 따라 GFP 프레임의 코어 헤드에러검사(cHEC) 데이터를 생성하는 코어 HEC 생성부(920), 길이/타입 생성부(625)로부터 길이/타입 정보를 입력받아 GFP 프레임의 타입 데이터를 생성하는 2개의 타입 생성부(930)(950), 각 타입 생성부(930)(950)에서 생성된 타입 데이터에 따라 GFP 프레임의 타입헤드에러검사(tHEC) 데이터를 생성하는 2개의 타입 HEC 생성부(940)(960), PLI 생성부(910)와 코어 HEC 생성부(920)와 각 타입 생성부(930)(950) 및 각 타입 HEC 생성부(940)(960)에서 각각 생성된 페이로드 길이 지시자 데이터와 코어 헤드에러검사 데이터와 타입 데이터와 타입 헤드에러검사 데이터를 다중화하여 GFP 프레임의 헤더를 형성하고 상기 프레이머부(620)로부터 입력되는 8배수 클럭신호(8*clk)에 따라 상기 프레이머부(620)로부터 입력되는 바이트 단위 데이터(Data_Byte)를 다중화하여 상기 헤더가 형성된 GFP 프레임의 페이로드상에 적재하여 GFP 프레임을 형성하는 다중화부(970)를 포함하여 이루어진다.

한편, 이더넷 프레임을 GFP 프레임에 매핑하는 방법은, 이더넷 MAC 프레임을 GFP 프레임 구조에 맵핑시키기 위하여 이더넷 MAC 프레임의 실질적인 데이터의 시작점을 찾는 방식이다. 이하, 본 발명의 실시예에 따른 GFP 프레임에 매핑방법의 매핑방법을 설명한다.

도10은 본 발명의 실시예에 따른 이더넷 프레임의 지에프피 프레임에의 매핑의 순서도이며, 도11은 본 발명에 따른 직병렬 변환시의 각 신호 타이밍도이며, 도12는 본 발명에 따른 각 채널별 신호 타이밍도이다.

도10에 따르면, GFP 프레임에의 매핑을 위하여 입력되는 이더넷 MAC 직렬 데이터를 병렬 데이터로 변환한다(S11).

즉, 도11에 도시된 바와 같이 매 클럭(clk)마다 한 비트씩 입력되는 직렬 데이터를 클럭 분주해서 8배수 클럭(8*clk)의 주기마다 8비트(1바이트)씩 들어오도록 한다. 그러면 바이트 단위의 병렬 데이터가 형성된다. 여기서 클럭분주는 주기가짧은 클럭을 필요에 따라 원하는 주기만큼 늘려주는 기법을 의미하며, 그 기법은 잘 알려져 있다.

이어서, 단계 11에서 모아진 데이터를 비트 단위로 검색하되 병렬 데이터 중에서 특정의 비트패턴이 존재하는지 여부를 검색한다. 이는 각 채널별로 검사를 하되 채널간에 동시 진행하는 방식으로 수행된다. 이때 검색되어질 비트패턴은 3개의 연속된 바이트에 대해 'AAAAAB(HEX)'로 설정한다. 그러면 각 채널별로 모아진 병렬 데이터 중에서 3개의 연속된 바이트가 비트패턴 'AAAAAB(HEX)'를 갖는지 여부를 검색하는 것이 된다(S12).

여기서 도12에 도시된 바와 같이, 각 채널별로 병렬 데이터를 모으는 과정에 있어서, 한 주기의 클럭이 발생되는 동안에 8비트 병렬 데이터가 들어오는 것으로 가정한다.

그러면 첫 번째, 두 번째, 세 번째 주기의 클럭이 발생되는 동안에 입력되는 데이터를 저장했다가 네 번째 주기의 클럭이 발생되는 동안에 32비트의 데이터를 형성한다.

다음에, 두 번째 클럭의 발생을 기준으로 두 번째, 세 번째, 네 번째 주기의 클럭이 발생되는 동안에 데이터를 저장하였다가 다섯 번째 주기의 클럭이 발생되는 동안에 32비트의 데이터를 형성한다.

더불어, 세 번째 클럭의 발생을 기준으로 세 번째, 네 번째, 다섯 번째 주기의 클럭이 발생되는 동안에 데이터를 저장하였다가 여섯 번째 주기의 클럭이 발생되는 동안에 32비트의 데이터를 형성한다.

계속해서, 네 번째 클럭의 발생을 기준으로 네 번째, 다섯 번째, 여섯 번째 주기의 클럭이 발생되는 동안에 데이터를 저장하였다가 일곱 번째 주기의 클럭이 발생되는 동안에 32비트의 데이터를 형성한다.

그리고 다섯 번째 클럭의 발생부터는 상기 예시된 첫 번째 클럭의 발생부터 네 번째 클럭의 발생시까지 수행되는 일련의 체계와 동일한 방식으로 반복 동작한다.

이처럼 각 채널별로 형성된 32비트의 데이터에 대해 특정 비트패턴의 존재여부를 동시에 검색하는 것이다.

단계 S12에서 비트패턴 'AAAAAB(HEX)'이 검색되면 해당 비트패턴을 갖는 데이터를 기준으로 프레임을 재정렬한다(S13~S14).

예를 들어, 비트패턴 'AAAAAB(HEX)'이 존재하면 그 순간에 해당 채널에 대해 인에이블 신호를 발생시키고, 해당 비트패턴이 존재하지 않는 경우에는 그 채널에 대해 인에이블 신호를 발생시키지 않는다. 인에이블 신호의 발생 여부는 '1'과 '0'간의 전환으로 지시될 수 있다. 이처럼 생성된 인에이블 신호를 각 채널별로 인가하여 프레임의 재정렬이 이루어지도록 한다.

이처럼 생성된 인에이블 신호를 각 채널별로 인가하여 각 채널을 통해서 발생된 인에이블 신호를 논리합 연산한다. 이 논리합 연산으로 형성된 최종 신호가 '1'일 경우에 프레임을 재정렬한다.

단계 S14에서 재정렬된 프레임에 대해 SFD에 이어지는 바이트를 계수 값 1로 설정하고, 이후의 데이터들을 바이트 단위로 계수한다(S15).

이 계수 값이 일정하게 설정된 값인 13과 14에 도달하면 해당 데이터를 추출한다. 여기서 추출되는 데이터는 2개의 연속된 바이트로 나타난다(S16~S17).

설정된 계수 값에서 추출된 데이터를 기준으로 인켑슐레이션할 제네릭 프레임의 길이 정보를 형성한다(S18).

제네릭 프레임의 길이 정보로부터 맵핑을 개시한다(S19).

한편, 단계 S13에서 비트패턴 'AAAAAB(HEX)'가 존재하지 않는 동안에는 해당 비트패턴을 지속적으로 검색한다. 이때 이더넷 데이터의 한 프레임내에서 해당 비트패턴 'AAAAAB(HEX)'가 검색되지 않으면, 데이터의 재전송을 요구한 후 단계 S11로 복귀한다(S20~S21).

이처럼 본 실시예는 이더넷 데이터 프레임을 GFP 프레임으로 맵핑하는데 있어서, 이더넷 데이터의 시작점을 실질적으로 찾는다.

여기서 랜덤한 환경에서 데이터를 찾는다고 가정해 보자. 그리고 로직 설계자가 데이터의 시작점을 찾는 기준으로 SFD의 1개 바이트를 설정한다고 하자. 또한, 이더넷 프레임의 구조에서 처음 여덟 번째에 SFD가 오고 데이터의 중간 부분에 SFD와 동일한 형식의 데이터가 들어 온다고 하자.

그러면 들어오는 이더넷 데이터에 대해 처음에 SFD를 발견하고 프레임을 재정렬하고, 카운터 값을 주고 인켑슐레이션을 수행한다. 그런데 그 이후에 다시 SFD와 동일한 패턴의 데이터가 나오면 프레이머부는 그 부분이 데이터의 시작점인 것으로 판정하여 데이터를 기준으로 프레임을 재정렬하고 카운터 값을 주며 인켑슐레이션을 수행하게 될 것이다.

이러한 상황에서는 정상적인 맵핑이 이루어질 수 없다. 따라서 로직 디자이너의 관점에서는 좀 더 정교하게 로직을 설계할 필요가 있다. 그래서 기준조건으로 특정한 비트패턴을 사용한다. 이 비트패턴은 'AAAAAB(HEX)'의 3바이트로 이루어진다.

이로써 랜덤한 데이터의 환경에서 프레임의 시작점을 제대로 찾게 해 준다. 여기서 3바이트로 이루어진 기준조건을 설정함으로써 예정되는 다른 기준조건들에 비해 나은 장점이 기대된다.

이 기준조건으로 설정된 비트패턴에 대비되는 비트패턴의 예로는 그 바이트 수에 따라 'AB', 'AAAB', 'AAAAAAAB', 'AAAAAAAAAB', 'AAAAAAAAAAAB' 등이 있다. 비트패턴 'AB' 또는 'AAAB'를 적용하는 경우에는 랜덤한 환경에서 데이터의 시작점을 찾기가 어렵다. 또한 비트패턴 'AAAAAAAB', 'AAAAAAAAAB' 또는 'AAAAAAAAAAAB'를 적용하는 경우에는 로직 설계시 회로 구성이 복잡해져 전력소모가 많아지며, 데이터의 시작점을 찾는데 소요되는 시간이 길어지는 문제가 있다.

따라서 본 실시예에 따르면, 다른 기준조건을 가진 로직 설계에 비해서 랜덤한 환경에서 데이터의 시작점을 용이하게 찾을 수 있고, 회로의 단순화를 달성하여 회로 설계시 전력소모를 저감시키며, 기준조건의 단순화로 인해 해당 비트패턴을 검색하는데 소요되는 시간을 줄일 수 있게 된다.

이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.

본 발명의 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치 및 그 방법에 따르면, 이더넷 MAC 프레임을 GFP 프레임으로 맵핑함에 있어서 랜덤한 환경에서 데이터의 시작점을 용이하게 찾을 수 있고, 회로의 단순화를 달성하여 회로 설계시 전력소모를 저감시키며, 기준조건의 단순화로 인해 해당 비트패턴을 검색하는데 소요되는 시간을 줄이는 효과가 있다.

Claims

이더넷 프레임을 입력받아 클럭신호와 직렬 데이터를 추출하기 위한 인터페이스부와;

상기 인터페이스부에서 추출된 상기 클럭신호를 분주하여 상기 직렬 데이터를 병렬 데이터로 변환한 후 프레임의 데이터 시작점을 추출하고, 상기 추출된 데이터 시작점으로부터 GFP 프레임에의 맵핑을 수행하기 위한 GFP 맵퍼와;

상기 GFP 맵퍼에서 맵핑된 데이터를 동기식 프레임으로 맵핑하고 가상 접합시켜 동기식 전송망으로 접속시키기 위한 맵핑/가상접합부를 포함하는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치.
제 1항에 있어서, 상기 GFP 맵퍼는,

상기 인터페이스부에서 인가되는 클럭신호와 직렬 데이터를 입력받아 프레이밍을 수행하기 위한 프레이밍 블록과;

상기 프레이밍 블록의 프레이밍 동작시 입력 데이터를 일시 저장하기 위한 버퍼와;

상기 프레이밍 블록에서 출력되는 8배수 클럭신호와 바이트 단위 데이터를 입력받아 밸런싱을 맞추기 위한 DC-밸런싱부와;

상기 DC-밸런싱부에서 출력되는 8배수 클럭신호와 바이트 단위 데이터를 설정된 다항식에 따라 스크램블링하여 클럭신호와 비트 단위 데이터로 출력하기 위한스크램블링부를 포함하여 이루어지는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치.
제 2항에 있어서, 상기 프레이밍 블록은,

상기 인터페이스부에서 인가되는 클럭신호의 매 클럭마다 한 비트씩 들어오는 직렬 데이터에 대해 클럭 분주해서 매 클럭마다 8비트가 들어오도록 하여 바이트 단위의 병렬 데이터로 변환하고 8배수 클럭신호를 형성하기 위한 직병렬 변환부와;

상기 직병렬 변환부에서 출력되는 상기 병렬 데이터를 인가받아 설정된 비트패턴을 갖는 데이터를 기준으로 프레임을 재정렬하기 위한 프레이머부와;

상기 프레이머부에서 재정렬된 프레임으로부터 SFD에 이어지는 바이트를 카운트하여 일정한 카운트 값에 도달할 때 해당 카운트 값을 기준으로 제네릭 프레임의 길이를 만들어 해당 프레임의 길이/타입 정보를 형성하기 위한 길이/타입 생성부와;

상기 길이/타입 생성부에서 생성된 제네릭 프레임의 길이/타입 정보에 따라 GFP 프레임의 헤더를 구성하고, 상기 프레이머부에서 출력되는 바이트 단위 데이터를 GFP 페이로드에 적재하기 위한 인켑슐레이터부를 포함하여 이루어지는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치.
제 3항에 있어서, 상기 직병렬 변환부는,

상기 인터페이스부에서 인가되는 클럭신호를 8개 단위로 계수하여 카운터 신호를 형성하기 위한 제1 카운터부와;

상기 인터페이스부에서 인가되는 직렬 데이터를 읽어 들여 상기 제1 카운터부에서 형성된 카운터 신호에 따라 다중화하여 8배수 클럭신호와 바이트 단위 데이터를 형성하기 위한 제1 다중화부를 포함하여 이루어지는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치.
제 3항에 있어서, 상기 프레이머부는,

상기 직병렬 변환부에서 출력되는 8배수 클럭신호를 특정 단위로 계수하여 카운터 신호를 형성하기 위한 제2 카운터부와;

상기 직병렬 변환부에서 출력되는 병렬 데이터를 상기 제2 카운터부의 카운터 신호에 따라 읽어 들여 다중화하기 위한 복수개의 제2 다중화부와;

상기 각 제2 다중화부에서 다중화된 데이터로부터 설정된 비트패턴을 검출하기 위한 상기 제2 다중화부와 동수의 비트패턴 검출부와;

상기 각 비트패턴 검출부에서 검출된 상기 비트패턴을 기준으로 프레임 시작 펄스를 생성하고, 상기 프레임 시작 펄스를 기준으로 프레임의 재정렬이 이루어지도록 하기 위한 프레임 시작 펄스 생성부를 포함하여 이루어지는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치.
제 5항에 있어서,

상기 제2 카운터부는 상기 8배수 클럭신호를 3개씩 계수하고, 상기 제2 다중화부는 상기 병렬 데이터를 3:1 다중화하며, 상기 비트패턴 검출부에서 검출되는 상기 비트패턴은 3개의 연속된 바이트를 이루어지며, 상기 제2 다중화부와 비트패턴 검출부는 각각 3개씩이며, 상기 프레임 시작 펄스는 상기 비트패턴 직후의 바이트의 시작점에서 발생되는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치.
제 3항에 있어서, 상기 인켑슐레이터부는,

상기 길이/타입 생성부로부터 길이/타입 정보를 입력받아 GFP 프레임의 페이로드 길이 지시자 데이터를 생성하는 PLI 생성부와;

상기 PLI 생성부에서 출력되는 페이로드 길이 지시자 데이터에 따라 GFP 프레임의 코어 헤드에러검사 데이터를 생성하는 코어 HEC 생성부와;

상기 길이/타입 생성부로부터 길이/타입 정보를 입력받아 GFP 프레임의 타입 데이터를 생성하는 복수개의 타입 생성부와;

상기 각 타입 생성부에서 생성된 타입 데이터에 따라 GFP 프레임의 타입 헤드에러검사 데이터를 생성하는 상기 타입 생성부와 동수의 타입 HEC 생성부와;

상기 PLI 생성부와 코어 HEC 생성부와 각 타입 생성부 및 각 타입 HEC 생성부에서 각각 생성된 페이로드 길이 지시자 데이터와 코어 HEC 데이터와 타입 데이터와 타입 HEC 데이터를 다중화하여 GFP 프레임의 헤더를 형성하고, 상기 프레이머부로부터 입력되는 8배수 클럭신호에 따라 상기 프레이머부로부터 입력되는 바이트단위 데이터를 다중화하여 상기 헤더가 형성된 GFP 프레임의 페이로드상에 적재하여 GFP 프레임을 형성하는 다중화부를 포함하여 이루어지는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑장치.
직렬의 이더넷 프레임을 설정된 바이트 단위로 묶는 단계와;

상기 묶인 데이터상에서 연속된 프리엠블과 SFD의 일정 바이트에 대해 설정된 비트패턴이 존재하는지 여부를 검색하는 단계와;

상기 검색의 결과로 상기 비트패턴의 존재가 확인되면, 이더넷 데이터를 바이트 단위로 계수하여 해당 이더넷 데이터의 물리주소와 길이/타입 정보를 추출하는 단계와;

상기 길이/타입 정보를 참조하여 이더넷 데이터의 길이를 판단하고, 상기 판단된 이더넷 데이터의 길이에 따라 제네릭 프레임을 형성하여 GFP 프레임에 맵핑하는 단계를 포함하는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑방법.
제 8항에 있어서, 상기 비트패턴의 검색은,

상기 이더넷 프레임의 프리엠블중 최후단의 2개 바이트와 상기 2개 바이트에 연속되는 SFD의 1개 바이트를 포함하여 3개의 연속된 바이트에 대해 수행되는 것을 특징으로 하는 이더넷 프레임의 제네릭 프레임으로의 매핑방법.
제 8항에 있어서, 상기 설정된 바이트 단위로 묶는 단계는,

상기 직렬의 이더넷 데이터를 버퍼에 일시저장하고 상기 직렬 데이터와 함께 입력되는 클럭신호를 분주하는 단계와;

상기 버퍼에 저장된 상기 직렬 데이터를 상기 분주된 클럭으로 읽어 병렬 데이터로 변환하는 단계와;

일정수의 채널을 설정하고, 상기 변환된 병렬 데이터를 상기 채널수와 동수의 바이트 단위로 묶는 단계를 포함하여 이루어지는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑방법.
제 10항에 있어서,

임의의 양의 정수 N에 대하여 N개의 채널이 설정되면, 상기 각 채널에 대해 상기 분주된 클럭의 N번 주기마다 순차적으로 상기 병렬 데이터를 묶게 되며, 상기 각 채널별로 묶여져 형성된 데이터는 상기 분주된 클럭의 1주기만큼씩의 차이를 갖게 되는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑방법.
제 10항에 있어서, 상기 묶인 데이터상에서 상기 설정된 비트패턴이 검색되는 경우,

상기 비트패턴이 존재하는 것으로 판정되는 채널마다 인에이블 신호를 발생시킨 후 각 채널별로 발생된 인에이블 신호를 모든 채널에 대해 논리합 연산하여프레임 시작 펄스를 형성하고, 상기 프레임 시작 펄스가 발생된 바이트의 직후부터 상기 이더넷 데이터를 바이트 단위로 계수하여 해당 이더넷 데이터의 물리주소와 길이/타입 정보를 추출하게 되는 것을 특징으로 하는 이더넷 데이터 프레임의 제네릭 프레임으로의 매핑방법.