CN106933767B - 一种适用于jesd204b协议的逗号检测和字对齐方法及系统 - Google Patents

一种适用于jesd204b协议的逗号检测和字对齐方法及系统 Download PDF

Info

Publication number
CN106933767B
CN106933767B CN201710142240.9A CN201710142240A CN106933767B CN 106933767 B CN106933767 B CN 106933767B CN 201710142240 A CN201710142240 A CN 201710142240A CN 106933767 B CN106933767 B CN 106933767B
Authority
CN
China
Prior art keywords
shift
comma detection
detection code
register
bit data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710142240.9A
Other languages
English (en)
Other versions
CN106933767A (zh
Inventor
唐枋
李世平
殷鹏
陈卓
叶楷
舒洲
王忠杰
黄莎琳
李明东
夏迎军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing paixin Chuangzhi Microelectronics Co., Ltd
Original Assignee
Chongqing Paixin Chuangzhi Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Paixin Chuangzhi Microelectronics Co Ltd filed Critical Chongqing Paixin Chuangzhi Microelectronics Co Ltd
Priority to CN201710142240.9A priority Critical patent/CN106933767B/zh
Publication of CN106933767A publication Critical patent/CN106933767A/zh
Application granted granted Critical
Publication of CN106933767B publication Critical patent/CN106933767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种适用于JESD204B协议的逗号检测和字对齐方法及系统，其中，所述方法包括：利用第一寄存器和第二寄存器分别缓存输入的N位数据；从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据。本发明提供的技术方案，能够满足JESD204B协议规定的12.5Gbps的速率要求。

Description

一种适用于JESD204B协议的逗号检测和字对齐方法及系统
技术领域
本发明属于高速串行接口芯片技术领域，涉及一种适用于JESD204B协议的逗号检测和字对齐方法及系统。
背景技术
随着人们对数据量需求的不断增长，传统并行的IO接口技术已经成为了数据高速率传输的瓶颈难题。作为数据转换器和逻辑器件高速互联的JESD204B接口协议，相比传统的CMOS接口和LVDS接口，在高速传输数据、简化系统设计方面具有很大优势。JESD204B协议本质上是serdes技术中的一种标准，主要是为数据转换器和逻辑器件的高速互联而制定的。而在Serdes接收机部分，逗号检测(comma detection)模块主要是用来指示字节边界，获取和验证字节同步。通常使用的comma码有K28.1(0011111001或1100000110)、K28.5(0011111010或1100000101)。一般地，逗号检测和字对齐的结构有串行结构和并行结构。串行结构电路非常简单，但是也有一些缺点，比如高速情况很难满足时序要求并且动态功耗大。并行结构由于是在低速率时钟域中进行操作，所以可以很容易满足高速serdes的设计要求。现有技术中的逗号检测和字对齐方法，如果要满足JESD204B协议规定的12.5Gbps的速率要求，使用并行10位的逗号检测和字对齐模块至少要在1.25Ghz(12.5G/10)时钟速率下满足时序要求，可以看出如果不采用先进的工艺和全定制设计其很难满足速率要求。
发明内容
有鉴于此，本发明的目的在于提供一种适用于JESD204B协议的逗号检测和字对齐方法及系统，能够满足JESD204B协议规定的12.5Gbps的速率要求。
为达到上述目的，本发明提供如下技术方案：
一种适用于JESD204B协议的逗号检测和字对齐方法，所述方法包括：
利用第一寄存器和第二寄存器分别缓存输入的N位数据；其中，所述N位数据中包含至少一个完整的逗号检测码；
从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；
在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；
在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；
根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据。
进一步地，所述完整的逗号检测码中包括两串长度相同并且极性相反的K28.5码。
进一步地，所述N为40，所述完整的逗号检测码的长度为20位，所述预设次数为10次。
进一步地，将取出的N位数据进行预设次数的移位包括：
在每次移位时，将取出的N为数据向同一个方向进行移位，并且每次仅向所述方向同步移动一位数据。
进一步地，根据状态机生成移位地址包括：
将状态机复位之后进入搜寻状态，当接收到的触发信息有效时，跳转至锁定状态，以锁定所述移位地址；
当状态机处于锁定状态时，如果接收到来自接收端的搜寻出错信号，则跳转至搜寻状态，以检测所述逗号检测码的位置。
一种适用于JESD204B协议的逗号检测和字对齐系统，所述系统包括第一寄存器、第二寄存器、移位逗号检测模块、状态锁定模块以及移位输出模块，其中：
所述第一寄存器和所述第二寄存器，用于分别缓存输入的N位数据；其中，所述N位数据中包含至少一个完整的逗号检测码；
所述移位逗号检测模块，用于从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；
所述状态锁定模块，用于在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；
所述移位输出模块，用于根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据。
进一步地，所述完整的逗号检测码中包括两串长度相同并且极性相反的K28.5码。
进一步地，所述N为40，所述完整的逗号检测码的长度为20位，所述预设次数为10次。
进一步地，所述移位逗号检测模块还用于在每次移位时，将取出的N为数据向同一个方向进行移位，并且每次仅向所述方向同步移动一位数据。
进一步地，所述状态锁定模块用于将状态机复位之后进入搜寻状态，当接收到的触发信息有效时，跳转至锁定状态，以锁定所述移位地址；当状态机处于锁定状态时，如果接收到来自接收端的搜寻出错信号，则跳转至搜寻状态，以检测所述逗号检测码的位置。
本发明的有益效果为：
本发明在进行逗号检测和对齐时，可以先从寄存器中缓存的存在错位的数据中检测出逗号检测码的位置信息。然后可以通过所述位置信息确定出相应的移位地址，进而可以根据所述移位地址进行字对齐。进一步地，本申请可以在并行的40位数据中进行逗号检测，所以本发明的方案只需在312.5Mhz(12.5G/40)的时钟域下满足时序要求即可。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1为本发明中的系统框架示意图；
图2为本发明中的移位检测示意图；
图3为本发明中的状态锁定示意图。
具体实施方式
下面将结合附图，对本发明的优选实施例进行详细的描述。
本申请实施方式提供一种适用于JESD204B协议的逗号检测和字对齐方法，所述方法包括：
利用第一寄存器和第二寄存器分别缓存输入的N位数据；其中，所述N位数据中包含至少一个完整的逗号检测码；
从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；
在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；
在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；
根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据。
在本实施方式中，所述完整的逗号检测码中包括两串长度相同并且极性相反的K28.5码。
在本实施方式，所述N为40，所述完整的逗号检测码的长度为20位，所述预设次数为10次。
在本实施方式，将取出的N位数据进行预设次数的移位包括：
在每次移位时，将取出的N为数据向同一个方向进行移位，并且每次仅向所述方向同步移动一位数据。
在本实施方式，根据状态机生成移位地址包括：
将状态机复位之后进入搜寻状态，当接收到的触发信息有效时，跳转至锁定状态，以锁定所述移位地址；
当状态机处于锁定状态时，如果接收到来自接收端的搜寻出错信号，则跳转至搜寻状态，以检测所述逗号检测码的位置。
请参阅图1，本申请实施方式还提供一种适用于JESD204B协议的逗号检测和字对齐系统，所述系统包括第一寄存器、第二寄存器、移位逗号检测模块、状态锁定模块以及移位输出模块，其中：
所述第一寄存器和所述第二寄存器，用于分别缓存输入的N位数据；其中，所述N位数据中包含至少一个完整的逗号检测码；
所述移位逗号检测模块，用于从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；
所述状态锁定模块，用于在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；
所述移位输出模块，用于根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据。
在本实施方式，所述完整的逗号检测码中包括两串长度相同并且极性相反的K28.5码。
在本实施方式，所述N为40，所述完整的逗号检测码的长度为20位，所述预设次数为10次。
在本实施方式，所述移位逗号检测模块还用于在每次移位时，将取出的N为数据向同一个方向进行移位，并且每次仅向所述方向同步移动一位数据。
在本实施方式，所述状态锁定模块用于将状态机复位之后进入搜寻状态，当接收到的触发信息有效时，跳转至锁定状态，以锁定所述移位地址；当状态机处于锁定状态时，如果接收到来自接收端的搜寻出错信号，则跳转至搜寻状态，以检测所述逗号检测码的位置。
具体地，请参阅图1至图3，首先可以使用两个40位的寄存器reg0、reg1来缓存输入的40位数据data_in[39:0]，根据JESD204B协议要求，在初始阶段发送端一直发送K28.5码(即comma检测码)，所以接收端接收到错位的40位数据中至少存在1个完整的由两个连续极性相反K28.5组成的20位comma码(00111110101100000101或11000001010011111010)。逗号检测如图2所示，然后从reg1寄存器取出40位数据来进行十次的移位逗号检测即可发现comma码的位置，并产生十位的comma码位置信息sel[9:0]，如图1所示的例子，只需移位两次既可发现comma码位置(根据图2移位检测)，所以产生的sel[9:0]＝10’b0000_0001_00。请参阅图3，状态锁定模块是在检测到comma码位置信号后根据状态机来产生移位地址shiftaddr[9:0]，以便在后续过程中对所有数据进行移位操作,其操作如下：复位后进入SEARCH状态，在该状态下使用中间变量sel_tmp[9:0]保存sel[9:0]信息。当trigger信号有效时(即检测到comma码)，跳转到LOCK状态，此时sel_tmp[9:0]由shiftaddr[9:0]给出。所以，只需sel_tmp[9:0]赋值给shiftaddr[9:0]既可实现锁定sel[9:0]。图1中的搜寻出错信号来自接收端JESD204B控制器的输出，其有效时表明没有检测到comma码，此时需要重新进行comma检测，所以状态机跳转SEARCH状态。移位输出模块是根据shiftaddr[9:0]信号来对80位数据进行移位(80位数设为shift_data_reg[79:0])，从而输出字对齐的信号。如图1所示的例子，根据图2、图3得到了comma的位置信号shiftaddr[9:0]＝10’b0000_0001_00，shiftaddr[2]＝1’b1表示shift_data_reg[79:0]取出shift_data_reg[41:2]得到对齐后40位数据。同理，假如shiftaddr[9:0]＝10’b0000_0100_00则从shift_data_reg[79:0]取出shift_data_reg[43:4]得到对齐后40位数据。
本发明的有益效果为：
本发明在进行逗号检测和字对齐时，可以先从寄存器中缓存的存在错位的数据中检测出逗号检测码的位置信息。然后可以通过所述位置信息确定出相应的移位地址，进而可以根据所述移位地址进行字对齐。进一步地，本申请可以在并行的40位数据中进行逗号检测，所以本发明的方案只需在312.5Mhz(12.5G/40)的时钟域下满足时序要求即可。
最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。

Claims (8)

1.一种适用于JESD204B协议的逗号检测和字对齐方法，其特征在于，所述方法包括：
利用第一寄存器和第二寄存器分别缓存输入的N位数据；其中，所述N位数据中包含至少一个完整的逗号检测码；
从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；
在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；
在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；
根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据；
所述完整的逗号检测码中包括两串长度相同并且极性相反的K28.5码。
2.根据权利要求1所述的方法，其特征在于，所述N为40，所述完整的逗号检测码的长度为20位，所述预设次数为10次。
3.根据权利要求1所述的方法，其特征在于，将取出的N位数据进行预设次数的移位包括：
在每次移位时，将取出的N位数据向同一个方向进行移位，并且每次仅向所述方向同步移动一位数据。
4.根据权利要求1所述的方法，其特征在于，根据状态机生成移位地址包括：
将状态机复位之后进入搜寻状态，当接收到的触发信息有效时，跳转至锁定状态，以锁定所述移位地址；
当状态机处于锁定状态时，如果接收到来自接收端的搜寻出错信号，则跳转至搜寻状态，以检测所述逗号检测码的位置。
5.一种适用于JESD204B协议的逗号检测和字对齐系统，其特征在于，所述系统包括第一寄存器、第二寄存器、移位逗号检测模块、状态锁定模块以及移位输出模块，其中：
所述第一寄存器和所述第二寄存器，用于分别缓存输入的N位数据；其中，所述N位数据中包含至少一个完整的逗号检测码；
所述移位逗号检测模块，用于从所述第一寄存器中取出N位数据，将取出的N位数据进行预设次数的移位，每次移位之后均得到一个N位的移位序列；在各个所述移位序列中检测所述完整的逗号检测码，以确定所述逗号检测码的位置信息；
所述状态锁定模块，用于在检测到所述逗号检测码的位置信息后，根据状态机生成移位地址；所述移位地址的长度与所述逗号检测码的位置信息的长度相同；
所述移位输出模块，用于根据所述移位地址，对所述第一寄存器和所述第二寄存器中的2N位数据进行移位，以得到字对齐的数据；
所述完整的逗号检测码中包括两串长度相同并且极性相反的K28.5码。
6.根据权利要求5所述的系统，其特征在于，所述N为40，所述完整的逗号检测码的长度为20位，所述预设次数为10次。
7.根据权利要求5所述的系统，其特征在于，所述移位逗号检测模块还用于在每次移位时，将取出的N位数据向同一个方向进行移位，并且每次仅向所述方向同步移动一位数据。
8.根据权利要求5所述的系统，其特征在于，所述状态锁定模块用于将状态机复位之后进入搜寻状态，当接收到的触发信息有效时，跳转至锁定状态，以锁定所述移位地址；当状态机处于锁定状态时，如果接收到来自接收端的搜寻出错信号，则跳转至搜寻状态，以检测所述逗号检测码的位置。
CN201710142240.9A 2017-03-10 2017-03-10 一种适用于jesd204b协议的逗号检测和字对齐方法及系统 Active CN106933767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710142240.9A CN106933767B (zh) 2017-03-10 2017-03-10 一种适用于jesd204b协议的逗号检测和字对齐方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710142240.9A CN106933767B (zh) 2017-03-10 2017-03-10 一种适用于jesd204b协议的逗号检测和字对齐方法及系统

Publications (2)

Publication Number Publication Date
CN106933767A CN106933767A (zh) 2017-07-07
CN106933767B true CN106933767B (zh) 2020-04-24

Family

ID=59432967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710142240.9A Active CN106933767B (zh) 2017-03-10 2017-03-10 一种适用于jesd204b协议的逗号检测和字对齐方法及系统

Country Status (1)

Country Link
CN (1) CN106933767B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108184038A (zh) * 2017-12-19 2018-06-19 重庆湃芯微电子有限公司 一种面向物联网的超高速数字cmos图像传感器的高速传输系统
CN112968753B (zh) * 2021-01-29 2022-06-10 深圳市紫光同创电子有限公司 一种用于高速串行收发器的数据边界对齐方法及系统
CN116015550A (zh) * 2022-11-17 2023-04-25 飞腾信息技术有限公司 一种k码检测电路、k码检测方法及相关设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656821A (zh) * 2002-04-19 2005-08-17 微软公司 防止非字节对齐和/或位移位位置起始码仿效的方法和系统
CN101605012A (zh) * 2009-07-02 2009-12-16 中兴通讯股份有限公司南京分公司 一种实现同步数字体系帧头定位的方法及装置
CN102523436A (zh) * 2011-11-30 2012-06-27 杭州海康威视数字技术股份有限公司 发送终端、接收终端、多路视频光纤传输系统及传输方法
CN102819006A (zh) * 2012-08-08 2012-12-12 中国人民解放军信息工程大学 基于频域相关干涉仪的宽带测向控制方法
WO2017012453A1 (zh) * 2015-07-23 2017-01-26 华为技术有限公司 用于数据传输的方法和设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656821A (zh) * 2002-04-19 2005-08-17 微软公司 防止非字节对齐和/或位移位位置起始码仿效的方法和系统
CN101605012A (zh) * 2009-07-02 2009-12-16 中兴通讯股份有限公司南京分公司 一种实现同步数字体系帧头定位的方法及装置
CN102523436A (zh) * 2011-11-30 2012-06-27 杭州海康威视数字技术股份有限公司 发送终端、接收终端、多路视频光纤传输系统及传输方法
CN102819006A (zh) * 2012-08-08 2012-12-12 中国人民解放军信息工程大学 基于频域相关干涉仪的宽带测向控制方法
WO2017012453A1 (zh) * 2015-07-23 2017-01-26 华为技术有限公司 用于数据传输的方法和设备

Also Published As

Publication number Publication date
CN106933767A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
CN106933767B (zh) 一种适用于jesd204b协议的逗号检测和字对齐方法及系统
US8023602B2 (en) Serial data communication apparatus and methods of using a single line
JP2006202281A (ja) Ｐｃｉイクスプレスのバイトスキュー補償方法及びこのためのｐｃｉイクスプレス物理階層受信機
JP2007274122A (ja) パラレル変換回路
CN101292462B (zh) 位串行数据流中的干扰抑制
CN108494433B (zh) 一种单线通信方法及其电路实现
JP5365132B2 (ja) 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
TWI624174B (zh) 音頻－視頻資料的發送方法、接收方法和音頻－視頻資料的傳輸系統
US9569296B2 (en) Receiver bit alignment for multi-lane asynchronous high-speed data interface
US7924185B2 (en) Semiconductor integrated circuit device, pattern detection method and serial-parallel conversion method
US8161349B2 (en) Data parallelizing receiver
US7528748B2 (en) Serial data receiving circuit and serial data receiving method
JP2008172657A (ja) 受信装置
US9111042B1 (en) 1588 deterministic latency with gearbox
KR101110114B1 (ko) 데이터 동기화 방법, 데이터 동기화 회로, 및 이를 포함하는 데이터 동기화 장치
CN111355623A (zh) 一种用于万兆以太网SerDes信号抖动检测的方法
US20020184412A1 (en) System and method for locating and aligning to framing bits
KR100873159B1 (ko) 전송선과 스위칭수를 줄이는 하이브리드 터너리 인코딩전송 방법 및 이 방법을 이용하는 래퍼 회로
KR970002073B1 (ko) 파이프 라인 구조를 이용한 브이 엘 디 장치
KR200158764Y1 (ko) 동기식 직렬 수신 장치
KR102035768B1 (ko) Ad 변환 결과 판독 회로
JPS60235548A (ja) 信号フレ−ムの伝送方式
JP4053680B2 (ja) 直列データ信号を並列データ信号に復号するデータ復号方法及び復号装置
KR200245724Y1 (ko) ８k클럭추출장치
JP2000286695A (ja) 分周回路およびこれを用いた直並列変換回路並びにシリアルデータ送受信回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200323

Address after: 401332 62-1, xiyongxuecheng Avenue, Shapingba District, Chongqing

Applicant after: Chongqing paixin Chuangzhi Microelectronics Co., Ltd

Address before: 400064 Chongqing Jiulongpo District of Shiqiaopu high tech Zone Shi Yang Road No. 17, 77-1 and 77-4 wan chang international business incubator B108 city on the third floor

Applicant before: CHONGQING PAIXIN MICROELECTRONIC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant