CN101292462B - 位串行数据流中的干扰抑制 - Google Patents

位串行数据流中的干扰抑制 Download PDF

Info

Publication number
CN101292462B
CN101292462B CN2005800518363A CN200580051836A CN101292462B CN 101292462 B CN101292462 B CN 101292462B CN 2005800518363 A CN2005800518363 A CN 2005800518363A CN 200580051836 A CN200580051836 A CN 200580051836A CN 101292462 B CN101292462 B CN 101292462B
Authority
CN
China
Prior art keywords
frame
bit
data
frame flag
flag element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800518363A
Other languages
English (en)
Other versions
CN101292462A (zh
Inventor
B·E·约翰逊
P·英格尔哈格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clastres LLC
WIRELESS PLANET LLC
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN101292462A publication Critical patent/CN101292462A/zh
Application granted granted Critical
Publication of CN101292462B publication Critical patent/CN101292462B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/043—Pseudo-noise [PN] codes variable during transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Abstract

描述了一种用于抑制基于帧的位串行数据流中的杂散谱线的装置，其中帧包括有效载荷数据和帧标记。装置包括用于随机化每帧中第一位置的第一帧标记元素(起始)的装置(16)和用于将每帧中第二位置的第二帧标记元素(终止)和随机化的第一帧标记元素相关的装置(18)。

Description

位串行数据流中的干扰抑制 
技术领域
本发明涉及干扰抑制，特别是对基于帧的位(bit)串行数据流中的杂散谱线(spurious spectral line)的抑制。 
背景技术
例如，在数字无线电的设计中，有大量的具有高速、高分辨率数字数据的信号路径。典型的例子是：(a)从ADC(模拟数字转换器)至随后的DSP(数字信号处理器)；(b)使用在无线电发射机中的从DSP至DAC(数字模拟转换器)；(c)在无线电基站DSP之间；(d)在无线电基站子系统之间，例如在不同的板之间。 
减少ASIC(专用集成电路)、FPGA(现场可编程门阵列)、ADC和DAC之间的路由数量是值得做的。为了做到这一点，DSP和数据转换器部件正向使用位串行迁移，而不是位并行数字接口。一些好处是： 
-ADC/DAC和ASIC之间的数字接口导致总线线路数量大量减少，从而减少信号路由占用的板空间。 
-大幅度地减少每一组件输入/输出管脚的数量可以在单个封装中整合更多的功能，从而进一步减少板空间。一个例子是二/四/八进制的ADC/DAC。这也在理论上使得大量的数字信号路径在由管脚数限制之前能够由单个ASIC处理。 
-位串行接口可以使用任何可用的电气标准，例如LVDS(低电压差分信号)和CML(电流模式逻辑)或定制的技术。可用的编码标准，例如8b/10b编码可能会使用或不必使用，并且时钟可能会或不必嵌入到数据位流(对于特高位率，例如超过1Gb/s，嵌入的时钟/同步通常优于与数据并行的额外时钟线)。 
具有嵌入的时钟/同步的位串行通道的缺点是帧标记位或位模式必须插入到传输以标记传输帧的起始和/或终止。这样的起始/终止标记的重复特性产生杂散谱线k*fb/n，其中fb是位串行通道的位率，n是以位传输的帧长，而k是整数。最终的结果是这些杂散谱线可能导致不希望的干扰。 
发明内容
本发明的目标是利用帧标记抑制位串行数据流中的杂散谱线。 
这一目标能够根据本发明而实现。 
简单地说，本发明是基于随机化帧标记的部分以消除重复的标记模式并使另一部分和随机化的部分相关的思想。这样，源自这些模式的杂散谱线被转换成宽频带噪声。结果是，没有特别的频率成分在频谱中占主导地位，这降低了干扰。由于在每一帧标记的各部分之间的相关性，接收到的数据流可以容易地在接收端同步，而不必知道在发送端使用的随机化算法。 
附图说明
本发明连同其进一步的目标和优点最好通过参考以下说明并连同附图理解，其中： 
图1是一种涉及位串行接口的应用的一个例子； 
图2是一种涉及位串行接口的应用的另一个例子； 
图3是一种涉及位串行接口的应用的另一个例子； 
图4是一种涉及位串行接口的应用的另一个例子； 
图5示出一种典型的位串行数据流的格式； 
图6是示出常规位串行接口的原理的框图； 
图7示出由图6中的接口产生的典型位串行数据流的频谱的基本特性； 
图8是根据本发明的位串行接口的发送端的第一实施例的框图； 
图9示出根据本发明的提供有随机化标记的位串行数据流的第一实施例； 
图10示出根据本发明的提供有随机化标记的位串行数据流的第二实施例； 
图11示出根据本发明的提供有随机化帧标记的位串行数据流的帧同步的原理； 
图12是根据本发明的一种用于同步提供有随机化帧标记的位串行数据流的装置的第一实施例； 
图13是根据本发明的一种用于同步提供有随机化帧标记的位串行数据流的装置的第二实施例； 
图14是根据本发明的位串行接口的发送端的另一实施例的框图； 
图15是示出根据本发明的抑制方法的一个实施例的流程图；和 
图16是根据本发明的同步方法的一个实施例的流程图。 
具体实施方式
详细描述本发明之前，一些位(bit)串行接口的应用将参考图1-4描述。 
图1是位串行接口的应用的一个例子。在这种情况下，模拟RF(射频)信号由RF级接收，并在那里由ADC数字化(直接在RF或在向下转换到中频或基带后)。通常，ADC经由实线箭头表示的位并行接口连接到DSP。原因是ADC并行输送数字样本的位。然而，如前所述，目前的趋势是用位串行接口取代位并行接口。 
图2是位串行接口的应用的另一个例子。这基本上是图1的逆向。如图1的例子中，DSP和DAC之间使用的传统位并行接口由位串行接口取代。 
图3是涉及两个DSP之间的位并行接口的例子，其可由位串行接口取代。 
图4是涉及两个子系统之间的位并行接口的例子，例如两块印刷电路板，其可由位串行接口取代。 
位串行接口的基本原理现在将参考附图5和6进行描述。 
图5示出典型的位串行数据流的格式。实际使用的数据，通常称为有效载荷(payload)，被分成通过标记或标记模式[A，Ω]成帧(frame)的N-位序列。作为例子，N-位有效载荷可包括由形成起始位A的第一标记元素和形成终止位Ω的第二标记元素包围的8个数据位(在另一实施例中，有效载荷可包括7个数据位和校验位)。标记[A，Ω]典型地在以下选项中选择： 
＝[0，0]，[0，1]，[1，0]或[1，1] 
图6是示出常规位串行接口的原理的简单框图。这个例子示出经 由位串行接口连接到DSP的ADC。在发送侧位串行接口包括并行到串行转换器10。每个数字化的8位样本通过起始位A＝1和终止位Ω＝0成帧，然后作为结果的10位由转换器10转换成位串行形式。 
在位串行接口的接收侧，同步器12检测由起始/终止位形成的重复的已知[1，0]标记。在同步后将有效载荷位传送到串行到并行转换器14，其以并行的形式输出原始数字化样本到DSP用于数字信号处理。 
同步或标记模式的检测是简单的，因为标记模式在接口的接收侧是重复并已知的。然而，这种简单有它的代价，如图7所示，其包括利用具有标志[A，Ω]＝[1，0]的10-b帧的8-b随机有效载荷数据的位串行数据流频谱的一般特征。如图所示，标记的重复性产生由随机有效载荷产生的超过″噪声水平″的k*fb/10杂散谱线。 
通过利用根据本发明的随机化帧标记，起始/终止位的重复性被加扰(scramble)，因此图7中所示杂散谱线将被转变成宽带噪声，有效地消除这些杂散谱线。结果将是频谱没有明显的干扰峰，代价是噪声背景(noise floor)略有提高。 
根据本发明的实施例，标志[A，Ω]可在下列选项中选择： 
＝[ri，ri]，[ri，r-i]，[r-i，ri]or[r-i，r-i] 
其中ri是从随机位序列获得，而r-i是ri的反(inverse)。如果对随机性的要求格外高，随机位序列可以利用伪随机二进制数发生器或″真″随机二进制数发生器(如通过数字化热噪声电压或嘈杂的信号生成的位)产生。随机数产生很好理解，并在文献例如在[1，2]中已全面论述，因此这里我们不再描述。 
图8是根据本发明的位串行接口发送端的第一实施例的框图。随机信号发生器16产生伪随机或真实随机位序列。该位序列被传送到并行/串行转换器10以形成伪随机或真随机起始位序列。来自随机信号发生器16的位序列也被传送到协作或相关单元18。来自单元18的位序列被传送到并行/串行转换器10以形成终止位序列。单元18的目标是在每个标记中使每个终止位与起始位协作。在一个实施例中，这可以通过对每个起始位的值取反(invert)来实现。在一个较简单 的实施例中，该终止位可以等于起始位，在这种情况下，单元18可以省略，因此，终止位只是起始位拷贝。此外，起始/终止位的角色可以转换，即终止位序列可以是(伪)随机并控制起始位序列。 
起始/终止(或同步)位的确切模式可在不偏离本发明基本原理下有多种实现方式。两个可能的实现在图9和图10中说明。图9示出起始/终止格式，其中有效载荷数据由两个相关标记位封装(enclose)。图10示出″帧分频器″格式，其中有效载荷数据字通过两个相邻的相关标志位分开。图11示出根据本发明的提供有随机化的帧标记的位串行数据流的帧同步的原理。在该实施例中假设数据流具有图9中所示的格式，即随机化的起始和终止位相等并封装每帧。如图11所示，数据流经过检测窗口，其拾取由帧内起始和终止位之间预期的位距离分开的两个位。这些位被传送到反相XOR门，如果位相等输出″1″如果不相等输出“0”。因此，实际的位值不重要。主要特征是，他们在同步的位置是相等的(在该实施例中)，例如图11(a)中窗口的位置。这样，当窗口处于同步位置时输出确定的″1″。在附图11(b)中窗口已移位1位的位置。在这种情况下，反相XOR门的输出将是″1″或″0″，因为有效载荷的数据位1和标记元素ri+1现已经由窗口拾取。由于在这些位之间没有相关性，每种结果有50％的概率。同样的解释典型地应用在图11(c)的情形中，其中两个数据位被比较(假设有效载荷位基本不相关)。在图11(d)中轮到下一起始/终止对，其结果是从反相XOR门确定的输出“1”。 
应该意识到的是，窗口偶尔也在″非标记″位置(通常比率为50％)输出″1″，但标记位置始终输出″1″。因此，通过监测经由多个帧的窗口输出，可通过要求由整数个帧分开的所有窗户必须输出″1″，来发现同步位置。图12是基于该思想的用于同步位串行数据流的装置的实施例。在图12中要同步的位串行数据流被传送给具有多个帧长(例如5至40帧之间)的移位寄存器。预期的起始和终止位抽头(tap)被传送到相应的反相XOR门，每帧一个。反相XOR门的输出连接到AND门，当所有反相XOR门输出逻辑“1”信号时，即当移位寄存器所有监测的位的位置指示起始/终止位已被发现时，其输出输送同步信号。这是图12中所示的情况。如果假设有效载荷位基本上不相关，将非常不可能发现假(false)同步位置。这种情况出现的 概率随着移位寄存器的长度(或被监测帧的数量，p+1)非常迅速地下降。 
图13是根据本发明的用于同步提供有随机化的帧标记的位串行数据流的装置的第二实施例。该实施例适于图10中的数据流格式。与图12的相关实施例的差别在于其它移位寄存器抽头被监测。 
在图12和13的实施例中起始和终止位都是相等的。然而，它们不相等(但相关)的实施例可通过在XOR门后简单地省略反相器得到。 
如果额外的标记位插入到帧中，接收器的相位/同步恢复可改善。如果这是想要的，这将保证位流更多的开关密度。此外，以不重复无规则的间隔置入额外的标记位，如在10-b帧中的位置{1，3，6，10}，可以帮助接收器的锁相(然而，应该指出的是，额外标记位的随意使用将浪费重要的传输带宽)。如果使用额外的标记位，这些可基于与其他两个标记位相同的随机位ri或者它们可基于另外的(独立的)随机位si，用于标记和/或有效荷载数据的平滑随机化。在后一种情况下，它们必须成对加入，一个随机化的位和1个相关位。随机位si 可以是来自与ri相同的随机位源或第二随机位源。第二组XOR或XNOR门，类似于图12和13中所示的，检测两个或更多si标记位。全同步要求所有ri和si检测器输出″1″。 
正如以上所述，随机标记的标记元素是相关的以能在接收器简单同步是重要的。然而，如果主标记元素是随机化的，次标记元素不必一定等于主元素或是主元素的逆(inverted version)。由于同步是基于标记元素应当相关的事实，它实际上只要求它们比有效载荷数据位具有更强的相关性。因此，次标记元素可通过稍微具有内建(builtin)随机性函数从主标记元素产生。这将进一步抑制杂散谱线。然而，在这样的实施例中图12和13中反相XOR门不会总是在正确的同步位置产生命中(hit)(“1”输出)，其意味着AND门必须由，例如，计数命中数的计数器替代。同步位置则可通过选择给出最高命中数的位置被发现。当位串行数据经由嘈杂通道发送以致于不可能所有帧都被正确检测时，这种同步方法也是希望的。 
在上述描述中假设经由位串行通道发送的有效载荷数据是随机的。在一般的应用中可能未必是真的。固定模式或其他重复数据(如载波信号)经由通道发送需延长的时间的情况是存在的。这些数据其 本身有杂散(spuriou)内容，并且它会在频谱中显示为谱峰或谱线，即使帧标记是随机化的。在本发明的实施例中，这些杂散谱线可通过使用已在传输中的随机化的帧标记加扰有效载荷数据而被抑制。由于用于创建帧标记的随机位ri来自于随机位序列，其实际值0或1从帧到帧随机地(或伪随机地)变化。因此，它也可以被用来加扰发送的有效载荷数据。简单的加扰方案可以是如图14所示XOR有效载荷数据位与ri(或r-i)。根据本发明的加扰的一个重要优点是XOR键已经嵌入到发送的数据，这对高位率传输通道是至关重要的。可选校验位也可能通过这种方式修改。 
如果标记元素包括一个以上的位，有效载荷的一部分可由第一随机位序列ri加扰，而第二部分可由第二随机序列si加扰，等等。 
图15是示出根据本发明的抑制方法的实施例的流程图。步骤S1随机化帧中给定位置的第一帧标记元素。步骤S2将帧中另一位置的第二标记元素与随机化的第一标记元素相关联。步骤S3到下一帧，然后重复该过程。 
图16是根据本发明的同步方法实施例的流程图。步骤S4检测由M位分开的数据元素对，其中M是第一和第二帧标记元素之间的预期距离。步骤S5确定每一对中数据元素间的互关性。步骤S6以每组包括由整个帧分开的对(在对的第一数据元素和下一对的第一数据元素之间的距离是帧长)的方式将所述对组织成组。步骤S7确定用于每组的总相关性。步骤S8确定具有最高的总相关性的组。这将确定同步位置。 
尽管本发明已参考有线位串行接口描述，应意识到同样的原理可同样适用于光学以及无线接口。 
此外，应意识到本发明不仅限于单位标记元素，也同样适用于多位标记元素。 
本发明还与额外数据位的插入相兼容，例如： 
-填充(pad)数据到确定字长(或达到通道内的确定位率)。 
-发送额外的下行数据，其可用于系统校准/控制/通信。 
-额外的校验/纠错位。 
为了描述本发明，这些额外的位相当于字长N内容的增加，因此已经由前述描述覆盖。 
有效载荷数据还可以在成帧/传输前编码，以便： 
-改善开关密度以改善相位恢复。 
-否则在接收器端帮助锁相和接收。 
-在校验位前加入错误检测/校正。 
-进一步控制有效载荷数据的谱内容。 
-实现传输中的DC中性。 
希望经由具有不同的、固定的帧大小的通道发送N-b数据字的情况是存在的。例如：通道具有包括如前所述的起始/终止标记的n-b固定帧大小。数据源是N-b ADC。解决办法：使用本发明两次： 
(1)如前所述，使用两个帧标记位和可选校验位串行化ADC源数据。在这和/或在下一步骤加扰有效载荷数据。 
(2)通过将其盲目地分离/组合成适合具有传输帧长n的通道的有效载荷核心的块(chunk)，发送串行化&成帧数据(包括其标记&可能的校验/空(dummy)/控制位)。 
(3)接收器解包(unpack)来自传输帧的有效载荷块并将它们组合到次位流，其转到最后一步。 
(4)在最后一步，为帧标记搜索次位流，并解包N-b数据和可能地去串行化。 
在多层次方式中使用本发明能定义固定格式通道接口(电路块)，其将处理锁相和经由通道的原始传输。实际数据格式在打包/解包的第二层处理-因此它本身在一定程度上与通道自身的操作分开。 
在前面部分中步骤(2)及(3)的传输通道可使用与本发明不同的协议。作为例子，8b/10b通道可使用于物理传输层。本发明可以用于帧，并持续追踪，数据内容，以及对其加扰，以改善物理传输的谱的特性。 
为了进一步抑制在某些频带中的干扰发射，用于随机化的随机位序列可以不同于白噪声序列，即有色噪声序列。作为例子，以基带中增加噪声为成本，在RF&IF带中低通形序列将改善噪声性能。 
本发明具有许多优势，其中一些是： 
-本发明有效地抑制同步位串行数字传输的杂散频率内容，从而导致在干扰敏感系统-特别是在无线电基地站中性能的改善。 
-同步很简单，而且不需要用于随机化的算法或处理的知识。 
-对于任何其中使用位串行数字接口的干扰敏感系统中的干扰控制，它也具有非常广泛的、普遍的应用。 
-有效载荷数据加扰可基本实现复杂性的零增加。 
-随着有效载荷数据加扰，并适当地选择随机位序列，统计上DC中性传输可以得到保证。 
-本发明适用于具有任意帧长的数据包的位串行传输。 
本领域技术人员应当理解，可在不偏离本发明范围下对本发明进行各种修改和变化，其由附带的权利要求定义。 
参考文献 
D.W.Clark，and L.-J.Weng，″Maximal and Near-MaximalShift Register Sequences：Efficient Event Counters and EasyDiscrete Logarithms″，IEEE Trans.Computers，pp.560-568，Vol.43，No.5，May 1994，IEEE. 
T.Ritter，″The Efficient Generation of CryptographicConfusion Sequences″，Cryptologia，pp.81-139，Vol.15，No.2，Apr.1991. 

Claims (13)

1.一种抑制基于帧的位串行数据流中的杂散谱线的方法，其中帧包括有效载荷数据和帧标记，所述方法包括以下步骤：
随机化每帧中第一位置的第一帧标记元素；和
使每帧中第二位置的第二帧标记元素与相应的随机化的第一帧标记元素相关。
2.根据权利要求1所述的方法，包括使用所述帧标记元素之一加扰每帧中的有效载荷数据的步骤。
3.根据前述任一权利要求所述的方法，其中每个帧标记元素由单个位表示。
4.根据前述权利要求1-2中任一项所述的方法，包括使至少一个另外的帧标记元素与所述第一帧标记元素相关的步骤。
5.根据前述权利要求1-2中任一项所述的方法，包括随机化至少一个另外的帧标记元素对并使该至少一个另外的帧标记元素对相关的步骤。
6.根据前述权利要求1-2中任一项所述的方法，其中随机化通过有色噪声序列实现。
7.一种用于抑制基于帧的位串行数据流中的杂散谱线的装置，其中帧包括有效载荷数据和帧标记，所述装置包括：
用于随机化每帧中第一位置的第一帧标记元素的装置(16)；和
用于使每帧中第二位置的第二帧标记元素与相应的随机化的第一帧标记元素相关的装置(18)。
8.根据权利要求7所述装置，包括使用所述帧标记元素之一加扰每帧中的有效载荷数据的装置。
9.根据权利要求7或8所述的装置，包括用于随机化至少一个另外的帧标记元素对并使该至少一个另外的帧标记元素对相关的装置。
10.根据权利要求7，8或9所述的装置，包括用于通过有色噪声序列随机化的装置。
11.一种同步基于帧的位串行数据流的方法，其中帧包括有效载荷数据和帧标记，所述方法包括以下步骤：
检测分开的数据元素集；
确定每集中数据元素之间的相关性；
确定多组数据元素集的总相关性，其中所述集由全部帧长分开；
将所述数据流同步到具有最高总相关性的组。
12.根据权利要求11所述的方法，其中每集包括两个数据元素。
13.一种用于同步基于帧的位串行数据流的装置，其中帧包括有效载荷数据和帧标记，所述装置包括：
用于检测分开的数据元素集的装置；
用于确定每集中数据元素之间相关性的装置；
用于确定多组数据元素集总相关性的装置，其中所述集由全部帧长分开；
用于将所述数据流同步到具有最高总相关性的组的装置。
CN2005800518363A 2005-10-14 2005-10-14 位串行数据流中的干扰抑制 Expired - Fee Related CN101292462B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SE2005/001546 WO2007043926A1 (en) 2005-10-14 2005-10-14 Interference suppression in bit-serial data streams

Publications (2)

Publication Number Publication Date
CN101292462A CN101292462A (zh) 2008-10-22
CN101292462B true CN101292462B (zh) 2010-12-29

Family

ID=37943059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800518363A Expired - Fee Related CN101292462B (zh) 2005-10-14 2005-10-14 位串行数据流中的干扰抑制

Country Status (4)

Country Link
US (1) US8199867B2 (zh)
EP (1) EP1935130B1 (zh)
CN (1) CN101292462B (zh)
WO (1) WO2007043926A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069890A (en) * 1996-06-26 2000-05-30 Bell Atlantic Network Services, Inc. Internet telephone service
US6137869A (en) 1997-09-16 2000-10-24 Bell Atlantic Network Services, Inc. Network session management
CN102027680B (zh) * 2008-02-26 2016-05-04 西门子公司 用于检测以及用于生成有用信号的方法以及相关设备和通信系统
US9031241B2 (en) * 2009-02-05 2015-05-12 D.E. Shaw Research, Llc Link and physical coding sub-layer protocols
WO2012093390A2 (en) * 2011-01-05 2012-07-12 Aeronautics Ltd. Data transmission framing system & method
US9876709B1 (en) * 2014-08-28 2018-01-23 Xilinx, Inc. Alignment detection in a multi-lane network interface
US9866323B2 (en) * 2015-12-29 2018-01-09 Intel Corporation Techniques for optical wireless communication
US9923638B1 (en) 2016-12-22 2018-03-20 Intel Corporation Clock tracking algorithm for twinkle VPPM in optical camera communication systems
US11824761B1 (en) * 2018-11-26 2023-11-21 Xilinx, Inc. Identifying alignment markers using partial correlators

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163070A (en) * 1990-12-07 1992-11-10 Datatape Incorporated Digital data synchronizer
US6442220B1 (en) * 1999-03-26 2002-08-27 Telefonaktiebolaget L M Ericsson (Publ) Method for efficient synchronization in a communication system
CN1394339A (zh) * 2000-08-22 2003-01-29 皇家菲利浦电子有限公司 对比特流进行储存或解码的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1477174A (en) * 1974-06-18 1977-06-22 Plessey Co Ltd Electrical circuit arrangements responsive to serial digital signals forming multibyte data-words
US4225960A (en) * 1979-03-01 1980-09-30 Westinghouse Electric Corp. Automatic synchronizing system for digital asynchronous communications
US4605921A (en) * 1983-06-20 1986-08-12 Riddle Herbert S Digital word-framing technique and system
US4914618A (en) * 1986-11-10 1990-04-03 Tektronix, Inc. Asynchronous serial communications apparatus with variable length stop bit generation capability
US5339337A (en) * 1989-09-25 1994-08-16 Motorola, Inc. Permuted block synchronization
JP2686392B2 (ja) * 1992-01-27 1997-12-08 富士通株式会社 変復調装置
US6215798B1 (en) * 1996-11-01 2001-04-10 Telefonaktiebolaget Lm Ericsson (Publ) Multi-frame synchronization for parallel channel transmissions
DE19746652A1 (de) * 1997-10-22 1999-04-29 Heinz Brych Verfahren zum Senden und Empfangen von Daten und Schaltung zur Durchführung des Verfahrens
US6738437B2 (en) * 2001-03-15 2004-05-18 Qualcomm Incorporated Symbol recovery from an oversampled hard-decision binary stream
US7430262B2 (en) * 2001-03-19 2008-09-30 Defense Ultra Electronics Canada Inc. Frame synchronization method and system
JP4440922B2 (ja) * 2003-02-28 2010-03-24 フリースケール セミコンダクター インコーポレイテッド ワイヤレス・ネットワークにおいてデータ・フレームを受け渡すシステムおよび方法
US7580472B2 (en) * 2004-02-25 2009-08-25 Ternarylogic Llc Generation and detection of non-binary digital sequences
US7353436B2 (en) * 2004-07-21 2008-04-01 Pulse-Link, Inc. Synchronization code methods
WO2006063361A2 (en) * 2004-12-08 2006-06-15 Guide Technology Periodic jitter (pj) measurement methodology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163070A (en) * 1990-12-07 1992-11-10 Datatape Incorporated Digital data synchronizer
US6442220B1 (en) * 1999-03-26 2002-08-27 Telefonaktiebolaget L M Ericsson (Publ) Method for efficient synchronization in a communication system
CN1394339A (zh) * 2000-08-22 2003-01-29 皇家菲利浦电子有限公司 对比特流进行储存或解码的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Cox D.C.Low-Overhead
Schmidl,T.M
Schmidl,T.M;Cox,D.C.Low-Overhead, Low-Complexity [Burst] Synchronization for OFDM.Converging Technologise for Tomorrow"s Applications,1996,IEEE International Conference on.1996,31301-1306. *

Also Published As

Publication number Publication date
US8199867B2 (en) 2012-06-12
EP1935130A1 (en) 2008-06-25
CN101292462A (zh) 2008-10-22
WO2007043926A1 (en) 2007-04-19
US20080232509A1 (en) 2008-09-25
EP1935130A4 (en) 2011-01-19
EP1935130B1 (en) 2012-06-13

Similar Documents

Publication Publication Date Title
CN101292462B (zh) 位串行数据流中的干扰抑制
CN109313622B (zh) 用于密集路由线组的向量信令码
US5944842A (en) Method and apparatus for data encoding and communication over noisy media
KR101949964B1 (ko) 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
CA2249979C (en) Transition controlled balanced encoding scheme
JP3341845B2 (ja) デジタルビデオ伝送のためのブロックコーディング
KR100337467B1 (ko) 변환 제어 디지탈 인코딩 장치 및 신호 전송 시스템
JP4669026B2 (ja) 直交周波数分割多重通信方式によるデジタル信号の送信
CN107749782B (zh) 对控制符号进行智能加扰的方法和装置
US8000404B2 (en) Method and apparatus to reduce the effect of crosstalk in a communications interface
US9240840B2 (en) Inter-vehicle communication apparatus and method using visible light communication
US20120237036A1 (en) Communicating scrambling seed information
JP2008295057A5 (zh)
US20080130891A1 (en) Integrated circuit device interface with parallel scrambler and descrambler
CN101366181A (zh) 高速传输系统
CN111726312B (zh) 差分信号处理设备、其操作方法和电子信令的方法
US20140365835A1 (en) Receiver Bit Alignment for Multi-Lane Asynchronous High-Speed Data Interface
CN106933767B (zh) 一种适用于jesd204b协议的逗号检测和字对齐方法及系统
US6594317B2 (en) Simple encoding/decoding technique for code position modulation
CN111934707A (zh) 数据发射代码和接口
US20180083789A1 (en) Transmission circuit, transmission apparatus, and method for the same
CN107959650A (zh) 一种面向低码率bch码的盲帧同步方法
CA2215380C (en) Method and apparatus for data encoding and communication over noisy media
CN104427343A (zh) 一种fpd-link lvds视频传输中dca位信号编码电路及方法
Lee et al. Data alignment for multi-channel high-speed interfaces using PRBS patterns

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CLUSTER CO., LTD.

Free format text: FORMER OWNER: TELEFONAKTIEBOLAGET LM ERICSSON (SE) S-126 25 STOCKHOLM, SWEDEN

Effective date: 20130718

Owner name: UNWIRED PLANET INC.

Free format text: FORMER OWNER: CLUSTER CO., LTD.

Effective date: 20130718

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130718

Address after: Nevada

Patentee after: Wireless Planet LLC

Address before: Delaware

Patentee before: Clastres LLC

Effective date of registration: 20130718

Address after: Delaware

Patentee after: Clastres LLC

Address before: Stockholm

Patentee before: Telefonaktiebolaget LM Ericsson

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101229

Termination date: 20171014

CF01 Termination of patent right due to non-payment of annual fee