CN116015550A - 一种k码检测电路、k码检测方法及相关设备 - Google Patents

Abstract

本申请提供一种K码检测电路、K码检测方法及相关设备，K码检测电路包括：m个移位寄存器，每个移位寄存器的大小为n位，且各移位寄存器均用于接收当前待检测的数据，且各移位寄存器之间相差一个时间脉冲接收数据；其中，m和n均为预设的正整数，且m的值大于等于11‑n；m个K码检测单元，每一个K码检测单元分别与一个移位寄存器连接；K码检测单元用于将所连接的移位寄存器中的n位数据与该K码检测单元中预存的K码进行匹配，并输出表征匹配结果的结果信号；比较器，与m个K码检测单元连接，用于在连续11‑n次结果信号与标准信号匹配时，输出表征检测到了K码的目标信号。本申请的方案可以降低K码检测电路所需的硬件资源和功耗。

Description

一种K码检测电路、K码检测方法及相关设备

相关申请的交叉引用

本申请要求于2022年11月17日提交中国专利局的申请号为2022114405830、名称为“一种K码检测电路、K码检测方法及相关设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及数据传输领域，具体而言，涉及一种K码检测电路、K码检测方法及相关设备。

背景技术

在物联网时代，越来越多的数据被传输到专用集成电路上进行处理，高速串行解串器以其封装简单、速度快等优点满足了这一需求。通常，高速串行数据在接收器中进行解串，串并转换后的字数据可能无法正确检测或对齐。因此，在高速接收器中，例如支持PCIe(Peripheral Component Interconnect Express，外围组件快速互连)、USB(UniversalSerial Bus，通用串行总线)等协议的高速接收器中，通过在高速传输数据中添加一个特定控制字符(一般称为K码)，从而通过检测K码来识别字符边界，然后进行字符检测和对齐。

目前，一般将K码检测电路和字对齐电路集成在控制器中，使用两组10位寄存器来存储当前数据传输周期和上一数据传输周期传来的10位数据，因此在两组10位寄存器中至少存储了一个完整的K码。然后，从存储的数据的LSB(最低有效位)开始，以10bit大小逐渐在两组10位寄存器中进行数据移位，得到采样数据以匹配K码，直到检测到完整的K码。然后，锁定采样数据的位置信息。之后即可根据获取的位置信息正确接收数据流。

而在典型设计中，控制器中会设有10个并行的K码检测单元来与采样5数据进行比较。由于每个K码的位宽为10比特，因此每个K码检测单元

需要10个异或逻辑门来实现检测，因而总共需要10*10个异或逻辑门，这会占用大量硬件资源和功耗。

发明内容

0本申请实施例的目的在于提供一种K码检测电路、K码检测方法及相关设备，用以改善上述问题。

本申请实施例提供了一种K码检测电路，包括：m个移位寄存器，每个所述移位寄存器的大小为n位，且各所述移位寄存器均用于接收当前待

检测的数据，且各所述移位寄存器之间相差一个时间脉冲接收所述数据；5其中，所述m和所述n均为预设的正整数，且所述m的值大于等于11-n；m个K码检测单元，每一个所述K码检测单元分别与一个所述移位寄存器连接；所述K码检测单元用于将所连接的所述移位寄存器中的n位数据与该K码检测单元中预存的K码进行匹配，并输出表征匹配结果的结果信号；

比较器，与所述m个K码检测单元连接，用于依次将所述m个K码检测0单元的结果信号与标准信号进行比较，并在连续11-n次所述结果信号与所述标准信号匹配时，输出表征检测到了所述K码的目标信号。

在上述实现方式中，由于m和n均为正整数且m的值大于等于11-n，因此n必然为小于等于10的正整数。而当n取小于10的正整数值时，每

个K码检测单元是将n位数据与该K码检测单元中预存的K码进行匹配，5因此每个K码检测单元并不进行完整K码的检测，从而每个K码检测单元的位宽可以降低，从而可以将每个K码检测单元所需的逻辑门单元的数量从10降低到n，从而降低硬件资源和功耗。此外，当n取大于1小于等于10的正整数时，K码检测电路中最少可以仅设置11-n个K码检测单元，例如n取7时最少可以仅设置4个K码检测单元，从而可以有效减少K码检测电路中设置的K码检测单元的数量，从而降低硬件资源和功耗。

进一步地，所述m个移位寄存器在同一时刻存储的n位数据分别为：所述当前待检测的数据中第k位至第k+n-1位数据；所述k依次取0至m-1。

在上述实现方式中，由于k依次取0至m-1，因此通过m个移位寄存器，可以依次将当前待检测的数据拆解为不同的n位数据，从而保证整个当前待检测的数据可以完整地与K码进行匹配，从而保证检测可靠性。且对于K码检测电路而言，其接收数据的过程也必然是一位数据接一位数据进行接收的，因此最初接收到的当前待检测的数据是后续接收到的当前待检测的数据高位部分，随着时间推移接收到完整的待检测的数据。而上述实现方式中，每个时刻m个移位寄存器存储的n位数据是从该时刻接收到的数据中，从最低位开始取值的，那么随着时间推移，就可以截取到当前待检测的数据所有可拆分出的n位数据，从而保证检测结果的可靠性。

进一步地，所述K码检测电路还包括：数据寄存器，用于接收并存储对端传来的数据；其中，所述当前待检测的数据为所述数据寄存器中存储的数据。

在上述实现方式中，通过数据寄存器来接收并存储对端传来的数据，可以保证在通过K码检测单元检测出K码，从而识别出字符边界的同时，保证数据不会丢失。

进一步地，所述m个K码检测单元中的相邻11-n个K码检测单元预存的K码分别为从标准K码中截取出的第j-n+1位至第j位数据；其中，所述j依次取n-1至9。

在上述实现方式中，通过在相邻11-n个K码检测单元中，预存从标准K码中截取出的第j-n+1位至第j位数据(j依次取n-1至9)，这样，如果当前待检测的数据中存在标准K码，那么这相邻11-n个K码检测单元均会输出表征检测到了K码的目标信号，从而保证K码检测的可靠性。

本申请实施例还提供了一种K码检测方法，应用于前述任一种的K码检测电路中，包括：通过所述m个移位寄存器从当前待检测的数据中依次截取出m个不同的n位数据；其中，所述m和所述n均为正整数，且所述m的值大于等于11-n；将各所述n位数据依次输入不同的K码检测单元中进行K码匹配；通过所述比较器识别各所述K码检测单元的检测结果；若存在连续的11-n个所述K码检测单元的检测结果与所述标准信号匹配，则确定检测到了所述K码。

在上述实现方式中，当n取小于10的正整数值时，由于进行的是n位数据与该K码检测单元中预存的K码之间的匹配，因此每个K码检测单元中并需要不进行完整K码的检测，只需进行n位位宽的数据的匹配，从而每个K码检测单元的位宽可以降低至n位，从而可以将每个K码检测单元所需的逻辑门单元的数量从10降低到n，从而降低硬件资源和功耗。此外，当n取大于1小于等于10的正整数时，K码检测电路中最少可以仅设置11-n个K码检测单元，从而可以有效减少K码检测电路中需设置的K码检测单元的数量，从而降低硬件资源和功耗。

进一步地，通过所述m个移位寄存器从当前待检测的数据中依次截取出m个不同的n位数据，包括：通过所述m个移位寄存器从所述当前待检测的数据中截取出第k位至第k+n-1位数据，得到所述n位数据；其中，所述k依次取0至m-1。

进一步地，当所述当前待检测的数据不存在第k+n-1位数据时，截取所述当前待检测的数据的第0位至最高位数据，并在截取的数据前补0。

在上述实现方式中，当当前待检测的数据不存在第k+n-1位数据时，即表明从当前待检测的数据中并不足以截取出n位数据，此时通过在截取的数据前补0的方式，可以得到n位数据，从而保证K码检测单元可以正常运行，不会出现逻辑错误。

进一步地，通过所述比较器识别各所述K码检测单元的检测结果，包5括：将各所述K码检测单元的检测结果按序形成m位数据后依次输入所述

比较器；通过所述比较器判断所述m位数据中是否存在连续的11-n个所述标准信号；所述标准信号为表征输入所述K码检测单元中的所述n位数据与该K码检测单元中预存的K码之间相匹配时，该K码检测单元输出的信

号；若存在，即表征各所述K码检测单元中存在连续的11-n个所述K码检0测单元的检测结果为目标结果，确定检测到了所述K码；若不存在，确定未检测到所述K码。

本申请实施例还提供了一种控制器，包括任一种的K码检测电路。

本申请实施例还提供了一种接收设备，包括前述控制器。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人

员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相0关的附图。

图1为本申请实施例提供的一种K码检测电路的基本结构示意图；

图2为本申请实施例提供的一种更具体的K码检测电路的基本结构示意图；

图3为本申请实施例提供的一种K码检测方法的流程示意图；图4为本申请实施例提供的一种具体的具有K码检测电路的控制器的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

为了改善现有技术中存在的需要占用大量硬件资源和功耗的问题，本申请实施例中提供了一种K码检测电路和K码检测方法。可以参见图1所示，本申请实施例所提供的K码检测电路包括m个移位寄存器、m个K码检测单元、以及比较器。其中：

每个移位寄存器的大小均为n位，且各移位寄存器均用于接收当前待检测的数据，且各移位寄存器之间相差一个时间脉冲接收当前待检测的数据。

可以理解，移位寄存器是一种在时间脉冲下工作的以触发器为基础的器件，数据以并行或串行的方式输入到该器件中，然后每个时间脉冲依次向左或右移动一个比特，在输出端进行输出。因此，各移位寄存器之间相差一个时间脉冲接收当前待检测的数据，即可以使得各移位寄存器之间对于当前待检测的数据的截取相差一位。例如，假设当前待检测的数据为20比特的数据，记为data[0:19]，假设n为7，那么第一个移位寄存器中的数据为data[13:19]，第二个移位寄存器中的数据为data[12:18]，第三个移位寄存器中的数据为data[11:17]，第四个移位寄存器中的数据为data[10:16]，以此类推。

可以理解，data[0:19]表征数据为20bit，依次具有第0位至第19位数据，最高位为低19位。相应的，data[13:19]是指由data[0:19]中的第13位至第19位数据构成的7位数据，data[12:18]是指由data[0:19]中的第12位至第18位数据构成的7位数据，data[11:17]是指由data[0:19]中的第11位至第17位数据构成的7位数据，data[10:16]是指由data[0:19]中的第10位至第16位数据构成的7位数据。

这样，通过m个移位寄存器，可以将当前待检测的数据截取成m个不同的n位数据，以分别供后续的m个K码检测单元进行匹配。

可以理解，在本申请实施例中，m个移位寄存器在同一时刻存储的n位数据可以分别为：当前待检测的数据中第k位至第k+n-1位数据。其中，k依次取0至m-1。

也即，在本申请实施例中，各移位寄存器进行数据截取时，相对于当前待检测的数据而言，其可以是从当前待检测的数据的最低位开始进行截取的。例如上例所示，假设n为7，m为4，那么4个移位寄存器分别从当前待检测的数据data[0:19]中截取出data[0:6]、data[1:7]、data[2:8]和data[3:9]。

可以理解，对于K码检测电路而言，其接收数据的过程是一位数据接一位数据进行接收的，因此首先接收到的必然是当前待检测的数据的最高位数据，且随着时间推移接收到完整的当前待检测的数据。而通过上述方式进行处理，可以保证随着对当前待检测的数据接收，可以截取到当前待检测的数据所有可拆分出的n位数据，从而保证检测结果的可靠性。

示例性的，假设完整的待检测的数据为data[0:19]，那么data[0:19]是按照第19位数据、第18位数据、第17位数据……第0位数据的顺序依次发送给K码检测电路的。那么假设当前时刻K码检测电路仅接收到了data[0:19]中的data[10:19]，那么当前时刻4个移位寄存器截取出的数据应当为data[10:16]、data[11:17]、data[12:18]和data[13:19]。假设过了一个时间周期，此时最新的当前时刻下，K码检测电路接收到了data[0:19]中的data[9:19]，此时4个移位寄存器截取出的数据为data[9:15]、data[10:16]、data[11:17]和data[12:18]。依此类推，当K码检测电路完整接收到了data[0:19]时，4个移位寄存器截取出的数据就为data[0:6]、data[1:7]、data[2:8]和data[3:9]。从而整个过程中可以截取到当前待检测的数据所有可拆分出的7位数据。

需要注意的是，在本申请实施例中，m和n均为预设的正整数，且m的值大于等于11-n。其中，n应当为大于等于1且小于等于10的正整数，否则无法保证m为正整数。

在本申请实施例中，如图2所示，K码检测电路还可以包括数据寄存器，分别与各移位寄存器连接，用于接收并存储对端传来的数据，并且将数据寄存器中存储的数据作为当前待检测的数据，供各移位寄存器进行数据截取。这样，通过数据寄存器来接收并存储对端传来的数据，可以保证在通过K码检测单元检测出K码从而识别出字符边界的同时，保证数据不会丢失。

示例性的，数据寄存器可以采用两个大小为10比特的寄存器构成，但不作为限制。

请继续参见图1所示，在本申请实施例中，每一个K码检测单元分别与一个移位寄存器连接，用于将所连接的移位寄存器中的n位数据与该K码检测单元中预存的K码进行匹配，并输出表征匹配结果的结果信号。

在本申请实施例中，m个K码检测单元中的相邻11-n个K码检测单元预存的K码分别为从标准K码中截取出的第j-n+1位至第j位数据。其中，j依次取n-1至9。这样，每个K码检测单元可以进行n位数据与n位大小的K码的直接匹配。

可以理解，本申请实施例中所述的标准K码是指包含K28.0(也称R码)、K28.3(也称A码)、K28.4(也称Q码)、K28.5(也称K码)在内的，所有用于识别字符的边界的特定的控制码元。

还可以理解，由于标准K码是10比特大小的码元，其本质是一个由第0位至第9位数据构成的10比特数据，因此通过从标准K码中截取出的第j-n+1位至第j位数据，并将j依次取n-1至9，可以使得相邻11-n个K码检测单元分别存储标准K码所有可拆分出的n位大小的K码，从而保证检测的准确性。

例如，假设n为7，那么对于相邻的4个K码检测单元中，可以分别存储标准K码K[0:9]的第0位至第6位数据K[0:6]，标准K码K[0:9]的第1位至第7位数据K[1:7]，标准K码K[0:9]的第2位至第8位数据K[2:8]，标准K码K[0:9]的第3位至第9位数据K[3:9]。

可以理解，当m的取值大于11-n时，此时即有多余的K码检测单元，对于这些多余的K码检测单元，可以存储与其相邻的K码检测单元中的K码，或存储其他的K码，具体方式不做限制。例如，假设n为7，m为10。则可以在第一个至第四个K码检测单元中依次存储K[0:6]、K[1:7]、K[2:8]，和K[3:9]，在第五个至第八个K码检测单元中也依次存储K[0:6]、K[1:7]、K[2:8]，和K[3:9]，在第九个和第十个K码检测单元中分别存储K[0:6]和K[1:7]，但不作为限制。

在本申请实施例中，K码检测单元可以在输入的n位数据与该K码检测单元中存储的K码一致时，确定所连接的移位寄存器中的n位数据与该K码检测单元中预存的K码匹配，输出标准信号。在本申请实施例中，标准信号可以为高电平信号“1”，也可以为低电平信号“0”。相应的，在标准信号为高电平信号“1”时，若输入K码检测单元的n位数据与该K码检测单元中存储的K码不一致，则会输出低电平信号“0”。在标准信号为低电平信号“0”时，若输入K码检测单元的n位数据与该K码检测单元中存储的K码不一致，则会输出高电平信号“1”。

在本申请实施例中，K码检测单元可以通过n个异或逻辑门实现，这n个异或逻辑门的连接方式与现有的通过10个异或逻辑门来实现的K码检测单元中的连接方式一致。

请继续参见图1所示，在本申请实施例中，比较器与m个K码检测单元连接，用于依次将m个K码检测单元的结果信号与标准信号进行比较，并在连续11-n次结果信号与标准信号匹配时，输出表征检测到了K码的目标信号。

可以理解，在本申请实施例中，比较器可以依次获取各K码检测单元输出的结果信号，并依次与标准信号进行匹配。此时各K码检测单元输出

的结果信号本质上形成一个m位数据，比较器是判断这m位数据中是否存5在连续的11-n个标准信号。若连续11-n次检测到结果信号都与标准信号匹配，即可以认定存在连续的11-n个K码检测单元的检测结果都是匹配的，从而可以认为当前待检测信号中检测到了标准K码，从而可以输出表征检测到了K码的目标信号。且进一步地，根据检测结果为匹配的连续11-n次

的结果信号对应的11-n个K码检测单元，可以确定出这11-n个K码检测0单元对应的11-n个n位数据，进而基于这11-n个n位数据还原出标准K码在当前待检测的数据中的位置。

基于上述K码检测电路，本申请实施例中还提供了一种应用于上述K码检测电路中的K码检测方法。可参见图3所示，该方法包括：

S301：通过m个移位寄存器从当前待检测的数据中依次截取出m个不5同的n位数据。

在本申请实施例中，可以通过m个移位寄存器从当前待检测的数据中截取出第k位至第k+n-1位数据，得到不同的n位数据，其中k依次取0至m-1，从而保证随着对当前待检测的数据接收，可以截取到当前待检测的数据所有可拆分出的n位数据，从而保证检测结果的可靠性。

0值得注意的是，由于K码检测电路接收数据的过程是一位数据接一位数据进行接收的，因此在初期接收数据的过程中，接收到的数据可能不足n位。此时为了保证输出给K码检测单元进行匹配的数据是n位数据，可以当当前待检测的数据不存在第k+n-1位数据时，截取所述当前待检测的数据的第0位至最高位数据，并在截取的数据前补0。

5示例性的，假设完整的待检测的数据为data[0:19]，那么data[0:19]是按照第19位数据、第18位数据、第17位数据……第0位数据的顺序依次发送给K码检测电路的。假设n为7，m为4，当前时刻K码检测电路仅接收到了data[0:19]中的data[19]，那么当前时刻4个移位寄存器截取出的数据应当分别为data[19，6bit0]、data[7bit0]、data[7bit0]和data[7bit0]。假设过了一个时间周期，此时最新的当前时刻下，K码检测电路接收到了data[0:19]中的data[18:19]，此时4个移位寄存器截取出的数据分别为data[18:19，5bit0]、data[19，6bit0]、data[7bit0]和data[7bit0]。假设又过了一个时间周期，此时最新的当前时刻下，K码检测电路接收到了data[0:19]中的data[17:19]，此时4个移位寄存器截取出的数据分别为data[17:19，4bit0]、data[18:19，5bit0]、data[19，6bit0]和data[7bit0]。依此类推，当K码检测电路完整接收到了data[0:19]时，4个移位寄存器截取出的数据就为data[0:6]、data[1:7]、data[2:8]和data[3:9]。

可以理解，data[19，6bit0]是指第0位为data[0:19]中第19位数据，第1至7位均为0。data[18:19，5bit0]是指第0位和第1位分别为data[0:19]中第18位和第19位数据，第2至7位均为0。data[17:19，4bit0]是指第0位、第1位和第2位分别为data[0:19]中第17位、第18位和第19位数据，第3至7位均为0。

S302：将各n位数据依次输入不同的K码检测单元中进行K码匹配。

在本申请实施例中，如前文所述，m个K码检测单元中的相邻11-n个K码检测单元预存的K码分别为从标准K码中截取出的第j-n+1位至第j位数据。其中，j依次取n-1至9。这样，只要有11-n个K码检测单元检测结果均为匹配，那么就可以认为检测到了K码。

S303：通过比较器识别各K码检测单元的检测结果。

S304：若存在连续的11-n个K码检测单元的检测结果与标准信号匹配，则确定检测到了K码。

在本申请实施例中，可以将各K码检测单元的检测结果按序形成m位数据依次输入比较器，然后通过比较器判断m位数据中是否存在连续的11-n个标准信号。若存在，即表征各K码检测单元中存在连续的11-n个K码检测单元的检测结果为表征匹配成功的目标结果，确定检测到了K码。若不存在，确定未检测到K码。

通过本申请实施例所提供的K码检测电路以及K码检测方法，当n取小于10的正整数值时，每个K码检测单元是将n位数据与该K码检测单元中预存的K码进行匹配，因此每个K码检测单元并不进行完整K码的检测，从而每个K码检测单元的位宽可以降低，从而可以将每个K码检测单元所需的逻辑门单元的数量从10降低到n，从而降低硬件资源和功耗。此外，当n取大于1小于等于10的正整数时，K码检测电路中最少可以仅设置11-n个K码检测单元，例如n取7时最少可以仅设置4个K码检测单元，从而可以有效减少K码检测电路中设置的K码检测单元的数量，从而降低硬件资源和功耗。

基于同一发明构思，本实施例还提供了一种控制器，该控制器包括本申请实施例提供的K码检测电路。

可以理解，参见图4所示，控制器中还可以包括状态机控制单元、字对齐单元和数据输出单元等。其中，状态机控制单元可以用于进行整个电路的状态控制，包括根据K码检测电路输出的K码检测结果进行边界获取以及边界选择等操作。而字对齐单元则可以和K码检测电路中的数据寄存器连接，从而根据选择出的边界对数据寄存器中存储的数据进行字对齐，然后通过数据输出单元输出数据。可以理解，以上状态机控制单元与字对齐单元可以采用现有的各类用于实现状态机控制以及字对齐操作的电路实现，具体结构本申请实施例不做限制。而数据输出单元可以采用数据传输接口等硬件结构实现，具体实现结构也不作限制。

基于同一发明构思，本申请实施例中还提供了一种接收设备，包括前述的控制器。

可以理解，本申请实施例中所述的接收设备可以是独立的电子设备，例如服务器、终端等，但是也可以是一个电子设备中存在的具有数据传输需求的两个单元中接收数据的单元。

示例性的，接收设备可以是CPU(Central Processing Unit，中央处理器)芯片或GPU(Graphics Processing Unit，图形处理器)芯片中的会接收数据的一个处理器单元，但不作为限制。

基于同一发明构思，本申请实施例中还提供了一种高速串行收发系统，包括发送设备以及本申请实施例提供的接收设备。

可以理解，本申请实施例中所述的发送设备可以是独立的电子设备，例如服务器、终端等，但是也可以是一个电子设备中存在的具有数据传输需求的两个单元中发送数据的单元。例如，发送设备可以是CPU芯片或GPU芯片中的会发送数据的一个处理器单元，但不作为限制。

还可以理解，在本申请实施例中，发送设备在发送数据前，可以先对数据进行8b/10b编码，以保证直流平衡。

还可以理解，在本申请实施例中，高速串行收发系统可以是但不限于PCIe(Peripheral Component Interconnect express，是一种高速串行计算机扩展总线标准)、USB(Universal Serial Bus，通用串行总线)等高速串行收发系统。

可以理解，基于同一发明构思，本申请实施例中还提供了一种芯片(例如CPU芯片或GPU芯片)，其包括本申请实施例中提供的接收设备或包括本申请实施例提供的高速串行收发系统。

基于同一发明构思，本申请实施例中还提供了一种具有上述芯片的电子器件，例如具有上述CPU芯片或GPU芯片的板卡等，但不作为限制。

基于同一发明构思，本申请实施例中还提供了一种具有上述电子器件的电子设备，例如服务器、终端等，但不作为限制。

在本申请所提供的实施例中，应该理解到，所揭露电路和方法，可以通过其它的方式实现。以上所描述的实施例仅仅是示意性的，例如，各器件的连接，可以是电性，机械或其它的形式。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或

者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或5操作之间存在任何这种实际的关系或者顺序。

在本文中，多个是指两个或两个以上。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请

的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本0申请的保护范围之内。

Claims (10)

1.一种K码检测电路，其特征在于，包括：

m个移位寄存器，每个所述移位寄存器的大小为n位，且各所述移位寄存器均用于接收当前待检测的数据，且各所述移位寄存器之间相差一个时间脉冲接收所述数据；其中，所述m和所述n均为预设的正整数，且所述m的值大于等于11-n；

m个K码检测单元，每一个所述K码检测单元分别与一个所述移位寄存器连接；所述K码检测单元用于将所连接的所述移位寄存器中的n位数据与该K码检测单元中预存的K码进行匹配，并输出表征匹配结果的结果信号；

比较器，与所述m个K码检测单元连接，用于依次将所述m个K码检测单元的结果信号与标准信号进行比较，并在连续11-n次所述结果信号与所述标准信号匹配时，输出表征检测到了所述K码的目标信号。

2.如权利要求1所述的K码检测电路，其特征在于，所述m个移位寄存器在同一时刻存储的n位数据分别为：

所述当前待检测的数据中第k位至第k+n-1位数据；所述k依次取0至m-1。

3.如权利要求1所述的K码检测电路，其特征在于，所述K码检测电路还包括：

数据寄存器，用于接收并存储对端传来的数据；其中，所述当前待检测的数据为所述数据寄存器中存储的数据。

4.如权利要求1-3任一项所述的K码检测电路，其特征在于，所述m个K码检测单元中的相邻11-n个K码检测单元预存的K码分别为从标准K码中截取出的第j-n+1位至第j位数据；其中，所述j依次取n-1至9。

5.一种K码检测方法，其特征在于，应用于如权利要求1-4任一项所述的K码检测电路中，包括：

通过所述m个移位寄存器从当前待检测的数据中依次截取出m个不同的n位数据；其中，所述m和所述n均为正整数，且所述m的值大于等于11-n；

将各所述n位数据依次输入不同的K码检测单元中进行K码匹配；

通过所述比较器识别各所述K码检测单元的检测结果；

若存在连续的11-n个所述K码检测单元的检测结果与所述标准信号匹配，则确定检测到了所述K码。

6.如权利要求5所述的K码检测方法，其特征在于，通过所述m个移位寄存器从当前待检测的数据中依次截取出m个不同的n位数据，包括：

通过所述m个移位寄存器从所述当前待检测的数据中截取出第k位至第k+n-1位数据，得到所述n位数据；其中，所述k依次取N-m+1至N，所述N为所述当前待检测的数据的最高位。

7.如权利要求6所述的K码检测方法，其特征在于，当所述当前待检测的数据不存在第k+n-1位数据时，截取所述当前待检测的数据的第0位至最高位数据，并在截取的数据前补0。

8.如权利要求5-7任一项所述的K码检测方法，其特征在于，通过所述比较器识别各所述K码检测单元的检测结果，包括：

将各所述K码检测单元的检测结果按序形成m位数据后依次输入所述比较器；

通过所述比较器判断所述m位数据中是否存在连续的11-n个所述标准信号；所述标准信号为表征输入所述K码检测单元中的所述n位数据与该K码检测单元中预存的K码之间相匹配时，该K码检测单元输出的信号；

若存在，即表征各所述K码检测单元中存在连续的11-n个所述K码检测单元的检测结果为目标结果，确定检测到了所述K码；

若不存在，确定未检测到所述K码。

9.一种控制器，其特征在于，包括如权利要求1-4任一项所述的K码检测电路。

10.一种接收设备，其特征在于，包括如权利要求9所述的控制器。

Images