CN115118285A - 一种对数据传输前的数据扫描并标注相同数据的系统 - Google Patents

一种对数据传输前的数据扫描并标注相同数据的系统 Download PDF

Info

Publication number
CN115118285A
CN115118285A CN202210855327.1A CN202210855327A CN115118285A CN 115118285 A CN115118285 A CN 115118285A CN 202210855327 A CN202210855327 A CN 202210855327A CN 115118285 A CN115118285 A CN 115118285A
Authority
CN
China
Prior art keywords
gate
data
signal output
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210855327.1A
Other languages
English (en)
Inventor
孟超
张萌
王涵
伍剑松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Academy Of Aerospace Science Technology And Communications Technology Co ltd
Original Assignee
Academy Of Aerospace Science Technology And Communications Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Academy Of Aerospace Science Technology And Communications Technology Co ltd filed Critical Academy Of Aerospace Science Technology And Communications Technology Co ltd
Priority to CN202210855327.1A priority Critical patent/CN115118285A/zh
Publication of CN115118285A publication Critical patent/CN115118285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/70—Type of the data to be coded, other than image and sound
    • H03M7/702—Software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种对数据传输前的数据扫描并标注相同数据的系统，包括：D触发器、同或门、与门、CPU、储存器、数据总线；D触发器串联组成第一组移位寄存器和第二组移位寄存器；同或门、与门、第一组移位寄存器、第二组移位寄存器组成扫描装置；CPU、储存器、扫描装置通过数据总线连接；相对静止数据流与流动数据流分别发送到第一组移位寄存器和第二组移位寄存器；扫描相同的数据，并标注相同的数据储存到储存器，作为压缩数据的基础。

Description

一种对数据传输前的数据扫描并标注相同数据的系统
技术领域
本发明涉及数据处理技术领域，具体为一种对数据传输前的数据扫描并标注相同数据的系统。
背景技术
二进制代码：由两个基本字符'0'、'1'组成的代码。其中，码元："一位"二进制代码。码字：N个码元可以组成的不同组合，任意一个组合称一个码字。
二进制代码语言或称为机器语言，计算机可以直接识别，不需要进行任何翻译的语言。每台机器的指令，其格式和代码所代表的含义都是硬性规定的，故称之为面向机器的语言，也称为机器语言。它是第一代的计算机语言，机器语言对不同型号的计算机来说一般是不同的。
直接用二进制代码指令表达的计算机语言，指令是用0和1组成的一串代码，它们有一定的位数，并分成若干段，各段的编码表示不同的含义，例如某台计算机字长为16位，即有 16个二进制数组成一条指令或其它信息。16个0和1可组成各种排列组合，通过线路变成电信号，让计算机执行各种不同的操作。
常用的二进制代码有国际五号码（IS5）、EBCDIC码、国际电报二号码（ITS2）等。
本发明专利要解决的问题是：在通信数据传输之前，对二进制代码文件中相同的二进制代码进行扫描，并标注相同的二进制代码数据，作为压缩数据的基础。
发明内容
本发明的目的在于对需要传输的二进制代码数据进行扫描，并标注相同的二进制代码数据，作为压缩数据的基础，提供一种对数据传输前的数据扫描并标注相同数据的系统。
实现本发明目的的技术解决方案为：
一种对数据传输前的数据扫描并标注相同数据的系统，包括：D触发器、同或门、与门、CPU、储存器、数据总线； D触发器串联组成第一组移位寄存器和第二组移位寄存器；
同或门、与门、第一组移位寄存器、第二组移位寄存器组成扫描装置；
CPU、储存器、扫描装置通过数据总线连接；
相对静止数据流与流动数据流分别发送到第一组移位寄存器和第二组移位寄存器；
扫描相同的数据，并标注相同的数据储存到储存器。
本发明与现有技术相比，其显著优点为：1、扫描装置由同或门、与门、第一组移位寄存器、第二组移位寄存器组成，D触发器B1、D触发器B2、D触发器B3、D触发器B4串联组成第一组移位寄存器，D触发器b1、D触发器b2、D触发器b3、D触发器b4串联组成第二组移位寄存器；第一组移位寄存器内的二进制数与第二组移位寄存器内的二进制数相同时，与门A1信号输出端为高电平“1”时，找到相同的数据；2、与门A1信号输入端、与门A2信号输入端、与门A3信号输入端、……、与门Am信号输入端连接到数据总线，与门A1、与门A2、与门A3、……、与门Am之间的连接关系用CPU采用算法组合，增加扫描单位元的位数；3、相对静止数据流与流动数据流分别发送到第一组移位寄存器和第二组移位寄存器，通过扫描装置发现相同的二进制代码数据，并标注相同的二进制代码数据储存到储存器，作为压缩数据的基础，作为通信数据，在数据传输之前，将数据压缩。
下面结合附图对本发明作进一步详细描述。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种对数据传输前的数据扫描并标注相同数据的系统的流程示意图；
图2是一种对数据传输前的数据扫描并标注相同数据的系统的扫描装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
结合图1，一种对数据传输前的数据扫描并标注相同数据的系统的流程示意图。
数据101是二进制代码数据储存在储存器内，通过CPU将数据101分别采用相对静止数据流和流动数据流方式，将数据101分别发送到第一组移位寄存器和第二组移位寄存器，形成移位寄存器内的相对静止数据流102、移位寄存器内的流动数据流104。将数据101分成数据段为：S1、S2、……、Sn，S1、S2、……、Sn-1的数据位数相等且与扫描的单位元位数相等；当Sn的数据位数少于S1、S2、……、Sn-1时，Sn不作为扫描、比对对象；当Sn的数据位数等于S1、S2、……、Sn-1时，Sn作为扫描、比对对象。相对静止数据流是指数据101将数据段S1、S2、……、Sn以间断方式，发送到第一组移位寄存器或者第二组移位寄存器，第一组移位寄存器或者第二组移位寄存器的寄存能力与数据段S1、S2、……、Sn的大小匹配，不产生数据外溢；流动数据流是指数据101将数据段S1、S2、……、Sn以完整且连续的方式，发送到第二组移位寄存器或者第一组移位寄存器。
扫描检测103是通过扫描装置，对移位寄存器内的相对静止数据流102与移位寄存器内的流动数据流104的数据进行对比扫描，找到相同的数据，通过标注相同数据105对移位寄存器内的相对静止数据流102与移位寄存器内的流动数据流104的数据进行标注，并将标注信息储存在储存器内。
实施例1：
当Sn的数据位数等于S1、S2、……、Sn-1时，将数据101的数据段S1发送到第一组移位寄存器内，数据101的完整数据段S1、S2、……、Sn以完整且连续的方式依次发送到第二组移位寄存器内，完成数据段S1与数据段S1、S2、……、Sn的比对；将数据101的数据段S2发送到第一组移位寄存器内，数据101的完整数据段S1、S2、……、Sn以完整且连续的方式依次发送到第二组移位寄存器内，完成数据段S2与数据段S1、S2、……、Sn的比对；以此类推，将数据101的数据段Sn发送到第一组移位寄存器内，数据101的完整数据段S1、S2、……、Sn以完整且连续的方式依次发送到第二组移位寄存器内，完成数据段Sn与数据段S1、S2、……、Sn的比对；
当Sn的数据位数少于S1、S2、……、Sn-1时, 将数据101的数据段S1发送到第一组移位寄存器内，数据101的完整数据段S1、S2、……、Sn-1以完整且连续的方式依次发送到第二组移位寄存器内，完成数据段S1与数据段S1、S2、……、Sn-1的比对；将数据101的数据段S2发送到第一组移位寄存器内，数据101的完整数据段S1、S2、……、Sn-1以完整且连续的方式依次发送到第二组移位寄存器内，完成数据段S2与数据段S1、S2、……、Sn-1的比对；以此类推，将数据101的数据段Sn-1发送到第一组移位寄存器内，数据101的完整数据段S1、S2、……、Sn-1以完整且连续的方式依次发送到第二组移位寄存器内，完成数据段Sn与数据段S1、S2、……、Sn-1的比对。
当Sn的数据位数等于S1、S2、……、Sn-1时，将数据101的数据段S1发送到第二组移位寄存器内，数据101的完整数据段S1、S2、……、Sn以完整且连续的方式依次发送到第一组移位寄存器内，完成数据段S1与数据段S1、S2、……、Sn的比对；将数据101的数据段S2发送到第二组移位寄存器内，数据101的完整数据段S1、S2、……、Sn以完整且连续的方式依次发送到第一组移位寄存器内，完成数据段S2与数据段S1、S2、……、Sn的比对；以此类推，将数据101的数据段Sn发送到第二组移位寄存器内，数据101的完整数据段S1、S2、……、Sn以完整且连续的方式依次发送到第一组移位寄存器内，完成数据段Sn与数据段S1、S2、……、Sn的比对；
当Sn的数据位数少于S1、S2、……、Sn-1时, 将数据101的数据段S1发送到第二组移位寄存器内，数据101的完整数据段S1、S2、……、Sn-1以完整且连续的方式依次发送到第一组移位寄存器内，完成数据段S1与数据段S1、S2、……、Sn-1的比对；将数据101的数据段S2发送到第二组移位寄存器内，数据101的完整数据段S1、S2、……、Sn-1以完整且连续的方式依次发送到第一组移位寄存器内，完成数据段S2与数据段S1、S2、……、Sn-1的比对；以此类推，将数据101的数据段Sn-1发送到第二组移位寄存器内，数据101的完整数据段S1、S2、……、Sn-1以完整且连续的方式依次发送到第一组移位寄存器内，完成数据段Sn与数据段S1、S2、……、Sn-1的比对。
结合图2，一种对数据传输前的数据扫描并标注相同数据的系统的扫描装置的结构示意图。
D触发器B1、D触发器B2、D触发器B3、D触发器B4串联组成第一组移位寄存器，D触发器b1、D触发器b2、D触发器b3、D触发器b4串联组成第二组移位寄存器；D触发器B1的信号输出端、D触发器b1的信号输出端连接到同或门X1信号输入端，D触发器B2的信号输出端、D触发器b2的信号输出端连接到同或门X2信号输入端，D触发器B3的信号输出端、D触发器b3的信号输出端连接到同或门X3信号输入端，D触发器B4的信号输出端、D触发器b4的信号输出端连接到同或门X4信号输入端；同或门X1信号输出端、同或门X2信号输出端、同或门X3信号输出端、同或门X4信号输出端连接到与门A1信号输入端，与门A1信号输入端连接到数据总线。
基本原理：D触发器B1、D触发器B2、D触发器B3、D触发器B4串联组成第一组移位寄存器，D触发器b1、D触发器b2、D触发器b3、D触发器b4串联组成第二组移位寄存器；第一组移位寄存器内的二进制数与第二组移位寄存器内的二进制数相同时，与门A1信号输出端为高电平“1”。
当D触发器B1的信号输出端为低电平“0”、D触发器b1的信号输出端为低电平“0”，同或门X1信号输出端为高电平“1”；当D触发器B1的信号输出端为高电平“1”、D触发器b1的信号输出端为高电平“1”，同或门X1信号输出端为高电平“1”；当D触发器B1的信号输出端为低电平“0”、D触发器b1的信号输出端为高电平“1”，同或门X1信号输出端为低电平“0”；当D触发器B1的信号输出端为高电平“1”、D触发器b1的信号输出端为低电平“0”，同或门X1信号输出端为低电平“0”。
当D触发器B2的信号输出端为低电平“0”、D触发器b2的信号输出端为低电平“0”，同或门X2信号输出端为高电平“1”；当D触发器B2的信号输出端为高电平“1”、D触发器b2的信号输出端为高电平“1”，同或门X2信号输出端为高电平“1”；当D触发器B2的信号输出端为低电平“0”、D触发器b2的信号输出端为高电平“1”，同或门X2信号输出端为低电平“0”；当D触发器B2的信号输出端为高电平“1”、D触发器b2的信号输出端为低电平“0”，同或门X2信号输出端为低电平“0”。
当D触发器B3的信号输出端为低电平“0”、D触发器b3的信号输出端为低电平“0”，同或门X3信号输出端为高电平“1”；当D触发器B3的信号输出端为高电平“1”、D触发器b3的信号输出端为高电平“1”，同或门X3信号输出端为高电平“1”；当D触发器B3的信号输出端为低电平“0”、D触发器b3的信号输出端为高电平“1”，同或门X3信号输出端为低电平“0”；当D触发器B3的信号输出端为高电平“1”、D触发器b3的信号输出端为低电平“0”，同或门X3信号输出端为低电平“0”。
当D触发器B4的信号输出端为低电平“0”、D触发器b4的信号输出端为低电平“0”，同或门X4信号输出端为高电平“1”；当D触发器B4的信号输出端为高电平“1”、D触发器b4的信号输出端为高电平“1”，同或门X4信号输出端为高电平“1”；当D触发器B4的信号输出端为低电平“0”、D触发器b4的信号输出端为高电平“1”，同或门X4信号输出端为低电平“0”；当D触发器B4的信号输出端为高电平“1”、D触发器b4的信号输出端为低电平“0”，同或门X4信号输出端为低电平“0”。
当同或门X1信号输出端为高电平“1”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为高电平“1”。
当同或门X1信号输出端为低电平“0”、同或门X2信号输出端为低电平“0”、同或门X3信号输出端为低电平“0”、同或门X4信号输出端为低电平“0”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为高电平“1”、同或门X2信号输出端为低电平“0”、同或门X3信号输出端为低电平“0”、同或门X4信号输出端为低电平“0”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为低电平“0”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为低电平“0”、同或门X4信号输出端为低电平“0”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为低电平“0”、同或门X2信号输出端为低电平“0”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为低电平“0”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为低电平“0”、同或门X2信号输出端为低电平“0”、同或门X3信号输出端为低电平“0”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为高电平“1”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为低电平“0”、同或门X4信号输出端为低电平“0”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为高电平“1”、同或门X2信号输出端为低电平“0”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为低电平“0”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为高电平“1”、同或门X2信号输出端为低电平“0”、同或门X3信号输出端为低电平“0”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为低电平“0”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为低电平“0”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为低电平“0”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为低电平“0”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为低电平“0”、同或门X2信号输出端为低电平“0”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为低电平“0”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为高电平“1”、同或门X2信号输出端为低电平“0”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为高电平“1”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为低电平“0”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为低电平“0”。
当同或门X1信号输出端为高电平“1”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为低电平“0”，与门A1信号输出端为低电平“0”。
实施例2：
增加移位寄存器的寄存能力采用增加串联D触发器的方式，D触发器B1、D触发器B2、D触发器B3、D触发器B4、……、D触发器Bn串联组成第一组移位寄存器，D触发器b1、D触发器b2、D触发器b3、D触发器b4、……、D触发器bn串联组成第二组移位寄存器。
D触发器B1的信号输出端、D触发器b1的信号输出端连接到同或门X1信号输入端，D触发器B2的信号输出端、D触发器b2的信号输出端连接到同或门X2信号输入端，D触发器B3的信号输出端、D触发器b3的信号输出端连接到同或门X3信号输入端，D触发器B4的信号输出端、D触发器b4的信号输出端连接到同或门X4信号输入端,以此类推，D触发器Bn的信号输出端、D触发器bn的信号输出端连接到同或门Xn信号输入端。
同或门X1信号输出端、同或门X2信号输出端、同或门X3信号输出端、同或门X4信号输出端连接到与门A1信号输入端；同或门X5信号输出端、同或门X6信号输出端、同或门X7信号输出端、同或门X8信号输出端连接到与门A2信号输入端；四块同或门对应一块与门，以此类推，同或门X4m-3信号输出端、同或门X4m-2信号输出端、同或门X4m-1信号输出端、同或门X4m信号输出端连接到与门Am信号输入端,4m=n。
与门A1信号输入端、与门A2信号输入端、与门A3信号输入端、……、与门Am信号输入端连接到数据总线，与门A1、与门A2、与门A3、……、与门Am之间的连接关系用CPU采用算法组合，增加扫描单位元的位数，例如：当检测扫描的单位元为8位时，CPU采用算法组合与门A1、与门A2，当与门A1、与门A2扫描到相同二进制数时，同或门X1信号输出端为高电平“1”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为高电平“1”；同或门X5信号输出端为高电平“1”、同或门X6信号输出端为高电平“1”、同或门X7信号输出端为高电平“1”、同或门X8信号输出端为高电平“1”，与门A2信号输出端为高电平“1”；
当检测扫描的单位元为12位时，CPU采用算法组合与门A1、与门A2、与门A3，当与门A1、与门A2、与门A3扫描到相同二进制数时，同或门X1信号输出端为高电平“1”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为高电平“1”；同或门X5信号输出端为高电平“1”、同或门X6信号输出端为高电平“1”、同或门X7信号输出端为高电平“1”、同或门X8信号输出端为高电平“1”，与门A2信号输出端为高电平“1”；同或门X9信号输出端为高电平“1”、同或门X10信号输出端为高电平“1”、同或门X11信号输出端为高电平“1”、同或门X12信号输出端为高电平“1”，与门A2信号输出端为高电平“1”；以此类推，增加检测扫描的单位元的位数。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种对数据传输前的数据扫描并标注相同数据的系统，包括：D触发器、同或门、与门、CPU、储存器、数据总线；其特征在于：D触发器串联组成第一组移位寄存器和第二组移位寄存器；
同或门、与门、第一组移位寄存器、第二组移位寄存器组成扫描装置；
CPU、储存器、扫描装置通过数据总线连接；
相对静止数据流与流动数据流分别发送到第一组移位寄存器和第二组移位寄存器；
扫描相同的数据，并标注相同的数据储存到储存器。
2.根据权利要求1所述的一种对数据传输前的数据扫描并标注相同数据的系统，其特征在于：数据（101）是二进制代码数据储存在储存器内，通过CPU将数据（101）分别采用相对静止数据流和流动数据流方式，将数据（101）分别发送到第一组移位寄存器和第二组移位寄存器，形成移位寄存器内的相对静止数据流（102）、移位寄存器内的流动数据流（104）。
3.根据权利要求1至2任一一项所述的一种对数据传输前的数据扫描并标注相同数据的系统，其特征在于：扫描检测（103）是通过扫描装置，对移位寄存器内的相对静止数据流（102）与移位寄存器内的流动数据流（104）的数据进行对比扫描，找到相同的数据，通过标注相同数据（105）对移位寄存器内的相对静止数据流（102）与移位寄存器内的流动数据流（104）的数据进行标注。
4.根据权利要求2所述的一种对数据传输前的数据扫描并标注相同数据的系统，其特征在于：将数据（101）分成数据段为：S1、S2、……、Sn。
5.根据权利要求1所述的一种对数据传输前的数据扫描并标注相同数据的系统，其特征在于：D触发器B1、D触发器B2、D触发器B3、D触发器B4串联组成第一组移位寄存器，D触发器b1、D触发器b2、D触发器b3、D触发器b4串联组成第二组移位寄存器；D触发器B1的信号输出端、D触发器b1的信号输出端连接到同或门X1信号输入端，D触发器B2的信号输出端、D触发器b2的信号输出端连接到同或门X2信号输入端，D触发器B3的信号输出端、D触发器b3的信号输出端连接到同或门X3信号输入端，D触发器B4的信号输出端、D触发器b4的信号输出端连接到同或门X4信号输入端；同或门X1信号输出端、同或门X2信号输出端、同或门X3信号输出端、同或门X4信号输出端连接到与门A1信号输入端，与门A1信号输入端连接到数据总线。
6.根据权利要求5所述的一种对数据传输前的数据扫描并标注相同数据的系统，其特征在于：第一组移位寄存器内的二进制数与第二组移位寄存器内的二进制数相同时，同或门X1信号输出端为高电平“1”、同或门X2信号输出端为高电平“1”、同或门X3信号输出端为高电平“1”、同或门X4信号输出端为高电平“1”，与门A1信号输出端为高电平“1”。
7.根据权利要求5所述的一种对数据传输前的数据扫描并标注相同数据的系统，其特征在于：增加移位寄存器的寄存能力采用增加串联D触发器的方式，D触发器B1、D触发器B2、D触发器B3、D触发器B4、……、D触发器Bn串联组成第一组移位寄存器，D触发器b1、D触发器b2、D触发器b3、D触发器b4、……、D触发器bn串联组成第二组移位寄存器。
8.根据权利要求5所述的一种对数据传输前的数据扫描并标注相同数据的系统，其特征在于：与门A1信号输入端、与门A2信号输入端、与门A3信号输入端、……、与门Am信号输入端连接到数据总线，与门A1、与门A2、与门A3、……、与门Am之间的连接关系用CPU采用算法组合，增加扫描单位元的位数。
CN202210855327.1A 2022-07-20 2022-07-20 一种对数据传输前的数据扫描并标注相同数据的系统 Pending CN115118285A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210855327.1A CN115118285A (zh) 2022-07-20 2022-07-20 一种对数据传输前的数据扫描并标注相同数据的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210855327.1A CN115118285A (zh) 2022-07-20 2022-07-20 一种对数据传输前的数据扫描并标注相同数据的系统

Publications (1)

Publication Number Publication Date
CN115118285A true CN115118285A (zh) 2022-09-27

Family

ID=83335305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210855327.1A Pending CN115118285A (zh) 2022-07-20 2022-07-20 一种对数据传输前的数据扫描并标注相同数据的系统

Country Status (1)

Country Link
CN (1) CN115118285A (zh)

Similar Documents

Publication Publication Date Title
US20240012787A1 (en) Multi-level hierarchical routing matrices for pattern-recognition processors
CN107592116B (zh) 一种数据压缩方法、装置及存储介质
US5532693A (en) Adaptive data compression system with systolic string matching logic
US8713223B2 (en) Methods and systems to accomplish variable width data input
Gilbert et al. Variable‐length binary encodings
US8214672B2 (en) Method and systems for power consumption management of a pattern-recognition processor
US4152762A (en) Associative crosspoint processor system
CN105450232A (zh) 编码、解码方法以及编码装置和解码装置
EP2791835A1 (en) Boolean logic in a state machine lattice
US11817882B2 (en) Decoding method, decoding device, and readable storage medium
CN111698271A (zh) 一种hdlc协议ip核
CN110554878A (zh) 数据转换方法、游戏数据的处理方法、装置和服务器
KR100969748B1 (ko) 직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치와 이를 위한 직렬 통신 시스템
US6801143B2 (en) Method and apparatus for generating gray code for any even count value to enable efficient pointer exchange mechanisms in asynchronous FIFO'S
CN114064308A (zh) 基于列式数据扫描的多数据发送和接收方法、装置和设备
CN115118285A (zh) 一种对数据传输前的数据扫描并标注相同数据的系统
US7167115B1 (en) Method, apparatus, and computer-readable medium for data compression and decompression utilizing multiple dictionaries
CN105893314A (zh) 一种基于rs422/485串口通信的通用数据解码方法
CN101228698A (zh) 4电平逻辑解码器
US20190361909A1 (en) Optimizing data conversion using pattern frequency
CN114070901A (zh) 基于多数据对齐的数据发送和接收方法、装置和设备
Calbrix et al. A string-rewriting characterization of Muller and Schupp’s context-free graphs
CN116015550B (zh) 一种k码检测电路、k码检测方法及相关设备
CN115001628B (zh) 数据编码的方法及装置、数据解码的方法及装置和数据结构
US3484750A (en) Statistical encoding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination