WO2010147041A1 - メモリ性表示デバイス及びメモリ性表示デバイスシステム - Google Patents

メモリ性表示デバイス及びメモリ性表示デバイスシステム Download PDF

Info

Publication number
WO2010147041A1
WO2010147041A1 PCT/JP2010/059822 JP2010059822W WO2010147041A1 WO 2010147041 A1 WO2010147041 A1 WO 2010147041A1 JP 2010059822 W JP2010059822 W JP 2010059822W WO 2010147041 A1 WO2010147041 A1 WO 2010147041A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
memory
pixel
display device
voltage application
Prior art date
Application number
PCT/JP2010/059822
Other languages
English (en)
French (fr)
Inventor
謙太 嶋村
忠義 森田
亜紀子 大鎌
玲央奈 久保田
伸哉 三木
奈津子 塩田
Original Assignee
コニカミノルタホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コニカミノルタホールディングス株式会社 filed Critical コニカミノルタホールディングス株式会社
Priority to JP2011519744A priority Critical patent/JPWO2010147041A1/ja
Publication of WO2010147041A1 publication Critical patent/WO2010147041A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/38—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using electrochromic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/1506—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect caused by electrodeposition, e.g. electrolytic deposition of an inorganic material on or close to an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0473—Use of light emitting or modulating elements having two or more stable states when no power is applied
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Definitions

  • the present invention relates to a memory display device and a memory display device system in which visible information is displayed by applying a voltage to a plurality of pixels.
  • Examples of the reflective display include a reflective liquid crystal method in which a polarizing plate is attached, a method using an electrochemical display pixel based on the principle of changing the material using electrochemical oxidation and reduction, or colored particles.
  • the method of reflective liquid crystal or the like has a low reflectance of about 40%, which makes it difficult to display white, and many of the manufacturing methods used to manufacture the constituent members are not easy.
  • the polymer dispersed liquid crystal requires a high voltage and utilizes the difference in refractive index between organic substances, so that the resulting image has insufficient contrast.
  • the polymer network type liquid crystal has problems such as a high voltage and a complicated TFT circuit required to improve the memory performance.
  • the electrochemical display pixel method has a problem in that an appropriate control of the oxidation-reduction reaction is not sufficiently performed, and an unremoved image, that is, an afterimage may be generated at the time of display switching, which leads to a decrease in image quality. .
  • the gap between particles absorbs light, resulting in poor contrast, and a practical writing speed (within 1 second) can be obtained unless the driving voltage is set to 100 V or higher. There is a difficulty that can not be.
  • image quality deterioration is likely to occur due to electrophoretic particle aggregation. Aggregation can be reduced by using a partition structure in which electrophoretic particles are subdivided into a certain amount, but the cell configuration and the like are complicated, and stable production is difficult.
  • an electrodeposition (hereinafter abbreviated as ED) method using dissolution precipitation of metal or metal salt is known.
  • the ED system can be driven at a low voltage of 3 V or less, and has features such as a simple cell configuration and excellent display quality (bright paper-like white and firm black).
  • a plurality of pixels are arranged, and visible information is displayed on a display screen on which visible information is displayed by applying a voltage to the pixels even if the supply of voltage is stopped.
  • a device having a memory property is generally referred to as a memory display device.
  • the ED method requires a large amount of current when displaying or switching information, and the current required for rewriting a display screen with higher resolution is too large. The problem of exceeding the allowable value occurs.
  • a user of a memory-type display device cannot read quickly like paper and may feel stress, and shortening the time required for display switching is also an important issue.
  • the peak current is suppressed by preventing a current from flowing simultaneously through a plurality of devices that require a high current.
  • a means for supplying current is used. Yes.
  • Patent Document 2 discloses means for lowering the peak current by shifting the frequency of the current flowing to a plurality of circuits.
  • Patent Document 3 discloses means for lowering the peak current by shifting the timing of current flow in a certain period. Is published.
  • Patent Documents 1 to 3 are not applied to display devices, and there is no description about shortening the time required for display switching.
  • Patent Document 4 in the plasma display, the pixels are divided into a plurality of groups, and the peak current is lowered by shifting the application timing of each gradation for each group. This is also current control in a certain cycle, and speed is not an issue.
  • JP 2007-298378 A Japanese Patent Laid-Open No. 11-73400 JP 2001-161061 A Japanese Patent Laid-Open No. 10-11020
  • An object of the present invention is to provide a memory-type display device and a memory-type display device system in which the current peak of the entire display pixel is suppressed to an allowable value or less in a display switching step, and the time required for display switching is shortened. is there.
  • a memory-type display device in which a plurality of display pixels are arranged and visible information is displayed by applying a voltage to the display pixels, A display unit having the display pixels; Display switching means for switching display by applying a voltage to the display pixel; A voltage application schedule creation means for adjusting a timing for applying a voltage to each display pixel when the total value of currents required for each display pixel exceeds a predetermined value when the display switching means performs display switching; ,
  • a memory-type display device comprising:
  • the gradation of the display pixel is adjusted according to the time during which the voltage is applied, and the voltage application schedule creating unit adjusts a start time and an end time at which the voltage is applied to the display pixel. 2.
  • the memory-type display device according to 1.
  • the voltage application schedule creating means can divide a time for applying a voltage to the display pixels, and adjust the start time and the end time of each of the divided times. Or the memory-type display device according to 2;
  • the display switching means has a phase for whitening and blackening the visible information on the display unit, and the voltage application schedule creating means has a schedule for the whitening phase and the blackening phase. 4.
  • the memory-type display device according to any one of 1 to 3, characterized in that
  • the voltage application schedule creation means prioritizes the voltage application of a pixel when there is a pixel with a gray scale that requires a longer voltage application time than the minimum display switching time value calculated by the predetermined value of the current.
  • the voltage application schedule creating unit has a plurality of predetermined values, and the voltage application schedule creating unit has a schedule corresponding to each of the predetermined values when any one of the plurality of predetermined values is selected. 12.
  • the memory display device according to any one of 1 to 11 above.
  • Memory display that includes a display unit in which a plurality of display pixels are arranged and a display switching unit that performs display switching of the display unit, and displays visible information on the display unit by applying a voltage to the display pixel.
  • the device When the display switching unit performs the display switching, a timing for applying a voltage to each display pixel when a total value of currents required by each display pixel of the plurality of display pixels exceeds a predetermined value.
  • a memory-type display device system comprising: an external control device having voltage application schedule creation means for adjusting.
  • the current peak of the entire display pixel can be suppressed to an allowable value or less, and the time required for display switching can be shortened.
  • FIG. 2A is a diagram showing a state where a pulse of a constant voltage V is applied to an ED display pixel
  • FIG. 2B is a diagram showing a state where the concentration OD increases with time
  • FIG. c) is a diagram showing a waveform in which the current has a peak immediately after the pulse application.
  • the memory display device 1 as a display method uses an electrodeposition (ED) method.
  • the ED method can be driven at a low voltage of 3 V or less, and has advantages such as a simple cell configuration, black-white contrast and excellent black quality.
  • the ED display pixel has a structure in which an electrolytic solution in which silver ions are melted is sandwiched between an upper electrode and a lower electrode. Since the upper electrode is on the observation side, a transparent ITO electrode (Indium Tin Oxide) is usually used. For the lower electrode, a chemically stable metal is used, for example, a silver electrode.
  • ITO electrode Indium Tin Oxide
  • Black and white density control is performed by controlling the amount of silver deposited.
  • As a control method it is conceivable to change the voltage or change the time for applying a constant voltage.
  • a display can be configured by arranging these display pixels in a matrix.
  • FIG. 2 shows a typical change in density and a current waveform when a pulse of a constant voltage V is applied to an ED display pixel.
  • a constant voltage V is applied as shown in FIG. 2 (a)
  • the concentration OD increases with time as shown in FIG. 2 (b)
  • the current I at that time is shown in FIG. 2 (c).
  • the waveform has a peak immediately after the pulse application.
  • the pulse is stopped halfway, it stops at that concentration, so it is possible to display intermediate gradation by controlling the length of the pulse.
  • an active matrix ED display device When configuring a display, an active matrix system can be used. This configuration is shown in FIG. In the ED display method, it is necessary to pass a current in order to deposit silver, and it is desirable to drive by a two-transistor method using a selection transistor and a drive transistor. This two-transistor method is generally used in an active matrix organic EL display device.
  • Fig. 4 shows an example of drive waveforms when monochrome binary display is performed.
  • VCOM is set to a positive voltage with respect to Vdd and driven in order to deposit silver on the ITO electrode side which is a common electrode.
  • VCOM is driven with a negative voltage set to Vdd in order to deposit silver on the ITO electrode side which is a common electrode.
  • Arbitrary pixels can be displayed by setting all pixels once to a white state and setting only arbitrary pixels to a black state.
  • gradation control it is only necessary to control the pulse time applied during black drawing. For example, gradation control is possible by dividing the black drawing period into a plurality of frames and controlling the number of frames to be turned on.
  • FIG. 5 is a diagram showing a temporal change in the total current value when the screen is switched when, for example, an image with 16 gradations has the same number of pixels in each gradation.
  • the horizontal axis indicates the time during which the voltage is applied, and the vertical axis indicates the current value for each gradation in order.
  • the peak value of the current is the total value of the current flowing through each pixel.
  • the conducting wire used for the memory-type display device 1 does not have conductivity enough to flow a large amount of current in manufacturing, and if the current is passed to the peak value, there is a problem that the allowable value of the conducting wire is exceeded.
  • the allowable value is determined with 1/4 of the maximum current as a guide.
  • FIG. 6 schematically shows a schedule in which the current of the 12th gradation is supplied after the end time of the current of the 13th gradation and the current of the 11th and 10th gradations is further supplied.
  • the gradation of the pixel on the memory display device 1 is random depending on the image, the target gradation of the pixel n1 is 2, the target gradation of n2 is 5... NN, and the target gradation of 11 is random (FIG. 7).
  • Table A the allowable value is the current value for one pixel.
  • the start time is fixed at 0 as in Table B, and the pixel n1 of the target gradation 2 finishes flowing current 10 and the target gradation 5
  • the pixel n2 has an end time 70 in which the current has ended, and a voltage is applied to two or more pixels between 0 and 10, so that the total current value exceeds the allowable value. Therefore, after the end time 10 when the current of the pixel n1 of the target gradation 2 has been passed, a table C is created in which the current is passed through the pixel n2 of the target gradation 5 from the time 10 until the time 80 for the first time.
  • the schedule can be less than the allowable value.
  • Each pixel has a start time and an end time of the voltage application time, but the elapsed time can be divided.
  • the application time of a certain gradation 8 is 100
  • it may be divided into 0 to 50 and 51 to 100 and connected before and after the application time 80 of another gradation 5. That is, the schedule is such that gradation 5 is applied after the first end time 50 of gradation 8 and time 51 to 100 of gradation 8 is subsequently performed after the end time 80 of gradation 5. . Therefore, when the elapsed time can be divided, the degree of freedom of the schedule increases.
  • voltage application time schedule creation means 4 means for converting from table B to table C and creating a new application time schedule.
  • an apparatus using the handy type memory display device 1 is preferably lightweight and compact, and preferably has no excessive computing ability. Further, a battery is used as a power source for driving. In view of such conditions, it is desirable that the voltage application time schedule creation means 4 is not provided on the display device apparatus side, but is provided on the electronic information supply side, for example, the personal computer (PC) side.
  • the electronic information supply side for example, the personal computer (PC) side.
  • the voltage application time schedule creation means 4 can reduce the current peak below an allowable value while suppressing an increase in the time required for screen switching.
  • the required voltage application time differs depending on the gradation, so that it is possible to prevent or suppress an increase in the required time while keeping many peaks below an allowable value in an image by scheduling well. .
  • the voltage application time schedule creation means 4 can prevent an increase in required time.
  • the voltage application time schedule creation means 4 temporarily resets the visible information displayed on the memory display device 1 to a white screen (whitening phase), and displays the visible information on the next page (blackening phase). At this time, the schedule table for blackening from the white screen can be stored in the memory. If the schedule table for the whitening phase can be calculated from the blackened schedule table, one schedule table is sufficient.
  • the screen can be switched quickly without wasteful calculation by simply controlling the voltage application according to the schedule according to the image when switching the screen. Also, since the same schedule can be used for the same image, the schedule once created can be reused.
  • FIG. 9 is a diagram for explaining that priority is given to the voltage application of the pixel having the longest voltage application time.
  • voltage application is performed with priority given to the longest pixel group n1 for the application time of the pixel groups n1 to n16 of each gradation, and thereafter, the application is sequentially performed in the order of long application time from n2 to n5.
  • the voltage application time schedule creation means 4 sets the schedule to start the application of the pixel n6 with the longest application time. To do.
  • the minimum voltage required for display switching can be obtained by dividing the total electricity amount of all pixels in display switching by the allowable value.
  • Application time is known. For example, as shown in FIG.
  • the memory size (storage capacity) used for the schedule can be greatly reduced from the number of pixels to the number of gradations.
  • FIG. 10 shows an application example to an actual sentence. Since there are a large number of pixels of a certain gradation, the gradation pixels are divided into three as timings, and the schedule for each pixel becomes a memory size saving. The effect is not obtained.
  • the peak can be lowered sufficiently.
  • the allowable value is the total current value when current is applied to 1/4 of the entire display pixel
  • the peak is always below the allowable value for any image if the entire pixel is scheduled to be divided into four equal parts for each position. Can be dropped.
  • the pixel is distinguished and divided for each remaining value when the X coordinate of the pixel is divided by 4. Even at each position, if the same gradation is divided, unevenness occurs, but the memory size can be reduced to the number of gradations and the number of divisions. Even if unevenness occurs, the occurrence of straight lines due to unevenness can be suppressed by appropriately varying the positions to be divided.
  • Whitening schedule There are several ways to switch the display, but there are two methods: a whitening phase in which the current page is erased and reset, and a blackening phase in which the next page is displayed. In the whitening phase, since the voltage application time required for white reset differs according to the gradation of the current page, the schedule is created according to the current gradation.
  • the whitening phase and the blackening phase can proceed separately for each display pixel. If the whitening time required for erasing the display pixel can be easily calculated from the blackening time, if the memory for storing the blackening schedule table for the page image is held, the whitening schedule is stored in the blackening schedule table. Can be easily calculated from
  • the predetermined value which is the upper limit of the total current value, is used not only for the meaning of the allowable value that is set to prevent excessive current from flowing through the conductor, but also for battery saving mode as another usage.
  • the predetermined value may be lowered and used. By suppressing the current peak, the time required for display switching may be increased, but the battery can be saved.
  • it is sufficient to have a plurality of schedules for normal use and battery saving mode.
  • FIG. 11 is a block diagram schematically showing the configuration of the memory display device 1.
  • the memory display device 1 includes a display unit 2 having a plurality of display pixels n and display switching means 3 that performs display switching by applying a voltage to the display pixels n. Furthermore, it has voltage application schedule creation means 4 for adjusting the timing of applying a voltage to each display pixel n.
  • the memory-type display device 1 of the present invention applies a voltage to each display pixel when the total value of the currents required for each display pixel exceeds a predetermined value when performing display switching. Since the voltage application schedule creation means 4 that adjusts the timing to perform is provided, the current below a predetermined value can be suppressed so that the dangerous value is not reached.
  • start time and end time for applying a voltage to the display pixel are adjusted, it is only necessary to adjust one start time and end time for a pixel whose density cannot be controlled well unless voltage is continuously applied.
  • the total current value can be reduced by scheduling in each phase.
  • the timing is adjusted according to the target gradation of the pixel, or the timing is adjusted according to the current gradation, according to the position coordinates of each pixel. There is a means for adjusting the timing.
  • the predetermined value is an allowable value of current, and by having a plurality of predetermined values and a schedule of the battery saving mode corresponding to the predetermined value, it is possible to save battery although the screen rewriting time is slow.
  • the memory display device 1 uses a battery as a driving power source. Therefore, it is desirable that the application time be provided on an external control device on the electronic information supply side, such as a personal computer (PC) side having a large memory means, in order to reduce battery consumption.
  • PC personal computer

Abstract

メモリ性表示デバイスにおいて、表示切り替え手段が表示切り替えを行う際に、各表示画素が必要とする電流の合計値が許容値を超える場合に、前記各表示画素へ電圧を印加するタイミングを調整する電圧印加スケジュール作成手段を設け、表示画素全体の電流ピークを前記許容値以下に抑える。　前記電圧印加スケジュール作成手段は、例えば、画素ｎ１の目標階調が２、ｎ２の目標階調が５であるとき、目標階調が２の画素ｎ１の電流を流し終わった時間１０の後に、目標階調が５の画素ｎ２に時間１０から時間８０まで電流を流すためのテーブル（Ｃ）を作成する。

Description

メモリ性表示デバイス及びメモリ性表示デバイスシステム
　本発明は、複数の画素に電圧を与えることにより可視情報が表示されるメモリ性表示デバイス及びメモリ性表示デバイスシステムに関する。
　近年、パーソナルコンピュータの動作速度の向上、ネットワークインフラの普及、データストレージの大容量化と低価格化に伴い、印刷物で提供されたドキュメントや画像等の情報を、より簡便な電子情報として入手、電子情報を可視情報として閲覧する機会が益々増大している。具体的に言えば、パーソナルコンピュータに入力された情報を電子ペーパなどの閲覧手段に一旦保存し、電車内で読むという行為である。
　このような電子情報の閲覧手段として、従来の液晶ディスプレイやＣＲＴ、また近年では、有機ＥＬディスプレイ等の光を自ら発光する発光型が主として用いられている。特に、電子情報がドキュメント情報の場合、比較的長時間にわたってこの閲覧手段を注視する必要があり、これらの行為は必ずしも人間に優しい手段とは言えない。すなわち一般に発光型のディスプレイの欠点として、フリッカーで目が疲労する、読む場所がコンピュータの設置場所に限られる、読む姿勢が制限され、静止画面に視線を合わせる必要が生じる、長時間読むと消費電力が嵩む等が知られている。
　これらの欠点を補う表示手段として、外光を利用し、像保持のために電力を消費しない（メモリ性）反射型ディスプレイが知られている。
　反射型ディスプレイとしては、例えば、偏光板を取り付けた反射型液晶方法、電気化学的な酸化、還元を利用して材料を変色させることを原理とする電気化学表示画素を用いる方法、または着色粒子を電極間で移動させるか、二色性を有する粒子を電場で回転させることにより、着色させて表示する電気泳動法等がある。
　しかし、これらの方式を用いた反射型ディスプレイは、下記の理由で十分な性能を有しているとは言い難い。
　すなわち、反射型液晶等の方式は、反射率が約４０％と低く白表示に難があり、また構成部材の作製に用いる製法の多くは簡便とは言い難い。また、ポリマー分散型液晶は高い電圧を必要とし、また有機物同士の屈折率差を利用しているため、得られる画像のコントラストが十分でない。また、ポリマーネットワーク型液晶は電圧が高いことと、メモリ性を向上させるために複雑なＴＦＴ回路が必要である等の課題を抱えている。
　また、電気化学表示画素方式は、酸化還元反応の適切な制御が十分になされず、表示切換の際の消え残り、すなわち残像が発生することがあり、これが画像品質の低下につながるという問題もある。
　また、電気泳動法による表示画素は、粒子間の隙間が光を吸収し、その結果としてコントラストが悪くなり、また駆動する電圧を１００Ｖ以上にしなければ実用上の書き込み速度（１秒以内）が得られないという難点がある。また、電気泳動性粒子凝集による画質劣化が起こりやすい。電気泳動性粒子を一定量で小分けする隔壁構造にすることで凝集を低減できるが、セル構成等が複雑となり、安定した製造が難しい。
　これら上述の各方式の欠点を解消する表示方式として、金属または金属塩の溶解析出を利用するエレクトロデポジション（以下ＥＤと略す）方式が知られている。ＥＤ方式は、３Ｖ以下の低電圧で駆動が可能で、簡便なセル構成、優れた表示品質（明るいペーパーライクな白と引き締まった黒）といった特徴を持っている。
　ここでＥＤ方式のように、複数の画素が配列され、画素に電圧を与えることにより可視情報が表示される表示画面に、電圧の供給を停止しても今までの可視情報が表示され続けるというメモリ性を有するデバイスを広くメモリ性表示デバイスと呼称する。
　ＥＤ方式は、情報を表示させたり切り替えたりする際に多くの電流を必要とし、かつ、高解像度化が進んだ表示画面の書き換え時に必要とする電流が多くなり過ぎ、電流の合計値が導線の許容値を超えてしまうという問題が発生する。またメモリ性表示デバイスのユーザは、表示切り替えの所要時間が長くなると、紙のように素早く読むことができず、ストレスを感じることもあり、表示切り替えの所要時間の短縮も重要な課題である。
　この問題を解決するために、例えば特許文献１では、高い電流を必要とする複数の機器に、同時に電流を流さないようにすることでピーク電流を抑えている。すなわち電流を流したときにピークが許容値を越えない機器であれば電流を流す手段を用いており、対象への電流を流すか否かをその都度判断して許容値を超えないようにしている。
　特許文献２では、複数回路へ流す電流の周波数をずらすことでピーク電流を下げる手段が公開されており、特許文献３では、ある周期の中で電流を流すタイミングをずらすことでピーク電流を下げる手段が公開されている。
　これら特許文献１から３に公開されている技術は表示デバイスへの適用ではなく、また表示切り替えの所要時間の短縮という点について記載がない。
　さらに、特許文献４では、プラズマディスプレイにおいて、画素を複数グループに分け、グループごと各階調の印加タイミングをずらすことでピーク電流を下げている。これもある周期での電流制御のことであり、速度については課題としていない。
特開２００７－２９８３７８号公報 特開平１１－７３４００号公報 特開２００１－１６１０６１号公報 特開平１０－１１０２０号公報
　本発明の目的は、表示切り替えの工程において、表示画素全体の電流ピークを許容値以下に抑え、表示切り替えの所要時間を短時間で行うメモリ性表示デバイス及びメモリ性表示デバイスシステムを提供することである。
　上記目的は、下記構成により達成できる。すなわち、
　１．複数の表示画素が配列され、前記表示画素に電圧を与えることにより可視情報が表示されるメモリ性表示デバイスであって、
　前記表示画素を有する表示部と、
　前記表示画素へ電圧を印加することにより表示切り替えを行う表示切り替え手段と、
　前記表示切り替え手段が表示切り替えを行う際に、各表示画素が必要とする電流の合計値が所定の値を超える場合に、各表示画素へ電圧を印加するタイミングを調整する電圧印加スケジュール作成手段と、
　を有することを特徴とするメモリ性表示デバイス。
　２．前記表示画素は電圧が印加される時間によって階調調整されるものであり、前記電圧印加スケジュール作成手段は、前記表示画素に電圧を印可する開始時刻と終了時刻を調整することを特徴とする前記１に記載のメモリ性表示デバイス。
　３．前記電圧印加スケジュール作成手段は、前記表示画素に電圧を印加する時間を分割することが可能であり、複数に分割された時間のそれぞれの開始時刻と終了時刻を調整することを特徴とする前記１または２に記載のメモリ性表示デバイス。
　４．前記表示切り替え手段は、前記表示部の前記可視情報を白化するフェーズと黒化するフェーズを有し、前記電圧印加スケジュール作成手段は、前記白化するフェーズと前記黒化するフェーズのスケジュールを有することを特徴とする前記１から３の何れか１項に記載のメモリ性表示デバイス。
　５．前記電圧印加スケジュール作成手段が有するスケジュールは、前記白化するフェーズと前記黒化するフェーズが同じスケジュールテーブルを元に計算されることを特徴とする前記４に記載のメモリ性表示デバイス。
　６．前記電圧印加スケジュール作成手段は、電圧が印加される時間が最長の画素の印加時間を最優先してスケジュールすることを特徴とする前記１から５の何れか１項に記載のメモリ性表示デバイス。
　７．前記電圧印加スケジュール作成手段は、前記電流の所定の値により計算される表示切り替えの最短時間値よりも、必要とする電圧印加時間が長い階調の画素がある場合、該画素の電圧印加を優先することを特徴とする前記１に記載のメモリ性表示デバイス。
　８．前記電圧印加スケジュール作成手段は、前記表示切り替え時に前記画素の目標とする階調に応じて前記タイミングを調整することを特徴とする前記１から７の何れか１項に記載のメモリ性表示デバイス。
　９．前記電圧印加スケジュール作成手段は、前記表示切り替えを行うリセット時に、現在階調に応じて前記タイミングを調整することを特徴とする前記１から７の何れか１項に記載のメモリ性表示デバイス。
　１０．前記電圧印加スケジュール作成手段は、前記表示切り替え時における各画素の位置座標に応じて前記タイミングを調整することを特徴とする前記１から９の何れか１項に記載のメモリ性表示デバイス。
　１１．前記所定の値は、電流の許容値であることを特徴とする前記１から１０の何れか１項に記載のメモリ性表示デバイス。
　１２．複数の前記所定の値を有し、電圧印加スケジュール作成手段は、前記複数の所定の値のうち何れかを選択したときに、それぞれの前記所定の値に応じたスケジュールを有することを特徴とする前記１から１１の何れか１項に記載のメモリ性表示デバイス。
　１３．複数の表示画素が配列された表示部と、前記表示部の表示切り替えを行う表示切り替え手段とを有し、前記表示画素に電圧を印加することにより可視情報を前記表示部に表示するメモリ性表示デバイスと、
　前記表示切り替え手段が前記表示切り替えを行う際に、前記複数の表示画素の各表示画素が必要とする電流の合計値が所定の値を超える場合に、前記各表示画素へ電圧を印加するタイミングを調整する電圧印加スケジュール作成手段を有する外部制御装置とを備えたことを特徴とするメモリ性表示デバイスシステム。
　本発明に係るメモリ性表示デバイス及びメモリ性表示デバイスシステムによれば、表示画素全体の電流ピークを許容値以下に抑え、表示切り替えの所要時間を短時間で行うことができる。
ＥＤ方式の表示画素を説明する図である。 図２（ａ）は、ＥＤ方式の表示画素に一定電圧Ｖのパルスを印加したところを示す図、図２（ｂ）は、濃度ＯＤが時間に応じて高くなるところを示す図、図２（ｃ）は、電流がパルス印加直後にピークを持つような波形となるところを示す図である。 アクティブマトリックスを利用したＥＤ表示装置を示す図である。 白黒２値の表示を行う場合の駆動波形の例を示す図である。 画面切り替え時の合計電流値の時間変化を示す図である。 ある階調の電流を流す終了時間の後に他の階調の電流を流すようにスケジュールしたところを模式的に示した図である。 電圧印加時間スケジュール作成手段をテーブルを用いて説明する図である。 表示切り替えに必要な最低限の電圧印加時間を示す図である。 電圧印加時間が最長の画素の電圧印加を優先することを説明する図である。 画素数が多い階調の画素を３分割したときの図である。 メモリ性表示デバイスの構成を模式的に示すブロック図である。
　本発明の実施の形態を説明する。なお、本欄の記載は請求項の技術的範囲や用語の意義を限定するものではない。また以下の本発明の実施の形態における断定的な説明は、ベストモードを示すものであって、本発明の用語の意義や技術的範囲を限定するものではない。
　本発明において表示方式としてのメモリ性表示デバイス１は、エレクトロデポジション（ＥＤ）方式を用いている。ＥＤ方式は、３Ｖ以下の低電圧で駆動が可能で、簡便なセル構成、黒と白のコントラストや黒品質に優れる等の利点を有している。
　ＥＤ方式の表示画素は図１に示すように、上部電極と下部電極で銀イオンが溶融した電解液を挟み込んだ構造をしている。上部電極は観察側であるため、通常透明なＩＴＯ電極（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）が用いられる。下部電極は化学的に安定な金属が使われ、例えば銀電極が用いられる。
　観察面側であるＩＴＯ電極に閾値以上のマイナスの電圧を印加すると、ＩＴＯ電極から電子が注入され、銀がＩＴＯ上に析出する。これを観察側から見ると黒く見える。またＩＴＯ電極に閾値以上のプラスの電圧を印加すると、ＩＴＯ電極上に析出された銀が酸化され、銀イオンになり電解液の中に分散する。この状態は透明であるため、電解液自身を白く着色しておくと白く見える。このようにして白と黒の表示を切り替えることができる。
　白黒の濃度制御は、銀の析出量を制御することで行う。制御方法としては、電圧を変化させたり、一定電圧を印加する時間を変化させたりすることが考えられる。これらの表示画素をマトリックス状に配置することでディスプレイを構成することができる。
　（ＥＤ表示画素の濃度特性、電流特性）
　ＥＤ方式の表示画素に一定電圧Ｖのパルスを印加した場合における典型的な濃度の変化と、電流波形を図２に示す。図２（ａ）のように一定電圧Ｖを印加したとき、図２（ｂ）に示すように、濃度ＯＤは時間に応じて高くなり、そのときの電流Ｉは、図２（ｃ）に示すように、パルス印加直後にピークを持つような波形となる。パルスを途中で止めた場合はその濃度で止まるため、パルスの長さを制御することで中間諧調を表示することが可能である。
　（アクティブマトリックスＥＤ表示装置）
　ディスプレイを構成する場合、アクティブマトリックス方式を利用することができる。この構成を図３に示す。ＥＤ表示方式は銀を析出させるためには電流を流す必要があり、選択トランジスタと駆動トランジスタを使う２トランジスタ方式で駆動することが望ましい。この２トランジスタ方式は、アクティブマトリックス有機ＥＬ表示装置で一般的に使われている。
　図４に白黒２値の表示を行う場合の駆動波形の例を示す。ＥＤ表示画素は銀の析出と溶解を制御するために、流す電流の向きを選択する必要がある。そのため、白表示を行う場合は、共通電極であるＩＴＯ電極側に銀を析出させるために、ＶＣＯＭをＶｄｄに対してプラス電圧に設定し駆動させる。逆に黒表示を行う場合は、共通電極であるＩＴＯ電極側に銀を析出させるために、ＶＣＯＭをＶｄｄに対してマイナス電圧を設定して駆動させる。全画素を一度白状態にしておき、任意の画素のみを黒状態にすることで、任意の画素を表示することができる。
　階調制御については、黒描画のときに、印加されるパルス時間を制御すればよい。例えば、黒描画期間を複数フレームに分割し、ＯＮにするフレーム数を制御することで階調制御が可能である。
　次に電流ピークを許容値以下に抑える手段について説明する。
　図５は、例えば１６階調の画像で各階調の画素数が同じとき、画面切り替え時の合計電流値の時間変化を示す図である。横軸は電圧を印加する時間を示し、縦軸は各階調ごとの電流値を順に示している。このとき、電流のピーク値は、各画素に流れる電流の合計値となる。メモリ性表示デバイス１に使用する導線は、製造上大量の電流を流す程の導通性を有しておらず、電流をピーク値まで流すと導線の許容値を超えてしまう問題が生じる。なお許容値は最大電流の１／４を目安にして決定している。
　この許容値を超えてしまうという問題に対し、高階調な画素ほど優先して電圧印加タイミングを早めるようにスケジュールして、合計電流値の時間変化を図６のようにすることが考えられる。図６は、１３階調目の電流を流す終了時間の後に１２階調目の電流を流し、さらに１１階調目、１０階調目の電流を流すようにスケジュールしたところを模式的に示した図である。
　図７を用いて具体的に説明する。メモリ性表示デバイス１上の画素の階調は画像により、画素ｎ１の目標階調は２、ｎ２の目標階調は５・・・・ｎＮの目標階調は１１とランダムである（図７のテーブルＡ）。ここで許容値が画素１つ分の電流値とする。そこで従来のようにスケジュール動作を行わなかったときは、テーブルＢのように開始時間が０で固定されており、目標階調２の画素ｎ１は電流を流し終わった終了時間１０、目標階調５の画素ｎ２は電流を流し終わった終了時間７０となり、０～１０の間は２つ以上の画素に電圧印加されるため、合計電流値が許容値を超えてしまう。そこで目標階調２の画素ｎ１の電流を流し終わった終了時間１０の後に、目標階調５の画素ｎ２を時間１０から初めて時間８０まで電流を流して終了するというテーブルＣを作成しておけば、許容値以下のスケジュールができる。
　各画素には電圧印加所要時間の開始時間と終了時間を有するが、経過時間を分割することも可能である。例えば、ある階調８の印加時間が１００とするとき、０～５０、５１～１００と分割して、他の階調５の印加時間８０の前後に繋いでも良い。すなわち最初、階調８の第１の終了時間５０のあとに階調５の印加を行い、階調５の終了時間８０の後に引き続いて、階調８の時間５１～１００を行うというスケジュールである。よって、経過時間を分割できる場合はスケジュールの自由度が上がる。
　なおここで、テーブルＢからテーブルＣに変換し、新たに印加時間スケジュールを作成する手段を電圧印加時間スケジュール作成手段４と呼称する。
　このように、電圧印加時間スケジュール作成手段４を使用することにより、電流の許容値としての所定の値以下に合計電流を抑え、危険値に達しないように制御することができる。
　また、ハンディタイプのメモリ性表示デバイス１を利用した装置は、軽量でコンパクトであることが望ましく、過剰な演算能力は無い方が望ましい。さらに駆動する電源として電池を使用している。このような条件を鑑み、電圧印加時間スケジュール作成手段４は表示デバイス装置側に設けず、電子情報を供給する側、例えばパーソナルコンピュータ（ＰＣ）側に設けた方が望ましい。
　電圧印加時間スケジュール作成手段４は、画面切り替えの所要時間の増加を抑えつつ、電流ピークを許容値以下に落とすことができる。メモリ性表示デバイス１の場合、階調に応じて必要とする電圧印加時間が異なるため、うまくスケジュールすることでピークを多く画像において許容値以下に抑えつつ所要時間の増加を防ぐまたは抑えることができる。多くの文書は、白色や薄い濃度の画素の面積が大きいため、電圧印加時間スケジュール作成手段４により所要時間の増加を防ぐことができる。
　（白化フェーズと黒化フェーズ）
　電圧印加時間スケジュール作成手段４は、メモリ性表示デバイス１に表示されている可視情報を一旦リセットして白画面にし（白化フェーズ）、次ページの可視情報を表示させる（黒化フェーズ）。このとき、白画面から黒化するスケジュールテーブルはメモリ内に保存することが可能である。白化フェーズにするときのスケジュールテーブルが黒化するスケジュールテーブルから計算できる場合、スケジュールテーブルは１つでよいことになる。
　このように電流スケジュールを予め計算し作成しておくと、画面切り替え時には画像に応じたスケジュールにしたがって電圧印加を制御するだけで、無駄な演算をすることなく、素早く画面切り替えを行うことができる。また、同じ画像であれば同じスケジュールで良いため、一度作ったスケジュールは再利用出来る。
　（最速なスケジュールの作成方法）
　図９は、電圧印加時間が最長の画素の電圧印加を優先することを説明する図である。
　図９において、各階調の画素群ｎ１～ｎ１６の印加時間は最長の画素群ｎ１を優先して電圧印加を行い、その後ｎ２からｎ５までも同様に印加時間が長い順に順次印加を行う。ｎ１からｎ５までの印加が少なくとも開始され、画素ｎ１の印加完了し、次に印加する画素群を決定する場合、電圧印加時間スケジュール作成手段４は印加時間最長の画素ｎ６を印加開始するようスケジュール設定する。
　最速で表示切り替えを終わらせるスケジュールの方法は他にもあり、例えば、図６の場合、１３階調目、１２階調目、１０階調目、７階調目はその電圧印加する順番を交換し合っても最終的な表示切り替え時間には影響を及ぼさない。
　またどんなスケジュールをとるにしても表示切り替えにおける全画素の合計電気量の値は等しいことから、表示切り替えにおける全画素の合計電気量を許容値で割ることで、表示切り替えに必要な最低限の電圧印加時間がわかる。例えば図８のようになる。
　もし異なる複数の階調の画素があり、必要な電圧印加時間が最低限の値よりも長い場合、必要な電圧印加時間が長い順に優先して電圧印加を行うことが望ましい。それにより、表示切り替えが素早いスケジュールを得ることができる。
　これは、表示切り替えに必要な電気量と、電流許容値から計算される表示切り替えの最短時間値よりも、必要とする電圧印加時間が長い階調の画素がある場合に、その画素の電圧印加時間を最優先することにより、表示切り替えが素早く行うことができるからである。
　（階調ごとのスケジュール）
　次に、階調ごとのスケジュールについて説明する。
　同じ目標階調でも違うタイミングで電圧印加する画素がある場合がある。その場合、同じ目標階調だが濃度の値の違いが少し大きくなり、表示画面にムラができてしまう。よって、同じ目標階調の画素は、同じ電圧印加タイミングとなるようにスケジュールすることが望ましい。
　また、そうする場合、階調ごとに制御すればよく、画素ごとに電圧印加タイミングを制御する必要がなくなる。そのためスケジュールに用いたメモリーサイズ（記憶容量）を画素数分から階調数分へと大幅に削減することができる。
　しかし、階調ごとにスケジュールする場合、文書一面が同じ階調の場合や、同じ階調の画素が多すぎる場合、電流ピークを許容値以下に落とせない場合がある。例えば図１０は実際の文章への適用例であるが、ある階調の画素数が多いため、その階調の画素はタイミングとしては３分割され、画素ごとのスケジュールとなってしまいメモリーサイズ節約の効果が得られない。
　このとき、更に位置ごとに画素全体を分割してスケジュールすると、ピークを必ず十分に下げることができる。例えば許容値が表示画素全体の１／４に電流を流したときの電流合計値だとすると、画素全体を位置ごとに４等分してスケジュールすれば、どんな画像であっても必ずピークを許容値以下に落とすことができる。
　ここで、位置ごととは、例えば画素のＸ座標を４で割ったときの余りの値ごとに画素を区別して分割する等がある。位置ごとでも、同じ階調を分割してしまうと、ムラが起こってしまうが、メモリーサイズは階調数と分割数分に抑えることができる。またムラが起こるとしても、分割する位置を適度にバラけさせることで、ムラによる直線の発生などを抑えることができる。
　（位置ごとスケジュール）
　画面切替時間の増加を防ぐことにはならないが、位置ごとに画素全体を分割してスケジュールするだけでも良い。位置ごと分割したときの表示順序を表示画面の左上を優先としたスケジュールにしても良い。それによりタイトルなど比較的重要な事項が書かれた表示領域を素早く確認することができる。
　（白化のスケジュール）
　表示切り替えは、幾つかのやり方があるが、現在ページを消去してリセットする白化フェーズと、次ページを表示する黒化フェーズの２つから成る手法がある。白化フェーズについては、現在ページの階調に応じて白リセットに必要な電圧印加時間が異なるため、スケジュール作成も現在階調に応じて行う。
　異なる電源を使う場合は、各表示画素で白化フェーズと黒化フェーズが別々に進行することもできる。表示画素について、黒化時間から、それの消去に必要な白化時間が簡単に計算できる場合は、ページ画像の黒化スケジュールテーブルを記憶するメモリを保持しておけば、白化スケジュールは黒化スケジュールテーブルから簡単に計算することができる。
　（電池節約）
　電流の合計値の上限とする所定の値は、導線に過度の電流が流れて危険になることを防ぐために設定する許容値の意味で使うだけでなく、別の使い方として、電池節約モード用に、所定の値を下げて使用しても良い。電流ピークを抑えることで、表示切り替えにかかる所用時間は長くなることがあるが、電池を節約できる。スケジュールを予め作る場合は、通常用と電池節約モード用の複数のスケジュールを持てばよい。
　（スケジュール作成タイミング）
　スケジュールは、表示デバイスの表示画像を作る場合は、同時に作成し、閲覧時に各画素の階調値と同様に読込、使用することが望ましい。表示デバイスの計算処理能力の負荷を下げるためには、表示画面を表示デバイスへ転送する前にスケジュールを作っておくことが望ましい。
　（ブロック図）
　図１１は、メモリ性表示デバイス１の構成を模式的に示すブロック図である。メモリ性表示デバイス１は、複数個の表示画素ｎを有する表示部２と、表示画素ｎへ電圧を印加することにより表示切り替えを行う表示切り替え手段３を有している。さらに、各表示画素ｎへ電圧を印加するタイミングを調整する電圧印加スケジュール作成手段４を有している。
　以上説明したように、本発明のメモリ性表示デバイス１は、表示切り替えを行う際に、各表示画素が必要とする電流の合計値が所定の値を超える場合に、各表示画素へ電圧を印加するタイミングを調整する電圧印加スケジュール作成手段４を有するので、所定の値以下の電流を抑え、危険値に達しないようにすることができる。
　また、表示画素に電圧を印可する開始時刻と終了時刻を調整するので、連続的に電圧印加しないと濃度がうまく制御できない画素において、１つの開始時刻と終了時刻を調整するだけでよい。
　また、表示画素に電圧を印加する時間を分割することが可能であるので、複数回に分割して電圧印加しても問題ない画素において、複数の開始時刻と終了時刻の調整をすると、スケジュールの自由度が上がる。
　表示部２の前記可視情報を白化するフェーズと黒化するフェーズを有することにより、各フェーズにおいて、スケジュールして電流合計値を下げることができる。
　また、白化するフェーズと黒化するフェーズは同じスケジュールテーブルを元に計算するのでスケジュールテーブルが１つでよいことになる。
　表示切り替え時間を速く完了するためのアルゴリズムとして、電圧が印加される時間が最長の画素の印加時間を最優先する手段や、電圧印加時間が最低印加時間よりも長い階調の画素がある場合、その画素の電圧印加を優先する手段がある。
　また、メモリ性表示デバイス１が有するメモリーサイズの節約手段として、画素の目標とする階調に応じてタイミングを調整する、あるいは現在階調に応じてタイミングを調整する、各画素の位置座標に応じて前記タイミングを調整するなどの手段がある。
　なお、所定の値とは、電流の許容値であり、複数の所定の値とそれに応じた電池節約モードのスケジュールを有することにより、画面書き換え時間は遅いが電池節約することができる。
　メモリ性表示デバイス１は、駆動する電源として電池を使用している。そのため、印加時間は電池の消耗を少なくするために、電子情報を供給する側、例えば大きなメモリ手段を有するパーソナルコンピュータ（ＰＣ）側等の外部制御装置に設けた方が望ましい。
　１　メモリ性表示デバイス
　２　表示部
　３　表示切り替え手段
　４　電圧印加スケジュール作成手段

Claims (13)

  1. 　複数の表示画素が配列され、前記表示画素に電圧を与えることにより可視情報が表示されるメモリ性表示デバイスであって、
    　前記表示画素を有する表示部と、
    　前記表示画素へ電圧を印加することにより表示切り替えを行う表示切り替え手段と、
    　前記表示切り替え手段が表示切り替えを行う際に、各表示画素が必要とする電流の合計値が所定の値を超える場合に、各表示画素へ電圧を印加するタイミングを調整する電圧印加スケジュール作成手段と、
    　を有することを特徴とするメモリ性表示デバイス。
  2. 　前記表示画素は電圧が印加される時間によって階調調整されるものであり、前記電圧印加スケジュール作成手段は、前記表示画素に電圧を印可する開始時刻と終了時刻を調整することを特徴とする請求項１に記載のメモリ性表示デバイス。
  3. 　前記電圧印加スケジュール作成手段は、前記表示画素に電圧を印加する時間を分割することが可能であり、複数に分割された時間のそれぞれの開始時刻と終了時刻を調整することを特徴とする請求項１または２に記載のメモリ性表示デバイス。
  4. 　前記表示切り替え手段は、前記表示部の前記可視情報を白化するフェーズと黒化するフェーズを有し、前記電圧印加スケジュール作成手段は、前記白化するフェーズと前記黒化するフェーズのスケジュールを有することを特徴とする請求項１から３の何れか１項に記載のメモリ性表示デバイス。
  5. 　前記電圧印加スケジュール作成手段が有するスケジュールは、前記白化するフェーズと前記黒化するフェーズが同じスケジュールテーブルを元に計算されることを特徴とする請求項４に記載のメモリ性表示デバイス。
  6. 　前記電圧印加スケジュール作成手段は、電圧が印加される時間が最長の画素の印加時間を最優先してスケジュールすることを特徴とする請求項１から５の何れか１項に記載のメモリ性表示デバイス。
  7. 　前記電圧印加スケジュール作成手段は、前記電流の所定の値により計算される表示切り替えの最短時間値よりも、必要とする電圧印加時間が長い階調の画素がある場合、該画素の電圧印加を優先することを特徴とする請求項１に記載のメモリ性表示デバイス。
  8. 　前記電圧印加スケジュール作成手段は、前記表示切り替え時に前記画素の目標とする階調に応じて前記タイミングを調整することを特徴とする請求項１から７の何れか１項に記載のメモリ性表示デバイス。
  9. 　前記電圧印加スケジュール作成手段は、前記表示切り替えを行うリセット時に、現在階調に応じて前記タイミングを調整することを特徴とする請求項１から７の何れか１項に記載のメモリ性表示デバイス。
  10. 　前記電圧印加スケジュール作成手段は、前記表示切り替え時における各画素の位置座標に応じて前記タイミングを調整することを特徴とする請求項１から９の何れか１項に記載のメモリ性表示デバイス。
  11. 　前記所定の値は、電流の許容値であることを特徴とする請求項１から１０の何れか１項に記載のメモリ性表示デバイス。
  12. 　複数の前記所定の値を有し、電圧印加スケジュール作成手段は、前記複数の所定の値のうち何れかを選択したときに、それぞれの前記所定の値に応じたスケジュールを有することを特徴とする請求項１から１１の何れか１項に記載のメモリ性表示デバイス。
  13. 　複数の表示画素が配列された表示部と、前記表示部の表示切り替えを行う表示切り替え手段とを有し、前記表示画素に電圧を印加することにより可視情報を前記表示部に表示するメモリ性表示デバイスと、
    　前記表示切り替え手段が前記表示切り替えを行う際に、前記複数の表示画素の各表示画素が必要とする電流の合計値が所定の値を超える場合に、前記各表示画素へ電圧を印加するタイミングを調整する電圧印加スケジュール作成手段を有する外部制御装置とを備えたことを特徴とするメモリ性表示デバイスシステム。
PCT/JP2010/059822 2009-06-16 2010-06-10 メモリ性表示デバイス及びメモリ性表示デバイスシステム WO2010147041A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011519744A JPWO2010147041A1 (ja) 2009-06-16 2010-06-10 メモリ性表示デバイス及びメモリ性表示デバイスシステム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-143146 2009-06-16
JP2009143146 2009-06-16

Publications (1)

Publication Number Publication Date
WO2010147041A1 true WO2010147041A1 (ja) 2010-12-23

Family

ID=43356361

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/059822 WO2010147041A1 (ja) 2009-06-16 2010-06-10 メモリ性表示デバイス及びメモリ性表示デバイスシステム

Country Status (2)

Country Link
JP (1) JPWO2010147041A1 (ja)
WO (1) WO2010147041A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019505847A (ja) * 2016-02-08 2019-02-28 イー インク コーポレイション 白色モードにおいて電気光学ディスプレイを動作させるための方法および装置
US10672350B2 (en) 2012-02-01 2020-06-02 E Ink Corporation Methods for driving electro-optic displays
US11030936B2 (en) 2012-02-01 2021-06-08 E Ink Corporation Methods and apparatus for operating an electro-optic display in white mode

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736404A (ja) * 1993-07-19 1995-02-07 Pioneer Electron Corp ディスプレイ装置のマトリクス駆動方式
JPH0844314A (ja) * 1994-07-28 1996-02-16 Toshiba Lighting & Technol Corp 大形表示装置
JPH09297556A (ja) * 1996-05-01 1997-11-18 Canon Inc 画像形成装置及びその駆動回路及び電子ビーム発生装置及びその電子放出源の駆動方法
JP2000221943A (ja) * 1998-11-27 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
WO2002079868A1 (fr) * 2001-03-30 2002-10-10 Sony Corporation Unite d'affichage et procede d'actionnement correspondant
JP2003122305A (ja) * 2001-10-10 2003-04-25 Sony Corp 有機ｅｌ表示装置およびその制御方法
JP2004004267A (ja) * 2002-05-31 2004-01-08 Sony Corp 表示装置の駆動方法
WO2004049294A1 (ja) * 2002-11-22 2004-06-10 Sony Corporation 電気化学表示装置および駆動方法
JP2006243222A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 駆動回路、それを用いた電気光学装置、電子機器、および、電気光学装置の駆動方法
WO2010047204A1 (ja) * 2008-10-21 2010-04-29 コニカミノルタホールディングス株式会社 表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736404A (ja) * 1993-07-19 1995-02-07 Pioneer Electron Corp ディスプレイ装置のマトリクス駆動方式
JPH0844314A (ja) * 1994-07-28 1996-02-16 Toshiba Lighting & Technol Corp 大形表示装置
JPH09297556A (ja) * 1996-05-01 1997-11-18 Canon Inc 画像形成装置及びその駆動回路及び電子ビーム発生装置及びその電子放出源の駆動方法
JP2000221943A (ja) * 1998-11-27 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
WO2002079868A1 (fr) * 2001-03-30 2002-10-10 Sony Corporation Unite d'affichage et procede d'actionnement correspondant
JP2003122305A (ja) * 2001-10-10 2003-04-25 Sony Corp 有機ｅｌ表示装置およびその制御方法
JP2004004267A (ja) * 2002-05-31 2004-01-08 Sony Corp 表示装置の駆動方法
WO2004049294A1 (ja) * 2002-11-22 2004-06-10 Sony Corporation 電気化学表示装置および駆動方法
JP2006243222A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 駆動回路、それを用いた電気光学装置、電子機器、および、電気光学装置の駆動方法
WO2010047204A1 (ja) * 2008-10-21 2010-04-29 コニカミノルタホールディングス株式会社 表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672350B2 (en) 2012-02-01 2020-06-02 E Ink Corporation Methods for driving electro-optic displays
US11030936B2 (en) 2012-02-01 2021-06-08 E Ink Corporation Methods and apparatus for operating an electro-optic display in white mode
US11145261B2 (en) 2012-02-01 2021-10-12 E Ink Corporation Methods for driving electro-optic displays
US11462183B2 (en) 2012-02-01 2022-10-04 E Ink Corporation Methods for driving electro-optic displays
US11657773B2 (en) 2012-02-01 2023-05-23 E Ink Corporation Methods for driving electro-optic displays
JP2019505847A (ja) * 2016-02-08 2019-02-28 イー インク コーポレイション 白色モードにおいて電気光学ディスプレイを動作させるための方法および装置

Also Published As

Publication number Publication date
JPWO2010147041A1 (ja) 2012-12-06

Similar Documents

Publication Publication Date Title
JP5376129B2 (ja) 電気泳動表示装置、電子機器及び電気泳動表示パネルの駆動方法
JP5348363B2 (ja) 電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器
JP5382528B2 (ja) 画像表示制御装置、画像表示装置、画像表示制御方法、及び画像表示制御プログラム
US8174494B2 (en) Electrophoretic display device, electronic device, and drive method for an electrophoretic display panel
JP2021096309A (ja) 表示制御装置、表示装置、表示制御装置の制御プログラムおよび制御方法
EP2053588B1 (en) Display device and display method
US9881566B2 (en) Display device, electronic apparatus, and control method for display device
WO2010147041A1 (ja) メモリ性表示デバイス及びメモリ性表示デバイスシステム
US20140285479A1 (en) Control apparatus, electro-optic apparatus, electronic device, and control method
JP2009237273A (ja) 電気泳動表示装置及びその駆動方法、並びに電子機器
JP4501480B2 (ja) 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器
TW575760B (en) Liquid crystal display device
US8823694B2 (en) Display apparatus
JP5293650B2 (ja) 表示装置
JP2010044295A (ja) 電気光学装置、その駆動方法および電子機器
JP2011002492A (ja) メモリ性表示デバイス
JP2010197571A (ja) 電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器
JP5141312B2 (ja) 電気化学表示装置
WO2011111594A1 (ja) 駆動装置及びこれを用いた表示装置
JP5509953B2 (ja) 表示装置
JP4807480B1 (ja) 電源及びこれを用いた表示装置
JP5256504B2 (ja) 電子情報表示装置
JP2007057970A (ja) 電気光学装置、駆動方法および電子機器
JP2006098813A (ja) 電気光学装置、その駆動回路、駆動方法および電子機器
WO2011122089A1 (ja) 表示装置及び、表示装置のプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10789416

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011519744

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10789416

Country of ref document: EP

Kind code of ref document: A1