WO2011111594A1 - 駆動装置及びこれを用いた表示装置 - Google Patents

駆動装置及びこれを用いた表示装置 Download PDF

Info

Publication number
WO2011111594A1
WO2011111594A1 PCT/JP2011/054871 JP2011054871W WO2011111594A1 WO 2011111594 A1 WO2011111594 A1 WO 2011111594A1 JP 2011054871 W JP2011054871 W JP 2011054871W WO 2011111594 A1 WO2011111594 A1 WO 2011111594A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
scanning
display panel
blocks
start order
Prior art date
Application number
PCT/JP2011/054871
Other languages
English (en)
French (fr)
Inventor
将積　直樹
Original Assignee
コニカミノルタホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コニカミノルタホールディングス株式会社 filed Critical コニカミノルタホールディングス株式会社
Publication of WO2011111594A1 publication Critical patent/WO2011111594A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/1506—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect caused by electrodeposition, e.g. electrolytic deposition of an inorganic material on or close to an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen

Definitions

  • the present invention relates to a drive device that performs drive control of a display panel formed of a plurality of display elements, and a display device (display terminal device for electronic information) using the drive device.
  • a memory-type reflective display that uses external light and can retain image information without consuming power is known.
  • the memory-type reflective display has sufficient performance for the following reasons.
  • Memory-type reflective displays using a polarizing plate such as a reflective liquid crystal display have a low reflectance of about 40% and are difficult to display white, and many of the manufacturing methods used to create the components are simple. It's hard to say.
  • a memory-type reflective display using a polymer-dispersed liquid crystal requires a high driving voltage and uses a difference in refractive index between organic substances, so that the contrast of an obtained image is not sufficient.
  • Memory-type reflective displays using a polymer network type liquid crystal have problems such as high drive voltage required and complicated TFT [Thin Film Transistor] circuit required to improve memory performance. ing.
  • Electrophoretic memory-type reflective displays require a high driving voltage of 10 V or more, and image quality is likely to deteriorate due to aggregation of electrophoretic particles. Aggregation can be reduced by using a partition structure in which electrophoretic particles are subdivided into a certain amount, but if so, the cell structure and manufacturing process are complicated, and stable manufacturing is difficult.
  • Electrodeposition hereinafter referred to as ED [electrodeposition]
  • ED electrodeposition
  • the ED memory reflective display (i) can be driven at a low voltage of 3 V or less, (ii) has a simple cell structure, and (iii) has excellent display quality (bright paper-like white Display and tightened black display).
  • a display element having a memory characteristic ferroelectric liquid crystal element or the like
  • a function of rewriting an output image by driving (a so-called partial rewriting function) is generally provided.
  • the scan driver needs a function capable of selecting only an arbitrary part.
  • Patent Document 1 discloses a method of accelerating selection of a gate line corresponding to an arbitrary place (block) by incorporating a circuit that skips scanning by a scan driver. ing.
  • a highly responsive display element for example, a liquid crystal display element
  • a gate scan period vertical scan period
  • display elements with low responsiveness that cannot be updated within a single gate scan period for example, electrochemical display elements such as electrodeposition display elements and electrochromic display elements, or electrophoresis
  • electrochemical display elements such as electrodeposition display elements and electrochromic display elements, or electrophoresis
  • a situation may occur in which updating of the display content at the bottom of the screen must be started while the display content at the top of the screen is being updated.
  • it is not possible to accelerate the start of display updating at a plurality of locations only with the conventional partial rewriting function that drives only the gate line corresponding to the pixel that needs to be rewritten.
  • the present invention provides a driving device capable of accelerating the start of display updating at a plurality of locations even when a display element with low responsiveness is used, and a display device using the driving device. With the goal.
  • a driving device includes at least one scan driver that manages a display panel formed of a plurality of display elements as a plurality of blocks arranged in the scanning direction; In scanning, among the plurality of blocks, the scanning start order of the block to which the display element to which the display content needs to be updated in accordance with a predetermined input operation is advanced first, and thereafter, the input operation is newly performed.
  • the controller has a configuration (first configuration) including: a controller that controls the scan driver so as to maintain the scanning start order.
  • the controller when the controller changes the scan start order of the plurality of blocks a plurality of times, the controller starts the scan up to that point except for the block whose scan start order is first.
  • a configuration that maintains the order (second configuration) is preferable.
  • the controller when the controller switches the scanning start order of the plurality of blocks a plurality of times, the controller basically starts with the block whose scanning start order is the earliest. It is preferable to adopt a configuration (third configuration) in which the scanning start order of the plurality of blocks is reconstructed so that scanning is sequentially performed from the top to the bottom of the display panel.
  • the controller may be configured to not instruct the start of scanning (fourth configuration) for blocks that do not require updating of the display contents.
  • the controller is configured to give a waiting time similar to that when the scan is performed (fifth configuration) even for a block that does not instruct the start of the scan. Good.
  • the same number of scan drivers as the plurality of blocks are provided, and the controller starts scanning the plurality of blocks in units of the scan drivers.
  • a configuration that controls the order (sixth configuration) is preferable.
  • a display device has a configuration (seventh configuration) including the display panel; an input unit that receives the input operation; and a drive device that includes any one of the first to sixth configurations. Has been.
  • the input unit may be configured as a touch panel placed on the display panel (eighth configuration).
  • the plurality of display elements may be configured to be electrochemical display devices (9th configuration).
  • the driving method manages a display panel formed of a plurality of display elements as a plurality of blocks arranged in the scanning direction, and a predetermined input of the plurality of blocks is scanned when the display panel is scanned.
  • the present invention it is possible to provide a driving device capable of accelerating the start of display updating at a plurality of locations and a display device using the same even when a display element with low responsiveness is used.
  • the ED display device includes a plurality of ED display elements (hereinafter abbreviated as ED display elements) using a dissolution or precipitation of a metal or a metal salt in a matrix form.
  • FIG. 1A and 1B are schematic views showing the basic configuration of an ED display element.
  • FIG. 1A a state where the ED display element 10 is in a black state is depicted
  • FIG. 1B a state where the ED display element 10 is in a white state is depicted.
  • the ED display element 10 shown in FIGS. 1A and 1B includes an upper substrate 11, a lower substrate 12, an upper electrode 13 formed on the upper substrate 11, and an upper electrode 13 on the lower substrate 12.
  • the formed lower electrode 14 and the electrolytic solution 15 sandwiched between the upper electrode 13 and the lower electrode 14 are included.
  • the electrolytic solution 15 includes a metal or a compound containing a metal in a chemical structure, a white pigment, and a solvent.
  • the metal or the compound containing the metal contained in the electrolytic solution 15 in the chemical structure is preferably silver or a compound containing silver in the chemical structure.
  • Silver or a compound containing silver in the chemical structure is a general term for compounds such as silver oxide, silver sulfide, metallic silver, silver colloidal particles, silver halide, silver complex compounds, silver ions, etc.
  • phase state species such as the solubilized state and gas state, and the neutral, anionic and cationic charged state species.
  • the upper electrode 13 on the observation surface side is formed of a transparent electrode, and any transparent electrode that is used for general displays such as ITO [Indium Tin Oxide] and IZO [Indium Zinc Oxide] can be used. Can be used.
  • the lower electrode 14 is composed of a chemically stable electrode, and Au, Ag, Cu, Pt, Pd, Fe, Ni, carbon, Cr, Al, Mo, etc., or a laminated film or an alloy thereof may be used. it can.
  • a method of forming an electrode material on a substrate by sputtering or vacuum deposition and then forming an electrode pattern by photolithography (i) a method of forming an electrode material on a substrate by sputtering or vacuum deposition and then forming an electrode pattern by photolithography, (ii) metal nano Applying ink with dispersed particles on the substrate to form a film, and then forming an electrode pattern by photolithography, and (iii) patterning the electrode directly on the substrate by screen printing, flexographic printing, inkjet printing, etc.
  • a method of forming an electrode material on a substrate by sputtering or vacuum deposition and then forming an electrode pattern by photolithography (ii) metal nano Applying ink with dispersed particles on the substrate to form a film, and then forming an electrode pattern by photolithography, and (iii) patterning the electrode directly on the substrate by screen printing, flexographic printing, inkjet printing, etc.
  • black and black display can be switched reversibly by switching the polarity of the voltage applied between the upper electrode 13 and the lower electrode 14. Further, black and white density control can be realized by adjusting the amount of deposited metal or deposited metal salt. As such a black and white density control method, a method of changing the magnitude of the voltage applied between the upper electrode 13 and the lower electrode 14 or a method of changing the application time of a constant voltage can be considered.
  • FIG. 2 is a waveform diagram showing a typical concentration change and a current waveform when a pulse V having a constant voltage value is applied to the ED display element.
  • the concentration OD increases with the application time t of the pulse V
  • the current I has a waveform having a peak immediately after the application of the pulse V.
  • the density OD is maintained at the density at the end of application of the pulse V, by controlling the application time of the pulse V, not only white display and black display but also halftone display (gradation degree control). It can be performed.
  • FIG. 3 is an equivalent circuit diagram showing a configuration example of an ED display device adopting an active matrix driving method.
  • the ED display device 20 of this configuration example includes a gate driver 21 that drives x gate lines G1 to Gx, a source driver 22 that drives y source lines S1 to Sy, and a display panel 23.
  • the display panel 23 includes cells 231 formed in a matrix of x rows ⁇ y columns, a power supply voltage line 232 to which a power supply voltage VDD is applied, and a common voltage line 233 to which a common voltage VCOM is applied.
  • the plurality of cells 231 forming the display panel 23 all have the same configuration, and include a selection transistor Tr1, a drive transistor Tr2, an ED display element 10, and auxiliary capacitors C1 and C2.
  • each cell 231 may be controlled as one pixel of image data.
  • the first terminal (drain or source) of the selection transistor Tr1 is connected to any one of the source lines S1 to Sy.
  • the second terminal (source or drain) of the selection transistor Tr1 is connected to the control terminal (gate) of the driving transistor Tr2.
  • the control terminal (gate) of the selection transistor Tr1 is connected to any one of the gate lines G1 to Gx.
  • a first terminal (drain or source) of the driving transistor Tr 2 is connected to the power supply voltage line 232.
  • the second terminal (source or drain) of the driving transistor Tr2 is connected to the lower electrode 14 (see also FIG. 1) of the ED display element 10.
  • the upper electrode 13 (see also FIG. 1) of the ED display element 10 is connected to the common voltage line 233.
  • the common voltage line 233 may be formed using a transparent conductive material such as ITO or IZO. Further, auxiliary capacitors C1 and C2 are connected between the first terminal and the control terminal of the driving transistor Tr2 and between the second terminal and the control terminal, respectively.
  • both N-channel TFTs Thin Film Transistors are used as the selection transistor Tr1 and the drive transistor Tr2.
  • this N-channel TFT one made of a-Si (amorphous silicon) may be used, or one made of an organic semiconductor such as C60 may be used.
  • a manufacturing process of LCD Liquid Crystal Display] can be used.
  • FIG. 4 is a timing chart for explaining a driving method of the ED display device 20, and voltage signals applied to the gate lines G1 to Gx in order from the top (hereinafter referred to as gate signals G1 to Gx as appropriate).
  • a voltage signal applied to the source line S1 (hereinafter, appropriately referred to as a source signal S1), a common voltage VCOM, and a voltage ED ⁇ k, 1> applied to the ED display element 10 in the first column, respectively.
  • one ED display element 10 changes from white to black in m frames.
  • the “frame” refers to a unit period during which a pulse voltage for black drawing is applied to the ED display element 10, and specifically, one rising edge for each of the gate signals G 1 to Gx. A certain period (scanning period) from the occurrence of this to the occurrence of the next rising edge corresponds to one frame. Therefore, when comparing the ED display elements 10 connected to different gate lines, the frame start timing and the frame end timing are shifted by the scanning interval of the gate line to which each is connected. For example, symbols T1 to Tm in FIG. 4 each represent a frame when attention is paid to the ED display element 10 in the first row.
  • the driving sequence in FIG. 4 includes an entire white drawing period Tw (time t11 to t12) for resetting the entire surface of the display panel 23 to white, and a black drawing period Tb (time t13 to t19) for displaying an arbitrary image on the display panel 23. Consists of.
  • the gate signals G1 to Gx are sequentially raised to a high level for each predetermined period.
  • the high level period of the gate signal Gk all the selection transistors Tr1 in the k-th row are turned on.
  • the source signal S1 is set to the high level during the sequential scanning of the gate signals G1 to Gx (the same applies to the source signals S2 to Sy).
  • the high-level source signal S1 is sequentially applied to the gates of the driving transistors Tr2 in the first column via the selection transistors Tr1 that are sequentially turned on, and the driving transistors Tr2 are sequentially turned on. It is turned on.
  • the gate voltage applied to the driving transistor Tr2 is held by the auxiliary capacitors C1 and C2 until the next gate voltage is written.
  • the common voltage VCOM is set to a positive voltage equal to or higher than the erasing threshold with the power supply voltage VDD as the reference potential throughout the entire period. Accordingly, current from the upper electrode 13 toward the lower electrode 14 starts to flow sequentially through the first row of ED display elements 10 via the driving transistors Tr2 that are sequentially turned on.
  • the above positive voltage must be set to a voltage value that does not destroy the ED display element 10, but is as high as possible from the viewpoint of speeding up the entire white drawing (resetting the display panel 23). It is preferable to set.
  • the gate signals G1 to Gx are sequentially scanned again, but unlike the previous case, the source signal S1 is set to the low level (the same applies to the source signals S2 to Sy). Accordingly, the low-level source signal S1 is sequentially applied to the gates of the driving transistors Tr2 in the first column via the selection transistors Tr1 that are sequentially turned on, and the driving transistors Tr2 are sequentially turned off. State. As a result, the current flowing in the ED display element 10 in the first column is sequentially stopped.
  • the potential of each lower electrode 14 is set as the reference potential, and a positive voltage equal to or higher than the erasing threshold is applied to the upper electrode 13 for a predetermined period. Applied.
  • a positive voltage equal to or higher than the erasing threshold is applied to the upper electrode 13 for a predetermined period.
  • the metal or deposited metal salt deposited on the upper electrode 13 is ionized by oxidation and eluted into the electrolytic solution 15, and the black color due to the deposited metal or deposited metal salt disappears.
  • white color due to the white pigment is observed (see FIG. 1B).
  • the timing at which current starts to flow through the ED display element 10 can be shifted for each row, so that inrush current can be suppressed.
  • the sequential scanning of the gate signals G1 to Gx is repeatedly performed over m frames in the black drawing period Tb.
  • the high level / low level of the source signal S1 is sequentially switched for each row (the same applies to the source signals S2 to Sy).
  • the driving transistor Tr2 is maintained in an on state during the frame period.
  • the driving transistor Tr2 is maintained in the off state during the frame period. That is, according to the driving sequence of FIG. 4, during the sequential scanning of the gate signals G1 to Gx, by switching the high level / low level of the source signal S1 for each row, the on period of the driving transistor Tr2 is framed for each row. It is possible to adjust in units.
  • the common voltage VCOM is set to a negative voltage equal to or higher than the writing threshold with the power supply voltage VDD as a reference potential throughout the period. Therefore, in one frame, the ED display element 10 in the row in which the source signal S1 is set to the high level is connected to the lower electrode 14 via the driving transistor Tr2 that is kept on during the frame period. A current flows toward the upper electrode 13. By applying such a negative voltage, electrons are injected from the upper electrode 13 into the electrolytic solution 15, and a metal or a compound containing a metal in the chemical structure is deposited on the upper electrode 13. When this state is viewed from the observation side, black color due to the deposited metal or deposited metal salt is observed (see FIG. 1A).
  • the negative voltage must be set to a voltage value that does not destroy the ED display element 10, but it is preferable to set the negative voltage as high as possible from the viewpoint of speeding up black drawing.
  • the above display is performed over m frames in order to completely change the display color from white to black.
  • Negative voltage is applied to the ED display element 10.
  • the source signal S1 at the timing at which the first row, the third row, and the xth row are selected in all of the first to mth frames. Should be set to a high level.
  • the ED display element 10 in the second row is in a state in which no voltage is applied to the ED display element 10 in any frame in order to keep the display color white.
  • the source signal S1 may be set to the low level at the timing when the second row is selected in all of the first to mth frames.
  • the negative voltage application time (that is, the number of frames) may be controlled in the black drawing period Tb.
  • the negative voltage application time (that is, the number of frames) may be controlled in the black drawing period Tb.
  • the negative voltage application time that is, the number of frames
  • the above-described negative voltage is applied from the first frame to the nth frame (where 1 ⁇ n ⁇ m).
  • no voltage may be applied to the ED display element 10 from the (n + 1) th frame to the mth frame.
  • the source signal S1 is set to the high level at the timing when the corresponding row is selected in the first frame to the nth frame, and m frames from the (n + 1) th frame.
  • the source signal S1 may be set to a low level at the timing when the corresponding row is selected.
  • FIG. 5 is a system configuration diagram of the ED display device 20.
  • the ED display device 20 of the present configuration example includes a display controller 24, a common voltage drive circuit 25, a first frame memory 26a, a first frame memory 26a, in addition to the above-described gate driver 21, source driver 22, and display panel 23.
  • a two-frame memory 26b, a central processing unit 27 (hereinafter referred to as a CPU [Central Processing Unit] 27), an operation unit 28, and a touch panel 29 are included.
  • the gate driver 21 generates gate signals G1 to Gx output to the display panel 23 in response to an instruction from the display controller 24.
  • the source driver 22 generates source lines S1 to Sy to be output to the display panel 23 in accordance with an instruction from the display controller 24.
  • 3 and 5 illustrate a configuration in which one gate driver 21 and one source driver 22 are provided for one display panel 23, the configuration of the present invention is not limited thereto. Instead, as shown in FIG. 6, X (provided that X ⁇ 2) gate drivers 21-1 to 21-X and Y (provided that Y ⁇ 2) source drivers for one display panel 23 A configuration in which 22-1 to 22-Y are provided may be employed. In particular, if the configuration of FIG. 6 is adopted, even when the number of pixels forming the display panel 23 increases with an increase in the screen size or resolution of the display panel 23, the number of installed gate drivers and source drivers X, Y It can respond flexibly by increasing.
  • the display panel 23 includes a plurality of cells 231 using the ED display element 10 in a matrix, and includes gate signals G1 to Gx input from the gate driver 21 and source signals S1 to Sy input from the source driver 22.
  • an arbitrary image is displayed according to the common voltage VCOM input from the common voltage driving circuit 25 (see FIG. 3).
  • each cell 231 may be controlled as one pixel of image data.
  • the display controller 24 controls the gate driver 21, the source driver 22, and the common voltage driving circuit 25 based on instructions from the CPU 27 and information stored in the first frame memory 26a and the second frame memory 26b. Arbitrary images are output to the display panel 23.
  • the common voltage drive circuit 25 generates a common voltage VCOM to be output to the display panel 23 based on the control of the display controller 24.
  • the first frame memory 26a stores information on an image to be displayed on the display panel 23 (image data to be drawn from now on).
  • the image data is stored in the first frame memory 26a via the CPU 27.
  • the second frame memory 26b stores the latest density information (the number of already driven frames) for each pixel forming the display panel 23.
  • the CPU 27 is a main body that controls the operation of the ED display device 20 in an integrated manner. For example, the display controller 24 and the first frame memory 26a according to a user input operation accepted by the operation unit 28 or the touch panel 29. And controls the second frame memory 26b. For example, the CPU 27 determines that a page operation or page return user operation has been received by the operation unit 28, and sends appropriate image data to an image data holding unit (not shown) (such as a built-in flash memory or a removable memory card). To the first frame memory 26a. Further, the CPU 27 creates image data corresponding to the touch position information on the display panel 23 detected by the touch panel 29, and transfers this to the first frame memory 26a. With such an operation, the display content (density) of the pixel corresponding to the touch position on the display panel 23 can be updated, so that arbitrary content (handwritten memo) can be additionally written on the currently displayed image. It becomes.
  • the operation unit 28 is a user interface that accepts a user input operation (button operation or the like) and transmits the contents to the CPU 27.
  • the touch panel 29 is provided on the surface of the display panel 23.
  • the touch panel 29 is a user interface that accepts user input operations (such as handwritten input with a touch pen) and transmits the contents (touch position information on the display panel 23) to the CPU 27. is there.
  • any method such as a resistance film method or a capacitance method may be used.
  • FIG. 7 is an external view of the ED display device 20.
  • a page feed button 28a for erasing the display image of the current page and depicting the display image of the next page, and the display image of the current page
  • a page return button 28b for drawing the display image of the previous page.
  • the ED display device 20 has various interfaces (USB [Universal Serial Bus] interface for establishing connection with a power switch and an external information device (for example, a personal computer). Etc.) and a memory slot for attaching and detaching a memory card or the like.
  • USB Universal Serial Bus
  • FIG. 8 is a timing chart for explaining the additional recording operation of the ED display device 20, in order from the top, the gate signals G1 to G3, the source signal S1, the common voltage VCOM, and the ED display elements 10 for three rows.
  • VCOM ⁇ VDD the voltages ED1 to ED3
  • a pulse voltage ED1 for three frames is applied to the ED display element 10 in the first row, and a pulse voltage ED3 for one frame is applied to the ED display element 10 in the third row. Is applied.
  • the respective display colors are changed to “dark gray” and “light gray”.
  • no voltage ED2 is applied to the ED display element 10 in the second row, and the display color at time t24 is maintained at “white”. Note that when the above page feed processing is completed, the latest density information for each pixel stored in the second frame memory 26b is updated to “3, 0, 1”.
  • the CPU 27 sets the drawing mode of the display panel 23 to the additional recording mode, and the first frame memory 26a. Update the stored contents of.
  • the additional recording mode is a pixel in which the display content needs to be updated while maintaining the currently displayed image without resetting the entire surface of the display panel 23 to white (a pixel in which the density needs to be increased).
  • the contents stored in the first frame memory 26a are updated to “4, 4, 1” as the image data to which additional writing has been performed.
  • the pulse voltage ED1 for three frames has already been applied to the ED display element 10 in the first row in the previous page turning process
  • the pulse voltage ED1 for the remaining one frame is applied here.
  • the pulse voltage ED1 for four frames is applied here.
  • the pulse voltage ED3 for one frame has already been applied in the previous page turning process, no voltage is applied here.
  • the stored contents of the first frame memory 26a and the second frame memory 26b are sequentially compared, and when the stored contents of the two match, the subsequent voltage application is prohibited. Control may be performed.
  • the content stored in the first frame memory 26a is updated to “4, 4, 4” as the image data to which new addition has been made.
  • the ED display element 10 in the first row since the application of the pulse voltage ED1 for a total of four frames has already been completed in the previous page turning process and additional recording process, no voltage is applied here. Maintained in a state.
  • the application of the pulse voltage ED2 for a total of three frames has already been instructed during the previous page turning process and additional recording process (the third frame at time t26). Therefore, the pulse voltage ED2 for the remaining one frame is applied here.
  • the pulse voltage ED3 for one frame was applied in the previous page turning process, no pulse voltage ED3 was applied in the previous additional recording process.
  • the pulse voltage ED3 for the remaining three frames is applied.
  • the gate driver 21-i of this configuration example includes a logic circuit 211, a shift register 212, a level shifter 213, and an output buffer 214.
  • a gate driver 21-i having 256 output pins is illustrated.
  • the logic circuit 211 receives the clock signal SCLK having a predetermined frequency and the scan start signal G_SPi and performs drive control of the shift register 212.
  • the shift register 212 generates gate signals G1 to G256 from the clock signal SCLK based on the drive control of the logic circuit 211.
  • the level shifter 213 converts the voltage levels of the gate signals G1 to G256 generated by the shift register 212 into voltage levels suitable for driving the output buffer 214.
  • the output buffer 214 outputs the gate signals G1 to G256 input via the level shifter 213 to the display panel 23.
  • FIG. 10 is a timing chart showing an operation example of the gate driver 21-i.
  • the clock signal SCLK, the scanning start signal G_SPi, and the gate signals G1 to G256 are depicted in order from the top.
  • the gate signals G1 to G256 are sequentially raised to a high level by a predetermined period (corresponding to one cycle of the clock signal SCLK) in synchronization with the clock signal SCLK.
  • FIG. 11 is a block diagram showing a connection relationship between the display controller 24, the gate drivers 21-1 to 21-7, and the display panel 23.
  • FIG. 11 illustrates a configuration in which seven gate drivers (IC) 21-1 to 21-7 are connected to one display panel 23.
  • the display panel 23 is driven and controlled by being divided into seven blocks B1 to B7 corresponding to the outputs of the gate drivers 21-1 to 21-7. That is, the first to 256th rows of the display panel 23 that are driven and controlled by the gate driver 21-1 correspond to the first block B1. Similarly, the (256 ⁇ i-255) -th to (256 ⁇ i) -th rows of the display panel 23 controlled to be driven by the gate driver 21-i correspond to the i-th block Bi. As described above, in the configuration example of FIG. 11, the display panel 23 is managed as a plurality of blocks B1 to B7 arranged in the scanning direction using the seven gate drivers 21-1 to 21-7.
  • the display controller 24 can supply scanning start signals G_SP1 to G_SP7 to the gate drivers 21-1 to 21-7, respectively.
  • the definition of the block that divides the display panel 23 only needs to be a unit in which the scanning start signal G_SPi can be input, and does not necessarily have to be a gate driver (IC) unit.
  • IC gate driver
  • a plurality of scanning start signals G_SP1 to G_SP7 can be input to a single gate driver 21, and the priority is assigned to the plurality of blocks B1 to B7 of the display panel 23 using the single gate driver 21. It is good also as a structure which performs drive control, attaching.
  • the number of gate lines included in one block is also arbitrary.
  • FIG. 12 is a schematic diagram showing a state in which handwriting input is performed on the display panel 23 (more correctly, the touch panel 29 placed thereon) divided into a plurality of blocks.
  • the character “a” is input to the seventh block B 7 positioned below the display panel 23
  • the character “b” is further displayed in the fourth block B 4 positioned in the center of the display panel 23.
  • the state that is input is depicted.
  • the generation operation of the scanning start signals G_SP1 to G_SP7 will be described.
  • FIG. 13 is a timing chart showing the first generation operation of the scan start signals G_SP1 to G_SP7.
  • the scan start signals G_SP1 to G_SP7 are depicted in order from the top.
  • it is assumed that the update of the display content is completed in six frames.
  • the scan start signals G_SP1 to G_SP7 are selected in order from the top without depending on the input state of the touch panel 29, as before. Therefore, since a time lag (about 20 ms) occurs at the maximum between two frames from when a handwritten character is input using the touch panel 29 until the update of the display content reflecting this is started, the user feels uncomfortable. It will be.
  • FIG. 14 is a timing chart showing the second generation operation of the scan start signals G_SP1 to G_SP7.
  • the scan start signals G_SP1 to G_SP7 are depicted in order from the top.
  • it is assumed that the update of the display content is completed in six frames.
  • the selection order of the scan start signals G_SP1 to G_SP7 is changed according to the input state of the touch panel 29. Specifically, when the letter “a” is input to the seventh block B7, the scanning start signal G_SP7 is selected first in the next frame (if the selection order switching process is not in time, the next frame, and so on). Subsequently, the scanning start signals G_SP1 to G_SP6 are selected in order from the top. Thereafter, this selection order (G_SP7 ⁇ G_SP1 ⁇ G_SP2 ⁇ G_SP3 ⁇ G_SP4 ⁇ G_SP5 ⁇ G_SP6) is maintained unless the input state to the touch panel 29 is changed.
  • the scanning start signal G_SP4 is first selected in the next frame, and then the scanning starts.
  • the other scan start signals G_SP1 to G_SP3, G_SP5, and G_SP6 are selected in order from the top.
  • this selection order (G_SP4 ⁇ G_SP7 ⁇ G_SP1 ⁇ G_SP2 ⁇ G_SP3 ⁇ G_SP5 ⁇ G_SP6) is maintained unless the input state to the touch panel 29 is changed.
  • FIG. 15 is a timing chart showing the third generation operation of the scan start signals G_SP1 to G_SP7, in which the scan start signals G_SP1 to G_SP7 are depicted in order from the top.
  • the update of the display content is completed in six frames.
  • the third generation operation in this figure is an extension of the above-described second generation operation.
  • a scan start signal is input. Therefore, the display contents are not updated. More specifically, referring to the example of FIG. 15, after the character “a” is input to the seventh block B7, only the scan start signal G_SP7 is selected for three frames. Thereafter, the scanning start signals G_SP4 and G_SP7 are selected for three frames after the character “b” is input to the fourth block B4 and the display update of the character “a” is completed. Then, only the scan start signal G_SP4 is selected for the remaining three frames until the display update of the character “b” is finally completed. That is, in FIG.
  • the scanning start signals G_SP2, G_SP3, G_SP5, and G_SP6 are not selected at all. However, in order to maintain the frame length at a fixed value as much as possible, it is necessary to insert the same waiting time as when all the scan start signals G_SP1 to G_SP7 are sequentially selected.
  • FIG. 16 is a timing chart showing the fourth generation operation of the scan start signals G_SP1 to G_SP7.
  • the scan start signals G_SP1 to G_SP7 are depicted in order from the top.
  • FIGS. 13 to 15 it is assumed that the update of the display content is completed in six frames.
  • the generation order of the scan start signals G_SP1 to G_SP7 is changed according to the input state of the touch panel 29, as in the second generation operation. More specifically, when the letter “a” is input to the seventh block B7, in the next frame, the scanning start signal G_SP7 is selected first, and then the scanning start signals G_SP1 to G_SP6 are sequentially selected from the top. The Thereafter, this selection order (G_SP7 ⁇ G_SP1 ⁇ G_SP2 ⁇ G_SP3 ⁇ G_SP4 ⁇ G_SP5 ⁇ G_SP6) is maintained unless the input state to the touch panel 29 is changed. Up to this point, the second generation operation is the same as described above.
  • the scanning start signal G_SP4 is first selected in the next frame, and then sequentially below.
  • the other scanning start signals G_SP1 to G_SP3 and G_SP5 to G_SP7 are sequentially selected so that the first block (the uppermost block when there is no block immediately below) is selected.
  • the scan start signal G_SP4 is selected first, the scan start signals G_SP5 and G_SP6 are sequentially selected, and then the display panel 23 is returned to the top stage to sequentially select the scan start signals G_SP1 to G_SP3. Is done. Thereafter, this selection order (G_SP4 ⁇ G_SP5 ⁇ G_SP6 ⁇ G_SP7 ⁇ G_SP1 ⁇ G_SP2 ⁇ G_SP3) is maintained unless the input state to the touch panel 29 is changed.
  • the time lag from when a handwritten character is input using the touch panel 29 to when updating of the display content reflecting this can be shortened. It is possible to reduce a sense of discomfort given to the user.
  • the invention uses a low-responsive display element (for example, an electrochromic display element such as an electrochromic display element or an electrophoretic particle) that cannot update the display content within one gate scan period.
  • the present invention can be widely applied to all drive devices that perform drive control of display elements).
  • each cell 231 may be controlled as one of the sub-pixels (for example, RGBW sub-pixel) forming one pixel of the image data (see FIG. 17).
  • the touch panel 29 has been described as an example of the input unit for performing the additional operation on the display panel 23.
  • the configuration of the present invention is not limited to this, and the keyboard, mouse Any pointing device such as a pen tablet may be used.
  • the configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that come within the meaning and range of equivalents of the claims are included.
  • the present invention is a technique useful for adding an additional writing function (handwriting function) using an input device such as a touch panel to an electronic information display device such as electronic paper.

Abstract

　本発明に係る駆動装置は、複数の表示素子で形成された表示パネル（２３）をその走査方向に並ぶ複数のブロック（Ｂ１）～（Ｂ７）として管理する走査ドライバ（２１－１）～（２１－７）と；表示パネル（２３）の走査に際して、複数のブロック（Ｂ１）～（Ｂ７）のうち、所定の入力操作に応じてその表示内容の更新が必要となった表示素子の属するブロックの走査開始順序を最先に繰り上げ、以後、新たに前記入力操作がない限り、その走査開始順序を保持するように、走査ドライバ（２１－１）～（２１－７）を制御する表示コントローラ（２４）と；を有する。

Description

駆動装置及びこれを用いた表示装置
　本発明は、複数の表示素子で形成された表示パネルの駆動制御を行う駆動装置、及び、これを用いた表示装置（電子情報の表示端末装置）に関するものである。
　近年、パーソナルコンピューターの動作速度の向上、ネットワークインフラの普及、データストレージの大容量化と低価格化に伴い、従来紙への印刷物で提供されたドキュメントや画像等の情報を、より簡便な電子情報として入手し、電子情報を閲覧する機会が益々増大している。
　このような電子情報の閲覧手段として、従来の透過型液晶ディスプレイやＣＲＴ［Cathode　Ray　Tube］、また近年では、有機ＥＬ［electroluminescence］ディスプレイ等の発光型ディスプレイが主として用いられているが、特に、電子情報がドキュメント情報の場合、閲覧者は比較的長時間にわたってこの閲覧手段を注視する必要がある。一般に発光型ディスプレイの欠点として、フリッカーで目が疲労する、持ち運びに不便、読む姿勢が制限され、静止画面に視線を合わせる必要が生じる、長時間閲覧すると消費電力が嵩む等が知られており、上記のように比較的長時間にわたって閲覧手段を注視する行為は閲覧者にとって優しいとは言い難い。
　上記の発光型ディスプレイが有している欠点を解消することができるディスプレイとして、外光を利用し、電力を消費せずに像情報を保持することができるメモリー性反射型ディスプレイが知られているが、メモリー性反射型ディスプレイは下記の理由で十分な性能を有しているとは言い難い。
　反射型液晶ディスプレイ等の偏光板を用いる方式のメモリー性反射型ディスプレイは、反射率が約４０％と低くため白表示に難があり、また、構成部材の作成に用いる製法の多くが簡便とは言い難い。
　ポリマー分散型液晶を用いる方式のメモリー性反射型ディスプレイは、高い駆動電圧を必要とし、また、有機物同士の屈折率差を利用しているため、得られる画像のコントラストが十分でない。
　ポリマーネットワーク型液晶を用いる方式のメモリー性反射型ディスプレイは、高い駆動電圧が必要であること、メモリー性を向上させるために複雑なＴＦＴ［Thin　Film　Transistor］回路が必要であること等の課題を抱えている。
　電気泳動方式のメモリー性反射型ディスプレイは、１０Ｖ以上の高い駆動電圧を必要とし、また、電気泳動性粒子の凝集による画質劣化が起こりやすい。電気泳動性粒子を一定量で小分けする隔壁構造にすることで凝集を低減できるが、そのようにするとセル構造や製造プロセスが複雑になるため安定した製造が難しい。
　上述した各方式のメモリー性反射型ディスプレイの欠点を解消するものとして、金属又は金属塩の溶解及び析出を利用するエレクトロデポジション（以下、ＥＤ［electrodeposition］という）方式のメモリー性反射型ディスプレイが知られている。ＥＤ方式のメモリー性反射型ディスプレイは、（i）３Ｖ以下の低電圧で駆動が可能である、（ii）セル構造が簡便である、（iii）表示品位が優れている（明るいペーパーライクな白表示と引き締まった黒表示）、という特長を有している。
特開平５－２１６００８号公報
　ところで、メモリ性を持つ表示素子（強誘電性液晶素子など）では、そのメモリ性を利用して、すでに表示が行われている出力画像に対して、変化の生じた部分に相当する画素だけを駆動することにより出力画像の書き換えを行う機能（いわゆる部分書き換え機能）が一般的に具備されている。このような部分書き換え機能を実現する場合、走査ドライバには、任意の部分だけを選択できるような機能が必要となる。
　しかしながら、上記の部分書き換え機能を備えた表示装置では、入力装置からの入力信号に対応したひとつの画素の表示内容を更新しようとした場合、例えば、更新する画素が画面の下方にあった場合には、その対応するゲートラインが選択されるまでに時間がかかるという問題があった。
　なお、上記の問題を解決するための技術として、特許文献１では、走査ドライバのスキャンをスキップするような回路を組み込み、任意の場所（ブロック）に相当するゲートラインの選択を早める方法が開示されている。
　確かに、ひとつのゲートスキャン周期（垂直走査周期）内にその表示状態の更新を完了することができる応答性の高い表示素子（例えば液晶表示素子）を用いる場合には、上記の従来技術を好適に利用することが可能である。
　しかしながら、ひとつのゲートスキャン周期内にその表示状態の更新を完了することができない応答性の低い表示素子（例えば、エレクトロデポジション表示素子やエレクトロクロミック表示素子などの電気化学表示素子、或いは、電気泳動性粒子を用いた表示素子）を用いる場合には、例えば、画面上方の表示内容を更新している途中に、画面下方の表示内容の更新を開始しなくてはならない、という事態が生じ得る。このような事態が生じた場合、表示状態の書き換えが必要な画素に対応したゲートラインのみを駆動する従来の部分書き換え機能だけでは、複数箇所の表示更新の開始を早めることができなかった。
　本発明は、上記の問題点に鑑み、応答性の低い表示素子を用いる場合でも、複数箇所の表示更新の開始を早めることが可能な駆動装置、及び、これを用いた表示装置を提供することを目的とする。
　上記の目的を達成するために、本発明に係る駆動装置は、複数の表示素子で形成された表示パネルをその走査方向に並ぶ複数のブロックとして管理する少なくともひとつの走査ドライバと；前記表示パネルの走査に際して、前記複数のブロックのうち、所定の入力操作に応じてその表示内容の更新が必要となった表示素子の属するブロックの走査開始順序を最先に繰り上げ、以後、新たに前記入力操作がない限り、その走査開始順序を保持するように、前記走査ドライバを制御するコントローラと；を有する構成（第１の構成）とされている。
　なお、上記第１の構成から成る駆動装置において、前記コントローラは、前記複数のブロックの走査開始順序を複数回入れ替える場合、走査開始順序を最先とされたブロック以外については、それまでの走査開始順序を保持する構成（第２の構成）にするとよい。
　また、上記第１の構成から成る駆動装置において、前記コントローラは、前記複数のブロックの走査開始順序を複数回入れ替える場合、走査開始順序を最先とされたブロックを起点として、基本的には前記表示パネルの上から下へと順次走査が行われるように、前記複数のブロックの走査開始順序を再構築する構成（第３の構成）にするとよい。
　また、上記第１～第３いずれかの構成から成る駆動装置において、前記コントローラはその表示内容の更新が必要でないブロックについて、走査開始を指示しない構成（第４の構成）にするとよい。
　また、上記第４の構成から成る駆動装置において、前記コントローラは、走査開始を指示しないブロックについても、その走査が行われている場合と同様の待ち時間を与える構成（第５の構成）にするとよい。
　また、上記第１～第５いずれかの構成から成る駆動装置において、前記走査ドライバは前記複数のブロックと同数だけ設けられており、前記コントローラは、前記走査ドライバ単位で前記複数のブロックの走査開始順序を制御する構成（第６の構成）にするとよい。
　また、本発明に係る表示装置は、前記表示パネルと；前記入力操作を受け付ける入力部と；上記第１～第６いずれかの構成から成る駆動装置と；を有する構成（第７の構成）とされている。
　なお、上記第７の構成から成る表示装置において、前記入力部は、前記表示パネルに載置されたタッチパネルである構成（第８の構成）にするとよい。
　また、上記第７または第８の構成から成る表示装置において、前記複数の表示素子は、いずれも電気化学表示素子である構成（第９の構成）にするとよい。
　また、本発明に係る駆動方法は、複数の表示素子で形成された表示パネルをその走査方向に並ぶ複数のブロックとして管理し、前記表示パネルの走査に際して、前記複数のブロックのうち、所定の入力操作に応じてその表示内容の更新が必要となった表示素子の属するブロックの走査開始順序を最先に繰り上げ、以後、新たに前記入力操作がない限り、その走査開始順序を保持する構成（第１０の構成）とされている。
　本発明によれば、応答性の低い表示素子を用いる場合でも、複数箇所の表示更新の開始を早めることが可能な駆動装置、及び、これを用いた表示装置を提供することができる。
ＥＤ表示素子の基本構成を示す模式図（黒状態） ＥＤ表示素子の基本構成を示す模式図（白状態） ＥＤ表示素子に一定電圧のパルスを印加した場合における典型的な濃度変化と電流波形を示す波形図 アクティブマトリクス駆動方式を採用したＥＤ表示装置の一構成例を示す等価回路図 ＥＤ表示装置の駆動方法を説明するためのタイミングチャート ＥＤ表示装置のシステム構成図 ひとつの表示パネルに対してゲートドライバ及びソースドライバを複数個ずつ設けた場合のブロック図 ＥＤ表示装置の外観図 ＥＤ表示装置の追記動作を説明するためのタイミングチャート ゲートドライバの一構成例を示すブロック図 ゲートドライバの一動作例を示すタイミングチャート 表示コントローラ、ゲートドライバ、及び、表示パネルの接続関係を示すブロック図 複数ブロックに分割された表示パネルに手書き入力が行われる様子を示す模式図 走査開始信号の第１生成動作を示すタイミングチャート 走査開始信号の第２生成動作を示すタイミングチャート 走査開始信号の第３生成動作を示すタイミングチャート 走査開始信号の第４生成動作を示すタイミングチャート 表示パネルをカラー化（ＲＧＢＷ化）した場合の模式図
　ここでは、本発明の適用対象として、ＥＤ方式のメモリー性反射型ディスプレイ（以下では、ＥＤ表示装置と略称する）に搭載される駆動装置を例示し、図面を参照しながら詳細な説明を行う。本発明に係るＥＤ表示装置は、金属又は金属塩の溶解及び析出を利用するＥＤ方式の表示素子（以下では、ＥＤ表示素子と略称する）を複数マトリクス状に備えている。
＜ＥＤ表示素子の基本構成について＞
　図１Ａ及び図１Ｂは、いずれも、ＥＤ表示素子の基本構成を示す模式図である。なお、図１Ａでは、ＥＤ表示素子１０を黒状態とした様子が描写されており、図１Ｂでは、ＥＤ表示素子１０を白状態とした様子が描写されている。
　図１Ａ及び図１Ｂに示したＥＤ表示素子１０は、上部基板１１と、下部基板１２と、上部基板１１上に形成された上部電極１３と、下部基板１２上に上部電極１３と対向する形で形成された下部電極１４と、上部電極１３と下部電極１４との間に挟み込まれた電解液１５と、を有している。電解液１５は、金属または金属を化学構造中に含む化合物と、白色顔料と、溶媒と、を有している。
＜銀又は銀を化学構造中に含む化合物について＞
　なお、高コントラスト化の観点から、電解液１５に含まれる金属または金属を化学構造中に含む化合物としては、銀又は銀を化学構造中に含む化合物が好適である。銀又は銀を化学構造中に含む化合物とは、例えば、酸化銀、硫化銀、金属銀、銀コロイド粒子、ハロゲン化銀、銀錯体化合物、銀イオン等の化合物の総称であり、固体状態や液体への可溶化状態や気体状態などの相の状態種、中性、アニオン性、カチオン性等の荷電状態種は、特に問わない。
＜上部電極及び下部電極について＞
　観察面側となる上部電極１３は、透明な電極で構成され、ＩＴＯ［Indium　Tin　Oxide］やＩＺＯ［Indium　Zinc　Oxide］など、一般的なディスプレイなどに用いられるような透明電極であれば、いずれでも使用することができる。下部電極１４は、化学的に安定な電極で構成され、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｆｅ、Ｎｉ、カーボン、Ｃｒ、Ａｌ、Ｍｏなどや、これらの積層膜あるいは合金などを用いることができる。なお、これらの電極のパターン形成方法としては、（i）基板上にスパッタ法や真空蒸着法などで電極材料を成膜した後、フォトリソグラフィ法によって電極パターンを形成する方法、（ii）金属ナノ粒子を分散したインクを基板に塗布して成膜し、その後フォトリソグラフィ法により電極パターンを形成する方法、及び、（iii）スクリーン印刷やフレキソ印刷やインクジェット印刷などでダイレクトに基板上に電極をパターニングする方法、などがある。
＜ＥＤ表示素子の駆動原理について＞
　図１Ａに示すように、下部電極１４の電位を基準電位として、上部電極１３に書込閾値以上のマイナス電圧を印加すると、上部電極１３から電解液１５に電子が注入され、金属又は金属を化学構造中に含む化合物が上部電極１３上に析出する。この状態を観察側から見ると、析出金属又は析出金属塩による黒色が観察される。
　一方、図１Ｂに示すように、下部電極１４の電位を基準電位として、上部電極１３に消去閾値以上のプラス電圧を印加すると、上部電極１３上に析出していた金属又は析出金属塩が酸化によりイオン化されて電解液１５中に溶出するため、析出金属又は析出金属塩による黒色が消失する。この状態を観察側から見ると、白色顔料による白色が観察される。
　上述のように、上部電極１３と下部電極１４との間に印加する電圧の極性を切り替えることで、白色と黒色の表示を可逆的に切り替えることができる。また、白黒の濃度制御については、析出金属又は析出金属塩の析出量を調整することで実現することができる。このような白黒の濃度制御方式としては、上部電極１３と下部電極１４との間に印加する電圧の大きさを変化させる方式や、一定電圧の印加時間を変化させる方式が考えられる。
＜ＥＤ表示素子の濃度特性、電流特性について＞
　図２は、ＥＤ表示素子に一定電圧値のパルスＶを印加した場合における典型的な濃度変化と電流波形を示す波形図である。本図に示す通り、濃度ＯＤはパルスＶの印加時間ｔに応じて高くなっていき、電流ＩはパルスＶの印加直後にピークを持つような波形となる。また、濃度ＯＤは、パルスＶの印加終了時点での濃度に維持されるので、パルスＶの印加時間を制御することにより、白表示と黒表示だけでなく、その中間調表示（階調度制御）を行うことができる。
＜アクティブマトリクス駆動方式を採用したＥＤ表示装置について＞
　ＥＤ表示装置を構成する場合には、ＥＤ表示素子の駆動方式として、アクティブマトリクス駆動方式を採用することができる。図３は、アクティブマトリクス駆動方式を採用したＥＤ表示装置の一構成例を示す等価回路図である。
　本構成例のＥＤ表示装置２０は、ｘ本のゲート線Ｇ１～Ｇｘを駆動するゲートドライバ２１と、ｙ本のソース線Ｓ１～Ｓｙを駆動するソースドライバ２２と、表示パネル２３とを有する。表示パネル２３は、ｘ行×ｙ列のマトリクス状に形成されたセル２３１と、電源電圧ＶＤＤが印加される電源電圧線２３２と、コモン電圧ＶＣＯＭが印加されるコモン電圧線２３３と、を有する。
　表示パネル２３を形成する複数のセル２３１は、いずれも同一構成から成り、選択用トランジスタＴｒ１と、駆動用トランジスタＴｒ２と、ＥＤ表示素子１０と、補助容量Ｃ１及びＣ２とを有する。なお、表示パネル２３が白黒パネルである場合には、画像データの１ピクセルとして、各々のセル２３１を制御すればよい。
　選択用トランジスタＴｒ１の第１端子（ドレインまたはソース）は、ソース線Ｓ１～Ｓｙのいずれか一に接続されている。選択用トランジスタＴｒ１の第２端子（ソースまたはドレイン）は、駆動用トランジスタＴｒ２の制御端子（ゲート）に接続されている。選択用トランジスタＴｒ１の制御端子（ゲート）は、ゲート線Ｇ１～Ｇｘのいずれか一に接続されている。駆動用トランジスタＴｒ２の第１端子（ドレインまたはソース）は、電源電圧線２３２に接続されている。駆動用トランジスタＴｒ２の第２端子（ソースまたはドレイン）はＥＤ表示素子１０の下部電極１４（図１を合わせて参照）に接続されている。ＥＤ表示素子１０の上部電極１３（図１を合わせて参照）は、コモン電圧線２３３に接続されている。このコモン電圧線２３３は、表示パネル２３の観察面側に敷設する必要があるため、ＩＴＯやＩＺＯなどの透過性導電素材を用いて形成すればよい。また、駆動用トランジスタＴｒ２の第１端子と制御端子との間、及び、第２端子と制御端子との間には、それぞれ、補助容量Ｃ１及びＣ２が接続されている。
　また、本構成例のＥＤ表示装置２０では、選択用トランジスタＴｒ１と駆動用トランジスタＴｒ２として、いずれもＮチャネル型のＴＦＴ［Thin　Film　Transistor］を用いている。このＮチャネルのＴＦＴについては、ａ－Ｓｉ（アモルファスシリコン）で作成したものを利用してもよいし、Ｃ６０などの有機半導体で作成したものを利用してもよい。本構成例のＥＤ表示装置２０を製造する際には、ＬＣＤ［Liquid　Crystal　Display］の製造プロセスを利用することができる。
　また、金属又は金属塩の溶解及び析出を利用するためには、ＥＤ表示素子１０に電流を流す必要があるため、本構成例のＥＤ表示装置２０で示したように、選択用トランジスタＴｒ１と駆動用トランジスタＴｒ２を用いる２トランジスタ方式を採用することが望ましい。この２トランジスタ方式は、アクティブマトリクス方式を採用した有機ＥＬ表示装置でも一般的に使われている技術である。
＜ＥＤ表示装置の駆動方法＞
　図４は、ＥＤ表示装置２０の駆動方法を説明するためのタイミングチャートであり、上から順に、ゲート線Ｇ１～Ｇｘに印加される電圧信号（以下では、適宜、ゲート信号Ｇ１～Ｇｘと呼ぶ）、ソース線Ｓ１に印加される電圧信号（以下では、適宜、ソース信号Ｓ１と呼ぶ）、コモン電圧ＶＣＯＭ、及び、第１列目のＥＤ表示素子１０に各々印加される電圧ＥＤ＜ｋ，１＞（ただしｋ＝１、２、…、ｘ、以下同様）が描写されている。なお、電圧ＥＤ＜ｋ，１＞は、下部電極１４を基準とした上部電極１３の電圧（＝ＶＣＯＭ－ＶＤＤ）を示している。
　このように、図４では、説明を簡単とするために、列方向については、第１列目のＥＤ表示素子１０のみに着目した描写を行ったが、第２列目～第ｙ列目についても、第１列目と基本的に同様の駆動制御が行われることは言うまでもない。
　また、ひとつのＥＤ表示素子１０は、ｍフレームで白から黒への変化が起こるものとする。ここでいう「フレーム」とは、ＥＤ表示素子１０に対して黒描画用のパルス電圧を印加する単位期間を指しており、具体的には、ゲート信号Ｇ１～Ｇｘの各々について、ひとつの立上がりエッジが生じてから次の立上がりエッジが生じるまでの一定期間（走査期間）がひとつのフレームに相当する。従って、異なるゲート線に接続されているＥＤ表示素子１０同士を比べると、各々のフレーム開始タイミング及びフレーム終了タイミングは、各々が接続されているゲート線の走査間隔分だけずれることになる。例えば、図４中の符号Ｔ１～Ｔｍは、それぞれ、第１行目のＥＤ表示素子１０に着目した場合のフレームを表している。
　図４の駆動シーケンスは、表示パネル２３の全面を白色にリセットする全面白描画期間Ｔｗ（時刻ｔ１１～ｔ１２）と、表示パネル２３に任意の画像を表示する黒描画期間Ｔｂ（時刻ｔ１３～ｔ１９）から成る。
　全面白描画期間Ｔｗでは、まず、ゲート信号Ｇ１～Ｇｘが所定の期間ずつ順次ハイレベルに立ち上げられる。なお、ゲート信号Ｇｋのハイレベル期間中は、第ｋ行目の選択用トランジスタＴｒ１がいずれもオン状態とされる。
　また、全面白描画期間Ｔｗでは、ゲート信号Ｇ１～Ｇｘの順次走査中、ソース信号Ｓ１がハイレベルとされる（ソース信号Ｓ２～Ｓｙについても同様）。その結果、第１列目の駆動用トランジスタＴｒ２のゲートには、それぞれ、順次オン状態とされる選択用トランジスタＴｒ１を介して、ハイレベルのソース信号Ｓ１が順次印加され、駆動用トランジスタＴｒ２が順次オン状態とされる。なお、駆動用トランジスタＴｒ２に印加されたゲート電圧は、次にゲート電圧が書き込まれるまで、補助容量Ｃ１及びＣ２により保持される。
　また、全面白描画期間Ｔｗでは、その全期間にわたり、電源電圧ＶＤＤを基準電位として、コモン電圧ＶＣＯＭが消去閾値以上のプラス電圧に設定される。従って、第１列目のＥＤ表示素子１０には、順次オン状態とされる駆動用トランジスタＴｒ２を介して、各々の上部電極１３から下部電極１４に向けた電流が順次流れ始める。なお、上記のプラス電圧は、ＥＤ表示素子１０が破壊されない程度の電圧値に設定しなければならないが、全面白描画（表示パネル２３のリセット）の高速化の観点から言えば、できるだけ高い電圧に設定することが好ましい。
　その後、全面白描画期間Ｔｗでは、再び、ゲート信号Ｇ１～Ｇｘの順次走査が行われるが、先と異なり、ソース信号Ｓ１はローレベルとされる（ソース信号Ｓ２～Ｓｙについても同様）。従って、第１列目の駆動用トランジスタＴｒ２のゲートには、それぞれ、順次オン状態とされる選択用トランジスタＴｒ１を介して、ローレベルのソース信号Ｓ１が順次印加され、駆動用トランジスタＴｒ２が順次オフ状態とされる。その結果、第１列目のＥＤ表示素子１０に流れていた電流が順次停止される。
　このように、全面白描画期間Ｔｗでは、表示パネル２３を形成する全てのＥＤ表示素子１０につき、各々の下部電極１４の電位を基準電位として、上部電極１３に消去閾値以上のプラス電圧が所定期間にわたって印加される。このようなプラス電圧の印加により、上部電極１３上に析出していた金属又は析出金属塩が酸化によりイオン化されて電解液１５中に溶出するため、析出金属又は析出金属塩による黒色が消失する。この状態を観察側から見ると、白色顔料による白色が観察される（図１Ｂを参照）。
　なお、図４の駆動シーケンスを採用した場合には、ＥＤ表示素子１０に電流が流れ始めるタイミングを各行毎にずらすことができるので、突入電流を抑えることが可能となる。
　表示パネル２３の全面白描画が完了した後、黒描画期間Ｔｂでは、ゲート信号Ｇ１～Ｇｘの順次走査がｍフレームにわたって繰り返し実行される。
　また、黒描画期間Ｔｂでは、ゲート信号Ｇ１～Ｇｘの順次走査中、各行毎にソース信号Ｓ１のハイレベル／ローレベルが逐次切り換えられる（ソース信号Ｓ２～Ｓｙも同様）。なお、ひとつのフレームにおいて、ソース信号Ｓ１がハイレベルに設定された行では、そのフレーム期間中、駆動用トランジスタＴｒ２がオン状態に維持されることになる。一方、ひとつのフレームにおいて、ソース信号Ｓ１がローレベルに設定された行では、そのフレーム期間中、駆動用トランジスタＴｒ２がオフ状態に維持されることになる。すなわち、図４の駆動シーケンスによれば、ゲート信号Ｇ１～Ｇｘの順次走査中、各行毎にソース信号Ｓ１のハイレベル／ローレベルを切り換えることにより、駆動用トランジスタＴｒ２のオン期間を各行毎にフレーム単位で調整することが可能となる。
　また、黒描画期間Ｔｂでは、その全期間にわたり、電源電圧ＶＤＤを基準電位として、コモン電圧ＶＣＯＭが書込閾値以上のマイナス電圧に設定される。従って、ひとつのフレームにおいて、ソース信号Ｓ１がハイレベルに設定された行のＥＤ表示素子１０には、そのフレーム期間中、オン状態に維持される駆動用トランジスタＴｒ２を介して、その下部電極１４から上部電極１３に向けた電流が流れる。このようなマイナス電圧の印加により、上部電極１３から電解液１５に電子が注入され、金属又は金属を化学構造中に含む化合物が上部電極１３上に析出する。この状態を観察側から見ると、析出金属又は析出金属塩による黒色が観察される（図１Ａを参照）。なお、上記のマイナス電圧は、ＥＤ表示素子１０が破壊されない程度の電圧値に設定しなければならないが、黒描画の高速化の観点から言えば、できるだけ高い電圧に設定することが好ましい。
　図４の例では、第１行目、第３行目、及び、第ｘ行目のＥＤ表示素子１０について、各々の表示色を白色から黒色へと完全に変化させるために、ｍフレームにわたって上記のマイナス電圧がＥＤ表示素子１０に印加されている。この場合には、ゲート信号Ｇ１～Ｇｘの順次走査中、１フレーム目～ｍフレーム目の全てにおいて、第１行目、第３行目、及び第ｘ行目が選択されるタイミングでソース信号Ｓ１をハイレベルに設定すればよい。
　一方、第２行目のＥＤ表示素子１０については、その表示色を白色のままに維持するために、いずれのフレームにおいても、ＥＤ表示素子１０に何ら電圧が印加されない状態とされている。この場合には、ゲート信号Ｇ１～Ｇｘの順次走査中、１フレーム目～ｍフレーム目の全てにおいて、第２行目が選択されるタイミングでソース信号Ｓ１をローレベルに設定すればよい。
　また、ＥＤ表示素子１０の階調制御を行う場合には、黒描画期間Ｔｂにおいて、上記マイナス電圧の印加時間（すなわちフレーム数）を制御すればよい。例えば、ひとつのＥＤ表示素子１０について、その表示色を白色と黒色の中間濃度（灰色）に変化させたければ、１フレーム目からｎフレーム目（ただし１＜ｎ＜ｍ）まで、上記のマイナス電圧をＥＤ表示素子１０に印加した後、（ｎ＋１）フレーム目からｍフレーム目までは、ＥＤ表示素子１０に何ら電圧が印加されない状態とすればよい。この場合には、ゲート信号Ｇ１～Ｇｘの順次走査中、１フレーム目～ｎフレーム目において、該当行が選択されるタイミングでソース信号Ｓ１をハイレベルに設定し、（ｎ＋１）フレーム目からｍフレーム目において、該当行が選択されるタイミングでソース信号Ｓ１をローレベルに設定すればよい。
　このように、表示パネル２３を形成する全てのＥＤ表示素子１０を一度白色状態にした後、任意のＥＤ表示素子１０のみを黒色状態に変化させることで、任意の画像を表示することが可能となる。
＜ＥＤ表示装置のシステム構成＞
　図５は、ＥＤ表示装置２０のシステム構成図である。本構成例のＥＤ表示装置２０は、先出のゲートドライバ２１、ソースドライバ２２、及び、表示パネル２３に加えて、表示コントローラ２４と、コモン電圧駆動回路２５と、第１フレームメモリ２６ａと、第２フレームメモリ２６ｂと、中央演算処理装置２７（以下では、ＣＰＵ［Central　Processing　Unit］２７と呼ぶ）と、操作部２８と、タッチパネル２９と、を有する。
　ゲートドライバ２１は、表示コントローラ２４の指示に応じて、表示パネル２３に出力されるゲート信号Ｇ１～Ｇｘを生成する。ソースドライバ２２は、表示コントローラ２４の指示に応じて、表示パネル２３に出力されるソース線Ｓ１～Ｓｙを生成する。なお、図３や図５では、ひとつの表示パネル２３に対して、ゲートドライバ２１とソースドライバ２２を１つずつ設けた構成が描写されているが、本発明の構成はこれに限定されるものではなく、図６に示すように、ひとつの表示パネル２３に対して、Ｘ個（ただしＸ≧２）のゲートドライバ２１－１～２１－Ｘと、Ｙ個（ただしＹ≧２）のソースドライバ２２－１～２２－Ｙを設けた構成としても構わない。特に、図６の構成を採用すれば、表示パネル２３の大画面化や高精細化に伴い、表示パネル２３を形成する画素数が増大した場合でも、ゲートドライバやソースドライバの設置数Ｘ、Ｙを増やすことで柔軟に対応することができる。
　表示パネル２３は、ＥＤ表示素子１０を用いた複数のセル２３１をマトリクス状に有しており、ゲートドライバ２１から入力されるゲート信号Ｇ１～Ｇｘ、ソースドライバ２２から入力されるソース信号Ｓ１～Ｓｙ、及び、コモン電圧駆動回路２５から入力されるコモン電圧ＶＣＯＭに応じて任意の画像を表示する（図３を参照）。なお、先にも述べた通り、表示パネル２３が白黒パネルである場合には、画像データの１ピクセルとして、各々のセル２３１を制御すればよい。
　表示コントローラ２４は、ＣＰＵ２７からの指示や、第１フレームメモリ２６ａ及び第２フレームメモリ２６ｂの格納情報に基づいて、ゲートドライバ２１、ソースドライバ２２、及び、コモン電圧駆動回路２５を制御することにより、表示パネル２３に任意の画像を出力させる。
　コモン電圧駆動回路２５は、表示コントローラ２４の制御に基づいて、表示パネル２３に出力するコモン電圧ＶＣＯＭを生成する。
　第１フレームメモリ２６ａは、表示パネル２３に表示すべき画像の情報（これから描画する予定の画像データ）を記憶する。なお、上記の画像データは、ＣＰＵ２７を介して第１フレームメモリ２６ａに記憶される。
　第２フレームメモリ２６ｂは、表示パネル２３を形成する各画素毎の最新濃度情報（現時点における駆動済みフレーム数）を記憶する。
　ＣＰＵ２７は、ＥＤ表示装置２０の動作を統括的に制御する主体であり、例えば、操作部２８やタッチパネル２９で受け付けられたユーザの入力操作に応じて、表示コントローラ２４、並びに、第１フレームメモリ２６ａ及び第２フレームメモリ２６ｂを制御する。例えば、ＣＰＵ２７は、操作部２８でページ送りやページ戻しのユーザ操作が受け付けられたことを判定し、適切な画像データを不図示の画像データ保持部（内蔵フラッシュメモリや着脱型のメモリカードなど）から第１フレームメモリ２６ａに転送する。また、ＣＰＵ２７は、タッチパネル２９で検出された表示パネル２３上のタッチ位置情報に応じた画像データを作成し、これを第１フレームメモリ２６ａに転送する。このような動作により表示パネル２３上のタッチ位置に応じた画素の表示内容（濃度）を更新することができるので、現在表示中の画像上に任意の内容（手書きメモ）を追記することが可能となる。
　操作部２８は、ユーザの入力操作（ボタン操作など）を受け付けて、その内容をＣＰＵ２７に伝達するユーザインタフェイスである。
　タッチパネル２９は、表示パネル２３の表面上に設けられ、ユーザの入力操作（タッチペンによる手書き入力など）を受け付けて、その内容（表示パネル２３上のタッチ位置情報）をＣＰＵ２７に伝達するユーザインタフェイスである。なお、タッチパネル２９の動作原理については、抵抗膜方式や静電容量方式など、いかなる方式を用いても構わない。
＜ＥＤ表示装置の外観＞
　図７は、ＥＤ表示装置２０の外観図である。ＥＤ表示装置２０の本体には、表示パネル２３のほか、操作部２８として、現ページの表示画像を消去して次ページの表示画像を描写するためのページ送りボタン２８ａと、現ページの表示画像を消去して前ページの表示画像を描写するためのページ戻しボタン２８ｂと、が備えられている。また、図７には描写されていないが、ＥＤ表示装置２０には、電源スイッチ、外部情報機器（例えばパーソナルコンピュータ）との接続を確立するための各種インタフェイス（ＵＳＢ［Universal　Serial　Bus］インタフェイスなど）、及び、メモリカードなどを着脱するためのメモリスロットなどが具備されている。
＜追記機能＞
　図８は、ＥＤ表示装置２０の追記動作を説明するためのタイミングチャートであり、上から順番に、ゲート信号Ｇ１～Ｇ３、ソース信号Ｓ１、コモン電圧ＶＣＯＭ、及び、３行分のＥＤ表示素子１０に各々印加される電圧ＥＤ１～ＥＤ３（＝ＶＣＯＭ－ＶＤＤ）が描写されている。このように、図８の例では、３行分のＥＤ表示素子１０のみを駆動対象とし、かつ、ひとつのＥＤ表示素子１０は４フレームで白から黒への変化が起こるものとする。
　時刻ｔ２１～ｔ２２では、表示パネル２３の全面を白色にリセットする全面白描画期間に相当する。この動作については、すでに図４を参照しながら詳細に説明を行ったので、重複した説明は割愛する。なお、時刻ｔ２２において、第２フレームメモリ２６ｂに格納されている各画素毎の最新濃度情報は「０，０，０」にリセットされている。
　時刻ｔ２３において、操作部２８のページ送りボタン２８ａが押下されると、ＣＰＵ２７に対して割込Ａがかかり、ＣＰＵ２７は、表示パネル２３の描画モードをページ送りモードに設定する。なお、図８では、表示パネル２３に表示すべき画像データ（各行毎のＥＤ表示素子１０の濃度を決定するための階調制御値）として、「３，０，１」が第１フレームメモリ２６ａに格納されている。なお、画像データの階調制御値については、「０」が白色、「１」が薄い灰色（白に近い灰色）、「２」が灰色、「３」が濃い灰色（黒に近い灰色）、「４」が黒に相当する。
　上記の画像データに基づいて、第１行目のＥＤ表示素子１０には、３フレーム分のパルス電圧ＥＤ１が印加され、第３行目のＥＤ表示素子１０には、１フレーム分のパルス電圧ＥＤ３が印加される。その結果、時刻ｔ２４では、各々の表示色が「濃い灰色」と「薄い灰色」に変化している。一方、第２行目のＥＤ表示素子１０には、何ら電圧ＥＤ２が印加されておらず、時刻ｔ２４における表示色は「白色」に維持されている。なお、上記のページ送り処理が完了した時点で、第２フレームメモリ２６ｂに格納されている各画素毎の最新濃度情報は「３，０，１」に更新されている。
　時刻ｔ２５において、タッチパネル２９に対する手書き入力（タッチペン入力）が行われると、ＣＰＵ２７に対して割込Ｂがかかり、ＣＰＵ２７は、表示パネル２３の描画モードを追記モードに設定して、第１フレームメモリ２６ａの格納内容を更新する。なお、追記モードとは、表示パネル２３の全面を白色にリセットすることなく、現在表示中の画像を維持したまま、その表示内容を更新する必要が生じた画素（濃度を高める必要が生じた画素）に対して所定のパルス電圧を印加する動作モードである。
　例えば、割込Ｂでは、追記が行われた画像データとして、第１フレームメモリ２６ａの格納内容が「４，４，１」に更新されている。ここで、第１行目のＥＤ表示素子１０については、先のページ送り処理に際して、すでに３フレーム分のパルス電圧ＥＤ１が印加されているので、ここでは残り１フレーム分のパルス電圧ＥＤ１が印加される。一方、第２行目のＥＤ表示素子１０については、先のページ送り処理に際して、何ら電圧ＥＤ２が印加されていないので、ここでは４フレーム分のパルス電圧ＥＤ１が印加される。また、第３行目のＥＤ表示素子１０については、先のページ送り処理に際して、すでに１フレーム分のパルス電圧ＥＤ３が印加されているので、ここでは何ら電圧が印加されない状態に維持されている。このような動作を実現するためには、第１フレームメモリ２６ａと第２フレームメモリ２６ｂの格納内容を逐次比較し、両者の格納内容が一致した時点で、以後の電圧印加を禁止するように駆動制御を行えばよい。
　次に、時刻ｔ２６において、タッチパネル２９に対する新たな手書き入力（タッチペン入力）が行われると、ＣＰＵ２７に対して割込Ｃがかかり、ＣＰＵ２７は、表示パネル２３の描画モードを追記モードに維持したまま、第１フレームメモリ２６ａの格納内容を更新する。
　例えば、割込Ｃでは、新たな追記が行われた画像データとして、第１フレームメモリ２６ａの格納内容が「４，４，４」に更新されている。ここで、第１行目のＥＤ表示素子１０については、先のページ送り処理と追記処理に際して、すでに合計４フレーム分のパルス電圧ＥＤ１の印加が完了されているので、ここでは何ら電圧が印加されない状態に維持されている。一方、第２行目のＥＤ表示素子１０については、先のページ送り処理と追記処理に際して、すでに合計３フレーム分のパルス電圧ＥＤ２の印加が指示されている（時刻ｔ２６の時点で３フレーム目のパルス電圧印加中）ので、ここでは残り１フレーム分のパルス電圧ＥＤ２が印加される。また、第３行目のＥＤ表示素子１０については、先のページ送り処理に際して１フレーム分のパルス電圧ＥＤ３が印加されたものの、先の追記処理に際しては何らパルス電圧ＥＤ３が印加されていないので、ここでは残り３フレーム分のパルス電圧ＥＤ３が印加される。このように、追記モードにおいては、ひとつの画素が白から黒に変化している途中で、別の画素の駆動を開始することも可能である。
＜ゲートドライバ＞
　図９は、ゲートドライバ２１－ｉ（ただし、ｉ＝１、２、…、Ｘ）の一構成例を示すブロック図である。本構成例のゲートドライバ２１－ｉは、ロジック回路２１１と、シフトレジスタ２１２と、レベルシフタ２１３と、出力バッファ２１４と、を有する。なお、図９では、２５６本の出力ピンを備えたゲートドライバ２１－ｉが例示されている。
　ロジック回路２１１は、所定周波数のクロック信号ＳＣＬＫと走査開始信号Ｇ＿ＳＰｉの入力を受けて、シフトレジスタ２１２の駆動制御を行う。
　シフトレジスタ２１２は、ロジック回路２１１の駆動制御に基づいて、クロック信号ＳＣＬＫからゲート信号Ｇ１～Ｇ２５６を生成する。
　レベルシフタ２１３は、シフトレジスタ２１２で生成されるゲート信号Ｇ１～Ｇ２５６の電圧レベルを出力バッファ２１４の駆動に適した電圧レベルに変換する。
　出力バッファ２１４は、レベルシフタ２１３を介して入力されるゲート信号Ｇ１～Ｇ２５６を表示パネル２３に出力する。
　図１０は、ゲートドライバ２１－ｉの一動作例を示すタイミングチャートであり、上から順に、クロック信号ＳＣＬＫ、走査開始信号Ｇ＿ＳＰｉ、及び、ゲート信号Ｇ１～Ｇ２５６が描写されている。走査開始信号Ｇ＿ＳＰｉがハイレベルに立ち上げられると、クロック信号ＳＣＬＫに同期して、ゲート信号Ｇ１～Ｇ２５６が所定期間（クロック信号ＳＣＬＫの１周期に相当）ずつ順次ハイレベルに立ち上げられる。
　図１１は、表示コントローラ２４、ゲートドライバ２１－１～２１－７、及び、表示パネル２３の接続関係を示すブロック図である。なお、図１１では、ひとつの表示パネル２３に７つのゲートドライバ（ＩＣ）２１－１～２１－７を接続した構成が例示されている。
　表示パネル２３は、ゲートドライバ２１－１～２１－７の各出力に対応した７つのブロックＢ１～Ｂ７に分割された形で駆動制御される。すなわち、ゲートドライバ２１－１によって駆動制御される表示パネル２３の第１行目～第２５６行目が第１ブロックＢ１に相当する。以下同様に、ゲートドライバ２１－ｉによって駆動制御される表示パネル２３の第（２５６×ｉ－２５５）行目～第（２５６×ｉ）行目が第ｉブロックＢｉに相当する。このように、図１１の構成例では、７つのゲートドライバ２１－１～２１－７を用いて、表示パネル２３がその走査方向に並ぶ複数のブロックＢ１～Ｂ７として管理されている。
　表示コントローラ２４は、ゲートドライバ２１－１～２１－７に対して、それぞれ、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７を与えることができる。
　なお、表示パネル２３を分割するブロックの定義は、走査開始信号Ｇ＿ＳＰｉをそれぞれに入力できる単位であればよく、必ずしもゲートドライバ（ＩＣ）単位でなくても構わない。例えば、単ひとつのゲートドライバ２１に対して複数の走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７を入力できるように構成し、当該ひとつのゲートドライバ２１を用いて、表示パネル２３の複数ブロックＢ１～Ｂ７に優先順位を付けながら駆動制御を行う構成としてもよい。また、ひとつのブロックに含まれるゲート線の本数についても任意である。
＜ブロック選択動作＞
　図１２は、複数ブロックに分割された表示パネル２３（より正しくはこれに載置されたタッチパネル２９）に手書き入力が行われる様子を示す模式図である。図１２の例では、表示パネル２３の下方に位置する第７ブロックＢ７に「ａ」という文字が入力された後、さらに、表示パネル２３の中央に位置する第４ブロックＢ４に「ｂ」という文字が入力される様子が描写されている。以下では、このような手書き入力が行われることを前提として、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の生成動作を説明する。
＜走査開始信号の第１生成動作＞
　図１３は、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の第１生成動作を示すタイミングチャートであって、上から順番に、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７が描写されている。ここでは、６フレームで表示内容の更新が完了するものと仮定する。
　本図の第１生成動作では、従前と同様、タッチパネル２９の入力状態に依ることなく、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７が上から順に選択される。従って、タッチパネル２９を用いて手書き文字が入力されてから、これを反映した表示内容の更新が開始されるまでには、最大で２フレーム近いタイムラグ（２０ｍｓ程度）が生じるため、ユーザに違和感を与えることになる。
＜走査開始信号の第２生成動作＞
　図１４は、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の第２生成動作を示すタイミングチャートであって、上から順番に、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７が描写されている。ここでも、図１３と同様、６フレームで表示内容の更新が完了するものと仮定する。
　本図の第２生成動作では、タッチパネル２９の入力状態に応じて、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の選択順序が入れ替えられる。具体的に述べると、「ａ」という文字が第７ブロックＢ７に入力された場合、次フレーム（選択順序の入れ替え処理が間に合わなければ次々フレーム、以下同様）では、走査開始信号Ｇ＿ＳＰ７が最初に選択され、続いて走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ６が上から順に選択される。以後タッチパネル２９への入力状態に変化がない限り、この選択順序（Ｇ＿ＳＰ７→Ｇ＿ＳＰ１→Ｇ＿ＳＰ２→Ｇ＿ＳＰ３→Ｇ＿ＳＰ４→Ｇ＿ＳＰ５→Ｇ＿ＳＰ６）が保持される。
　その後、第７ブロックＢ７の表示更新を行っている途中で、「ｂ」という文字が第４ブロックＢ４に入力された場合、次フレームでは、走査開始信号Ｇ＿ＳＰ４が最初に選択され、続いて走査開始信号Ｇ＿ＳＰ７が選択された後、その他の走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ３、Ｇ＿ＳＰ５、及び、Ｇ＿ＳＰ６が上から順に選択される。すなわち、走査開始信号Ｇ＿ＳＰ４以外については、それまでの選択順序が維持された形となる。以後、タッチパネル２９への入力状態に変化がない限り、この選択順序（Ｇ＿ＳＰ４→Ｇ＿ＳＰ７→Ｇ＿ＳＰ１→Ｇ＿ＳＰ２→Ｇ＿ＳＰ３→Ｇ＿ＳＰ５→Ｇ＿ＳＰ６）が保持される。
　このように、タッチパネル２９の入力状況に応じて、表示内容の更新が必要となったブロックを最先に選択することにより、タッチパネル２９を用いて手書き文字が入力されてから、これを反映した表示内容の更新が開始されるまでのタイムラグを短縮することができるので、ユーザに与える違和感を低減することが可能となる。
　また、上記の第２生成動作であれば、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の選択順序が複数回入れ替えられる場合であっても、選択順序を最先とされた走査開始信号以外については、それまでの選択順序が維持されるので、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の選択順序を入れ替える際に、表示内容の更新が完了していないブロックの表示更新動作に与える影響（フレーム長のばらつき）を最小限に抑えることが可能となる。
＜走査開始信号の第３生成動作＞
　図１５は、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の第３生成動作を示すタイミングチャートであって、上から順番に、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７が描写されている。ここでも、図１３及び図１４と同様、６フレームで表示内容の更新が完了するものと仮定する。
　本図の第３生成動作は、先出の第２生成動作を発展させたものであり、タッチパネル２９による入力がないブロック（表示内容の更新が必要でないブロック）については、走査開始信号を入力せず、表示内容の更新を行わない構成とされている。図１５の例示に即し具体的に述べると、「ａ」という文字が第７ブロックＢ７に入力されて以後、３フレーム分については、走査開始信号Ｇ＿ＳＰ７のみが選択される。その後、「ｂ」という文字が第４ブロックＢ４に入力されて以後、「ａ」という文字の表示更新が終了するまでの３フレーム分については、走査開始信号Ｇ＿ＳＰ４及びＧ＿ＳＰ７が選択される。そして、最終的に「ｂ」という文字の表示更新が終了するまでの残り３フレーム分については、走査開始信号Ｇ＿ＳＰ４のみが選択される。つまり、図１５では、走査開始信号Ｇ＿ＳＰ２、Ｇ＿ＳＰ３、Ｇ＿ＳＰ５、及び、Ｇ＿ＳＰ６は一切選択されない。ただし、フレーム長をできる限り固定値に維持するために、全ての走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７を順次選択している場合と同様の待ち時間を挿入する必要がある。
　このように、動作するゲートドライバを最小限にすることにより、表示内容の更新に要する消費電力を低減することが可能となる。
＜走査開始信号の第４生成動作＞
　図１６は、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の第４生成動作を示すタイミングチャートであって、上から順番に、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７が描写されている。ここでも、図１３～図１５と同様、６フレームで表示内容の更新が完了するものと仮定する。
　本図の第４生成動作では、先出の第２生成動作と同様、タッチパネル２９の入力状態に応じて、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の生成順序が入れ替えられる。具体的に述べると、「ａ」という文字が第７ブロックＢ７に入力された場合、次フレームでは、走査開始信号Ｇ＿ＳＰ７が最初に選択され、続いて走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ６が上から順に選択される。以後タッチパネル２９への入力状態に変化がない限り、この選択順序（Ｇ＿ＳＰ７→Ｇ＿ＳＰ１→Ｇ＿ＳＰ２→Ｇ＿ＳＰ３→Ｇ＿ＳＰ４→Ｇ＿ＳＰ５→Ｇ＿ＳＰ６）が保持される。ここまでは、先出の第２生成動作と同様である。
　その後、第７ブロックＢ７の表示更新を行っている途中で、「ｂ」という文字が第４ブロックＢ４に入力された場合、次フレームでは、走査開始信号Ｇ＿ＳＰ４が最初に選択され、その後、順次直下のブロック（直下のブロックが存在しない場合には最上段のブロック）が選択されるように、その他の走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ３、Ｇ＿ＳＰ５～Ｇ＿ＳＰ７が順次選択される。具体的には、走査開始信号Ｇ＿ＳＰ４が最先に選択された後、走査開始信号Ｇ＿ＳＰ５及びＧ＿ＳＰ６が順次選択され、さらに、表示パネル２３の最上段に戻って、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ３が順次選択される。以後、タッチパネル２９への入力状態に変化がない限り、この選択順序（Ｇ＿ＳＰ４→Ｇ＿ＳＰ５→Ｇ＿ＳＰ６→Ｇ＿ＳＰ７→Ｇ＿ＳＰ１→Ｇ＿ＳＰ２→Ｇ＿ＳＰ３）が保持される。
　このように、第４生成動作を採用した場合でも、タッチパネル２９を用いて手書き文字が入力されてから、これを反映した表示内容の更新が開始されるまでのタイムラグを短縮することができるので、ユーザに与える違和感を低減することが可能となる。
　また、上記の第４生成動作であれば、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の選択順序が複数回入れ替えられる場合であっても、最先に選択された走査開始信号を起点として、基本的には表示パネル２３の上から下へと順次走査を行えば済むので、走査開始信号Ｇ＿ＳＰ１～Ｇ＿ＳＰ７の生成アルゴリズムが容易となる。
　また、上記の第４生成動作についても、先出の第３生成動作と同様、表示内容の更新が必要でないブロックについては、走査開始信号を入力せず、表示内容の更新を行わない構成を採用することが可能である。
＜その他の変形例＞
　上記の実施形態では、本発明の適用対象として、ＥＤ表示素子の駆動制御を行う駆動装置を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、ひとつのゲートスキャン周期内にその表示内容の更新を完了することができない応答性の低い表示素子（例えば、エレクトロクロミック表示素子などの電気化学表示素子、或いは、電気泳動性粒子を用いた表示素子）の駆動制御を行う駆動装置全般に広く適用することが可能である。
　また、上記の実施形態では、表示パネル２３が白黒パネルである場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、表示パネル２３をカラー化する場合には、画像データの１ピクセルを形成するサブピクセル（例えば、ＲＧＢＷサブピクセル）の一つとして、各々のセル２３１を制御すればよい（図１７を参照）。
　また、上記の実施形態では、表示パネル２３への追記操作を行う入力部として、タッチパネル２９を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、キーボード、マウス、及び、ペンタブレットなど、いかなるポインティングデバイスを用いても構わない。
　このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
　本発明は、電子ペーパー等の電子情報表示装置に対して、タッチパネル等の入力装置を用いた追記機能（手書き機能）を付加する上で有用な技術である。
　　　１０　　ＥＤ表示素子
　　　１１　　上部基板
　　　１２　　下部基板
　　　１３　　上部電極
　　　１４　　下部電極
　　　１５　　電解液
　　　２０　　ＥＤ表示装置
　　　２１、２１－１～２１－Ｘ、２１－ｉ　　ゲートドライバ
　　　２１１　　ロジック回路
　　　２１２　　シフトレジスタ
　　　２１３　　レベルシフタ
　　　２１４　　出力バッファ
　　　２２、２２－１～２２－Ｙ　　ソースドライバ
　　　２３　　表示パネル
　　　２３１　　セル
　　　２３２　　電源電圧線
　　　２３３　　コモン電圧線
　　　２４　　表示コントローラ
　　　２５　　コモン電圧駆動回路
　　　２６ａ　　第１フレームメモリ
　　　２６ｂ　　第２フレームメモリ
　　　２７　　中央演算処理装置（ＣＰＵ）
　　　２８　　操作部
　　　２８ａ　　ページ送りボタン
　　　２８ｂ　　ページ戻しボタン
　　　２９　　タッチパネル
　　　Ｇ１～Ｇｙ　　ゲート線（ゲート信号）
　　　Ｓ１～Ｓｙ　　ソース線（ソース信号）
　　　Ｔｒ１　　選択用トランジスタ
　　　Ｔｒ２　　駆動用トランジスタ
　　　Ｃ１、Ｃ２　　補助容量

Claims (10)

  1. 　複数の表示素子で形成された表示パネルをその走査方向に並ぶ複数のブロックとして管理する少なくともひとつの走査ドライバと；
    　前記表示パネルの走査に際して、前記複数のブロックのうち、所定の入力操作に応じてその表示内容の更新が必要となった表示素子の属するブロックの走査開始順序を最先に繰り上げ、以後、新たに前記入力操作がない限り、その走査開始順序を保持するように、前記走査ドライバを制御するコントローラと；
    　を有することを特徴とする駆動装置。
  2. 　前記コントローラは、前記複数のブロックの走査開始順序を複数回入れ替える場合、走査開始順序を最先とされたブロック以外については、それまでの走査開始順序を保持することを特徴とする請求項１に記載の駆動装置。
  3. 　前記コントローラは、前記複数のブロックの走査開始順序を複数回入れ替える場合、走査開始順序を最先とされたブロックを起点として、基本的には前記表示パネルの上から下へと順次走査が行われるように、前記複数のブロックの走査開始順序を再構築することを特徴とする請求項１に記載の駆動装置。
  4. 　前記コントローラは、その表示内容の更新が必要でないブロックについて、走査開始を指示しないことを特徴とする請求項１に記載の駆動装置。
  5. 　前記コントローラは、走査開始を指示しないブロックについても、その走査が行われている場合と同様の待ち時間を与えることを特徴とする請求項４に記載の駆動装置。
  6. 　前記走査ドライバは、前記複数のブロックと同数だけ設けられており、
    　前記コントローラは、前記走査ドライバ単位で、前記複数のブロックの走査開始順序を制御することを特徴とする請求項１に記載の駆動装置。
  7. 　前記表示パネルと；
    　前記入力操作を受け付ける入力部と；
    　請求項１に記載の駆動装置と；
    　を有することを特徴とする表示装置。
  8. 　前記入力部は、前記表示パネルに載置されたタッチパネルであることを特徴とする請求項７に記載の表示装置。
  9. 　前記複数の表示素子は、いずれも電気化学表示素子であることを特徴とする請求項７に記載の表示装置。
  10. 　複数の表示素子で形成された表示パネルをその走査方向に並ぶ複数のブロックとして管理し、前記表示パネルの走査に際して、前記複数のブロックのうち、所定の入力操作に応じてその表示内容の更新が必要となった表示素子の属するブロックの走査開始順序を最先に繰り上げ、以後、新たに前記入力操作がない限り、その走査開始順序を保持することを特徴とする駆動方法。
PCT/JP2011/054871 2010-03-09 2011-03-03 駆動装置及びこれを用いた表示装置 WO2011111594A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-051611 2010-03-09
JP2010051611 2010-03-09

Publications (1)

Publication Number Publication Date
WO2011111594A1 true WO2011111594A1 (ja) 2011-09-15

Family

ID=44563398

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/054871 WO2011111594A1 (ja) 2010-03-09 2011-03-03 駆動装置及びこれを用いた表示装置

Country Status (1)

Country Link
WO (1) WO2011111594A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178330A1 (ja) * 2013-04-30 2014-11-06 三菱鉛筆株式会社 電気泳動表示装置の駆動方法及び電気泳動表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250575A (ja) * 1989-03-24 1990-10-08 Matsushita Electric Ind Co Ltd ドットマトリクス表示式テレビジョン受像装置
JPH05216008A (ja) * 1992-02-04 1993-08-27 Fujitsu Ltd 液晶表示装置の走査ドライバ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250575A (ja) * 1989-03-24 1990-10-08 Matsushita Electric Ind Co Ltd ドットマトリクス表示式テレビジョン受像装置
JPH05216008A (ja) * 1992-02-04 1993-08-27 Fujitsu Ltd 液晶表示装置の走査ドライバ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178330A1 (ja) * 2013-04-30 2014-11-06 三菱鉛筆株式会社 電気泳動表示装置の駆動方法及び電気泳動表示装置

Similar Documents

Publication Publication Date Title
US8624881B2 (en) Image display control device, image display device, image display control method, and image display control program
US8629832B2 (en) Electrophoretic display device, electronic device, and drive method for an electrophoretic display panel
JP4213637B2 (ja) 表示装置及びその駆動方法
US7796115B2 (en) Scrolling function in an electrophoretic display device
US8174494B2 (en) Electrophoretic display device, electronic device, and drive method for an electrophoretic display panel
TWI383361B (zh) 驅動電路、液晶裝置、電子機器及液晶裝置之驅動方法
CN104347037B (zh) 集成电路、显示装置、电子设备及显示控制方法
JP5131284B2 (ja) 表示装置
WO2011111594A1 (ja) 駆動装置及びこれを用いた表示装置
JP5293650B2 (ja) 表示装置
JP4544376B2 (ja) 表示装置
JP4492759B2 (ja) 表示装置
JP5141312B2 (ja) 電気化学表示装置
JP5321040B2 (ja) 表示装置
JP2011197364A (ja) 駆動装置及びこれを用いた表示装置
JP4807480B1 (ja) 電源及びこれを用いた表示装置
JP5315936B2 (ja) 表示装置
JP2010197571A (ja) 電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器
JP5256504B2 (ja) 電子情報表示装置
JP2007025064A (ja) 電気光学装置、駆動方法および電子機器
JP4517837B2 (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JP2010032612A (ja) 表示装置
JP2011002492A (ja) メモリ性表示デバイス
JP2011095381A (ja) 表示装置
JP2010217274A (ja) 電気化学表示素子の駆動方法、および表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11753253

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11753253

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP