WO2010142683A2 - Verfahren zum bilden von dünnen halbleiterschichtsubstraten sowie verfahren zum herstellen eines halbleiterbauelements, insbesondere einer solarzelle, mit einem solchen halbleiterschichtsubstrat - Google Patents

Verfahren zum bilden von dünnen halbleiterschichtsubstraten sowie verfahren zum herstellen eines halbleiterbauelements, insbesondere einer solarzelle, mit einem solchen halbleiterschichtsubstrat Download PDF

Info

Publication number
WO2010142683A2
WO2010142683A2 PCT/EP2010/058015 EP2010058015W WO2010142683A2 WO 2010142683 A2 WO2010142683 A2 WO 2010142683A2 EP 2010058015 W EP2010058015 W EP 2010058015W WO 2010142683 A2 WO2010142683 A2 WO 2010142683A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
low
porous
porous layer
substrate
Prior art date
Application number
PCT/EP2010/058015
Other languages
English (en)
French (fr)
Other versions
WO2010142683A3 (de
WO2010142683A4 (de
Inventor
Rolf Brendel
Marco Ernst
Heiko Plagwitz
Original Assignee
Institut Für Solarenergieforschung Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut Für Solarenergieforschung Gmbh filed Critical Institut Für Solarenergieforschung Gmbh
Publication of WO2010142683A2 publication Critical patent/WO2010142683A2/de
Publication of WO2010142683A3 publication Critical patent/WO2010142683A3/de
Publication of WO2010142683A4 publication Critical patent/WO2010142683A4/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System comprising porous silicon as part of the active layer(s)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a method for forming one or more thin semiconductor layer substrates.
  • the invention further relates to a method for producing a semiconductor component, in particular a solar cell, with such a semiconductor layer substrate.
  • Semiconductor substrates with which semiconductor devices are manufactured are usually provided in the form of semiconductor wafers.
  • Such wafers usually have a thickness of 100-500 microns and are conventionally made by sawing a semiconductor material block, such as a silicon single crystal, into thin slices.
  • semiconductor substrates with a smaller thickness for example less than RAK: juh 100 ⁇ m and preferably less than 50 ⁇ m.
  • semiconductor substrates in the form of epitaxially deposited thin films with a thickness of a few micrometers can be used in the fabrication of semiconductor devices.
  • the electronic quality of such semiconductor thin films is often considerably worse than that of a single-crystal semiconductor substrate.
  • the production of high-quality semiconductor thin films can be associated with considerable work.
  • the inventive concept should not only be applicable to silicon as a semiconductor material, but in general can be transferred to other semiconductor materials.
  • the semiconductor layer substrates formed can indeed be used to particular advantage for the production of solar cells, as in the large-scale production of solar cells very many semiconductor substrates are needed and, for example, a material savings by providing thinner substrates can lead to a significant cost reduction.
  • the inventive concept can also be used in the production of other semiconductor components such as LEDs, laser diodes, etc.
  • the prior art discloses methods for producing crystalline silicon-based solar cells in which a porous silicon layer is first produced on a silicon substrate and then a further layer of silicon is deposited over the porous silicon layer, for example epitaxially. This further layer can then be separated from the silicon substrate, wherein the previously produced porous layer serves as a predetermined breaking point.
  • the separated layer can be formed, for example, with a thickness of a few microns and then serve as a thin film substrate for a solar cell, in the subsequent steps, essential components of the solar cell, such as their emitter and / or their contact metallization can be formed.
  • the silicon thin film applied to the porous layer preferably grows with the same crystal structure as the silicon substrate adjacent thereto.
  • the silicon substrate is a high quality single crystal wafer, then a high quality silicon thin film can be produced, which can then be used as a substrate for high efficiency solar cells.
  • local contacts are usually formed on the silicon substrate by means of photolithography, shadow masks or laser structuring.
  • this can be provided, for example, by anisotropic etching with a surface texture in the form of random pyramids.
  • anisotropic etching with a surface texture in the form of random pyramids.
  • surface-textured silicon films it may be difficult to form local electrical contacts. It has also been observed that texturing can cause holes in the thin film.
  • a method for forming thin semiconductor layer substrates as well as a method of manufacturing a semiconductor device based on such semiconductor layer substrates, in which the above-mentioned problems are at least partially overcome.
  • a method for manufacturing a semiconductor device in particular a solar cell, in which thin, preferably monocrystalline semiconductor layers are produced as a substrate for the semiconductor device, such substrates preferably having both a sufficiently high electronic quality and a surface of Solar cells should have desirable surface texture, and based on such substrates in a simple and cost-effective manner semiconductor devices, in particular solar cells, can be manufactured.
  • a method for forming one or more thin semiconductor layer substrates comprises the following method steps:
  • the present invention may be considered as based on the following idea:
  • alternately low-porous layers and high-porous layers may be successively formed by electrochemical etching.
  • Each of the low-porous layers can then be successively detached from the respectively underlying low-porous layer or from the substrate by being mechanically separated from one another, taking advantage of the fact that the interposed high-porous layer can serve as a predetermined breaking point.
  • the highly porous layer can be designed such that only a few thin webs form a mechanical connection between the adjacent low-porous layers and that these few webs can easily break under mechanical force and thus the two low-porous layers or the low-porous layer and the substrate can be mechanically separated from each other.
  • each of these semiconductor layer substrates may consist of one of the low-pore, preferably macro-porous layers and, in particular due to the porosity of these layers, have a desired surface texturing without the need for additional work steps.
  • the quality of the semiconductor material corresponds essentially to the quality of the starting material used Semiconductor substrate, that is, when a high-quality semiconductor substrate is used, for example, in the form of a monocrystalline silicon wafer, the produced thin, preferably macroporous semiconductor layer substrates will also have a high material quality and in particular a monocrystalline structure.
  • the plurality of previously formed low-porous layers are mechanically connected to one another before the mechanical separation of the individual low-porous layers and thus the semiconductor substrate can be easily handled with the porous layers thereon and treated in further process steps.
  • the entire semiconductor substrate including the porous layers may be subjected to an oxidation process in which a thin oxide is formed on the entire surface. This oxide can passivate the semiconductor surface well. In this way, a multiplicity of low-porous layers to be subsequently separated from one another can be surface-passivated simultaneously by a single oxidation process.
  • a nucleation phase may be necessary for the formation of etch nuclei, for example by predefining etching nuclei photolithographically. After peeling off the low-porous layer and reusing the substrate, the last etching process already allows Nucleation nuclei present on the surface. The expense for the formation of ⁇ tzkeimen can therefore be saved in subsequent etching processes.
  • the semiconductor substrate provided (process step (a)) may be a substrate of any semiconductor material such as silicon (Si), germanium (Ge), gallium arsenide (GaAs), etc.
  • the semiconductor substrate may be provided in the form of a wafer and may have a substantial thickness of several 100 ⁇ m.
  • semiconductor substrates made of a semiconductor material of high electronic quality such as, for example, a monocrystalline silicon wafer, are preferred.
  • the method can be implemented particularly advantageously on semi-conductor substrates of the n-type semiconductor.
  • a low-porous layer and a highly porous layer or, alternatively, multiple alternating low-porous and highly porous layers are etched into the semiconductor substrate (process steps (b) to (e)). It is preferable to start forming an upper low-porous layer on a surface of the semiconductor substrate, and then etch a high-porous layer below this low-porous layer.
  • the terms “above” and “below” are not intended to be limiting, and more particularly to describe a sequence of formation of the individual porous layers, it being understood that the porous layers successively from top to bottom be introduced below in the semiconductor substrate. In the case of real processing, the etching direction can be quite different, for example from bottom to top or from left to right.
  • the low-porous layers have a lower porosity than the high-porous layers.
  • the porosity of a layer should be understood to mean a ratio of the accumulated volume of all pores within a layer to a total volume of the layer. In other words, the more pores are contained therein and the larger the pores are, the greater the porosity of a layer.
  • a low-porous layer may have a porosity of less than 40%, more preferably less than 10%.
  • a highly porous layer may have a porosity of between 20 and 100%, preferably between 40% and 98%, more preferably between 80% and 95%.
  • highly porous layers can serve poorly as a predetermined breaking point in the subsequent separation process at too low a porosity. If the porosity of the high-porous layers is set too high, there is a risk that the adjacent low-porous layers may be separated arbitrarily, which runs counter to the desire to handle the semiconductor substrate together with all the low-porous layers formed thereon as a unit could. However, areas with a lower porosity could be deliberately provided in highly porous layers, for example at the edge of a substrate, which can provide cohesion of adjacent, low-porous layers.
  • the porous layers are formed in the semiconductor substrate by electrochemical etching, for example, by bringing a surface of the semiconductor substrate into contact with an etching solution and simultaneously applying an electric voltage between the substrate surface and the etching solution.
  • the surface of the semiconductor substrate and the etching solution are at different electrical potentials.
  • an electrochemical reaction can occur which can lead to an etching of the substrate surface, in particular locally at nucleation centers. In the electrochemical reaction, it can lead to a local oxidation of the substrate surface and a quasi-same etching away of the aufoxid striv substrate surface by the wetting Etching come.
  • an inhomogeneous etching of the substrate surface may occur in which channels are etched into the substrate substantially perpendicular to the substrate surface, whereby a porous layer can be formed.
  • a strength of the electrochemical etch process may depend, in particular, on how many positive charge carriers (also referred to as "holes" or free states in the valence band of the semiconductor material) are available on the substrate surface, in p-type semiconductor substrates the holes are The majority carriers and an etching activity during electrochemical etching mainly depend on an electric voltage applied between the semiconductor substrate and the etching solution, whereas in the case of an n-type semiconductor substrate, the holes are the minority carriers for holes available for an electrochemical etching process are strongly influenced by illuminating the semiconductor substrate and the associated generation of charge carrier pairs (electrons and holes), in other words, in electrochemical etching, porous Schi In n-type substrates, the porosity, in addition to the applied electrical voltage, can be controlled substantially by the intensity of simultaneous illumination.
  • the parameters influencing electrochemical etching can be alternately set so that a low etching rate is formed to form a low-porous layer and a high-porous layer is formed high etching rate.
  • the etching rate can be understood as meaning the amount of dissolved material per unit of time.
  • a small etching current and thus a low etching rate can be effected, so that only small pores are formed, whereas for the subsequent formation of the highly porous layer, the semiconductor substrate is illuminated with a higher light intensity, so that it comes to a higher etching current and thus to the formation of larger pores. Since the pores z.
  • a silicon wafer of the 100-crystal direction preferably always form perpendicular to the surface of the semiconductor substrate, a sequence of alternately formed low-porous layers and highly porous layers can be produced in this way.
  • influencing parameters that influence the strength and speed of the electrochemical etching process are a concentration of etching substances such as for example, hydrofluoric acid (HF) within the etching solution and / or a temperature of the etching solution selected such that at least the high-porous layer having a macroporous structure is formed.
  • etching substances such as for example, hydrofluoric acid (HF) within the etching solution and / or a temperature of the etching solution selected such that at least the high-porous layer having a macroporous structure is formed.
  • etching substances such as for example, hydrofluoric acid (HF) within the etching solution and / or a temperature of the etching solution selected such that at least the high-porous layer having a macroporous structure is formed.
  • IUPAC International Union of Pure and Applied Chemistry
  • a macroporous structure of the highly porous layer may be advantageous for its function as a predetermined breaking point during the subsequent separation process.
  • the low-porous layer should preferably be formed with a macroporous structure, that is, the pore size may be relatively large even in the low-pore layer, but the diameter of the pores may be smaller than in the high-porous layer.
  • a coarse macroporous structure in the low-porous layer may have the advantage of a smaller surface area and thus a lower surface recombination compared to a mesoporous structure having the same porosity.
  • the etching solution is accompanied by a wetting agent.
  • This wetting agent can cause the actual etching substances of the etching solution to evenly wet the surface of the semiconductor substrate during the etching process. This may be particularly beneficial in the extended channels within the porous layers. It has also been observed that some wetting agents can lower the viscosity of the etching solution and thus facilitate the penetration or circulation of etching solution in previously etched porous layers. In addition, due to the wetting agent, gas bubbles that may form during the etching process may easily dislodge from the surface of the semiconductor substrate.
  • the wetting agent for example, ethanol (C 2 H 6 O) or acetic acid (CH 2 H 4 O 2 ) may be used.
  • influencing parameters may be adjusted during the electrochemical etching of the plurality of porous layers such that the pore structure and / or the layer thickness of the successively formed low-porous layers remain substantially the same.
  • the composition of the etching solution may change in the course of the etching process, and in particular the circulation of etching solution within pores of already etched porous layers may be restricted and therefore the replacement of etching solution deeper inside already etched porous layers may be limited, it may be limited during the etching process successively forming the various porous layers, it is necessary to adapt the etching parameters, in particular the intensity of the illumination of the substrate during the etching, in such a way that the etching rates and thus the resulting etching structures remain essentially unchanged. It can thus be achieved that the low-porous layers, which are to form the desired thin semiconductor layer substrates later after the mechanical separation, all have substantially the same mechanical and electronic properties.
  • the duration of the etching process is preferably selected such that the low-porous layers are formed with a layer thickness of 5-100 .mu.m, preferably 10-30 .mu.m, whereas the highly porous layers only with a thickness of 0.5 microns - 20 microns, preferably 1 micron - 5 microns, are formed.
  • a mechanical force may be applied directly to the low-porous layer.
  • a carrier substrate such as glass
  • a method such as used in module encapsulation or a sol-gel method can be used.
  • the carrier substrate may then be lifted or torn off with the adherent, outermost, low-porous layer from the underlying low-porous layer or the substrate, wherein the highly porous layer previously produced therebetween may serve as a predetermined breaking point, along which the separation process takes place ,
  • the carrier substrate used may preferably be a flexible film, for example an aluminum foil.
  • the film can then be torn off, together with the outer low-porous layer adhering thereto, by rolling off the underlying layer. Thereby, the mechanical stress in the uppermost film adhered to the low-porous layer and the high-porous layer adjacent thereto can be concentrated, and the stratified peeling of the low-porous layers can be facilitated.
  • a fluid method step is understood as a method step in which a fluid such as, for example, a gas or a liquid can act on the surface of the semiconductor substrate, that is to say in particular on the outer and inner surfaces of the porous layers.
  • a dielectric layer may be formed on the surfaces of the low-porous layers and the high-porous layers.
  • the dielectric layer can serve in particular for the passivation of the surfaces.
  • the semiconductor substrate with the previously formed therein low-porous and highly porous layers can be subjected to a high temperature process step, wherein at temperatures above 700 0 C in an oxygen-containing atmosphere, a silicon dioxide layer (SiO 2 ) on the surfaces of the porous layers grows up homogeneously.
  • a silicon dioxide layer can lead to an effective surface passivation of the porous layers even at low layer thicknesses of less than 10 nm.
  • a silicon nitride layer or an aluminum oxide layer for passivation of the surface can be deposited or in the context of a gas phase diffusion step, a near-surface layer doped with dopants such as phosphorus or boron.
  • a method for the Producing a semiconductor device proposed.
  • the method has the following process steps: (i) forming a thin semiconductor substrate by means of the method described above; (ii) forming doped regions in the semiconductor layer substrate; and (iii) forming electrical contacts on surface regions of the semiconductor layer substrate.
  • a dielectric layer was formed on surfaces of the low-porous layers and the high-porous layers.
  • the exposed areas that are not covered by the dielectric layer can form doped regions in the semiconductor layer substrate or form electrical contacts to them lying regions of the semiconductor layer substrate can be used.
  • a doped layer can be diffused by a gas phase diffusion step in which dopants from a carrier gas can diffuse into the semiconductor material at high temperatures.
  • the dielectric layer previously formed on the surface of the porous layer can act as a diffusion barrier and thus localized diffusion of dopants occurs only in the areas exposed during the separation of the low-porous layer.
  • selectively doped regions can be produced in the punctiform, small, exposed regions, wherein the remaining surface of the semiconductor layer substrate is well passivated by the dielectric layer adjacent thereto.
  • the doped regions may, in the case of an n + -type doping in the exposed point-shaped regions, have a contact resistance to subsequently formed there reduce electrical contacts and form a local BSF (back surface f ⁇ eld).
  • a p-type doping In the case of a p-type doping, a collecting pn junction can be generated and / or a likewise reduced contact resistance can be realized.
  • an aluminum foil is deposited in the previously exposed by the mechanical separation of the low-porous layer exposed areas and subsequently heated.
  • the aluminum foil is heated to a temperature above the eutectic temperature of aluminum in silicon at 577 ° C.
  • the heating of the aluminum foil may result in the formation of aluminum-doped p-type regions in the exposed regions of the porous silicon substrate, since the aluminum forms a liquid eutectic phase with the adjacent silicon.
  • the aluminum-silicon eutectic it may re-solidify and form a strong bond between the aluminum foil and the thin silicon layer substrate.
  • the aluminum foil can thus act as a support for the manufactured thin-film solar cell.
  • the aluminum foil as well as the thin low-porous silicon layer substrate can be flexible, it is possible to "roll off" the foil and the adhered low-porous layer from underlying areas of the semiconductor substrate, thereby stressing the uppermost part of the aluminum foil Layer is concentrated and the stratified detachment can be facilitated.
  • a thin layer is applied to outer regions of a porous semiconductor layer substrate by means of a plasma deposition process and / or a sputter deposition process.
  • a thin aluminum layer which may serve as a metal contact for a solar cell, may be sputtered or a thin silicon nitride layer, which may serve as a barrier during a subsequent diffusion or wet chemical process, may be deposited by a plasma deposition process such as PECVD (Plasma Enhanced Chemical Vapor Deposition) are deposited.
  • a gas pressure may be selected to be sufficiently high that deposition of a thin film on internal surfaces of the porous semiconductor film substrate is largely avoided.
  • a gas pressure can be chosen so high that the free path lengths of particles within the gas are so small that the particles can essentially no longer penetrate into the pores of the porous layer, but only to a coating of the outer regions
  • the porous layer comes to stay inside areas of the porous layer largely uncoated.
  • Fig. 1 shows an arrangement with which the method according to an embodiment of the invention can be performed.
  • Fig. 2 shows an alternative arrangement with which the method according to an embodiment of the invention can be carried out.
  • Fig. 3 illustrates a sequence in steps of a method according to an embodiment of the invention.
  • Fig. 4 shows an electron micrograph of a porous silicon layer structure produced by a method according to an embodiment of the present invention.
  • FIG. 5 shows an electron micrograph of an alternative silicon layer structure formed by a method according to an embodiment of the invention, in which the individual layers are detached from one another.
  • FIG. 6 is an enlarged electron micrograph of a silicon layer substrate formed by a method according to one embodiment of the invention.
  • Fig. 7 shows a schematic representation of the semiconductor layer substrate, which was formed according to an alternative embodiment of the invention and in the additional Procedural steps were performed.
  • FIGS. 1 and 2 devices are presented with which embodiments of the method according to the invention can be performed.
  • a semiconductor substrate 1 is supported horizontally on an electrode 9.
  • the electrode 9 has a plexiglass plate over which thin platinum wires are stretched. Thus, the electrode 9 is largely transparent.
  • a 5% hydrofluoric acid etching solution 7 is filled in an upwardly and downwardly open vessel 15 in an upwardly and downwardly open vessel 15, a 5% hydrofluoric acid etching solution 7 is filled.
  • a sealing O-ring 17 which is arranged between the bottom of the vessel 15 and the semiconductor substrate 1, leakage of the etching solution 7 is prevented.
  • a second electrode 11 is immersed in the etching solution 7.
  • the two electrodes 9, 11 are connected to a controller 13, wherein the controller 13 may vary a voltage applied between the electrodes 9, 11 voltage.
  • a lamp 19 is arranged to illuminate the semiconductor substrate 1 through the substantially transparent first electrode 9 from behind.
  • the lamp 19 is also connected to the controller 13, wherein the controller 13 is adapted to vary the brightness or the emitted light intensity of the lamp 19.
  • a hydrofluoric acid-containing etching solution 7 is contained in a vessel 15.
  • a semiconductor substrate 1 supports vertically at a first electrode 9. Both the first electrode 9 and a second platinum electrode 11 are immersed in the etching solution 7. Both electrodes 9, 11 are in turn supplied with a voltage Control 13 connected.
  • a tunnel 21 serves to homogenize the electric field extending between the two electrodes 9, 11.
  • a lamp 19 is used to illuminate the semiconductor substrate 1 from the rear through the substantially transparent first electrode 9 and can be varied by means of the controller 13 in their brightness.
  • a semiconductor substrate 1 in the form of an n-type silicon wafer of the crystal direction 100 is provided and brought into contact with the etching solution 7 on its upper surface. Since no light has yet been radiated from the lamp 19 onto the wafer 1, the etching current between the electrodes 9, 11 and thus the etching intensity is initially negligibly small.
  • step (b) the lamp is turned on at time ti and initially held at low light intensity for between about 10 and 60 minutes. It comes during this Phase to a low etching current with a typical current density in the range of 1 to 10 mA / cm 2 .
  • the voltage applied between the electrodes 9, 11 is in the range of 0.5 to 5 V.
  • the etching process begins at the contacting with the etching solution 7 surface of the semiconductor substrate 1 in areas that were either previously defined, for example by means of photolithography, in that adjacent regions have been protected by an etching barrier layer, or in which natural nucleation nuclei exist on the substrate surface 1.
  • narrow channels 31 Due to the hitherto only low etching current, narrow channels 31 with a diameter of approximately 0.5 to 5 ⁇ m are etched into the substrate surface during this etching phase. The channels are largely perpendicular to the surface of the substrate 1.
  • a first, upper, low-porous layer 33 is generated.
  • the duration during which the illumination and thus the etching current is kept so low is selected so that the thickness of the produced low-porous layer 33 corresponds to a desired thickness of a semiconductor layer substrate to be formed.
  • Typical desired thicknesses are in the range of 10 - 50 microns. Typical etch times are 10 to 60 minutes for this.
  • the light intensity I radiated by the lamp 19 is increased.
  • the light intensity can be increased abruptly or successively over a period of a few minutes, wherein the type of increasing a resulting surface structure of the porous layer produced can be influenced.
  • the highly porous layer 35 In this highly porous layer 35, only a small amount of semiconductor material remains in the regions between adjacent etched channels. Thus, the highly porous layer 35 has a reduced mechanical stability and can therefore at a subsequent separation process, in which the low-porous layer 33 is to be separated, serve as a predetermined breaking point.
  • step (d) the illumination intensity is reduced again, so that again thinner channels form and a further low-porous layer 37 is formed.
  • the illumination intensity can be amplified again and a further highly porous layer 39 can be formed.
  • the method steps (d) and (e) can be repeated several times, resulting in a layer sequence of low-porous layers and adjoining highly porous layers.
  • etching solution in the narrow channels of the porous layers can deteriorate with increasing depth of the channels and thus decrease the etching rates
  • appropriate measures can be taken to lower the low-porous and high-porous layers with a similar structure and thickness as the higher layers form.
  • a wetting agent may be added to the etching solution, the light intensity or etching times may be adjusted accordingly, or the concentration of the etching solution used may be varied.
  • the desired structure After the desired structure has been formed by a plurality of contiguous low-porous layers and high-porous layers in the semiconductor substrate, it is removed from the etching solution, rinsed in deionized water and cleaned and then dried.
  • advantage is taken of the fact that the plurality of stacked low-porous layers through the intervening highly porous Layers are sufficiently interconnected and stabilized.
  • the stack of low porous layers can thus be further processed together with the remaining unetched semiconductor substrate in a simple manner as a whole.
  • the entire semiconductor substrate are subjected together with the etched in layer structures of a high-temperature step in an optional process step (f), wherein the semiconductor substrate is an oxygen-containing gas atmosphere at high temperatures above 700 0 C is exposed.
  • the surface of the silicon substrate is oxidized and a thin silicon dioxide layer 45 (SiO 2 ) is formed. Since the hot oxygen-containing gas can easily penetrate into the cavities of the porous layers 33, 35, 37, 39, the entire surface of the porous layers is covered with a thin oxide layer 45 having a thickness of a few nm.
  • the thin oxide layer acts as a surface passivation.
  • the individual low-porous layers 33, 37 are then mechanically separated from one another.
  • a carrier substrate 41 can be adhered to an uppermost low-porous layer 33.
  • the carrier substrate together with the low-porous layer 33 adhered thereto may then be subjected to a mechanical force, so that the webs interconnecting the adjacent low-porous layers 33, 37 within a highly porous layer 35 will break and thus the upper low Dissolve porous layer 33.
  • the carrier substrate 41 can be selected, for example as a transparent glass plate, so that it can continue to be used as a solar cell as a carrier substrate during subsequent method steps or during a subsequent use of the low-porous layer.
  • the carrier substrate 41 can be released again from the low-porous layer 33 in a later method step.
  • exposed areas 43 which are not covered by the previously deposited silicon dioxide layer 45, form at the break edges within the respective highly porous layers 35, 39. As will be described below, these exposed regions can be advantageously used for the subsequent formation of point contacts or locally diffused regions.
  • the process step (g) of separating the uppermost low-porous layer can be repeated several times until all previously produced low-porous layers 33, 37 have been separated from the semiconductor substrate 1.
  • each show an electron micrograph of a silicon substrate, on the surface thereof with a method according to an embodiment of the invention, a plurality of superimposed low-porous layers 33, 37 and between each adjacent highly porous layers 35, 39 can be seen formed adjacent low-porous layers.
  • FIG. 4 shows a transverse fracture through a sample with randomly arranged pores or channels.
  • FIG. 5 shows an oblique view of a rupture of a macroporous sample with regularly arranged pores, wherein a checkerboard-like pattern was defined by means of photolithography on a surface of a silicon wafer serving as a starting substrate prior to the etching.
  • the layer structure of the fracture pattern shown in FIG. 5 indicates that the low-porous layers 33, 37 are individually detachable.
  • FIG. 6 shows an electron micrograph of a single, detached, low-porous layer 33, as it can subsequently serve as a semiconductor layer substrate for further processing into a semiconductor component, for example a thin solar cell.
  • the macroporous structure with pores in the order of a few microns is easy to see.
  • the surface of the low-porous layer has some surface texture which, when used as a substrate for a solar cell, can cause a desired reduction in reflection losses. Due to the manufacturing process, this surface texture is automatically generated when forming the low-porous layer and does not require additional process steps.
  • a thin aluminum foil 51 is used as the carrier substrate 41 for separating the individual low-porous layers 37.
  • the aluminum foil 51 is brought into mechanical contact with the outermost low-porous layer 37 and heated to a temperature of heated above 577 ° C.
  • the hot aluminum foil 51 comes into direct contact with the silicon material. In these areas, a local eutectic phase of an aluminum-silicon mixture is formed.
  • point contacts 47 in which the aluminum-enriched silicon of the porous layer 37 is in good mechanical and electrical contact with the aluminum foil 51 form locally in the previously exposed regions 43.
  • the mechanical contact may be used to tear off the low-porous layer 37 from an underlying low-porous layer using the high-porous layer therebetween.
  • the flexible aluminum foil 51 can be pulled rollingly against the semiconductor substrate 1, similar to the careful release of an adhesive strip from a substrate.
  • doped regions 49 which can serve, for example, as an emitter of a solar cell, can be generated by diffusion of dopants from a gas phase.
  • the silicon oxide layer 45 can serve as a diffusion barrier during the diffusion step, so that underlying areas are protected.
  • a difficulty in using a macroporous semiconductor layer 37 as a substrate for the fabrication of semiconductor devices may be that the layer 37 is perforated by the pores 31.
  • the layer 37 is perforated by the pores 31.
  • one way to do this is to use plasma or sputtering processes that operate at such high pressure take place that the plasma can not act in the thin pores or channels 31.
  • a plasma 55 can be ignited, out of which a silicon nitride layer 53 deposits on the outer surface of the macroporous layer 37.
  • the plasma can not act within the pores of the porous layer 37, so that both the pores and the plasma opposite surface of the porous layer 37 are not covered by the silicon nitride.
  • Such a silicon nitride layer 53 which is deposited selectively only on an outer surface of the porous layer 37, can serve, for example, as a diffusion barrier or as an etching barrier during subsequent process steps.
  • a full-surface diffusion of one side of the macroporous layer 37 can be realized by growing a thermal oxide after the application of the silicon nitride layer 53. This thermal oxide also covers the surface of the macroporous layer within the pores or channels 31. After selectively removing the silicon nitride layer 53, the oxide layer may act as a diffusion barrier during subsequent gas phase diffusion.
  • process steps described with reference to FIG. 7 can each also be carried out individually, that is to say, not in combination with the other process steps.
  • process steps and manufacturing processes known to those skilled in the art of semiconductor device technology may also be combined with the method of forming semiconductor layer substrates described herein.
  • a macroporous multilayer with stacked low-porous layers 33, 37 and interposed highly porous Layers 35, 39 produced.
  • the porous layers are formed by electrochemical etching, wherein the etching rate is increased periodically by varying an etching current and then lowered again.
  • the entire surface of the macroporous multilayer can be subjected to a fluid process step.
  • the entire surface can be passivated with a thin dielectric layer 45.
  • the individual low-porous layers 33, 37 of the multilayer are successively detached from one another, with the high-porous layers 35, 39 lying between them serving as predetermined breaking points.
  • passivated thin monocrystalline silicon layers with local openings 43 can be produced in the passivating dielectric layer 45, wherein the exposed local openings 43 can be used in a later process step for the formation of point contacts 43 or for the formation of punctiform emitter regions.

Abstract

Es wird ein Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten beschrieben, bei dem in einem bereitgestellten Halbleitersubstrat (1) abwechselnd niedrig-poröse Schichten (33, 37) und hoch-poröse Schichten (35, 39) durch elektrochemisches Ätzen ausgebildet werden können. Der derart entstandene Mehrfachschichtenstapel kann anschließend als Gesamtheit weiteren Prozessierungsschritten unterzogen werden. Beispielsweise kann auf der gesamten Oberfläche der niedrig-porösen Schichten (33, 37) und hoch-porösen Schichten (35, 39) eine passivierende Dielektrikumschicht (45) ausgebildet werden. Anschließend können die niedrig-porösen Schichten nacheinander voneinander mechanisch getrennt werden, wobei die dazwischen liegenden hoch-porösen Schichten jeweils als Sollbruchstelle dienen können. Mit wenigen Prozessschritten lassen sich so eine Vielzahl von dünnen Halbleiterschichtsubstraten in Form von niedrig-porösen Schichten (33, 37) einschließlich einer guten Oberflächenpassivierung sowie einer reflexionsmindernden Oberflächentextur bilden. Die derart erzeugten Halbleiterschichtsubstrate können beispielsweise für die Herstellung von Halbleiterbauelementen wie zum Beispiel dünnen Solarzellen verwendet werden.

Description

Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten sowie Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere einer Solarzelle, mit einem solchen
Halbleiterschichtsubstrat
GEBIET DER ERFINDUNG
Die Erfindung betrifft ein Verfahren zum Bilden eines oder mehrerer dünner Halbleiterschichtsubstrate. Die Erfindung betrifft ferner ein Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere einer Solarzelle, mit einem solchen Halbleiterschichtsubstrat.
HINTERGRUND DER ERFINDUNG
Halbleitersubstrate, mit denen Halbleiterbauelemente hergestellt werden, werden herkömmlich meist in Form von Halbleiterwafern bereitgestellt. Solche Wafer weisen meist eine Dicke von 100-500 μm auf und werden herkömmlich durch Zersägen eines Halbleitermaterialblocks, beispielsweise eines Siliziumeinkristalls, in dünne Scheiben hergestellt.
Um die Kosten bei der Herstellung von Halbleiterbauelementen senken zu können, kann es vorteilhaft sein, Halbleitersubstrate mit einer geringeren Dicke, beispielsweise weniger als RAK:juh 100 μm und vorzugsweise weniger als 50 μm bereitzustellen. Es können beispielsweise Halbleitersubstrate in Form von epitaktisch abgeschiedenen Dünnschichten mit einer Dicke von wenigen Mikrometern bei der Fertigung von Halbleiterbauelementen verwendet werden. Allerdings ist die elektronische Qualität solcher Halbleiterdünnschichten häufig erheblich schlechter als diejenige eines einkristallinen Halbleitersubstrates. Außerdem kann die Erzeugung von qualitativ hochwertigen Halbleiterdünnschichten mit erheblichem Arbeitsaufwand verbunden sein.
Nachfolgend werden mögliche Merkmale und Vorteile der Erfindung am Beispiel der Bildung eines Halbleitersubstrates im Rahmen der Herstellung einer Silizium-Solarzelle beschrieben. Es wird jedoch daraufhingewiesen, dass die Erfindungsgedanken nicht nur auf Silizium als Halbleitermaterial anwendbar sein sollen, sondern generell auch auf andere Halbleitermaterialien übertragen werden können. Außerdem können die gebildeten Halbleiterschichtsubstrate zwar besonders vorteilhaft zur Herstellung von Solarzellen verwendet werden, da bei der großindustriellen Herstellung von Solarzellen sehr viele Halbleitersubstrate benötigt werden und beispielsweise eine Materialeinsparung durch Bereitstellung dünnerer Substrate zu einer erheblichen Kostenreduktion führen kann. Die Erfmdungsgedanken können aber auch bei der Herstellung anderer Halbleiterbauelemente wie zum Beispiel LEDs, Laserdioden, etc. Anwendung finden.
Für eine Reduktion von Kosten bei der Herstellung von Solarzellenmodulen kann es günstig sein, Solarzellen mit hohen Wirkungsgraden zu verhältnismäßig niedrigen Kosten bereitzustellen. Zur Erreichung hoher Wirkungsgrade hat sich einkristallines Silizium als gut geeignet erwiesen. Außerdem sollten hocheffiziente Solarzellen eine lokale punktförmige Metallisierung zur Bildung der elektrischen Kontakte aufweisen, da an den Kontakten eine erhöhte Rekombination auftreten kann. Die Kosten solcher Solarzellen lassen sich reduzieren, indem der Materialverbrauch gesenkt wird, also sehr dünne Siliziumschichten zum Einsatz kommen. Außerdem kann eine Vereinfachung des Herstellungsprozesses für die Solarzellen zu einer weiteren Kostenreduktion fuhren. Insbesondere kann ein einfacher Prozess zur Ausformung von lokalen Kontakten zu einer Reduzierung der Fertigungskosten beitragen.
Im Stand der Technik sind Verfahren zum Herstellen von Solarzellen auf Basis von kristallinem Silizium bekannt, bei denen auf einem Siliziumsubstrat zunächst eine poröse Siliziumschicht erzeugt wird und anschließend über der porösen Siliziumschicht eine weitere Schicht aus Silizium abgeschieden wird, beispielsweise epitaktisch. Diese weitere Schicht kann anschließend von dem Siliziumsubstrat abgetrennt werden, wobei die zuvor erzeugte poröse Schicht als Sollbruchstelle dient. Die abgetrennte Schicht kann beispielsweise mit einer Dicke von wenigen μm ausgebildet werden und anschließend als Dünnschichtsubstrat für eine Solarzelle dienen, wobei in den nachfolgenden Schritten wesentliche Komponenten der Solarzelle, wie beispielsweise deren Emitter und/oder deren Kontaktmetallisierung, ausgebildet werden können.
Ein solches Verfahren ist beispielsweise in einem Artikel von R. Brendel in Solar Energy, 77, 2004, 969-982 sowie in DE 197 30 975 Al bzw. US 6 645 833 beschrieben. Es nutzt die Tatsache, dass die auf die poröse Schicht aufgebrachte Siliziumdünnschicht vorzugsweise mit der gleichen Kristallstruktur aufwächst, wie das darunter angrenzende Siliziumsubstrat. Wenn das Siliziumsubstrat beispielsweise ein qualitativ hochwertiger einkristalliner Wafer ist, kann auf diese Weise eine qualitativ hochwertige Siliziumdünnschicht erzeugt werden, die dann als Substrat für Solarzellen mit hohem Wirkungsgradpotenzial verwendet werden kann.
Um eine hocheffiziente Solarzelle auf Basis eines solchen Siliziumdünnschichtsubstrates herzustellen, werden meist mittels Fotolithographie, Schattenmasken oder Laserstrukturierung lokale Kontakte an dem Siliziumsubstrat ausgebildet. Zur Erhöhung der Lichtabsorption in der dünnen Siliziumschicht kann diese beispielsweise durch anisotropes Ätzen mit einer Oberfiächentextur in Form zufälliger Pyramiden versehen werden. Allerdings kann es bei mit einer Oberflächentextur versehenen Siliziumdünnschichten schwierig sein, lokale elektrische Kontakte zu bilden. Außerdem wurde beobachtet, dass es durch das Texturieren zu Löchern in der Dünnschicht kommen kann.
ZUSAMMENFASSUNG DER ERFINDUNG
Es kann ein Bedarf an einem Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten sowie an einem Verfahren zum Herstellen eines Halb leiterbaue lementes auf Basis solcher Halbleiterschichtsubstrate bestehen, bei dem die oben genannten Probleme zumindest teilweise überwunden werden. Insbesondere kann ein Bedarf an einem Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, bestehen, bei dem dünne, vorzugsweise einkristalline Halbleiterschichten als Substrat für das Halbleiterbauelement erzeugt werden, wobei solche Substrate vorzugsweise sowohl eine ausreichend hohe elektronische Qualität wie auch eine für eine Oberfläche von Solarzellen wünschenswerte Oberflächentextur aufweisen sollten, und wobei auf Basis solcher Substrate in einfacher und kostengünstiger Weise Halbleiterbauelemente, insbesondere Solarzellen, gefertigt werden können.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bilden eines oder mehrerer dünner Halbleiterschichtsubstrate vorgeschlagen. Das Verfahren weist die folgenden Verfahrensschritte auf:
(a) Bereitstellen eines Halbleitersubstrates;
(b) Ausbilden einer oberen niedrig-porösen Schicht an einer Oberfläche des Halbleitersubstrats;
(c) Ausbilden einer hoch-porösen Schicht unterhalb der niedrig-porösen Schicht; optional: (d) Ausbilden einer weiteren niedrig-porösen Schicht unterhalb der zuvor ausgebildeten hoch-porösen Schicht; optional: (e) Ausbilden einer weiteren hoch-porösen Schicht unterhalb der zuvor ausgebildeten niedrig-porösen Schicht, wobei die porösen Schichten, d.h. die zuvor ausgebildeten hoch-porösen und niedrig-porösen Schichten, jeweils durch elektrochemisches Ätzen des Halbleitersubstrates in einer Ätzlösung ausgebildet werden; und (f) mechanisches Abtrennen der oberen niedrig-porösen Schicht und danach, optional, mechanisches Abtrennen der weiteren niedrig-porösen Schicht von dem Halbleitersubstrat, wobei die hoch-porösen Schichten jeweils als Sollbruchstelle dienen.
Die vorliegende Erfindung kann als auf der folgenden Idee basierend angesehen werden:
In einem Halbleitersubstrat wie beispielsweise einem Siliziumwafer können nacheinander abwechselnd niedrig-poröse Schichten und hoch-poröse Schichten durch elektrochemisches Ätzen ausgebildet werden. Jede der niedrig-porösen Schichten kann anschließend nacheinander von der jeweils darunterliegenden niedrig-porösen Schicht bzw. von dem Substrat abgelöst werden, indem sie mechanisch voneinander getrennt werden, wobei ausgenutzt wird, dass die dazwischen liegende hoch-poröse Schicht als Sollbruchstelle dienen kann. Die hoch-poröse Schicht kann dabei derart ausgebildet sein, dass nur noch wenige dünne Stege eine mechanische Verbindung zwischen den benachbarten niedrig-porösen Schichten ausbilden und dass diese wenigen Stege bei mechanischer Krafteinwirkung leicht brechen können und so die beiden niedrig-porösen Schichten bzw. die niedrig-poröse Schicht und das Substrat voneinander mechanisch getrennt werden können. Auf diese Weise können mit einfachen Prozessierungsschritten, die nur wenig Prozessierungsaufwand mit sich bringen und gegebenenfalls mehrfach wiederholt werden können, vorzugsweise eine Vielzahl von dünnen Halbleiterschichtsubstraten aus ursprünglich einem einzigen Halbleitersubstrat erzeugt werden. Jedes einzelne dieser Halbleiterschichtsubstrate kann aus einer der niedrigporösen, vorzugsweise makro-porösen Schichten bestehen und insbesondere aufgrund der Porosität dieser Schichten eine gewünschte Oberflächentexturierung aufweisen, ohne dass hierzu zusätzliche Arbeitsschritte notwendig wären. Die Qualität des Halbleitermaterials entspricht dabei im Wesentlichen der Qualität des als Ausgangsprodukt verwendeten Halbleitersubstrates, das heißt, wenn ein hoch qualitatives Halbleitersubstrat beispielsweise in Form eines einkristallinen Siliziumwafers verwendet wird, werden auch die erzeugten dünnen, vorzugsweise makroporösen Halbleiterschichtsubstrate eine hohe Materialqualität und insbesondere eine einkristalline Struktur aufweisen.
Wie weiter unten mit Bezug auf spezifische Ausführungsformen der Erfindung noch genauer beschrieben werden wird, kann hierbei vorteilhaft ausgenutzt werden, dass die Mehrzahl von zuvor ausgebildeten niedrig-porösen Schichten vor dem mechanischen Abtrennen der einzelnen niedrig-porösen Schichten mechanisch miteinander verbunden sind und somit das Halbleitersubstrat mit den darauf befindlichen porösen Schichten einfach gehandhabt und in weiteren Prozessschritten behandelt werden kann. Beispielsweise kann das gesamte Halbleitersubstrat einschließlich der porösen Schichten einem Oxidationsprozess unterzogen werden, bei dem an der gesamten Oberfläche ein dünnes Oxid gebildet wird. Dieses Oxid kann die Halbleiteroberfiäche gut passivieren. Auf diese Weise kann durch einen einzigen Oxidationsprozess eine Vielzahl von anschließend voneinander zu trennenden niedrigporösen Schichten gleichzeitig oberfiächenpassiviert werden.
Außerdem kann ausgenutzt werden, dass beim mechanischen Abtrennen benachbarter niedrig-poröser Schichten bzw. einer niedrig-porösen Schicht von dem angrenzenden Substrat an den Bruchstellen innerhalb der hoch-porösen Schichten Bereiche entstehen, die nicht mit einem zuvor ausgebildeten Oxid bedeckt sind. Diese freiliegenden Bereiche können bei späteren Prozessierungsschritten beispielsweise zur Ausbildung lokaler elektrischer Kontakte oder zur Bildung von lokalen diffundierten Bereichen gezielt genutzt werden.
Beim Erzeugen der ersten niedrig-porösen Schicht mit zufällig angeordneten Poren kann eine Nukleationsphase zur Bildung von Ätzkeimen nötig sein, beispielsweise indem Ätzkeime fotolithographisch vordefiniert werden. Nach einem Ablösen der niedrig-porösen Schicht und Wiederverwenden des Substrats können durch den letzten Ätzvorgang bereits Nukleationskeime auf der Oberfläche vorhanden. Der Aufwand für die Bildung von Ätzkeimen kann daher bei nachfolgenden Ätzvorgängen eingespart werden.
Mögliche Merkmale und Vorteile von Ausführungsformen des erfmdungsgemäßen Verfahrens werden im Anschluss detaillierter beschrieben:
Bei dem bereitgestellten Halbleitersubstrat (Prozessschritt (a)) kann es sich um ein Substrat aus einem beliebigen Halbleitermaterial wie beispielsweise Silizium (Si), Germanium (Ge), Galliumarsenid (GaAs), etc. handeln. Das Halbleitersubstrat kann in Form eines Wafers bereitgestellt werden und kann eine erhebliche Dicke von mehreren 100 μm aufweisen. Es werden insbesondere Halbleitersubstrate aus einem Halbleitermaterial hoher elektronischer Qualität wie zum Beispiel ein einkristalliner Siliziumwafer bevorzugt. Wie weiter unten noch detaillierter erklärt werden wird, hat sich herausgestellt, dass das Verfahren sich insbesondere auf Halb leitersubstraten vom n-Halbleitertyp vorteilhaft realisieren lässt.
Anschließend werden in das Halbleitersubstrat eine niedrig-poröse Schicht und eine hochporöse Schicht oder, alternativ, mehrfach abwechselnd niedrig-poröse und hoch-poröse Schichten eingeätzt (Prozessschritte (b) bis (e)). Vorzugsweise wird mit dem Ausbilden einer oberen niedrig-porösen Schicht an einer Oberfläche des Halbleitersubstrats begonnen und anschließend unterhalb dieser niedrig-porösen Schicht eine hoch-poröse Schicht eingeätzt.
Es wird daraufhingewiesen, dass die Begriffe „oberhalb" und „unterhalb" nicht einschränkend auszulegen sind und insbesondere keine geometrische Richtung, sondern vielmehr eine Reihenfolge der Ausbildung der einzelnen porösen Schichten beschreiben sollen, wobei davon ausgegangen wird, dass die porösen Schichten sukzessive von oben nach unten in das Halbleitersubstrat eingebracht werden. Bei der realen Prozessierung kann die Ätzrichtung durchaus anders sein, beispielsweise von unten nach oben oder von links nach rechts. Die niedrig-porösen Schichten weisen eine geringere Porosität auf als die hoch-porösen Schichten. Unter der Porosität einer Schicht soll dabei ein Verhältnis des aufsummierten Volumens aller Poren innerhalb einer Schicht zu einem Gesamtvolumen der Schicht verstanden werden. Mit anderen Worten ist die Porosität einer Schicht umso größer, je mehr Poren darin enthalten sind und je größer die Poren sind. Eine niedrig-poröse Schicht kann eine Porosität von weniger als 40%, stärker bevorzugt weniger als 10% aufweisen. Eine hochporöse Schicht kann eine Porosität von zwischen 20 und 100%, vorzugsweise zwischen 40% und 98%, stärker bevorzugt zwischen 80% und 95% aufweisen. Versuche haben ergeben, dass hoch-poröse Schichten bei einer zu geringen Porosität schlecht als Sollbruchstelle beim anschließenden Abtrennvorgang dienen können. Wird die Porosität der hoch-porösen Schichten zu hoch gewählt, besteht ein Risiko, dass die benachbarten niedrig-porösen Schichten sich willkürlich voneinander abtrennen, was dem Wunsch, das Halbleitersubstrat mitsamt allen darauf erzeugten niedrig-porösen Schichten zunächst als Einheit handhaben zu können, zuwiderlaufen könnte. Allerdings könnten in hoch-porösen Schichten gezielt Bereiche mit einer geringeren Porosität vorgesehen werden, z.B. am Rand eines Substrates, die für einen Zusammenhalt benachbarter niedrig-poröser Schichten sorgen können.
Die porösen Schichten werden in dem Halbleitersubstrat durch elektrochemisches Ätzen erzeugt, beispielsweise indem eine Oberfläche des Halbleitersubstrates mit einer Ätzlösung in Kontakt gebracht wird und gleichzeitig eine elektrische Spannung zwischen der Substratoberfläche und der Ätzlösung angelegt wird. Mit anderen Worten liegen die Oberfläche des Halbleitersubstrates und die Ätzlösung auf unterschiedlichen elektrischen Potentialen. Bei geeigneter Polung der angelegten Spannung kann es zu einer elektrochemischen Reaktion kommen, die zu einem Ätzen der Substratoberfläche insbesondere lokal an Nukleationszentren führen kann. Bei der elektrochemischen Reaktion kann es zu einem lokalen Aufoxidieren der Substratoberfläche und zu einem quasigleichzeitigen Wegätzen der aufoxidierten Substratoberfläche durch die benetzende Ätzlösung kommen. Da dieser Vorgang generell nicht homogen abläuft, sondern sich auf Nukleationskeime konzentriert, kann es zu einem inhomogenen Ätzen der Substratoberfläche kommen, bei dem Kanäle weitgehend senkrecht zur Substratoberfläche in das Substrat eingeätzt werden, wodurch eine poröse Schicht gebildet werden kann.
Es wurde beobachtet, dass eine Stärke des elektrochemischen Ätzvorgangs insbesondere davon abhängen kann, wie viele positive Ladungsträger (auch als „Löcher" oder freie Zustände im Valenzband des Halbleitermaterials bezeichnet) an der Substratoberfläche zur Verfügung stehen. Bei p-Typ-Halbleitersubstraten sind die Löcher die Majoritätsladungsträger und eine Ätzaktivität hängt während des elektrochemischen Ätzens hauptsächlich von einer zwischen dem Halbleitersubstrat und der Ätzlösung angelegten elektrischen Spannung ab. Bei einem n-Typ-Halbleitersubstrat sind die Löcher hingegen die Minoritätsladungsträger. Bei einem solchen n-Typ-Substrat kann die Menge der für einen elektrochemischen Ätzvorgang zur Verfügung stehenden Löcher stark durch ein Beleuchten des Halbleitersubstrats und die damit einhergehende Generation von Ladungsträgerpaaren (Elektronen und Löcher) beeinflusst werden. Mit anderen Worten lässt sich beim elektrochemischen Ätzen poröser Schichten in n-Typ-Substraten die Porosität neben der angelegten elektrischen Spannung wesentlich durch die Intensität einer gleichzeitig erfolgenden Beleuchtung steuern.
Zum alternierenden Ausbilden von niedrig-porösen Schichten und hoch-porösen Schichten können somit die ein elektrochemisches Ätzen beeinflussenden Parameter abwechselnd so eingestellt werden, dass es zur Bildung einer niedrig-porösen Schicht zu einer niedrigen Ätzrate kommt und zur Bildung einer hoch-porösen Schicht zu einer hohen Ätzrate. Unter der Ätzrate kann hierbei die Menge aufgelösten Materials pro Zeiteinheit verstanden werden.
Beispielsweise kann bei einem n-Typ-Halbleitersubstrat durch Beleuchtung mit niedriger Lichtintensität ein geringer Ätzstrom und somit eine geringe Ätzrate bewirkt werden, so dass nur kleine Poren gebildet werden, wohingegen zur anschließenden Bildung der hoch-porösen Schicht das Halbleitersubstrat mit einer höheren Lichtintensität beleuchtet wird, so dass es zu einem höheren Ätzstrom und somit zur Bildung größerer Poren kommt. Da sich die Poren z. B. bei einem Siliziumwafer der 100-Kristallrichtung stets bevorzugt senkrecht zur Oberfläche des Halbleitersubstrates ausbilden, kann auf diese Weise eine Sequenz von abwechselnd ausgebildeten niedrig-porösen Schichten und hoch-porösen Schichten erzeugt werden.
Vorzugsweise werden während des elektrochemischen Ätzens Einflussparameter, die die Stärke und Geschwindigkeit des elektrochemischen Ätzvorgangs beeinflussen, wie zum Beispiel eine zwischen dem Halbleitersubstrat und der Ätzlösung anliegende Spannung, eine Beleuchtung des Halbleitersubstrates, ein Halbleitertyp und eine Dotierungskonzentration innerhalb des Halbleitersubstrates, eine Konzentration ätzender Substanzen wie zum Beispiel Flusssäure (HF) innerhalb der Ätzlösung und/oder eine Temperatur der Ätzlösung, derart gewählt, dass zumindest die hoch-poröse Schicht mit einer makroporösen Struktur ausgebildet wird. Unter einer makroporösen Struktur wird dabei nach IUPAC (International Union of Pure and Applied Chemistry) eine Schicht mit einer durchschnittlichen Porengröße von mehr als 50 nm verstanden. Eine makroporöse Struktur der hoch-porösen Schicht kann vorteilhaft sein für deren Funktion als Sollbruchstelle während des nachfolgenden Abtrennvorganges. Auch die niedrig-poröse Schicht soll vorzugsweise mit einer makroporösen Struktur ausgebildet sein, das heißt, die Porengröße kann auch bei der niedrigporösen Schicht verhältnismäßig groß sein, wobei jedoch der Durchmesser der Poren geringer sein kann als in der hoch-porösen Schicht. Eine grobe makroporöse Struktur in der niedrig - porösen Schicht kann im Vergleich zu einer mesoporösen Struktur mit gleicher Porosität den Vorteil einer kleineren Oberfläche und somit einer geringeren Oberflächenrekombination aufzuweisen.
Vorzugsweise ist der Ätzlösung ein Benetzungsmittel beigefügt. Dieses Benetzungsmittel kann bewirken, dass die eigentlichen ätzenden Substanzen der Ätzlösung die Oberfläche des Halbleitersubstrates während des Ätzvorgangs gleichmäßig benetzen können. Dies kann insbesondere in den ausgedehnten Kanälen innerhalb der porösen Schichten von Vorteil sein. Es wurde auch beobachtet, dass manche Benetzungsmittel die Viskosität der Ätzlösung herabsetzen können und somit ein Eindringen bzw. ein Zirkulieren von Ätzlösung in bereits zuvor geätzten porösen Schichten erleichtern können. Außerdem können sich Gasbläschen, die sich während des Ätzvorgangs bilden können, aufgrund des Benetzungsmittels einfach von der Oberfläche des Halbleitersubstrats lösen. Als Benetzungsmittel kann beispielsweise Ethanol (C2H6O) oder Essigsäure (CH2H4O2) verwendet werden.
Vorzugsweise können Einflussparameter während des elektrochemischen Ätzens der mehreren porösen Schichten derart angepasst werden, dass die Porenstruktur und/oder die Schichtdicke der nacheinander gebildeten niedrig-porösen Schichten im Wesentlichen gleich bleiben. Da sich die Zusammensetzung der Ätzlösung im Verlauf des Ätzvorgangs ändern kann und da insbesondere die Zirkulation von Ätzlösung innerhalb von Poren bereits geätzter poröser Schichten eingeschränkt sein kann und daher der Austausch von Ätzlösung tiefer im Inneren bereits geätzter poröser Schichten begrenzt sein kann, kann es während des sukzessiven Ausbildens der verschiedenen porösen Schichten notwendig sein, die Ätzparameter, insbesondere die Intensität der Beleuchtung des Substrates während des Ätzens, derart anzupassen, dass die Ätzraten und somit die resultierenden Ätzstrukturen im Wesentlichen unverändert bleiben. Damit kann erreicht werden, dass die niedrig-porösen Schichten, die später nach dem mechanischen Abtrennen die gewünschten dünnen Halbleiterschichtsubstrate bilden sollen, alle im Wesentlichen gleiche mechanische und elektronische Eigenschaften aufweisen.
Die Dauer des Ätzvorgangs wird unter Berücksichtigung der aktuell eingestellten Ätzrate vorzugsweise so gewählt, dass die niedrig-porösen Schichten mit einer Schichtdicke von 5 - 100 μm, vorzugsweise 10 - 30 μm gebildet werden, wohingegen die hoch-porösen Schichten lediglich mit einer Dicke von 0,5 μm - 20 μm, vorzugsweise 1 μm - 5 μm, ausgebildet werden.
Um eine obere niedrig-poröse Schicht mechanisch von einer darunterliegenden niedrigporösen Schicht bzw. von dem Halbleitersubstrat abzutrennen, kann beispielsweise eine mechanische Kraft direkt auf die niedrig-poröse Schicht ausgeübt werden. Beispielsweise kann ein Trägersubstrat, zum Beispiel aus Glas, an eine außen liegende niedrig-poröse Schicht angehaftet oder gebondet werden. Zu diesem Zweck kann ein Verfahren, wie es beispielsweise bei der Modulverkapselung eingesetzt wird, oder ein Sol-Gel- Verfahren verwendet werden. Das Trägersubstrat kann dann mit der daran anhaftenden, außen liegenden, niedrig-porösen Schicht von der darunterliegenden niedrig-porösen Schicht bzw. dem Substrat abgehoben oder abgerissen werden, wobei die zuvor dazwischen erzeugte hochporöse Schicht als Sollbruchstelle dienen kann, entlang der sich der Abtrennvorgang vollzieht.
Vorzugsweise kann als Trägersubstrat eine flexible Folie, beispielsweise eine Aluminiumfolie, eingesetzt werden. Die Folie kann dann mitsamt der daran anhaftenden außen liegenden niedrig-porösen Schicht durch abrollendes Abziehen von der darunterliegenden Schicht abgerissen werden. Dadurch kann der mechanische Stress in der jeweils obersten, an der Folie anhaftenden niedrig-porösen Schicht und der daran angrenzenden hoch-porösen Schicht konzentriert werden und das schichtweise Ablösen der niedrig-porösen Schichten kann erleichtert werden.
Neben der Möglichkeit, eine Vielzahl von dünnen Halbleiterschichtsubstraten in Form von nacheinander abgetrennten niedrig-porösen Schichten aus einem einzigen Halbleitersubstrat und mit Hilfe eines einzelnen elektrochemischen Ätzschrittes mit variierenden Ätzparametern erhalten zu können, ermöglicht das vorgeschlagene Verfahren auch, die Vielzahl von niedrigporösen Schichten vor dem mechanischen Trennen der einzelnen niedrig-porösen Schichten einem gemeinsamen Verfahrensschritt zu unterziehen. Hierbei kann es insbesondere von Interesse sein, die bereits ausgebildeten porösen Schichten noch vor deren mechanischem Trennen einem Fluid- Verfahrensschritt zu unterziehen. Unter einem Fluid- Verfahrensschritt wird hierbei ein Verfahrensschritt verstanden, bei dem ein Fluid wie zum Beispiel ein Gas oder eine Flüssigkeit auf die Oberfläche des Halbleitersubstrates, das heißt insbesondere auf die außen liegenden und innen liegenden Oberflächen der porösen Schichten, einwirken kann. Durch einen solchen Fluid- Verfahrensschritt kann beispielsweise die gesamte Oberfläche der porösen Schichten mit einer zusätzlichen Schicht beschichtet werden.
Beispielsweise kann in einem solchen Fluid- Verfahrensschritt eine dielektrische Schicht auf den Oberflächen der niedrig-porösen Schichten und der hoch-porösen Schichten ausgebildet werden. Die dielektrische Schicht kann insbesondere zur Passivierung der Oberflächen dienen.
In einer konkreten Ausgestaltung kann das Halbleitersubstrat mit den zuvor darin ausgebildeten niedrig-porösen und hoch-porösen Schichten einem Hochtemperatur- prozessschritt unterzogen werden, bei dem bei Temperaturen von oberhalb 700 0C in einer sauerstoffhaltigen Atmosphäre eine Siliziumdioxidschicht (SiO2) an den Oberflächen der porösen Schichten homogen aufwächst. Eine solche Siliziumdioxidschicht kann bereits bei geringen Schichtdicken von weniger als 10 nm zu einer effektiven Oberflächenpassivierung der porösen Schichten führen.
Alternativ kann durch den Fluid- Verfahrensschritt auch beispielsweise eine Siliziumnitridschicht oder eine Aluminiumoxidschicht zur Passivierung der Oberfläche abgeschieden werden oder im Rahmen eines Gasphasendiffusionsschrittes eine oberflächennahe Schicht mit Dotanden wie zum Beispiel Phosphor oder Bor dotiert werden.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleiterbauelementes vorgeschlagen. Das Verfahren weist hierbei neben möglicherweise weiteren Prozessschritten folgende Prozessschritte auf: (i) Bilden eines dünnen Halbleitersubstrates mittels des oben beschriebenen Verfahrens; (ii) Ausbilden von dotierten Bereichen in dem Halbleiterschichtsubstrat; und (iii) Ausbilden von elektrischen Kontakten an Oberflächenbereichen des Halbleiterschichtsubstrates.
Wenn hierbei während des Bildens des dünnen Halbleitersubstrates, wie es zuvor beschrieben wurde, vor dem Abtrennen der als Halbleitersubstrat dienenden niedrig-porösen Schicht (Verfahrensschritt (f)) eine dielektrische Schicht auf Oberflächen der niedrig-porösen Schichten und der hoch-porösen Schichten ausgebildet wurde, kann die beim mechanischen Abtrennen der niedrig-porösen Schicht im Bereich der als Sollbruchstelle dienenden hochporösen Schicht entstehenden frei liegenden Bereiche, die nicht von der dielektrischen Schicht bedeckt sind, zum Ausbilden von dotierten Bereichen in dem Halbleiterschichtsubstrat oder zum Ausbilden von elektrischen Kontakten an den frei liegenden Bereichen des Halbleiterschichtsubstrates genutzt werden.
In den frei liegenden Bereichen kann beispielsweise durch einen Gasphasendiffusionsschritt, bei dem Dotanden aus einem Trägergas bei hohen Temperaturen in das Halbleitermaterial eindiffundieren können, eine dotierte Schicht eindiffundiert werden. Hierbei kann ausgenutzt werden, dass die auf der Oberfläche der porösen Schicht vorher ausgebildete dielektrische Schicht als Diffusionsbarriere wirken kann und es somit nur in den beim Abtrennen der niedrig-porösen Schicht frei gelegten Bereichen lokal zu einem Eindiffundieren von Dotanden kommt. Auf diese Weise können in den punktförmigen, kleinen, frei liegenden Bereichen gezielt dotierte Regionen erzeugt werden, wobei die restliche Oberfläche des Halbleiterschichtsubstrates durch die daran angrenzende dielektrische Schicht gut passiviert ist. Sofern das Halbleiterschichtsubstrat beispielsweise aus einem n-Typ-Halbleitermaterial besteht, können die dotierten Bereiche im Falle einer n+-Typ-Dotierung in den frei liegenden punktförmigen Bereichen einen Kontaktwiderstand zu nachfolgend dort ausgebildeten elektrischen Kontakten reduzieren und ein lokales BSF (back surface fϊeld) bilden. Im Falle einer p-Typ-Dotierung kann ein sammelnder pn-Übergang erzeugt werden und/oder ein ebenfalls reduzierter Kontaktwiderstand realisiert werden.
Gemäß einer weiteren vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens wird in den zuvor durch das mechanische Abtrennen der niedrig-porösen Schicht entstandenen frei liegenden Bereichen eine Aluminiumfolie angelagert und nachfolgend erhitzt. Vorzugsweise wird die Aluminiumfolie auf eine Temperatur oberhalb der eutektischen Temperatur von Aluminium in Silizium bei 577°C erhitzt. Das Erhitzen der Aluminiumfolie kann zur Bildung von Aluminium-dotierten p -Typ-Bereichen in den frei liegenden Bereichen des porösen Siliziumsubstrates führen, da das Aluminium mit dem angrenzenden Silizium eine flüssige eutektische Phase bildet. Beim nachfolgenden Abkühlen des Aluminium-Silizium-Eutektikums kann dieses wieder erstarren und eine feste Verbindung zwischen der Aluminiumfolie und dem dünnen Siliziumschichtsubstrat bilden. Die Aluminiumfolie kann somit als Träger für die gefertigte Dünnschicht-Solarzelle fungieren. Da die Aluminiumfolie ebenso wie das dünne niedrig-poröse Siliziumschichtsubstrat flexibel sein kann, ist ein „rollendes Abziehen" der Folie und der daran anhaftenden niedrig-porösen Schicht von darunterliegenden Bereichen des Halbleitersubstrates möglich, wodurch der mechanische Stress jeweils in der obersten an der Aluminiumfolie anhaftenden Schicht konzentriert wird und das schichtweise Ablösen erleichtert werden kann.
In einer weiteren Ausgestaltung des erfmdungsgemäßen Verfahrens wird eine Dünnschicht auf außen liegende Bereiche eines porösen Halbleiterschichtsubstrates durch einen Plasmaabscheidungsprozess und/oder einem Sputterabscheidungsprozess aufgebracht. Beispielsweise kann eine dünne Aluminiumschicht, die als Metallkontakt für eine Solarzelle dienen kann, aufgesputtert werden oder eine dünne Siliziumnitridschicht, die als Barriere während einer nachfolgenden Diffusion oder einem nasschemischen Prozess dienen kann, kann mit Hilfe eines Plasmaabscheidungsprozesses wie zum Beispiel PECVD (Plasma Enhanced Chemical Vapour Deposition) abgeschieden werden.
Sowohl bei Plasmaabscheidungsprozessen als auch bei Sputterabscheidungsprozessen können sich Partikel aus einer Gasphase an einer zu beschichtenden Oberfläche abscheiden. Eine Schwierigkeit bei der Beschichtung von porösen Schichten kann darin bestehen, dass die Schichten von den Poren durchlöchert sind. Da Halbleiterbauelemente in der Regel nur auf einer Seite prozessiert werden sollen, muss in diesem Fall dafür Sorge getragen werden, dass die andere Seite der Zelle tatsächlich unprozessiert bleibt. Um dies zu erreichen, kann während des Plasma-/Sputterabscheidungsprozesses ein Gasdruck ausreichend hoch gewählt werden, dass ein Abscheiden einer Dünnschicht auf innen liegenden Oberflächen des porösen Halbleiterschichtsubstrates weitgehend vermieden wird. Mit anderen Worten kann ein Gasdruck so hoch gewählt werden, dass die freien Weglängen von Partikeln innerhalb des Gases so klein sind, dass die Partikel im Wesentlichen nicht mehr in die Poren der porösen Schicht eindringen können, sondern es lediglich zu einer Beschichtung der außen liegenden Bereiche der porösen Schicht kommt, innen liegende Bereiche der porösen Schicht jedoch weitgehend unbeschichtet bleiben.
Es wird angemerkt, dass die Ausführungsformen, Merkmale und Vorteile der Erfindung teilweise in Bezug auf das erfindungsgemäße Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten, teilweise in Bezug auf das erfindungsgemäße Verfahren zum Herstellen eines Halbleiterbauelementes und teilweise auch in Bezug auf die hergestellten Halbleiterdünnschichtsubstrate bzw. Halbleiterbauelemente beschrieben ist. Ein Fachmann wird erkennen, dass die Merkmale der verschiedenen Ausführungsformen in beliebiger Weise untereinander kombiniert werden können und dass die beschriebenen Verfahrensmerkmale entsprechende strukturelle Merkmale bei den hergestellten Halbleiterdünnschichtsubstraten bzw. Halbleiterbauelementen bedingen können bzw. umgekehrt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN Weitere mögliche Merkmale und Vorteile der vorliegenden Erfindung werden dem Fachmann aus der nachfolgenden Beschreibung von beispielhaften Ausführungsformen, die jedoch nicht als die Erfindung beschränkend auszulegen sind, und unter Bezugnahme auf die begleitenden Zeichnungen ersichtlich.
Fig. 1 zeigt eine Anordnung, mit der das Verfahren gemäß einer Ausführungsform der Erfindung durchgeführt werden kann.
Fig. 2 zeigt eine alternative Anordnung, mit der das Verfahren gemäß einer Ausführungsform der Erfindung ausgeführt werden kann.
Fig. 3 veranschaulicht eine Sequenz in Schritten eines Verfahrens gemäß einer Ausführungsform der Erfindung.
Fig. 4 zeigt eine Elektronenmikroskopaufhahme einer porösen Siliziumschichtstruktur, die mit einem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wurde.
Fig. 5 zeigt eine Elektronenmikroskopaufnahme einer alternativen Siliziumschichtstruktur, die mit einem Verfahren gemäß einer Ausführungsform der Erfindung gebildet wurde und bei der die einzelnen Schichten voneinander abgelöst sind.
Fig. 6 zeigt eine vergrößerte Elektronenmikroskopaufnahme eines Siliziumschichtsubstrates, das mit einem Verfahren gemäß einer Ausführungsform der Erfindung gebildet wurde.
Fig. 7 zeigt eine schematische Darstellung des Halbleiterschichtsubstrates, das gemäß einer alternativen Ausführungsform der Erfindung gebildet wurde und bei dem zusätzliche Verfahrensschritte durchgeführt wurden.
Die Zeichnungen sind lediglich schematisch und nicht maßstabsgetreu. Gleiche Bezugszeichen bezeichnen in den Figuren gleiche oder ähnliche Elemente.
DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
Zunächst werden anhand der Fig. 1 und 2 Vorrichtungen vorgestellt, mit denen Ausführungsformen des erfindungsgemäßen Verfahrens durchgeführt werden können.
Bei der in Fig. 1 gezeigten Vorrichtung lagert ein Halbleitersubstrat 1 horizontal auf einer Elektrode 9. Die Elektrode 9 weist eine Plexiglasplatte auf, über die dünne Platindrähte gespannt sind. Somit ist die Elektrode 9 weitgehend transparent. In einem nach oben und unten offenen Gefäß 15 ist eine 5%ige Flusssäure-Ätzlösung 7 eingefüllt. Durch einen abdichtenden O-Ring 17, der zwischen dem Boden des Gefäßes 15 und dem Halbleitersubstrat 1 angeordnet ist, wird ein Austreten der Ätzlösung 7 verhindert. Eine zweite Elektrode 11 ist in die Ätzlösung 7 eingetaucht. Die beiden Elektroden 9, 11 sind mit einer Steuerung 13 verbunden, wobei die Steuerung 13 eine zwischen den Elektroden 9, 11 anliegende Spannung variieren kann. Unter dem Gefäß 15 ist eine Lampe 19 angeordnet, um das Halbleitersubstrat 1 durch die weitgehend transparente erste Elektrode 9 hindurch von hinten zu beleuchten. Die Lampe 19 ist ebenfalls mit der Steuerung 13 verbunden, wobei die Steuerung 13 dazu ausgelegt ist, die Helligkeit bzw. die abgestrahlte Lichtintensität der Lampe 19 zu variieren.
Bei der in Fig. 2 gezeigten Alternative befindet sich in einem Gefäß 15 eine Flusssäurehaltige Ätzlösung 7. Ein Halbleitersubstrat 1 lagert vertikal an einer ersten Elektrode 9. Sowohl die erste Elektrode 9 wie auch eine zweite Platinelektrode 11 sind in die Ätzlösung 7 eingetaucht. Beide Elektroden 9, 11 sind wiederum mit einer spannungsversorgenden Steuerung 13 verbunden. Ein Tunnel 21 dient zur Homogenisierung des zwischen den beiden Elektroden 9, 11 verlaufenden elektrischen Feldes. Eine Lampe 19 dient zur Beleuchtung des Halbleitersubstrates 1 von hinten durch die weitgehend transparente erste Elektrode 9 hindurch und kann mit Hilfe der Steuerung 13 in ihrer Helligkeit variiert werden.
Anhand von Fig. 3 sollen Verfahrensschritte (a) bis (g) eines Verfahrens zum Bilden dünner Halbleiterschichtsubstrate gemäß einer Ausführungsform der Erfindung beschrieben werden. Dabei ist jeweils links eine schematische Darstellung des aktuellen Zustands des verwendeten Halbleitersubstrates 1 dargestellt, rechts ist im zeitlichen Verlauf die Intensität des von der Lampe 19 auf das Halbleitersubstrat 1 eingestrahlten Lichtes angegeben.
Hierbei ist zu bemerken, dass aufgrund des eingestrahlten Lichtes positive Ladungsträger, das heißt, „Löcher", in dem als Halbleitersubstrat 1 verwendeten n-leitenden Siliziumwafer generiert werden. Je mehr Löcher in dem Halbleitersubstrat zur Verfügung stehen, umso größer kann der durch das Halbleitersubstrat 1 fließende Ätzstrom, der aufgrund der zwischen den beiden Elektroden 9, 11 angelegten Spannung fließt, sein. Damit ist die angegebene eingestrahlte Lichtintensität I ein direktes Maß für den aktuell fließenden Ätzstrom und damit für die aktuell vorherrschende Ätzrate, mit der die Ätzlösung 7 die Oberfläche des Halbleitersubstrates 1 anätzt.
In einem ersten Schritt (a) wird ein Halbleitersubstrat 1 in Form eines n-Typ-Siliziumwafers der Kristallrichtung 100 bereitgestellt und an seiner oberen Oberfläche mit der Ätzlösung 7 in Kontakt gebracht. Da bisher noch kein Licht von der Lampe 19 auf den Wafer 1 eingestrahlt wird, ist der Ätzstrom zwischen den Elektroden 9, 11 und damit die Ätzintensität zunächst vernachlässigbar gering.
In Schritt (b) wird zum Zeitpunkt ti die Lampe eingeschaltet und zunächst bei geringer Lichtintensität für zwischen etwa 10 und 60 Minuten gehalten. Es kommt während dieser Phase zu einem geringen Ätzstrom mit einer typischen Stromdichte im Bereich von 1 bis 10 mA/cm2. Die zwischen den Elektroden 9, 11 angelegte Spannung liegt im Bereich von 0,5 bis 5 V. Der Ätzvorgang beginnt dabei an der mit der Ätzlösung 7 in Kontakt stehenden Oberfläche des Halbleitersubstrates 1 in Bereichen, die entweder zuvor zum Beispiel mittels Fotolithographie definiert wurden, indem angrenzende Bereiche durch eine Ätzbarrierenschicht geschützt wurden, oder in denen natürliche Nukleationskeime an der Substratoberfläche 1 existieren. Aufgrund des bisher nur geringen Ätzstromes werden während dieser Ätzphase enge Kanäle 31 mit einem Durchmesser von etwa 0,5 bis 5 μm in die Substratoberfläche eingeätzt. Die Kanäle verlaufen weitgehend senkrecht zur Oberfläche des Substrates 1. Durch das Einätzen der engen Kanäle 31 wird eine erste, obere, niedrigporöse Schicht 33 erzeugt. Die Dauer, während der die Beleuchtung und damit der Ätzstrom derart gering gehalten wird, wird so gewählt, dass die Dicke der erzeugten niedrig-porösen Schicht 33 einer gewünschten Dicke eines zu bildenden Halbleiterschichtsubstrates entspricht. Typische angestrebte Dicken liegen im Bereich von 10 - 50 μm. Typische Ätzdauern sind hierfür 10 bis 60 min.
In einem nächsten Verfahrensschritt (c) wird die von der Lampe 19 eingestrahlte Lichtintensität I erhöht. Die Lichtintensität kann dabei abrupt oder sukzessiv über einen Zeitraum von wenigen Minuten erhöht werden, wobei durch die Art des Erhöhens eine resultierende Oberflächenstruktur der erzeugten porösen Schicht beeinflusst werden kann. Durch die gestiegene Anzahl an zur Verfügung stehenden, generierten Ladungsträgern in dem Halbleitersubstrat 1 kommt es zu einem gestiegenen Ätzstrom und damit zu einer erhöhten Ätzrate. Es hat sich gezeigt, dass bei einer derart erhöhten Ätzrate der Ätzvorgang nicht mehr hauptsächlich senkrecht zur Oberfläche des Substrates 1 fortschreitet, sondern auch quer dazu. Daher nimmt der Durchmesser der eingeätzten Kanäle stark zu und es wird eine hoch-poröse Schicht 35 gebildet. In dieser hoch-porösen Schicht 35 verbleibt nur noch wenig Halbleitermaterial in den Bereichen zwischen benachbarten geätzten Kanälen. Somit weist die hoch-poröse Schicht 35 eine verringerte mechanische Stabilität auf und kann deswegen bei einem späteren Abtrennvorgang, bei dem die niedrig-poröse Schicht 33 abgetrennt werden soll, als Sollbruchstelle dienen.
In einem weiteren Verfahrensschritt (d) wird die Beleuchtungsintensität erneut reduziert, so dass sich wieder dünnere Kanäle bilden und eine weitere niedrig-poröse Schicht 37 ausgebildet wird.
Anschließend kann in einem Verfahrensschritt (e) die Beleuchtungsintensität erneut verstärkt werden und eine weitere hoch-poröse Schicht 39 gebildet werden.
Die Verfahrensschritte (d) und (e) können mehrfach wiederholt werden, so dass es zu einer Schichtenfolge von niedrig-porösen Schichten und daran angrenzenden hoch-porösen Schichten kommt.
Da sich die Zirkulation von Ätzlösung in den engen Kanälen der porösen Schichten mit zunehmender Tiefe der Kanäle verschlechtern kann und somit die Ätzraten abnehmen können, können entsprechende Maßnahmen ergriffen werden, um auch die tiefer liegenden niedrig-porösen und hoch-porösen Schichten mit einer ähnlichen Struktur und Dicke auszubilden wie die weiter oben liegenden Schichten. Beispielsweise kann der Ätzlösung ein Benetzungsmittel zugegeben werden, die Lichtintensität bzw. die Ätzdauern können entsprechend angepasst werden oder die Konzentration der verwendeten Ätzlösung kann variiert werden.
Nachdem die gewünschte Struktur von mehreren aneinander angrenzenden niedrig-porösen Schichten und hoch-porösen Schichten in dem Halbleitersubstrat ausgebildet wurde, wird dieses aus der Ätzlösung entnommen, in deionisiertem Wasser gespült und gereinigt und anschließend getrocknet. Hierbei wird vorteilhaft ausgenutzt, dass die mehreren übereinander geschichteten niedrig-porösen Schichten durch die dazwischen liegenden hoch-porösen Schichten ausreichend miteinander verbunden und stabilisiert sind. Der Stapel aus niedrigporösen Schichten kann somit zusammen mit dem verbleibenden ungeätzten Halbleitersubstrat in einfacher Weise als Gesamtheit weiter verarbeitet werden.
Beispielsweise kann in einem optionalen Verfahrensschritt (f) das gesamte Halbleitersubstrat mitsamt den darin eingeätzten Schichtstrukturen einem Hochtemperaturschritt unterzogen werden, bei dem das Halbleitersubstrat einer Sauerstoffhaltigen Gasatmosphäre bei hohen Temperaturen von über 700 0C ausgesetzt wird. Bei diesen hohen Temperaturen wird die Oberfläche des Siliziumsubstrates aufoxidiert und es bildet sich eine dünne Siliziumdioxidschicht 45 (SiO2). Da das heiße Sauerstoffhaltige Gas problemlos auch in die Hohlräume der porösen Schichten 33, 35, 37, 39 eindringen kann, wird die gesamte Oberfläche der porösen Schichten mit einer dünnen Oxidschicht 45 mit einer Dicke von wenigen nm bedeckt. Die dünne Oxidschicht wirkt als Oberflächenpassivierung. Die aufgrund der porösen Struktur stark vergrößerte Oberfläche der porösen Schichten 33, 35, 37, 39 wird somit gut gegen eine ansonsten dort verstärkt auftretende Rekombination geschützt. Untersuchungen haben ergeben, dass Siliziumsubstrate, bei denen eine poröse Schicht auf diese Weise oberflächenpassiviert wurde, ähnlich hohe Ladungsträger-Lebensdauern aufweisen und damit eine ähnlich hohe elektronische Qualität besitzen wie das als Ausgangsmaterial verwendete einkristalline Siliziumwafermaterial.
Alternativ zu dem beschriebenen Oxidationsprozess können auch andere Fluid- Verfahrensschritte durchgeführt werden. Hierbei kann jeweils ausgenutzt werden, dass einerseits der bisher noch nicht mechanisch unterteilte Stapel aus niedrig-porösen Schichten 33, 37 und dazwischen liegenden hoch-porösen Schichten 35, 39 einfach als Gesamtheit gehandhabt werden kann, und dass andererseits das Fluid in die gesamte poröse Struktur einfach eindringen kann und somit alle der übereinander geschichteten niedrig-porösen Schichten in ähnlicher Weise behandelt werden können. Alternative Fluid- Verfahrensschritte können zum Beispiel eine Gasphasendiffusion oder eine nasschemische Behandlung umfassen.
In einem anschließenden Verfahrensschritt (g) werden dann die einzelnen niedrig-porösen Schichten 33, 37 mechanisch voneinander getrennt. Hierzu kann beispielsweise an eine zuoberst liegende niedrig-poröse Schicht 33 ein Trägersubstrat 41 angehaftet werden. Das Trägersubstrat mitsamt der daran angehafteten niedrig-porösen Schicht 33 kann dann einer mechanischen Kraft ausgesetzt werden, so dass die Stege, die benachbarten niedrig-poröse Schichten 33, 37 innerhalb einer hoch-porösen Schicht 35 miteinander verbinden, brechen und sich somit die obere niedrig-poröse Schicht 33 ablösen lässt. Das Trägersubstrat 41 kann dabei so gewählt werden, beispielsweise als transparente Glasplatte, dass es auch während anschließender Verfahrensschritte oder auch während eines nachfolgenden Einsatzes der niedrig-porösen Schicht als Solarzelle als Trägersubstrat weiterverwendet werden kann. Alternativ kann das Trägersubstrat 41 in einem späteren Verfahrensschritt wieder von der niedrig-porösen Schicht 33 gelöst werden.
Durch das mechanische Abtrennen bilden sich an den Bruchkanten innerhalb der jeweiligen hoch-porösen Schichten 35, 39 freiliegende Bereiche 43, die nicht mit der zuvor abgeschiedenen Siliziumdioxidschicht 45 bedeckt sind. Diese freiliegenden Bereiche können, wie weiter unten beschrieben, vorteilhaft für das nachfolgende Ausbilden von Punktkontakten oder lokal diffundierten Bereichen genutzt werden.
Der Verfahrensschritt (g) des Abtrennens der zuoberst liegenden niedrig-porösen Schicht kann mehrfach wiederholt werden, bis alle zuvor erzeugten niedrig-porösen Schichten 33, 37 von dem Halbleitersubstrat 1 abgetrennt wurden.
Fig. 4 und Fig. 5 zeigen jeweils eine Elektronenmikroskopaufnahme eines Siliziumsubstrates, an dessen Oberfläche mit einem Verfahren gemäß einer Ausführungsform der Erfindung mehrere übereinander liegende niedrig-poröse Schichten 33, 37 und jeweils zwischen benachbarten niedrig-porösen Schichten ausgebildete hoch-poröse Schichten 35, 39 zu erkennen sind.
Fig. 4 zeigt dabei einen Querbruch durch eine Probe mit zufällig angeordneten Poren oder Kanälen.
Fig. 5 zeigt eine schräge Aufsicht auf einen Bruch einer makroporösen Probe mit regelmäßig angeordneten Poren, wobei an einer Oberfläche eines als Ausgangssubstrat dienenden Siliziumwafers vor dem Ätzen ein schachbrettartiges Muster mittels Fotolithographie definiert wurde. Die in Fig. 5 gezeigte Schichtstruktur des Bruchbildes zeigt an, dass die niedrig-porösen Schichten 33, 37 einzeln ablösbar sind.
Fig. 6 zeigt eine Elektronenmikroskopaufhahme einer einzelnen, abgelösten niedrig-porösen Schicht 33, wie sie anschließend als Halbleiterschichtsubstrat zur Weiterverarbeitung zu einem Halbleiterbauelement, beispielsweise einer dünnen Solarzelle, dienen kann. Die makroporöse Struktur mit Poren in einer Größenordnung von wenigen μm ist gut zu erkennen. Gleichzeitig weist die Oberfläche der niedrig-porösen Schicht aufgrund der verteilten Poren eine gewisse Oberflächentextur auf, die bei der Verwendung als Substrat für eine Solarzelle eine gewünschte Verminderung von Reflexionsverlusten bewirken kann. Aufgrund des Herstellungsverfahrens wird diese Oberflächentextur automatisch beim Bilden der niedrig-porösen Schicht erzeugt und erfordert keine zusätzlichen Verfahrensschritte.
Mit Bezug auf Fig. 7 werden weitere mögliche Verfahrensschritte beschrieben.
In einer speziellen Ausgestaltung des Verfahrens gemäß einer Ausführungsform der Erfindung wird zum Abtrennen der einzelnen niedrig-porösen Schichten 37 als Trägersubstrat 41 eine dünne Aluminiumfolie 51 verwendet. Die Aluminiumfolie 51 wird mit der äußersten niedrig-porösen Schicht 37 in mechanischen Kontakt gebracht und auf eine Temperatur von über 577°C erhitzt. In den frei liegenden Bereichen 43, die aufgrund des mechanischen Abtrennens der zuvor darüberliegenden niedrig-porösen Schicht 33 entstanden sind und die nicht von einer Siliziumoxidschicht 45 geschützt sind, kommt die heiße Aluminiumfolie 51 direkt in Kontakt mit dem Siliziummaterial. In diesen Bereichen bildet sich lokal eine eutektische Phase aus einem Aluminium-Silizium-Gemisch. Nach dem Abkühlen der Aluminiumfolie 51 und dem Erstarren der eutektischen Phase bilden sich somit lokal in den zuvor frei liegenden Bereichen 43 Punktkontakte 47, in denen das mit Aluminium angereicherte Silizium der porösen Schicht 37 in gutem mechanischem und elektrischem Kontakt mit der Aluminiumfolie 51 steht. Der mechanische Kontakt kann dazu verwendet werden, die niedrig-poröse Schicht 37 von einer darunterliegenden niedrig-porösen Schicht unter Verwendung der dazwischen liegenden hoch-porösen Schicht abzureißen. Hierbei kann die flexible Aluminiumfolie 51 rollend gegen von dem Halbleitersubstrat 1 abgezogen werden, ähnlich wie beim vorsichtigen Lösen eines Klebestreifens von einer Unterlage.
Ein weiterer Verfahrensschritt wird ebenfalls mit Bezug auf Fig. 7 beschrieben. In freiliegenden Bereichen 43 können durch Eindiffundieren von Dotanden aus einer Gasphase dotierte Bereiche 49 erzeugt werden, die beispielsweise als Emitter einer Solarzelle dienen können. Die Siliziumoxidschicht 45 kann während des Diffusionsschrittes als Diffusionsbarriere dienen, sodass darunterliegende Bereiche geschützt sind.
Ein weiterer Verfahrensschritt wird ebenfalls mit Bezug auf Fig. 7 beschrieben. Eine Schwierigkeit bei der Verwendung einer makroporösen Halbleiterschicht 37 als Substrat für die Herstellung von Halbleiterbauelementen kann darin liegen, dass die Schicht 37 von den Poren bzw. Kanälen 31 durchlöchert sind. Bei der Fertigung von Halbleiterbauelementen, insbesondere Solarzellen, kann es jedoch notwendig sein, nur eine Seite der Solarzelle in einem späteren Prozessschritt zu prozessieren. Wie in Fig. 7 dargestellt, besteht eine Möglichkeit hierzu darin, Plasma- oder Sputterprozesse einzusetzen, die bei so hohem Druck stattfinden, dass das Plasma nicht in den dünnen Poren bzw. Kanälen 31 wirken kann. Beispielsweise kann in der Nähe der Oberfläche der makroporösen Schicht 37 ein Plasma 55 gezündet werden, aus dem heraus sich eine Siliziumnitridschicht 53 an der außen liegenden Oberfläche der makroporösen Schicht 37 ablagert. Allerdings kann das Plasma bei ausreichend hoch gewähltem Gasdruck nicht innerhalb der Poren der porösen Schicht 37 wirken, so dass sowohl die Poren als auch die dem Plasma entgegengesetzte Oberfläche der porösen Schicht 37 nicht von dem Siliziumnitrid bedeckt werden.
Eine solche selektiv lediglich auf eine außen liegende Oberfläche der porösen Schicht 37 abgeschiedene Siliziumnitridschicht 53 kann beispielsweise als Diffusionsbarriere oder als Ätzbarriere während nachfolgender Prozessschritte dienen. Beispielsweise kann eine vollflächige Diffusion einer Seite der makroporösen Schicht 37 realisiert werden, indem nach dem Aufbringen der Siliziumnitridschicht 53 ein thermisches Oxid gewachsen wird. Dieses thermische Oxid bedeckt die Oberfläche der makroporösen Schicht auch innerhalb der Poren oder Kanäle 31. Nach dem selektiven Entfernen der Siliziumnitridschicht 53 kann die Oxidschicht als Diffusionsbarriere während einer nachfolgenden Gasphasendiffusion wirken.
Es wird daraufhingewiesen, dass die mit Bezug auf Fig. 7 beschriebenen Prozessschritte jeweils auch einzeln, das heißt, nicht in Kombination mit den anderen Prozessschritten, durchgeführt werden können. Außerdem können auch andere Prozessschritte und Fertigungsverfahren, wie sie dem mit der Technologie von Halbleiterbauelementen vertrauten Fachmann bekannt sind, mit dem hierin beschriebenen Verfahren zum Bilden von Halbleiterschichtsubstraten kombiniert werden.
Abschließend können Hauptgedanken und Vorteile von Ausführungsformen der vorliegenden Erfindung wie folgt zusammengefasst werden: Zur Bildung von dünnen Halbleiterschichtsubstraten wird zunächst eine makroporöse Multischicht mit übereinander gestapelten niedrig-porösen Schichten 33, 37 und dazwischen lagernden hoch-porösen Schichten 35, 39 hergestellt. Die porösen Schichten werden durch elektrochemisches Ätzen ausgebildet, wobei die Ätzrate durch Variieren eines Ätzstromes periodisch gesteigert und anschließend wieder gesenkt wird. Anschließend kann die gesamte Oberfläche der makroporösen Multischicht einem Fluid- Verfahrensschritt unterzogen werden. Beispielsweise kann die gesamte Oberfläche mit einer dünnen dielektrischen Schicht 45 passiviert werden. Daran anschließend werden die einzelnen niedrig-porösen Schichten 33, 37 der Multischicht nacheinander voneinander abgelöst, wobei die dazwischen liegenden hoch-porösen Schichten 35, 39 jeweils als Sollbruchstellen dienen. Auf diese Weise können beispielsweise passivierte dünne einkristalline Siliziumschichten mit lokalen Öffnungen 43 in der passivierenden dielektrischen Schicht 45 erzeugt werden, wobei die frei liegenden lokalen Öffnungen 43 in einem späteren Prozessschritt zur Bildung von Punktkontakten 43 oder zur Bildung punktförmiger Emitterbereiche verwendet werden können.
Abschließend wird daraufhingewiesen, dass die Begriffe „umfassen", „aufweisen" etc. das Vorhandensein weiterer Elemente nicht ausschließen. Der Begriff „ein" schließt auch das Vorhandensein einer Mehrzahl von Gegenständen nicht aus. Die Bezugszeichen in den Ansprüchen dienen lediglich der besseren Lesbarkeit und sollen den Schutzbereich der Ansprüche in keiner Weise einschränken.
BEZUGSZEICHENLISTE
1 Halbleitersubstrat
7 Ätzlösung
9 erste Elektrode
11 zweite Elektrode
13 Steuerung
15 Gefäß
17 O-Ring
19 Lampe
21 Tunnel
31 Kanal
33 niedrig-poröse Schicht
35 hoch-poröse Schicht
37 niedrig-poröse Schicht
39 hoch-poröse Schicht
41 Trägersubstrat
43 lokal Öffnung
45 Dielektrikumschicht
47 Punktkontakt
49 dotierter Bereich
51 Aluminiumfo lie
53 Siliziumnitridschicht
55 Plasma

Claims

Ansprüche
1. Verfahren zum Bilden wenigstens eines dünnen Halbleiterschichtsubstrats, wobei das Verfahren aufweist:
(a) Bereitstellen eines Halbleitersubstrates (1);
(b) Ausbilden einer oberen niedrig-porösen Schicht (33) an einer Oberfläche des Halbleitersubstrates (1);
(c) Ausbilden einer hoch-porösen Schicht (35) unterhalb der niedrig-porösen Schicht (33); wobei die porösen Schichten (33, 35) jeweils durch elektrochemisches Ätzen des Halbleitersubstrates (1) in einer Ätzlösung (7) ausgebildet werden;
(f) mechanisches Abtrennen der oberen niedrig-porösen Schicht (33) von dem Halbleitersubstrat (1), wobei die hoch-poröse Schicht (35) als Sollbruchstelle dient.
2. Verfahren nach Anspruch 1, ferner aufweisend:
(d) Ausbilden einer weiteren niedrig-porösen Schicht (37) unterhalb der zuvor ausgebildeten hoch-porösen Schicht (35);
(e) Ausbilden einer weiteren hoch-porösen Schicht (39) unterhalb der zuvor ausgebildeten niedrig-porösen Schicht (37), wobei die weiteren porösen Schichten (37, 39) jeweils durch elektrochemisches Ätzen des Halbleitersubstrates (1) in einer Ätzlösung (7) ausgebildet werden;
(g) mechanisches Abtrennen der weiteren niedrig-porösen Schicht (37) von dem Halbleitersubstrat (1) nachdem die obere niedrig-poröse Schicht (33) von dem Halbleitersubstrat (1) abgetrennt wurde, wobei die hoch-porösen Schichten (35, 39) jeweils als Sollbruchstelle dienen.
3. Verfahren nach Anspruch 2, wobei die Verfahrensschritte (d) und (e) mehrfach wiederholt werden.
4. Verfahren nach Anspruch 1, 2 oder 3, wobei das gesamte Halbleitersubstrat (1) einschließlich den darin ausgebildeten porösen Schichten (33, 35, 37, 39) vor dem Verfahrensschritt (f) einem Fluid- Verfahrensschritt, bei dem ein Fluid auf die Halbleitersubstratoberfläche einwirkt, unterzogen wird.
5. Verfahren nach Anspruch 4, wobei vor dem Verfahrensschritt (f) eine dielektrische Schicht (49) auf Oberflächen der niedrig-porösen Schichten (33, 37) und der hochporösen Schichten (35, 39) ausgebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei Einflußparameter während des elektrochemischen Ätzens derart gewählt werden, dass zumindest die hoch-poröse Schicht (35, 39) mit einer makroporösen Struktur ausgebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Ätzlösung (7) ein Benetzungsmittel beigefügt ist.
8. Verfahren nach einem der Ansprüche 1 bis 7, wobei Einflußparameter während des elektrochemischen Ätzens der mehreren porösen Schichten (33, 35, 37, 39) derart angepasst werden, dass die Porenstruktur und die Schichtdicke der nacheinander gebildeten niedrig-porösen Schichten im Wesentlichen gleich bleiben.
9. Verfahren nach einem der Ansprüche 1 bis 8, wobei eine außenliegende niedrigporöse Schicht (33, 37) von einer darunter liegenden weiteren niedrig-porösen Schicht (37) dadurch mechanisch getrennt wird, dass ein Trägersubstrat (41) an die außenliegende niedrig-poröse Schicht angehaftet wird und das Trägersubstrat mit der anhaftenden außenliegende niedrig-poröse Schicht dann von der darunter liegenden weiteren niedrig-porösen Schicht abgerissen wird.
10. Verfahren nach Anspruch 9, wobei eine außenliegende niedrig-poröse Schicht (33, 37) von einer darunter liegenden weiteren niedrig-porösen Schicht dadurch mechanisch getrennt wird, dass eine flexible Folie (51) an die außenliegende niedrig-poröse Schicht angehaftet wird und die Folie (51) mit der anhaftenden außenliegende niedrigporöse Schicht (37) dann durch abrollendes Abziehen von der darunter liegenden weiteren niedrig-porösen Schicht abgerissen wird.
11. Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, aufweisend:
Bilden eines dünnen Halbleiterschichtsubstrates (33, 37) mittels eines Verfahrens gemäß einem der Ansprüche 1 bis 10;
Ausbilden von dotierten Bereichen (47) in dem Halbleiterschichtsubstrat; und
Ausbilden von elektrischen Kontakten (51) an Oberflächenbereichen des
Halbleiterschichtsubstrates.
12. Verfahren nach Anspruch 11, wobei während des Bildens eines dünnen Halbleiterschichtsubstrates vor dem Verfahrensschritt (f) eine dielektrische Schicht (45) auf Oberflächen der niedrig-porösen Schichten (33, 37) und der hochporösen Schichten (35, 39) ausgebildet wird, und wobei die beim mechanischen Abtrennen einer niedrig-porösen Schicht (33, 37) im Bereich der als Sollbruchstelle dienenden hoch-porösen Schicht (35, 39) entstehenden freiliegenden Bereiche (43), die nicht von der dielektrischen Schicht (45) bedeckt sind, zum Ausbilden von dotierten Bereichen (47) in dem Halbleiterschichtsubstrat oder zum Ausbilden von elektrischen Kontakten an Oberflächenbereichen des Halbleiterschichtsubstrates (1) genutzt werden.
13. Verfahren nach Anspruch 12, wobei an den freiliegenden Bereichen (43) ein dotierter Bereich (49) eindiffundiert wird, wobei die auf der porösen Schicht ausgebildete dielektrische Schicht (45) als Diffusionsbarriere wirkt.
14. Verfahren nach Anspruch 12 oder 13, wobei an den freiliegenden Bereichen (43) eine Aluminiumfolie (51) angelagert wird und die Aluminiumfolie (51) nachfolgend erhitzt wird.
15. Verfahren nach einem der Ansprüche 11 bis 14, wobei eine Dünnschicht (53) auf außenliegenden Bereichen eines abgetrennten porösen Halbleiterschichtsubstrates durch einen Plasmaabscheidungsprozess und/oder einen Sputterabscheidungsprozess gebildet wird, wobei ein Gasdruck während des Plasmaabscheidungsprozesses bzw. des Sputterabscheidungsprozesses ausreichend hoch gewählt wird, dass ein Abscheiden einer Dünnschicht (53) auf innenliegenden Oberflächen des porösen Halbleiterschichtsubstrates weitgehend vermieden wird.
16. Vorrichtung, die dazu ausgebildet, ein Verfahren gemäß einem der Ansprüche 1 bis 15 durchzuführen.
PCT/EP2010/058015 2009-06-12 2010-06-08 Verfahren zum bilden von dünnen halbleiterschichtsubstraten sowie verfahren zum herstellen eines halbleiterbauelements, insbesondere einer solarzelle, mit einem solchen halbleiterschichtsubstrat WO2010142683A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009024613.4 2009-06-12
DE102009024613A DE102009024613A1 (de) 2009-06-12 2009-06-12 Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten sowie Verfahren zum Herstellen eines Halbleiterbaulements, insbesondere einer Solarzelle, mit einem solchen Halbleiterschichtsubstrat

Publications (3)

Publication Number Publication Date
WO2010142683A2 true WO2010142683A2 (de) 2010-12-16
WO2010142683A3 WO2010142683A3 (de) 2011-09-29
WO2010142683A4 WO2010142683A4 (de) 2011-11-17

Family

ID=43122905

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/058015 WO2010142683A2 (de) 2009-06-12 2010-06-08 Verfahren zum bilden von dünnen halbleiterschichtsubstraten sowie verfahren zum herstellen eines halbleiterbauelements, insbesondere einer solarzelle, mit einem solchen halbleiterschichtsubstrat

Country Status (2)

Country Link
DE (1) DE102009024613A1 (de)
WO (1) WO2010142683A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103495A1 (de) 2013-04-08 2014-10-09 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Siliziumsubstrates für die Solarzellenfertigung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730975A1 (de) 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
WO1999001893A2 (de) 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
DE19851873A1 (de) * 1998-11-10 2000-05-11 Zae Bayern Verfahren zum Aufwachsen einer kristallinen Struktur
DE19936941B4 (de) * 1998-11-11 2008-11-06 Robert Bosch Gmbh Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
DE19940512A1 (de) * 1999-08-26 2001-03-22 Bosch Gmbh Robert Verfahren zur Verkappung eines Bauelementes mit einer Kavernenstruktur und Verfahren zur Herstellung der Kavernenstruktur
EP1132952B1 (de) * 2000-03-10 2016-11-23 Imec Verfahren zur Herstellung und Abhebung von einer porösen Siliziumschicht
WO2006131177A2 (de) * 2005-06-06 2006-12-14 Universität Stuttgart Verfahren zur herstellung von saatschichten zur abscheidung von halbleitermaterial
DE102006028916B4 (de) * 2006-06-23 2015-07-16 Robert Bosch Gmbh Verfahren zur Herstellung poröser Partikel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R. BRENDEL, SOLAR ENERGY, vol. 77, 2004, pages 969 - 982

Also Published As

Publication number Publication date
DE102009024613A1 (de) 2010-12-23
WO2010142683A3 (de) 2011-09-29
WO2010142683A4 (de) 2011-11-17

Similar Documents

Publication Publication Date Title
DE69825517T2 (de) Herstellungsverfahren eines Halbleiter-Substrats
EP0996967B1 (de) Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
DE4302396B4 (de) Verfahren zur Herstellung von Dünnschicht-Solarzellen
EP2135300B1 (de) Verfahren zur Herstellung einer Solarzelle sowie damit hergestellte Solarzelle
EP2737543A2 (de) Verfahren zur herstellung einer solarzelle sowie solarzelle
DE19936941B4 (de) Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
WO2015036181A1 (de) Verfahren zur herstellung einer solarzelle umfassend eine dotierung durch ionenimplantation und abscheiden einer ausdiffusionsbarriere
DE19730975A1 (de) Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
EP2543076A2 (de) Verfahren zur dotierung eines halbleitersubstrats und solarzelle mit zweistufiger dotierung
EP2823505B1 (de) Verfahren zum erzeugen eines dotierbereiches in einer halbleiterschicht
WO2010142683A2 (de) Verfahren zum bilden von dünnen halbleiterschichtsubstraten sowie verfahren zum herstellen eines halbleiterbauelements, insbesondere einer solarzelle, mit einem solchen halbleiterschichtsubstrat
EP3513425B1 (de) Verfahren zur herstellung einer kristallinen siliziumschicht und siliziumbasiertes halbleiterbauelement
WO2011058106A2 (de) Verfahren zum bilden von dünnen halbleiterschichtsubstraten zum herstellen von solarzellen
WO2023041177A1 (de) Dotieren eines siliziumsubstrats durch laserdotierung mit anschliessendem hochtemperaturschritt
DE10340147A1 (de) Verfahren und Vorrichtung zum Verarbeiten eines Substrats und darin verwendete Platte
EP2652803A2 (de) Verfahren zum herstellen von elektrisch leitenden kontakten auf solarzellen sowie solarzelle
WO2010081858A2 (de) Verfahren zum herstellen eines halbleiterbauelementes, insbesondere einer solarzelle, auf basis einer halbleiterdünnschicht mit einem direkten halbleitermaterial
DE10311893B3 (de) Verfahren und Vorrichtung zur grossflächigen Herstellung von Solarzellen
WO2010081857A2 (de) Verfahren zum herstellen eines halbleiterbauelementes, insbesondere einer solarzelle, auf basis einer germaniumdünnschicht
WO2012130392A1 (de) Herstellung eines halbleiter-bauelements durch laser-unterstütztes bonden
CH670335A5 (de)
DE102011052916B4 (de) Solarzellen-Herstellungsverfahren und Wafersolarzelle
EP2643858A1 (de) Halbleiterbauelemente und verfahren zu seiner herstellung
WO2022218905A1 (de) Verfahren zur präparation eines germaniumsubstrats und germaniumsubstratstruktur für ein epitaktisches aufwachsen einer germaniumschicht
WO2010122168A2 (de) Verfahren zum herstellen eines halbleiterbauelementes, insbesondere einer solarzelle, auf basis einer halbleiterdünnschicht mit einem direkten halbleiter oder mit germanium

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10721175

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10721175

Country of ref document: EP

Kind code of ref document: A2