WO2010104021A1 - 固体撮像素子及びその製造方法、撮像装置 - Google Patents
固体撮像素子及びその製造方法、撮像装置 Download PDFInfo
- Publication number
- WO2010104021A1 WO2010104021A1 PCT/JP2010/053729 JP2010053729W WO2010104021A1 WO 2010104021 A1 WO2010104021 A1 WO 2010104021A1 JP 2010053729 W JP2010053729 W JP 2010053729W WO 2010104021 A1 WO2010104021 A1 WO 2010104021A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- film
- negative fixed
- fixed charge
- solid
- imaging device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 238000003384 imaging method Methods 0.000 claims description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052727 yttrium Inorganic materials 0.000 claims description 9
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 8
- 150000002602 lanthanoids Chemical class 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 23
- 238000000231 atomic layer deposition Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 238000009825 accumulation Methods 0.000 description 20
- 238000005240 physical vapour deposition Methods 0.000 description 16
- 238000003860 storage Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 229910010413 TiO 2 Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052773 Promethium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- -1 hafnium nitride Chemical class 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- VQMWBBYLQSCNPO-UHFFFAOYSA-N promethium atom Chemical compound [Pm] VQMWBBYLQSCNPO-UHFFFAOYSA-N 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Definitions
- the present invention relates to a solid-state imaging device, a manufacturing method thereof, and an imaging apparatus including the solid-state imaging device.
- CMOS Complementary Metal Oxide Semiconductor
- HAD Hole Accumulation Diode
- a p-type impurity is introduced near the surface of the silicon layer 51 to form a p + semiconductor region.
- the p + semiconductor region is used as a positive charge accumulation region 53 for accumulating positive charges (holes).
- the HAD structure in which the positive charge accumulation region 53 is formed at the interface, it is possible to separate the photodiode PD from the interface and suppress the dark current having the interface state as a generation source.
- ions such as B and BF 2 are ion-implanted at an annealing temperature to form a p + semiconductor region that becomes the positive charge accumulation region 53 in the vicinity of the interface.
- it is indispensable to maintain a high temperature for as long as possible in order to appropriately diffuse and activate the implanted ions.
- maintaining a high temperature for a long time is not desirable from the viewpoint of sufficiently securing the characteristics of the solid-state imaging device.
- a negative fixed charge 54 is used as an insulating layer formed on the silicon layer 51 on which the photodiode PD is formed. It has been proposed to form an insulating layer 55 (see Patent Document 2). As a result, as shown in FIG. 14B, the positive charge accumulation region 53 is formed near the interface without bending the band and ion implantation into the silicon layer 51, and positive charges (holes) are accumulated. You can make it.
- the material of the insulating layer 55 having such a negative fixed charge 54 include HfO 2 , ZrO 2 , Al 2 O 3 , TiO 2 , Ta 2 O 5 and the like.
- Patent Document 2 when an insulating layer having a negative fixed charge is formed, an ALD (Atomic Layer Deposition) method or MOCVD (Metal Organic Chemical Vapor Deposition) is used. There has also been proposed a method of laminating a first film formed by a method and a second film formed by a PVD (Physical Vapor Deposition) method. According to this method, the interface state can be suppressed by using the ALD method, and the productivity can be increased by using the PVD method. However, in the manufacturing method proposed in Patent Document 2, since the same oxide is laminated by two different film forming methods, the oxidation used by the characteristics of the insulating layer 55 having the negative fixed charge 54 is used. Limited by things.
- the present invention provides a solid-state imaging device capable of suppressing dark current and relaxing the characteristics of a layer having a negative fixed charge, and a method for manufacturing the same. is there. Moreover, the imaging device provided with this solid-state image sensor is provided.
- the solid-state imaging device includes a semiconductor layer in which a photodiode that performs photoelectric conversion is formed, and a first film having a negative fixed charge that is formed at least on the semiconductor layer in a region where the photodiode is formed. including. Furthermore, a second film having a negative fixed charge made of a material different from that of the first film having a negative fixed charge formed on the first film having the negative fixed charge is included.
- the solid-state imaging device manufacturing method of the present invention includes a step of forming a photodiode in a semiconductor layer and a step of forming a first film having a negative fixed charge on at least a semiconductor layer in a region where the photodiode is formed. Including.
- the method includes forming a second film having a negative fixed charge made of a material different from that of the first film having a negative fixed charge on the first film having a negative fixed charge.
- the imaging device of the present invention includes a condensing optical unit that condenses incident light, a solid-state image sensor that receives and photoelectrically converts incident light collected by the condensing optical unit, and a photoelectric conversion performed by the solid-state image sensor. And a signal processing unit for processing the signal obtained in this manner.
- the solid-state image sensor has the configuration of the solid-state image sensor of the present invention.
- positive charges are generated near the interface (near the surface) of the semiconductor layer in which the photodiode is formed by the first film and the second film having negative fixed charges.
- An accumulation region can be formed to accumulate positive charges (holes). Thereby, it is possible to suppress the generation of dark current due to the interface state.
- a sufficient negative bias effect can be obtained by combining the first film and the second film.
- the first film having a negative fixed charge can prevent damage to the semiconductor layer when forming the second film having a negative fixed charge.
- the second film is made of a material different from that of the first film, it is not necessary to stack the same material by two film forming methods as shown in Patent Document 2, and the film has a negative fixed charge.
- the first film having a negative fixed charge is formed on at least the semiconductor layer in the region where the photodiode is formed. Since the second film having a negative fixed charge is formed on this first film, the vicinity of the interface (near the surface) of the semiconductor layer in which the photodiode is formed by the first film and the second film. In addition, a structure capable of accumulating positive charges (holes) is obtained.
- the first film is formed under the second film, the first film can prevent the semiconductor layer from being damaged when the second film is formed. Furthermore, since the second film is made of a material different from that of the first film, it is not necessary to stack the same material by two film forming methods as shown in Patent Document 2, and the film has a negative fixed charge. The material constraints are relaxed. According to the configuration of the imaging device of the present invention described above, the occurrence of dark current can be suppressed by the solid-state imaging device being the configuration of the imaging device of the present invention.
- the generation of dark current due to the interface state can be suppressed by the sufficiently large negative bias effect. Therefore, it is possible to realize a solid-state imaging device having high reliability and stably operating without generating dark current.
- restrictions on the material of the film having a negative fixed charge are eased, and restrictions on the characteristics of the film having a negative fixed charge are also eased. Thereby, it becomes possible to expand the freedom degree of design of a solid-state image sensor.
- the generation of dark current can be suppressed in the solid-state imaging device, the signal obtained by photoelectric conversion by the solid-state imaging device is stabilized. Therefore, it is possible to realize an imaging apparatus that operates stably, has high reliability, and obtains good image quality.
- FIG. 1 is a schematic configuration diagram (cross-sectional view) of an embodiment of a solid-state imaging device of the present invention.
- FIG. 2 is a manufacturing process diagram showing a method for manufacturing the solid-state imaging device of FIG.
- FIG. 3 is a manufacturing process diagram showing a method of manufacturing the solid-state imaging device of FIG.
- FIG. 4 is a manufacturing process diagram showing a method of manufacturing the solid-state imaging device of FIG.
- FIG. 5 is a manufacturing process diagram showing a method for manufacturing the solid-state imaging device of FIG.
- FIG. 6 is a manufacturing process diagram showing a method of manufacturing the solid-state imaging device of FIG.
- FIG. 7 is a manufacturing process diagram showing a method of manufacturing the solid-state imaging device of FIG. FIG.
- FIG. 8 is a manufacturing process diagram showing a method of manufacturing the solid-state imaging device of FIG.
- FIG. 9 is a manufacturing process diagram showing a method for manufacturing the solid-state imaging device of FIG.
- FIG. 10A is a diagram showing the relationship between voltage and capacity obtained by CV measurement of TEG.
- FIG. 10B is a diagram showing the flat band voltage and the amount of interface states of each sample.
- FIG. 11 is a diagram showing the change of the absorption rate of each sample according to the wavelength.
- FIGS. 12A and 12B are diagrams illustrating the case where an insulating layer is formed on the silicon layer of the photodiode.
- FIGS. 13A and 13B are diagrams for explaining a case where a p + semiconductor region is formed to have a HAD structure.
- FIGS. 14A and 14B are diagrams for explaining the case where an insulating layer having a negative fixed charge is formed on the silicon layer of the photodiode.
- FIG. 15 is a schematic configuration diagram (block
- a first film having a negative fixed charge is formed on a semiconductor layer in a region where at least a photodiode of the solid-state imaging device is formed, and the first film having the negative fixed charge is formed on the semiconductor film. Then, a second film having a negative fixed charge is formed. The second film having a negative fixed charge is formed (film formation) using a material different from that of the first film having a negative fixed charge.
- the material of the first film and the second film having a negative fixed charge can be an insulating film containing at least one element among silicon, hafnium, aluminum, tantalum, titanium, yttrium, and a lanthanoid element.
- an insulating material of such an insulating film for example, hafnium oxide (HfO 2 ), Zircon oxide (ZrO) 2 ), Aluminum oxide (Al 2 O 3 ), Titanium oxide (TiO 2 ), Tantalum oxide (Ta 2 O 5 ) Is selected. Since these oxide films have been used for gate insulating films of insulated gate field effect transistors and the like, a film forming method has been established and can be easily formed.
- insulating materials other than the above include rare earth element oxides. That is, oxides of lanthanum, praseodymium, cerium, neodymium, promethium, samarium, europium, gadolinium, terbium, dysprosium, holmium, erbium, thulium, ytterbium, lutetium, and yttrium can be given.
- hafnium nitride aluminum nitride, hafnium oxynitride, or aluminum oxynitride.
- different materials are selected from the materials described above for the first film having a negative fixed charge and the second film having a negative fixed charge.
- Silicon (Si) or nitrogen (N) may be added to the first film having a negative fixed charge or the second film having a negative fixed charge as long as the insulating property is not impaired. .
- the concentration is appropriately determined as long as the insulating properties of the film are not impaired.
- silicon (Si) or nitrogen (N) it becomes possible to increase the heat resistance of the film and the ability to prevent ion implantation in the process.
- the first film having a negative fixed charge is formed using a film formation method having a relatively low film formation speed. More preferably, for example, the first film having a negative fixed charge is formed at a deposition rate of 0.01 nm / min to 1 nm / min.
- the film forming method at such a film forming speed include an atomic layer deposition (ALD) method and a metal organic chemical vapor deposition (MOCVD) method.
- ALD atomic layer deposition
- MOCVD metal organic chemical vapor deposition
- the substrate temperature is set to 200 to 600 ° C.
- the semiconductor layer is a silicon layer and the first film is formed thereon by the ALD method
- a silicon oxide film for reducing the interface state is simultaneously formed on the surface of the silicon layer with a thickness of about 1 nm.
- the second film having a negative fixed charge uses a film forming method in which the film forming speed is higher than that of the first film having a negative fixed charge and the film forming speed is relatively high.
- the second film having a negative fixed charge is formed at a deposition rate of 10 nm / min to 50 nm / min.
- a physical vapor deposition (PVD) method can be given.
- the pressure is 0.01 to 50 Pa
- the power is 500 to 2000 W
- the flow rate of Ar is 5 to 50 sccm
- O 2 2 The flow rate is 5 to 50 sccm. Since the second film is formed by the PVD method, the film formation rate is higher than that of the ALD method or the MOCVD method, and a film that is thick to some extent can be formed in a relatively short time.
- the film thickness of the first film having a negative fixed charge is not particularly limited, but the first film has a certain film thickness or more so as not to damage the semiconductor layer when the second film is formed. Thickness is necessary. Preferably, the thickness of the first film is 1 nm or more. In addition, when the first film is formed using a film formation method having a relatively low film formation speed, such as an ALD method or an MOCVD method, it takes time to increase the thickness. Therefore, the thickness of the first film is preferably about 20 nm or less.
- the total film thickness of the first film having a negative fixed charge and the second film having a negative fixed charge is preferably 40 nm to 100 nm.
- the total film thickness is 50 nm to 70 nm.
- the second film having the negative fixed charge is formed on the first film having the negative fixed charge, a sufficient negative bias effect can be obtained.
- the first film having a negative fixed charge is formed by using a deposition method having a relatively low deposition rate, such as an atomic layer deposition (ALD) method or a metal organic chemical vapor deposition (MOCVD) method.
- ALD atomic layer deposition
- MOCVD metal organic chemical vapor deposition
- the semiconductor layer can be prevented from being damaged when the first film is formed.
- the first film having a negative fixed charge has a negative fixed charge, and damage to the semiconductor layer when forming the second film having the negative fixed charge can be prevented.
- the second film is made of a material different from that of the first film, restrictions on the material of the film having a negative fixed charge are eased. Thereby, it becomes possible to expand the freedom degree of design of a solid-state image sensor.
- the second film having a negative fixed charge has a relatively high refractive index, HfO. 2 , Ta 2 O 5 , TiO 2
- HfO. 2 , Ta 2 O 5 , TiO 2 In addition to the above-described antireflection effect, it is possible to increase the light incident on the photodiode and improve the sensitivity. Therefore, according to the present invention, the generation of dark current due to the interface state can be suppressed by a sufficiently large negative bias effect, and the device operates stably without generating dark current and has high reliability.
- a solid-state image sensor can be realized.
- the imaging device of this invention comprises the solid-state imaging device of this invention, and comprises an imaging device.
- the generation of dark current in the solid-state image sensor can be suppressed, and the signal obtained by photoelectric conversion in the solid-state image sensor is stable, so that it operates stably, has high reliability, and has good image quality.
- CMOS image sensor CMOS image sensor
- a charge storage region 4 serving as a photodiode is formed of an N-type impurity region on the silicon substrate 2 of the photodiode portion 41 as a light receiving portion that photoelectrically converts incident light.
- a positive charge accumulation region 5 is formed on the surface of the charge accumulation region 4 of the photodiode.
- the charge storage region 4 and the positive charge storage region 5 constitute the HAD structure described above.
- a gate electrode 11 of a MOS (Metal Oxide Semiconductor) transistor Tr1 is formed below the charge storage region 4 of the silicon substrate 2, and a wiring layer 12 made of metal wiring is further formed below.
- MOS Metal Oxide Semiconductor
- FIG. 1 three wiring layers 12 are shown.
- the gate electrode 11 and the wiring layer 12 of each layer are insulated by an insulating layer 13 between the layers.
- the insulating layer 13 is supported by a support substrate provided below.
- Each pixel is constituted by a photodiode having the charge accumulation region 4.
- Each pixel includes one or more transistors including a transistor Tr1 (in this case, a transfer transistor that reads and transfers charges accumulated in the charge accumulation region 4) Tr1.
- the charge storage regions 4 of each pixel are separated by a P-type element isolation region 3.
- p is formed on the interface of the charge storage region 4 on the gate electrode 11 side of the transistor Tr1. + It is preferable to form a semiconductor region to suppress generation of dark current at the interface with the insulating layer 13.
- MOS transistors Tr2 and Tr3 made of N-type or P-type MOS transistors are formed.
- the source / drain regions of these MOS transistors Tr2 and Tr3 and the semiconductor well region serving as a channel are formed in the silicon substrate 2.
- a film 23 having a negative fixed charge is formed on the silicon substrate 2 on which the photodiode is formed.
- An electric field is applied to the surface of the charge storage region 4 by the negative fixed charge in the film 23 having a negative fixed charge, and a positive charge storage region (hole accumulation region) 5 is formed on the surface of the charge storage region 4.
- the positive charge accumulation region 5 can be formed without ion implantation on the surface of the charge accumulation region 4.
- an insulating film 6 such as SiO 2 is formed. 2 A film is formed.
- a light shielding film 7 is formed so as to cover a part of the photodiode portion 41 and the peripheral circuit portion 42.
- a region (optical black region not shown) in which light does not enter the photodiode is formed by the light shielding film 7, and the black level in the image can be determined by the output of the photodiode.
- the light shielding film 7 can suppress fluctuations in characteristics of the MOS transistors Tr2, Tr3 and the like due to light entering.
- SiO 2 A planarizing film 8 is formed so as to cover the film 6 and the light shielding film 7.
- a color filter 9 of a corresponding color red R, green G, blue B
- An on-chip lens 10 for condensing light is provided on each color filter 9.
- the film 23 having a negative fixed charge includes a first film 21 having a lower negative fixed charge and a second film having a negative fixed charge in the upper layer. It has a two-layer laminated structure with the film 22.
- the first film 21 and the second film 22 are formed of different materials.
- the lower first film 21 is formed by a film forming method having a relatively low film forming speed, such as an ALD method or an MOCVD method
- the upper second film 22 is formed by a PVD method.
- the film is formed by a film forming method having a film forming speed higher than that of the first film 21 and a relatively high film forming speed.
- the first film 21 having a negative fixed charge and the second film 22 having a negative fixed charge are insulating films containing at least one element of silicon, hafnium, aluminum, tantalum, titanium, yttrium, and a lanthanoid element. It can be.
- HfO 2 , ZrO 2 , Al 2 O 3 , TiO 2 , Ta 2 O 5 oxides selected from
- the nitrides, oxynitrides, rare earth element oxides, and the like described above can also be used. From such materials, different materials are selected for the first film 21 and the second film 22, respectively. Since the film 23 (21, 22) having a negative fixed charge is provided on the upper layer of the silicon substrate 2, the band is bent and positive in the vicinity of the interface as shown in FIGS. 14A and 14B. Charges (holes) can be accumulated. In particular, as the films 21 and 22 having negative fixed charges, HfO having a relatively high refractive index is used.
- the solid-state imaging device 1 of the present embodiment can be manufactured as follows, for example. As shown in FIG. 2, the charge accumulation region 4 is formed in the silicon substrate 2 of the photodiode portion 41, and the gate electrode 11 and the wiring layer 12 of the transistors Tr1, Tr2, Tr3 are formed. To do. First, as shown in FIG. 3, negative fixed charges are formed on the silicon substrate 2 on which the charge accumulation region 4 is formed by a film forming method such as the ALD method or the MOCVD method, which is relatively slow. A first film 21 is formed.
- an insulating material containing at least one element among silicon, hafnium, aluminum, tantalum, titanium, yttrium, and a lanthanoid element is used.
- HfO 2 , ZrO 2 , Al 2 O 3 , TiO 2 , Ta 2 O 5 Is mentioned.
- the film formation conditions in the case of forming a film by the ALD method are, for example, a film formation substrate temperature of 200 to 500 ° C., a precursor flow rate of 10 to 500 sccm, an irradiation time of 1 to 15 seconds, O 3 The flow rate is 10 to 500 sccm.
- the thickness of the first film 21 is preferably 1 nm or more and 20 nm or less.
- a silicon oxide film (about 1 nm thick) may be formed on the surface of the silicon substrate 2 at the same time.
- the deposition rate is higher on the first film 21 having a negative fixed charge than the first film 21 as in the PVD method, and the deposition rate is relatively high.
- the second film 22 having a negative fixed charge is formed by a fast film formation method.
- the material of the second film 22 having a negative fixed charge is an insulating material containing at least one element of silicon, hafnium, aluminum, tantalum, titanium, yttrium, and a lanthanoid element.
- the film formation conditions for forming a film by the PVD method are, for example, a pressure of 0.01 to 50 Pa, a DC power of 500 to 2000 W, an Ar flow rate of 5 to 50 sccm, O 2 The flow rate is 5 to 50 sccm.
- insulating film 6 such as a film is formed.
- the insulating film 6 it becomes possible to prevent the surface of the second film 22 having a negative fixed charge from being directly exposed to etching when the light shielding film 7 is etched later. Further, the reaction between the second film 22 having a negative fixed charge and the light shielding film 7 due to the direct contact between the second film 22 having a negative fixed charge and the light shielding film 7 can be suppressed. It becomes possible.
- a metal film to be the light shielding film 7 is formed. Further, as shown in FIG. 7, the upper portions of the light shielding film 7 and the insulating film 6 are processed by etching.
- the light shielding film 7 remains on a part on the photodiode part 41 and on the peripheral circuit part 42.
- a planarizing film 8 is formed so as to cover the surface.
- the planarizing film 8 for example, SiO 2 is applied by a coating method. 2 A film is formed.
- the flattening film 8 is formed to a sufficient thickness, the surface can be flattened without a step due to the light shielding film 7.
- the color filter 9 and the on-chip lens 10 are sequentially formed above the photodiode of each pixel.
- a light-transmissive insulating film may be formed between the color filter 9 and the on-chip lens 10 in order to prevent processing damage to the color filter 9 during lens processing. .
- the solid-state imaging device 1 shown in FIG. 1 can be manufactured.
- the first film 21 having a negative fixed charge is formed on the silicon substrate 2 of the photodiode portion 41 where the charge accumulation region 4 is formed. Is formed.
- the second film 22 having the negative fixed charge is formed on the first film 21 having the negative fixed charge, and the film having the negative fixed charge in which the two layers 21 and 22 are laminated. 23.
- a sufficient negative bias effect can be obtained by combining the two films of the first film 21 having a negative fixed charge and the second film 22 having a negative fixed charge. Due to the negative fixed charges of these films, the band can be bent in the same manner as shown in FIGS. 14A and 14B, and a positive charge accumulation region 5 is formed near the interface, so that positive charges (holes) are generated. By accumulating, generation of dark current due to the interface state can be suppressed.
- the first film 21 having a negative fixed charge is formed by a film formation method having a relatively low film formation speed such as the ALD method or the MOCVD method, the silicon film is formed when the first film 21 is formed. It is possible to prevent the substrate 2 from being damaged.
- the silicon substrate 2 is damaged when the second film 22 having a negative fixed charge is formed. Can be prevented by the first film 21.
- the first film 21 having a negative fixed charge and the second film 22 having a negative fixed charge are formed of different materials. As a result, as shown in Patent Document 2, it is not necessary to stack the same material by two film forming methods, and the restrictions on the material of the film 23 (21, 22) having a negative fixed charge are relaxed. Therefore, according to the present embodiment, generation of dark current due to the interface state can be suppressed by a sufficiently large negative bias effect, and the operation is stable without generating dark current. Can be realized.
- the film 23 (21, 22) having a negative fixed charge are relaxed, and restrictions on characteristics of the film 23 (21, 22) having a negative fixed charge are also relaxed. Thereby, it becomes possible to expand the freedom degree of design of a solid-state image sensor.
- the charge storage region constituting the photodiode is formed on the silicon epitaxial layer on the silicon substrate. Is also possible.
- the configuration of the layer above the second film 22 having a negative fixed charge and the configuration of the peripheral circuit section 42 are not limited to the configurations of the above-described embodiments, and various modifications are possible. .
- the present invention is applied to the CMOS solid-state imaging device.
- the present invention can also be applied to solid-state imaging devices having other configurations.
- the present invention is applied, and a silicon oxide film formed using plasma and a film having a negative fixed charge are formed on the light receiving portion, resulting in an interface state. Generation of dark current can be suppressed.
- the present invention is applied to a solid-state imaging device having a backside illumination structure.
- the present invention can also be applied to a so-called surface irradiation type solid-state imaging device in which a wiring layer and a transfer electrode are formed on a light incident side of a semiconductor layer in which a photodiode is formed.
- a first film having a negative fixed charge is formed using the ALD method, and a negative fixed charge is formed thereon using the PVD method.
- a second film was formed, and the characteristics of these laminated structures were examined.
- HfO using ALD method 2 A film is formed with a film thickness of 10 nm, and a HfO film is formed thereon using the PVD method. 2 The film was formed with a film thickness of 50 nm.
- HfO using the ALD method 2 A film is formed with a film thickness of 10 nm, and a Ta film is formed thereon using the PVD method. 2 O 5 The film was formed with a film thickness of 50 nm.
- Qs-CV Quasi-static-CV
- Hf-CV High- frequency-CV
- Qs-CV is a measurement method for obtaining a displacement current flowing between the gate and the substrate by sweeping the gate voltage as a linear function of time. From the Qs-CV specific measurement, the capacitance C in the low frequency region was obtained. Further, the interface state density Dit was determined from the difference between the measured value of Qs-CV and the measured value of Hf-CV.
- FIG. 10A shows the relationship between the voltage Vg (V) and the capacitance C (pF). Further, FIG.
- FIG. 10B shows the interface state density Dit and the magnitude of the flat band voltage Vfb (V) in FIG. 10A.
- Vfb flat band voltage
- FIG. 10A HfO using the ALD method. 2 A film is formed and Ta is formed thereon. 2 O 5
- HfO formed by combining the ALD method and the PVD method 2 Compared to the film, a flat band voltage of the same level can be obtained, and the interface state density is slightly reduced.
- Example 2 A structure imitating the actual structure of the solid-state imaging device 1 was designed and calculated by simulation, and the relationship between the wavelength of incident light and the magnitude of sensitivity to the wavelength was examined.
- the designed structure is silicon substrate (thickness 3 ⁇ m) / SiO 2 Film (film thickness 1nm) / HfO by ALD method 2 Film (film thickness 10 nm) / oxide film by PVD method / silicon oxide film (film thickness 150 nm) by plasma CVD method / flattening film (film thickness 100 nm).
- the oxide film by the PVD method is Ta 2 O 5 Membrane and HfO 2 Two types were used: a membrane. Then, simulation was performed by changing the thickness of each oxide film, and the film thickness with the highest sensitivity was obtained. As a result, Ta 2 O 5 The film is 40 nm, but HfO 2 The film had the highest sensitivity at 50 nm.
- FIG. 11 shows the change in the absorption rate Ab depending on the wavelength of light ⁇ at the most sensitive film thickness. From FIG. 11, when compared in the wavelength range of 450 nm to 550 nm, Ta 2 O 5 When the film is used, the absorptance increases, and HfO is near 450 nm. 2 It can be seen that it is about 10% higher than when the membrane is used. That is, Ta having a relatively high refractive index. 2 O 5 It can be seen that when the film is used for a second film having a negative fixed charge, the absorptance in this wavelength range is greatly improved and the sensitivity in this wavelength range is improved. ⁇ 4. Embodiment of Imaging Device> Next, an embodiment of the imaging apparatus of the present invention will be described. FIG.
- the imaging apparatus 500 has an imaging unit 501 provided with a solid-state imaging device (not shown).
- An imaging optical system 502 that condenses incident light 504 to form an image is provided in the front stage of the imaging unit 501.
- a signal processing unit 503 having a drive circuit that drives the imaging unit 501, a signal processing circuit that processes a signal photoelectrically converted by the solid-state imaging device, and the like is connected to the subsequent stage of the imaging unit 501.
- the image signal processed by the signal processing unit 503 can be stored by an image storage unit (not shown).
- the solid-state imaging device of the present invention such as the solid-state imaging device 1 of the above-described embodiment can be used as the solid-state imaging device.
- the imaging apparatus 500 of the present embodiment since the solid-state imaging device of the present invention, that is, as described above, the solid-state imaging device in which the generation of dark current is suppressed by a sufficient negative bias effect is used. There is an advantage that a high-quality video can be recorded.
- the imaging apparatus of the present invention is not limited to the configuration shown in FIG. 15 and can be applied to any imaging apparatus using a solid-state imaging device.
- the solid-state imaging device may be in a form formed as a single chip, or in a modular form having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together. Also good.
- the imaging device of the present invention can be applied to various imaging devices such as a camera and a portable device having an imaging function.
- imaging includes a fingerprint detection device and the like.
- the present invention is not limited to the above-described embodiments, and various other configurations can be taken without departing from the gist of the present invention.
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
光電変換が行われるフォトダイオードが形成された半導体層２と、少なくともフォトダイオードが形成された領域の半導体層２上に形成された負の固定電荷を有する第１の膜２１と、この負の固定電荷を有する第１の膜２１上に形成された、負の固定電荷を有する第１の膜２１とは異なる材料から成る、負の固定電荷を有する第２の膜２２とを含む固体撮像素子１を構成する。
Description
この発明は、固体撮像素子及びその製造方法、並びに、固体撮像素子を備えた撮像装置に係わる。
ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ）固体撮像素子やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）固体撮像素子では、フォトダイオードにおける結晶欠陥や、シリコン基板に形成された受光部とその上の絶縁層との界面における界面準位が、暗電流の原因となることが知られている。
即ち、第１２図Ａに模式的断面図を示し、第１２図Ｂにポテンシャル図を示すように、フォトダイオードＰＤが形成されたシリコン層５１と、その上の絶縁層５２との界面において、×印で示す界面準位が発生している。この界面準位が暗電流の発生源となり、界面に起源する電子が、暗電流となってフォトダイオードＰＤに流れ込む。
そこで、暗電流の発生を制御する技術として、いわゆるＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）構造が採用されている（例えば、特許文献１を参照。）。
具体的には、第１３図Ａに模式的断面図を示し、第１３図Ｂにポテンシャル図を示すように、シリコン層５１の表面付近にｐ型の不純物を導入して、ｐ＋の半導体領域を形成して、このｐ＋の半導体領域を、正電荷（ホール）を蓄積するための正電荷蓄積領域５３とする。
このように、界面に正電荷蓄積領域５３を形成したＨＡＤ構造とすることにより、フォトダイオードＰＤを界面から離して、界面準位を発生源とする暗電流を抑制することが可能になる。
一般に、ＨＡＤ構造を形成する際には、Ｂ，ＢＦ２のようなイオンをアニール温度でイオン注入することにより、界面付近に正電荷蓄積領域５３となるｐ＋の半導体領域を形成している。
そして、従来のイオン注入プロセスでは、注入したイオンの適正な拡散及び活性化を図るため、できるだけ長い時間高い温度を保持することが不可欠となっている。
しかしながら、高い温度を長時間保持することは、固体撮像素子の特性等を充分に確保する観点からは、望ましくない。
そこで、第１４図Ａ及び第１４図Ｂに示すように、フォトダイオードＰＤが形成されたシリコン層５１の上に形成する絶縁層として、通常の絶縁層５２の代わりに、負の固定電荷５４を有する絶縁層５５を形成することが提案されている（特許文献２参照）。
これにより、第１４図Ｂに示すように、バンドを曲げて、シリコン層５１にイオン注入をしなくても、界面付近に正電荷蓄積領域５３を形成して、正電荷（ホール）が蓄積されるようにすることができる。
このような負の固定電荷５４を有する絶縁層５５の材料としては、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５等が挙げられる。
即ち、第１２図Ａに模式的断面図を示し、第１２図Ｂにポテンシャル図を示すように、フォトダイオードＰＤが形成されたシリコン層５１と、その上の絶縁層５２との界面において、×印で示す界面準位が発生している。この界面準位が暗電流の発生源となり、界面に起源する電子が、暗電流となってフォトダイオードＰＤに流れ込む。
そこで、暗電流の発生を制御する技術として、いわゆるＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）構造が採用されている（例えば、特許文献１を参照。）。
具体的には、第１３図Ａに模式的断面図を示し、第１３図Ｂにポテンシャル図を示すように、シリコン層５１の表面付近にｐ型の不純物を導入して、ｐ＋の半導体領域を形成して、このｐ＋の半導体領域を、正電荷（ホール）を蓄積するための正電荷蓄積領域５３とする。
このように、界面に正電荷蓄積領域５３を形成したＨＡＤ構造とすることにより、フォトダイオードＰＤを界面から離して、界面準位を発生源とする暗電流を抑制することが可能になる。
一般に、ＨＡＤ構造を形成する際には、Ｂ，ＢＦ２のようなイオンをアニール温度でイオン注入することにより、界面付近に正電荷蓄積領域５３となるｐ＋の半導体領域を形成している。
そして、従来のイオン注入プロセスでは、注入したイオンの適正な拡散及び活性化を図るため、できるだけ長い時間高い温度を保持することが不可欠となっている。
しかしながら、高い温度を長時間保持することは、固体撮像素子の特性等を充分に確保する観点からは、望ましくない。
そこで、第１４図Ａ及び第１４図Ｂに示すように、フォトダイオードＰＤが形成されたシリコン層５１の上に形成する絶縁層として、通常の絶縁層５２の代わりに、負の固定電荷５４を有する絶縁層５５を形成することが提案されている（特許文献２参照）。
これにより、第１４図Ｂに示すように、バンドを曲げて、シリコン層５１にイオン注入をしなくても、界面付近に正電荷蓄積領域５３を形成して、正電荷（ホール）が蓄積されるようにすることができる。
このような負の固定電荷５４を有する絶縁層５５の材料としては、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５等が挙げられる。
前記特許文献２には、負の固定電荷を有する絶縁層を成膜する際に、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：原子層蒸着）法もしくはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属化学的気相成長）法により成膜した第１の膜と、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：物理的気相成長）法により成膜した第２の膜とを積層する手法も提案されている。
この手法によれば、ＡＬＤ法を用いることで界面準位を抑制することができ、ＰＶＤ法を用いることで生産性を高めることが可能となる。
しかしながら、前記特許文献２に提案されている製造方法では、同じ酸化物を異なる２種の成膜方法で積層形成していたので、負の固定電荷５４を有する絶縁層５５の特性が使用した酸化物によって制約される。
上述した問題の解決のために、この発明においては、暗電流を抑制すると共に、負の固定電荷を有する層の特性の制約を緩和することができる固体撮像素子及びその製造方法を提供するものである。また、この固体撮像素子を備えた撮像装置を提供するものである。
この手法によれば、ＡＬＤ法を用いることで界面準位を抑制することができ、ＰＶＤ法を用いることで生産性を高めることが可能となる。
しかしながら、前記特許文献２に提案されている製造方法では、同じ酸化物を異なる２種の成膜方法で積層形成していたので、負の固定電荷５４を有する絶縁層５５の特性が使用した酸化物によって制約される。
上述した問題の解決のために、この発明においては、暗電流を抑制すると共に、負の固定電荷を有する層の特性の制約を緩和することができる固体撮像素子及びその製造方法を提供するものである。また、この固体撮像素子を備えた撮像装置を提供するものである。
この発明の固体撮像素子は、光電変換が行われるフォトダイオードが形成された半導体層と、少なくともフォトダイオードが形成された領域の半導体層上に形成された負の固定電荷を有する第１の膜とを含む。さらに、この負の固定電荷を有する第１の膜上に形成された、負の固定電荷を有する第１の膜とは異なる材料から成る負の固定電荷を有する第２の膜と含む。
この発明の固体撮像素子の製造方法は、半導体層にフォトダイオードを形成する工程と、少なくともフォトダイオードが形成された領域の半導体層上に、負の固定電荷を有する第１の膜を形成する工程とを含む。さらに、負の固定電荷を有する第１の膜上に、負の固定電荷を有する第１の膜とは異なる材料から成る負の固定電荷を有する第２の膜を形成する工程を含む。
この発明の撮像装置は、入射光を集光する集光光学部と、この集光光学部で集光した入射光を受光して光電変換する固体撮像素子と、この固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む。そして、この発明の撮像装置は、固体撮像素子が前記この発明の固体撮像素子の構成であるものである。
上述のこの発明の固体撮像素子の構成によれば、負の固定電荷を有する第１の膜及び第２の膜によって、フォトダイオードが形成された半導体層の界面付近（表面付近）に、正電荷蓄積領域を形成して、正電荷（ホール）を蓄積させることができる。これにより、界面準位に起因する暗電流の発生を抑制することが可能になる。また、これら第１の膜及び第２の膜を合わせて、充分な負バイアス効果が得られる。
また、負の固定電荷を有する第１の膜により、負の固定電荷を有する第２の膜を形成する際の半導体層へのダメージを防ぐことができる。
さらに、第２の膜が第１の膜とは異なる材料から成るので、前記特許文献２に示したように同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の材料の制約が緩和される。
上述のこの発明の固体撮像素子の製造方法によれば、少なくともフォトダイオードが形成された領域の半導体層上に、負の固定電荷を有する第１の膜を形成している。そして、この第１の膜上に負の固定電荷を有する第２の膜を形成するので、第１の膜及び第２の膜により、フォトダイオードが形成された半導体層の界面付近（表面付近）に、正電荷（ホール）を蓄積させることが可能な構造となる。これにより、界面準位に起因する暗電流の発生を抑制することが可能になる。
そして、第２の膜の下に第１の膜が形成されているため、第２の膜を形成する際に、半導体層にダメージを与えないように、第１の膜で防ぐことができる。
さらに、第２の膜が第１の膜とは異なる材料から成るので、前記特許文献２に示したように同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の材料の制約が緩和される。
上述のこの発明の撮像装置の構成によれば、固体撮像素子が前記この発明の撮像装置の構成であることにより、暗電流の発生を抑制することが可能になる。
この発明の固体撮像素子の製造方法は、半導体層にフォトダイオードを形成する工程と、少なくともフォトダイオードが形成された領域の半導体層上に、負の固定電荷を有する第１の膜を形成する工程とを含む。さらに、負の固定電荷を有する第１の膜上に、負の固定電荷を有する第１の膜とは異なる材料から成る負の固定電荷を有する第２の膜を形成する工程を含む。
この発明の撮像装置は、入射光を集光する集光光学部と、この集光光学部で集光した入射光を受光して光電変換する固体撮像素子と、この固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む。そして、この発明の撮像装置は、固体撮像素子が前記この発明の固体撮像素子の構成であるものである。
上述のこの発明の固体撮像素子の構成によれば、負の固定電荷を有する第１の膜及び第２の膜によって、フォトダイオードが形成された半導体層の界面付近（表面付近）に、正電荷蓄積領域を形成して、正電荷（ホール）を蓄積させることができる。これにより、界面準位に起因する暗電流の発生を抑制することが可能になる。また、これら第１の膜及び第２の膜を合わせて、充分な負バイアス効果が得られる。
また、負の固定電荷を有する第１の膜により、負の固定電荷を有する第２の膜を形成する際の半導体層へのダメージを防ぐことができる。
さらに、第２の膜が第１の膜とは異なる材料から成るので、前記特許文献２に示したように同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の材料の制約が緩和される。
上述のこの発明の固体撮像素子の製造方法によれば、少なくともフォトダイオードが形成された領域の半導体層上に、負の固定電荷を有する第１の膜を形成している。そして、この第１の膜上に負の固定電荷を有する第２の膜を形成するので、第１の膜及び第２の膜により、フォトダイオードが形成された半導体層の界面付近（表面付近）に、正電荷（ホール）を蓄積させることが可能な構造となる。これにより、界面準位に起因する暗電流の発生を抑制することが可能になる。
そして、第２の膜の下に第１の膜が形成されているため、第２の膜を形成する際に、半導体層にダメージを与えないように、第１の膜で防ぐことができる。
さらに、第２の膜が第１の膜とは異なる材料から成るので、前記特許文献２に示したように同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の材料の制約が緩和される。
上述のこの発明の撮像装置の構成によれば、固体撮像素子が前記この発明の撮像装置の構成であることにより、暗電流の発生を抑制することが可能になる。
上述のこの発明の固体撮像素子及びその製造方法によれば、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができる。
従って、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。
また、負の固定電荷を有する膜の材料の制約が緩和され、負の固定電荷を有する膜の特性の制約も緩和される。これにより、固体撮像素子の設計の自由度を広げることが可能になる。
上述のこの発明の撮像装置によれば、固体撮像素子において暗電流の発生を抑制することができるので、固体撮像素子で光電変換されて得られる信号が安定する。
従って、安定して動作し、高い信頼性を有し、良好な画質が得られる撮像装置を実現することができる。
従って、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。
また、負の固定電荷を有する膜の材料の制約が緩和され、負の固定電荷を有する膜の特性の制約も緩和される。これにより、固体撮像素子の設計の自由度を広げることが可能になる。
上述のこの発明の撮像装置によれば、固体撮像素子において暗電流の発生を抑制することができるので、固体撮像素子で光電変換されて得られる信号が安定する。
従って、安定して動作し、高い信頼性を有し、良好な画質が得られる撮像装置を実現することができる。
第１図は、この発明の固体撮像素子の一実施の形態の概略構成図（断面図）である。
第２図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第３図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第４図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第５図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第６図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第７図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第８図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第９図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第１０図Ａは、ＴＥＧのＣ−Ｖ測定により得られた、電圧と容量との関係を示す図である。第１０図Ｂは、各試料のフラットバンド電圧と界面準位の量とを示す図である。
第１１図は、各試料の吸収率の波長による変化を示す図である。
第１２図Ａ、第１２図Ｂは、フォトダイオードのシリコン層上に絶縁層を形成した場合を説明する図である。
第１３図Ａ、第１３図Ｂは、ｐ＋半導体領域を形成してＨＡＤ構造とした場合を説明する図である。
第１４図Ａ、第１４図Ｂは、フォトダイオードのシリコン層上に負の固定電荷を有する絶縁層を形成した場合を説明する図である。
第１５図は、この発明の撮像装置の一実施の形態の概略構成図（ブロック図）である。
第２図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第３図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第４図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第５図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第６図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第７図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第８図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第９図は、第１図の固体撮像素子の製造方法を示す製造工程図である。
第１０図Ａは、ＴＥＧのＣ−Ｖ測定により得られた、電圧と容量との関係を示す図である。第１０図Ｂは、各試料のフラットバンド電圧と界面準位の量とを示す図である。
第１１図は、各試料の吸収率の波長による変化を示す図である。
第１２図Ａ、第１２図Ｂは、フォトダイオードのシリコン層上に絶縁層を形成した場合を説明する図である。
第１３図Ａ、第１３図Ｂは、ｐ＋半導体領域を形成してＨＡＤ構造とした場合を説明する図である。
第１４図Ａ、第１４図Ｂは、フォトダイオードのシリコン層上に負の固定電荷を有する絶縁層を形成した場合を説明する図である。
第１５図は、この発明の撮像装置の一実施の形態の概略構成図（ブロック図）である。
１ 固体撮像素子
２ シリコン基板
３ 素子分離領域
４ 電荷蓄積領域
５ 正電荷蓄積領域
６ 絶縁膜
７ 遮光膜
８ 平坦化膜
９ カラーフィルター
１０ オンチップレンズ
１１ ゲート電極
１２ 配線層
１３ 絶縁層
２１ 負の固定電荷を有する第１の膜
２２ 負の固定電荷を有する第２の膜
２３ 負の固定電荷を有する膜
４１ フォトダイオード部
４２ 周辺回路部
５００ 撮像装置
５０１ 撮像部
５０２ 結像光学系
５０３ 信号処理部
５０４ 入射光
２ シリコン基板
３ 素子分離領域
４ 電荷蓄積領域
５ 正電荷蓄積領域
６ 絶縁膜
７ 遮光膜
８ 平坦化膜
９ カラーフィルター
１０ オンチップレンズ
１１ ゲート電極
１２ 配線層
１３ 絶縁層
２１ 負の固定電荷を有する第１の膜
２２ 負の固定電荷を有する第２の膜
２３ 負の固定電荷を有する膜
４１ フォトダイオード部
４２ 周辺回路部
５００ 撮像装置
５０１ 撮像部
５０２ 結像光学系
５０３ 信号処理部
５０４ 入射光
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．発明の概要
２．固体撮像素子の実施の形態
３．実験（特性測定）
４．撮像装置の実施の形態
＜１．発明の概要＞
この発明においては、固体撮像素子の少なくともフォトダイオードが形成された領域の半導体層上に、負の固定電荷を有する第１の膜を形成し、この負の固定電荷を有する第１の膜の上に、負の固定電荷を有する第２の膜を形成する。
負の固定電荷を有する第２の膜は、負の固定電荷を有する第１の膜とは異なる材料によって、形成（成膜）する。
負の固定電荷を有する第１の膜及び第２の膜の材料は、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁膜とすることができる。
このような絶縁膜の絶縁材料としては、例えば、酸化ハフニウム（ＨｆＯ２）、酸化ジルコン（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）から選ばれる材料が挙げられる。これらの酸化物の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があるため、成膜方法が確立されており、容易に成膜することができる。
また、これらの材料のうち、特に、屈折率の比較的高い、ＨｆＯ２（屈折率２．０５）、Ｔａ２Ｏ５（屈折率２．１６）、ＴｉＯ２（屈折率２．２０）等を形成した場合には、反射防止効果をも得ることも可能になる。
上記以外の絶縁材料としては、例えば、希土類元素の酸化物が挙げられる。即ち、ランタン、プラセオジム、セリウム、ネオジム、プロメチウム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム、イットリウムの各酸化物が挙げられる。
さらにまた、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウム、酸窒化アルミニウムを使用することも可能である。
そして、上述した材料から、負の固定電荷を有する第１の膜と、負の固定電荷を有する第２の膜とに、それぞれ異なる材料を選定する。
負の固定電荷を有する第１の膜又は負の固定電荷を有する第２の膜に、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
より好ましくは、負の固定電荷を有する第１の膜を、比較的成膜速度が遅い成膜方法を用いて成膜する。さらに好ましくは、例えば、成膜速度を０．０１ｎｍ／分~１ｎｍ／分として、負の固定電荷を有する第１の膜を形成する。このような成膜速度の成膜方法としては、例えば、原子層蒸着（ＡＬＤ）法又は有機金属化学的気相成長（ＭＯＣＶＤ）法が挙げられる。
ＡＬＤ法により第１の膜を成膜する場合には、例えば、基板温度が２００~５００℃、プリカーサーの流量が１０~５００ｓｃｃｍ、プリカーサーの照射時間が１~１５秒、Ｏ３の流量が５~５０ｓｃｃｍの条件とする。
ＭＯＣＶＤ法により第１の膜を成膜する場合には、例えば、基板温度が２００~６００℃の条件とする。
なお、半導体層がシリコン層であり、その上に第１の膜をＡＬＤ法により成膜した場合には、同時に、シリコン層の表面に界面準位を低減する酸化シリコン膜を厚さ１ｎｍ程度形成することが可能になる。
より好ましくは、負の固定電荷を有する第２の膜は、負の固定電荷を有する第１の膜の成膜方法よりも成膜速度が速く、比較的成膜速度が速い成膜法を用いて成膜する。さらに好ましくは、例えば、成膜速度を１０ｎｍ／分~５０ｎｍ／分として、負の固定電荷を有する第２の膜を形成する。このような成膜速度の成膜方法としては、例えば、物理的気相成長（ＰＶＤ）法が挙げられる。
ＰＶＤ法により第２の膜を成膜する際には、例えば、圧力が０．０１~５０Ｐａ、パワーが５００~２０００Ｗ、Ａｒの流量が５~５０ｓｃｃｍ、Ｏ２の流量が５~５０ｓｃｃｍの条件とする。
ＰＶＤ法により第２の膜を成膜するので、ＡＬＤ法やＭＯＣＶＤ法と比較して成膜速度が速くなり、比較的短い時間で、ある程度厚い膜を形成することが可能になる。
負の固定電荷を有する第１の膜の膜厚は特に限定されないが、第２の膜を形成する際に半導体層にダメージを与えることがないように、第１の膜にはある程度以上の膜厚が必要である。好ましくは、第１の膜の膜厚を１ｎｍ以上とする。
また、第１の膜を、ＡＬＤ法又はＭＯＣＶＤ法等の比較的成膜速度の遅い成膜方法を用いて形成する場合、厚くするには時間がかかる。そのため、第１の膜の膜厚は、２０ｎｍ程度以下とすることが好ましい。
負の固定電荷を有する第１の膜と負の固定電荷を有する第２の膜とを合わせた合計の膜厚は、好ましくは４０ｎｍ~１００ｎｍとする。反射防止の観点から、さらに好ましくは、合計の膜厚を５０ｎｍ~７０ｎｍとする。
この発明では、負の固定電荷を有する第１の膜の上に、負の固定電荷を有する第２の膜を形成しているので、合わせて、充分な負バイアス効果が得られる。
また、負の固定電荷を有する第１の膜を原子層蒸着（ＡＬＤ）法又は有機金属化学的気相成長（ＭＯＣＶＤ）法のように比較的成膜速度が遅い成膜方法を用いて形成した場合には、第１の膜を形成する際に半導体層にダメージを与えないようにすることができる。
さらに、負の固定電荷を有する第１の膜が負の固定電荷を持ち、かつ、負の固定電荷を有する第２の膜を形成する際の半導体層へのダメージを防ぐことができる。
そして、第２の膜が第１の膜とは異なる材料から成るので、負の固定電荷を有する膜の材料の制約が緩和される。これにより、固体撮像素子の設計の自由度を広げることが可能になる。
そして、例えば、負の固定電荷を有する第２の膜に、屈折率の比較的高い、ＨｆＯ２，Ｔａ２Ｏ５，ＴｉＯ２を使用することにより、前述した反射防止効果の他に、フォトダイオードへ入射する光を増やして、感度を向上することが可能になる。
従って、この発明により、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができ、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。また、負の固定電荷を有する膜の材料の制約が緩和され、負の固定電荷を有する膜の特性の制約も緩和される。これにより、固体撮像素子の設計の自由度を広げることが可能になる。
そして、この発明の撮像装置は、この発明の固体撮像素子を備えて撮像装置を構成する。これにより、固体撮像素子において暗電流の発生を抑制することができ、固体撮像素子で光電変換されて得られる信号が安定するため、安定して動作し、高い信頼性を有し、良好な画質が得られる撮像装置を実現することができる。
＜２．固体撮像素子の実施の形態＞
この発明の固体撮像素子の一実施の形態の概略構成図（断面図）を、第１図に示す。
本実施の形態は、この発明を、いわゆる裏面照射型のＣＭＯＳ固体撮像素子（ＣＭＯＳイメージセンサ）に適用した場合である。
この固体撮像素子１は、フォトダイオード部４１のシリコン基板２に、入射光を光電変換する受光部として、フォトダイオードとなる電荷蓄積領域４が、Ｎ型の不純物領域によって形成されている。
このフォトダイオードの電荷蓄積領域４の表面には、正電荷蓄積領域５が形成されている。
そして、これら電荷蓄積領域４及び正電荷蓄積領域５によって、前述したＨＡＤ構造が構成されている。
フォトダイオード部４１においては、シリコン基板２の電荷蓄積領域４の下方に、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴｒ１のゲート電極１１が形成され、さらに下方に金属配線による配線層１２が形成されている。第１図では、３層の配線層１２を示している。ゲート電極１１及び各層の配線層１２の間は、層間の絶縁層１３によって絶縁されている。
なお、絶縁層１３は、図示しないが、下方に設けられる支持基板等によって支持されている。
電荷蓄積領域４を有するフォトダイオードによって、それぞれの画素が構成される。
各画素には、図示のトランジスタ（この場合は、電荷蓄積領域４に蓄積した電荷を読み出し・転送する転送トランジスタ）Ｔｒ１を含む、１個以上のトランジスタを有して構成される。
各画素の電荷蓄積領域４の間は、Ｐ型の素子分離領域３により分離されている。
なお、図示しないが、電荷蓄積領域４のトランジスタＴｒ１のゲート電極１１側の界面に、ｐ＋半導体領域を形成して、絶縁層１３との界面における暗電流の発生を抑制することが好ましい。
周辺回路部４２においては、Ｎ型やＰ型のＭＯＳトランジスタから成る、ＭＯＳトランジスタＴｒ２，Ｔｒ３が形成されている。
図示していないが、これらのＭＯＳトランジスタＴｒ２，Ｔｒ３のソース・ドレイン領域やチャネルとなる半導体ウエル領域が、シリコン基板２内に形成されている。
フォトダイオードが形成されたシリコン基板２の上層には、負の固定電荷を有する膜２３が形成されている。
負の固定電荷を有する膜２３の中の負の固定電荷によって、電荷蓄積領域４の表面に電界が加わり、電荷蓄積領域４の表面に正電荷蓄積領域（ホールアキュミュレーション領域）５が形成される。これにより、電荷蓄積領域４の表面にイオン注入をしなくても、正電荷蓄積領域５を形成することが可能になる。
負の固定電荷を有する膜２３上には、絶縁膜６、例えばＳｉＯ２膜が形成されている。
絶縁膜６の上には、フォトダイオード部４１の一部と、周辺回路部４２とを覆うように、遮光膜７が形成されている。
この遮光膜７によって、フォトダイオードに光が入らない領域（図示しないオプティカルブラック領域）を作り、そのフォトダイオードの出力によって画像での黒レベルを決定することができる。
また、周辺回路部４２においては、遮光膜７により、光が入ることによるＭＯＳトランジスタＴｒ２，Ｔｒ３等の特性の変動を抑制することができる。
ＳｉＯ２膜６及び遮光膜７を覆って、平坦化膜８が形成されている。
平坦化膜８の上には、画素毎に、対応する色（赤Ｒ、緑Ｇ、青Ｂ）のカラーフィルター９が形成されている。
各カラーフィルター９の上には、それぞれ、集光のためのオンチップレンズ１０が設けられている。
このような構成となっていることにより、本実施の形態の固体撮像素子１は、第１図の上方から光を入射させて、フォトダイオードの電荷蓄積領域４において、光電変換を生じさせて、入射光を受光検出することができる。
そして、フォトダイオードが形成されたシリコン基板２から見て、下層にある配線層１２の側（表面側）とは反対側（裏面側）の上層から光を入射させるので、いわゆる裏面照射型構造となっている。
本実施の形態の固体撮像素子１においては、特に、負の固定電荷を有する膜２３が、下層の負の固定電荷を有する第１の膜２１と、上層の負の固定電荷を有する第２の膜２２との、２層の積層構造となっている。
第１の膜２１と第２の膜２２とは、異なる材料によって形成する。
また、より好ましくは、下層の第１の膜２１はＡＬＤ法又はＭＯＣＶＤ法のような比較的成膜速度の遅い成膜方法により成膜し、上層の第２の膜２２はＰＶＤ法のような第１の膜２１よりも成膜速度が速く、比較的成膜速度の速い成膜方法により成膜する。
負の固定電荷を有する第１の膜２１及び負の固定電荷を有する第２の膜２２は、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁膜とすることができる。そして、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５から選ばれる酸化物を使用することが可能である。また、前述した、窒化物や酸窒化物、希土類元素の酸化物等も、使用することが可能である。
このような材料から、第１の膜２１と第２の膜２２とに、それぞれ異なる材料を選定する。
シリコン基板２の上層に、負の固定電荷を有する膜２３（２１，２２）を設けたことにより、第１４図Ａ及び第１４図Ｂに示したと同様に、バンドを曲げて、界面付近に正電荷（ホール）が蓄積されるようにすることができる。
なお、特に、負の固定電荷を有する膜２１，２２として、屈折率の比較的高い、ＨｆＯ２膜、Ｔａ２Ｏ５膜、ＴｉＯ２膜等を形成した場合には、反射防止効果を得ることも可能になる。
本実施の形態の固体撮像素子１は、例えば、次のようにして、製造することができる。
第２図に示すように、フォトダイオード部４１のシリコン基板２内に電荷蓄積領域４が形成されており、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート電極１１及び配線層１２が形成されている状態から説明する。
まず、第３図に示すように、電荷蓄積領域４が形成されたシリコン基板２上に、ＡＬＤ法又はＭＯＣＶＤ法のような比較的成膜速度の遅い成膜方法により、負の固定電荷を有する第１の膜２１を形成する。負の固定電荷を有する第１の膜２１の材料としては、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁材料を使用する。具体的には、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５が挙げられる。
ＡＬＤ法で成膜する場合の成膜条件は、例えば、成膜基板温度２００~５００℃、プリカーサー流量が１０~５００ｓｃｃｍ、照射時間１~１５秒、Ｏ３流量１０~５００ｓｃｃｍ、とする。
第１の膜２１の膜厚は、好ましくは１ｎｍ以上２０ｎｍ以下とする。
なお、第１の膜２１をＡＬＤ法により成膜した場合には、同時に、シリコン基板２の表面に、酸化シリコン膜（厚さ１ｎｍ程度）が形成されることがある。
次に、第４図に示すように、負の固定電荷を有する第１の膜２１の上に、ＰＶＤ法のような第１の膜２１よりも成膜速度が速く、比較的成膜速度の速い成膜方法により、負の固定電荷を有する第２の膜２２を形成する。負の固定電荷を有する第２の膜２２の材料としては、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁材料であり、第１の膜２１とは異なる材料を使用する。具体的には、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５が挙げられる。
ＰＶＤ法で成膜する際の成膜条件は、例えば、圧力０．０１~５０Ｐａ、ＤＣパワー５００~２０００Ｗ、Ａｒ流量５~５０ｓｃｃｍ、Ｏ２流量５~５０ｓｃｃｍとする。
負の固定電荷を有する第１の膜２１上に負の固定電荷を有する第２の膜２２を形成することによって、２層２１，２２が積層された負の固定電荷を有する膜２３が構成される。この負の固定電荷を有する膜２３によって、電荷蓄積領域４の表面に正電荷蓄積領域５が形成される。
次に、第５図に示すように、負の固定電荷を有する第２の膜２２上に、ＳｉＯ２膜等の絶縁膜６を形成する。
この絶縁膜６を形成することにより、後の遮光膜７のエッチングの際に、負の固定電荷を有する第２の膜２２の表面を直接エッチングに晒すことを防ぐことが可能になる。また、負の固定電荷を有する第２の膜２２と遮光膜７を直接接触させることに起因した、負の固定電荷を有する第２の膜２２と遮光膜７との反応を、抑制することが可能になる。
次に、第６図に示すように、遮光膜７となる金属膜を形成する。
さらに、第７図に示すように、エッチングにより、遮光膜７と絶縁膜６の上部を加工する。これにより、遮光膜７が、フォトダイオード部４１上の一部及び周辺回路部４２上に残る。
次に、第８図に示すように、表面を覆って、平坦化膜８を形成する。平坦化膜８としては、例えば、塗布法により、ＳｉＯ２膜を形成する。平坦化膜８を充分な厚さに形成することにより、遮光膜７による段差をなくして、表面を平坦化することができる。
最後に、第９図に示すように、フォトダイオード部４１において、各画素のフォトダイオードの上方に、カラーフィルター９及びオンチップレンズ１０を順次形成する。
なお、カラーフィルター９とオンチップレンズ１０との間に、レンズ加工の際のカラーフィルター９への加工ダメージを防止するために、光透過性の絶縁膜（図示せず）を形成してもよい。
このようにして、第１図に示した固体撮像素子１を製造することができる。
上述の本実施の形態の固体撮像素子１の構成によれば、電荷蓄積領域４が形成されている、フォトダイオード部４１のシリコン基板２上に、負の固定電荷を有する第１の膜２１が形成されている。そして、この負の固定電荷を有する第１の膜２１の上に、負の固定電荷を有する第２の膜２２が形成されて、２層２１，２２が積層された負の固定電荷を有する膜２３を構成している。
負の固定電荷を有する第１の膜２１及び負の固定電荷を有する第２の膜２２の２つの膜を合わせて充分な負バイアス効果が得られる。これらの膜の負の固定電荷によって、第１４図Ａ及び第１４図Ｂに示したと同様にバンドを曲げることができ、界面付近に正電荷蓄積領域５を形成して、正電荷（ホール）が蓄積されるようにして、界面準位に起因する暗電流の発生を抑制することができる。
負の固定電荷を有する第１の膜２１を、ＡＬＤ法又はＭＯＣＶＤ法のような比較的成膜速度の遅い成膜方法により形成した場合には、第１の膜２１を形成する際に、シリコン基板２にダメージを与えないようにすることができる。
また、負の固定電荷を有する第２の膜２２の下に第１の膜２１が形成されているため、負の固定電荷を有する第２の膜２２を形成する際に、シリコン基板２にダメージを与えないように、第１の膜２１で防ぐことができる。
さらに、負の固定電荷を有する第１の膜２１と、負の固定電荷を有する第２の膜２２とは、異なる材料によって形成されている。
これにより、前記特許文献２に示したように、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜２３（２１，２２）の材料の制約が緩和される。
従って、本実施の形態により、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができ、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子１を実現することができる。
また、負の固定電荷を有する膜２３（２１，２２）の制約が緩和され、負の固定電荷を有する膜２３（２１，２２）の特性の制約も緩和される。これにより、固体撮像素子の設計の自由度を広げることが可能になる。
なお、第１図に示したように、シリコン基板２にフォトダイオードを構成する電荷蓄積領域４を形成する代わりに、シリコン基板上のシリコンエピタキシャル層にフォトダイオードを構成する電荷蓄積領域を形成することも可能である。
また、負の固定電荷を有する第２の膜２２よりも上層の構成や、周辺回路部４２の構成は、上述の実施の形態の構成に限定されるものではなく、様々な変形が可能である。
例えば、前記特許文献２において、実施の形態として記載されている構成を採用することもできる。
上述の実施の形態では、ＣＭＯＳ固体撮像素子にこの発明を適用した場合であったが、この発明は、その他の構成の固体撮像素子にも適用することができる。
例えば、ＣＣＤ固体撮像素子においても、この発明を適用して、受光部上に、プラズマを用いて形成した酸化シリコン膜及び負の固定電荷を有する膜を形成することにより、界面準位に起因する暗電流の発生を抑制することができる。
また、上述の実施の形態では、裏面照射型構造の固体撮像素子にこの発明を適用した場合であった。
この発明は、フォトダイオードが形成された半導体層の、光が入射する側に、配線層や転送電極を形成した、いわゆる表面照射型構造の固体撮像素子にも適用することが可能である。
＜３．実験（特性測定）＞
ここで、第１図に示した固体撮像素子１と同様に、ＡＬＤ法を用いて負の固定電荷を有する第１の膜を形成し、その上に、ＰＶＤ法を用いて負の固定電荷を有する第２の膜を形成して、これらの積層構造の特性を調べた。
（実験１）
まず、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）として、シリコン基板上に絶縁層を介して電極層を形成したＭＯＳキャパシタを作製した。
そして、ＭＯＳキャパシタの絶縁層として、以下の積層構造のそれぞれを使用したＴＥＧを作製した。
（１）ＡＬＤ法を用いてＨｆＯ２膜を膜厚１０ｎｍで形成し、その上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成した。
（２）ＡＬＤ法を用いてＨｆＯ２膜を膜厚１０ｎｍで形成し、その上に、ＰＶＤ法を用いてＴａ２Ｏ５膜を膜厚５０ｎｍで形成した。
作製したそれぞれのＴＥＧについて、直流を用いた一般的なＣ−Ｖ特性の測定（Ｑｓ−ＣＶ：Ｑｕａｓｉ−ｓｔａｔｉｃ−ＣＶ）と、高周波を用いたＣ−Ｖ特性の測定（Ｈｆ−ＣＶ：Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ−ＣＶ）とを行った。Ｑｓ−ＣＶは、ゲート電圧を時間の一次関数として掃引し、ゲート・基板間に流れる変位電流を求める測定法である。
Ｑｓ−ＣＶ特定の測定から、低周波領域の容量Ｃを求めた。
また、Ｑｓ−ＣＶの測定値とＨｆ−ＣＶの測定値の差分から、界面準位密度Ｄｉｔを求めた。
測定結果として、電圧Ｖｇ（Ｖ）と容量Ｃ（ｐＦ）との関係を、第１０図Ａに示す。また、界面準位密度Ｄｉｔと、第１０図Ａにおけるフラットバンド電圧Ｖｆｂ（Ｖ）の大きさとを、第１０図Ｂに示す。
第１０図Ａより、ＡＬＤ法を用いてＨｆＯ２膜を形成し、その上にＴａ２Ｏ５膜を形成した場合、ＡＬＤ法とＰＶＤ法とを組み合わせて形成したＨｆＯ２膜と比較して、同程度のフラットバンド電圧が得られ、また、界面準位密度がやや小さくなることがわかる。
（実験２）
実際の固体撮像素子１の構造を模した構造を設計して、シミュレーションにより計算を行って、入射光の波長とその波長に対する感度の大きさとの関係を調べた。
設計した構造は、シリコン基板（厚さ３μｍ）／ＳｉＯ２膜（膜厚１ｎｍ）／ＡＬＤ法によるＨｆＯ２膜（膜厚１０ｎｍ）／ＰＶＤ法による酸化膜／プラズマＣＶＤ法による酸化シリコン膜（膜厚１５０ｎｍ）／平坦化膜（膜厚１００ｎｍ）である。
ＰＶＤ法による酸化膜は、Ｔａ２Ｏ５膜とＨｆＯ２膜との２種類とした。
そして、それぞれの酸化膜の膜厚を変えてシミュレーションを行い、最も感度の高い膜厚を求めた。その結果、Ｔａ２Ｏ５膜は４０ｎｍが、ＨｆＯ２膜は５０ｎｍが、最も感度が高くなった。
次に、それぞれの膜の最も感度が高い膜厚における、光の波長λによる吸収率Ａｂの変化を、第１１図に示す。
第１１図より、４５０ｎｍ~５５０ｎｍの波長範囲で比較すると、Ｔａ２Ｏ５膜を使用した場合に吸収率が高くなり、４５０ｎｍ付近ではＨｆＯ２膜を使用した場合と比較して１０％程度も高くなることがわかる。
即ち、屈折率の比較的高いＴａ２Ｏ５膜を、負の固定電荷を有する第２の膜に使用した場合に、この波長範囲の吸収率が大幅に向上し、この波長範囲の感度が向上することがわかる。
＜４．撮像装置の実施の形態＞
次に、この発明の撮像装置の実施の形態を説明する。
この発明の撮像装置の一実施の形態の概略構成図（ブロック図）を、第１５図に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
第１５図に示すように、撮像装置５００は、固体撮像素子（図示せず）を備えた撮像部５０１を有している。この撮像部５０１の前段には、入射光５０４を集光して像を結像させる結像光学系５０２が備えられている。また、撮像部５０１の後段には、撮像部５０１を駆動する駆動回路、固体撮像素子で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部５０３が接続されている。また、信号処理部５０３によって処理された画像信号は、画像記憶部（図示せず）によって記憶させることができる。
このような撮像装置５００において、固体撮像素子として、前述した実施の形態の固体撮像素子１等、この発明の固体撮像素子を用いることができる。
本実施の形態の撮像装置５００によれば、この発明の固体撮像素子、即ち、前述したように、充分な負バイアス効果により暗電流の発生が抑制された固体撮像素子を用いているので、高品位な映像を記録できるという利点がある。
なお、この発明の撮像装置は、第１５図に示した構成に限定されることはなく、固体撮像素子を用いる撮像装置であれば、適用することが可能である。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
この発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
この発明は、上述の実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
なお、説明は以下の順序で行う。
１．発明の概要
２．固体撮像素子の実施の形態
３．実験（特性測定）
４．撮像装置の実施の形態
＜１．発明の概要＞
この発明においては、固体撮像素子の少なくともフォトダイオードが形成された領域の半導体層上に、負の固定電荷を有する第１の膜を形成し、この負の固定電荷を有する第１の膜の上に、負の固定電荷を有する第２の膜を形成する。
負の固定電荷を有する第２の膜は、負の固定電荷を有する第１の膜とは異なる材料によって、形成（成膜）する。
負の固定電荷を有する第１の膜及び第２の膜の材料は、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁膜とすることができる。
このような絶縁膜の絶縁材料としては、例えば、酸化ハフニウム（ＨｆＯ２）、酸化ジルコン（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）から選ばれる材料が挙げられる。これらの酸化物の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があるため、成膜方法が確立されており、容易に成膜することができる。
また、これらの材料のうち、特に、屈折率の比較的高い、ＨｆＯ２（屈折率２．０５）、Ｔａ２Ｏ５（屈折率２．１６）、ＴｉＯ２（屈折率２．２０）等を形成した場合には、反射防止効果をも得ることも可能になる。
上記以外の絶縁材料としては、例えば、希土類元素の酸化物が挙げられる。即ち、ランタン、プラセオジム、セリウム、ネオジム、プロメチウム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム、イットリウムの各酸化物が挙げられる。
さらにまた、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウム、酸窒化アルミニウムを使用することも可能である。
そして、上述した材料から、負の固定電荷を有する第１の膜と、負の固定電荷を有する第２の膜とに、それぞれ異なる材料を選定する。
負の固定電荷を有する第１の膜又は負の固定電荷を有する第２の膜に、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
より好ましくは、負の固定電荷を有する第１の膜を、比較的成膜速度が遅い成膜方法を用いて成膜する。さらに好ましくは、例えば、成膜速度を０．０１ｎｍ／分~１ｎｍ／分として、負の固定電荷を有する第１の膜を形成する。このような成膜速度の成膜方法としては、例えば、原子層蒸着（ＡＬＤ）法又は有機金属化学的気相成長（ＭＯＣＶＤ）法が挙げられる。
ＡＬＤ法により第１の膜を成膜する場合には、例えば、基板温度が２００~５００℃、プリカーサーの流量が１０~５００ｓｃｃｍ、プリカーサーの照射時間が１~１５秒、Ｏ３の流量が５~５０ｓｃｃｍの条件とする。
ＭＯＣＶＤ法により第１の膜を成膜する場合には、例えば、基板温度が２００~６００℃の条件とする。
なお、半導体層がシリコン層であり、その上に第１の膜をＡＬＤ法により成膜した場合には、同時に、シリコン層の表面に界面準位を低減する酸化シリコン膜を厚さ１ｎｍ程度形成することが可能になる。
より好ましくは、負の固定電荷を有する第２の膜は、負の固定電荷を有する第１の膜の成膜方法よりも成膜速度が速く、比較的成膜速度が速い成膜法を用いて成膜する。さらに好ましくは、例えば、成膜速度を１０ｎｍ／分~５０ｎｍ／分として、負の固定電荷を有する第２の膜を形成する。このような成膜速度の成膜方法としては、例えば、物理的気相成長（ＰＶＤ）法が挙げられる。
ＰＶＤ法により第２の膜を成膜する際には、例えば、圧力が０．０１~５０Ｐａ、パワーが５００~２０００Ｗ、Ａｒの流量が５~５０ｓｃｃｍ、Ｏ２の流量が５~５０ｓｃｃｍの条件とする。
ＰＶＤ法により第２の膜を成膜するので、ＡＬＤ法やＭＯＣＶＤ法と比較して成膜速度が速くなり、比較的短い時間で、ある程度厚い膜を形成することが可能になる。
負の固定電荷を有する第１の膜の膜厚は特に限定されないが、第２の膜を形成する際に半導体層にダメージを与えることがないように、第１の膜にはある程度以上の膜厚が必要である。好ましくは、第１の膜の膜厚を１ｎｍ以上とする。
また、第１の膜を、ＡＬＤ法又はＭＯＣＶＤ法等の比較的成膜速度の遅い成膜方法を用いて形成する場合、厚くするには時間がかかる。そのため、第１の膜の膜厚は、２０ｎｍ程度以下とすることが好ましい。
負の固定電荷を有する第１の膜と負の固定電荷を有する第２の膜とを合わせた合計の膜厚は、好ましくは４０ｎｍ~１００ｎｍとする。反射防止の観点から、さらに好ましくは、合計の膜厚を５０ｎｍ~７０ｎｍとする。
この発明では、負の固定電荷を有する第１の膜の上に、負の固定電荷を有する第２の膜を形成しているので、合わせて、充分な負バイアス効果が得られる。
また、負の固定電荷を有する第１の膜を原子層蒸着（ＡＬＤ）法又は有機金属化学的気相成長（ＭＯＣＶＤ）法のように比較的成膜速度が遅い成膜方法を用いて形成した場合には、第１の膜を形成する際に半導体層にダメージを与えないようにすることができる。
さらに、負の固定電荷を有する第１の膜が負の固定電荷を持ち、かつ、負の固定電荷を有する第２の膜を形成する際の半導体層へのダメージを防ぐことができる。
そして、第２の膜が第１の膜とは異なる材料から成るので、負の固定電荷を有する膜の材料の制約が緩和される。これにより、固体撮像素子の設計の自由度を広げることが可能になる。
そして、例えば、負の固定電荷を有する第２の膜に、屈折率の比較的高い、ＨｆＯ２，Ｔａ２Ｏ５，ＴｉＯ２を使用することにより、前述した反射防止効果の他に、フォトダイオードへ入射する光を増やして、感度を向上することが可能になる。
従って、この発明により、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができ、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。また、負の固定電荷を有する膜の材料の制約が緩和され、負の固定電荷を有する膜の特性の制約も緩和される。これにより、固体撮像素子の設計の自由度を広げることが可能になる。
そして、この発明の撮像装置は、この発明の固体撮像素子を備えて撮像装置を構成する。これにより、固体撮像素子において暗電流の発生を抑制することができ、固体撮像素子で光電変換されて得られる信号が安定するため、安定して動作し、高い信頼性を有し、良好な画質が得られる撮像装置を実現することができる。
＜２．固体撮像素子の実施の形態＞
この発明の固体撮像素子の一実施の形態の概略構成図（断面図）を、第１図に示す。
本実施の形態は、この発明を、いわゆる裏面照射型のＣＭＯＳ固体撮像素子（ＣＭＯＳイメージセンサ）に適用した場合である。
この固体撮像素子１は、フォトダイオード部４１のシリコン基板２に、入射光を光電変換する受光部として、フォトダイオードとなる電荷蓄積領域４が、Ｎ型の不純物領域によって形成されている。
このフォトダイオードの電荷蓄積領域４の表面には、正電荷蓄積領域５が形成されている。
そして、これら電荷蓄積領域４及び正電荷蓄積領域５によって、前述したＨＡＤ構造が構成されている。
フォトダイオード部４１においては、シリコン基板２の電荷蓄積領域４の下方に、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴｒ１のゲート電極１１が形成され、さらに下方に金属配線による配線層１２が形成されている。第１図では、３層の配線層１２を示している。ゲート電極１１及び各層の配線層１２の間は、層間の絶縁層１３によって絶縁されている。
なお、絶縁層１３は、図示しないが、下方に設けられる支持基板等によって支持されている。
電荷蓄積領域４を有するフォトダイオードによって、それぞれの画素が構成される。
各画素には、図示のトランジスタ（この場合は、電荷蓄積領域４に蓄積した電荷を読み出し・転送する転送トランジスタ）Ｔｒ１を含む、１個以上のトランジスタを有して構成される。
各画素の電荷蓄積領域４の間は、Ｐ型の素子分離領域３により分離されている。
なお、図示しないが、電荷蓄積領域４のトランジスタＴｒ１のゲート電極１１側の界面に、ｐ＋半導体領域を形成して、絶縁層１３との界面における暗電流の発生を抑制することが好ましい。
周辺回路部４２においては、Ｎ型やＰ型のＭＯＳトランジスタから成る、ＭＯＳトランジスタＴｒ２，Ｔｒ３が形成されている。
図示していないが、これらのＭＯＳトランジスタＴｒ２，Ｔｒ３のソース・ドレイン領域やチャネルとなる半導体ウエル領域が、シリコン基板２内に形成されている。
フォトダイオードが形成されたシリコン基板２の上層には、負の固定電荷を有する膜２３が形成されている。
負の固定電荷を有する膜２３の中の負の固定電荷によって、電荷蓄積領域４の表面に電界が加わり、電荷蓄積領域４の表面に正電荷蓄積領域（ホールアキュミュレーション領域）５が形成される。これにより、電荷蓄積領域４の表面にイオン注入をしなくても、正電荷蓄積領域５を形成することが可能になる。
負の固定電荷を有する膜２３上には、絶縁膜６、例えばＳｉＯ２膜が形成されている。
絶縁膜６の上には、フォトダイオード部４１の一部と、周辺回路部４２とを覆うように、遮光膜７が形成されている。
この遮光膜７によって、フォトダイオードに光が入らない領域（図示しないオプティカルブラック領域）を作り、そのフォトダイオードの出力によって画像での黒レベルを決定することができる。
また、周辺回路部４２においては、遮光膜７により、光が入ることによるＭＯＳトランジスタＴｒ２，Ｔｒ３等の特性の変動を抑制することができる。
ＳｉＯ２膜６及び遮光膜７を覆って、平坦化膜８が形成されている。
平坦化膜８の上には、画素毎に、対応する色（赤Ｒ、緑Ｇ、青Ｂ）のカラーフィルター９が形成されている。
各カラーフィルター９の上には、それぞれ、集光のためのオンチップレンズ１０が設けられている。
このような構成となっていることにより、本実施の形態の固体撮像素子１は、第１図の上方から光を入射させて、フォトダイオードの電荷蓄積領域４において、光電変換を生じさせて、入射光を受光検出することができる。
そして、フォトダイオードが形成されたシリコン基板２から見て、下層にある配線層１２の側（表面側）とは反対側（裏面側）の上層から光を入射させるので、いわゆる裏面照射型構造となっている。
本実施の形態の固体撮像素子１においては、特に、負の固定電荷を有する膜２３が、下層の負の固定電荷を有する第１の膜２１と、上層の負の固定電荷を有する第２の膜２２との、２層の積層構造となっている。
第１の膜２１と第２の膜２２とは、異なる材料によって形成する。
また、より好ましくは、下層の第１の膜２１はＡＬＤ法又はＭＯＣＶＤ法のような比較的成膜速度の遅い成膜方法により成膜し、上層の第２の膜２２はＰＶＤ法のような第１の膜２１よりも成膜速度が速く、比較的成膜速度の速い成膜方法により成膜する。
負の固定電荷を有する第１の膜２１及び負の固定電荷を有する第２の膜２２は、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁膜とすることができる。そして、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５から選ばれる酸化物を使用することが可能である。また、前述した、窒化物や酸窒化物、希土類元素の酸化物等も、使用することが可能である。
このような材料から、第１の膜２１と第２の膜２２とに、それぞれ異なる材料を選定する。
シリコン基板２の上層に、負の固定電荷を有する膜２３（２１，２２）を設けたことにより、第１４図Ａ及び第１４図Ｂに示したと同様に、バンドを曲げて、界面付近に正電荷（ホール）が蓄積されるようにすることができる。
なお、特に、負の固定電荷を有する膜２１，２２として、屈折率の比較的高い、ＨｆＯ２膜、Ｔａ２Ｏ５膜、ＴｉＯ２膜等を形成した場合には、反射防止効果を得ることも可能になる。
本実施の形態の固体撮像素子１は、例えば、次のようにして、製造することができる。
第２図に示すように、フォトダイオード部４１のシリコン基板２内に電荷蓄積領域４が形成されており、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート電極１１及び配線層１２が形成されている状態から説明する。
まず、第３図に示すように、電荷蓄積領域４が形成されたシリコン基板２上に、ＡＬＤ法又はＭＯＣＶＤ法のような比較的成膜速度の遅い成膜方法により、負の固定電荷を有する第１の膜２１を形成する。負の固定電荷を有する第１の膜２１の材料としては、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁材料を使用する。具体的には、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５が挙げられる。
ＡＬＤ法で成膜する場合の成膜条件は、例えば、成膜基板温度２００~５００℃、プリカーサー流量が１０~５００ｓｃｃｍ、照射時間１~１５秒、Ｏ３流量１０~５００ｓｃｃｍ、とする。
第１の膜２１の膜厚は、好ましくは１ｎｍ以上２０ｎｍ以下とする。
なお、第１の膜２１をＡＬＤ法により成膜した場合には、同時に、シリコン基板２の表面に、酸化シリコン膜（厚さ１ｎｍ程度）が形成されることがある。
次に、第４図に示すように、負の固定電荷を有する第１の膜２１の上に、ＰＶＤ法のような第１の膜２１よりも成膜速度が速く、比較的成膜速度の速い成膜方法により、負の固定電荷を有する第２の膜２２を形成する。負の固定電荷を有する第２の膜２２の材料としては、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁材料であり、第１の膜２１とは異なる材料を使用する。具体的には、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５が挙げられる。
ＰＶＤ法で成膜する際の成膜条件は、例えば、圧力０．０１~５０Ｐａ、ＤＣパワー５００~２０００Ｗ、Ａｒ流量５~５０ｓｃｃｍ、Ｏ２流量５~５０ｓｃｃｍとする。
負の固定電荷を有する第１の膜２１上に負の固定電荷を有する第２の膜２２を形成することによって、２層２１，２２が積層された負の固定電荷を有する膜２３が構成される。この負の固定電荷を有する膜２３によって、電荷蓄積領域４の表面に正電荷蓄積領域５が形成される。
次に、第５図に示すように、負の固定電荷を有する第２の膜２２上に、ＳｉＯ２膜等の絶縁膜６を形成する。
この絶縁膜６を形成することにより、後の遮光膜７のエッチングの際に、負の固定電荷を有する第２の膜２２の表面を直接エッチングに晒すことを防ぐことが可能になる。また、負の固定電荷を有する第２の膜２２と遮光膜７を直接接触させることに起因した、負の固定電荷を有する第２の膜２２と遮光膜７との反応を、抑制することが可能になる。
次に、第６図に示すように、遮光膜７となる金属膜を形成する。
さらに、第７図に示すように、エッチングにより、遮光膜７と絶縁膜６の上部を加工する。これにより、遮光膜７が、フォトダイオード部４１上の一部及び周辺回路部４２上に残る。
次に、第８図に示すように、表面を覆って、平坦化膜８を形成する。平坦化膜８としては、例えば、塗布法により、ＳｉＯ２膜を形成する。平坦化膜８を充分な厚さに形成することにより、遮光膜７による段差をなくして、表面を平坦化することができる。
最後に、第９図に示すように、フォトダイオード部４１において、各画素のフォトダイオードの上方に、カラーフィルター９及びオンチップレンズ１０を順次形成する。
なお、カラーフィルター９とオンチップレンズ１０との間に、レンズ加工の際のカラーフィルター９への加工ダメージを防止するために、光透過性の絶縁膜（図示せず）を形成してもよい。
このようにして、第１図に示した固体撮像素子１を製造することができる。
上述の本実施の形態の固体撮像素子１の構成によれば、電荷蓄積領域４が形成されている、フォトダイオード部４１のシリコン基板２上に、負の固定電荷を有する第１の膜２１が形成されている。そして、この負の固定電荷を有する第１の膜２１の上に、負の固定電荷を有する第２の膜２２が形成されて、２層２１，２２が積層された負の固定電荷を有する膜２３を構成している。
負の固定電荷を有する第１の膜２１及び負の固定電荷を有する第２の膜２２の２つの膜を合わせて充分な負バイアス効果が得られる。これらの膜の負の固定電荷によって、第１４図Ａ及び第１４図Ｂに示したと同様にバンドを曲げることができ、界面付近に正電荷蓄積領域５を形成して、正電荷（ホール）が蓄積されるようにして、界面準位に起因する暗電流の発生を抑制することができる。
負の固定電荷を有する第１の膜２１を、ＡＬＤ法又はＭＯＣＶＤ法のような比較的成膜速度の遅い成膜方法により形成した場合には、第１の膜２１を形成する際に、シリコン基板２にダメージを与えないようにすることができる。
また、負の固定電荷を有する第２の膜２２の下に第１の膜２１が形成されているため、負の固定電荷を有する第２の膜２２を形成する際に、シリコン基板２にダメージを与えないように、第１の膜２１で防ぐことができる。
さらに、負の固定電荷を有する第１の膜２１と、負の固定電荷を有する第２の膜２２とは、異なる材料によって形成されている。
これにより、前記特許文献２に示したように、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜２３（２１，２２）の材料の制約が緩和される。
従って、本実施の形態により、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができ、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子１を実現することができる。
また、負の固定電荷を有する膜２３（２１，２２）の制約が緩和され、負の固定電荷を有する膜２３（２１，２２）の特性の制約も緩和される。これにより、固体撮像素子の設計の自由度を広げることが可能になる。
なお、第１図に示したように、シリコン基板２にフォトダイオードを構成する電荷蓄積領域４を形成する代わりに、シリコン基板上のシリコンエピタキシャル層にフォトダイオードを構成する電荷蓄積領域を形成することも可能である。
また、負の固定電荷を有する第２の膜２２よりも上層の構成や、周辺回路部４２の構成は、上述の実施の形態の構成に限定されるものではなく、様々な変形が可能である。
例えば、前記特許文献２において、実施の形態として記載されている構成を採用することもできる。
上述の実施の形態では、ＣＭＯＳ固体撮像素子にこの発明を適用した場合であったが、この発明は、その他の構成の固体撮像素子にも適用することができる。
例えば、ＣＣＤ固体撮像素子においても、この発明を適用して、受光部上に、プラズマを用いて形成した酸化シリコン膜及び負の固定電荷を有する膜を形成することにより、界面準位に起因する暗電流の発生を抑制することができる。
また、上述の実施の形態では、裏面照射型構造の固体撮像素子にこの発明を適用した場合であった。
この発明は、フォトダイオードが形成された半導体層の、光が入射する側に、配線層や転送電極を形成した、いわゆる表面照射型構造の固体撮像素子にも適用することが可能である。
＜３．実験（特性測定）＞
ここで、第１図に示した固体撮像素子１と同様に、ＡＬＤ法を用いて負の固定電荷を有する第１の膜を形成し、その上に、ＰＶＤ法を用いて負の固定電荷を有する第２の膜を形成して、これらの積層構造の特性を調べた。
（実験１）
まず、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）として、シリコン基板上に絶縁層を介して電極層を形成したＭＯＳキャパシタを作製した。
そして、ＭＯＳキャパシタの絶縁層として、以下の積層構造のそれぞれを使用したＴＥＧを作製した。
（１）ＡＬＤ法を用いてＨｆＯ２膜を膜厚１０ｎｍで形成し、その上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成した。
（２）ＡＬＤ法を用いてＨｆＯ２膜を膜厚１０ｎｍで形成し、その上に、ＰＶＤ法を用いてＴａ２Ｏ５膜を膜厚５０ｎｍで形成した。
作製したそれぞれのＴＥＧについて、直流を用いた一般的なＣ−Ｖ特性の測定（Ｑｓ−ＣＶ：Ｑｕａｓｉ−ｓｔａｔｉｃ−ＣＶ）と、高周波を用いたＣ−Ｖ特性の測定（Ｈｆ−ＣＶ：Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ−ＣＶ）とを行った。Ｑｓ−ＣＶは、ゲート電圧を時間の一次関数として掃引し、ゲート・基板間に流れる変位電流を求める測定法である。
Ｑｓ−ＣＶ特定の測定から、低周波領域の容量Ｃを求めた。
また、Ｑｓ−ＣＶの測定値とＨｆ−ＣＶの測定値の差分から、界面準位密度Ｄｉｔを求めた。
測定結果として、電圧Ｖｇ（Ｖ）と容量Ｃ（ｐＦ）との関係を、第１０図Ａに示す。また、界面準位密度Ｄｉｔと、第１０図Ａにおけるフラットバンド電圧Ｖｆｂ（Ｖ）の大きさとを、第１０図Ｂに示す。
第１０図Ａより、ＡＬＤ法を用いてＨｆＯ２膜を形成し、その上にＴａ２Ｏ５膜を形成した場合、ＡＬＤ法とＰＶＤ法とを組み合わせて形成したＨｆＯ２膜と比較して、同程度のフラットバンド電圧が得られ、また、界面準位密度がやや小さくなることがわかる。
（実験２）
実際の固体撮像素子１の構造を模した構造を設計して、シミュレーションにより計算を行って、入射光の波長とその波長に対する感度の大きさとの関係を調べた。
設計した構造は、シリコン基板（厚さ３μｍ）／ＳｉＯ２膜（膜厚１ｎｍ）／ＡＬＤ法によるＨｆＯ２膜（膜厚１０ｎｍ）／ＰＶＤ法による酸化膜／プラズマＣＶＤ法による酸化シリコン膜（膜厚１５０ｎｍ）／平坦化膜（膜厚１００ｎｍ）である。
ＰＶＤ法による酸化膜は、Ｔａ２Ｏ５膜とＨｆＯ２膜との２種類とした。
そして、それぞれの酸化膜の膜厚を変えてシミュレーションを行い、最も感度の高い膜厚を求めた。その結果、Ｔａ２Ｏ５膜は４０ｎｍが、ＨｆＯ２膜は５０ｎｍが、最も感度が高くなった。
次に、それぞれの膜の最も感度が高い膜厚における、光の波長λによる吸収率Ａｂの変化を、第１１図に示す。
第１１図より、４５０ｎｍ~５５０ｎｍの波長範囲で比較すると、Ｔａ２Ｏ５膜を使用した場合に吸収率が高くなり、４５０ｎｍ付近ではＨｆＯ２膜を使用した場合と比較して１０％程度も高くなることがわかる。
即ち、屈折率の比較的高いＴａ２Ｏ５膜を、負の固定電荷を有する第２の膜に使用した場合に、この波長範囲の吸収率が大幅に向上し、この波長範囲の感度が向上することがわかる。
＜４．撮像装置の実施の形態＞
次に、この発明の撮像装置の実施の形態を説明する。
この発明の撮像装置の一実施の形態の概略構成図（ブロック図）を、第１５図に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
第１５図に示すように、撮像装置５００は、固体撮像素子（図示せず）を備えた撮像部５０１を有している。この撮像部５０１の前段には、入射光５０４を集光して像を結像させる結像光学系５０２が備えられている。また、撮像部５０１の後段には、撮像部５０１を駆動する駆動回路、固体撮像素子で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部５０３が接続されている。また、信号処理部５０３によって処理された画像信号は、画像記憶部（図示せず）によって記憶させることができる。
このような撮像装置５００において、固体撮像素子として、前述した実施の形態の固体撮像素子１等、この発明の固体撮像素子を用いることができる。
本実施の形態の撮像装置５００によれば、この発明の固体撮像素子、即ち、前述したように、充分な負バイアス効果により暗電流の発生が抑制された固体撮像素子を用いているので、高品位な映像を記録できるという利点がある。
なお、この発明の撮像装置は、第１５図に示した構成に限定されることはなく、固体撮像素子を用いる撮像装置であれば、適用することが可能である。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
この発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
この発明は、上述の実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
Claims (9)
- 光電変換が行われるフォトダイオードが形成された半導体層と、
少なくとも前記フォトダイオードが形成された領域の前記半導体層上に形成された負の固定電荷を有する第１の膜と、
前記負の固定電荷を有する第１の膜上に形成された、前記負の固定電荷を有する第１の膜とは異なる材料から成る、負の固定電荷を有する第２の膜とを含む
固体撮像素子。 - 前記負の固定電荷を有する第２の膜は、前記負の固定電荷を有する第１の膜の成膜方法と比較して、成膜速度が速い成膜方法により形成されている、請求項１に記載の固体撮像素子。
- 前記負の固定電荷を有する第１の膜が、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁膜である請求項１に記載の固体撮像素子。
- 前記負の固定電荷を有する第２の膜が、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁膜である請求項１に記載の固体撮像素子。
- 半導体層にフォトダイオードを形成する工程と、
少なくとも前記フォトダイオードが形成された領域の前記半導体層上に、負の固定電荷を有する第１の膜を形成する工程と、
前記負の固定電荷を有する第１の膜上に、前記負の固定電荷を有する第１の膜とは異なる材料から成る、負の固定電荷を有する第２の膜を形成する工程とを含む
固体撮像素子の製造方法。 - 前記負の固定電荷を有する第２の膜を、前記負の固定電荷を有する第１の膜を形成する成膜方法と比較して、成膜速度が速い成膜方法により形成する、請求項５に記載の固体撮像素子の製造方法。
- 前記負の固定電荷を有する第１の膜の材料として、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁材料を使用する、請求項５に記載の固体撮像素子の製造方法。
- 前記負の固定電荷を有する第２の膜の材料として、シリコン、ハフニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁材料を使用する、請求項５に記載の固体撮像素子の製造方法。
- 入射光を集光する集光光学部と、
光電変換が行われるフォトダイオードが形成された半導体層と、少なくとも前記フォトダイオードが形成された領域の前記半導体層上に形成された負の固定電荷を有する第１の膜と、前記負の固定電荷を有する第１の膜上に形成された、前記負の固定電荷を有する第１の膜とは異なる材料から成る、負の固定電荷を有する第２の膜とを含み、前記集光光学部で集光した前記入射光を受光して光電変換する固体撮像素子と、
前記固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む
撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201080001546.9A CN102272931B (zh) | 2009-03-12 | 2010-03-02 | 固态摄像元件及其制造方法、摄像装置 |
| US12/736,569 US8405016B2 (en) | 2009-03-12 | 2010-03-02 | Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same |
| US13/793,837 US8981517B2 (en) | 2009-03-12 | 2013-03-11 | Solid-state image pickup device and image pickup apparatus including the same |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009059961 | 2009-03-12 | ||
| JP2009-059961 | 2009-03-12 | ||
| JP2010-025669 | 2010-02-08 | ||
| JP2010025669A JP5347999B2 (ja) | 2009-03-12 | 2010-02-08 | 固体撮像素子及びその製造方法、撮像装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US12/736,569 A-371-Of-International US8405016B2 (en) | 2009-03-12 | 2010-03-02 | Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same |
| US13/793,837 Continuation US8981517B2 (en) | 2009-03-12 | 2013-03-11 | Solid-state image pickup device and image pickup apparatus including the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2010104021A1 true WO2010104021A1 (ja) | 2010-09-16 |
Family
ID=42728310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2010/053729 WO2010104021A1 (ja) | 2009-03-12 | 2010-03-02 | 固体撮像素子及びその製造方法、撮像装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8405016B2 (ja) |
| JP (1) | JP5347999B2 (ja) |
| KR (1) | KR20110132205A (ja) |
| CN (1) | CN102272931B (ja) |
| TW (1) | TWI442556B (ja) |
| WO (1) | WO2010104021A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10332921B2 (en) | 2015-10-09 | 2019-06-25 | Sony Semiconductor Solutions Corporation | Solid-state image sensing device and method for manufacturing the same, and electronic device |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5151375B2 (ja) * | 2007-10-03 | 2013-02-27 | ソニー株式会社 | 固体撮像装置およびその製造方法および撮像装置 |
| JP5418049B2 (ja) * | 2009-08-03 | 2014-02-19 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
| JP2012191005A (ja) | 2011-03-10 | 2012-10-04 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法および撮像装置 |
| TWI548073B (zh) * | 2011-12-14 | 2016-09-01 | Sony Corp | Solid-state imaging devices and electronic equipment |
| US10079257B2 (en) * | 2012-04-13 | 2018-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Anti-reflective layer for backside illuminated CMOS image sensors |
| KR101975028B1 (ko) | 2012-06-18 | 2019-08-23 | 삼성전자주식회사 | 이미지 센서 |
| JP2014022402A (ja) * | 2012-07-12 | 2014-02-03 | Toshiba Corp | 固体撮像装置 |
| US8610230B1 (en) * | 2012-11-01 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | HfO2/SiO2-Si interface improvement for CMOS image sensor |
| US9224881B2 (en) | 2013-04-04 | 2015-12-29 | Omnivision Technologies, Inc. | Layers for increasing performance in image sensors |
| JP6260139B2 (ja) * | 2013-08-15 | 2018-01-17 | ソニー株式会社 | 撮像素子および撮像装置 |
| TWI618232B (zh) * | 2013-09-09 | 2018-03-11 | 應用材料股份有限公司 | 工程誘發的可調靜電效應 |
| JP6171997B2 (ja) | 2014-03-14 | 2017-08-02 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びに電子機器 |
| KR102666073B1 (ko) * | 2016-12-28 | 2024-05-17 | 삼성전자주식회사 | 이미지 센서 |
| JP6540780B2 (ja) * | 2017-12-12 | 2019-07-10 | ソニー株式会社 | 撮像素子および撮像装置 |
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| WO2021116286A1 (en) | 2019-12-12 | 2021-06-17 | Brolis Sensor Technology, Uab | Solid-state device |
| US11721774B2 (en) * | 2020-02-27 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Full well capacity for image sensor |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
| US12069384B2 (en) | 2021-09-23 | 2024-08-20 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123280A (ja) * | 2003-10-15 | 2005-05-12 | Sony Corp | 固体撮像素子 |
| JP2007088305A (ja) * | 2005-09-22 | 2007-04-05 | Sony Corp | 固体撮像装置およびその製造方法、並びにカメラ |
| JP2008306154A (ja) * | 2007-05-07 | 2008-12-18 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
| JP2009176951A (ja) * | 2008-01-24 | 2009-08-06 | Sony Corp | 固体撮像素子 |
| JP2009176952A (ja) * | 2008-01-24 | 2009-08-06 | Sony Corp | 固体撮像素子 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151729A (ja) * | 2000-11-13 | 2002-05-24 | Sony Corp | 半導体装置及びその製造方法 |
| JP3759435B2 (ja) * | 2001-07-11 | 2006-03-22 | ソニー株式会社 | Ｘ−ｙアドレス型固体撮像素子 |
| JP2003197897A (ja) * | 2001-12-28 | 2003-07-11 | Fuji Film Microdevices Co Ltd | 半導体光電変換装置 |
| JP4507769B2 (ja) * | 2004-08-31 | 2010-07-21 | ソニー株式会社 | 固体撮像素子、カメラモジュール及び電子機器モジュール |
| KR100684878B1 (ko) * | 2005-01-24 | 2007-02-20 | 삼성전자주식회사 | 빛의 파장에 따라 다른 두께의 메몰 베리어층을 구비하는이미지 센서 및 그 형성 방법 |
| KR100672995B1 (ko) * | 2005-02-02 | 2007-01-24 | 삼성전자주식회사 | 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서 |
| JP2007048893A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| US7642117B2 (en) * | 2005-12-28 | 2010-01-05 | Dongbu Hitek Co., Ltd. | CMOS image sensor |
| CN101079967B (zh) * | 2006-02-24 | 2013-07-10 | 索尼株式会社 | 固态成像装置及其制造方法、以及摄像机 |
| JP4992446B2 (ja) * | 2006-02-24 | 2012-08-08 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びにカメラ |
| JP4396684B2 (ja) * | 2006-10-04 | 2010-01-13 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP2008288243A (ja) * | 2007-05-15 | 2008-11-27 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
| JP4852497B2 (ja) * | 2007-08-27 | 2012-01-11 | 富士フイルム株式会社 | 固体撮像素子 |
| JP5151375B2 (ja) * | 2007-10-03 | 2013-02-27 | ソニー株式会社 | 固体撮像装置およびその製造方法および撮像装置 |
| US7888763B2 (en) * | 2008-02-08 | 2011-02-15 | Omnivision Technologies, Inc. | Backside illuminated imaging sensor with improved infrared sensitivity |
| US8097890B2 (en) * | 2008-02-11 | 2012-01-17 | Omnivision Technologies, Inc. | Image sensor with micro-lenses of varying focal lengths |
| KR101463609B1 (ko) * | 2008-02-15 | 2014-11-21 | 삼성전자 주식회사 | 이미지 센서 및 그 제조 방법 |
| JP5136110B2 (ja) * | 2008-02-19 | 2013-02-06 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US7968923B2 (en) * | 2008-03-12 | 2011-06-28 | Omnivision Technologies, Inc. | Image sensor array with conformal color filters |
| US8222710B2 (en) * | 2008-06-13 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sensor structure for optical performance enhancement |
| US7875948B2 (en) * | 2008-10-21 | 2011-01-25 | Jaroslav Hynecek | Backside illuminated image sensor |
-
2010
- 2010-02-08 JP JP2010025669A patent/JP5347999B2/ja not_active Expired - Fee Related
- 2010-03-02 WO PCT/JP2010/053729 patent/WO2010104021A1/ja active Application Filing
- 2010-03-02 KR KR1020107025306A patent/KR20110132205A/ko not_active Application Discontinuation
- 2010-03-02 CN CN201080001546.9A patent/CN102272931B/zh active Active
- 2010-03-02 US US12/736,569 patent/US8405016B2/en active Active
- 2010-03-04 TW TW099106311A patent/TWI442556B/zh not_active IP Right Cessation
-
2013
- 2013-03-11 US US13/793,837 patent/US8981517B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123280A (ja) * | 2003-10-15 | 2005-05-12 | Sony Corp | 固体撮像素子 |
| JP2007088305A (ja) * | 2005-09-22 | 2007-04-05 | Sony Corp | 固体撮像装置およびその製造方法、並びにカメラ |
| JP2008306154A (ja) * | 2007-05-07 | 2008-12-18 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
| JP2009176951A (ja) * | 2008-01-24 | 2009-08-06 | Sony Corp | 固体撮像素子 |
| JP2009176952A (ja) * | 2008-01-24 | 2009-08-06 | Sony Corp | 固体撮像素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10332921B2 (en) | 2015-10-09 | 2019-06-25 | Sony Semiconductor Solutions Corporation | Solid-state image sensing device and method for manufacturing the same, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110031376A1 (en) | 2011-02-10 |
| JP2010239116A (ja) | 2010-10-21 |
| JP5347999B2 (ja) | 2013-11-20 |
| TWI442556B (zh) | 2014-06-21 |
| US8981517B2 (en) | 2015-03-17 |
| CN102272931B (zh) | 2015-04-01 |
| TW201106481A (en) | 2011-02-16 |
| US8405016B2 (en) | 2013-03-26 |
| CN102272931A (zh) | 2011-12-07 |
| US20130200252A1 (en) | 2013-08-08 |
| KR20110132205A (ko) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5347999B2 (ja) | 固体撮像素子及びその製造方法、撮像装置 | |
| JP5418049B2 (ja) | 固体撮像素子及びその製造方法、撮像装置 | |
| KR101530714B1 (ko) | 고체 촬상 소자 및 그 제조 방법, 그리고 촬상 장치 | |
| US9653502B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging apparatus | |
| KR101558120B1 (ko) | 고체 촬상 장치와 그 제조 방법 및 촬상 장치 | |
| US8471314B2 (en) | Solid-state imaging device, method for producing same, and camera | |
| US8709958B2 (en) | Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same | |
| CN111564461A (zh) | 摄像装置和电子设备 | |
| JP2009176952A (ja) | 固体撮像素子 | |
| JP5136081B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 201080001546.9 Country of ref document: CN |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 12736569 Country of ref document: US |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10750774 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 20107025306 Country of ref document: KR Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 10750774 Country of ref document: EP Kind code of ref document: A1 |