WO2010082248A1 - 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法 - Google Patents

半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法 Download PDF

Info

Publication number
WO2010082248A1
WO2010082248A1 PCT/JP2009/005400 JP2009005400W WO2010082248A1 WO 2010082248 A1 WO2010082248 A1 WO 2010082248A1 JP 2009005400 W JP2009005400 W JP 2009005400W WO 2010082248 A1 WO2010082248 A1 WO 2010082248A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
semiconductor device
recess
hole
semiconductor
Prior art date
Application number
PCT/JP2009/005400
Other languages
English (en)
French (fr)
Inventor
佐野光
藤井恭子
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010082248A1 publication Critical patent/WO2010082248A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Definitions

  • the present invention relates to a semiconductor device, an electronic device using the semiconductor device, and a method for manufacturing the semiconductor device. More particularly, the present invention relates to a semiconductor device including a semiconductor substrate having a recess, an electronic device using the semiconductor substrate, and a method for manufacturing the semiconductor device. .
  • FIG. 20A is a cross-sectional view showing the configuration of the semiconductor device.
  • This semiconductor device includes a semiconductor substrate 31, a semiconductor layer 32 provided on the surface side of the semiconductor substrate 31, and a microlens 33 provided on the upper surface of the semiconductor layer 32.
  • the semiconductor substrate 31 is bonded to the glass substrate 34 with an adhesive 35 provided on the outer periphery of the semiconductor substrate 31.
  • the semiconductor substrate 31 is provided with a through hole 37 penetrating between the front surface and the back surface, and a through electrode 36 is provided in the through hole 37.
  • the through electrode 36 includes a conductive film 39 and a conductor 40. A portion of the conductor 40 is opened and has an exposed portion that becomes the external terminal 40a.
  • an electrode pad 41, an insulating film 43 and a surface protective film are provided on the surface side of the semiconductor substrate 31.
  • An insulating film 38 is provided on the back surface side of the semiconductor substrate 31, and an overcoat 45 is provided on the upper surfaces of the insulating film 38 and portions of the conductor 40 other than the external terminals 40 a. Further, an external electrode 42 in contact with the external terminal 40 a is provided on the back surface side of the semiconductor substrate 31.
  • the through-hole 37 is formed in the semiconductor substrate 31, and the through-electrode 36 is provided in the through-hole 37, thereby realizing the downsizing and back surface mountability of the semiconductor device.
  • the edge Is formed. Therefore, when the component of the semiconductor device formed in contact with the front or back surface of the semiconductor substrate in which the opening is formed is also continuously formed on the inner wall of the recess, the coverage of the component in the recess is reduced. Be inhibited. As a result, the components of the semiconductor device are partially thinned on the inner wall of the recess, uncovered portions are formed, and voids are likely to be caught in the recess, resulting in a decrease in yield. May adversely affect the reliability.
  • the edge 37c penetrates the back side of the semiconductor substrate 31.
  • the problem is that the electrode 36 is short-circuited or disconnected from the semiconductor substrate 31.
  • the through hole 37 shown in FIG. 20B is generally formed by etching from the back surface side to the front surface side of the semiconductor substrate 31, but the portion of the through hole 37 that intersects the back surface of the semiconductor substrate 31.
  • an acute edge 37 c is often formed at the opening end of the through hole 37 on the back surface side.
  • the through electrode 36 is formed by plating the conductor 40 using the conductive film 39 as a seed layer, for example, but the conductive film 39 has low coverage at the edge 37c portion, as with the insulating film 38.
  • the film thickness of the conductive film 39 at the edge 37c becomes extremely thin. As a result, a sufficient current density for plating is not supplied inside the through hole 37, and the formation of the conductor 40 is hindered, which easily causes a problem that the through electrode 36 is disconnected. Further, the formation of the conductor 40 is also prevented by the formation of the edge 37c and the circulation of the plating solution inside the through-hole 37, and therefore the problem that the through-electrode 36 is disconnected is likely to occur.
  • An object of the present invention is to provide a device, an electronic apparatus using the device, and a method for manufacturing a semiconductor device.
  • a semiconductor device of the present invention includes a semiconductor substrate having a recess formed on a surface thereof, and the recess has a shape in which an opening diameter gradually decreases in a depth direction, and an inner wall of the recess Is characterized in that a step having an opening diameter smaller than the opening end of the recess is formed.
  • an edge that is a starting point of stress concentration is not formed at the opening end of the concave portion of the semiconductor substrate. Therefore, even when the component of the semiconductor device formed in contact with the surface of the semiconductor substrate in which the opening is formed is continuously formed on the inner wall of the recess, the component is subjected to thermal or mechanical stress. Since it is not destroyed, it is possible to prevent a decrease in device reliability.
  • the surface of the semiconductor substrate and the step are connected by a continuous curved surface.
  • the opening diameter of the recesses is gradually reduced in the depth direction, so that the thermal or mechanical stress received by the components of the semiconductor device formed on the inner wall of the recesses can be reduced, and the device It is possible to prevent a decrease in reliability.
  • the present invention can also be an electronic device characterized in that the semiconductor device is mounted.
  • the present invention provides a step of providing a mask layer having an opening at a desired position on a semiconductor substrate, a portion exposed by the opening of the mask layer of the semiconductor substrate is removed by etching, and a recess is formed in the semiconductor substrate.
  • a method of manufacturing a semiconductor device wherein the opening of the mask layer has a shape in which the opening diameter gradually decreases in the depth direction.
  • the present invention provides a step of forming a recess at a desired position on the surface of the semiconductor substrate, and a smooth surface with respect to the recess so that the recess has a shape in which the opening diameter gradually decreases in the depth direction.
  • a method for manufacturing a semiconductor device including a process step.
  • the present invention provides a semiconductor device in which the constituent elements of the semiconductor device formed in contact with the surface of the semiconductor substrate in which the opening is formed are continuously formed on the inner wall of the recess. It is possible to prevent a decrease in reliability.
  • FIG. 1 is a perspective view illustrating a configuration of an imaging apparatus according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a configuration of the imaging apparatus according to the embodiment.
  • FIG. 3A is a cross-sectional view illustrating details of the configuration of the imaging apparatus according to the embodiment.
  • FIG. 3B is a cross-sectional view illustrating details of the configuration of the imaging apparatus according to the embodiment.
  • FIG. 4 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 5 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 6 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 1 is a perspective view illustrating a configuration of an imaging apparatus according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a configuration of the imaging apparatus according to the embodiment.
  • FIG. 3A is
  • FIG. 7 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 8 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 9 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 10 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 11 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 12 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 13 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 14 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 15 is a cross-sectional view for explaining the method for manufacturing the imaging device according to the embodiment.
  • FIG. 16 is a cross-sectional view for explaining a modification of the manufacturing method of the imaging device according to the embodiment.
  • FIG. 17 is a cross-sectional view for explaining a modification of the manufacturing method of the imaging device according to the embodiment.
  • FIG. 18 is a cross-sectional view illustrating details of a configuration of a modified example of the imaging apparatus according to the embodiment.
  • FIG. 19 is a cross-sectional view illustrating details of a configuration of a modified example of the imaging apparatus according to the embodiment.
  • FIG. 20A is a cross-sectional view showing a configuration of a conventional semiconductor device.
  • FIG. 20B is a cross-sectional view showing details of the configuration of a conventional semiconductor device.
  • FIG. 1 is a perspective view (a perspective view with a part cut away) showing a configuration of an imaging apparatus according to the present embodiment
  • FIG. 2 is a cross-sectional view showing a configuration of the imaging apparatus
  • FIG. 3A is a cross-sectional view (an enlarged cross-sectional view of part A in FIG. 2) showing details of the configuration of the imaging apparatus
  • FIG. 3B is a cross-sectional view (an enlarged cross-sectional view of a portion B in FIG. 3A) showing the detailed configuration of the imaging apparatus.
  • an element layer and a wiring layer are formed on the surface of the semiconductor substrate 1 (the upper surface in FIGS. 1 and 2) by a semiconductor process.
  • an integrated circuit 2 in which a plurality of light receiving elements (an example of a semiconductor element) is arranged at the central portion of the surface of the semiconductor substrate 1 is provided, and driving and control of the light receiving elements are performed at the outer peripheral portion of the surface of the semiconductor substrate 1.
  • a peripheral circuit (not shown) in which an element for the above is formed is provided.
  • a cylindrical through hole 7 that penetrates the semiconductor substrate 1 from the front surface to the back surface (the lower surface in FIGS. 1 and 2) is provided in the outer peripheral portion where the peripheral circuit is provided on the surface of the semiconductor substrate 1.
  • the cylindrical insulating film 8 provided so that the inner wall surface of the through-hole 7 might be covered with the inner wall surface of the through-hole 7,
  • a through electrode 6 provided in the through hole 7 is provided in contact with the inner wall surface of the insulating film 8.
  • the through electrode 6 includes a cylindrical conductive film 9 and a columnar conductor 10 that is provided in contact with the conductive film 9 and is thicker than the conductive film 9.
  • the conductor 10 has an exposed portion that becomes the external terminal 10a.
  • An electrode 11 connected to a peripheral circuit on the surface of the semiconductor substrate 1 is electrically connected to the conductive film 9 of the through electrode 6. Further, the through electrode 6 and the insulating film 8 are formed such that the portions formed in contact with the back surface of the semiconductor substrate 1 are continuous with the portions on the inner wall of the through hole 7.
  • the surface of the semiconductor substrate 1 is entirely covered with an insulating film 13 except for a portion where the through electrode 6 is formed.
  • the insulating film 13 electrically connects the peripheral circuit (element) and the electrode 11.
  • Conductive conductors are formed.
  • a surface protective film 14 that covers the upper surface of the insulating film 13 is provided. The surface protective film 14 is opened on the surface of the electrode 11, and the opening is used for an inspection terminal in a semiconductor process, for example.
  • Microlenses 3 are provided on the surface of the surface protective film 14 at positions corresponding to the respective light receiving elements of the integrated circuit 2.
  • a color filter may be provided between the microlens 3 and the surface protective film 14.
  • a translucent substrate 4 such as a glass substrate is provided above the microlens 3. At least the outer peripheral side portion of the translucent substrate 4 is bonded to the surface of the semiconductor substrate 1 with an adhesive 5.
  • the adhesive 5 is made of a material film such as an acrylic resin adjusted to have a refractive index similar to that of the translucent substrate 4 and is formed so as to cover the entire surface of the semiconductor substrate 1. Thereby, the stress load during processing can be made uniform. In the light receiving device or the like, there is a concern about photodegradation of the adhesive 5, so that the adhesive 5 is formed only on the region where the peripheral circuit on the surface of the semiconductor substrate 1 is provided, and the integrated circuit 2 on the surface of the semiconductor substrate 1 is formed. The region may be opened instead of being formed in the region. Moreover, the translucent board
  • the back surface of the semiconductor substrate 1 is entirely covered with an insulating film 8 except for a portion where the through electrode 6 is formed. Further, as shown in FIGS. 2 and 3A, the lower surface of the insulating film 8 is entirely covered with the overcoat 15 except for the portion where the external terminals 10a are formed.
  • external electrodes 12 are provided in contact with the external terminals 10a.
  • the external electrode 12 is connected to the peripheral circuit on the surface side of the semiconductor substrate 1 through the through electrode 6 and the electrode 11, and the light receiving element of the integrated circuit 2 is electrically connected to the peripheral circuit. .
  • the inner wall (side wall) of the through hole 7 is curved at the lower part (opening part on the back side of the semiconductor substrate 1). Furthermore, the opening diameter of the through hole 7 gradually decreases toward the inside of the semiconductor substrate 1 (from the back side to the front side in FIG. 3A), that is, in the depth direction of the through hole 7. Is formed with a ring-shaped step 7a having an opening diameter smaller than the opening end of the lower portion of the through-hole 7.
  • the through-hole 7 has a shape in which the opening diameter gradually decreases in the depth direction, for example, a tapered shape, and the inner wall of the through-hole 7 is not provided with a pointed convex portion, and the back surface of the semiconductor substrate 1
  • the step 7a is connected by a continuous curved surface.
  • the opening end of the lower portion of the through hole 7 has a curved shape in which the opening diameter gradually decreases from the back surface of the semiconductor substrate 1 toward the step 7 a, that is, in the depth direction of the through hole 7.
  • the step 7a itself has a curved shape in which the opening diameter gradually decreases in the depth direction of the through hole 7, and the curved shape of the opening end and the curved shape of the step 7a are continuous.
  • the insulating film 8, the conductive film 9, and the conductor 10 provided in contact with the inner wall of the through hole 7 have a shape in which the shape of the through hole 7 is transferred. Therefore, the insulating film 8, the conductive film 9 and the conductor 10 reflect the shape of the through hole 7, and the insulating film 8, the conductive film 9 and the conductor 10 on the back surface of the semiconductor substrate 1 and the inner wall of the through hole 7.
  • the insulating film 8, the conductive film 9, and the conductor 10 are not provided with a pointed convex portion.
  • the conventional edge is not formed at the opening end of the through hole 7, and the insulating film 8, the conductive film 9, and the conductor 10 The part where the film thickness becomes thin does not occur.
  • the coverage of the insulating film 8, the conductive film 9, and the conductor 10 at the opening end of the through hole 7 can be improved, and disconnection can be prevented.
  • the inner wall of the through-hole 7 has a shape in which curved surfaces are continuous in the lower portion thereof.
  • the back surface side of the semiconductor substrate 1 is a side that is mounted on a mounting substrate (not shown) of various electronic devices using the external electrode 12 and is a portion that is susceptible to thermal and mechanical stress.
  • the insulating film 8, the conductive film 9, and the conductor 10 on the back side are curved, thermal and mechanical stress can be buffered by the expansion and contraction, and as a result, the insulating film 8, the conductive film 9 and the conductor 10 are less likely to be disconnected.
  • the curved surfaces adjacent to each other are preferably in contact with each other smoothly.
  • the buffering effect of thermal and mechanical stress can be further enhanced.
  • 4 to 15 are cross-sectional views for explaining the manufacturing method of the imaging device of the present embodiment. 4 to 15 are drawn with the orientation of the semiconductor substrate 1 upside down with respect to FIGS. 1 to 3B, the upper surface of the semiconductor substrate 1 is the back surface, and the lower surface is the front surface.
  • the semiconductor substrate 1 having the integrated circuit 2, the microlens 3, the electrode 11, and the insulating film 13 made of a light receiving element (an example of a semiconductor element) and a support substrate 19 are bonded with an adhesive 5. Then, the semiconductor substrate 1 is thinned by supporting the support substrate 19.
  • a mask layer 16 having an opening 16 a is provided on the back surface (upper surface in FIG. 5) of the semiconductor substrate 1 above a portion where the through hole 7 of the semiconductor substrate 1 is to be formed. It is done. Thereafter, as shown in FIG. 6, a mask layer 17 having an opening 17a is laminated on the mask layer 16 above a portion where the through hole 7 of the semiconductor substrate 1 is to be formed, that is, above the opening 16a. It is done.
  • the layer thickness of the mask layer 16 is larger than the layer thickness of the mask layer 17, and the size of the opening 16a is made smaller than the size of the opening 17a.
  • the openings 16a and 17a of the mask layer 16 and the mask layer 17 have a shape in which the opening diameter gradually decreases in the depth direction, for example, a tapered shape, and are formed on the inner walls of the openings 16a and 17a of the mask layer 16 and the mask layer 17.
  • a shape in which the opening diameter gradually decreases in the depth direction for example, a tapered shape
  • the surfaces of the mask layer 16 and the mask layer 17 and the inner walls of the openings 16a and 17a are connected by a continuous smooth curved surface.
  • Such a curved shape of the opening is formed, for example, by forming the openings 16a and 17a by using a resist mask in the mask layer 16 and the mask layer 17 and then heating the openings 16a and 17a, respectively, to heat the openings. Is done.
  • the mask layer 16 and the mask layer 17 are stacked and then heated to cause the opening end to be heated.
  • the opening end of the opening 17a from the mask layer 16 to the mask layer 17 can be formed more smoothly, and the curved surface can be made smooth in the ring-shaped step 7a.
  • the dry etching of the semiconductor substrate 1 further proceeds and the mask layer 17 disappears.
  • What is characteristic here is that the surface shapes of the mask layers 16 and 17 are transferred to the mask layer 16, and a step (thin wall portion) is formed in the mask layer 16.
  • the thickness of the mask layer 16 is made larger than the thickness of the mask layer 17, and the size of the opening 16a is made smaller than the size of the opening 17a. It is formed by doing. This is because in the dry etching using the mask layers 16 and 17, the mask layer 16 portion exposed to the surface through the opening 17 a is shaved before the other portions of the mask layer 16.
  • the dry etching of the semiconductor substrate 1 further proceeds, the step of the mask layer 16 disappears, and the through hole 7 is also dug considerably. Thereby, the opening end of the through hole 7 on the back surface side of the semiconductor substrate 1 is exposed on the surface.
  • the dry etching of the semiconductor substrate 1 further proceeds, and the insulating film 13 is exposed at the bottom of the through hole 7.
  • a ring-shaped step 7 a is formed on the inner wall of the through hole 7, and the opening diameter of the through hole 7 is from the back surface side (upper surface side in FIG. 10) to the front surface side (lower surface in FIG. 10). Side).
  • the surface shapes of the mask layers 16 and 17, particularly the surface shapes of the openings 16 a and 17 a are transferred to the semiconductor substrate 1.
  • the mask layer 16 remaining on the back surface (upper surface in FIG. 10) of the semiconductor substrate 1 is removed by, for example, plasma ashing or wet processing, and the insulating film 13 exposed at the bottom of the through hole 7 is formed on the semiconductor substrate 1. It is removed by dry etching using an etching gas different from that used for etching removal. Thereby, a through-hole is also provided in the insulating film 13.
  • the insulating film 8 is formed on the inner wall of the through hole 7 and the back surface (the upper surface in FIG. 11) of the semiconductor substrate 1 by, for example, a low temperature CVD (metal organic chemical vapor deposition) method. Thereafter, the portion of the insulating film 8 exposed at the bottom of the through hole 7 is removed by dry etching.
  • CVD metal organic chemical vapor deposition
  • the conductive film 9 is sputtered on the insulating film 8 on the inner wall of the through hole 7 and the back surface (the upper surface in FIG. 12) of the semiconductor substrate 1 and on the electrode 11 exposed at the bottom of the through hole 7. Is formed.
  • the conductive film 9 is formed by, for example, laminating an adhesion layer made of, for example, Ti and a seed layer made of, for example, Cu.
  • the conductor 10 is deposited on the conductive film 9 on the inner wall of the through hole 7 and the back surface of the semiconductor substrate 1 (upper surface in FIG. 12) by, for example, Cu plating using a resist mask 18. It is formed.
  • the through hole 7 has a curved surface at the opening end, the covering properties of the insulating film 8 and the conductive film 9 are not impaired.
  • the circulation of the plating solution inside the through hole 7 is not hindered, the formation of the conductor 10 is not hindered, and therefore problems such as short circuit and disconnection are less likely to occur.
  • the film 9 is removed.
  • an overcoat 15 is provided on the back surface side (upper surface side in FIG. 14) of the semiconductor substrate 1, and the external electrode 12 is connected to the conductor 10.
  • FIGS. 4 to 15 illustrate one image pickup apparatus and its manufacturing method
  • a plurality of image pickup apparatuses are simultaneously formed adjacent to each other. That is, a plurality of image pickup devices are arranged on a large-sized semiconductor substrate 1 and a large support substrate 19 is used, and a plurality of image pickup devices are simultaneously manufactured in a wafer process.
  • the semiconductor substrate for example, a disk-shaped substrate such as a silicon wafer is generally used.
  • the semiconductor substrate 1 is divided into individual pieces along the scribe lines formed at the periphery of each imaging device by blade dicing or the like. Thereafter, the semiconductor substrate 1 is bonded to the translucent substrate 4 with an adhesive 5 to produce a finished product shown in FIGS. 1 to 3B.
  • the support substrate 19 is a wafer-like translucent substrate, which eliminates the need to peel the support substrate 19, thus simplifying the manufacturing process of the semiconductor device. can do.
  • 16 and 17 are cross-sectional views for explaining a modification of the method for manufacturing the imaging device of the present embodiment. 16 and 17 are drawn with the orientation of the semiconductor substrate 1 upside down with respect to FIGS. 1 to 3B, the upper surface of the semiconductor substrate 1 is the back surface and the lower surface is the surface.
  • a through hole 7 is formed in a desired portion of the semiconductor substrate 1.
  • a ring-shaped step 7 a is formed on the inner wall of the through hole 7 on the back surface side (the upper surface side in FIG. 16) of the semiconductor substrate 1.
  • the through hole 7 is smoothed by, for example, wet etching or ion milling using an inert gas such as Ar.
  • an inert gas such as Ar.
  • the steps shown in FIG. 11 to FIG. 15 are performed, and further, the chip is divided by blade dicing or the like, and then the translucent substrate is bonded with the adhesive 5 to form the chip shape shown in FIG. 1 to FIG. 3B.
  • the finished product is made.
  • the semiconductor device and the manufacturing method thereof according to the present invention have been described based on the embodiment.
  • the present invention is not limited to this embodiment.
  • the present invention includes various modifications made by those skilled in the art without departing from the scope of the present invention.
  • the through hole 7 is formed by dry etching, but may be formed by wet etching. By doing in this way, the inner wall of the through-hole 7 can be made smooth.
  • the through hole 7 is formed by one etching after the mask layer 16 and the mask layer 17 are stacked.
  • the through hole 7 is formed by etching divided into two stages. May be. That is, the first-stage etching may be performed after the mask layer 16 is formed, and the through-hole 7 may be formed by performing the second-stage etching after the mask layer 17 is formed. In this case, wet etching and dry etching may be used in combination as the first-stage etching and the second-stage etching.
  • the ring-shaped step 7a is formed on the inner wall of the through-hole 7.
  • the opening diameter gradually decreases in the depth direction, and the inner wall has a peak.
  • the through hole 7 is not limited to this as long as the through hole 7 is not provided with a convex portion, and the through hole 7 does not have a step as shown in FIG. 18, and the surface of the semiconductor substrate 1 and the inner wall of the through hole 7 are continuous. It may be connected with a smooth curved surface, or may be provided with two or more ring-shaped steps.
  • the through hole 7 having a plurality of steps is formed by forming a mask layer according to the number of steps.
  • the through electrode 6 is configured by bonding one or more conductive films 9 serving as an adhesion layer, a seed layer, or a barrier layer to the main conductor 10.
  • conductive films 9 serving as an adhesion layer, a seed layer, or a barrier layer to the main conductor 10.
  • Various configurations are possible without being limited thereto.
  • the through-hole 7 in which the through-electrode 6 is formed is illustrated as a recessed part of this invention, and the through-hole 7 is given the shape where a pointed convex part is not provided in an inner wall
  • a non-through hole formed on the front surface, back surface, or both surfaces of the semiconductor substrate 1 may be a recess, and the inner wall may have a shape that does not have a pointed protrusion.
  • the recess may be provided on the same surface as the surface on which the circuit of the semiconductor substrate is formed, or the recess may be provided on a different surface. That is, the circuit may be provided on the surface of the semiconductor substrate and the recess may be provided on the back surface of the semiconductor substrate, or the recess may be provided on the surface of the semiconductor substrate and the circuit may be provided on the back surface of the semiconductor substrate. Good. Further, a through groove may be formed as a recess on the scribe line simultaneously with the through hole 7, and the through groove may have the same shape as the through hole 7. In this case, since the chip is divided into individual pieces at the same time when the support substrate 19 is peeled off, the chip dividing process can be simplified.
  • a groove is formed at the end of the chip (semiconductor substrate), and the end (side) of the chip has a curved shape, so that there is no acute corner that becomes the origin of stress concentration. Therefore, for example, when the chip is mounted on a wiring board and the chip is sealed with a sealing resin, it is difficult to cause interface breakdown with the sealing resin, and the reliability can be increased.
  • the imaging device is exemplified as the semiconductor device of the present invention.
  • the present invention is not limited to this as long as a semiconductor substrate having a recess is formed and the components are formed in the recess.
  • each of the stacked chips is configured to include a through electrode and an exposed electrode pad at the same position.
  • the electrode pads are sequentially stacked, and the external terminal is formed on the same line as the through electrode. At this time, the through hole in which the through electrode is formed becomes a recess.
  • a wiring circuit is formed on the surface of the semiconductor substrate, and the external terminals and through-electrodes having a pitch that can be mounted on the back surface are formed on the back surface. It is set as the structure which takes conduction. An LSI or the like having an electrode pad with a narrow pitch on the surface side is mounted, and rewiring is performed by a wiring circuit formed on the surface side. At this time, the through hole in which the through electrode is formed becomes a recess.
  • the recesses of the present invention may be formed from both the front surface side and the back surface side of the semiconductor substrate 1, and these recesses may be connected in the semiconductor substrate 1.
  • a technique such as electrolytic plating is used for the conductor 10 that connects the micro bumps 20 formed on the front surface side of the semiconductor substrate 1 and the external electrode 12 formed on the back surface side of the semiconductor substrate 1.
  • the wiring forming process on the front surface of the semiconductor substrate 1 and the rewiring process on the back surface of the semiconductor substrate 1 can be simplified.
  • the back electrode of the vertical diode element is electrically connected to the surface with a through electrode to form an external terminal on the surface.
  • a through electrode having the same potential as that of the semiconductor substrate may be formed as the through electrode, and it is not necessary to form an insulating layer on the inner wall of the through hole or the back surface of the semiconductor substrate.
  • the support substrate is peeled off to expose the electrodes on the surface. At this time, the through hole in which the through electrode is formed becomes a recess.
  • the semiconductor device is a circuit board including a high heat generating element such as a power amplifier formed on a compound semiconductor substrate such as GaAs
  • a heat dissipation via is formed in the semiconductor substrate.
  • the semiconductor substrate is insulated, it is not necessary to form an insulating layer on the inner wall of the through hole or the back surface of the semiconductor substrate. At this time, the heat radiating via becomes a recess.
  • the present invention can be applied to a semiconductor device including a semiconductor substrate provided with recesses having various functions such as a through electrode, a heat dissipation via, and a through groove on a scribe line. Therefore, the present invention provides various semiconductor devices such as optical devices such as imaging devices and light receiving devices, memories, LSIs, and discrete devices, and various types of devices such as mobile phones, digital still cameras, video cameras, and televisions equipped with the semiconductor devices. It can be used for electronic equipment.
  • one main surface of the semiconductor substrate is referred to as the front surface and the other main surface is referred to as the back surface.
  • the front and back surfaces are interchanged, the same effect as the present invention can be obtained. Needless to say.
  • the present invention can be used for a semiconductor device and a manufacturing method thereof, and in particular, can be used for a semiconductor device mounted on various electronic devices such as a mobile phone, a digital still camera, a video camera, and a television and a manufacturing method thereof.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

　本発明は、半導体基板の凹部内に形成される構成要素を有する半導体装置において歩留の低下およびデバイスの信頼性の低下を防止することが可能な半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法を提供することを目的とする。本発明の半導体装置は、絶縁膜（８）および貫通電極（６）が形成される貫通孔（７）が形成された半導体基板（１）を備え、半導体基板（１）の貫通孔（７）は、深さ方向に徐々に開口径が小さくなる形状を有し、貫通孔（７）の内壁には、貫通孔（７）の開口端よりも開口径が小さい段が形成されている。

Description

半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
　本発明は、半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法に関し、特に凹部が形成された半導体基板を備える半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法に関するものである。
　従来、各種電子機器に活用されている半導体装置において、素子を形成する半導体基板の表面もしくは裏面に様々な機能を有する貫通もしくは非貫通の凹部を設けることで、短小薄型化や高機能化の要望に対応した様々な半導体装置が提案されてきている。
　図２０Ａに示す従来の半導体装置の構成を簡単に説明する（例えば、特許文献１参照）。図２０Ａは、同半導体装置の構成を示す断面図である。
　この半導体装置は、半導体基板３１と、半導体基板３１の表面側に設けられた半導体層３２と、半導体層３２の上面に設けられたマイクロレンズ３３とを備えている。そして、半導体基板３１は、半導体基板３１の外周部に設けられた接着剤３５によりガラス基板３４と接着されている。
　半導体基板３１には、その表面と裏面との間を貫通する貫通孔３７が設けられており、貫通孔３７内には貫通電極３６が設けられている。貫通電極３６は、導電膜３９と導電体４０とから構成されている。導電体４０はその一部が開口されており、外部端子４０ａとなる露出部分を有する。半導体基板３１の表面側には、電極パッド４１、絶縁膜４３および表面保護膜が設けられている。
　半導体基板３１の裏面側には絶縁膜３８が設けられており、絶縁膜３８と導電体４０の外部端子４０ａ以外の部分との上面には、オーバーコート４５が設けられている。また、半導体基板３１の裏面側には、外部端子４０ａと接する外部電極４２が設けられている。
　図２０Ａに示す半導体装置においては、半導体基板３１に貫通孔３７を形成して貫通孔３７内に貫通電極３６を設けることにより、半導体装置の小型化と裏面実装性とを実現している。
国際公開第２００５／０２２６３１号
　しかながら、従来の半導体装置では、半導体基板に形成された貫通孔および半貫通孔などの凹部の開口端（凹部の最も半導体基板の表面側の部分）において、エッジ（尖頭状の凸部）が形成される。したがって、開口が形成された半導体基板の表面もしくは裏面上に接して形成される半導体装置の構成要素が凹部の内壁上にも連続して形成される場合、構成要素の凹部内での被覆性が阻害される。その結果、半導体装置の構成要素は、凹部の内壁においてその一部が薄くなったり、未被覆の箇所を生じたり、さらには凹部内にボイドを巻き込みやすくなり、結果として歩留が低下したりデバイスの信頼性に悪影響が及ぼされたりする。
　また、凹部の開口端に応力集中の発端となるエッジが形成されることで、開口が形成された半導体基板の表面もしくは裏面に接し、かつ凹部の内壁に沿って形成される構成要素が、熱的もしくは機械的ストレスにより破壊されやすくなるなど、デバイスの信頼性の低下が招かれる。
　具体的には、例えば、図２０Ｂの従来の半導体装置の構成の詳細を示す断面図（図２０ＡのＡ部の断面図）に示されるように、エッジ３７ｃにより、半導体基板３１の裏面側で貫通電極３６が半導体基板３１とショートしたり、断線したりするという課題を生じやすい。
　すなわち、図２０Ｂに示す貫通孔３７は、半導体基板３１の裏面側から表面側に向けてエッチングにて形成されるのが一般的であるが、この貫通孔３７の半導体基板３１の裏面と交わる部分、つまり貫通孔３７の裏面側の開口端には、鋭角のエッジ３７ｃが形成されることが多い。そして、このようにエッジ３７ｃが形成されてしまうと、このエッジ３７ｃ部分においては絶縁膜３８のカバレッジ性（被覆性）が低くなることから、このエッジ３７ｃ部分の絶縁膜３８の膜厚が極めて薄くなる。その結果、貫通電極３６と半導体基板３１の絶縁性が損なわれ、貫通電極３６が半導体基板３１とショートするという課題を生じやすい。
　また、貫通電極３６は例えば、導電膜３９をシード層として導電体４０をメッキして形成されるが、絶縁膜３８と同様に、導電膜３９はエッジ３７ｃ部分においてカバレッジ性が低くなることから、このエッジ３７ｃ部分の導電膜３９の膜厚が極めて薄くなる。その結果、貫通孔３７内部ではメッキのための十分な電流密度が供給されず、導電体４０の形成が妨げられることで貫通電極３６が断線するという課題を生じやすい。また、エッジ３７ｃが形成されて貫通孔３７内部のメッキ液の循環が妨げられることでも導電体４０の形成が妨げられるので、貫通電極３６が断線するという課題を生じやすい。
　そこで本発明は、上記課題を鑑みてなされるもので、半導体基板の凹部内に形成される構成要素を有する半導体装置において歩留の低下およびデバイスの信頼性の低下を防止することが可能な半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法を提供することを目的とする。
　上記目的を達成するために本発明の半導体装置は、表面に凹部が形成された半導体基板を備え、前記凹部は、深さ方向に徐々に開口径が小さくなる形状を有し、前記凹部の内壁には、前記凹部の開口端よりも開口径が小さい段が形成されていることを特徴とする。
　これにより、半導体基板の凹部の開口端にエッジが形成されない。したがって、開口が形成された半導体基板の表面上に接して形成される半導体装置の構成要素が凹部の内壁上にも連続して形成される場合でも、該構成要素を凹部の形状に沿って追従性よく形成し、該構成要素の凹部内での被覆性を向上させることができる。その結果、該構成要素が凹部の内壁においてその一部が薄くなったり、未被覆の箇所を生じたりしないので、歩留の低下およびデバイスの信頼性の低下を防止することができる。
　また、半導体基板の凹部の開口端に応力集中の発端となるエッジが形成されない。したがって、開口が形成された半導体基板の表面上に接して形成される半導体装置の構成要素が凹部の内壁上にも連続して形成される場合でも、該構成要素が熱的もしくは機械的ストレスにより破壊されないので、デバイスの信頼性の低下を防止することができる。
　ここで、前記半導体基板の表面と前記段とは連続する曲面で結ばれていることがさらに好ましい。
　これにより、凹部の開口径が深さ方向に向けて段階的に小さくなるので、凹部の内壁上に形成される半導体装置の構成要素が受ける熱的もしくは機械的ストレスを緩和することができ、デバイスの信頼性の低下を防止することができる。
　また、本発明は、上記半導体装置が搭載されたことを特徴とする電子機器とすることもできる。
　これにより、半導体基板の凹部内に形成される構成要素を有する半導体装置を備える電子機器において歩留の低下およびデバイスの信頼性の低下を防止することができる。
　また、本発明は、所望の位置に開口を有するマスク層を半導体基板の上に設ける工程と、前記半導体基板の前記マスク層の開口で露出した部分をエッチングにより除去し、前記半導体基板に凹部を形成する工程とを含み、前記マスク層の開口は、深さ方向に徐々に開口径が小さくなる形状を有することを特徴とする半導体装置の製造方法とすることもできる。さらに、本発明は、半導体基板の表面の所望の位置に凹部を形成する工程と、前記凹部が深さ方向に徐々に開口径が小さくなる形状を有するように、前記凹部に対して滑面化処理を行う工程とを含むことを特徴とする半導体装置の製造方法とすることもできる。
　これにより、半導体基板の凹部内に形成される構成要素を有する半導体装置において歩留の低下およびデバイスの信頼性の低下を防止することが可能な半導体装置の製造方法を実現することができる。
　以上のように本発明は、開口が形成された半導体基板の表面に接して形成される半導体装置の構成要素が凹部の内壁にも連続して形成される半導体装置において、歩留の低下およびデバイスの信頼性の低下を防止することができる。
図１は、本発明の実施形態に係る撮像装置の構成を示す斜視図である。 図２は、同実施形態に係る撮像装置の構成を示す断面図である。 図３Ａは、同実施形態に係る撮像装置の構成の詳細を示す断面図である。 図３Ｂは、同実施形態に係る撮像装置の構成の詳細を示す断面図である。 図４は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図５は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図６は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図７は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図８は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図９は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図１０は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図１１は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図１２は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図１３は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図１４は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図１５は、同実施形態に係る撮像装置の製造方法を説明するための断面図である。 図１６は、同実施形態に係る撮像装置の製造方法の変形例を説明するための断面図である。 図１７は、同実施形態に係る撮像装置の製造方法の変形例を説明するための断面図である。 図１８は、同実施形態に係る撮像装置の変形例の構成の詳細を示す断面図である。 図１９は、同実施形態に係る撮像装置の変形例の構成の詳細を示す断面図である。 図２０Ａは、従来の半導体装置の構成を示す断面図である。 図２０Ｂは、従来の半導体装置の構成の詳細を示す断面図である。
　以下、本発明に係る半導体装置の一実施形態としての撮像装置について図面を参照しながら説明する。
　図１は本実施形態の撮像装置の構成を示す斜視図（一部が切り欠かれた斜視図）であり、図２は同撮像装置の構成を示す断面図である。また、図３Ａは同撮像装置の構成の詳細を示す断面図（図２のＡ部の拡大断面図）である。さらに、図３Ｂは同撮像装置の構成の詳細を示す断面図（図３ＡのＢ部の拡大断面図）である。
　図１および図２に示すように本実施形態の撮像装置では、半導体基板１の表面（図１および図２においては上面）に、半導体プロセスで素子層および配線層が形成されている。具体的には、半導体基板１表面の中央部分に複数の受光素子（半導体素子の一例）が配列された集積回路２が設けられており、半導体基板１表面の外周部分に受光素子の駆動や制御のための素子が形成された周辺回路（図示せず）が設けられている。
　また、半導体基板１表面の周辺回路が設けられた外周部分には、半導体基板１をその表面から裏面（図１および図２においては下面）に向けて貫通する円筒状の貫通孔７が設けられている。そして、貫通孔７内には、図２および図３Ａに示すように、貫通孔７の内壁面に接し、貫通孔７の内壁を被覆するようにして設けられた円筒状の絶縁膜８と、この絶縁膜８の内壁面に接して貫通孔７内に設けられた貫通電極６が設けられている。
　貫通電極６は、円筒状の導電膜９と、この導電膜９に接して設けられた、導電膜９より厚い円柱状の導電体１０とにより構成されている。導電体１０は、外部端子１０ａとなる露出部分を有する。そして、貫通電極６の導電膜９には、半導体基板１の表面において周辺回路に接続された電極１１が電気的に接続されている。また、貫通電極６および絶縁膜８は、それぞれ半導体基板１の裏面上に接して形成された部分が貫通孔７の内壁上の部分に連続するように形成されている。
　半導体基板１の表面は、図２のごとく、貫通電極６が形成された部分を除き絶縁膜１３で全面的に覆われており、絶縁膜１３には周辺回路（素子）と電極１１とを電気的に接続する導電体（図示せず）が形成されている。半導体基板１の表面側には、絶縁膜１３の上面を覆う表面保護膜１４が設けられている。表面保護膜１４は電極１１の表面で開口しており、該開口は例えば半導体プロセスにおける検査端子に用いられる。
　表面保護膜１４の表面には、集積回路２の各受光素子と対応する位置にそれぞれマイクロレンズ３が設けられている。なお、マイクロレンズ３と表面保護膜１４との間にはカラーフィルターが設けられてもよい。マイクロレンズ３上方には、ガラス基板などの透光性基板４が設けられている。透光性基板４の少なくとも外周側の部分は接着剤５で半導体基板１の表面に接着されている。
　接着剤５は、屈折率が透光性基板４と同程度になるように調整されたアクリル系樹脂などの材料膜から構成され、半導体基板１の表面全体を覆うように形成される。これにより、加工中の応力負荷を均一にすることができる。なお、受光デバイスなどでは接着剤５の光劣化が懸念されるため、接着剤５は半導体基板１表面の周辺回路が設けられる領域上にのみ形成され、半導体基板１表面の集積回路２が形成された領域には形成されず該領域は開口されてもよい。また、透光性基板４は設けられなくてもよい。
　半導体基板１の裏面は、図２のごとく、貫通電極６が形成された部分を除き全面的に絶縁膜８で覆われている。また、絶縁膜８の下面は、図２および図３Ａのごとく、外部端子１０ａが形成された部分を除き、オーバーコート１５により全面的に覆われている。
　半導体基板１の裏面には、外部端子１０ａに接して外部電極１２が設けられている。外部電極１２は、貫通電極６および電極１１を介して、半導体基板１の表面側の周辺回路に接続され、この周辺回路に集積回路２の受光素子が電気的に接続された状態となっている。
　以上の説明で本実施形態の撮像装置について基本的な構成が説明されたが、以下本実施形態の撮像装置における特徴点について説明する。
　貫通孔７は、その下側部分（半導体基板１の裏面側の開口部分）において、図３Ａに示すごとく、内壁（側壁）が湾曲している。さらに半導体基板１の内部に向けて（図３Ａでは裏面側から表面側に向けて）、つまり貫通孔７の深さ方向に貫通孔７の開口径が段階的に小さくなり、貫通孔７の内壁には貫通孔７の下側部分の開口端よりも開口径が小さいリング状の段７ａが形成されている。貫通孔７は深さ方向に徐々に開口径が小さくなる形状、例えばテーパ形状を有し、貫通孔７の内壁には尖頭状の凸部が設けられておらず、半導体基板１の裏面と段７ａとは連続する曲面で結ばれている。貫通孔７の下側部分の開口端は、開口径が半導体基板１の裏面から段７ａに向かって、つまり貫通孔７の深さ方向に徐々に小さくなる湾曲形状を有する。さらに段７ａ自体も開口径が貫通孔７の深さ方向に徐々に小さくなる湾曲形状を有し、開口端の湾曲形状と段７ａの湾曲形状とは連続している。
　貫通孔７の内壁上に接して設けられる絶縁膜８、導電膜９および導電体１０は、貫通孔７の形状が転写された形状となっている。したがって、絶縁膜８、導電膜９および導電体１０は、貫通孔７の形状を反映し、半導体基板１の裏面上の絶縁膜８、導電膜９および導電体１０と貫通孔７の内壁上の絶縁膜８、導電膜９および導電体１０には尖頭状の凸部が設けられていない。
　この撮像装置の特徴的な構成によれば、この図３Ａに示すように、貫通孔７の開口端には従来のエッジが形成されず、絶縁膜８、導電膜９および導電体１０には、その膜厚が薄くなってしまう部分が発生しない。その結果、貫通孔７の開口端において絶縁膜８、導電膜９および導電体１０の被覆性を改善し、断線を防止することができる。
　また、図３Ａに示すように、貫通孔７の内壁は、その下側部分において湾曲した面が連なる形状となる。その結果、熱的および機械的ストレスを緩衝することができるため、この点からも絶縁膜８、導電膜９および導電体１０の断線を防止することができる。すなわち、半導体基板１の裏面側は、外部電極１２を利用して各種電子機器の実装基板（図示せず）上に実装される側であり、熱的および機械的ストレスを受けやすい部分である。したがって、裏面側の絶縁膜８、導電膜９および導電体１０が湾曲した形状となっていると、伸縮作用により熱的および機械的ストレスを緩衝することができ、結果として絶縁膜８、導電膜９および導電体１０の断線が発生しにくくなるのである。
　なお、図３Ｂに示すように、リング状の段７ａにおいて、互いに隣接した湾曲面は滑らかに接することが好ましく、この場合には熱的および機械的ストレスの緩衝効果をさらに高めることができる。
　次に、貫通孔７、絶縁膜８、導電膜９および導電体１０の形成を中心として本実施形態の撮像装置の製造方法について説明する。図４～図１５は、本実施形態の撮像装置の製造方法を説明するための断面図である。なお、図４～図１５では、図１～図３Ｂに対して半導体基板１の向きを上下反転させて描かれているので、半導体基板１の上面が裏面となり、下面が表面となっている。
　先ずは、図４に示すように、受光素子（半導体素子の一例）からなる集積回路２、マイクロレンズ３、電極１１および絶縁膜１３を有する半導体基板１と、支持基板１９とが接着剤５により接着され、その後、支持基板１９を支持して半導体基板１が薄厚化される。
　次に、図５に示すように、半導体基板１の裏面（図５においては上面）上に、半導体基板１の貫通孔７が形成される予定の部分上方に開口１６ａを有するマスク層１６が設けられる。その後、図６に示すように、このマスク層１６の上に、半導体基板１の貫通孔７が形成される予定の部分上方、つまり開口１６ａ上方に開口１７ａを有するマスク層１７が積層して設けられる。
　このとき、マスク層１６の層厚は、マスク層１７の層厚よりも厚く、開口１６ａの大きさは、開口１７ａの大きさよりも小さくされる。
　また、マスク層１６およびマスク層１７の開口１６ａおよび１７ａは深さ方向に徐々に開口径が小さくなる形状、例えばテーパ形状を有し、マスク層１６およびマスク層１７の開口１６ａおよび１７ａの内壁には尖頭状の凸部が設けられず、マスク層１６およびマスク層１７の表面と開口１６ａおよび１７ａの内壁とは連続する滑らかな曲面で結ばれている。このような開口の湾曲形状は、例えば、マスク層１６およびマスク層１７にレジストマスクを用いて開口１６ａおよび１７ａを形成した後、それぞれ加熱して開口１６ａおよび１７ａの開口端を熱ダレさせて形成される。このとき、マスク層１６とマスク層１７とを積層した後で加熱して開口端を熱ダレさせて形成されるのが好ましい。このようにすることで、マスク層１６からマスク層１７に至る開口１７ａの開口端をさらに滑らかに形成することができ、リング状の段７ａにおいて湾曲面を滑らかな面にすることができる。
　次に、図７に示すように、マスク層１６および１７をマスクとして半導体基板１にドライエッチングが行われる。これにより、開口１６ａおよび１７ａで表面に露出した半導体基板１の部分が除去され、貫通孔７が形成され始めるが、このドライエッチングにより、マスク層１６および１７も徐々にその層厚が薄くなる。
　次に、図８に示すように、半導体基板１のドライエッチングがさらに進みマスク層１７が消失する。ここで特徴的なのは、マスク層１６および１７の表面形状がマスク層１６に転写され、マスク層１６に段（薄肉部分）が形成されることである。このような深さ方向に段階的に開口径が小さくなる開口１６ａは、マスク層１６の層厚をマスク層１７の層厚よりも厚くし、開口１６ａの大きさを開口１７ａの大きさよりも小さくすることで形成される。これは、マスク層１６および１７を用いたドライエッチングにおいて、開口１７ａで表面に露出したマスク層１６部分がマスク層１６のそれ以外の部分より先に削られることに起因する。
　次に、図９に示すように、半導体基板１のドライエッチングがさらに進み、マスク層１６の段が消失し、また貫通孔７もかなり掘り込まれる。これにより、貫通孔７における半導体基板１の裏面側の開口端が表面に露出する。
　次に、図１０に示すように、半導体基板１のドライエッチングがさらに進み、貫通孔７底部に絶縁膜１３が露出する。このとき、貫通孔７の内壁にはリング状の段７ａが形成され、貫通孔７の開口径は、半導体基板１の裏面側（図１０においては上面側）から表面側（図１０においては下面側）に向けて段階的に小さくなる。また、マスク層１６および１７の表面形状、特に開口１６ａおよび１７ａの表面形状が半導体基板１に転写される。
　次に、半導体基板１の裏面（図１０においては上面）上に残存しているマスク層１６が例えばプラズマアッシングやウェット処理で除去され、また貫通孔７底部に露出する絶縁膜１３が半導体基板１のエッチング除去に用いられたものと異なるエッチングガスを用いたドライエッチングで除去される。これにより、絶縁膜１３にも貫通孔が設けられる。
　次に、図１１に示すように、例えば低温ＣＶＤ（有機金属気相成長）法により、貫通孔７内壁および半導体基板１の裏面（図１１においては上面）上に絶縁膜８が形成される。その後、絶縁膜８の貫通孔７底部に露出する部分がドライエッチングにより除去される。
　次に、図１２に示すように、貫通孔７の内壁および半導体基板１の裏面（図１２においては上面）の絶縁膜８上および貫通孔７底部に露出する電極１１上にスパッタにより導電膜９が形成される。なお、導電膜９は例えば、例えばＴｉから構成される密着層と例えばＣｕから構成されるシード層とを積層して形成される。
　次に、図１３に示すように、貫通孔７の内壁および半導体基板１の裏面（図１２においては上面）の導電膜９上に、レジストマスク１８を用いた例えばＣｕのメッキにより導電体１０が形成される。ここで、貫通孔７は開口端に湾曲面を備えているため、絶縁膜８および導電膜９の被覆性が損なわれることはない。また、貫通孔７内部のメッキ液の循環を妨げられることもないので導電体１０の形成が妨げられることもなく、従ってショートや断線といった課題が生じにくくなっている。
　次に、図１４に示すように、レジストマスク１８が除去された後、ウェットエッチングにより導電体１０を形成した部分を除く半導体基板１の裏面（図１４においては上面）の絶縁膜８上の導電膜９が除去される。
　次に、図１５に示すように、半導体基板１の裏面側（図１４においては上面側）にオーバーコート１５が設けられ、さらに導電体１０に外部電極１２が接続される。
　なお、図４～図１５では、１つの撮像装置を図示してその製造方法を説明したが、一般的には、互いに隣接する形で複数個の撮像装置が同時に形成される。すなわち、撮像装置が大判の半導体基板１に複数個配列されており、支持基板１９も大判のものが用いられて、ウェハプロセスにて一括して複数個の撮像装置が同時に製造される。ここで、半導体基板１としては、例えばシリコンウェハなどの円盤状の基板を用いるのが一般的である。
　次に、支持基板１９が剥離された後、ブレードダイシングなどにより各撮像装置の周縁に形成されたスクライブラインに沿って半導体基板１が分割され個片化される。その後、接着剤５で半導体基板１が透光性基板４に貼り合わせられ、図１～図３Ｂに示す完成品が作られる。
　なお、半導体装置が撮像装置などの光学デバイスである場合、支持基板１９をウェハ状の透光性基板とすることで、支持基板１９を剥離する必要がなくなるので、半導体装置の製造工程を簡略化することができる。
　次に、本実施形態の撮像装置の製造方法の変形例について説明する。図１６および図１７は、本実施形態の撮像装置の製造方法の変形例を説明するための断面図である。なお、図１６および図１７では、図１～図３Ｂに対して半導体基板１の向きを上下反転させて描かれているので、半導体基板１の上面が裏面となり、下面が表面となっている。
　先ずは、図１６に示すように、半導体基板１の所望の部分に貫通孔７が形成される。このとき、半導体基板１の裏面側（図１６においては上面側）における貫通孔７の内壁には、リング状の段７ａが形成されている。
　次に、図１７に示すように、例えばウェットエッチング又はＡｒなどの不活性ガスを用いたイオンミリングにより貫通孔７の滑面化処理が行われる。これにより、貫通孔７の開口端およびリング状の段７ａの鋭角端が滑面化され、半導体基板１の裏面と貫通孔７の内壁とが連続する曲面で結ばれるように加工される。
　次に、図１１～図１５に示す工程が実施され、さらにブレードダイシングなどによりチップ分割が行われた後、接着剤５で透光性基板が貼り合わせられて図１～図３Ｂに示すチップ状の完成品が作られる。
　以上、本発明の半導体装置およびその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
　例えば、上記実施形態の撮像装置の製造方法では、貫通孔７はドライエッチングで形成されるとしたが、ウェットエッチングで形成されても良い。このようにすることで、貫通孔７の内壁を滑らかにすることができる。
　また、上記実施形態の撮像装置の製造方法では、貫通孔７はマスク層１６とマスク層１７とを積層した後、１回のエッチングで形成されるとしたが、２段階に分けたエッチングにより形成されてもよい。すなわち、マスク層１６を形成した後に１段階目のエッチングが実施され、マスク層１７を形成した後に２段階目のエッチングが実施されて貫通孔７が形成されても良い。この場合、１段階目のエッチングおよび２段階目のエッチングとして、ウェットエッチングとドライエッチングとが組み合わせて用いられてもよい。
　また、上記実施形態の撮像装置では、貫通孔７の内壁にはリング状の段７ａが形成されるとしたが、深さ方向に徐々に開口径が小さくなる形状を有し、内壁に尖頭状の凸部が設けられていない貫通孔７であればこれに限られず、貫通孔７は図１８に示すように段を有さず、半導体基板１の表面と貫通孔７の内壁が連続する滑らかな曲面で結ばれるもの、又は２つ以上のリング状の段を備えるものであってもよい。複数段を備える貫通孔７は、段数に応じたマスク層を形成することにより形成される。
　また、上記実施形態の撮像装置では、貫通電極６は、主たる導電体１０に密着層、シード層もしくはバリア層となる一層以上の導電膜９を接合させて構成されるとしたが、この構成に限られず様々な構成をとることができる。
　また、上記実施形態の撮像装置では、本発明の凹部として貫通電極６が形成される貫通孔７を例示し、貫通孔７について内壁に尖頭状の凸部が設けられない形状を持たせるとしたが、半導体基板１の表面、裏面もしくはそれら両面に形成される非貫通孔を凹部としそれについて内壁に尖頭状の凸部が設けられない形状を持たせてもよい。また、放熱ビアやスクライブライン上に設けられた溝を凹部としてそれに貫通孔７と同様の形状を持たせてもよい。この場合、半導体基板の回路が形成された面と同一面上に凹部が設けられてもよいし、また異なる面に凹部が設けられてもよい。つまり、回路が半導体基板の表面に設けられ、かつ凹部が半導体基板の裏面に設けられてもよいし、また凹部が半導体基板の表面に設けられ、かつ回路が半導体基板の裏面に設けられてもよい。また、貫通孔７と同時にスクライブライン上に貫通溝を凹部として形成し、その貫通溝に貫通孔７と同様の形状を持たせてもよい。この場合、支持基板１９を剥離するのと同時に個片にチップ分割されるので、チップ分割の工程を簡略化することができる。また同時に、チップ（半導体基板）の端部に溝が形成され、チップの端部（側部）は湾曲した形状となるので、応力集中の発端となる鋭角な角部が存在しない。従って、例えば、チップを配線基板にマウントして封止樹脂によりチップを封止する場合などに、封止樹脂との界面破壊を生じにくくし、信頼性を高くすることができる。
　また、上記実施形態では本発明の半導体装置として撮像装置を例示したが、凹部が形成された半導体基板を備え、その構成要素が凹部内に形成されるものであれば、これに限られない。
　半導体装置が同型のメモリー素子を積層してなる積層メモリーなどの積層チップである場合、積層されるチップそれぞれが同じ位置に、貫通電極と露出した電極パッドとを備える構成とされ、貫通電極同士および電極パッド同士が順に積層され、外部端子は貫通電極と同一ライン上に形成される。このとき、貫通電極が形成される貫通孔が凹部となる。
　また、半導体装置が二次実装性を確保するためのインターポーザーである場合、半導体基板の表面に配線回路が形成され、裏面に形成された二次実装可能なピッチの外部端子と貫通電極とで導通をとる構成とされる。表面側に狭ピッチの電極パッドを備えるＬＳＩなどが搭載され、表面側に形成された配線回路で再配線される。このとき、貫通電極が形成される貫通孔が凹部となる。
　ここで、半導体基板１の表面側と裏面側の両面から本発明の凹部を形成し、これら凹部を半導体基板１中で繋げても良い。例えば、図１９に示すインターポーザーでは半導体基板１の表面側に形成されたマイクロバンプ２０と半導体基板１の裏面側に形成された外部電極１２とを繋ぐ導電体１０を電解メッキなどの手法を用いて同時に形成することで、半導体基板１表面の配線形成工程と半導体基板１裏面の再配線工程とを簡略化できる。特に前述のインターポーザーなどにおいて、半導体素子を形成せず配線回路のみを形成する場合などに有効である。
　また、半導体装置が縦型ダイオード素子を備える回路基板である場合、縦型ダイオード素子の裏面電極を貫通電極で表面に導通させて表面に外部端子を形成する構成とされる。ここで、貫通電極としては半導体基板と同電位の貫通電極を形成すればよく、貫通孔の内壁や半導体基板の裏面に絶縁層を形成する必要はない。また、表面に電極を露出するため支持基板は剥離される。このとき、貫通電極が形成される貫通孔が凹部となる。
　また、半導体装置がＧａＡｓなどの化合物半導体基板に形成されたパワーアンプなどの高発熱素子を備える回路基板である場合、半導体基板に放熱ビアが形成される構成とされる。ここでは、半導体基板が絶縁されているため、貫通孔の内壁や半導体基板の裏面に絶縁層を形成する必要はない。このとき、放熱ビアが凹部となる。
　したがって、本発明は、貫通電極、放熱ビアおよびスクライブライン上の貫通溝など様々な機能を有する凹部が設けられた半導体基板を備える半導体装置に適用することができる。そのため、本発明は、撮像装置および受光デバイスなどの光学デバイス、メモリー、ＬＳＩ、ならびにディスクリート装置などの様々な半導体装置、およびそれを搭載した携帯電話、デジタルスチルカメラ、ビデオカメラおよびテレビなどの様々な電子機器に活用することができる。
　また、上記実施形態では、説明の便宜上、半導体基板の一主表面を表面と称し他主表面を裏面と称したが、表面及び裏面が入れ替えられても、本発明と同様の効果が得られることは言うまでもない。
　本発明は、半導体装置およびその製造方法に利用でき、特に携帯電話、デジタルスチルカメラ、ビデオカメラおよびテレビなどの様々な電子機器に搭載される半導体装置およびその製造方法に利用することができる。
　　１、３１　　半導体基板
　　２　　集積回路
　　３、３３　　マイクロレンズ
　　４　　透光性基板
　　５、３５　　接着剤
　　６、３６　　貫通電極
　　７、３７　　貫通孔
　　７ａ　　段
　　８、１３、３８、４３　　絶縁膜
　　９、３９　　導電膜
　　１０、４０　　導電体
　　１０ａ、４０ａ　　外部端子
　　１１　　電極
　　１２、４２　　外部電極
　　１４　　表面保護膜
　　１５、４５　　オーバーコート
　　１６、１７　　マスク層
　　１６ａ、１７ａ　　開口
　　１８　　レジストマスク
　　１９　　支持基板
　　２０　　マイクロバンプ
　　３２　　半導体層
　　３４　　ガラス基板
　　３７ｃ　　エッジ
　　４１　　電極パッド

Claims (23)

  1. 　表面に凹部が形成された半導体基板を備え、
    　前記凹部は、深さ方向に徐々に開口径が小さくなる形状を有し、
    　前記凹部の内壁には、前記凹部の開口端よりも開口径が小さい段が形成されている
    　半導体装置。
  2. 　前記半導体基板の表面と前記段とは連続する曲面で結ばれている
    　請求項１に記載の半導体装置。
  3. 　前記凹部は孔である
    　請求項１に記載の半導体装置。
  4. 　前記凹部は非貫通孔である
    　請求項３に記載の半導体装置。
  5. 　前記凹部は前記半導体基板の表面から裏面に貫通する貫通孔である
    　請求項３に記載の半導体装置。
  6. 　前記凹部は溝である
    　請求項１に記載の半導体装置。
  7. 　前記凹部は前記半導体基板の端部に形成される
    　請求項６に記載の半導体装置。
  8. 　前記半導体基板の裏面には、凹部が形成される
    　請求項１に記載の半導体装置。
  9. 　前記半導体基板の表面の凹部と前記半導体基板の裏面の凹部とは繋がっている
    　請求項８に記載の半導体装置。
  10. 　前記半導体基板の表面に回路が形成されている
    　請求項１に記載の半導体装置。
  11. 　前記半導体基板の裏面に回路が形成されている
    　請求項１に記載の半導体装置。
  12. 　前記半導体装置は、さらに、前記凹部の内壁を被覆する絶縁膜を備える
    　請求項１に記載の半導体装置。
  13. 　前記凹部の内壁上の絶縁膜には尖頭状の凸部が設けられていない
    　請求項１２に記載の半導体装置。
  14. 　前記半導体装置は、さらに、前記凹部の内部に設けられた導電膜を備える
    　請求項１に記載の半導体装置。
  15. 　前記凹部の内壁上の導電膜には尖頭状の凸部が設けられていない
    　請求項１４に記載の半導体装置。
  16. 　前記半導体装置は、さらに、前記導電膜に接して設けられた、前記導電膜より厚い導電体を備える
    　請求項１５に記載の半導体装置。
  17. 　前記凹部の内壁上の導電体には尖頭状の凸部が設けられていない
    　請求項１６に記載の半導体装置。
  18. 　請求項１～１７のいずれか１項に記載の半導体装置が搭載された電子機器。
  19. 　所望の位置に開口を有するマスク層を半導体基板の上に設ける工程と、
    　前記半導体基板の前記マスク層の開口で露出した部分をエッチングにより除去し、前記半導体基板に凹部を形成する工程とを含み、
    　前記マスク層の開口は、深さ方向に徐々に開口径が小さくなる形状を有する
    　ことを特徴とする半導体装置の製造方法。
  20. 　前記マスク層は、所望の位置に開口を形成した後、前記開口の開口端が熱ダレするように前記マスク層を加熱することにより形成される
    　ことを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 　半導体基板の表面の所望の位置に凹部を形成する工程と、
    　前記凹部が深さ方向に徐々に開口径が小さくなる形状を有するように、前記凹部に対して滑面化処理を行う工程とを含む
    　ことを特徴とする半導体装置の製造方法。
  22. 　ウェットエッチングにより前記滑面化処理を行う
    　ことを特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 　イオンミリングにより前記滑面化処理を行う
    　ことを特徴とする請求項２１に記載の半導体装置の製造方法。
PCT/JP2009/005400 2009-01-14 2009-10-16 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法 WO2010082248A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-006111 2009-01-14
JP2009006111A JP2010165804A (ja) 2009-01-14 2009-01-14 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2010082248A1 true WO2010082248A1 (ja) 2010-07-22

Family

ID=42339518

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/005400 WO2010082248A1 (ja) 2009-01-14 2009-10-16 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2010165804A (ja)
WO (1) WO2010082248A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204527A (ja) * 2016-05-10 2017-11-16 凸版印刷株式会社 配線回路基板及びその製造方法
CN109616458A (zh) * 2013-11-21 2019-04-12 大日本印刷株式会社 贯通电极基板及利用贯通电极基板的半导体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6191728B2 (ja) 2015-08-10 2017-09-06 大日本印刷株式会社 イメージセンサモジュール
JP6746941B2 (ja) * 2016-02-19 2020-08-26 大日本印刷株式会社 撮像モジュール、撮像装置
JP6696228B2 (ja) * 2016-03-04 2020-05-20 大日本印刷株式会社 撮像モジュール、撮像装置
JP6619701B2 (ja) * 2016-06-20 2019-12-11 日本電信電話株式会社 受光素子およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461353A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 半導体装置の製造方法
JP2005294534A (ja) * 2004-03-31 2005-10-20 Sharp Corp 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法
JP2005311117A (ja) * 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008140894A (ja) * 2006-11-30 2008-06-19 Toyota Motor Corp 半導体装置とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461353A (ja) * 1990-06-29 1992-02-27 Toshiba Corp 半導体装置の製造方法
JP2005294534A (ja) * 2004-03-31 2005-10-20 Sharp Corp 貫通電極構造、半導体基板積層モジュールおよび貫通電極形成方法
JP2005311117A (ja) * 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008034508A (ja) * 2006-07-27 2008-02-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008140894A (ja) * 2006-11-30 2008-06-19 Toyota Motor Corp 半導体装置とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616458A (zh) * 2013-11-21 2019-04-12 大日本印刷株式会社 贯通电极基板及利用贯通电极基板的半导体装置
US11362028B2 (en) 2013-11-21 2022-06-14 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
US12080637B2 (en) 2013-11-21 2024-09-03 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
JP2017204527A (ja) * 2016-05-10 2017-11-16 凸版印刷株式会社 配線回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2010165804A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
US20180358297A1 (en) Manufacturing method for semiconductor device and semiconductor device
JP4139803B2 (ja) 半導体装置の製造方法
JP4916444B2 (ja) 半導体装置の製造方法
CN101937894B (zh) 具有贯通电极的半导体器件及其制造方法
US9230947B2 (en) Method of forming 3D integrated microelectronic assembly with stress reducing interconnects
US11557573B2 (en) Semiconductor device, manufacturing method for semiconductor device, and electronic device
JP4349278B2 (ja) 半導体装置の製造方法
JP5972537B2 (ja) 半導体装置及びその製造方法
KR101626693B1 (ko) 반도체 장치 및 그 제조 방법
JP2008305897A (ja) 半導体装置およびその製造方法
JP2009277883A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
WO2010082248A1 (ja) 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
JP2008091852A (ja) 積層パッケージおよびその製造方法
JP2006032699A (ja) 半導体装置の製造方法
JP6140965B2 (ja) 半導体装置およびその製造方法
JP4828537B2 (ja) 半導体装置
JP2005235860A (ja) 半導体装置及びその製造方法
JP6933697B2 (ja) チップパッケージおよびその製造方法
WO2018146965A1 (ja) 半導体装置、および半導体装置の製造方法
CN105826334A (zh) 图像传感器封装及其制造方法
KR20040097899A (ko) 반도체 장치의 제조 방법
JP2006019429A (ja) 半導体装置および半導体ウエハならびにそれらの製造方法
JP5271562B2 (ja) 半導体装置および半導体装置の製造方法
TWI544555B (zh) 半導體封裝結構及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09838218

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09838218

Country of ref document: EP

Kind code of ref document: A1