JP6619701B2 - 受光素子およびその製造方法 - Google Patents
受光素子およびその製造方法 Download PDFInfo
- Publication number
- JP6619701B2 JP6619701B2 JP2016121788A JP2016121788A JP6619701B2 JP 6619701 B2 JP6619701 B2 JP 6619701B2 JP 2016121788 A JP2016121788 A JP 2016121788A JP 2016121788 A JP2016121788 A JP 2016121788A JP 6619701 B2 JP6619701 B2 JP 6619701B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light receiving
- receiving element
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
前記接合するステップでは、前記凹部に前記接着剤を充填することを特徴とする。
図1(a)に本発明の実施形態に係る受光素子の断面図を示し、図1(b)にInP基板106上に形成されたPD構造103と引出配線109、電極パッド110の構成を示す。本実施形態に係る受光素子は、Si支持基板101、熱硬化性接着剤層102、PD構造103、PD構造103の電極部からなる反射ミラー104、パッシベーション膜105、InP基板106、無反射膜107および貫通ビア108等から成る。PD構造103の電極部は反射ミラー104を兼ねており、反射ミラー104が、InP基板106側から入射してPD構造103を透過した光を反射し、その反射光の一部をPD構造103に入射させる構造となっている。
図5(a)に、本発明の実施形態2に係る受光素子の断面図を示し、図5(b)に、InP基板206上に形成されたPD構造203と引出配線209、電極パッド210の構成を示し、図5(c)、(d)に、Si支持基板の接着面とその裏面を示す。通信用のPDの引出配線および電極パッドは高周波線路となっており、その付近に高誘電率を有する材料が存在すると、特性インピーダンスが変化し、高周波特性に影響を与えてしまう可能性がある。
102、202 熱硬化性接着剤
103、203 PD構造
104、204 反射ミラー
105、205 パッシベーション膜
106、206 InP基板
107、207 無反射膜
108、208 貫通ビア
109、209 引出配線
110、210 電極パッド
301 CoC基板
302 AuSn半田バンプ
303 PDチップ
304 反射ミラー
305 InP基板
306 電極パッド
Claims (2)
- フォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極が作製された第1の基板であって、前記電極と電気的に接続した貫通ビアが形成されている前記第1の基板と、
前記第1の基板の、前記フォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極が作製された面と、接着剤により接合された第2の基板とを備え、
前記第2の基板は、少なくとも前記電極および前記配線の周辺に凹部が形成され、前記凹部に前記接着剤が充填されていることを特徴とする受光素子。 - 第1の基板の第1の面上にフォトダイオード構造ならびに前記フォトダイオード構造に接続された配線および電極を作製するステップと、
前記第1の面に第1のマーカを形成するステップと、
前記第1の面と第2の基板とを接着剤により接合するステップと、
前記第1の面と対向する前記第1の基板の第2の面にレジストを塗布するステップと、
前記レジストに第2のマーカを形成するステップと、
赤外線顕微鏡で前記第1のマーカおよび前記第2のマーカを観測することにより、前記電極と電気的に接続可能な位置に貫通ビアを形成するためのマスクを前記レジスト上に形成するステップと、
前記マスクを用いて前記第1の基板をエッチングし、前記電極と電気的に接続した貫通ビアを形成するステップと、
接合された前記第1の基板および前記第2の基板を、前記フォトダイオード構造毎に切り出してチップ化するステップと、を有し、
前記接合するステップの前に、前記第2の基板に凹部を形成するステップであって、前記第1の基板と接合されたときに少なくとも前記電極および前記配線の周辺となる位置に前記凹部を形成する、ステップをさらに有し、
前記接合するステップでは、前記凹部に前記接着剤を充填することを特徴とする受光素子の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016121788A JP6619701B2 (ja) | 2016-06-20 | 2016-06-20 | 受光素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016121788A JP6619701B2 (ja) | 2016-06-20 | 2016-06-20 | 受光素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228573A JP2017228573A (ja) | 2017-12-28 |
JP6619701B2 true JP6619701B2 (ja) | 2019-12-11 |
Family
ID=60892021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016121788A Active JP6619701B2 (ja) | 2016-06-20 | 2016-06-20 | 受光素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6619701B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023199403A1 (ja) * | 2022-04-12 | 2023-10-19 | 日本電信電話株式会社 | 受光素子 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5078687B2 (ja) * | 2007-03-22 | 2012-11-21 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
JP2010165804A (ja) * | 2009-01-14 | 2010-07-29 | Panasonic Corp | 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法 |
US8405115B2 (en) * | 2009-01-28 | 2013-03-26 | Maxim Integrated Products, Inc. | Light sensor using wafer-level packaging |
JP2011198966A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 固体撮像装置及びその製造方法 |
JP2016062996A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 光検出器 |
-
2016
- 2016-06-20 JP JP2016121788A patent/JP6619701B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017228573A (ja) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10539751B2 (en) | Optical bench on substrate | |
US20210088737A1 (en) | Optical bench, method of making and method of using | |
CN100403082C (zh) | 光电子封装件以及制作方法 | |
US6707161B2 (en) | Optical module package of flip chip bonding | |
JP4922342B2 (ja) | 電子デバイスパッケージ及びその製造方法 | |
TW201530205A (zh) | 積體模組及其形成方法 | |
US10564352B1 (en) | Photonic integrated circuit bonded with interposer | |
US10852476B2 (en) | Semiconductor package, integrated optical communication system and manufacturing method of integrated optical communication system | |
JP2001024210A (ja) | 受光素子およびその製造方法 | |
CN112397493A (zh) | 光通信封装结构和其制造方法 | |
JP6619701B2 (ja) | 受光素子およびその製造方法 | |
US20110147871A1 (en) | Semiconductor device and method of manufacturing the same | |
JPH0548073A (ja) | 半導体装置 | |
JP2010245121A (ja) | 半導体装置 | |
US9941230B2 (en) | Electrical connecting structure between a substrate and a semiconductor chip | |
JP4096469B2 (ja) | 光受信モジュール及び光受信モジュールの製造方法 | |
CN106094125A (zh) | 衬底上的光具座及其制造方法 | |
US20220317391A1 (en) | Bonded structure and method for manufacturing a bonded structure | |
JPH0582810A (ja) | 光電変換装置 | |
JP6832023B2 (ja) | 光ファイバのための光学モジュールおよびこれを製造する方法 | |
US6894269B2 (en) | Configuration for detecting optical signals in at least one optical channel in a planar light circuit, attenuator including the configuration, and method for manufacturing the configuration | |
KR100725288B1 (ko) | 광도파로와 수광소자 간의 결합구조가 개선된 광 수신장치및 그 결합방법 | |
US11762145B2 (en) | Apparatus for optical coupling and system for communication | |
TW202416384A (zh) | 半導體結構及其形成方法 | |
KR100619337B1 (ko) | 파장선택 박막을 이용한 광송수신 모듈 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6619701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |