WO2010070713A1

WO2010070713A1 - 情報処理装置、制御方法

Info

Publication number: WO2010070713A1
Application number: PCT/JP2008/003858
Authority: WO
Inventors: 今河環; 松森和; 沼田道男; 前河利治; 酒井聡
Original assignee: 富士通株式会社
Priority date: 2008-12-19
Filing date: 2008-12-19
Publication date: 2010-06-24

Abstract

　本願発明に係る情報処理装置は、現用の制御ボードを不必要に交換せずに、パスを切り替えて情報処理装置全体の保守を向上することを目的とする。　本実施例に係る情報処理装置の一側面によれば、計算処理装置を現用－予備構成で監視する情報処理装置において、監視に必要なデータの送受信を指示するコマンドを生成する第１処理部と、該第１処理部からのコマンドに応じデータの送受信を行う第１データ転送部とを備えた運用中制御部と、該計算処理装置の監視に必要なデータの送受信を指示するコマンドを生成する第２処理部と、該第２処理部からのコマンドに応じデータの送受信を行う第２データ転送部とを備えた予備用制御部とを備え、該第１データ転送部が該計算処理装置とデータの送受信ができないとき、該第２データ転送部を経由してデータの送受信を行うことを特徴とする。

Description

情報処理装置、制御方法

　本発明は計算機ハードウェアを制御する制御ボードを冗長構成とする情報処理システムに関する。

　計算機ハードウェアを制御する制御ボードを冗長構成とする情報処理システムがある。このような情報処理システムは例えば多用途に使用可能なサーバなどであり、制御機構（制御ボード）を冗長化することによって、高信頼化を実現しているシステムである。

　この情報処理装置において、１つの制御ボードは、現用として計算機ハードウェアの制御（計算機ハードウェアの管理、監視）を行う。そして現用（アクティブ状態）の制御ボードが故障した場合に備えて、他の予備の制御ボードはスタンバイ状態になっている。そして計算機ハードウェアとの通信において、現用の制御ボードが故障を検出した場合、情報処理装置は予備の制御ボードを現用に切り替える。

　しかしながら従来の情報処理装置では、故障原因に関わらず一律に制御ボードを切り替えて、故障検出をして現用だった制御ボードを交換していた。そのため故障原因が制御ボードにない場合であっても、制御ボードを不必要に交換してしまうといった問題があった。

　制御ボードを冗長構成とする情報処理装置に関して、以下の特許文献がある。
特開平１０－３４０２２７号公報

（発明が解決しようとする課題）
　そこで本願発明に係る情報処理装置は、通信故障が発生しても、現用の制御ボードを不必要に交換せずに、パスを切り替えて情報処理装置全体の保守を向上することを目的とする。
（課題を解決するための手段）
本実施例に係る情報処理装置の一側面によれば、計算処理装置を現用－予備構成で監視する情報処理装置において、該計算処理装置の監視に必要なデータの送受信を指示するコマンドを生成する第１処理部と、該第１処理部からのコマンドに応じて該計算処理装置とデータの送受信を行う第１データ転送部とを備えた運用中制御部と、該計算処理装置の監視に必要なデータの送受信を指示するコマンドを生成する第２処理部と、該第２処理部からのコマンドに応じて該計算処理装置とデータの送受信を行う第２データ転送部とを備えた予備用制御部とを備え、該第１データ転送部が該計算処理装置とデータの送受信ができないとき、該第１データ転送部が該第２データ転送部を経由してデータの送受信を行うことを特徴とする。
（発明の効果）
　本願発明に係る制御方法によれば、冗長構成している制御ボード間に通信パスを設けることによって、両方の制御ボードからも他方の制御パスを使用できるようにして、ボード制御パスのみ切り替えることができる。

本実施例に係る情報処理装置１００の構成図である。本実施例に係る制御デバイス１０６の構成図である。本実施例に係る通信制御回路２０９の構成図である。本実施例に係る受信制御回路２１０の構成図である。本実施例に係る情報処理装置１００の正常動作を示す図である。本実施例に係る情報処理装置１００の制御パスの切り替え動作を示す図である。本実施例に係る情報処理装置１００の制御パスの切り替え動作を示す図である。本実施例に係る計算機ハードウェアコンポーネントの故障の場合における情報処理装置１００の動作を示す図である。本実施例に係る制御デバイス１０６の構成図である。本実施例に係る制御デバイス１０６の構成図である。本実施例に係る制御デバイス１０６の構成図である。本実施例に係る情報処理装置１００の故障判別フローチャートである。本実施例に係る情報処理装置１３００の構成図である。

符号の説明

　１００…情報処理装置
　１０１…制御ボード
　１０２…制御ボード
　１０３…計算機ハードウェアコンポーネント
　１０４…計算機ハードウェアコンポーネント
　１０５…プロセッサ
　１０６…制御デバイス
　１０７…メモリ
　１０８…制御部
　１０９…送受信部
　１１０…送受信部
　１１１…通信部
　１１９…ターゲット制御デバイス
　１２０…制御部
　１２１…送受信部
　１２２…送受信部
　１２３…ＡＳＩＣ
　１２４…ＡＳＩＣ
　２０１…送信回路
　２０２…受信回路
　２０３…故障検出回路
　２０４…故障検出フラグ
　２０９…送信制御回路
　２１０…受信制御回路
　２１１…比較機構
　２１２…送受信回路
　２１３…故障検出フラグ
　２１４…二重故障検出フラグ
　２１５…故障検出フラグ
　２１６…二重故障検出フラグ

（第１の実施例）
［１．情報処理装置１００］
　まず図１を用いて本実施例に係る情報処理装置１００の概要について説明する。情報処理装置１００は、例えば多用途に使用可能なサーバであり、高信頼性を実現する装置である。

　図１は本実施例に係る情報処理装置１００のハードブロック図である。情報処理装置１００は制御ボード１０１、１０２、及び計算機ハードウェアコンポーネント１０３、１０４を備える。本実施例に係る情報処理装置１００は、制御ボード１０１と制御ボード１０２が冗長構成となっており、制御ボード１０１、１０２によって、制御機構が二重化されている。

　本実施例における情報処理装置１００では、制御ボード１０１と計算機ハードウェアコンポーネント１０３、１０４とを接続するパスの二重化を実現する。同様に本実施例における情報処理装置１００では、制御ボード１０２と計算機ハードウェアコンポーネント１０３、１０４とを接続するパスの二重化を実現する。そして情報処理装置１００は、制御ボード１０１と計算機ハードウェアコンポーネント１０３、１０４との通信故障の種別を判別して、制御ボード１０１と制御ボード１０２の不必要な切り替えを防止することができる。

　例えば計算機ハードウェアコンポーネント１０３の故障が原因で、制御ボード１０１が計算機ハードウェアコンポーネント１０３と通信できない場合を考える。この場合、情報処理装置１００は制御ボード１０２を現用に切り替えても、計算機ハードウェアコンポーネント１０３と通信できるとは限らない。そのため情報処理装置１００は、制御ボード１０１と制御ボード１０２の間にパスを設けて、制御ボード１０１と計算機ハードウェアコンポーネント１０３を接続するパスを二重化する。つまり制御ボード１０１と制御ボード１０２の間にパスを設けることにより、制御ボード１０１が、制御ボード１０２を介して、計算機ハードウェアコンポーネント１０３と通信可能となる。そして、制御ボード１０１と計算機ハードウェアコンポーネント１０３との通信の故障原因に応じて、情報処理装置１００はパス１０、１２間の切り替え、または制御ボード１０１、１０２間の切り替えを行う。これより計算機ハードウェアコンポーネント１０３の故障が原因で、制御ボード１０１が計算機ハードウェアコンポーネント１０３と通信できない場合、制御ボード１０１は、制御ボード１０２とパス１２を介して計算機ハードウェアコンポーネント１０３と通信すると共に、パス１１を介して計算機ハードウェアコンポーネント１０４と通信する。これにより情報処理装置１００は、制御ボード１０１、１０２間の不必要な切り替えを防止して、障害が発生しても従来に比して効率的に処理を続行することができる。

　以下、情報処理装置１００の各ユニット、つまり制御ボード１０１、１０２、及び計算機ハードウェアコンポーネント１０３、１０４について説明し、情報処理装置１００が行う通信パス切り替えの動作について説明する。なお情報処理装置１００が行う通信パス切り替えの動作とは、パス１０とパス１２間の切り替え、パス１１とパス１３間の切り替え動作である。
［１．１．制御ボード１０１、１０２］
制御ボード１０１、１０２は、それぞれ情報処理装置１００の動作を統括的に制御するユニットである。本実施例では、制御ボード１０１が現用、つまりアクティブ状態であり、計算機ハードウェアコンポーネント１０３、１０４を制御している。一方、制御ボード１０２は制御ボード１０１の予備用であり、スタンバイ状態で制御ボード１０１の故障に備えている。つまり制御ボート１０１と制御ボード１０２は冗長構成となっている。制御ボード１０１のアクティブ状態とは、制御ボード１０１が計算機ハードウェアコンポーネント１０３、１０４と通信を行っている状態であり、計算機ハードウェアコンポーネント１０３、１０４を制御している状態である。

　計算機ハードウェアコンポーネント１０３、１０４は、計算処理を行うユニットである。また計算機ハードウェアコンポーネント１０３、１０４は、制御ボード１０１から受信する指示に基づいて、制御ボード１０１が管理などに必要なデータを制御ボード１０１との間で送受信している。そのため計算機ハードウェアコンポーネント１０３、１０４が制御ボード１０１から受信する指示は、情報処理装置１００の監視、制御に関する指示である。

　制御ボード１０２のスタンバイ状態とは、制御ボード１０２が計算機ハードウェアコンポーネント１０３を制御していない状態である。制御ボード１０１が故障した場合に、制御ボード１０２は制御ボード１０１の制御処理を引き継ぐ。ここで制御ボード１０１が計算機ハードウェアコンポーネント１０３、１０４に対して行う制御は、計算機ハードウェアコンポーネント１０３、１０４の電源のＯＮ／ＯＦＦ、計算機ハードウェアコンポーネント１０３、１０４に搭載されたデバイスの温度監視、電気的接続の有効／無効の管理などである。

　制御ボード１０１はプロセッサ１０５、制御デバイス１０６、メモリ１０７を有している。制御ボード１０１はこれらのユニットを用いて、計算機ハードウェアコンポーネント１０３、１０４の制御を行う。同様にして制御ボード１０２はプロセッサ１１２、制御デバイス１１３、メモリ１１４を有している。制御ボード１０１が故障した場合には、予備から現用に切り替えられた制御ボード１０２はこれらのユニットを用いて、計算機ハードウェアコンポーネント１０３の制御を行う。

　以下、制御ボード１０１、１０２が有する各ユニットについて説明する。
［１．１．１．プロセッサ１０５、１１２］
　プロセッサ１０５は、制御デバイス１０６に対してターゲット制御デバイス１２１との間でのデータ転送を指示する。プロセッサ１０５は制御デバイス１０６が行うデータ転送の開始指示、およびそれに伴う制御デバイス１０６の設定を指示する。またプロセッサ１０５は、メモリ１０７に格納するデータの解析などを行って計算機ハードウェアコンポーネント１０３、１０４の管理、監視などを行う。例えばプロセッサ１０５は、メモリ１０７から計算機ハードウェアコンポーネント１０３、１０４が搭載するＡＳＩＣ１２３、１２４、１２９、１３０などのＬＳＩの温度情報を参照して、ＬＳＩの温度監視を行う。またプロセッサ１０４は、メモリ１０７から計算機ハードウェアコンポーネント１０３、１０４が搭載するＬＳＩの電圧情報を参照して、ＬＳＩの電圧監視を行う。

　またプロセッサ１０４は、処理要求を、制御ボード１０２上のプロセッサ１１２に対して通知する。ここでいう処理要求は、プロセッサ１０５から制御デバイス１０６への指示のことである。プロセッサ１０５は随時、プロセッサ１０４の制御デバイス１０６に対する処理要求をプロセッサ１１２に通知することにより、処理要求が制御ボード１０１と１０２とで共有され制御ボード１０１に障害が発生しても情報処理装置１００は制御ボード１０１から制御ボード１０２への切り替えを可能としている。
［１．１．２．制御デバイス１０６、１１３］
　制御ボード１０１上の制御デバイス１０６は、プロセッサ１０５の指示（コマンド）に応じて、計算機ハードウェアコンポーネント１０３、１０４との間でデータ転送を行う。より具体的には制御デバイス１０６は、プロセッサ１０５の指示に応じて、計算機ハードウェアコンポーネント１０３内に搭載されたターゲット制御デバイス１１９、および計算機ハードウェアコンポーネント１０４内に搭載されたターゲット制御デバイス１２５とデータ転送を行う。

　制御デバイス１０６、１１３はＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）マスタの機能を有するデバイスである。つまり制御デバイス１０６はターゲット制御デバイス１１９、１２５との間で、プロセッサ１０５を介さずにＤＭＡ転送を行う。同様にして制御デバイス１１３はターゲット制御デバイス１１９、１２５との間でデータ転送を行う場合、プロセッサ１１２を介さずにＤＭＡ転送を行う。

　制御デバイス１０６は、制御部１０８、送受信部１０９、１１０、及び通信部１１１を有している。同様に制御デバイス１１３は制御部１１５、送受信部１１６、１１７、及び通信部１１８を有している。制御デバイス１０６は、送受信部１０９を介して計算機ハードウェアコンポーネント１０３と接続しており（パス１０）、送受信部１１０を介して計算機ハードウェアコンポーネント１０４と接続している（パス１１）。制御デバイス１１３は、送受信部１１６を介して計算機ハードウェアコンポーネント１０３と接続しており（パス１２）、送受信部１１７を介して計算機ハードウェアコンポーネント１０４と接続している（パス１３）。そして制御デバイス１０６の通信部１１１と制御デバイス１１３の通信部１１８は通信パス１４で接続している。

　図２は本実施例に係る制御デバイス１０６の詳細なハードブロック図であり、制御デバイス１０６の詳細な動作については［２．制御デバイス１０６の構成図］で後述する。
［１．１．３．メモリ１０７、１１４］
　メモリ１０７は、制御デバイス１０６がターゲット制御デバイス１２１、１２７からリードするデータや、制御デバイス１０６がターゲット制御デバイス１２１、１２７にライトするデータを格納する記憶部である。メモリ１１４は制御デバイス１１３がターゲット制御デバイス１２１、１２７からリードするデータ、制御デバイス１１３がターゲット制御デバイス１２１、１２７にライトするデータを格納する記憶部である。
［１．２．計算機ハードウェアコンポーネント１０３］
　計算機ハードウェアコンポーネント１０３は計算処理を行うユニットであり、情報処理装置１００が実行する処理のうち主となる処理を担うユニットである。同様にして計算機ハードウェアコンポーネント１０４も計算処理を行うユニットである。計算機ハードウェアコンポーネント１０３は、ターゲット制御デバイス１１９、及びＡＳＩＣ１２３、１２４を有している。計算機ハードウェアコンポーネント１０４はターゲット制御デバイス１２５、ＡＳＩＣ１２９、１３０を有している。ＡＳＩＣ１２３、１２４、１２９、１３０はカスタムＬＳＩであり、特定用途に用いる専用の回路である。

　ターゲット制御デバイス１１９はＡＳＩＣ１２３、１２４と接続している。またターゲット制御デバイス１２５はＡＳＩＣ１２９、１３０と接続している。制御デバイス１０６、１１３と同様に、ターゲット制御デバイス１１９、１２５もＤＭＡマスタの機能を有する。ターゲット制御デバイス１１９、１２５もそれぞれ、計算機ハードウェアコンポーネント１０３、１０４に搭載するＣＰＵを介さずに、制御デバイス１０６、１１３とＤＭＡ転送を行う。そして例えばターゲット制御デバイス１１９は、制御デバイス１０６、又は制御デバイス１１３から転送されたコマンドを解析してＡＳＩＣ１２３、１２４の操作を実行し、ＡＳＩＣ１２３、１２４から受信する処理結果を制御デバイス１０６、１１３に送信する。同様にターゲット制御デバイス１２５は、制御デバイス１０６、又は制御デバイス１１３から転送されたコマンドを解析してＡＳＩＣ１２９、１３０の操作を実行し、ＡＳＩＣ１２９、１３０から受信する処理結果を制御デバイス１０６、１１３に送信する。

　ターゲット制御デバイス１１９は制御部１２０、送受信部１２１、１２２を有している。制御部１２０は、送受信部１２１、１２２を介して制御ボード１０１、１０２、より具体的には制御デバイス１０６、１１３から転送されてきたコマンドを受信してコマンド解析を行う。そして制御部１２０は解析結果からＡＳＩＣ１２３、１２４の操作を実行し、ＡＳＩＣ１２３、１２４から受信する処理結果を送受信部１２１、１２２を介して制御ボード１０１、１０２、より具体的には制御デバイス１０６、１１３に送信する。ここで送受信部１２１は、パス１０を介して制御デバイス１０６の送受信部１０９と接続している。送受信部１２２は、パス１２を介して制御デバイス１１３の送受信部１１６と接続している。

　同様にターゲット制御デバイス１２５も制御部１２６、送受信部１２７、１２８を有している。制御部１２６は、送受信部１２７、１２８を介して制御ボード１０１、１０２、より具体的には制御デバイス１０６、１１３から転送されてきたコマンドを受信してコマンド解析を行う。そして制御部１２６は、解析結果からＡＳＩＣ１２９、１３０の操作を実行し、ＡＳＩＣ１２９、１３０から受信する処理結果を、送受信部１２７、１２８を介して制御ボード１０１、１０２、より具体的には制御デバイス１０６、１１３に送信する。ここで送受信部１２７は、パス１１を介して制御デバイス１０６の送受信部１１０と接続している。送受信部１２８は、パス１３を介して制御デバイス１１３の送受信部１１７と接続している。

　なお計算機ハードウェアコンポーネント１０３はＡＳＩＣ１２３、１２４以外にも計算処理に必要なＬＳＩを搭載しているが、図１には簡略化のため図示していない。計算機ハードウェアコンポーネント１０４も同様に、ＡＳＩＣ１２９、１３０以外に計算処理に必要なＬＳＩを搭載している。
［２．制御デバイス１０６の構成図］
　図２は本実施例に係る制御デバイス１０６の詳細なハードブロック図である。上述のとおり、制御デバイス１０６は計算機ハードウェアコンポーネント１０３のターゲット制御デバイス１１９、計算機ハードウェアコンポーネント１０４のターゲット制御デバイス１２５とＤＭＡ転送を実行するユニットである。制御デバイス１０６は、制御部１０８、送受信部１０９、１１０、及び通信部１１１を有している。本実施例に係る制御デバイス１０６は、通信部１１１を有しており、通信部１１１が制御デバイス１０２の通信部１１８と通信パス１４により接続している。以下、制御デバイス１０６を構成する各ユニットについて説明する。
［２．１．制御部１０８］
　制御部１０８は、プロセッサ１０５から処理要求を受信し、受信したコマンドの解析を行い、制御デバイス１０６が実行するＤＭＡ転送を統括的に制御するユニットである。処理要求は、制御デバイス１０６が有する各レジスタ（不図示）の設定指示、ＤＭＡ転送の処理開始の指示などである。制御部１０８は、プロセッサ１０５、メモリ１０７と接続している。さらに制御部１０８は送受信部１０９、１１０、および通信部１１１と接続している。また制御部１０８は、送受信部１０９へ処理要求（コマンド）を送信し、送受信部１０９を介してターゲット制御デバイス１１９へのコマンド送信を制御する。制御部１０８は、送受信部１１０へ処理要求（コマンド）を送信し、送受信部１１０を介してターゲット制御デバイス１２５へのコマンド送信を制御する。
［２．２．送受信部１０９］
　送受信部１０９は、送信回路２０１、受信回路２０２、及び故障検出回路２０３を有している。送信回路２０１、受信回路２０２、故障検出回路２０３はそれぞれ、制御部１０８と接続している。また送信回路２０１、受信回路２０２、故障検出回路２０３はターゲット制御デバイス１１９とパス１０を介して接続している。

　送信回路２０１は、ＤＭＡ転送するデータ（パケット）をターゲット制御デバイス１１９（より具体的にはターゲット制御デバイス１１９の受信回路）に送信する。受信回路２０２は、ＤＭＡ転送するデータ（パケット）をターゲット制御デバイス１１９（より具体的にはターゲット制御デバイス１１９の送信回路）から受信する。

　故障検出回路２０３は故障検出フラグ２０４を記録する領域を有している。故障検出フラグ２０４は、故障検出回路２０３がパス１０における通信故障を検出した場合にセットされるフラグである。故障検出回路２０３は、故障検出フラグ２０４にセットした値を故障検出信号として制御部１０８に送信する。故障検出回路２０３が検出するパス１０の通信故障は、例えば送信タイムアウト、受信データの異常などがある。送信タイムアウトとは、送信回路２０１がターゲット制御デバイス１１９に送信したコマンドやデータ（パケット）に対する結果を、受信回路２０２がターゲット制御デバイス１１９から所定時間内に受信しないことをいう。受信データの異常とは、受信回路２０２がターゲット制御デバイス１１９から受信したデータにエラーが存在することをいう。制御部１０８は故障検出信号と制御ボード１０２の制御デバイス１１３における故障検出状況を解析して、プロセッサ１０５にパス１０の故障を報告する。制御デバイス１１３における故障検出状況を解析は、制御デバイス１１３がパス１２を介して計算機ハードウェアコンポーネント１０３と通信可能であるか否かの解析である。具体的には、例えば制御デバイス１１３の送受信部１１６がパス１２を介して計算機ハードウェアコンポーネント１０３と通信できない場合には、制御デバイス１１３の通信部１１８はエラーパケットを通信部１１１に送信する。この場合、通信部１１１は二重故障検出信号を制御部１０８に送信する。そして制御部１０８はプロセッサにパス１０、１２の両方が故障であることを報告する。二重故障検出信号は、制御デバイス１０６が計算機ハードウェアコンポーネント１０３とパス１０、１２どちらを介してもデータの送受信ができないことを示す信号である。

　送受信部１１０は、送信回路２０５、受信回路２０６、及び故障検出回路２０７を有している。送信回路２０５、受信回路２０６、及び故障検出回路２０７は、制御部１０８と接続している。また送信回路２０５、受信回路２０６、及び故障検出回路２０７はターゲット制御デバイス１２５とパス１１を介して接続している。

　送信回路２０５は、ＤＭＡ転送するデータ（パケット）をターゲット制御デバイス１２５（より具体的にはターゲット制御デバイス１２５の受信回路）に送信する。受信回路２０６は、ＤＭＡ転送するデータ（パケット）をターゲット制御デバイス１２５（より具体的にはターゲット制御デバイス１２５の送信回路）から受信する。

　故障検出回路２０７は故障検出フラグ２０８を記録する領域を有している。故障検出フラグ２０８は、故障検出回路２０７がパス１１における通信故障を検出した場合にセットされるフラグである。故障検出回路２０３は、故障検出フラグ２０８にセットした値を故障検出信号として制御部１０８に送信する。故障検出回路２０７が検出するパス１１の通信故障は、例えば送信タイムアウト、受信データの異常などがある。送信タイムアウトとは、送信回路２０５がターゲット制御デバイス１２５に送信したコマンドやデータ（パケット）に対する結果を、受信回路２０６がターゲット制御デバイス１２５から所定時間内に受信しないことをいう。受信データの異常とは、受信回路２０６がターゲット制御デバイス１２５から受信したデータにエラーが存在することをいう。制御部１０８は故障検出信号と制御ボード１０２の制御デバイス１１３における故障検出状況を解析して、プロセッサ１０５にパス１１の故障を報告する。
［２．３．通信部１１１］
　　通信部１１１は、制御デバイス１０６と制御デバイス１１３との間の通信を制御するユニットである。通信部１１１は、制御デバイス１１３が有する通信部１１８と接続している。通信部１１１と通信部１１８との接続形態は、シリアルラインで接続される形態であり、データの送信ラインとデータの受信ラインで接続している。通信部１１１と通信部１１８はシリアルラインで接続することによって、情報処理装置１００は、データ送受信を高速に行うことができる。また通信部１１１と通信部１１８はシリアルラインで接続することにより、通信部１１１と通信部１１８とがパラレルラインで接続するよりも信号線の数を少なくして通信部１１１と通信部１１８間を接続することができる。

　送受信部１０９、１１０が通信故障を検出した場合、制御部１０８は通信部１１１を介してデータを通信部１１８に送信する。また送受信部１１６、１１７が通信故障を検出した場合、制御部１１５は通信部１１８を介して通信部１１１にコマンド、データを送信する。通信部１１１は、通信部１１８から受信したコマンド、データを送信する先として送受信部１０９、または送受信部１１０を選択する。そして送受信部１１１は、選択した送受信部１０９、または送受信部１１０へ通信部１１８から受信したコマンド、データを送信する。

　通信部１１１は、送信制御回路２０９、受信制御回路２１０、比較機構２１１、及び送受信回路２１２を有する。また受信制御回路２１０は故障検出フラグ２１３、２１５、二重故障検出フラグ２１４、２１６を有している。

　受信制御回路２１０は、故障検出フラグ２１３、２１５、二重故障検出フラグ２１４、２１６のセットを制御する。以下、通信部１１１が有する各ユニットの動作について説明する。
［２．３．１．送信制御回路２０９］
　図３は本実施例に係る送信制御回路２０９のハードブロック図である。送信制御回路２０９は、パケット変換回路３０１を有している。送信制御回路２０９は、送受信回路２１２と接続している。パケット変換回路３０１は、制御部１０８から受信するパケットを用いて、通信部１１８へ送信可能なパケットを生成して、送受信回路２１２に送信する。換言すれば、パケット変換回路３０１は、通信パス１４を通ることができるパケットを生成して、送受信回路２１２に送信する。

　また送受信回路２０９は制御部１０８と接続している。パケット変換回路３０１は、通信部１１８へ送信可能なパケットを生成するに際し、制御部１０８から受信するパケットに、制御デバイス１１３が搭載するいずれの送受信部（送受信部１１６、または送受信部１１７）に送信するかを示す情報を付加する。パケット変換回路３０１は、また故障検出回路２０３、２０７から受信する故障検出信号に基づいて、この付加する情報が示す送信先（送受信部１１６、または送受信部１１７）を選択する。

　故障検出フラグ２０４、２０８の両方がオンになっている場合、送信制御回路２０９は、故障検出回路２０３、２０７の両方から故障検出信号を受信する。そのためパケット変換回路３０１は、この場合送受信部１１６、送受信部１１７の両方をパケットの送信先として選択する。そしてパケット変換回路３０１は、制御部１０８（より具体的には制御部１０８を介して送受信部１０９、１１０）から受信するパケットに、送受信部１１６、送受信部１１７の両方に送信することを示す情報を付加して、生成したパケットを送受信回路２１２に送信する。なお制御デバイス１１３の制御部１１５は、一度に一つの計算機ハードウェアコンポーネントへしかＤＭＡ転送の処理をしない。そのため送受信部１１６、送受信部１１７のうちどちらかが各計算機ハードウェアコンポーネントに送信する１つのパケットのみが有効なパケットであり、両方へ送信しても問題はない。

　セレクタ３０２が制御部１０８を介して送受信部１０９からパケット（送信データ）と故障検出フラグ２０４がオンであることを示す故障検出信号との両方を受信すると、受信したパケットをセレクタ３０４に転送する。またセレクタ３０３は制御部１０８を介して送受信部１１０からパケット（送信データ）と故障検出フラグ２０８がオンであることを示す故障検出信号との両方を受信すると、その送信データをセレクタ３０４に転送する。セレクタ３０４はセレクタ３０２、３０３を介して、送受信部１０９、１１０の両方からパケットを受信した場合、セレクタ３０４は順次それぞれのパケットをパケット変換回路３０１に転送する。そしてパケット変換回路３０１は、パケットに送受信部１１６、１１７の両方に送信することを示す情報を付加して、生成したパケットを送受信回路２１２に送信する。
［２．３．２．受信制御回路２１０］
　図４は実施例に係る受信制御回路２１０のハードブロック図である。受信制御回路２１０はパケット変換回路４０１を有している。また受信制御回路２１０は故障検出フラグ２１３、２１５、二重故障検出フラグ２１４、２１６を有している。

　受信制御回路２１０は、制御デバイス１０２の通信部１１８からコマンド、データ（パケット）を受信する。また受信制御回路２１０は、故障検出回路２０３、２０７から故障検出信号を受信する。

　パケット変換回路４０１は、制御デバイス１１３の通信部１１８から受信したパケット(受信データ)を、制御部１０８と送受信部１０９との間のパスか、送受信部１１０との間のパスのどちらを介して制御部１０８に送信するかを選択する。ここでパケット変換回路４０１は, 故障検出回路２０３、２０７から受信する故障検出信号, および受信データに付加されている情報に基づいて受信データの送信パス(１０８－１０９間パス、または１０８－１１０間パス)を選択する. 受信データに付加されている情報とは, 通信部１１８が有する送信制御回路２０９が付加する情報であって, 制御デバイス１０６が搭載するいずれの送受信部(送受信部１０９、または送受信部１１０)に対応するパケットであるかを示す情報である。

パケット変換回路４０１はセレクタ４０２を通して、送受信部１１６からのパケットを制御部１０８に送信する. ただし、セレクタ４０２は故障検出回路２０３から故障検出信号を受信していない場合、パケット変換回路４０１から転送されるパケットを制御部１０８に送信しない。またパケット変換回路４０１はセレクタ４０３を通して、送受信部１１７からのパケットを制御部１０８に送信する。ただし、セレクタ４０３は故障検出回路２０７から故障検出信号を受信していない場合、パケット変換回路４０１から転送されるパケットを制御部１０８に送信しない。

　受信制御回路２１０は、各フラグ、つまり故障検出フラグ２１３、２１５、二重故障検出フラグ２１４、２１６のセットを制御する。受信制御回路２１０は、通信部１１８から送受信部１１６の故障検出信号によるエラーパケットを受信した場合、故障検出フラグ２１３をセットする。また、送受信部１１７の故障検出信号によるエラーパケットを受信した場合、故障検出フラグ２１５をセットする。受信制御回路２１０のセレクタ４０４が、故障検出回路２０３から故障検出信号を受信し、さらに送受信部１１６から故障検出信号によるエラーパケットを受信した場合、二重故障検出フラグ２１４をセットする. 受信制御回路２１０のセレクタ４０５が, 故障検出回路２０７から故障検出信号を受信し、さらに送受信部１１７から故障検出信号によるエラーパケットを受信した場合、二重故障検出フラグ２１６をセットする。受信制御回路２１０が二重故障フラグ２１４、２１６をセットすると、パケット変換回路４０１は制御部１０８にそれぞれのフラグに対応して二重故障信号を送信する。
［２．３．３．比較機構２１１］
　図９は本実施例に係る比較機構２１１の詳細を示す制御ボード１０１の構成図である。比較機構２１１は、比較回路９０１、メモリ９０４を有する。比較回路９０１は、故障本数カウンタ９０２、比較器９０３を有する。

　故障本数カウンタ９０２は、故障検出回路２０３、２０７が送信する故障検出信号をカウントする。故障検出フラグ２０４、２０８が共にオンであれば、故障本数カウンタ９０２は、「２」を示す。故障検出フラグ２０４、２０８のいずれかがオンであれば、故障本数カウンタ９０２は「１」を示す。故障検出フラグ２０４、２０８の両方がオフであれば、故障本数カウンタ９０２は、「０」を示す。

　メモリ９０４は、予め定められた閾値を保持している。比較器１００３は、故障本数カウンタ９０４が示す値とメモリ９０４に格納する閾値を比較する。比較器９０３が、故障検出カウンタ９０４が示す値が閾値よりも大きいと判別した場合には、比較器９０３はエラー報告を制御部１０８に送信する。本実施例ではメモリ９０４が格納する閾値は「１」とする。そのため比較器９０３は、故障検出カウンタ９０４が示す値が「２」の場合、つまり故障検出フラグ２０４、２０８が共にオンの場合、エラー報告を制御部１０８に送信する。

　本実施例における情報処理装置１００は、エラー報告を制御部１０８が受信すると、現用の制御ボードとして制御ボード１０１から制御ボード１０２へ切り替える。これはパス１０、１１の両方が故障であり、制御ボード１０１が計算機ハードウェアコンポーネント１０３、１０４の制御処理できないからである。

　本実施例に係る情報処理装置１００において救済可能な通信故障は、以下のいずれかの場所で発生する故障である。故障場所は、制御デバイス１０６内の一部の送受信部、つまり送受信部１０９、または送受信部１１０、ターゲット制御デバイス１１９内の一部の送受信部（送受信部１２１、または送受信部１２２）、またはパス１０、パス１１のいずれかである。なお制御ボード１０１が現用、制御ボード１０２が予備用である。

　また情報処理装置１００内の複数の場所において故障が発生して、情報処理装置１００が複数のパス切り替えを実行する場合は、制御ボード１０１に故障があり、その影響が広範囲に及んでいる可能が高い。そのため情報処理装置１００内の複数の場所において故障が発生している場合、つまり制御ボード１０１において所定の閾値より故障検出信号が多い場合には、制御ボード１０１と制御ボード１０２自体を切り替える。これは比較器１００３の制御部１００８のエラー報告の有無によって、プロセッサ１０５上のプログラムが制御ボード１０１と制御ボード１０２の切り替えを行う。
［２．３．４．送受信回路２１２］
　また送受信回路２１２は、制御ボード１０１と制御ボード１０２との間におけるパケット送受信を実行するユニットである。送受信回路２１２は制御デバイス１０６内のデータを制御デバイス１１３に送信し、また制御デバイス１１３から制御デバイス１１３内のデータを受信する。
［３．情報処理装置１００の動作］
　次に図５～図８を用いて、情報処理装置１００が行う動作について説明する。情報処理装置１００は、現用として制御ボード１０１が計算機ハードウェアコンポーネント１０３、１０４を制御し、予備用として制御ボード１０２が待機している。制御ボード１０１、１０２は計算機ハードウェアコンポーネント１０３、１０４との間で、コマンド、データ（パケット）を転送することにより、計算機ハードウェアコンポーネント１０３、１０４の制御を行っている。以下、情報処理装置１００の各動作について説明する。
［３．１．正常動作］
　図５は本実施例に係る情報処理装置１００の正常動作を示す図である。情報処理措置１００が正常動作しているとき、現用の制御ボード１０１上で動作するプログラムが計算機ハードウェアコンポーネント１０３、１０４を制御している。この場合制御ボード１０１は以下の経路でパケットを転送して計算機ハードウェアコンポーネント１０３を制御する。

　プロセッサ１０５は制御部１０８に対してコマンドを発行する（Ａ）。発行するコマンドには、ターゲットになる計算機ハードウェアコンポーネント１０３を識別する情報と制御部１０８が実行する動作の情報を含む。制御部１０８は、プロセッサ１０５から受信したコマンドを解析して、制御用パケットを生成する。制御部１０８は制御用パケットを送受信部１０９に送信する（Ｂ）。送受信部１０９はパス１０を介して送受信部１２１へ制御用パケットを送信する（Ｃ）。この際、送受信部１０９内の故障検出フラグ２０４はオフである。なおここで送受信部１１０の故障検出フラグ２０８、送受信部１１６の故障検出フラグ５１、送受信部１１７の故障検出フラグ５２もオフである。送受信部１２１は、送受信部１０９から受信した制御用パケットを制御部１２０に送信する（Ｄ）。制御部１２０は、制御用パケットをＡＳＩＣ１２３、１２４の制御コマンドに変換し、ＡＳＩＣ１２３、１２４の制御を実行する（Ｅ）。制御部１２０は制御コマンドの実行を完了すると、実行結果をリプライパケットとして送受信部１２１へ送信する（Ｆ）。送受信部１２１は、パス１０を介して送受信部１０９へリプライパケットを送信する（Ｇ）。送受信部１０９は、受信したリプライパケットを制御部１０８へ送信する（Ｈ）。制御部１０８は、リプライパケットをプロセッサ１０５に送信して、実行結果を返信する（Ｉ）
［３．２．ハード実行によるパス切り替え動作］
　パス１０を介したパケット転送において故障が発生した場合において情報処理装置１００が実行する動作について説明する。図６は本実施例に係る情報処理装置１００のハード実行によるパス切り替え動作を示す図である。
制御部１０８は故障の発生をプロセッサ１０５に対して報告するが、プロセッサ１０５上のプログラムではコマンドの再実行を行なわない。制御部１０８は、プロセッサ１０５が実行していたコマンドを中断直前まで戻して再実行する。制御部１０５は、再実行したコマンドを、切替えられたパスを使用して動作を継続する。これにより情報処理装置１００は、制御ボード１０１、１０２の切換えを伴わずにパス１０からパス１２へパスを切り替えただけで、情報処理装置１００の動作を継続することができる。以下、情報処理装置１００におけるパス切替え動作の一連シーケンスを示す。

　制御ボード１０１のプロセッサ１０５は、制御部１０８にコマンドを発行する（Ａ）。発行するコマンドには、ターゲットになる計算機ハードウェアコンポーネント１０３を識別する情報と制御部１０８が実行する動作の情報を含む。制御部１０８は、受信したコマンドを解析して、制御用パケットを生成する。そして制御部１０８は制御用パケットを送受信部１０９に送信する（Ｂ）。送受信部１０９は、パス１０を介して送受信部１２１へ制御用パケットを送信する（Ｃ）。

　送受信部１０９は、パス１０を介した通信の故障を検出したものとする（Ｄ）。ここでパス１０を介した通信の故障は、送受信部１０９の故障、送受信部１２１の故障、またはパス１０の故障を示す。送受信部１０９は、故障検出に応じて故障検出フラグ２０４をオンにする（Ｅ）。制御部１０８内に搭載するハードウェアの再実行処理部６１は、故障検出フラグ２０４がオンであることを検出し、コマンドの処理を中止する。そして再実行処理部６１は、制御部１０８の内部状態をコマンドの処理開始前に戻す（Ｆ）。制御部１０８の再実行処理部６１は、実行していたコマンドを再実行する（Ｇ）。

　送受信部１０９は、故障検出フラグ２０４がオンになっているのでパケット送信を中止する（Ｈ）。通信部１１１は、故障検出フラグ２０４がオンになっていることを示す故障検出信号を故障検出回路２０３から受信する。通信部１１１（より具体的にはパケット変換回路３０１）は、制御部１０８から受信するパケットに、そのパケットを送受信部１１６に送信することを示す情報を付加する。送信部１１１は、その情報を付加したパケット（以下、付加パケットと呼ぶ。）を制御デバイス１１３へ送信する（Ｉ）。

　制御デバイス１１３の通信部１１８は、その情報を付加したパケットを通信部１１１から受信する（Ｊ）。通信部１１８は、送受信部１１６へ付加パケットを送信する（Ｋ）。送受信部１１６は、パス１２を介して計算機ハードウェアコンポーネント１０３の送受信部１２２へ付加パケットを送信する（Ｌ）。計算機ハードウェアコンポーネント１０３の送受信部１２２は、受信した付加パケットを制御部１２０に送信する（Ｍ）。計算機ハードウェアコンポーネント１０３の制御部１２０は、受信した付加パケットをＡＳＩＣ１２３、１２４の制御コマンドに変換し、ＡＳＩＣ１２３、１２４の制御を実行する（Ｎ）。計算機ハードウェアコンポーネント１０３の制御部１２０は、制御コマンドの実行を完了すると、実行結果をリプライパケットとして送受信部１２２へ送信する（Ｏ）。計算機ハードウェアコンポーネント１０３の送受信部１２２は、パス１２を介して制御ボード１０２の送受信部１１６へリプライパケットを送信する（Ｐ）。制御ボード１０２の送受信部１１６は、受信したリプライパケットを通信部１１８へ送信する（Ｑ）。通信部１１８は、計算機ハードウェアコンポーネント１０３からの応答結果であることを示すターゲット情報をリプライパケットに付加して通信部１１１に送信する（Ｒ）。通信部１１１は、通信部１１８からリプライパケット受信する（Ｓ）。通信部１１１は、受信したリプライパケットを制御部１０８に送信する（Ｔ）。制御部１０８は、リプライパケットを解析してプロセッサ１０５に解析結果を返す（Ｕ）。通信部１１１は、パス１０の故障を制御部１０８に報告する（Ｖ）。制御部１０８は、パス１０の故障をプロセッサ１０５に報告する（Ｗ）。
［３．３．ソフト実行によるパス切り替え動作］
　図７は本実施例に係る情報処理装置１００のソフト実行によるパス切り替え動作を示す図である。

　制御ボード１０１のプロセッサ１０５は、制御部１０８にコマンドを発行する（Ａ）。前記コマンドには、ターゲットになる計算機ハードウェアコンポーネント１０３を識別する番号と制御部１０８が実行する動作の情報を含む。そして制御部１０８は、受信したコマンドを解析して、制御用パケットを生成する。そして制御部１０８は制御用パケットを送受信部１０９に送信する（Ｂ）。送受信部１０９は、パス１０を介して送受信部１２１へ制御用パケットを送信する（Ｃ）。

　送受信部１０９は、パス１０を介した通信の故障を検出する（Ｄ）。送受信部１０９は、故障検出フラグ２０４をオンにする（Ｅ）。制御部１０８は、故障検出フラグ２０４がオンであることを検出し、コマンドの処理を中止する。そして制御部１０８は、プロセッサ１０５にパス１０の故障を通知する（Ｆ）。プロセッサ１０５上で動作しているプログラムは、パス１０の故障通知を受け取ると、実行していたコマンドを再実行する（Ｇ）。

　制御デバイス１１３の通信部１１８は、その情報を付加したパケットを通信部１１１から受信する（Ｊ）。通信部１１８は、送受信部１１６へ付加パケットを送信する（Ｋ）。送受信部１１６は、パス１２を介して計算機ハードウェアコンポーネント１０３の送受信部１２２へ付加パケットを送信する（Ｌ）。計算機ハードウェアコンポーネント１０３の送受信部１２２は、受信した付加パケットを制御部１２０に送信する（Ｍ）。計算機ハードウェアコンポーネント１０３の制御部１２０は、受信した付加パケットをＡＳＩＣ１２３、１２４の制御コマンドに変換し、ＡＳＩＣ１２３、１２４の制御を実行する（Ｎ）。計算機ハードウェアコンポーネント１０３の制御部１２０は、制御コマンドの実行を完了すると、実行結果をリプライパケットとして送受信部１２２へ送信する（Ｏ）。計算機ハードウェアコンポーネント１０３の送受信部１２２は、パス１２を介して制御ボード１０２の送受信部１１６へリプライパケットを送信する（Ｐ）。制御ボード１０２の送受信部１１６は、受信したリプライパケットを通信部１１８へ送信する（Ｑ）。通信部１１８は、計算機ハードウェアコンポーネント１０３からの応答結果であることを示すターゲット情報をリプライパケットに付加して通信部１１１に送信する（Ｒ）。通信部１１１は、通信部１１８からターゲット情報が付加されたリプライパケット受信する（Ｓ）。通信部１１１は、受信したリプライパケットを制御部１０８に送信する（Ｔ）。制御部１０８は、リプライパケットを解析してプロセッサ１０５に解析結果を返す（Ｕ）。通信部１１１は、パス１０の故障を制御部１０８に報告する（Ｖ）。制御部１０８は、パス１０の故障をプロセッサ１０５に報告する（Ｗ）。
［３．４．パスの二重故障の検出］
　図８は本実施例に係る情報処理装置１００のパス二重故障検出の動作を示す図である。本実施例において情報処理装置１００は、ハード実行でパス二重故障検出の動作を行う。もちろんソフト実行でも情報処理装置１００は、パス二重故障検出の動作を行うことができる。

　送受信部１０９は、パス１０を介した通信の故障を検出する（Ｄ）。送受信部１０９は、故障検出フラグ２０４（図２中に記載）をオンにする（Ｅ）。制御部１０８は、故障検出フラグ２０４がオンであることを検出し、コマンドの処理を中止する。そして制御部１０８は、制御部１０８の内部状態をコマンドの処理開始前に戻す（Ｆ）。制御部１０８は、実行していたコマンドを再実行する（Ｇ）。

　制御デバイス１１３の通信部１１８は、その情報を付加したパケットを通信部１１１から受信する（Ｊ）。通信部１１８は、送受信部１１６へ付加パケットを送信する（Ｋ）。送受信部１１６は、パス１２を介して計算機ハードウェアコンポーネント１０３の送受信部１２２へ付加パケットを送信する（Ｌ）。

　そして制御ボード１０２の送受信部１１６は、パス１２の故障を検出する（Ｍ）。制御ボード１０２の送受信部１１６は、送受信部１１６が有する故障検出フラグ５１をオンにする（Ｎ）。制御ボード１０２の通信部１１８は、送受信部１１６の故障検出フラグ５１がオンになっているのを検出する。通信部１１８は、通信部１１１へエラーパケットを送信する（Ｏ）。

　通信部１１１は、通信部１１８からエラーパケットを受信し、通信部１１１が有する二重故障検出フラグ２１４をオンにする（Ｐ）。通信部１１１（より具体的には送受信制御回路２１０）は、二重故障検出フラグ２１４のオンを示す二重故障検出信号を制御部１０８に送信する（Ｑ）。制御部１０８は、パス１０、１２の二重故障をプロセッサ１０５に報告する（Ｒ）。プロセッサ１０５上のプログラムは、計算機ハードウェアコンポーネント１０３の縮退を実行する。ここで計算機ハードウェアコンポーネント１１３の縮退とは、計算機ハードウェアコンポーネント１０３が故障していることである。つまりプロセッサ１０５がパス１０とパス１２の二重故障を検出した場合、プロセッサ１０５は計算機ハードウェアコンポーネント１０３が故障していると判別する。
［４．故障箇所判別のフローチャート］
　図１２は本実施例に係る故障箇所判別のフローチャートである。制御ボード１０１は現用でアクティブ状態であり、制御ボード１０２は予備用でスタンバイ状態である。

　制御ボード１０１が計算機ハードウェアコンポーネント１０３、１０４と通信を行う。

　まず送受信部１０９がパス１０を介した通信の故障を検出すると（ステップＳ１２０１）、制御部１０８はパス１０経由の通信をパス１２経由の通信に切り替える（ステップＳ１２０２）。そして制御部１０８は、送受信部１０９からエラー報告を受信したか否か判別する（ステップＳ１２０３）。制御部１０８がエラー報告をうけたと判別する場合（ステップＳ１２０３　ＹＥＳ）、制御部１０８は制御ボード１０１が故障した判別する（ステップＳ１２０４）。そしてプロセッサ１０５は、制御ボード１０２を現用でアクティブ状態に切り替える（ステップＳ１２０５）。また制御部１０８が送受信部１０９からエラーを受信していないと判別する場合（ステップＳ１２０３　ＮＯ）、制御部１０８は送受信部１１６で故障を検出したか否かを判別する（ステップＳ１２０６）。つまり制御部１０８はパス１０、１２における二重故障があるか否かを判別する。制御部１０８が送受信部１１６で故障を検出したと判別する場合（ステップＳ１２０６　ＹＥＳ）、制御部１０８は計算機ハードウェアコンポーネント１０３が故障したと判別する（ステップＳ１２０７）。そしてプロセッサ１０５上のプログラムは、計算機ハードウェアコンポーネント１０３の縮退を実行する（ステップＳ１２０８）。制御部１０８が送受信部１１６で故障を検出していないと判別する場合（ステップＳ１２０６　ＮＯ）、制御部１０８はパス１０の故障と判別する（ステップＳ１２０９）。そして制御部１０８は、パス１２を計算機ハードウェアコンポーネント１０３の制御パスとして運用する（ステップ１２１０）。

　また図１３は情報処理装置１３００の構成図である。情報処理装置１３００は計算機ハードウェアコンポーネント１３０３～１３０５の複数の計算機ハードウェアコンポーネントを冗長構成した制御ボード１３０１、１３０２で監視する構成となっている。制御ボード１３０１はプロセッサ１３０６、制御デバイス１３０７、１３０８を有し、同様に制御ボード１３０２はプロセッサ１３１０、制御デバイス１３１１、メモリ１３１０を有している。そして制御デバイス１３０７、１３１１はそれぞれ通信部１３０９、１３１３を有し、制御デバイス１３０７と制御デバイス１３１３は通信部１３０９、１３１３を介して接続している。制御ボード１３０１が現用で計算機ハードウェアコンポーネント１３０３～１３０５を監視し、制御ボード１３０２が制御ボード１３０１の故障に備え待機している。そして制御ボード１３０１は例えば計算機ハードウェアコンポーネント１３０３と通信できなくなった場合、図１２に示す故障箇所判別のフローチャートに準じて、制御デバイス１３１１を介して計算機ハードウェアコンポーネント１３０３と通信するか、制御ボード１３０２を現用に切り替えるか、若しくは計算機ハードウェアコンポーネント１３０３の運転を停止する。これにより制御ボード１３０１が計算機ハードウェアコンポーネント１３０３と通信できない場合、制御ボード１３０１を不必要に制御ボード１３０２に切り替える必要がないので、計算機ハードウェアコンポーネント１３０４～１３０５を監視するパス（制御デバイス１３０７と接続しているパス）を切り替え必要がない。そのため情報処理装置１３００の保守の効率を向上することができる。
（第２の実施例）
　次に比較回路の他の形態について説明する。図１０は比較回路１００１を搭載する制御ボード１０１の構成図である。

　比較回路１００１は閾値生成回路１００２と接続している。閾値生成回路１００２は、制御デバイス１０６の外部に設けたＤＩＰ－ＳＷ（ＤＩＰスイッチ）１００３と接続している。閾値生成回路１００２は、ＤＩＰスイッチ１００３で設定する値を外部信号として取り込んで閾値を生成する。これにより情報処理装置１００は、情報処理装置１００に搭載する計算機ハードウェアコンポーネントに合わせて故障本数の閾値を設定することができる。
（第３の実施例）
　さらに比較回路の他の形態について説明する。図１１は比較回路１１０１を搭載する制御ボード１０１の構成図である。

　制御デバイス１０６の通信部１０９は、閾値設定用レジスタ１１０２を有している。閾値設定用レジスタ１１０２は、比較回路１１０１と接続している。またプロセッサ１０５は、制御部１０８を介して閾値設定用レジスタ１１０２にアクセスできる。プロセッサ１０５上のプログラムが閾値設定用レジスタ１１０２に閾値を設定、その閾値の変更を行う。たとえば情報処理装置１００が搭載する計算機ハードウェアコンポーネントの台数の変更が生じた場合、プロセッサ１０５上のプログラムが閾値設定用レジスタ１１０２の閾値を変更する。

　また上記までの説明において情報処理装置１００は、計算処理を実行する計算機ハードウェアコンポーネント１０３、１０４を搭載する情報処理装置である。情報処理装置１００はこれに限定されることはなく、物理的に装置外部に設けられた計算処理装置を制御する装置であってもよい。つまり情報処理装置１００は、外部の計算処理装置を監視する制御部を冗長構成した装置であってもよい。

　本発明による情報処理装置は冗長構成した制御ボードを搭載し、検出する故障種別に応じて、効率よく制御ボードの切り替えを行うものである。そして本発明による情報処理装置は、搭載する冗長構成した制御ボードを切り替える上で極めて有用である。

Claims

計算処理装置を現用－予備構成で監視する情報処理装置において、
　該計算処理装置の監視に必要なデータの送受信を指示するコマンドを生成する第１処理部と、該第１処理部からのコマンドに応じて該計算処理装置とデータの送受信を行う第１データ転送部とを備えた運用中制御部と、
　該計算処理装置の監視に必要なデータの送受信を指示するコマンドを生成する第２処理部と、該第２処理部からのコマンドに応じて該計算処理装置とデータの送受信を行う第２データ転送部とを備えた予備用制御部とを備え、
　該第１データ転送部が該計算処理装置とデータの送受信ができないとき、該第１データ転送部が該第２データ転送部を経由してデータの送受信を行うことを特徴とする情報処理装置。
請求項１に記載の情報処理装置において、
　該第１データ転送部が該計算処理装置とデータの送受信ができないとき、該第１処理部が生成するコマンドに応じて、該第１データ転送部が該第２データ転送部を経由して該計算処理装置と該データの送受信を行うことを特徴とする情報処理装置。
請求項１に記載の情報処理装置において、
　該第１データ転送部は、該計算処理装置とデータの送受信ができないとき、該データの送信先アドレスを該計算処理装置から該予備用制御部に変換することを特徴する情報処理装置。
請求項３に記載の情報処理装置において、
　該データ転送部は、該データが該計算処理装置へ送信するデータであることを示す付加情報を該データに付加して、該予備用制御部の該第２データ転送部に送信することを特徴とする情報処理装置。
請求項１に記載の情報処理装置において、
　該第１データ転送部は、該予備用制御部の該第２データ転送部を経由しても該データの送受信ができない場合、該計算処理装置に故障があると判別することを特徴とする情報処理装置。
計算処理装置を現用－予備構成の制御部で監視する情報処理装置であって、運用中制御部は第１処理部及び第１データ転送部を有し、予備用制御部は第２処理部及び第２データ転送部を有する情報処理装置の制御方法において、
　該第１処理部は該計算処理装置の監視に必要なデータの送受信を指示するコマンドを生成し、
　該第１データ転送部は該第１処理部からのコマンドに応じて該計算処理装置とデータの送受信を開始し、
　該第１データ転送部は該計算処理装置とデータの送受信ができないとき、該第１データ転送部が該予備用制御部の該第２データ転送部を経由してデータの送受信を行う
　ことを特徴とする制御方法。