WO2010041606A1 - コンパレータ、ノイズジェネレータ、及び確率共振素子 - Google Patents

コンパレータ、ノイズジェネレータ、及び確率共振素子 Download PDF

Info

Publication number
WO2010041606A1
WO2010041606A1 PCT/JP2009/067261 JP2009067261W WO2010041606A1 WO 2010041606 A1 WO2010041606 A1 WO 2010041606A1 JP 2009067261 W JP2009067261 W JP 2009067261W WO 2010041606 A1 WO2010041606 A1 WO 2010041606A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance
phase change
resistance element
voltage
comparator
Prior art date
Application number
PCT/JP2009/067261
Other languages
English (en)
French (fr)
Inventor
輝夫 神吉
育志 堀田
直紀 浅川
知二 川合
秀和 田中
Original Assignee
国立大学法人大阪大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人大阪大学 filed Critical 国立大学法人大阪大学
Priority to JP2010532890A priority Critical patent/JP5421923B2/ja
Publication of WO2010041606A1 publication Critical patent/WO2010041606A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B29/00—Generation of noise currents and voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Definitions

  • the present invention relates to a comparator, a noise generator, and a stochastic resonator using these.
  • Patent Document 1 discloses a hysteresis comparator using seven MOSFETs.
  • Patent Document 2 discloses a decoding noise generator for the purpose of easily and stably generating a decoded noise signal having an arbitrary characteristic.
  • the stochastic resonator includes a noise generator that generates a noise signal, and a comparator that superimposes the noise signal generated by the noise generator on a weak input signal and compares the signal with a predetermined threshold value.
  • the conventional comparator employs a configuration mainly composed of a transistor in which a plurality of transistors are combined as disclosed in Patent Document 1. Therefore, there is a certain limit in reducing the circuit scale. For example, in Patent Document 1, although the circuit scale is reduced, at least seven transistors are required. Further, in Patent Document 2, no consideration is given to reducing the circuit scale, and only the circuit configuration of the block diagram level is disclosed, and any circuit element is used. There is no specific description about this.
  • An object of the present invention is to provide a hysteresis comparator, a noise generator, and a stochastic resonator using the same that can greatly reduce the circuit scale.
  • a comparator includes a phase change resistance element whose resistance value changes between a relatively high resistance state and a low resistance state by a structural phase transition, and a load resistor connected in series to the phase change resistance element And.
  • a noise generator includes a phase change resistance element whose resistance value is changed between a relatively high resistance state and a low resistance state by a structural phase transition, and a series connection with the phase change resistance element.
  • a load resistor connected thereto; a power source connected in series to the phase change resistance element and the load resistance; and an output terminal provided between the phase change resistance element and the load resistance.
  • a stochastic resonator includes a noise generator, a comparator that superimposes the noise signal generated by the noise generator and an input signal, and compares the superimposed signal with a predetermined threshold value. And at least one of the noise generator and the comparator includes a phase transition resistance element whose resistance value changes between a relatively high resistance state and a low resistance state by a structural phase transition.
  • 2 is a graph showing resistance-temperature characteristics of vanadium oxide employed in the phase change resistance element of FIG. 3 is a graph showing current-voltage characteristics of vanadium oxide.
  • 3 is a graph showing input / output characteristics of the comparator shown in FIG. 1.
  • It is a wave form diagram which shows the result of the experiment conducted about the comparator shown in FIG.
  • It is the graph which showed the waveform of the output signal in the experiment conducted about the comparator shown in FIG.
  • a circuit diagram of a MOS resistor is shown. It is a circuit diagram which shows another comparator in Embodiment 1 of this invention. It is a circuit diagram which shows another comparator in Embodiment 1 of this invention. It is a circuit diagram which shows another comparator by Embodiment 1 of this invention. It is a circuit diagram which shows another comparator by Embodiment 1 of this invention. It is a circuit diagram which shows the whole structure of the comparator by Embodiment 2 of this invention. It is the graph which showed the input / output characteristic of the comparator shown in FIG. It is a circuit diagram which shows the whole structure of the noise generator by Embodiment 3 of this invention. It is a graph which shows the experimental result of the experiment conducted about the noise generator shown in FIG. FIG.
  • FIG. 18 is a graph showing temperature-resistance characteristics of the phase change resistance element used in the experiment shown in FIG. 18 is a graph showing the current-voltage characteristics between electrodes when the resistance value of the load resistance is 0 ⁇ in the experiment shown in FIG. (A) and (B) are graphs showing current-voltage characteristics when the resistance value of the load resistance is 220 ⁇ and the current between the electrodes is changed in the noise generator shown in FIG. (A) to (D) show the voltages between the electrodes when currents of 0.012 A, 0.013 A, 0.016 A, and 0.017 A were passed between the electrodes in the experiment of FIG. 20 for 2 seconds, respectively. It is a graph.
  • FIG. 17 is a graph showing current-voltage characteristics between electrodes when the resistance value of the load resistance is 100 ⁇ , 180 ⁇ , and 470 ⁇ in the noise generator shown in FIG.
  • the noise generator shown in FIG. 16 is configured using actual circuit elements, and the resistance between the load resistors is 0 ⁇ , 82 ⁇ , 100 ⁇ , 120 ⁇ , and 180 ⁇ .
  • the noise generator shown in FIG. 16 is configured using actual circuit elements, and the resistance between the load resistors is 220 ⁇ , 270 ⁇ , 330 ⁇ , 390 ⁇ , 470 ⁇ , and the current between the electrodes when the same experiment as in FIG. 22 is performed.
  • FIG. 25 is a graph showing a relationship between a current width and a load resistance in a section where a voltage generated in FIGS. 23 to 24 fluctuates.
  • It is a circuit diagram which shows the whole structure of the noise generator by Embodiment 4 of this invention.
  • (A), (B) is a schematic diagram of the power spectrum of the noise signal output from the output terminal of the noise generator shown in FIG. (A), (B) is a schematic diagram of the power spectrum of the noise signal output from the output terminal of the noise generator shown in FIG.
  • It is a circuit diagram which shows the whole structure of the stochastic resonator by Embodiment 5 of this invention.
  • (A), (B) is a wave form diagram explaining operation
  • FIG. 1 is a circuit diagram showing an overall configuration of a comparator according to the first embodiment of the present invention. As shown in FIG. 1, the comparator includes an input terminal T1, a phase transition resistance element Rv, a load resistance R1, a drive circuit DR, and an output terminal Tout.
  • the input terminal Vin receives the input voltage Vin and outputs it to the phase change resistance element Rv.
  • the phase change resistance element Rv is connected between the input terminal T1 and the load resistance R1.
  • vanadium oxide (VO 2 ) is used as the phase transition resistance element Rv, but is not limited thereto, and the phase transition resistance element Rv is in a relatively high resistance state and a low resistance state due to the structural phase transition.
  • VO 2 vanadium oxide
  • the drive circuit DR is driven based on the voltage input to the control terminal Tg, and includes a transistor Q1 and a resistor R2.
  • the transistor Q1 is composed of, for example, an npn-type bipolar transistor, the base as the control terminal Tg is connected to the connection point between the phase change resistance element Rv and the load resistance R1, and the emitter is connected to the ground via the resistor R2.
  • the collector is connected to the voltage source Vdd.
  • the output terminal Tout is connected to the emitter of the transistor Q1 and outputs the output voltage Vout.
  • FIG. 2 is a graph showing the resistance-temperature characteristics of vanadium oxide employed in the phase change resistance element Rv of FIG. 1.
  • the vertical axis shows resistance ( ⁇ ), and the horizontal axis shows temperature (K).
  • FIG. 3 is a graph showing the current-voltage characteristics of vanadium oxide.
  • the vertical axis represents current (A), and the horizontal axis represents voltage (V).
  • vanadium oxide has a monoclinic crystal structure in the region where the temperature is about 300K or lower, and has a resistance value of the order of 10 4 to 10 5 , and is in a relatively high resistance state.
  • the resistance value is relatively low-resistance state between 10 and 10 2 the order in the region of more than about 340K.
  • vanadium oxide has a characteristic that the resistance value changes about 1000 times due to the structural phase transition.
  • vanadium oxide is in a relatively high resistance state until the voltage exceeds about 5.5 V (threshold value Vth1) in the monoclinic state, and therefore, 0 to 0.01 A A relatively small current flows.
  • the maximum current flowing for sample protection is set to 0.1A.
  • vanadium oxide can change its state to tetragonal or monoclinic by changing the voltage, and can be in a relatively high resistance state and a low resistance state.
  • Vanadium oxide has a hysteresis so that the crystal structure changes from monoclinic to tetragonal when the voltage exceeds the positive threshold Vth1, and the crystal structure changes from tetragonal to monoclinic when the voltage falls below the negative threshold Vth2.
  • the present inventor constructed a comparator using the characteristics of this vanadium oxide.
  • the hysteresis width W of the current-voltage characteristic shown in FIG. 3 can be reduced to 0 when the degree of uniformity of the vanadium oxide crystallinity is increased, and can be increased when the degree of uniformity of the crystallinity is lowered.
  • this comparator can be configured as a comparator with hysteresis having a desired hysteresis width W or as a comparator without hysteresis. Can do.
  • FIG. 4 is a graph showing the input / output characteristics of the comparator shown in FIG. 1.
  • the vertical axis shows the output voltage Vout, and the horizontal axis shows the input voltage Vin.
  • phase change resistance element Rv When the input voltage Vin exceeding the positive threshold value VTH1 of the comparator is input from the input terminal T1 and the voltage Vs applied to both ends of the phase change resistance element exceeds the threshold value Vth1 shown in FIG. 3, the phase change resistance element Rv is structured. A phase transition occurs to change from monoclinic to tetragonal, resulting in a relatively low resistance state. As a result, a relatively large current flows through the phase change resistance element Rv, the voltage applied to both ends of the load resistance R1 increases, and a high level voltage is input to the control terminal Tg. Therefore, the transistor Q1 is turned on, and the high-level output voltage Vout is output from the output terminal Tout.
  • the phase change resistance element Rv undergoes a structural phase transition and changes from tetragonal to monoclinic, resulting in a relatively high resistance state.
  • a relatively small current flows through the phase change resistance element Rv, the voltage Vs applied across the load resistor R1 is lowered, and a low-level voltage is input to the control terminal Tg. Therefore, the transistor Q1 is turned off, and the low-level output voltage Vout is output from the output terminal Tout.
  • FIG. 5 is a waveform diagram showing the results of an experiment performed on the comparator shown in FIG.
  • the right vertical axis represents the input voltage Vin input to the input terminal T1
  • the left vertical axis represents the output signal (V) input to the control terminal Tg.
  • G1 represents a waveform diagram of the input voltage Vin
  • G2 represents a waveform diagram of an output signal
  • G3 represents an output voltage Vout.
  • the input voltage Vin As the input voltage Vin, a sine wave having a frequency of 10 Hz, an offset voltage of 3 V, and an amplitude of 0 V to 8 V was used. Further, as the load resistance R1, one having a resistance value of 13.4 ⁇ was adopted. Then, the amplitude of the input voltage Vin was gradually increased with time.
  • FIG. 6 shows the input / output characteristics of the phase change resistance element Rv in another experiment.
  • the horizontal axis represents the input voltage Vin input to the input terminal T1
  • the vertical axis represents the output signal (V) input to the control terminal Tg.
  • FIG. 7 is a graph showing the waveform of the output signal in this other experiment.
  • the horizontal axis represents time (seconds), and the vertical axis represents the output signal (V).
  • the phase change resistance element Rv is mainly used without using the transistor as a main component, the circuit scale can be significantly reduced as compared with the comparator mainly using the conventional transistor.
  • a bipolar transistor is employed as the transistor Q1, but the present invention is not limited to this, and a field effect transistor such as a MOSFET may be employed. Further, although the n-type transistor is used as the transistor Q1, it is not limited to this and a p-type transistor may be used.
  • FIG. 8 is a circuit diagram showing another comparator according to the first embodiment of the present invention.
  • a bipolar transistor is used as the transistor Q1 of the drive circuit DR.
  • an n-channel MOS field effect transistor is used as the transistor Q1.
  • the drive circuit DR has a source follower type circuit configuration. That is, the gate of the transistor Q1 serves as the control terminal Tg, the source is connected to the output terminal Tout and grounded via the resistor R2, and the drain is connected to the voltage source Vdd.
  • the drive circuit DR a source follower type circuit configuration, it is possible to increase the input impedance and simultaneously reduce the output impedance. As a result, the influence of the drive circuit DR on other circuits can be reduced, and the drive circuit DR can drive more loads.
  • FIG. 9 is a circuit diagram of still another comparator according to Embodiment 1 of the present invention.
  • the drive circuit DR has an open drain type circuit configuration.
  • the drive circuit DR includes a resistor R2 and a transistor Q1 formed of, for example, an n-channel MOS field effect type.
  • the resistor R2 has one end connected to the voltage source Vdd and the other end connected to the drain of the transistor Q1.
  • the transistor Q1 has a source grounded, a drain connected to the output terminal Tout, and a gate serving as a control terminal Tg.
  • a resistance element may be used as the resistor R2, or a MOS resistor as shown in FIG. 10 may be used.
  • the MOS resistor is composed of a MOS field effect transistor having a gate connected to the drain and the voltage source Vdd, and a source connected to the transistor Q1.
  • FIG. 11 is a circuit diagram showing still another comparator according to the first embodiment of the present invention.
  • the driving circuit DR has a CMOS gate type circuit configuration. That is, the drive circuit DR is configured by a CMOS transistor including a transistor Q1 configured by an n-channel field effect transistor and a transistor Q2 configured by a p-channel field effect transistor. Transistors Q1 and Q2 have drains connected to each other and gates connected to each other. The source of the transistor Q2 is connected to the voltage source Vdd, and the source of the transistor Q1 is grounded.
  • FIG. 12 is a circuit diagram showing still another comparator according to the first embodiment of the present invention.
  • one end of the phase change resistance element Rv is grounded, and the other end is connected to the input terminal T1 via the load resistance R1.
  • the connection point between the load resistor R1 and the phase change resistance element Rv is connected to the gate which is the control terminal Tg of the transistor Q1.
  • the drive circuit DR shown in FIG. 12 has the same configuration as the drive circuit DR shown in FIG.
  • a resistor R4 for applying a bias voltage may be connected in parallel to the phase change resistance element Rv. Further, as the resistor R4, a MOS resistor shown in FIG. 10 may be adopted. When the transistor Q2 illustrated in FIG. 10 is applied to the resistor R4 in FIG. 12, the drain of the transistor Q2 may be connected to the control terminal Tg and the source may be grounded.
  • FIG. 13 is a circuit diagram showing an example of still another comparator according to the first embodiment of the present invention.
  • the connection relationship between the phase change resistance element Rv and the load resistance R1 is the same as that in FIG.
  • the drive circuit DR has an open drain type circuit configuration shown in FIG.
  • a resistor R4 may be connected in parallel to the phase change resistance element Rv, as in FIG.
  • the comparators shown in FIGS. 8 to 13 may be employed as comparators in the following embodiments.
  • FIG. 14 is a circuit diagram showing an overall configuration of a comparator according to the second embodiment of the present invention. In the present embodiment, the same elements as those in the first embodiment are not described.
  • this comparator includes an offset terminal T2 and a ground resistance R3 with respect to the comparator shown in FIG.
  • the ground resistor R3 is connected between the load resistor R1 and the ground.
  • the offset terminal T2 is connected to a connection point between the ground resistor R3 and the load resistor R1, and receives the offset voltage Vofs.
  • a DC voltage supplied from a constant voltage circuit is employed as the offset voltage Vofs.
  • the threshold value VTH1 and the threshold value VTH2 can be set so as to cross 0 by adjusting the value of the offset voltage to an appropriate value.
  • Embodiment 3 Next, a noise generator according to Embodiment 3 of the present invention will be described. In the present embodiment, the same elements as those in the first and second embodiments are not described.
  • FIG. 16 is a circuit diagram showing the overall configuration of the noise generator according to the third embodiment of the present invention.
  • the noise generator includes a phase change resistance element Rv and a load resistance R1 connected in series to the phase change resistance element Rv.
  • An output terminal Tout is connected to a connection point between the phase change resistance element Rv and the load resistance R1.
  • a power source is connected to both ends of the series circuit of the phase change resistance element Rv and the load resistance R1, and the voltage Vin1 is applied.
  • the phase change resistance element Rv can be oscillated by setting the resistance value of the load resistor R1 to an appropriate value. That is, when the phase transition resistance element Rv undergoes a structural phase transition from monoclinic to tetragonal and is in a low resistance state, the load resistance R1 causes the voltage Vs of the phase transition resistance element Rv to be less than or equal to the threshold Vth2. If it has a resistance value, the phase change resistance element Rv is in a high resistance state.
  • phase change resistance element Rv when the phase change resistance element Rv is in a high resistance state, if the load resistance R1 has a resistance value such that the voltage Vs of the phase change resistance element Rv is equal to or higher than the threshold value Vth1, the phase change resistance element Rv is in a low resistance state. Therefore, by setting the load resistance R1 to a resistance value that satisfies both conditions, the phase change resistance element Rv oscillates autonomously repeatedly between a low resistance state and a high resistance state, and the phase change resistance element Rv A noise signal can be taken out.
  • phase change resistance element Rv without mainly including a transistor.
  • the phase change resistance element Rv and the load resistance R1 each have a size of about one transistor, the circuit scale is greatly reduced as compared with a noise generator mainly composed of conventional transistors. Can do.
  • FIG. 17 is a graph showing an experimental result of an experiment performed on the noise generator shown in FIG.
  • the vertical axis represents the voltage Vs (effective voltage) of the phase change resistance element Rv
  • the horizontal axis represents the resistance value of the load resistance R1.
  • a constant voltage Vin1 20 V is applied between the electrodes P1, P2 at both ends of the phase change resistance element Rv and the load resistance R1, the resistance value of the load resistance R1 is changed, and the voltage of the phase change resistance element Rv is changed.
  • Vs was measured.
  • the phase change resistance element Rv one having vanadium oxide as a main component and having a resistance value Rhigh of 2000 ⁇ in a high resistance state and a resistance value Rlow in a low resistance state of 40 ⁇ was adopted.
  • G1x is a graph showing the relationship between the voltage Vs and the resistance value of the load resistor R1 when the phase change resistance element Rv is in a high resistance state.
  • G2x is a graph showing the relationship between the voltage Vs and the resistance value of the load resistor R1 when the phase change resistance element Rv is in a low resistance state.
  • Gx indicates a graph of FIG. 25 described later.
  • G1x decreases almost linearly as the resistance value of the load resistor R1 increases.
  • G1x has a voltage Vs of 17V or more when the load resistance R1 is about 330 ⁇ or less. Therefore, when the resistance value of 330 ⁇ or less is adopted as the load resistance R1, the voltage Vs becomes 17V or more when the phase change resistance element Rv is in a high resistance state. Causes a phase transition. Therefore, the rectangular region D1 having the voltage Vs of 17 V or more and the load resistance R1 of 330 ⁇ or less is an effective voltage region in which the phase change resistance element Rv can be switched from the high resistance state to the low resistance state.
  • G2x decreases with a downwardly convex curve as the resistance value of the load resistor R1 increases.
  • G2x has a voltage Vs of 4V or less when the load resistance R1 is about 180 ⁇ or more.
  • the phase transition resistance element Rv has a voltage Vs of 4 V or less when it is in a low resistance state.
  • the rectangular region D2 having the voltage Vs of 4 V or less and the load resistance R1 of 180 ⁇ or more is an effective voltage region in which the phase transition resistance element Rv can be switched from the low resistance state to the high resistance state.
  • the load resistance R1 can oscillate the phase change resistance element Rv if the resistance value is 180 ⁇ or more and 330 ⁇ or less.
  • the load resistance R1 makes the voltage of the phase transition resistance element Rv equal to or higher than the threshold value Vth1 (first threshold voltage) for returning the voltage to the low resistance state when the phase transition resistance element Rv is in a high resistance state.
  • Vth1 first threshold voltage
  • a resistance value range (a resistance value in the region D1 is 330 ⁇ or less) and a threshold value for returning the voltage of the phase transition resistance element Rv to a high resistance state when the phase transition resistance element Rv is in a low resistance state. It is only necessary to have a resistance value satisfying both resistance value ranges of a resistance value range (a range where the resistance value is 180 ⁇ or more in the region D2) to be Vth2 (second threshold voltage) or less.
  • FIG. 18 is a graph showing temperature-resistance characteristics of the phase change resistance element Rv used in the experiment shown in FIG.
  • the vertical axis represents the resistance value ( ⁇ ), and the horizontal axis represents the temperature (K).
  • ⁇ the resistance value
  • K the temperature
  • FIG. 19 is a graph showing current-voltage characteristics between the electrodes P1 and P2 when the resistance value of the load resistor R1 is set to 0 ⁇ in the experiment shown in FIG.
  • the vertical axis represents the voltage (V) between the electrodes P1 and P2, and the horizontal axis represents the current (A).
  • V voltage
  • A current
  • the phase transition resistance element Rv when the phase transition resistance element Rv is in a high resistance state, the voltage between the electrodes P1 and P2 is 17V or less and the voltage Vs cannot reach 17V.
  • the resistive element Rv maintains a high resistance state without causing a structural phase transition.
  • phase change resistance element Rv when the phase change resistance element Rv is in a low resistance state, the voltage between the electrodes P1 and P2 is larger than 4V and the voltage Vs does not become 4V or less. Therefore, the phase change resistance element Rv does not cause structural phase transition. Maintain a low resistance state. Therefore, when the load resistance R1 is 0 ⁇ , the phase change resistance element Rv does not oscillate.
  • FIG. 20A and 20B are graphs showing current-voltage characteristics when the resistance value of the load resistor R1 is 220 ⁇ and the current between the electrodes P1 and P2 is changed in the noise generator shown in FIG.
  • FIG. 20B is an enlarged graph showing a section where the current is 0.012 A to 0.017 A in FIG. 20A and 20B, the vertical axis represents voltage (V), and the horizontal axis represents current (A).
  • the voltage between the electrodes P1 and P2 fluctuates in the section where the current flowing between the electrodes P1 and P2 is 0.013A to 0.016A, and a noise signal is generated. You can see that In addition, it can be seen that the fluctuation center voltage gradually decreases as the current increases in this section.
  • 21A to 21D show electrodes P1 when currents of 0.012A, 0.013A, 0.016A, and 0.017A were passed between the electrodes P1 and P2 for 2 seconds in the experiment of FIG.
  • P2 is a graph showing the voltage between P2.
  • the voltages are constant at about 19 V and 8 V, respectively, and it can be seen that no noise signal is generated.
  • the current is 0.013 A and 0.016 A, the peak-to-peak voltage ⁇ V fluctuates at about 3.0 V and about 2.0 V, respectively, and it can be seen that a noise signal is generated.
  • FIG. 22 is a graph showing current-voltage characteristics between the electrodes P1 and P2 when the resistance value of the load resistor R1 is 100 ⁇ , 180 ⁇ , and 470 ⁇ in the noise generator shown in FIG.
  • the vertical axis represents voltage (V), and the horizontal axis represents current (A).
  • the current-voltage characteristics between the electrodes P1 and P2 when the noise generator shown in FIG. 16 is configured by a circuit simulator are measured, and the noise generator shown in FIG. 16 is configured using actual circuit elements.
  • the current-voltage characteristics between the electrodes P1 and P2 were measured.
  • G11 shows an experimental result with an actual circuit element when the resistance value of the load resistor R1 is 100 ⁇
  • G12 shows an experimental result with a circuit simulator when the resistance value of the load resistor R1 is 100 ⁇ .
  • G21 shows an experimental result by an actual circuit element when the resistance value of the load resistor R1 is 180 ⁇
  • G22 shows an experimental result by a circuit simulator when the resistance value of the load resistor R1 is 180 ⁇ .
  • G31 shows an experimental result by an actual circuit element when the resistance value of the load resistor R1 is 470 ⁇
  • G32 shows an experimental result by a circuit simulator when the resistance value of the load resistor R1 is 470 ⁇ .
  • FIG. 23 shows a case where the noise generator shown in FIG. 16 is configured using actual circuit elements, and the resistance value of the load resistor R1 is 0 ⁇ , 82 ⁇ , 100 ⁇ , 120 ⁇ , and 180 ⁇ , and the same experiment as FIG. 22 is performed.
  • 4 is a graph showing current-voltage characteristics between electrodes P1 and P2.
  • G41 to G45 indicate cases where the resistance value of the load resistor R1 is 0 ⁇ , 82 ⁇ , 100 ⁇ , 120 ⁇ , and 180 ⁇ , respectively.
  • FIG. 24 shows a case where the noise generator shown in FIG. 16 is configured using actual circuit elements, and the resistance value of the load resistor R1 is 220 ⁇ , 270 ⁇ , 330 ⁇ , 390 ⁇ , 470 ⁇ , and an experiment similar to FIG. 4 is a graph showing current-voltage characteristics between electrodes P1 and P2.
  • G51 to G55 indicate cases where the resistance value of the load resistor R1 is 220 ⁇ , 270 ⁇ , 330 ⁇ , 390 ⁇ , and 470 ⁇ , respectively.
  • FIG. 25 is a graph showing the relationship between the current width ⁇ I and the load resistance R1 in the section where the voltage generated in FIGS. 23 to 24 fluctuates.
  • the vertical axis represents the current width ⁇ I (mA), and the horizontal axis represents the resistance value of the load resistor R1.
  • points PT1 to PT5 shown in FIG. 25 are obtained by plotting the current width ⁇ I and the resistance value of the load resistor R1 in G41 to G45 shown in FIG. 23, and points PT6 to PT10 are G51 to G51 shown in FIG.
  • the current width ⁇ I and the resistance value of the load resistance R1 in each of G55 are plotted.
  • the current width ⁇ I is about 0 mA when the resistance value of the load resistor R1 is 120 ⁇ or less or 390 ⁇ or more, and no noise signal is generated. It can also be seen that when the resistance value of the load resistor R1 is in the range of 120 ⁇ to 390 ⁇ , the current width ⁇ I is not 0 and a noise signal is generated. However, in order to stably generate a noise signal, it is necessary to secure a current width ⁇ I of a certain value or more. For that purpose, it is preferable to set the resistance value of the load resistor R1 to 180 ⁇ to 330 ⁇ .
  • Embodiment 4 of the present invention is characterized in that the noise generator of Embodiment 3 is used as one noise unit, and the noise units are connected in parallel.
  • the description of the same elements as in the first to third embodiments is omitted.
  • FIG. 26 is a circuit diagram showing the overall configuration of the noise generator according to the fourth embodiment of the present invention.
  • the present noise generator includes n (n is an integer of 2 or more) noise units U1 to Un and n resistors R21.
  • the noise unit U1 includes a phase change resistance element Rv and a load resistance R1 connected between the phase change resistance element Rv and the ground. Note that the noise units U2 to Un have the same configuration as the noise unit U1, and therefore will not be described.
  • a voltage source (not shown) is connected to the phase change resistance element Rv via an input terminal TA, and an input voltage VinA is input.
  • the noise units U1 to Un are each connected to the output terminal TB via a resistor R21. As a result, the noise units U1 to Un are connected in parallel.
  • the noise units U1 to Un generate noise signals having frequencies f1 to fn, respectively.
  • the frequencies f1 to fn can be set to desired values by adjusting the resistance value of the load resistor R1 of the noise units U1 to Un and the characteristics of the phase change resistance element Rv, for example.
  • the frequencies f1 to fn are increased from U1 to Un.
  • the power of the noise signal output from each of the noise units U1 to Un can be changed by adjusting the level of the input voltage VinA input to the input terminals TA of the noise units U1 to Un, for example.
  • the noise generator configured as described above generates noise signals of frequencies f1 to fn from the noise units U1 to Un, synthesizes the noise signals at the connection point CP1, and outputs the synthesized noise signal from the output terminal TB. .
  • FIG. 27A and 27B are schematic diagrams of the power spectrum of the noise signal output from the output terminal TB of the noise generator shown in FIG. 27A and 27B, the same level of input voltage VinA is input to the input terminals TA of the noise units U1 to Un. Therefore, as shown in FIG. 27A, noise signals having the same power are output from the noise units U1 to Un. Therefore, as shown in FIG. 27B, the noise signal output from the output terminal TB is white noise.
  • FIGS. 28A and 28B are schematic diagrams of the power spectrum of the noise signal output from the output terminal TB of the noise generator shown in FIG.
  • the input voltage VinA having a lower level is input to each input terminal TA of the noise units U1 to Un from U1 to Un.
  • the noise signals with smaller power are output from the noise units U1 to Un toward U1 to Un. Therefore, as shown in FIG. 28B, the noise signal output from the output terminal TB becomes color noise whose power decreases as the frequency increases.
  • noise generator since the noise units U1 to Un are provided, a noise signal having a desired power spectrum is generated by adjusting the frequency and power of the noise signal output from each noise unit. Can do.
  • the stochastic resonator according to the fifth embodiment of the present invention is configured by the comparator shown in the first embodiment and the noise generator shown in the fourth embodiment. In the present embodiment, the description of the same elements as in the first to fourth embodiments will be omitted.
  • FIG. 29 is a block diagram showing the overall configuration of the stochastic resonator according to the fifth embodiment of the present invention.
  • the stochastic resonator includes a noise generator 100, a comparator 200, and a resistor Rc.
  • at least one of the noise generator 100 and the comparator 200 shown in FIG. 29 includes a phase change resistance element Rv.
  • the noise generator of the fourth embodiment has the following configuration.
  • FIG. 30 is a circuit diagram showing the overall configuration of the stochastic resonator according to the fifth embodiment of the present invention.
  • the noise generator 100 has the same configuration as that of the noise generator of the fourth embodiment, and thus detailed description thereof is omitted.
  • the comparator 200 has the same configuration as that of the comparator of the first embodiment, detailed description thereof is omitted.
  • the output terminal TB of the noise generator 100 is connected to the input terminal T1 of the comparator 200 via the resistor Rc.
  • FIGS. 31A and 31B are waveform diagrams for explaining the operation of the stochastic resonator shown in FIG.
  • FIG. 31A shows the output voltage Vout from the output terminal Tout
  • FIG. 31B shows the input voltage Vin input to the input terminal T1.
  • the noise signal generated by the noise generator 100 is generated in the stochastic resonator configured as described above and input to the comparator 200.
  • the comparator 200 combines this noise signal with the input voltage Vin at the connection point CP2, and generates a combined signal.
  • the comparator 200 outputs a high-level output voltage Vout when the level of the combined signal exceeds the threshold value VTH1.
  • the comparator 200 outputs a low-level output voltage Vout.
  • the stochastic resonator can detect a weak noise signal.
  • the noise generator 100 is configured by the noise generator shown in the first embodiment
  • the comparator 200 is configured by the comparator shown in the fourth embodiment. Therefore, the circuit scale of the stochastic resonator can be greatly reduced.
  • the noise generator 100 may be configured by the noise generator shown in the first embodiment, and the comparator 200 may be configured by a comparator mainly including a conventional transistor. Further, only the comparator 200 may be configured by the noise generator shown in the fourth embodiment, and the noise generator 100 may be configured by a conventional noise generator.
  • the noise generator 100 may be configured by the noise generator shown in the third embodiment, and the comparator 200 may be configured by the comparator shown in the second embodiment.
  • the comparator includes a phase change resistance element whose resistance value changes between a relatively high resistance state and a low resistance state due to structural phase transition, and a load resistance connected in series to the phase change resistance element. I have.
  • the phase change resistance element when an input voltage is input to one end of the phase change resistance element and the voltage applied to both ends of the phase change resistance element exceeds a predetermined threshold value, the phase change resistance element causes a structural phase transition and is It changes from an oblique crystal to a tetragonal crystal, resulting in a relatively low resistance state.
  • a relatively large current flows through the phase change resistance element, the voltage applied to both ends of the load resistance becomes relatively high, and a high level voltage is applied from the connection point between the phase change resistance element and the load resistance. It can be taken out.
  • phase change resistance element when the voltage applied across the phase change resistance element falls below a predetermined threshold value, the phase change resistance element undergoes a structural phase transition and changes from tetragonal to monoclinic, resulting in a relatively high resistance state. Become. As a result, a relatively small current flows through the phase change resistance element, the voltage applied across the load resistance becomes relatively low, and a low level voltage is applied from the connection point between the phase change resistance element and the load resistance. It can be taken out.
  • each of the phase change resistance element and the load resistance has a size of about one transistor, the circuit scale can be greatly reduced as compared with a comparator mainly including a conventional transistor.
  • the phase transition resistance element preferably has hysteresis in current-voltage characteristics.
  • a phase transition resistance element generally has a different voltage when changing from monoclinic to tetragonal and a voltage when changing from monoclinic to tetragonal. Hysteresis occurs.
  • the width of the hysteresis can be changed by adjusting the crystallinity of the phase change resistance element.
  • the hysteresis width can be reduced as the degree of uniformity of the crystallinity of the phase change resistance element increases. Therefore, by increasing the degree of uniformity of the crystallinity of the phase change resistance element, the hysteresis width can be reduced to 0. In this case, a comparator having no hysteresis can be configured. On the other hand, a comparator with hysteresis can be configured by reducing the degree of uniformity of crystallinity of the phase change resistance element.
  • a control terminal is connected to a connection point between the first input terminal that receives an input voltage and outputs the input voltage to the phase change resistance element, and the phase change resistance element and the load resistance, and the control terminal It is preferable to provide a drive circuit that drives based on the voltage input to the.
  • the drive circuit since the drive circuit is provided, a reverse current flow in which a current flows from the drive circuit to the phase change resistance element side via the control terminal can be prevented, and the operation of the circuit can be stabilized. At the same time, signal input / output is separated, and impedance matching of the circuit can be easily performed. Further, since the output voltage is output through the drive circuit, it is possible to obtain an output voltage in which the high level and the low level are clearly distinguished.
  • a ground resistance connected between the load resistance and the ground, and a second input terminal connected to a connection point between the ground resistance and the load resistance, to which an offset voltage is input. It is preferable to provide.
  • the phase change resistance element is preferably made of vanadium oxide.
  • the size of the comparator can be reduced.
  • the noise generator includes a phase change resistance element whose resistance value changes between a relatively high resistance state and a low resistance state due to a structural phase transition, and a load resistor connected in series to the phase change resistance element.
  • the power supply includes a power supply connected in series to the phase change resistance element and the load resistance, and an output terminal provided between the phase change resistance element and the load resistance.
  • the phase change resistance element can be oscillated by setting the resistance value of the load resistance to an appropriate value. That is, when the phase change resistance element undergoes a structural phase transition from monoclinic to tetragonal and becomes a low resistance state, the load resistance has a resistance value that makes the voltage of the phase change resistance element equal to or less than the threshold value. If so, the phase change resistance element is in a high resistance state. On the other hand, when the phase change resistance element is in a high resistance state, if the load resistance has a resistance value that makes the voltage of the phase change resistance element equal to or higher than a threshold value, the phase change resistance element is in a low resistance state. It becomes.
  • the phase change resistance element oscillates autonomously repeating a low resistance state and a high resistance state, and generates a noise signal from the phase change resistance element. It can be taken out.
  • each of the phase change resistance element and the load resistance has a size of about one transistor, the circuit scale can be greatly reduced as compared with a noise generator mainly composed of a conventional transistor.
  • the load resistance is equal to or higher than a first threshold voltage for returning the voltage of the phase change resistance element to a low resistance state.
  • a resistance value range in which, when the phase change resistance element is in a low resistance state, the voltage of the phase change resistance element is set to be equal to or lower than a second threshold voltage for returning to a high resistance state. It is preferable to have a resistance value satisfying both of these resistance value ranges.
  • the phase change resistance element can be oscillated more reliably, and a noise signal can be more reliably extracted from the output terminal.
  • the phase change resistance element and the load resistance constitute one noise unit, and a plurality of noise units are provided, and each noise unit is connected in parallel.
  • various noise signals can be generated by adjusting the oscillation frequency and power of each noise unit.
  • the phase change resistance element is preferably made of vanadium oxide.
  • the noise generator is configured by vanadium oxide that easily causes phase transition, the noise signal can be more reliably extracted from the output terminal.
  • the stochastic resonator includes a noise generator, a comparator that superimposes a noise signal generated by the noise generator and an input signal, and compares the superimposed signal with a predetermined threshold, and the noise generator and the At least one of the comparators includes a phase change resistance element whose resistance value changes between a relatively high resistance state and a low resistance state due to structural phase transition.
  • the stochastic resonator includes the comparator according to any one of (1) to (5) and the noise generator according to any one of (6) to (9).
  • the present invention can be expected to be applied to systems such as the robot electronics field that simulates biological functions.
  • the present invention is useful for constructing a system that is highly resistant to noise and requires low power consumption and flexible control in a small size.
  • the present invention can be expected to be one of basic element technologies for system-on-chip.

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

　回路規模を大幅に縮小することが可能なヒステリシスコンパレータ、ノイズジェネレータ、及びこれらを利用した確率共振素子を提供する。相転移抵抗素子の両端の電圧Ｖｓが閾値Ｖｔｈ１を超えると、相転移抵抗素子Ｒｖの結晶構造が構造相転移を起こして単斜晶から正方晶に変化し、相対的に低抵抗の状態になる。これにより、トランジスタＱ１がオンし、出力端子Ｔｏｕｔからハイレベルの出力電圧Ｖｏｕｔが出力される。一方、相転移抵抗素子Ｒｖの両端に印加される電圧Ｖｓが閾値Ｖｔｈ２を下回ると、相転移抵抗素子Ｒｖが構造相転移を起こして正方晶から単斜晶に変化し、相対的に高抵抗の状態になる。これにより、トランジスタＱ１がオフし、出力端子Ｔｏｕｔからローレベルの出力電圧Ｖｏｕｔが出力される。

Description

コンパレータ、ノイズジェネレータ、及び確率共振素子
　本発明は、コンパレータ、ノイズジェネレータ、及びこれらを利用した確率共振素子に関するものである。
　近年、電子デバイスの小型化への要望に伴い、電子回路の基本素子の一つであるコンパレータ、ノイズジェネレータの簡素化が重要な技術項目となっている。例えば特許文献１においては、７個のＭＯＳＦＥＴを用いたヒステリシスコンパレータが開示されている。また、特許文献２においては、任意の特性を有する復号ノイズ信号を容易、かつ安定して生成することを目的とする復号ノイズ発生器が開示されている。
　また、近年、確率共振素子を用いて生物の挙動を模擬した種々のシステムを構築する研究が行われている。ここで確率共振素子は、ノイズ信号を生成するノイズジェネレータと、微弱な入力信号にノイズジェネレータにより生成されたノイズ信号を重畳し、この信号を所定の閾値と比較するコンパレータとを備えている。
　しかしながら、従来のコンパレータは、特許文献１に示すように複数のトランジスタを組み合わせたトランジスタを主体とする構成が採用されている。そのため、回路規模の縮小を図るにも一定の限界がある。例えば特許文献１では、回路規模の縮小が図られているものの、少なくとも７個のトランジスタが必要である。また、特許文献２では、回路規模の縮小化を図ることが全く考慮されておらず、また、回路構成もブロック図レベルのものしか開示されておらず、どのような回路素子を用いて構成したかについての具体的な記載が全くない。
特開２００８－５５４７号公報 特開２００６－８０８７９号公報
　本発明の目的は、回路規模を大幅に縮小することが可能なヒステリシスコンパレータ、ノイズジェネレータ、及びこれらを利用した確率共振素子を提供することである。
　本発明の一局面によるコンパレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗とを備えている。
　また、本発明の別の一局面によるノイズジェネレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗と、前記相転移抵抗素子と前記負荷抵抗とに直列接続された電源と、前記相転移抵抗素子と負荷抵抗との間に設けられた出力端子とを備えている。
　また、本発明の更に別の一局面による確率共振素子は、ノイズジェネレータと、前記ノイズジェネレータにより生成されたノイズ信号と入力信号とを重畳し、重畳した信号を所定の閾値と比較するコンパレータとを備え、前記ノイズジェネレータ及び前記コンパレータの少なくともいずれか一方は、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子を備えている。
本発明の実施の形態１によるコンパレータの全体構成を示す回路図である。 図１の相転移抵抗素子に採用される酸化バナジウムの抵抗－温度特性を示したグラフである。 酸化バナジウムの電流－電圧特性を示すグラフである。 図１に示すコンパレータの入出力特性を示したグラフである。 図１に示すコンパレータについて行った実験の結果を示す波形図である。 図１に示すコンパレータについて行った実験における相転移抵抗素子の入出力特性を示すグラフである。 図１に示すコンパレータについて行った実験におけるアウトプット信号の波形を示したグラフである。 本発明の実施の形態１における他のコンパレータを示す回路図である。 本発明の実施の形態１における別のコンパレータを示す回路図である。 ＭＯＳ抵抗の回路図を示している。 本発明の実施の形態１における更に別のコンパレータを示す回路図である。 本発明の実施の形態１における更に別のコンパレータを示す回路図である。 本発明の実施の形態１による更に別のコンパレータを示す回路図である。 本発明の実施の形態２によるコンパレータの全体構成を示す回路図である。 図１４に示すコンパレータの入出力特性を示したグラフである。 本発明の実施の形態３によるノイズジェネレータの全体構成を示す回路図である。 図１６に示すノイズジェネレータについて行った実験の実験結果を示すグラフである。 図１７に示す実験に用いた相転移抵抗素子の温度－抵抗特性を示したグラフである。 図１７に示す実験において、負荷抵抗の抵抗値を０Ωとしたときの電極間の電流－電圧特性を示すグラフである。 （Ａ）、（Ｂ）は、図１６に示すノイズジェネレータにおいて、負荷抵抗の抵抗値を２２０Ωとし、電極間の電流を変化させたときの電流－電圧特性を示すグラフである。 （Ａ）～（Ｄ）は、図２０の実験において、電極間に０．０１２Ａ、０．０１３Ａ、０．０１６Ａ、０．０１７Ａの電流をそれぞれ２秒間流したときの電極間の電圧を示したグラフである。 図１６に示すノイズジェネレータにおいて、負荷抵抗の抵抗値を１００Ω、１８０Ω、４７０Ωとしたときの電極間の電流－電圧特性を示すグラフである。 図１６に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗の抵抗値を０Ω、８２Ω、１００Ω、１２０Ω、１８０Ωとして、図２２と同様の実験を行ったときの、電極間の電流－電圧特性を示すグラフである。 図１６に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗の抵抗値を２２０Ω、２７０Ω、３３０Ω、３９０Ω、４７０Ωとして、図２２と同様の実験を行ったときの、電極間の電流－電圧特性を示すグラフである。 図２３～図２４において発生する電圧が揺らぐ区間の電流幅と負荷抵抗との関係を示したグラフである。 本発明の実施の形態４によるノイズジェネレータの全体構成を示す回路図である。 （Ａ）、（Ｂ）は、図２６に示すノイズジェネレータの出力端子から出力されるノイズ信号のパワースペクトルの模式図である。 （Ａ）、（Ｂ）は、図２６に示すノイズジェネレータの出力端子から出力されるノイズ信号のパワースペクトルの模式図である。 本発明の実施の形態５による確率共振素子の全体構成を示すブロック図である。 本発明の実施の形態５による確率共振素子の全体構成を示す回路図である。 （Ａ）、（Ｂ）は、図３０に示す確率共振素子の動作を説明する波形図である。
　（実施の形態１）
　以下本発明の実施の形態１によるコンパレータについて説明する。図１は、本発明の実施の形態１によるコンパレータの全体構成を示す回路図である。図１に示すように、本コンパレータは、入力端子Ｔ１、相転移抵抗素子Ｒｖ、負荷抵抗Ｒ１、駆動回路ＤＲ、及び出力端子Ｔｏｕｔを備えている。
　入力端子Ｔ１は、入力電圧Ｖｉｎが入力され、相転移抵抗素子Ｒｖに出力する。相転移抵抗素子Ｒｖは、入力端子Ｔ１と負荷抵抗Ｒ１との間に接続されている。本実施の形態では、相転移抵抗素子Ｒｖとしては、例えば酸化バナジウム（ＶＯ２）を採用するが、これに限定されず、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する種々の物質を採用することができる。
　具体的には、Ｖ２Ｏ３、Ｔｉ２Ｏ３、ＲＮｉＯ３（Ｒ＝Ｐｒ，Ｎｄ）、Ｌｉ１－ｘＭｘＴｉ２Ｏ４（Ｍ＝Ｍｇ，Ｍｎ）、Ｆｅ３Ｏ４、ＮｂＯ２、Ｖ３Ｏ５、ＶｎＯ２ｎ－１（ｎ＝４～８）、ＴｉｎＯ２ｎ－１（ｎ＝４～９）、Ｌａ２ＮｉＯ４（ｎ＝１　ｉｎ　Ｌａｎ＋１ＮｉｎＯ３ｎ＋１）、Ｍ２ＭＯ２Ｏ７－ｙ（Ｍ＝Ｎｄ、Ｓｍ、Ｇｄ）等の物質を採用することができる。
　駆動回路ＤＲは、制御端子Ｔｇに入力される電圧に基づいて駆動し、トランジスタＱ１及び抵抗Ｒ２を備える。トランジスタＱ１は、例えばｎｐｎ型のバイポーラトランジスタにより構成され、制御端子Ｔｇとしてのベースが相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との接続点に接続され、エミッタが抵抗Ｒ２を介してグラウンドに接続され、コレクタが電圧源Ｖｄｄに接続されている。出力端子Ｔｏｕｔは、トランジスタＱ１のエミッタに接続され、出力電圧Ｖｏｕｔを出力する。
　図２は図１の相転移抵抗素子Ｒｖに採用される酸化バナジウムの抵抗－温度特性を示すグラフであり、縦軸は抵抗（Ω）を示し、横軸は温度（Ｋ）を示している。図３は酸化バナジウムの電流－電圧特性を示すグラフであり、縦軸は電流（Ａ）を示し、横軸は電圧（Ｖ）を示している。
　図２に示すように酸化バナジウムは温度が約３００Ｋ以下の領域においては単斜晶の結晶構造を有し、抵抗値が１０４～１０５オーダーであり、相対的に高抵抗の状態にある。一方、温度が約３４０Ｋを超えると構造相転移を起こし、結晶構造が単斜晶から正方晶に変化する。そのため、約３４０Ｋ以上の領域では抵抗値が１０～１０２オーダーの相対的に低抵抗の状態となる。このように酸化バナジウムは構造相転移によって抵抗値が１０００倍程度変化する特性を有している。
　また、図３に示すように、酸化バナジウムは、単斜晶の状態において電圧が約５．５Ｖ（閾値Ｖｔｈ１）を超えるまでは、相対的に高抵抗の状態にあるため、０～０．０１Ａ程度の相対的に小さい電流が流れる。
　そして、電圧が約５．５Ｖを超えると、構造相転移を起こして結晶構造が単斜晶から正方晶に変化する。これにより抵抗値が急激に減少し、相対的に低抵抗の状態となるため、０．１Ａ以上の相対的に大きい電流が流れる。本実験においては、サンプル保護のため流れる最大電流を０．１Ａとしている。
　一方、電圧が約３Ｖ（閾値Ｖｔｈ２）を下回ると、構造相転移を起こし、結晶構造が正方晶から単斜晶に変化する。これにより、相対的に高抵抗の状態となり、０～０．０２５Ａ程度の相対的に小さい電流が流れる。
　このように、酸化バナジウムは、電圧を変化させることにより、正方晶又は単斜晶に状態を変化させることが可能であり、相対的に高抵抗の状態と低抵抗の状態とにすることができる。また、酸化バナジウムは電圧が正側の閾値Ｖｔｈ１を超えると結晶構造が単斜晶から正方晶になり、負側の閾値Ｖｔｈ２を下回ると結晶構造が正方晶から単斜晶となるようにヒステリシスを有していることが分かる。
　そこで、本発明者はこの酸化バナジウムの特性を利用してコンパレータを構成した。なお、図３に示す電流－電圧特性のヒステリシスの幅Ｗは、酸化バナジウムの結晶性の均一化の度合いを高めると０にすることができ、結晶性の均一化の度合いを低くすると大きくすることができる。よって、酸化バナジウムの結晶性の均一化の度合いを調節することで、本コンパレータを所望するヒステリシスの幅Ｗを有するヒステリシス付きのコンパレータとして構成したり、ヒステリシスを有さないコンパレータとして構成したりすることができる。
　図４は、図１に示すコンパレータの入出力特性を示したグラフであり、縦軸は出力電圧Ｖｏｕｔを示し、横軸は入力電圧Ｖｉｎを示している。
　入力端子Ｔ１からコンパレータの正側の閾値ＶＴＨ１を超える入力電圧Ｖｉｎが入力され、相転移抵抗素子の両端に印加される電圧Ｖｓが図３に示す閾値Ｖｔｈ１を超えると、相転移抵抗素子Ｒｖが構造相転移を起こして単斜晶から正方晶に変化し、相対的に低抵抗の状態になる。これにより、相転移抵抗素子Ｒｖには相対的に大きな電流が流れ、負荷抵抗Ｒ１の両端に印加される電圧が高くなり、制御端子Ｔｇにハイレベルの電圧が入力される。そのため、トランジスタＱ１がオンし、出力端子Ｔｏｕｔからハイレベルの出力電圧Ｖｏｕｔが出力される。
　一方、入力端子Ｔ１からコンパレータの負側の閾値ＶＴＨ２を下回る入力電圧Ｖｉｎが入力され、相転移抵抗素子Ｒｖの両端に印加される電圧Ｖｓが図３に示す閾値Ｖｔｈ２を下回ると、相転移抵抗素子Ｒｖが構造相転移を起こして正方晶から単斜晶に変化し、相対的に高抵抗の状態になる。これにより、相転移抵抗素子Ｒｖには相対的に小さな電流が流れ、負荷抵抗Ｒ１の両端に印加される電圧Ｖｓが低くなり、制御端子Ｔｇにローレベルの電圧が入力される。そのため、トランジスタＱ１がオフし、出力端子Ｔｏｕｔからローレベルの出力電圧Ｖｏｕｔが出力される。
　図５は、図１に示すコンパレータについて行った実験の結果を示す波形図である。右側の縦軸は入力端子Ｔ１に入力される入力電圧Ｖｉｎを示し、左側の縦軸は制御端子Ｔｇに入力されるアウトプット信号（Ｖ）を示している。また、Ｇ１は入力電圧Ｖｉｎの波形図を示し、Ｇ２はアウトプット信号の波形図を示し、Ｇ３は出力電圧Ｖｏｕｔを示している。
　なお、入力電圧Ｖｉｎとしては、周波数が１０Ｈｚ、オフセット電圧が３Ｖ、振幅が０Ｖ～８Ｖのサイン波を用いた。また、負荷抵抗Ｒ１としては、抵抗値が１３．４Ωのものを採用した。そして、入力電圧Ｖｉｎの振幅を時間の経過に伴って漸次増大させた。
　図５に示すように、Ｇ１が閾値ＶＴＨ１を超えると、Ｇ２の振幅が急激に増大し、Ｇ３も急激に上昇し、コンパレータがオン状態になっていることが分かる。また、Ｇ１が閾値ＶＴＨ２（図略）を下回ると、Ｇ２の振幅が元の大きさに戻り、Ｇ３が急激に減少し、コンパレータがオフ状態になっていることが分かる。図５のグラフに示すように、Ｇ２のオフ状態における振幅とオン状態における振幅との比率は、０．７／０．３＝２．３３程度であることが分かる。なお、トランジスタＱ１のオン・オフを確実に行わせるには、この比率は大きい方が好ましい。
　次に、図１に示すコンパレータについて行った別の実験について説明する。図６は、この別の実験における相転移抵抗素子Ｒｖの入出力特性を示している。横軸は入力端子Ｔ１に入力される入力電圧Ｖｉｎを示し、縦軸は制御端子Ｔｇに入力されるアウトプット信号（Ｖ）を示している。図７は、この別の実験におけるアウトプット信号の波形を示したグラフである。横軸は時間（秒）を示し、縦軸はアウトプット信号（Ｖ）を示している。
　なお、この別の実験においては、入力電圧Ｖｉｎとして周波数が１０Ｈｚ、オフセット電圧が１．５Ｖ、振幅が０Ｖ～６Ｖのサイン波を採用した。また、負荷抵抗Ｒ１として、抵抗値が１３１．５Ωのものを採用した。そして、入力電圧Ｖｉｎの振幅を時間が経過するにつれて漸次増大させた。
　図７に示すように、この別の実験においては、アウトプット信号のオン状態における振幅とオフ状態における振幅との比率は、３／０．５＝６程度となっており、図５に示す実験に比べて比率が大きくなっており、良好な実験結果が得られていることが分かる。
　このように、本コンパレータによれば、トランジスタを主体とすることなく相転移抵抗素子Ｒｖを主体としているため、従来のトランジスタを主体とするコンパレータに比べて回路規模を大幅に縮小するこができる。
　なお、本実施の形態において、トランジスタＱ１としてバイポーラトランジスタを採用したがこれに限定されず、ＭＯＳＦＥＴ等の電界効果型のトランジスタを採用してもよい。また、トランジスタＱ１としてｎ型のものを採用したが、これに限定されずｐ型のものを採用してもよい。
　更に、本実施の形態において、下記に示すコンパレータを採用してもよい。図８は、本発明の実施の形態１における他のコンパレータを示す回路図である。図１のコンパレータでは駆動回路ＤＲのトランジスタＱ１としてバイポーラトランジスタが用いられていたが、図８に示す駆動回路ＤＲでは、トランジスタＱ１として例えばｎチャネル型のＭＯＳ電解効果型トランジスタが用いられている。この場合、駆動回路ＤＲは、ソースフォロア型の回路構成を有している。つまり、トランジスタＱ１のゲートが制御端子Ｔｇとなり、ソースが出力端子Ｔｏｕｔに接続されると共に抵抗Ｒ２を介して接地され、ドレインが電圧源Ｖｄｄに接続されている。
　このように、駆動回路ＤＲをソースフォロア型の回路構成とすることで、入力インピーダンスを高くすると同時に、出力インピーダンスが低くすることができる。その結果、駆動回路ＤＲが他の回路に与える影響を少なくすることができると共に、駆動回路ＤＲはより多くの負荷を駆動させることができる。
　図９は、本発明の実施の形態１における更に別のコンパレータの回路図である。図９に示すコンパレータは、駆動回路ＤＲが、オープンドレイン型の回路構成を有している。つまり、駆動回路ＤＲは、抵抗Ｒ２と、例えばｎチャネル型のＭＯＳ電界効果型により構成されるトランジスタＱ１とを備えている。抵抗Ｒ２は一端が電圧源Ｖｄｄに接続され、他端がトランジスタＱ１のドレインに接続されている。トランジスタＱ１は、ソースが接地され、ドレインが出力端子Ｔｏｕｔに接続され、ゲートが制御端子Ｔｇとされている。
　図９に示す駆動回路ＤＲにおいては、抵抗Ｒ２として抵抗素子を用いても良いし、図１０に示すようなＭＯＳ抵抗を用いても良い。図１０に示すようにＭＯＳ抵抗は、ゲートがドレイン及び電圧源Ｖｄｄに接続され、ソースがトランジスタＱ１に接続されたＭＯＳ電解効果型トランジスタにより構成されている。
　図１１は、本発明の実施の形態１による更に別のコンパレータを示す回路図である。図１１に示すコンパレータは、駆動回路ＤＲが、ＣＭＯＳゲート型の回路構成を有している。つまり、駆動回路ＤＲは、ｎチャネル型の電界効果型トランジスタにより構成されるトランジスタＱ１と、ｐチャネル型の電界効果型トランジスタにより構成されるトランジスタＱ２とを備えるＣＭＯＳトランジスタにより構成されている。トランジスタＱ１，Ｑ２は、ドレイン同士が接続され、ゲート同士が接続されている。トランジスタＱ２のソースは電圧源Ｖｄｄに接続され、トランジスタＱ１のソースは接地されている。
　また、本実施の形態におけるコンパレータとしては、図１２及び図１３に示すような、相転移抵抗素子Ｒｖを接地させたプルダウン接続型の回路構成を採用してもよい。図１２は、本発明の実施の形態１による更に別のコンパレータを示す回路図である。図１２に示すコンパレータにおいて、相転移抵抗素子Ｒｖは一端が接地され、他端が負荷抵抗Ｒ１を介して入力端子Ｔ１に接続されている。また、負荷抵抗Ｒ１と相転移抵抗素子Ｒｖとの接続点は、トランジスタＱ１の制御端子Ｔｇであるゲートに接続されている。図１２に示す駆動回路ＤＲは、図８に示す駆動回路ＤＲと同一構成である。
　なお、図１２のコンパレータにおいては、バイアス電圧を付与するための抵抗Ｒ４を相転移抵抗素子Ｒｖに並列接続させてもよい。また、抵抗Ｒ４としては、図１０に示すＭＯＳ抵抗を採用してもよい。図１０に示すトランジスタＱ２を図１２の抵抗Ｒ４に適用する場合、トランジスタＱ２のドレインを制御端子Ｔｇに接続し、ソースを接地させればよい。
　図１３は、本発明の実施の形態１による更に別のコンパレータの一例を示す回路図である。図１３に示すコンパレータにおいて、相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との接続関係は、図１２と同一である。また、駆動回路ＤＲは、図９に示すオープンドレイン型の回路構成を有している。また、図１３に示すコンパレータにおいても、図１２と同様、相転移抵抗素子Ｒｖに抵抗Ｒ４を並列接続させてもよい。なお、図８～図１３に示すコンパレータは以下に示す実施の形態のコンパレータとして採用してもよい。
　（実施の形態２）
　本発明の実施の形態２によるコンパレータは、オフセット電圧が入力されるオフセット端子（第２の入力端子の一例）を設けたことを特徴とする。図１４は、本発明の実施の形態２によるコンパレータの全体構成を示す回路図である。なお、本実施の形態において、実施の形態１と同一のものは説明を省略する。
　図１４に示すように、本コンパレータは、図１に示すコンパレータに対して、オフセット端子Ｔ２とグラウンド抵抗Ｒ３とを備えている。グラウンド抵抗Ｒ３は、負荷抵抗Ｒ１とグラウンドとの間に接続されている。オフセット端子Ｔ２は、グラウンド抵抗Ｒ３と負荷抵抗Ｒ１との接続点に接続され、オフセット電圧Ｖｏｆｓが入力される。ここで、オフセット電圧Ｖｏｆｓとしては、定電圧回路から供給される直流電圧が採用される。
　図１５は、図１４に示すコンパレータの入出力特性を示したグラフであり、縦軸は出力電圧Ｖｏｕｔを示し、横軸は入力電圧Ｖｉｎを示している。図１４に示すコンパレータにおいては、オフセット端子Ｔ２にオフセット電圧Ｖｏｆｓが入力されているため、図１５に示すように閾値ＶＴＨ１，ＶＴＨ２は図４に示す閾値ＶＴＨ１，ＶＴＨ２に比べて負側にシフトさせることができる。そのため、オフセット電圧の値を適当な値に調節することで、０を跨ぐように閾値ＶＴＨ１と閾値ＶＴＨ２とを設定することができる。
　（実施の形態３）
　次に、本発明の実施の形態３によるノイズジェネレータについて説明する。なお、本実施の形態において、実施の形態１、２と同一のものは説明を省略する。
　図１６は、本発明の実施の形態３によるノイズジェネレータの全体構成を示す回路図である。本ノイズジェネレータは、相転移抵抗素子Ｒｖと、相転移抵抗素子Ｒｖに直列接続された負荷抵抗Ｒ１とを備えている。また、相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との接続点には出力端子Ｔｏｕｔが接続されている。
　相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との直列回路の両端には、電源が接続され電圧Ｖｉｎ１が印加されている。
　このように構成されたノイズジェネレータにおいては、負荷抵抗Ｒ１の抵抗値を適当な値に設定することで、相転移抵抗素子Ｒｖを発振させることができる。すなわち、相転移抵抗素子Ｒｖが単斜晶から正方晶に構造相転移を起こして低抵抗の状態になったとき、負荷抵抗Ｒ１が相転移抵抗素子Ｒｖの電圧Ｖｓを閾値Ｖｔｈ２以下にするような抵抗値を有していると、相転移抵抗素子Ｒｖは高抵抗の状態になる。一方、相転移抵抗素子Ｒｖが高抵抗の状態になったとき、負荷抵抗Ｒ１が相転移抵抗素子Ｒｖの電圧Ｖｓを閾値Ｖｔｈ１以上とするような抵抗値を有していると、相転移抵抗素子Ｒｖは低抵抗の状態となる。よって、負荷抵抗Ｒ１を両条件を満たす抵抗値に設定することで、相転移抵抗素子Ｒｖは、低抵抗の状態と高抵抗の状態とを自律的に繰り返して発振し、相転移抵抗素子Ｒｖからノイズ信号を取り出すことができる。
　以上により、トランジスタを主体とすることなく相転移抵抗素子Ｒｖを主体とするノイズジェネレータを提供することができる。ここで、相転移抵抗素子Ｒｖ子及び負荷抵抗Ｒ１は、それぞれトランジスタ１個分程度のサイズを有しているため、従来のトランジスタを主体とするノイズジェネレータに比べて回路規模を大幅に縮小するこができる。
　次に、図１６に示すノイズジェネレータについて行った実験について説明する。図１７は、図１６に示すノイズジェネレータについて行った実験の実験結果を示すグラフである。縦軸は相転移抵抗素子Ｒｖの電圧Ｖｓ（実効電圧）を示し、横軸は負荷抵抗Ｒ１の抵抗値を示している。
　この実験では、相転移抵抗素子Ｒｖと負荷抵抗Ｒ１との両端の電極Ｐ１，Ｐ２間に一定の電圧Ｖｉｎ１＝２０Ｖを印加し、負荷抵抗Ｒ１の抵抗値を変更し、相転移抵抗素子Ｒｖの電圧Ｖｓを測定した。また、相転移抵抗素子Ｒｖとしては、酸化バナジウムを主体とし、高抵抗の状態での抵抗値Ｒｈｉｇｈが２０００Ω、低抵抗の状態での抵抗値Ｒｌｏｗが４０Ωのものを採用した。また、相転移抵抗素子Ｒｖの閾値は、閾値Ｖｔｈ１＝１７Ｖ、閾値Ｖｔｈ２＝４Ｖである。すなわち、相転移抵抗素子Ｒｖとしては、電圧Ｖｓが１７Ｖ以上で低抵抗の状態となり、電圧Ｖｓが４Ｖ以下で高抵抗の状態となるものを採用した。
　Ｇ１ｘは、相転移抵抗素子Ｒｖが高抵抗の状態になったときの電圧Ｖｓと負荷抵抗Ｒ１の抵抗値との関係を示すグラフである。Ｇ２ｘは、相転移抵抗素子Ｒｖが低抵抗の状態になったときの電圧Ｖｓと負荷抵抗Ｒ１の抵抗値との関係を示すグラフである。Ｇｘは、後述する図２５のグラフを示している。
　Ｇ１ｘは、負荷抵抗Ｒ１の抵抗値が増大するにつれて、ほぼ直線状に減少している。そして、Ｇ１ｘは、負荷抵抗Ｒ１が約３３０Ω以下の場合、電圧Ｖｓが１７Ｖ以上である。そのため、負荷抵抗Ｒ１として、抵抗値が３３０Ω以下のものを採用すると、相転移抵抗素子Ｒｖは、高抵抗の状態になったとき電圧Ｖｓが１７Ｖ以上となるため、速やかに低抵抗の状態に構造相転移を起こす。よって、電圧Ｖｓが１７Ｖ以上、かつ、負荷抵抗Ｒ１が３３０Ω以下の矩形状の領域Ｄ１が相転移抵抗素子Ｒｖを高抵抗の状態から低抵抗の状態に切り替えることのできる実効電圧領域となる。
　また、Ｇ２ｘは、負荷抵抗Ｒ１の抵抗値が増大するにつれて、下に凸のカーブを描いて減少している。そして、Ｇ２ｘは、負荷抵抗Ｒ１が約１８０Ω以上の場合、電圧Ｖｓが４Ｖ以下である。そのため、負荷抵抗Ｒ１として、抵抗値が１８０Ω以上のものを採用すると、相転移抵抗素子Ｒｖは、低抵抗の状態になったとき電圧Ｖｓが４Ｖ以下となるため、速やかに高抵抗の状態に構造相転移を起こす。よって、電圧Ｖｓが４Ｖ以下、かつ、負荷抵抗Ｒ１が１８０Ω以上の矩形状の領域Ｄ２が相転移抵抗素子Ｒｖを低抵抗の状態から高抵抗の状態に切り替えることのできる実効電圧領域となる。
　以上のことから、負荷抵抗Ｒ１は、抵抗値が１８０Ω以上、かつ、３３０Ω以下であれば、相転移抵抗素子Ｒｖを発振させることができる。
　つまり、負荷抵抗Ｒ１は、相転移抵抗素子Ｒｖが高抵抗の状態になったとき、相転移抵抗素子Ｒｖの電圧を、低抵抗の状態に戻すための閾値Ｖｔｈ１（第１閾値電圧）以上にする抵抗値範囲（領域Ｄ１における抵抗値が３３０Ω以下の範囲）と、相転移抵抗素子Ｒｖが低抵抗の状態になったとき、相転移抵抗素子Ｒｖの電圧を、高抵抗の状態に戻すための閾値Ｖｔｈ２（第２閾値電圧）以下にする抵抗値範囲（領域Ｄ２において抵抗値が１８０Ω以上の範囲）との両抵抗値範囲を満たす抵抗値を有するようにすればよい。
　図１８は、図１７に示す実験に用いた相転移抵抗素子Ｒｖの温度－抵抗特性を示したグラフである。縦軸は抵抗値（Ω）を示し、横軸は温度（Ｋ）を示している。図１８に示すように、相転移抵抗素子Ｒｖは温度が約３００Ｋを超えると単斜晶から正方晶に構造相転移を起こし、抵抗値Ｒｈｉｇｈ＝２０００Ωの高抵抗の状態からＲｌｏｗ＝４０Ωの低抵抗の状態に切り替わる。また、温度が約３４０Ｋを下回ると正方晶から単斜晶に構造相転移を起こし、抵抗値Ｒｌｏｗ＝４０Ωの低抵抗の状態から抵抗値Ｒｈｉｇｈ＝２０００Ωの高抵抗の状態に切り替わる。
　図１９は、図１７に示す実験において、負荷抵抗Ｒ１の抵抗値を０Ωとしたときの電極Ｐ１，Ｐ２間の電流－電圧特性を示すグラフである。縦軸は電極Ｐ１，Ｐ２間の電圧（Ｖ）を示し、横軸は電流（Ａ）を示している。負荷抵抗Ｒ１が０Ωの場合、相転移抵抗素子Ｒｖが高抵抗の状態になったとき、電極Ｐ１，Ｐ２間の電圧が１７Ｖ以下であり、電圧Ｖｓが１７Ｖに到達することができないため、相転移抵抗素子Ｒｖは構造相転移を起こさず、高抵抗の状態を維持する。また、相転移抵抗素子Ｒｖが低抵抗の状態になったとき、電極Ｐ１，Ｐ２間の電圧が４Ｖより大きく、電圧Ｖｓが４Ｖ以下とならないため、相転移抵抗素子Ｒｖは構造相転移を起こさず低抵抗の状態を維持する。よって、負荷抵抗Ｒ１が０Ωの場合、相転移抵抗素子Ｒｖは発振しない。
　図２０（Ａ）、（Ｂ）は、図１６に示すノイズジェネレータにおいて、負荷抵抗Ｒ１の抵抗値を２２０Ωとし、電極Ｐ１，Ｐ２間の電流を変化させたときの電流－電圧特性を示すグラフであり、図２０（Ｂ）は図２０（Ａ）において電流が０．０１２Ａ～０．０１７Ａの区間を拡大して示したグラフである。図２０（Ａ）、（Ｂ）において、縦軸は電圧（Ｖ）を示し、横軸は電流（Ａ）を示している。
　図２０（Ａ）、（Ｂ）に示すように、電極Ｐ１，Ｐ２間に流れる電流が０．０１３Ａ～０．０１６Ａの区間において、電極Ｐ１，Ｐ２間の電圧が揺らいでおり、ノイズ信号が発生していることが分かる。また、この区間において、電流が増大するにつれて揺らぎの中心電圧が漸次低下していることが分かる。
　図２１（Ａ）～（Ｄ）は、図２０の実験において、電極Ｐ１，Ｐ２間に０．０１２Ａ、０．０１３Ａ、０．０１６Ａ、０．０１７Ａの電流をそれぞれ２秒間流したときの電極Ｐ１，Ｐ２間の電圧を示したグラフである。
　電流が０．０１２Ａ、０．０１７Ａの場合、電圧はそれぞれ約１９Ｖ、８Ｖで一定であり、ノイズ信号が発生していないことが分かる。一方、電流を０．０１３Ａ、０．０１６Ａの場合、ピークツーピークの電圧ΔＶがそれぞれ約３．０Ｖ、約２．０Ｖで揺らいでおり、ノイズ信号が発生していることが分かる。
　以上のことから、図２０の実験においては、電極Ｐ１，Ｐ２間に流れる電流が約０．０１３Ａ以上、約０．０１６Ａ以下の場合は、ノイズ信号を発生させることができるが、電極Ｐ１，Ｐ２間に流れる電流が約０．０１３Ａ未満、又は約０．０１６Ａより大きい場合は、ノイズ信号を発生させることができないことが分かる。
　図２２は、図１６に示すノイズジェネレータにおいて、負荷抵抗Ｒ１の抵抗値を１００Ω、１８０Ω、４７０Ωとしたときの電極Ｐ１，Ｐ２間の電流－電圧特性を示すグラフである。縦軸は電圧（Ｖ）を示し、横軸は電流（Ａ）を示している。
　図２２では、図１６に示すノイズジェネレータを回路シミュレータで構成したときの電極Ｐ１，Ｐ２間の電流－電圧特性を測定すると共に、図１６に示すノイズジェネレータを実際の回路素子を用いて構成したときの電極Ｐ１，Ｐ２間の電流－電圧特性を測定した。
　Ｇ１１は負荷抵抗Ｒ１の抵抗値を１００Ωとしたときの実際の回路素子による実験結果を示し、Ｇ１２は負荷抵抗Ｒ１の抵抗値を１００Ωとしたときの回路シミュレータによる実験結果を示している。
　Ｇ２１は負荷抵抗Ｒ１の抵抗値を１８０Ωとしたときの実際の回路素子による実験結果を示し、Ｇ２２は負荷抵抗Ｒ１の抵抗値を１８０Ωとしたときの回路シミュレータによる実験結果を示している。
　Ｇ３１は負荷抵抗Ｒ１の抵抗値を４７０Ωとしたときの実際の回路素子による実験結果を示し、Ｇ３２は負荷抵抗Ｒ１の抵抗値を４７０Ωとしたときの回路シミュレータによる実験結果を示している。
　図２２に示すように、回路シミュレータにより構成した場合と実際の回路素子により構成した場合とにおいてほぼ同一の実験結果が得られていることが分かる。Ｇ２１，Ｇ２２に示すように、負荷抵抗Ｒ１の抵抗値が１８０Ωの場合、電流が０．１３Ａ～０．０１６Ａの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、Ｇ１１，Ｇ１２，Ｇ３１，Ｇ３２に示すように、負荷抵抗Ｒ１の抵抗値が１００Ω、４７０Ωの場合は、電流が０．０１２Ａ程度を越えると、抵抗値が１８０Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
　図２３は、図１６に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗Ｒ１の抵抗値を０Ω、８２Ω、１００Ω、１２０Ω、１８０Ωとして、図２２と同様の実験を行ったときの、電極Ｐ１，Ｐ２間の電流－電圧特性を示すグラフである。
　なお、図２３においてＧ４１～Ｇ４５は、それぞれ、負荷抵抗Ｒ１の抵抗値が０Ω、８２Ω、１００Ω、１２０Ω、１８０Ωの場合を示している。
　Ｇ４５に示すように、負荷抵抗Ｒ１の抵抗値が１８０Ωの場合、電流が０．１３Ａ～０．０１６Ａの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、Ｇ４１～Ｇ４４に示すように、負荷抵抗Ｒ１の抵抗値が０Ω、８２Ω、１００Ω、１２０Ωの場合、電流が０．０１２Ａ程度を越えると、抵抗値が１８０Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
　図２４は、図１６に示すノイズジェネレータを実際の回路素子を用いて構成し、負荷抵抗Ｒ１の抵抗値を２２０Ω、２７０Ω、３３０Ω、３９０Ω、４７０Ωとして、図２２と同様の実験を行ったときの、電極Ｐ１，Ｐ２間の電流－電圧特性を示すグラフである。
　なお、図２４においてＧ５１～Ｇ５５は、それぞれ、負荷抵抗Ｒ１の抵抗値が２２０Ω、２７０Ω、３３０Ω、３９０Ω、４７０Ωの場合を示している。
　Ｇ５１，Ｇ５２，Ｇ５３に示すように、負荷抵抗Ｒ１の抵抗値が２２０Ω、２７０Ω、３３０Ωの場合、電流が０．１３Ａ～０．０１６Ａの区間において、電圧が揺らいでおり、ノイズ信号が発生していることが分かる。一方、Ｇ５４～Ｇ５５に示すように、負荷抵抗Ｒ１の抵抗値が３９０Ω、４７０Ωの場合、電流が０．０１２Ａ程度を越えると、抵抗値が２２０Ω、２７０Ω、３３０Ωの場合とは異なり、電圧の揺らぐ区間が発生することなく、電圧が急激に低下しており、ノイズ信号が発生していないことが分かる。
　図２５は、図２３～図２４において発生する電圧が揺らぐ区間の電流幅ΔＩと負荷抵抗Ｒ１との関係を示したグラフである。縦軸は電流幅ΔＩ（ｍＡ）を示し、横軸は負荷抵抗Ｒ１の抵抗値を示している。なお、図２５に示す点ＰＴ１～ＰＴ５は図２３に示すＧ４１～Ｇ４５のそれぞれにおける電流幅ΔＩと負荷抵抗Ｒ１の抵抗値とをプロットしたものであり、点ＰＴ６～ＰＴ１０は図２４に示すＧ５１～Ｇ５５のそれぞれにおける電流幅ΔＩと負荷抵抗Ｒ１の抵抗値とをプロットしたものである。
　図２５に示すように、負荷抵抗Ｒ１の抵抗値が１２０Ω以下の範囲又は３９０Ω以上の範囲では電流幅ΔＩは約０ｍＡであり、ノイズ信号が発生していないことが分かる。また、負荷抵抗Ｒ１の抵抗値が１２０Ω～３９０Ωの範囲では電流幅ΔＩが０ではなく、ノイズ信号が発生していることが分かる。しかしながら、ノイズ信号を安定して発生させるためには、電流幅ΔＩを一定値以上確保する必要があり、そのためには、負荷抵抗Ｒ１の抵抗値を１８０Ω～３３０Ωにすることが好ましい。
　（実施の形態４）
　本発明の実施の形態４によるノイズジェネレータは、実施の形態３のノイズジェネレータを１つのノイズユニットとし、このノイズユニットを並列接続させたことを特徴とする。なお、本実施の形態において、実施の形態１～３と同一のものは説明を省略する。
　図２６は、本発明の実施の形態４によるノイズジェネレータの全体構成を示す回路図である。本ノイズジェネレータは、ｎ個（ｎは２以上の整数）のノイズユニットＵ１～Ｕｎと、ｎ個の抵抗Ｒ２１とを備えている。ノイズユニットＵ１は、相転移抵抗素子Ｒｖと、相転移抵抗素子Ｒｖ及びグラウンド間に接続された負荷抵抗Ｒ１を備えている。なお、ノイズユニットＵ２～ＵｎはノイズユニットＵ１と同一構成であるため、説明を省く。
　相転移抵抗素子Ｒｖには入力端子ＴＡを介して図略の電圧源が接続され、入力電圧ＶｉｎＡが入力されている。ノイズユニットＵ１～Ｕｎは、それぞれ抵抗Ｒ２１を介して出力端子ＴＢに接続されている。これにより、ノイズユニットＵ１～Ｕｎは並列接続されている。
　また、ノイズユニットＵ１～Ｕｎはそれぞれ周波数がｆ１～ｆｎのノイズ信号を発生している。ここで、周波数ｆ１～ｆｎは、例えばノイズユニットＵ１～Ｕｎの負荷抵抗Ｒ１の抵抗値や相転移抵抗素子Ｒｖの特性を調節することで所望する値に設定することができる。本実施の形態では、Ｕ１からＵｎに向かうにつれて周波数ｆ１～ｆｎは大きくされている。また、ノイズユニットＵ１～Ｕｎのそれぞれから出力されるノイズ信号のパワーは、例えばノイズユニットＵ１～Ｕｎの入力端子ＴＡに入力される入力電圧ＶｉｎＡのレベルを調節することで変更することができる。
　このように構成されたノイズジェネレータは、ノイズユニットＵ１～Ｕｎから、周波数ｆ１～ｆｎのノイズ信号を生成し、各ノイズ信号を接続点ＣＰ１で合成し、合成したノイズ信号を出力端子ＴＢから出力する。
　図２７（Ａ）、（Ｂ）は、図２６に示すノイズジェネレータの出力端子ＴＢから出力されるノイズ信号のパワースペクトルの模式図である。図２７（Ａ）、（Ｂ）においては、ノイズユニットＵ１～Ｕｎの各入力端子ＴＡに同一レベルの入力電圧ＶｉｎＡが入力されている。そのため、図２７（Ａ）に示すようにノイズユニットＵ１～Ｕｎから同一パワーのノイズ信号が出力される。そのため、図２７（Ｂ）に示すように、出力端子ＴＢから出力されるノイズ信号は、ホワイトノイズとなる。
　図２８（Ａ）、（Ｂ）は、図２６に示すノイズジェネレータの出力端子ＴＢから出力されるノイズ信号のパワースペクトルの模式図である。図２８（Ａ）、（Ｂ）においては、ノイズユニットＵ１～Ｕｎの各入力端子ＴＡには、Ｕ１からＵｎに向かうにつれてレベルの小さな入力電圧ＶｉｎＡが入力されている。そのため、図２８（Ａ）に示すようにノイズユニットＵ１～Ｕｎからは、Ｕ１～Ｕｎに向かうにつれてパワーが小さいノイズ信号が出力されている。そのため、図２８（Ｂ）に示すように、出力端子ＴＢから出力されるノイズ信号は、周波数が増大するにつれてパワーが小さくなるカラーノイズとなる。
　このように、本ノイズジェネレータによれば、ノイズユニットＵ１～Ｕｎを備えるため、各ノイズユニットから出力されるノイズ信号の周波数及びパワーを調節することで所望するパワースペクトルを有するノイズ信号を生成することができる。
　（実施の形態５）
　本発明の実施の形態５による確率共振素子は、実施の形態１に示すコンパレータ及び実施の形態４に示すノイズジェネレータにより構成されていることを特徴とする。なお、本実施の形態において、実施の形態１～４と同一のものは説明を省略する。
　図２９は、本発明の実施の形態５による確率共振素子の全体構成を示すブロック図である。図２９に示すように確率共振素子は、ノイズジェネレータ１００、コンパレータ２００、及び抵抗Ｒｃを備えている。ここで、図２９に示すノイズジェネレータ１００及びコンパレータ２００の少なくともいずれか一方は、相転移抵抗素子Ｒｖを備えている。具体的には、実施の形態４のノイズジェネレータは、下記の構成を有している。
　図３０は、本発明の実施の形態５による確率共振素子の全体構成を示す回路図である。図３０において、ノイズジェネレータ１００は、実施の形態４のノイズジェネレータと同一構成であるため、詳細な説明を省略する。コンパレータ２００は実施の形態１のコンパレータと同一構成であるため、詳細な説明は省略する。ノイズジェネレータ１００の出力端子ＴＢは抵抗Ｒｃを介してコンパレータ２００の入力端子Ｔ１に接続されている。
　図３１（Ａ）、（Ｂ）は、図３０に示す確率共振素子の動作を説明する波形図である。図３１（Ａ）は出力端子Ｔｏｕｔからの出力電圧Ｖｏｕｔを示し、図３１（Ｂ）は入力端子Ｔ１に入力される入力電圧Ｖｉｎを示している。
　このように構成された確率共振素子は、ノイズジェネレータ１００により生成されたノイズ信号が生成され、コンパレータ２００に入力される。コンパレータ２００は、このノイズ信号を接続点ＣＰ２において入力電圧Ｖｉｎと合成し、合成信号を生成する。そして、コンパレータ２００は、合成信号のレベルが閾値ＶＴＨ１を超えると、ハイレベルの出力電圧Ｖｏｕｔを出力する。一方、コンパレータ２００は、合成信号のレベルが閾値ＶＴＨ２を下回ると、ローレベルの出力電圧Ｖｏｕｔを出力する。
　このように、微弱な入力電圧Ｖｉｎにノイズ信号を合成して合成信号を生成し、その合成信号を閾値処理すると、出力電圧Ｖｏｕｔがハイレベルになる頻度は、入力電圧Ｖｉｎのレベルに応じて大きくなる。そのため、確率共振素子は、微弱なノイズ信号を検出することが可能となる。
　そして、本確率共振素子は、ノイズジェネレータ１００が実施の形態１に示すノイズジェネレータにより構成され、コンパレータ２００が実施の形態４に示すコンパレータにより構成されている。そのため、確率共振素子の回路規模を大幅に縮小することができる。
　なお、本確率共振素子においては、ノイズジェネレータ１００のみを実施の形態１に示すノイズジェネレータで構成し、コンパレータ２００を従来のトランジスタを主体とするコンパレータにより構成してもよい。また、コンパレータ２００のみを実施の形態４に示すノイズジェネレータで構成し、ノイズジェネレータ１００を従来のノイズジェネレータにより構成してもよい。
　また、本確率共振素子において、ノイズジェネレータ１００を実施の形態３に示すノイズジェネレータにより構成し、コンパレータ２００を実施の形態２に示すコンパレータにより構成してもよい。
　上記のコンパレータ、ノイズジェネレータ、及び確率共振素子の技術的特徴は以下のように纏めることができる。
　（１）上記コンパレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗とを備えている。
　この構成によれば、相転移抵抗素子の一端に入力電圧が入力され、相転移抵抗素子の両端に印加される電圧が所定の閾値を超えると、相転移抵抗素子が構造相転移を起こして単斜晶から正方晶に変化し、相対的に低抵抗の状態になる。これにより、相転移抵抗素子には相対的に大きな電流が流れ、負荷抵抗の両端に印加される電圧が相対的に高くなり、相転移抵抗素子と負荷抵抗との接続点からハイレベルの電圧を取り出すことができる。
　一方、相転移抵抗素子の両端に印加される電圧が所定の閾値を下回ると、相転移抵抗素子が構造相転移を起こして正方晶から単斜晶に変化し、相対的に高抵抗の状態になる。これにより、相転移抵抗素子には相対的に小さな電流が流れ、負荷抵抗の両端に印加される電圧が相対的に低くなり、相転移抵抗素子と負荷抵抗との接続点からローレベルの電圧を取り出すことができる。
　以上により、トランジスタを主体とすることなく相転移抵抗素子を主体とするコンパレータを提供することができる。ここで、相転移抵抗素子及び負荷抵抗は、それぞれトランジスタ１個分程度のサイズを有しているため、従来のトランジスタを主体とするコンパレータに比べて回路規模を大幅に縮小するこができる。
　（２）上記コンパレータにおいて、前記相転移抵抗素子は、電流電圧特性がヒステリシスを有していることが好ましい。
　この構成によれば、コンパレータにヒステリシスを持たせることが可能となり、回路規模が大幅に縮小されたヒステリシス付きのコンパレータを提供することができる。相転移抵抗素子は、単斜晶から正方晶に変化するときの電圧と、単斜晶から正方晶に変化するときの電圧とが相違するのが一般的であり、この相違により電流電圧特性にヒステリシスが生じる。このヒステリシスの幅は、相転移抵抗素子の結晶性を調節することで変更することができる。
　具体的には、相転移抵抗素子の結晶性の均一化の度合いが高まるにつれて、ヒステリシスの幅を小さくすることができる。よって、相転移抵抗素子の結晶性の均一化の度合いを高めることで、ヒステリシスの幅を０にすることができ、この場合、ヒステリシスを有しないコンパレータを構成することができる。一方、相転移抵抗素子の結晶性の均一化の度合いを低くすることで、ヒステリシス付きのコンパレータを構成することができる。
　（３）上記コンパレータにおいて、入力電圧が入力され、前記相転移抵抗素子に出力する第１の入力端子と、前記相転移抵抗素子と前記負荷抵抗との接続点に制御端子が接続され、制御端子に入力される電圧に基づいて駆動する駆動回路とを備えることが好ましい。
　この構成によれば、駆動回路を設けているため、駆動回路から制御端子を介して相転移抵抗素子側に電流が流れるというような電流の逆流が防止され、回路の動作を安定させることができると同時に、信号の入出力分離がなされ、回路のインピーダンスマッチングを容易に行うことができる。また、駆動回路を介して出力電圧が出力されるため、ハイレベル及びローレベルが明確に区別された出力電圧を得ることができる。
　（４）上記コンパレータにおいて、前記負荷抵抗とグラウンドとの間に接続されたグラウンド抵抗と、前記グラウンド抵抗と前記負荷抵抗との接続点に接続され、オフセット電圧が入力される第２の入力端子とを備えることが好ましい。
　この構成によれば、オフセット電圧を適当な値に設定することで、正側の閾値が正の値を有し、負側の閾値が負の値を有するようなヒステリシス付きのコンパレータを構成することができる。
　（５）上記コンパレータにおいて、前記相転移抵抗素子は、酸化バナジウムにより構成されていることが好ましい。
　この構成によれば、容易に構造相転移を引き起こす酸化バナジウムが用いられているため、コンパレータの小規模化を図ることができる。
　（６）上記ノイズジェネレータは、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、前記相転移抵抗素子に直列接続された負荷抵抗と、前記相転移抵抗素子と前記負荷抵抗とに直列接続された電源と、前記相転移抵抗素子と負荷抵抗との間に設けられた出力端子とを備えることが好ましい。
　この構成によれば、負荷抵抗の抵抗値を適当な値に設定することで、相転移抵抗素子を発振させることができる。すなわち、相転移抵抗素子が単斜晶から正方晶に構造相転移を起こして低抵抗の状態になったとき、負荷抵抗が相転移抵抗素子の電圧を閾値以下とするような抵抗値を有していると、相転移抵抗素子は高抵抗の状態になる。一方、相転移抵抗素子が高抵抗の状態になったとき、負荷抵抗が相転移抵抗素子の電圧を閾値以上とするような抵抗値を有していると、相転移抵抗素子は低抵抗の状態となる。よって、負荷抵抗を両条件を満たす抵抗値に設定することで、相転移抵抗素子は、低抵抗の状態と高抵抗の状態とを自律的に繰り返して発振し、相転移抵抗素子からノイズ信号を取り出すことができる。
　以上により、トランジスタを主体とすることなく相転移抵抗素子を主体とするノイズジェネレータを提供することができる。ここで、相転移抵抗素子及び負荷抵抗は、それぞれトランジスタ１個分程度のサイズを有しているため、従来のトランジスタを主体とするノイズジェネレータに比べて回路規模を大幅に縮小するこができる。
　（７）上記ノイズジェネレータにおいて、前記負荷抵抗は、前記相転移抵抗素子が高抵抗の状態になったとき、前記相転移抵抗素子の電圧を、低抵抗の状態に戻すための第１閾値電圧以上にする抵抗値範囲と、前記相転移抵抗素子が低抵抗の状態になったとき、前記相転移抵抗素子の電圧を、高抵抗の状態に戻すための第２閾値電圧以下にする抵抗値範囲との両抵抗値範囲を満たす抵抗値を有することが好ましい。
　この構成によれば、相転移抵抗素子をより確実に発振させることができ、出力端子からより確実にノイズ信号を取り出すことができる。
　（８）上記ノイズジェネレータにおいて、前記相転移抵抗素子と前記負荷抵抗とにより１つのノイズユニットを構成し、複数のノイズユニットを備え、各ノイズユニットは、並列接続されていることが好ましい。
　この構成によれば、例えば、各ノイズユニットの発振周波数やパワーを調整することで、種々のノイズ信号を生成することができる。
　（９）上記ノイズジェネレータにおいて、前記相転移抵抗素子は、酸化バナジウムにより構成されていることが好ましい。
　この構成によれば、容易に相転移を引き起こす酸化バナジウムによりノイズジェネレータが構成されているため、出力端子からより確実にノイズ信号を取り出すことができる。
　（１０）上記確率共振素子は、ノイズジェネレータと、前記ノイズジェネレータにより生成されたノイズ信号と入力信号とを重畳し、重畳した信号を所定の閾値と比較するコンパレータとを備え、前記ノイズジェネレータ及び前記コンパレータの少なくともいずれか一方は、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子を備えている。
　この構成によれば、ノイズジェネレータ及びコンパレータの少なくともいずれか一方は、相転移抵抗素子により構成されているため、回路規模が小型化された確率共振素子を提供することができる。
　（１１）また、上記確率共振素子は、上記（１）～（５）のいずれかのコンパレータと、上記（６）～（９）のいずれかに記載のノイズジェネレータとを備えてる。
　この構成によれば、上記（１）～（５）のいずれかのコンパレータと、上記（６）～（９）のいずれかのノイズジェネレータとを備えているため、回路規模が小型化された確率共振素子を提供することができる。
　本発明は、コンパレータ、ノイズジェネレータ、及び確率共振素子の回路規模を小さくすることができるため、生体機能を模擬したロボット・エレクトロニクス分野等のシステムへの応用が期待できる。また、本発明は、ノイズ耐性が高く、低消費電力で柔軟な制御が要求されるシステムを小型に構築するうえで有用である。更に、本発明は、システムオンチップ化のための基本要素技術の一つとなる可能性が期待できる。

Claims (11)

  1. 　構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、
    　前記相転移抵抗素子に直列接続された負荷抵抗とを備えることを特徴とするコンパレータ。
  2. 　前記相転移抵抗素子は、電流電圧特性がヒステリシスを有していることを特徴とする請求項１記載のコンパレータ。
  3. 　入力電圧が入力され、前記相転移抵抗素子に出力する第１の入力端子と、
    　前記相転移抵抗素子と前記負荷抵抗との接続点に制御端子が接続され、制御端子に入力される電圧に基づいて駆動する駆動回路とを備えることを特徴とする請求項１又は２記載のコンパレータ。
  4. 　前記負荷抵抗とグラウンドとの間に接続されたグラウンド抵抗と、
    　前記グラウンド抵抗と前記負荷抵抗との接続点に接続され、オフセット電圧が入力される第２の入力端子とを備えることを特徴とする請求項３記載のコンパレータ。
  5. 　前記相転移抵抗素子は、酸化バナジウムにより構成されていることを特徴とする請求項１～４のいずれかに記載のコンパレータ。
  6. 　構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子と、
    　前記相転移抵抗素子に直列接続された負荷抵抗と、
    　前記相転移抵抗素子と前記負荷抵抗とに直列接続された電源と、
    　前記相転移抵抗素子と負荷抵抗との間に設けられた出力端子とを備えることを特徴とするノイズジェネレータ。
  7. 　前記負荷抵抗は、前記相転移抵抗素子が高抵抗の状態になったとき、前記相転移抵抗素子の電圧を、低抵抗の状態に戻すための第１閾値電圧以上にする抵抗値範囲と、前記相転移抵抗素子が低抵抗の状態になったとき、前記相転移抵抗素子の電圧を、高抵抗の状態に戻すための第２閾値電圧以下にする抵抗値範囲との両抵抗値範囲を満たす抵抗値を有することを特徴とする請求項６記載のノイズジェネレータ。
  8. 　前記相転移抵抗素子と前記負荷抵抗とにより１つのノイズユニットを構成し、
    　複数のノイズユニットを備え、
    　各ノイズユニットは、並列接続されていることを特徴とする請求項６又は７記載のノイズジェネレータ。
  9. 　前記相転移抵抗素子は、酸化バナジウムにより構成されていることを特徴とする請求項６～８のいずれかに記載のノイズジェネレータ。
  10. 　ノイズジェネレータと、
    　前記ノイズジェネレータにより生成されたノイズ信号と入力信号とを重畳し、重畳した信号を所定の閾値と比較するコンパレータとを備え、
    　前記ノイズジェネレータ及び前記コンパレータの少なくともいずれか一方は、構造相転移により相対的に高抵抗の状態と低抵抗の状態とに抵抗値が変化する相転移抵抗素子を備えることを特徴とする確率共振素子。
  11. 　請求項１～５記載のいずれかに記載のコンパレータと、
    　請求項６～９記載のいずれかに記載のノイズジェネレータとを備えることを特徴とする確率共振素子。
PCT/JP2009/067261 2008-10-06 2009-10-02 コンパレータ、ノイズジェネレータ、及び確率共振素子 WO2010041606A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010532890A JP5421923B2 (ja) 2008-10-06 2009-10-02 ノイズジェネレータ、及び確率共振素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-259480 2008-10-06
JP2008259480 2008-10-06

Publications (1)

Publication Number Publication Date
WO2010041606A1 true WO2010041606A1 (ja) 2010-04-15

Family

ID=42100557

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067261 WO2010041606A1 (ja) 2008-10-06 2009-10-02 コンパレータ、ノイズジェネレータ、及び確率共振素子

Country Status (2)

Country Link
JP (1) JP5421923B2 (ja)
WO (1) WO2010041606A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10931274B2 (en) 2019-01-18 2021-02-23 Globalfoundries U.S. Inc. Temperature-sensitive bias circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453932A (en) * 1977-10-07 1979-04-27 Toshiba Corp Generating unit for random number
JPH03185515A (ja) * 1989-11-09 1991-08-13 Grass Valley Group Inc:The 適応丸め回路
WO2005078399A1 (ja) * 2004-02-16 2005-08-25 Matsushita Electric Industrial Co., Ltd. 赤外線撮像素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04160161A (ja) * 1990-10-22 1992-06-03 Tel Varian Ltd ウエハー反転装置
JP3459552B2 (ja) * 1997-12-09 2003-10-20 ホーチキ株式会社 熱感知器
JP2006114486A (ja) * 2004-09-17 2006-04-27 Seiko Instruments Inc 燃料電池電源システム
JP2006211086A (ja) * 2005-01-26 2006-08-10 Advantest Corp 増幅器
JP5067650B2 (ja) * 2006-01-06 2012-11-07 日本電気株式会社 半導体記憶装置
JP2008205140A (ja) * 2007-02-20 2008-09-04 Tokai Univ メモリー素子の製造方法およびメモリー素子
JP2010062599A (ja) * 2008-09-01 2010-03-18 Osaka Univ ヒステリシスコンパレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453932A (en) * 1977-10-07 1979-04-27 Toshiba Corp Generating unit for random number
JPH03185515A (ja) * 1989-11-09 1991-08-13 Grass Valley Group Inc:The 適応丸め回路
WO2005078399A1 (ja) * 2004-02-16 2005-08-25 Matsushita Electric Industrial Co., Ltd. 赤外線撮像素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YASUSHI HOTTA ET AL.: "Kyoyudentai Hysteresis Katsuyo ni yoru Comparator no Shososhika no Jitsugen", DAI 69 KAI EXTENDED ABSTRACTS; THE JAPAN SOCIETY OF APPLIED PHYSICS, no. 2, September 2008 (2008-09-01), pages 476 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10931274B2 (en) 2019-01-18 2021-02-23 Globalfoundries U.S. Inc. Temperature-sensitive bias circuit
TWI754197B (zh) * 2019-01-18 2022-02-01 美商格芯（美國）集成電路科技有限公司 溫度敏感偏置電路

Also Published As

Publication number Publication date
JP5421923B2 (ja) 2014-02-19
JPWO2010041606A1 (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
US8023671B2 (en) Piezoelectric buzzer driving circuit
US7940135B2 (en) Oscillation circuit
US9866209B2 (en) Radio frequency switch with improved switching time
US20080048736A1 (en) Differential circuit and output buffer circuit including the same
US7348812B2 (en) Multiphased triangular wave oscillating circuit and switching regulator using it
JP5762755B2 (ja) 発光素子の駆動回路およびそれを用いた発光装置
US20130127496A1 (en) Driving circuit with zero current shutdown and a driving method thereof
US7683687B2 (en) Hysteresis characteristic input circuit including resistors capable of suppressing penetration current
JP2011061337A (ja) ヒステリシスコンパレータ
US8427204B2 (en) Mixed-mode input buffer
CN102354241A (zh) 电压/电流转换电路
JP5421923B2 (ja) ノイズジェネレータ、及び確率共振素子
JP4351535B2 (ja) 改良差動インバータ
TW201620247A (zh) Ｄ類功率驅動器周邊設備
JPH1098356A (ja) 電圧制御発振器
JP2009200958A (ja) 増幅器
US6798263B1 (en) Reset feature for a low voltage differential latch
JP2003108245A (ja) 基準電圧回路
US7643808B2 (en) Device and method for mixing circuits
TWI288529B (en) Universal output driver
CN107733423B (zh) 缓冲器电路及应用其的电压产生器
CN102545787B (zh) 射频识别中的增益数字式可调混频器
KR100711525B1 (ko) 저전압 차동신호 구동회로 및 제어방법
US10644699B2 (en) Lower voltage switching of current mode logic circuits
JP4909862B2 (ja) 周波数変換回路および受信機

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09819141

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010532890

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09819141

Country of ref document: EP

Kind code of ref document: A1