WO2009125834A1 - 系統安定化装置 - Google Patents

系統安定化装置 Download PDF

Info

Publication number
WO2009125834A1
WO2009125834A1 PCT/JP2009/057340 JP2009057340W WO2009125834A1 WO 2009125834 A1 WO2009125834 A1 WO 2009125834A1 JP 2009057340 W JP2009057340 W JP 2009057340W WO 2009125834 A1 WO2009125834 A1 WO 2009125834A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
signal
output
variation
effective
Prior art date
Application number
PCT/JP2009/057340
Other languages
English (en)
French (fr)
Inventor
正和 宗島
一伸 大井
平山　一成
Original Assignee
株式会社 明電舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 明電舎 filed Critical 株式会社 明電舎
Priority to JP2010507279A priority Critical patent/JP5062325B2/ja
Priority to US12/934,623 priority patent/US8527106B2/en
Publication of WO2009125834A1 publication Critical patent/WO2009125834A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/46—Controlling of the sharing of output between the generators, converters, or transformers
    • H02J3/48—Controlling the sharing of the in-phase component
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/46—Controlling of the sharing of output between the generators, converters, or transformers
    • H02J3/50—Controlling the sharing of the out-of-phase component
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/10—The dispersed energy generation being of fossil origin, e.g. diesel generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/22—The renewable source being solar energy
    • H02J2300/24—The renewable source being solar energy of photovoltaic origin
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/28—The renewable source being wind energy
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/40—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation wherein a plurality of decentralised, dispersed or local energy generation technologies are operated simultaneously
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/381—Dispersed generators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/70—Wind energy
    • Y02E10/76—Power conversion electric or electronic aspects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E70/00—Other energy conversion or management systems reducing GHG emissions
    • Y02E70/30—Systems combining energy storage with energy generation of non-fossil origin

Definitions

  • the present invention relates to a system stabilizing device, which is devised so that the control operation is stabilized while reducing the number of measuring instruments.
  • FIG. 7 shows an example in which an existing power system (upper distribution system) 1 and a distribution system (microgrid) 10 are connected via a line impedance Ls and a circuit breaker 2.
  • a distributed power source 11 and a load 12 are connected to a power distribution system 10 that is a microgrid.
  • the distributed power source 11 is illustrated as one generator in FIG. 7, it is actually driven by a natural energy type power generation facility (such as a solar power generation facility or a wind power generation facility) using natural energy and an internal combustion engine. And a plurality of dispersed power generation facilities including an internal combustion engine type power generation facility (such as a diesel power generation facility).
  • the load 12 is actually a plurality of distributed loads.
  • the microgrid 10 as shown in FIG. 7 has a natural energy type power generation facility, the amount of power generation varies greatly depending on the weather, wind speed, and the like. Therefore, a system stabilizing device is used for the purpose of absorbing the fluctuation of the power generation amount.
  • output power is adjusted by governor control.
  • governor control since the response of the governor control is slow, when the electric power consumed by the load 12 fluctuates suddenly, the internal combustion engine type power generation equipment follows such a sudden fluctuation (rapid excess or deficiency) of the electric power. I can't.
  • the system stabilizing device is also used for the purpose of assisting the internal combustion engine type power generation equipment and balancing the demand and supply of electric power by following such a rapid fluctuation of electric power with good responsiveness. .
  • FIG. 8 is an example in which a system stabilizing device 20 is provided in the power distribution system (microgrid) 10 shown in FIG.
  • the system stabilizing device 20 is connected to the distributed power supply 11 and the load 12 in parallel.
  • the system stabilizing device 20 includes a control unit 21, a power converter 22 (inverter) capable of performing reverse conversion operation and forward conversion operation, and a DC charging unit 23 such as an electric double layer capacitor as main components.
  • the power converter 22 operates according to the gate signal g sent from the control unit 21.
  • the power converter 22 converts AC power obtained from the power distribution system 10 into DC power when performing forward conversion operation, charges the DC power to the DC charging unit 23, and performs DC conversion when performing reverse conversion operation.
  • the DC power charged in the unit 23 is converted into AC power, and this AC power is sent to the distribution system 10.
  • the electric power output from the power converter (inverter) 22 passes through the filter circuit 27 and is then sent to the power distribution system 10.
  • the power sent from the system stabilization device 20 to the power distribution system 10 is the power obtained by filtering the power output from the power converter 22 by the filter circuit 27.
  • the filter circuit 27 includes a reactor, a capacitor, a transformer, and the like, and fulfills a function of smoothing the pulse voltage output from the power converter 22.
  • the system current Is flowing into the distribution system 10 from the power system 1 is detected by the current detector 24, and the system voltage Vs that is the voltage of the distribution system 10 is detected by the voltage detector 25.
  • the AC output current I inv output from the power converter 22 is detected by the current detector 26.
  • a current detector AA for detecting a current sent from the system stabilizing device 20 to the power distribution system 10 is provided.
  • the circuit breaker 2 When the power system 1 is in a normal state where no failure has occurred, the circuit breaker 2 is in a connected state, and the system stabilizing device 20 operates in a state where the power distribution system 10 is connected to the power system 1. Is done. During this grid interconnection operation, power is supplied to the load 12 by the power system 1, the distributed power supply 11, and the system stabilization device 20.
  • the circuit breaker 2 when an abnormality occurs in the power system 1, the circuit breaker 2 is in a disconnected state, and the system stabilizing device 20 performs “self-sustained operation” in which the power distribution system 10 is disconnected from the power system 1. It is. During this self-sustained operation, power is supplied to the load 12 by the distributed power supply 11 and the system stabilizing device 20.
  • the phase synchronization circuit (PLL) 101 outputs a reference phase signal ⁇ indicating the phase of the system voltage Vs from the system voltage Vs.
  • the sine wave generator 102 generates a three-phase voltage waveform ⁇ sin ( ⁇ ), sin ( ⁇ -2 / 3 ⁇ ), sin ( ⁇ + 2 / 3 ⁇ ) ⁇ corresponding to a rated voltage synchronized with the reference phase signal ⁇ as a reference three-phase sine. Output as a wave signal K.
  • the change-over switch 103 has the movable contacts 103a and 103b on the A side as shown by the solid line in the figure. To the side.
  • the dq conversion unit 104 dq-converts the system current Is into a rotating coordinate system that rotates at the phase indicated by the reference phase signal ⁇ , and outputs an effective part Isd of the system current and an ineffective part Isq of the system current.
  • the first variation detection block 105 detects the variation of the effective amount Isd of the system current on the dq axis and outputs this as the effective current command I refd .
  • the second variation detection block 106 detects the variation of the invalid portion Isq of the system current on the dq axis and outputs this as the invalid portion current command I refq .
  • the fluctuation detection blocks 105 and 106 are band-pass filters having a differentiation function and a filter function, and details of the structure will be described later.
  • the dq converter 107 dq-converts the AC output current I inv into a rotating coordinate system that rotates at the phase indicated by the reference phase signal ⁇ , and converts the AC output current effective component I invd and the AC output current ineffective component I invq . Output.
  • Subtraction unit 108 subtracts the active component I invd the AC output current from the active component of the current command I refd, and outputs a current deviation ⁇ d for the active component.
  • the subtracting unit 109 subtracts the invalid portion I invq of the AC output current from the invalid portion current command I refq and outputs the invalid portion current deviation ⁇ q .
  • the current control unit 110 performs proportional integral (PI) control on the effective current deviation ⁇ d and outputs an effective voltage command Vd.
  • the current control unit 111 performs proportional integral (PI) control on the current deviation ⁇ q corresponding to the ineffective part and outputs a voltage command Vq corresponding to the ineffective part.
  • the dq inverse converter unit 112 performs dq inverse conversion on the effective voltage command Vd and the invalid voltage command Vq, and outputs a voltage command V ⁇ in a fixed coordinate system.
  • the adder 113 adds the reference three-phase sine wave signal K to the voltage command V ⁇ and outputs a final voltage command V * .
  • a PWM (Pulse Width Modulation) modulator 114 PWM modulates the voltage command V * and outputs a gate signal g. Operation control of the power converter 22 is performed by the gate signal g, and power is output from the power converter 22 in order to suppress fluctuations in the grid current Is during grid interconnection operation.
  • the frequency detector 121 detects the frequency of the system voltage Vs and outputs a frequency signal F. Note that the frequency of the system voltage Vs corresponds to the active power, and when the active power decreases, the frequency of the system voltage Vs decreases, and when the active power increases, the frequency of the system voltage Vs increases.
  • the amplitude detector 122 detects the amplitude of the system voltage Vs and outputs an amplitude signal L. Note that the amplitude of the system voltage Vs corresponds to the reactive power, and when the reactive power decreases, the amplitude of the system voltage Vs decreases, and when the reactive power increases, the amplitude of the system voltage Vs increases.
  • the third variation detection block 123 detects the variation of the frequency signal F and outputs this as an effective current command I refd .
  • the fourth variation detection block 124 detects the variation of the amplitude signal L and outputs this as the invalid current command I refq .
  • the fluctuation detection blocks 123 and 124 are band-pass filters having a differentiation function and a filter function, and details of the structure will be described later.
  • Subtraction unit 108 subtracts the active component I invd the AC output current from the active component of the current command I refd, and outputs a current deviation ⁇ d for the active component.
  • the subtracting unit 109 subtracts the invalid portion I invq of the AC output current from the invalid portion current command I refq and outputs the invalid portion current deviation ⁇ q .
  • the current control unit 110 performs proportional integral (PI) control on the effective current deviation ⁇ d and outputs an effective voltage command Vd.
  • the current control unit 111 performs proportional integral (PI) control on the current deviation ⁇ q corresponding to the ineffective part and outputs a voltage command Vq corresponding to the ineffective part.
  • the dq inverse converter unit 112 performs dq inverse conversion on the effective voltage command Vd and the invalid voltage command Vq, and outputs a voltage command V ⁇ in a fixed coordinate system.
  • the adder 113 adds the reference three-phase sine wave signal K to the voltage command V ⁇ and outputs a final voltage command V * .
  • a PWM (Pulse Width Modulation) modulator 114 PWM modulates the voltage command V * and outputs a gate signal g. Operation control of the power converter 22 is performed by the gate signal g, and power is output from the power converter 22 in order to suppress fluctuations in the voltage amplitude and frequency of the system voltage Vs during the independent operation.
  • the fluctuation detection blocks 105, 106, 123, and 124 are configured by bandpass filters.
  • a configuration of a conventional bandpass filter 50 that can be used as the fluctuation detection blocks 105, 106, 123, and 124 will be described with reference to FIG.
  • s is a Laplace operator indicating a differentiation function.
  • the band pass filter (variation detection block) 50 includes a low pass filter 51, a low pass filter 52, and a subtractor 53.
  • the passband frequency of the bandpass filter 50 is determined in accordance with the filtering characteristics required for each fluctuation detection block 105, 106, 123, 124. Further, the cutoff frequency on the high frequency side of the determined passband frequency is f1, and the cutoff frequency on the low frequency side is f2.
  • the low-pass filter 51 for noise removal has a cutoff frequency of f1 and a time constant of T1.
  • the low-pass filter 51 is a filter having a first-order lag characteristic, and its time constant is a time constant T1 determined for the purpose of noise removal.
  • the low-pass filter 52 is a filter having a first-order lag characteristic, and its time constant is a time constant T2 determined for the purpose of setting a time for detecting fluctuations.
  • both filters 51 and 52 filter the input signal using the respective filter characteristics.
  • the bandpass filter (variation detection block) 50 is the variation detection block 105
  • the input signal is the effective portion Isd of the system current.
  • the bandpass filter (variation detection block) 50 is the variation detection block 106
  • the input signal is the ineffective portion Isq of the system current.
  • the bandpass filter (variation detection block) 50 is the variation detection block 123, the input signal is the frequency signal F.
  • the bandpass filter (variation detection block) 50 is the variation detection block 124, the input signal is the amplitude signal L.
  • the subtractor 53 outputs a signal obtained by subtracting the signal output from the low-pass filter 52 from the signal output from the low-pass filter 51.
  • the signal output from the subtracter 53 is a fluctuation signal.
  • the bandpass filter (variation detection block) 50 is the variation detection block 105
  • the variation signal is an effective current command I refd that is a variation of the effective amount Isd of the system current.
  • the band-pass filter (variation detection block) 50 is the variation detection block 106
  • the variation signal is an invalid current command I refq that is a variation of the invalid portion Isq of the system current.
  • the band pass filter (variation detection block) 50 is the variation detection block 123
  • the variation signal is an effective current command I refd that is the variation of the frequency signal F.
  • the band-pass filter (variation detection block) 50 is the variation detection block 124
  • the variation signal is an invalid current command I refq that is a variation of the amplitude signal L.
  • the grid stabilization device 20 operates to output power from the power converter 22 to compensate for power. For this reason, the detected value of the system current Is detected next time decreases by the amount of current output for power compensation from the power converter 22. If the detected value of the system current Is decreases in this way, fluctuations in the system current Is cannot be reliably suppressed.
  • the current sent from the grid stabilization device 20 to the distribution system 10 that is, the output current outputted from the power converter 22 and filtered by the filter circuit 27 and then sent to the distribution system 10 is detected. Then, a method has been considered in which the output current detection value is added to the system current detection value to cancel the decrease in the system current detection value.
  • a current detector AA for detecting a current (current after passing through the filter circuit 27) sent from the system stabilizing device 20 to the power distribution system 10 is separately required.
  • a proportional integration (PI) amplifier is provided on the output side of the fluctuation detection blocks 105 and 106 to amplify the current commands I refd and I refq, thereby reducing the system current detection value.
  • a method of offsetting the minutes is also considered.
  • a PI amplifier for amplifying the current commands I refd and I refq is required separately.
  • the PI amplifier has a characteristic that the gain with respect to the DC component of the input signal becomes infinite, even if the fluctuation is zero, the PI amplifier output does not become zero, and power is output from the system stabilizing device 20. Will continue to be. In order to solve this problem, it is necessary to reset the PI amplifier.
  • the system stabilization device 20 is operated to output power from the power converter 22 to compensate for power. For this reason, the frequency detection value and the amplitude detection value of the system voltage Vs to be detected next time decrease by the amount of current output from the power converter 22 for power compensation. If the frequency detection value or the amplitude detection value of the system voltage Vs decreases as described above, fluctuations in the system voltage Vs cannot be reliably suppressed.
  • the current sent from the grid stabilization device 20 to the distribution system 10 that is, the output current sent from the power converter 22 to the distribution system 10 after being filtered by the filter circuit 27. It is conceivable to detect and add this output current detection value to the frequency detection value or amplitude detection value of the system voltage, or to provide a PI amplifier. However, this also causes the same problem as described above.
  • the present invention has been made in view of the above prior art, and an object of the present invention is to provide a system stabilizer capable of stable operation without using a current detector for detecting the output current of the system stabilizer or a PI amplifier.
  • the configuration of the present invention for solving the above problems is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the AC output current output from the power converter, an effective portion of the AC output current and an ineffective portion of the AC output current are obtained, The effective current deviation which is the deviation between the effective current command and the effective portion of the AC output current is zero, and the invalidity is the deviation between the invalid current command and the AC output current ineffective portion.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal in which the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is f1, the cutoff frequency on the low frequency side is f2, the cutoff frequency is f1, and the cutoff frequency is f2.
  • the first to fourth fluctuation detection blocks include The cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is set as f1, the cutoff frequency on the low frequency side is set as f2, and the time constant for noise removal having a value of 1 / f1 is T1. And the time constant for setting the fluctuation detection time whose value is 1 / f2 is set as T2, The first to fourth fluctuation detection blocks are calculated by an arithmetic process using an arithmetic processing program.
  • the configuration of the present invention is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the AC output current output from the power converter, an effective portion of the AC output current and an ineffective portion of the AC output current are obtained, The effective current deviation which is the deviation between the effective current command and the effective portion of the AC output current is zero, and the invalidity is the deviation between the invalid current command and the AC output current ineffective portion.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal in which the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is f1, the cutoff frequency on the low frequency side is f2, the cutoff frequency is f1, and the cutoff frequency is f2.
  • the time constant of the low-pass filter for setting the fluctuation detection time is T2, ⁇ is a vibration coefficient, ⁇ is a set number, G is a gain, T1 is multiplied by ⁇ , and T2 is divided by ⁇ .
  • a first-order lag characteristic first filter having a time constant T3, a first-order lag characteristic second filter having a time constant T4, a signal output from the first filter, and a second filter A subtractor that subtracts and outputs the signal output from, and an amplifier that multiplies the output of the subtracter by a gain G and outputs the result.
  • ⁇ shown in equation (01) is set to a value of 1 or more, and set value ⁇ and gain G are set using equations (01), (02), and (03). To do.
  • the configuration of the present invention is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the AC output current output from the power converter, an effective portion of the AC output current and an ineffective portion of the AC output current are obtained, The effective current deviation which is the deviation between the effective current command and the effective portion of the AC output current is zero, and the invalidity is the deviation between the invalid current command and the AC output current ineffective portion.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal in which the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is f1, the cutoff frequency on the low frequency side is f2, the cutoff frequency is f1, and the cutoff frequency is f2.
  • the time constant of the low-pass filter for setting the fluctuation detection time is T2, ⁇ is a vibration coefficient, ⁇ is a set number, G is a gain, T1 is multiplied by ⁇ , and T2 is divided by ⁇ .
  • a first-order lag characteristic first filter having a time constant T3, a first-order lag characteristic second filter having a time constant T4, a signal output from the first filter, and a second filter A subtractor that subtracts and outputs the signal output from, and an amplifier that multiplies the output of the subtracter by a gain G and outputs the result.
  • the gain G is set to an arbitrary value
  • the set value ⁇ is set using the equation (04).
  • the first to fourth fluctuation detection blocks include The cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is set as f1, the cutoff frequency on the low frequency side is set as f2, and the time constant for noise removal having a value of 1 / f1 is T1.
  • the time constant for setting the fluctuation detection time having a value of 1 / f2 is set as T2
  • the vibration coefficient is set as ⁇
  • the set number is set as ⁇
  • the gain is set as G
  • a value obtained by multiplying T1 by ⁇ is set as T3, and a value obtained by dividing T2 by ⁇ is set as T4.
  • the first to fourth fluctuation detection blocks are calculated by an arithmetic process using an arithmetic processing program.
  • the input signal input to the fluctuation detection block is subjected to first-order lag filtering with a time constant T3 to obtain a first filter signal
  • the input signal input to the fluctuation detection block is subjected to first-order lag filtering with a time constant of T4 to obtain a second filter signal, Subtracting the second filter signal from the first filter signal to obtain a subtraction signal;
  • the subtraction signal is multiplied by a gain G to obtain a variation, and the variation is output as a current command.
  • the configuration of the present invention is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the AC output current output from the power converter, an effective portion of the AC output current and an ineffective portion of the AC output current are obtained, The effective current deviation which is the deviation between the effective current command and the effective portion of the AC output current is zero, and the invalidity is the deviation between the invalid current command and the AC output current ineffective portion.
  • an effective portion of the AC output current and an ineffective portion of the AC output current are obtained,
  • the effective current deviation which is the deviation between the effective current command and the effective portion of the AC output current is zero, and the invalidity is the deviation between the invalid current command and the AC output current ineffective portion.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal with the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block as f1 and the cutoff frequency as f1, is T1, ⁇ is a vibration coefficient, ⁇ is a set number, G is a gain, T1 When a value obtained by multiplying ⁇ by T3, a cushion time set to an arbitrary time is T5, a sample period is Ts, and X is a limit value, A first-order delay characteristic filter having a time constant of T3, a limiter having a limit characteristic of ⁇ (X / T5) Ts, a delay circuit that delays an input signal by one sample period Ts, and outputs 1 subtractor, second subtractor, adder, and amplifier.
  • the first subtractor outputs a signal output from the first-order lag characteristic filter and a signal output from the delay circuit.
  • the adder adds and outputs the signal output from the limiter and the signal output from the delay circuit,
  • the delay circuit delays the signal output from the adder by one sample period Ts and outputs the delayed signal.
  • the second subtracter subtracts the signal output from the first-order lag characteristic filter and the signal output from the adder and outputs the result to the amplifier.
  • the amplifier multiplies the output of the adder by a gain G and outputs the result.
  • ⁇ shown in equation (01) is set to a value of 1 or more, and set value ⁇ and gain G are set using equations (01), (02), and (03). To do.
  • the configuration of the present invention is as follows. It is a system stabilizing device that is connected to the power system when the power system is normal, is disconnected from the power system when an abnormality occurs in the power system, and is provided in a power distribution system to which a distributed power source and a load are connected. And
  • the system stabilizing device includes a control unit and a power converter that performs a forward conversion operation and an inverse conversion operation according to a gate signal transmitted from the control unit,
  • the controller is When the power system is normal, From the system current flowing into the distribution system from the power system, find the effective part of the system current and the ineffective part of the system current, The first variation detection block obtains the variation included in the effective portion of the system current, and this variation is used as the effective current command.
  • the second fluctuation detection block obtains the fluctuation included in the invalid portion of the grid current, and this fluctuation is used as the invalid current command. Further, from the AC output current output from the power converter, an effective portion of the AC output current and an ineffective portion of the AC output current are obtained, The effective current deviation which is the deviation between the effective current command and the effective portion of the AC output current is zero, and the invalidity is the deviation between the invalid current command and the AC output current ineffective portion.
  • an effective portion of the AC output current and an ineffective portion of the AC output current are obtained,
  • the effective current deviation which is the deviation between the effective current command and the effective portion of the AC output current is zero, and the invalidity is the deviation between the invalid current command and the AC output current ineffective portion.
  • the first to fourth fluctuation detection blocks are The time constant of the low-pass filter for noise removal with the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block as f1 and the cutoff frequency as f1, is T1, ⁇ is a vibration coefficient, ⁇ is a set number, G is a gain, T1 When a value obtained by multiplying ⁇ by T3, a cushion time set to an arbitrary time is T5, a sample period is Ts, and X is a limit value, A first-order delay characteristic filter having a time constant of T3, a limiter having a limit characteristic of ⁇ (X / T5) Ts, a delay circuit that delays an input signal by one sample period Ts, and outputs 1 subtractor, second subtractor, adder, and amplifier.
  • the first subtractor outputs a signal output from the first-order lag characteristic filter and a signal output from the delay circuit.
  • the adder adds and outputs the signal output from the limiter and the signal output from the delay circuit,
  • the delay circuit delays the signal output from the adder by one sample period Ts and outputs the delayed signal.
  • the second subtracter subtracts the signal output from the first-order lag characteristic filter and the signal output from the adder and outputs the result to the amplifier.
  • the amplifier multiplies the output of the adder by a gain G and outputs the result.
  • the gain G is set to an arbitrary value
  • the set value ⁇ is set using the equation (04).
  • the first to fourth fluctuation detection blocks include The cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block is set as f1, the time constant for noise removal whose value is 1 / f1 is set as T1, the vibration coefficient is set as ⁇ , The set number is set as ⁇ , the gain is set as G, the value obtained by multiplying T1 by ⁇ is set as T3, the cushion time set at an arbitrary time is set as T5, and one sample period is set as Ts , The limit value is set as X, The first to fourth fluctuation detection blocks are calculated by an arithmetic process using an arithmetic processing program.
  • the input signal input to the fluctuation detection block is subjected to first-order lag filtering with a time constant T3 to obtain a filter signal, Subtracting the delay signal from the filter signal to obtain a first subtraction signal;
  • the first subtraction signal is subjected to limit processing with the limit characteristic that is ⁇ (X / T5) Ts, and a limit signal is obtained.
  • Add the limit signal and the delay signal to obtain an added signal The added signal is delayed by one sample period Ts to obtain the delayed signal, Subtracting the addition signal from the filter signal to obtain a second subtraction signal;
  • the second subtraction signal is multiplied by a gain G to obtain a variation, and the variation is output as a current command.
  • the grid stabilization device when the grid current detection value or the grid voltage detection value is about to decrease due to the grid stabilization device outputting compensation power, feedback control is performed in the fluctuation detection block, I do signal amplification.
  • a filter circuit consisting of a reactor, a capacitor, a transformer, and the like
  • the AC output side of the power converter inverter
  • the current sent from the system stabilizer to the distribution system that is, power conversion
  • a current detector AA or PI amplifier for detecting the output current output from the power supply and filtered by the filter circuit and then sent to the distribution system
  • FIG. 1 is a circuit diagram showing a fluctuation detection block according to Embodiment 1 of the present invention.
  • FIG. 9 is a circuit diagram showing a fluctuation detection block according to Embodiment 4 of the present invention.
  • FIG. 6 is a waveform diagram for comparing characteristics between Example 2 and Example 4.
  • FIG. 1 shows a fluctuation detection block 60 according to Embodiment 1 of the present invention.
  • the fluctuation detection block 60 is applied to the fluctuation detection blocks 105, 106, 123, and 124 (see FIG. 9) incorporated in the control unit 21 (see FIG. 8) of the system stabilizing device 20.
  • the fluctuation detection block 60 includes a filter 61, a filter 62, a subtracter 63, a feedback circuit 64, and an adder 65.
  • the passband frequency of the fluctuation detection block 60 is determined according to the filtering characteristics required for the fluctuation detection blocks 105, 106, 123, and 124. Further, the cutoff frequency on the high frequency side of the determined passband frequency is f1, and the cutoff frequency on the low frequency side is f2.
  • the noise removing low-pass filter 61 has a cutoff frequency of f1 and a time constant of T1.
  • the low-pass filter 61 is a filter having a first-order lag characteristic, and its time constant is a time constant T1 determined for the purpose of noise removal.
  • the low-pass filter 62 is a filter having a first-order lag characteristic, and its time constant is a time constant T2 determined for the purpose of setting a time for detecting fluctuation.
  • the filters 61 and 62 filter the input signal and the feedback signal using the respective filter characteristics. If the fluctuation detection block 60 is the fluctuation detection block 105, the input signal is an effective portion Isd of the system current.
  • the input signal is the ineffective portion Isq of the system current. If the fluctuation detection block 60 is the fluctuation detection block 123, the input signal is the frequency signal F. If the fluctuation detection block 60 is the fluctuation detection block 124, the input signal is the amplitude signal L.
  • the subtracter 63 outputs a signal obtained by subtracting the signal output from the low-pass filter 62 from the signal output from the low-pass filter 61.
  • the signal output from the subtractor 63 is fed back through the feedback circuit 64, added to the input signal by the adder 65, and then input to the low pass filters 61 and 62.
  • the subtracter 63 outputs a variation signal included in the input signal to which the feedback signal is added.
  • the fluctuation signal is an effective current command I refd that is a fluctuation of the effective current Isd of the system current. If the fluctuation detection block 60 is the fluctuation detection block 106, the fluctuation component signal is an invalid current command I refq that is a fluctuation component of the invalid portion Isq of the system current. If the fluctuation detection block 60 is the fluctuation detection block 123, the fluctuation signal is an effective current command I refd that is a fluctuation of the frequency signal F. If the fluctuation detection block 60 is the fluctuation detection block 124, the fluctuation signal is an invalid current command I refq that is a fluctuation of the amplitude signal L.
  • Example 1 the feedback signal fed back by the feedback circuit 64, because it corresponds to the AC output current I inv, so that equivalent being added to the input signal an alternating output current I inv.
  • the detection value of the system current Is during the grid connection operation or the detection value of the system voltage Vs during the independent operation decreases due to the power compensation by the system stabilization device 20 (power converter 22).
  • the feedback signal corresponding to the AC output current I inv is added to the input signal, the decrease is supplemented by the feedback signal.
  • the current detector AA for detecting the current sent from the system stabilizing device 20 to the distribution system that is, the output current outputted from the power converter 22 and filtered by the filter circuit 27 and then sent to the distribution system 10. There is no need to use a PI amplifier.
  • Equation (2) is a general equation for the delay element.
  • the time constant T1 is a time constant for noise removal, it is a very small value.
  • the time constant T2 is a time constant for setting the time for detecting fluctuations. Therefore, since the time constant T2 is usually designed to be larger than the time constant T1, T2 >> T1 holds. Since T2 >> T1 as described above, the vibration coefficient ⁇ becomes smaller than 1 and becomes oscillating as shown in the following equation (3).
  • the first embodiment can also be realized by calculating using a calculation processing program (software) preset in a computer.
  • an arithmetic processing program (software) for performing arithmetic processing necessary as the fluctuation detection block 60 is incorporated (set) in a computer that is hardware. Can be configured.
  • the following arithmetic processing is performed by the arithmetic processing program.
  • the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block 60 is set as f1
  • the cutoff frequency on the low frequency side is set as f2
  • the value is 1 / f1.
  • the time constant for noise removal is set as T1
  • the time constant for setting the fluctuation detection time whose value is 1 / f2 is set as T2.
  • the fluctuation detection block 60 performs arithmetic processing using an arithmetic processing program.
  • FIG. 2 shows a fluctuation detection block 70 according to Embodiment 2 of the present invention.
  • This variation detection block 70 is applied to the variation detection blocks 105, 106, 123, and 124 (see FIG. 9) incorporated in the control unit 21 (see FIG. 8) of the system stabilizing device 20.
  • the variation detection block 70 of the second embodiment is an improvement of the variation detection block 60 of the first embodiment, and solves the problem of the first embodiment, that is, the problem that the characteristic becomes vibrational.
  • the fluctuation detection block 70 includes a low-pass filter 71, a low-pass filter 72, a subtractor 73, and an amplifier 74.
  • the passband frequency of the fluctuation detection block 70 is determined according to the filtering characteristics required for the fluctuation detection blocks 105, 106, 123, and 124. Further, the cutoff frequency on the high frequency side of the determined passband frequency is f1, and the cutoff frequency on the low frequency side is f2.
  • the noise removing low-pass filter 71 has a cutoff frequency of f1 and a time constant of T1.
  • the low-pass filter 71 is a filter having a first-order lag characteristic, and its time constant is a time constant T3.
  • the time constant T3 is a value obtained by multiplying the time constant T1 determined for the purpose of noise removal by the set number ⁇ .
  • the low-pass filter 72 is a filter having a first-order lag characteristic, and its time constant is a time constant T4.
  • the time constant T4 is a value obtained by dividing the time constant T2 determined for the purpose of setting the time for detecting the fluctuation by the set number ⁇ .
  • the input signal is the ineffective portion Isq of the system current. If the fluctuation detection block 70 is the fluctuation detection block 123, the input signal is the frequency signal F. If the fluctuation detection block 70 is the fluctuation detection block 124, the input signal is an amplitude signal L.
  • the subtracter 73 outputs a signal obtained by subtracting the signal output from the low-pass filter 72 from the signal output from the low-pass filter 71.
  • a variation signal included in the input signal is output.
  • the fluctuation detection block 70 is the fluctuation detection block 105
  • the fluctuation signal is an effective current command I refd which is a fluctuation of the effective current Isd of the system current.
  • the fluctuation detection block 70 is the fluctuation detection block 106
  • the fluctuation signal is an invalid current command I refq that is a fluctuation of the invalid current Isq of the system current.
  • the fluctuation detection block 70 is the fluctuation detection block 123
  • the fluctuation signal is an effective current command I refd that is a fluctuation of the frequency signal F.
  • the fluctuation detection block 70 is the fluctuation detection block 124
  • the fluctuation signal is an invalid current command I refq that is a fluctuation of the amplitude signal L.
  • the fluctuation signal output from the subtracter 73 is amplified by the amplifier 74.
  • the gain G of the amplifier 74 is a value represented by an expression (7) described later.
  • the fluctuation signal is amplified by the amplifier 74, and the amplified signal is output as the effective current command I refd or the invalid current command I refq .
  • the detection value of the system current Is during the grid connection operation or the detection value of the system voltage Vs during the independent operation decreases due to the power compensation by the system stabilization device 20 (power converter 22).
  • the signal obtained by amplifying the fluctuation signal by the amplifier 74 is output as the effective current command I refd or the invalid current command I refq , the decrease is amplified by the amplifier 74. It will be complemented.
  • the current detector AA for detecting the current sent from the system stabilizing device 20 to the distribution system that is, the output current outputted from the power converter 22 and filtered by the filter circuit 27 and then sent to the distribution system 10. There is no need to use a PI amplifier.
  • the transfer function of the fluctuation detection block 70 is expressed by the following equation (4).
  • the vibration coefficient ⁇ of the delay element in the equation (4) is expressed by the following equation (5). If it is designed so that ⁇ ⁇ 1 in equation (5), it will not be oscillatory.
  • the set number ⁇ can be expressed as the following equation (6) by modifying the equation (5).
  • the gain G can be expressed as the following equation (7) by comparing the gain term of equation (1) with the gain term of equation (4).
  • ⁇ shown in the equation (5) is set to ⁇ ⁇ 1, and then the set number ⁇ and the gain G are determined using the equations (6) and (7). To do.
  • the configuration itself of the fluctuation detection block 70 is the same as that of the second embodiment, but the procedure of the design method of the filters 71 and 72 of the fluctuation detection block 70 is different.
  • the gain G is determined first, and then the set number ⁇ is determined. In this way, setting with priority on the term of the gain G is possible instead of the design using the vibration coefficient ⁇ as an index.
  • the set number ⁇ when the gain G is set first is expressed by the following equation (8) ).
  • the vibration coefficient ⁇ is the same as the equation (5) shown in the second embodiment.
  • Example 2, 3 can also be implement
  • an arithmetic processing program (software) for performing arithmetic processing necessary as the fluctuation detection block 70 is incorporated (set) in a computer that is hardware. Can be configured.
  • the following arithmetic processing is performed by the arithmetic processing program.
  • the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block 70 is set as f1
  • the cutoff frequency on the low frequency side is set as f2
  • the value is 1 / f1.
  • the time constant for noise removal is set as T1
  • the time constant for setting the fluctuation detection time whose value is 1 / f2 is set as T2
  • the vibration coefficient is set as ⁇
  • the set number is ⁇
  • the gain is set as G
  • the value obtained by multiplying T1 by ⁇ is set as T3
  • the value obtained by dividing T2 by ⁇ is set as T4.
  • the fluctuation detection block 70 performs arithmetic processing using an arithmetic processing program.
  • a first-order lag filter process is performed on the input signal input to the fluctuation detection block 70 with a time constant T3 to obtain a first filter signal
  • the input signal input to the fluctuation detection block 70 is subjected to a first-order lag filtering process with a time constant T4 to obtain a second filter signal
  • (2-3) Subtracting the second filter signal from the first filter signal to obtain a subtraction signal
  • the subtraction signal is multiplied by the gain G to obtain the fluctuation amount, and the fluctuation amount is output as current commands I refd and I refq .
  • FIG. 3 shows a fluctuation detection block 80 according to the fourth embodiment of the present invention.
  • the fluctuation detection block 80 is applied to the fluctuation detection blocks 105, 106, 123, and 124 (see FIG. 9) incorporated in the control unit 21 (see FIG. 8) of the system stabilizing device 20.
  • the fluctuation detection block 80 includes a low-pass filter 81, a limiter 82, a delay circuit 83, a first subtractor 84, a second subtractor 85, an adder 86, and an amplifier. 87.
  • the passband frequency of the fluctuation detection block 80 is determined according to the filtering characteristics required for the fluctuation detection blocks 105, 106, 123, and 124.
  • the time constant of the low-pass filter 81 for noise removal with the cut-off frequency on the high frequency side of the determined passband frequency as f1 and the cut-off frequency as f1 is T1.
  • f1 1 / T1.
  • the low-pass filter 81 is a filter having a first-order lag characteristic, and its time constant is T3.
  • the time constant T3 is a value obtained by multiplying the time constant T1 determined for noise removal by the set number ⁇ .
  • the low-pass filter 81 uses the filter characteristics to filter the input signal. If the fluctuation detection block 80 is the fluctuation detection block 105, the input signal is the effective portion Isd of the system current. If the fluctuation detection block 80 is the fluctuation detection block 106, the input signal is the ineffective portion Isq of the system current. If the fluctuation detection block 80 is the fluctuation detection block 123, the input signal is the frequency signal F. If the fluctuation detection block 80 is the fluctuation detection block 124, the input signal is an amplitude signal L.
  • the limiter 82 has a limit characteristic of ⁇ (X / T5) Ts.
  • T5 is a cushion time set to an arbitrary time
  • Ts is one sample period
  • X is a limit value.
  • the limiter 82 limits the amount of change per sample period Ts.
  • the limiter 82 holds the signal value of the signal as it is. If the signal value of the signal output and input to the limiter 82 is greater than or equal to + X (upper limit value), the value increases with a constant slope for a predetermined time, and then the value is limited to + X.
  • the signal value of the signal input to the limiter 82 is equal to or less than -X (lower limit value)
  • the value decreases with a constant slope for a predetermined time, and thereafter the value is limited to -X. .
  • the delay circuit 83 has a characteristic of delaying the input signal by one sample period Ts and outputting it.
  • the delay circuit 83 can be configured by, for example, a Z conversion circuit having a characteristic of Z ⁇ 1 .
  • the subtracter 84 subtracts the signal output from the delay circuit 83 from the signal output from the filter 81 having the first-order lag characteristic, and sends the subtracted signal to the limiter 82. That is, the output signal of the delay circuit 83 is negatively fed back before the limiter 82.
  • the adder 86 adds the signal output from the limiter 82 and the signal output from the delay circuit 83 and outputs the result. That is, the output signal of the delay circuit 83 is positively fed back at the subsequent stage of the limiter 82.
  • the delay circuit 83 delays and outputs the signal output from the adder by one sample period Ts.
  • the signal state is as follows.
  • the output of the subtracter 84 is “the current sample value—the value after the limiter process before the sample period”. Therefore, when the signal value input from the filter 81 to the subtracter 84 is + X or less and ⁇ X or more, the signal value output from the limiter 82 is zero. On the other hand, when the signal value input from the filter 81 to the subtractor 84 is greater than or equal to + X or less than or equal to ⁇ X, the signal value output from the limiter 82 is the amount exceeding the limit value (+ X, ⁇ X). Value.
  • the output of the adder 86 is “the output of the limiter + 1 the value after the limiter process before one sample period”.
  • the subtracter 85 subtracts the signal output from the adder 86 from the signal output from the low-pass filter 81 having the first-order lag characteristic, and outputs the result.
  • the subtracter 85 outputs a variation signal included in the input signal. If the fluctuation detection block 80 is the fluctuation detection block 105, the fluctuation signal is an effective current command I refd that is a fluctuation of the effective current Isd of the system current. If the fluctuation detection block 80 is the fluctuation detection block 106, the fluctuation signal is an invalid current command I refq that is a fluctuation of the ineffective part Isq of the system current. If the fluctuation detection block 80 is the fluctuation detection block 123, the fluctuation signal is an effective current command I refd that is a fluctuation of the frequency signal F. If the fluctuation detection block 80 is the fluctuation detection block 124, the fluctuation signal is an invalid current command I refq that is a fluctuation of the amplitude signal L.
  • the fluctuation signal output from the subtracter 85 is amplified by the amplifier 87.
  • the gain G of the amplifier 87 is a value represented by the above-described equation (7).
  • the fluctuation signal is amplified by the amplifier 87, and the amplified signal is output as the effective current command I refd or the invalid current command I refq .
  • the detection value of the system current Is during the grid connection operation or the detection value of the system voltage Vs during the independent operation decreases due to the power compensation by the system stabilization device 20 (power converter 22).
  • the signal obtained by amplifying the fluctuation signal by the amplifier 87 is output as the effective current command I refd or the invalid current command I refq , the decrease is amplified by the amplifier 87. It will be complemented.
  • the current detector AA for detecting the current sent from the system stabilizing device 20 to the distribution system that is, the output current outputted from the power converter 22 and filtered by the filter circuit 27 and then sent to the distribution system 10. There is no need to use a PI amplifier.
  • ⁇ shown in the equation (5) is set to ⁇ ⁇ 1, and then the set number ⁇ and the gain G are determined using the equations (6) and (7). . In this way, ⁇ > 1 can be achieved, and the characteristic of the fluctuation detection block 80 is not vibrational.
  • the output waveform of the low-pass filter 72 is as shown in FIG. 4B
  • the output waveform of the amplifier 74 is as shown in FIG.
  • the output waveform of the adder 86 is as shown in FIG. 4D
  • the output waveform of the amplifier 87 is as shown in FIG.
  • the low-pass filter 72 of the fluctuation detection block 70 shown in FIG. 2 is realized by an IIR (Infinite Impulse Response) filter
  • the result is as shown in FIG.
  • the limiter 82, the delay circuit 83, the subtractor 84, and the adder 86 (ie, the cushion part) in the fluctuation detection block 80 shown in FIG. 3 are realized by an IIR filter
  • the result is as shown in FIG.
  • FIG. 6 when this cushion part is realized by an IIR filter, it is necessary to perform an operation with 0 multiplication, 2 additions, and 1 delay.
  • the configuration itself of the fluctuation detection block 80 is the same as that of the fourth embodiment, but the procedure of the design method of the filter 81 of the fluctuation detection block 80 is different.
  • the gain G is determined first, and then the set number ⁇ is determined. In this way, setting with priority on the term of the gain G is possible instead of the design using the vibration coefficient ⁇ as an index.
  • the vibration coefficient ⁇ is the same as the above-described equation (5).
  • the fourth and fifth embodiments can also be realized by calculating using a calculation processing program (software) preset in the computer.
  • an arithmetic processing program (software) for performing arithmetic processing necessary as the fluctuation detection block 80 is incorporated (set) in a computer that is hardware. Can be configured.
  • the following arithmetic processing is performed by the arithmetic processing program.
  • the cutoff frequency on the high frequency side of the passband frequency of the fluctuation detection block 80 is set as f1
  • the time constant for noise removal whose value is 1 / f1 is set as T1
  • the vibration coefficient is set as ⁇
  • the set number is set as ⁇
  • the gain is set as G
  • the value obtained by multiplying T1 by ⁇ is set as T3
  • the cushion time set at an arbitrary time is set as T5
  • One sample period is set as Ts
  • the limit value is set as X.
  • the fluctuation detection block 80 performs arithmetic processing using an arithmetic processing program.
  • the input signal input to the fluctuation detection block 80 is subjected to first-order lag filtering with a time constant T3 to obtain a filter signal,
  • a first subtraction signal is obtained by subtracting the delay signal from the filter signal,
  • (2-3) The first subtraction signal is subjected to limit processing by the limit characteristic that is ⁇ (X / T5) Ts, and a limit signal is obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Abstract

　系統安定化装置の制御部は、系統電流の有効分・無効分電流に含まれる変動分や、系統電圧の周波数信号と振幅信号に含まれる変動分を求めるため、変動検出ブロック(６０)を用いる。変動検出ブロック(６０)の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２、遮断周波数がｆ１のノイズ除去用ローパスフィルタの時定数をＴ１、遮断周波数がｆ２の変動検出時間を設定するためのローパスフィルタの時定数をＴ２とする。時定数をＴ１とする一次遅れ特性のローパスフィルタ(６１)と、時定数をＴ２とする一次遅れ特性のローパスフィルタ(６２)と、フィルタ(６１)とフィルタ(６２)との出力信号を減算して出力する減算器(６３)と、減算器(６３)の出力をフィルタ(６１，６２)にフィードバックするフィードバック回路(６４)により変動検出ブロック(６０)を構成した。これにより、電流検出器等を用いずに安定した動作を確保する。

Description

系統安定化装置
　本発明は系統安定化装置に関し、計測機器を削減しつつ制御動作が安定するように工夫したものである。
　近年、太陽光や風力などの自然エネルギーによる発電が利用されてきている。
　図７に、既存の電力系統（上位配電系統）１と配電系統（マイクログリッド）１０とが、線路インピーダンスＬｓと遮断器２を介して接続された例を示す。
　マイクログリッドである配電系統１０には、分散電源１１と負荷１２が接続されている。分散電源１１は、図７では１つの発電機として図示しているが、実際には、自然エネルギーを利用した自然エネルギー型発電設備（太陽光発電設備や風力発電設備など）と内燃機関により駆動される内燃機関型発電設備（ディーゼル発電設備など）とを含む、分散した複数の発電設備により構成されている。また、負荷１２も、実際には分散した複数の負荷である。
　図７に示すようなマイクログリッド１０では、自然エネルギー型発電設備を持っているため、天候や風速などにより、発電量が大きく変動する。
　そこで、この発電量の変動を吸収する目的で系統安定化装置が用いられる。
　また、内燃機関型発電設備では、ガバナ制御により出力電力の調整をしている。しかし、ガバナ制御は応答が遅いため、負荷１２で消費する電力が急に変動した場合には、このような電力の急変動（急な過不足）に対して、内燃機関型発電設備では追従することができない。
　このような電力の急変動に応答性良く追従することにより、内燃機関型発電設備をアシストし、電力の需要と供給のバランスをとるといった目的のためにも、系統安定化装置が用いられている。
　系統安定化装置は、電力蓄積機能を有する電力変換装置であり、配電系統に設置され、前述した電力補償を行なう装置である。
　図８は、図７に示す配電系統（マイクログリッド）１０に、系統安定化装置２０を備えた例である。系統安定化装置２０は、分散電源１１及び負荷１２に対して、並列に接続されている。
　系統安定化装置２０は、制御部２１と、逆変換動作と順変換動作ができる電力変換器２２（インバータ）と、電気二重層キャパシタなどの直流充電部２３を、主要部として有している。
　電力変換器２２は、制御部２１から送られてくるゲート信号ｇに応じて動作する。この電力変換器２２は、順変換動作をするときには、配電系統１０から得た交流電力を直流電力に変換し、この直流電力を直流充電部２３に充電し、逆変換動作をするときには、直流充電部２３に充電していた直流電力を交流電力に変換し、この交流電力を配電系統１０に送る。
　なお、電力変換器（インバータ）２２から出力された電力は、フィルタ回路２７を通過してから、配電系統１０に送り出される。つまり、系統安定化装置２０から配電系統１０に送り出される電力は、電力変換器２２から出力された電力が、フィルタ回路２７によりフィルタリング処理された電力である。
　フィルタ回路２７は、リアクトル，コンデンサ及びトランス等から構成されており、電力変換器２２が出力するパルス電圧を平滑にする機能を果たしている。
　系統安定化装置２０では、電力系統１から配電系統１０に流入してくる系統電流Ｉｓを電流検出器２４により検出し、配電系統１０の電圧である系統電圧Ｖｓを電圧検出器２５により検出し、電力変換器２２から出力される交流出力電流Ｉinvを電流検出器２６により検出する。また、後述する理由により、系統安定化装置２０から配電系統１０に送り出される電流を検出する電流検出器ＡＡを備えている。
　電力系統１に故障などが発生していない正常時には、遮断器２が接続状態となり、系統安定化装置２０では、配電系統１０が電力系統１に繋がった状態で運転を行なう「系統連系運転」が行なわれる。この系統連系運転時には、電力系統１と分散電源１１と系統安定化装置２０により、負荷１２に電力が供給される。
　一方、電力系統１に故障が発生した異常時には、遮断器２が遮断状態となり、系統安定化装置２０では、配電系統１０が電力系統１から切り離された状態で運転を行なう「自立運転」が行なわれる。この自立運転時には、分散電源１１と系統安定化装置２０により負荷１２に電力が供給される。
　系統安定化装置２０は、系統連系運転時と、自立運転時において、次のような動作をする。
（１）系統連系運転時には、系統安定化装置２０は、配電系統１０に流入する系統電流Ｉｓを検出し、この系統電流Ｉｓから系統電力を求めて、この系統電力の変動を抑制するように動作する。
（２）自立運転時には、系統安定化装置２０は、配電系統１０内の系統電圧Ｖｓを検出し、この系統電圧Ｖｓの電圧振幅と周波数が安定となるように補償動作を行なう。
　ここで、系統安定化装置２０の制御部２１の詳細を、図９を参照して説明する。
　位相同期回路（ＰＬＬ）１０１は、系統電圧Ｖｓから系統電圧Ｖｓの位相を示す基準位相信号θを出力する。正弦波発生器１０２は、基準位相信号θに同期した定格電圧に相当する三相電圧波形｛sin（θ），sin（θ－２／３π），sin（θ＋２／３π）｝を基準三相正弦波信号Ｋとして出力する。
　切替スイッチ１０３は、系統連系運転時には図中で実線で示すように、可動接点１０３ａ，１０３ｂがＡ側に投入され、自立運転時には図中で点線で示すように、可動接点１０３ａ，１０３ｂがＢ側に投入される。
　次に、系統連系時に作動する各機能ブロックの説明と、系統連系時の制御動作を併せて説明する。
　ｄｑ変換部１０４は、系統電流Ｉｓを、基準位相信号θで示す位相で回転する回転座標系にｄｑ変換して、系統電流の有効分Ｉｓｄと系統電流の無効分Ｉｓｑを出力する。
　第１の変動検出ブロック１０５は、ｄｑ軸上の系統電流の有効分Ｉｓｄの変動分を検出して、これを有効分の電流指令Ｉrefdとして出力する。第２の変動検出ブロック１０６は、ｄｑ軸上の系統電流の無効分Ｉｓｑの変動分を検出して、これを無効分の電流指令Ｉrefqとして出力する。
　変動検出ブロック１０５，１０６は、微分機能とフィルタ機能を有するバンドバスフィルタであり、その構造の詳細は後述する。
　ｄｑ変換部１０７は、交流出力電流Ｉinvを、基準位相信号θで示す位相で回転する回転座標系にｄｑ変換して、交流出力電流の有効分Ｉinvdと交流出力電流の無効分Ｉinvqを出力する。
　減算部１０８は、有効分の電流指令Ｉrefdから交流出力電流の有効分Ｉinvdを減算して、有効分の電流偏差Δｄを出力する。減算部１０９は、無効分の電流指令Ｉrefqから交流出力電流の無効分Ｉinvqを減算して、無効分の電流偏差Δｑを出力する。
　電流制御部１１０は、有効分の電流偏差Δｄを比例積分（ＰＩ）制御して、有効分の電圧指令Ｖｄを出力する。電流制御部１１１は、無効分の電流偏差Δｑを比例積分（ＰＩ）制御して、無効分の電圧指令Ｖｑを出力する。
　ｄｑ逆変換器部１１２は、有効分の電圧指令Ｖｄと無効分の電圧指令Ｖｑに対して、ｄｑ逆変換を施して、固定座標系の電圧指令Ｖφを出力する。
　加算部１１３は、電圧指令Ｖφに基準三相正弦波信号Ｋを加算して、最終的な電圧指令Ｖ*を出力する。
　ＰＷＭ（Pulse Width Modulation）変調器１１４は、電圧指令Ｖ*をＰＷＭ変調してゲート信号ｇを出力する。
　このゲート信号ｇにより電力変換器２２の動作制御が行なわれ、系統連系運転時において、系統電流Ｉｓの変動を抑制するために、電力変換器２２から電力が出力される。
　次に、自立運転時に作動する各機能ブロックの説明と、自立運転時の制御動作を併せて説明する。
　周波数検出部１２１は、系統電圧Ｖｓの周波数を検出して周波数信号Ｆを出力する。なお、系統電圧Ｖｓの周波数は有効電力に対応しており、有効電力が低下すると系統電圧Ｖｓの周波数が低下し、有効電力が増加すると系統電圧Ｖｓの周波数が増加する対応関係になっている。
　振幅検出部１２２は、系統電圧Ｖｓの振幅を検出して振幅信号Ｌを出力する。なお、系統電圧Ｖｓの振幅は無効電力に対応しており、無効電力が低下すると系統電圧Ｖｓの振幅が低下し、無効電力が増加すると系統電圧Ｖｓの振幅が増加する対応関係になっている。
　第３の変動検出ブロック１２３は、周波数信号Ｆの変動分を検出して、これを有効分の電流指令Ｉrefdとして出力する。第４の変動検出ブロック１２４は、振幅信号Ｌの変動分を検出して、これを無効分の電流指令Ｉrefqとして出力する。
　変動検出ブロック１２３，１２４は、微分機能とフィルタ機能を有するバンドバスフィルタであり、その構造の詳細は後述する。
　減算部１０８は、有効分の電流指令Ｉrefdから交流出力電流の有効分Ｉinvdを減算して、有効分の電流偏差Δｄを出力する。減算部１０９は、無効分の電流指令Ｉrefqから交流出力電流の無効分Ｉinvqを減算して、無効分の電流偏差Δｑを出力する。
　電流制御部１１０は、有効分の電流偏差Δｄを比例積分（ＰＩ）制御して、有効分の電圧指令Ｖｄを出力する。電流制御部１１１は、無効分の電流偏差Δｑを比例積分（ＰＩ）制御して、無効分の電圧指令Ｖｑを出力する。
　ｄｑ逆変換器部１１２は、有効分の電圧指令Ｖｄと無効分の電圧指令Ｖｑに対して、ｄｑ逆変換を施して、固定座標系の電圧指令Ｖφを出力する。
　加算部１１３は、電圧指令Ｖφに基準三相正弦波信号Ｋを加算して、最終的な電圧指令Ｖ*を出力する。
　ＰＷＭ（Pulse Width Modulation）変調器１１４は、電圧指令Ｖ*をＰＷＭ変調してゲート信号ｇを出力する。
　このゲート信号ｇにより電力変換器２２の動作制御が行なわれ、自立運転時において、系統電圧Ｖｓの電圧振幅と周波数の変動を抑制するために、電力変換器２２から電力が出力される。
　変動検出ブロック１０５，１０６，１２３，１２４は、前述したように、バンドパスフィルタにより構成されている。
　ここで、変動検出ブロック１０５，１０６，１２３，１２４として用いることができる、従来のバンドパスフィルタ５０の構成を、図１０を参照して説明する。なお図１０においてｓは微分機能を示すラプラス演算子である。
　図１０に示すように、このバンドパスフィルタ（変動検出ブロック）５０は、ローパスフィルタ５１とローパスフィルタ５２と減算器５３とで構成されている。
　なお、バンドパスフィルタ５０の通過帯域周波数は、各変動検出ブロック１０５，１０６，１２３，１２４に要求されるフィルタリング特性に応じて決定される。また、決定された通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２とする。
　このため、ノイズ除去用ローパスフィルタ５１は、その遮断周波数をｆ１としており、その時定数をＴ１としている。また、変動検出時間を設定するためのローパスフィルタ５２は、その遮断周波数をｆ２としており、その時定数をＴ２としている。なおｆ１＝１／Ｔ１となっており、ｆ２＝１／Ｔ２となっている。
　ローパスフィルタ５１は、一次遅れ特性を有するフィルタであり、その時定数は、ノイズ除去を目的として決定した時定数Ｔ１となっている。
　ローパスフィルタ５２は、一次遅れ特性を有するフィルタであり、その時定数は、変動検出する時間を設定する目的として決定した時定数Ｔ２となっている。
　両フィルタ５１，５２は、入力信号が入力されると、それぞれのフィルタ特性を利用して、入力信号をフィルタリングする。
　なお、バンドパスフィルタ（変動検出ブロック）５０が変動検出ブロック１０５であれば、入力信号は、系統電流の有効分Ｉｓｄである。
　バンドパスフィルタ（変動検出ブロック）５０が変動検出ブロック１０６であれば、入力信号は、系統電流の無効分Ｉｓｑである。
　バンドパスフィルタ（変動検出ブロック）５０が変動検出ブロック１２３であれば、入力信号は、周波数信号Ｆである。
　バンドパスフィルタ（変動検出ブロック）５０が変動検出ブロック１２４であれば、入力信号は、振幅信号Ｌである。
　減算器５３は、ローパスフィルタ５１から出力された信号から、ローパスフィルタ５２から出力された信号を減算した信号を出力する。この減算器５３から出力される信号が、変動分信号である。
　バンドパスフィルタ（変動検出ブロック）５０が変動検出ブロック１０５であれば、変動分信号は、系統電流の有効分Ｉｓｄの変動分である有効分の電流指令Ｉrefdである。
　バンドパスフィルタ（変動検出ブロック）５０が変動検出ブロック１０６であれば、変動分信号は、系統電流の無効分Ｉｓｑの変動分である無効分の電流指令Ｉrefqである。
　バンドパスフィルタ（変動検出ブロック）５０が変動検出ブロック１２３であれば、変動分信号は、周波数信号Ｆの変動分である有効分の電流指令Ｉrefdである。
　バンドパスフィルタ（変動検出ブロック）５０が変動検出ブロック１２４であれば、変動分信号は、振幅信号Ｌの変動分である無効分の電流指令Ｉrefqである。
特開平１０－１４２５１号公報
　ところで上記従来技術では、次のような問題があった。
　系統連系運転時には、系統電流Ｉｓの変動を抑制するために、系統安定化装置２０が作動して電力変換器２２から電力を出力して電力補償する。このため、電力変換器２２から電力補償のために出力した電流分だけ、次回に検出する系統電流Ｉｓの検出値が減少する。このように系統電流Ｉｓの検出値が減少してしまうと、系統電流Ｉｓの変動を確実に抑制することができなくなってしまう。
　かかる不具合を防止するために、系統安定化装置２０から配電系統１０に送り出される電流、つまり電力変換器２２から出力されフィルタ回路２７にてフィルタリング処理されてから配電系統１０に送り出される出力電流を検出して、この出力電流検出値を系統電流検出値に加算することで、系統電流検出値の減少分を相殺する方法が考えられている。
　しかし、この場合には、系統安定化装置２０から配電系統１０に送り出される電流（フィルタ回路２７を通過した後の電流）を検出する電流検出器ＡＡが別途必要になるという問題がある。
　また、上記の不具合を防止するために、変動検出ブロック１０５，１０６の出力側に比例積分（ＰＩ）アンプを備えて、電流指令Ｉrefd，Ｉrefqを増幅することで、系統電流検出値の減少分を相殺する方法も考えられている。しかし、電流指令Ｉrefd，Ｉrefqを増幅するＰＩアンプが別途必要になるという問題がある。
　更に、ＰＩアンプは、入力信号の直流成分に対するゲインが無限大になるという特徴があるため、変動分が零であっても、ＰＩアンプ出力は零にならず系統安定化装置２０から電力が出力され続けてしまう。この不具合を解消するため、ＰＩアンプをリセットする必要がある。
　しかし、急激にリセットすると系統安定化装置２０から出力される電力が急激に零に変化し、系統等に悪影響を与えてしまう。このため、このような単純なリセットではなく、ＰＩアンプの出力を少しづつ零に戻すといった複雑な制御処理が必要になる、という問題もある。
　自立運転時には、系統電圧Ｖｓの周波数と振幅の変動を抑制するために、系統安定化装置２０が作動して電力変換器２２から電力を出力して電力補償する。このため、電力変換器２２から電力補償のために出力した電流分だけ、次回に検出する系統電圧Ｖｓの周波数検出値や振幅検出値が減少する。このように系統電圧Ｖｓの周波数検出値や振幅検出値が減少してしまうと、系統電圧Ｖｓの変動を確実に抑制することができなくなってしまう。
　そこで、上述したのと同様に、系統安定化装置２０から配電系統１０に送り出される電流、つまり電力変換器２２から出力されフィルタ回路２７にてフィルタリング処理されてから配電系統１０に送り出される出力電流を検出して、この出力電流検出値を、系統電圧の周波数検出値や振幅検出値に加算したり、または、ＰＩアンプを備えたりすることが考えられている。しかし、これも、上述したのと同様な問題が発生する。
　本発明は、上記従来技術に鑑み、系統安定化装置の出力電流を検出する電流検出器や、ＰＩアンプを用いることなく、安定した動作ができる系統安定化装置を提供することを目的とする。
　上記課題を解決する本発明の構成は、
　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
　前記制御部は、
　前記電力系統が正常であるときには、
　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　前記電力系統に異常が発生したときには、
　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　しかも、第１から第４の変動検出ブロックは、
　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、遮断周波数をｆ２とした変動検出時間を設定するためのローパスフィルタの時定数をＴ２としたときに、時定数をＴ１とする一次遅れ特性の第１のフィルタと、時定数をＴ２とする一次遅れ特性の第２のフィルタと、第１のフィルタから出力された信号と第２のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力を第１及び第２のフィルタにフィードバックするフィードバック回路とで構成されていることを特徴とする。
　また本発明の構成は、前記の系統安定化装置において、
　前記第１から第４の変動検出ブロックには、
　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、低周波数側の遮断周波数がｆ２として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、値が１／ｆ２となっている変動検出時間を設定するための時定数がＴ２として設定されており、
　前記第１から第４の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
　当該変動検出ブロックに入力される入力信号と、フィードバック信号を加算し、
　加算された入力信号とフィードバック信号を、時定数をＴ１とした一次遅れフィルタ処理して、第１のフィルタ信号を求め、
　加算された入力信号とフィードバック信号を、時定数をＴ２とした一次遅れフィルタ処理して、第２のフィルタ信号を求め、
　第１のフィルタ信号から第２のフィルタ信号を減算して変動分を求め、前記変動分を電流指令として出力すると共に、前記変動分を前記フィードバック信号としてフィードバックすることを特徴とする。
　また本発明の構成は、
　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
　前記制御部は、
　前記電力系統が正常であるときには、
　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　前記電力系統に異常が発生したときには、
　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　しかも、第１から第４の変動検出ブロックは、
　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、遮断周波数をｆ２とした変動検出時間を設定するためのローパスフィルタの時定数をＴ２、ζを振動係数、αを設定数、Ｇをゲイン、Ｔ１にαを乗算した値をＴ３、Ｔ２をαで除算した値をＴ４としたときに、時定数をＴ３とする一次遅れ特性の第１のフィルタと、時定数をＴ４とする一次遅れ特性の第２のフィルタと、第１のフィルタから出力された信号と第２のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力にゲインＧを乗算して出力するアンプとで構成され、
　しかも、式（０１）で示すζを１以上の値に設定して、式（０１），（０２），（０３）を用いて、設定値αとゲインＧが設定されていることを特徴とする。
Figure JPOXMLDOC01-appb-M000005
　また本発明の構成は、
　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
　前記制御部は、
　前記電力系統が正常であるときには、
　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　前記電力系統に異常が発生したときには、
　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　しかも、第１から第４の変動検出ブロックは、
　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、遮断周波数をｆ２とした変動検出時間を設定するためのローパスフィルタの時定数をＴ２、ζを振動係数、αを設定数、Ｇをゲイン、Ｔ１にαを乗算した値をＴ３、Ｔ２をαで除算した値をＴ４としたときに、時定数をＴ３とする一次遅れ特性の第１のフィルタと、時定数をＴ４とする一次遅れ特性の第２のフィルタと、第１のフィルタから出力された信号と第２のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力にゲインＧを乗算して出力するアンプとで構成され、
　しかも、ゲインＧを任意の値に設定して、式（０４）を用いて、設定値αが設定されていることを特徴とする。
Figure JPOXMLDOC01-appb-M000006
　また本発明の構成は、前記の系統安定化装置において、
　前記第１から第４の変動検出ブロックには、
　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、低周波数側の遮断周波数がｆ２として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、値が１／ｆ２となっている変動検出時間を設定するための時定数がＴ２として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがＧとして設定され、Ｔ１にαを乗算した値がＴ３として設定され、Ｔ２をαで除算した値がＴ４として設定されており、
　前記第１から第４の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
　当該変動検出ブロックに入力される入力信号を、時定数をＴ３とした一次遅れフィルタ処理して、第１のフィルタ信号を求め、
　当該変動検出ブロックに入力される入力信号を、時定数をＴ４とした一次遅れフィルタ処理して、第２のフィルタ信号を求め、
　第１のフィルタ信号から第２のフィルタ信号を減算して減算信号を求め、
　前記減算信号にゲインＧを乗算して変動分を求め、この変動分を電流指令として出力することを特徴とする。
　また本発明の構成は、
　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
　前記制御部は、
　前記電力系統が正常であるときには、
　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　前記電力系統に異常が発生したときには、
　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　しかも、第１から第４の変動検出ブロックは、
　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、ζを振動係数、αを設定数、Ｇをゲイン、Ｔ１にαを乗算した値をＴ３、任意の時間に設定したクッション時間をＴ５、１サンプル周期をＴｓ、Ｘをリミット値としたときに、
　時定数をＴ３とする一次遅れ特性のフィルタと、±（Ｘ／Ｔ５）Ｔｓとなったリミット特性を有するリミッタと、入力された信号を１サンプル周期Ｔｓだけ遅延させて出力する遅延回路と、第１の減算器と、第２の減算器と、加算器と、アンプとを有し
　前記第１の減算器は、前記一次遅れ特性のフィルタから出力された信号と前記遅延回路から出力された信号とを減算して前記リミッタに送り、
　前記加算器は、前記リミッタから出力された信号と前記遅延回路から出力された信号とを加算して出力し、
　前記遅延回路は、前記加算器から出力された信号を１サンプル周期Ｔｓだけ遅延させて出力し、
　前記第２の減算器は、前記一次遅れ特性のフィルタから出力された信号と前記加算器から出力された信号とを減算して前記アンプに出力し、
　前記アンプは前記加算器の出力にゲインＧを乗算して出力し、
　しかも、式（０１）で示すζを１以上の値に設定して、式（０１），（０２），（０３）を用いて、設定値αとゲインＧが設定されていることを特徴とする。
Figure JPOXMLDOC01-appb-M000007
　また本発明の構成は、
　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
　前記制御部は、
　前記電力系統が正常であるときには、
　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　前記電力系統に異常が発生したときには、
　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
　しかも、第１から第４の変動検出ブロックは、
　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、ζを振動係数、αを設定数、Ｇをゲイン、Ｔ１にαを乗算した値をＴ３、任意の時間に設定したクッション時間をＴ５、１サンプル周期をＴｓ、Ｘをリミット値としたときに、
　時定数をＴ３とする一次遅れ特性のフィルタと、±（Ｘ／Ｔ５）Ｔｓとなったリミット特性を有するリミッタと、入力された信号を１サンプル周期Ｔｓだけ遅延させて出力する遅延回路と、第１の減算器と、第２の減算器と、加算器と、アンプとを有し
　前記第１の減算器は、前記一次遅れ特性のフィルタから出力された信号と前記遅延回路から出力された信号とを減算して前記リミッタに送り、
　前記加算器は、前記リミッタから出力された信号と前記遅延回路から出力された信号とを加算して出力し、
　前記遅延回路は、前記加算器から出力された信号を１サンプル周期Ｔｓだけ遅延させて出力し、
　前記第２の減算器は、前記一次遅れ特性のフィルタから出力された信号と前記加算器から出力された信号とを減算して前記アンプに出力し、
　前記アンプは前記加算器の出力にゲインＧを乗算して出力し、
　しかも、ゲインＧを任意の値に設定して、式（０４）を用いて、設定値αが設定されていることを特徴とする。
Figure JPOXMLDOC01-appb-M000008
　また本発明の構成は、前記の系統安定化装置において、
　前記第１から第４の変動検出ブロックには、
　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがＧとして設定され、Ｔ１にαを乗算した値がＴ３として設定され、任意の時間に設定したクッション時間がＴ５として設定され、１サンプル周期がＴｓとして設定され、リミット値がＸとして設定されており、
　前記第１から第４の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
　当該変動検出ブロックに入力される入力信号を、時定数をＴ３とした一次遅れフィルタ処理して、フィルタ信号を求め、
　前記フィルタ信号から遅延信号を減算して第１の減算信号を求め、
　前記第１の減算信号を、±（Ｘ／Ｔ５）Ｔｓとなったリミット特性によりリミット処理して、リミット信号を求め、
　前記リミット信号と遅延信号を加算して加算信号を求め、
　前記加算信号を１サンプル周期Ｔｓだけ遅延させて、前記遅延信号とし、
　前記フィルタ信号から前記加算信号を減算して第２の減算信号求め、
　前記第２の減算信号に、ゲインＧを乗算して変動分を求め、この変動分を電流指令として出力することを特徴とする。
　本発明によれば、系統安定化装置が補償電力を出力することに起因して、系統電流検出値や系統電圧検出値が減少しようとしたときに、変動検出ブロック内においてフィードバック制御をしたり、信号増幅をしたりしている。
　一般的に、電力変換器（インバータ）の交流出力側には、インバータから出力されるパルス電圧を平滑するために、フィルタ回路（リアクトル，コンデンサ及びトランス等から構成される）が付加されている。
　本発明では、変動検出ブロック内においてフィードバック制御をしたり、信号増幅をしたりすることにより、前述の減少分を補償しているため、系統安定化装置から配電系統に送り出される電流、つまり電力変換器から出力されフィルタ回路にてフィルタリング処理されてから配電系統に送り出される出力電流を検出するための電流検出器ＡＡや、ＰＩアンプを用いることなく、系統安定化装置による安定した制御動作を確保することができる。
本発明の実施例１に係る変動検出ブロックを示す回路図。 本発明の実施例２に係る変動検出ブロックを示す回路図。 本発明の実施例４に係る変動検出ブロックを示す回路図。 実施例２と実施例４の特性比較のための波形図。 実施例２のフィルタをＩＩＲフィルタで構成した場合の例を示す回路図。 実施例４のクッション部をＩＩＲフィルタで構成した場合の例を示す回路図。 マイクログリッドを示す回路構成図。 系統安定化装置を備えたマイクログリッドを示す回路構成図。 系統安定化装置の制御部を示す回路図。 従来の変動検出ブロックを示す回路図。
　以下、本発明の実施の形態について、実施例に基づき詳細に説明する。
　図１は、本発明の実施例１に係る変動検出ブロック６０を示す。この変動検出ブロック６０は、系統安定化装置２０の制御部２１（図８参照）に組み込んだ、変動検出ブロック１０５，１０６，１２３，１２４（図９参照）に適用するものである。
　図１に示すように、この変動検出ブロック６０は、フィルタ６１と、フィルタ６２と、減算器６３と、フィードバック回路６４と、加算器６５とで構成されている。
　なお、変動検出ブロック６０の通過帯域周波数は、各変動検出ブロック１０５，１０６，１２３，１２４に要求されるフィルタリング特性に応じて決定される。
　また、決定された通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２としている。このため、ノイズ除去用ローパスフィルタ６１は、その遮断周波数をｆ１としており、その時定数をＴ１としている。また、変動検出時間を設定するためのローパスフィルタ６２は、その遮断周波数をｆ２としており、その時定数をＴ２としている。なおｆ１＝１／Ｔ１となっており、ｆ２＝１／Ｔ２となっている。
　ローパスフィルタ６１は、一次遅れ特性を有するフィルタであり、その時定数は、ノイズ除去を目的として決定した時定数Ｔ１となっている。
　ローパスフィルタ６２は、一次遅れ特性を有するフィルタであり、その時定数は、変動検出する時間を設定する目的として決定した時定数Ｔ２となっている。
　両フィルタ６１，６２は、入力信号及びフィードバック回路６４を通ってフィードバックされたフィードバック信号が入力されると、それぞれのフィルタ特性を利用して、入力信号及びフィードバック信号をフィルタリングする。
　なお、変動検出ブロック６０が変動検出ブロック１０５であれば、入力信号は、系統電流の有効分Ｉｓｄである。
　変動検出ブロック６０が変動検出ブロック１０６であれば、入力信号は、系統電流の無効分Ｉｓｑである。
　変動検出ブロック６０が変動検出ブロック１２３であれば、入力信号は、周波数信号Ｆである。
　変動検出ブロック６０が変動検出ブロック１２４であれば、入力信号は、振幅信号Ｌである。
　減算器６３は、ローパスフィルタ６１から出力された信号から、ローパスフィルタ６２から出力された信号を減算した信号を出力する。
　減算器６３から出力された信号は、フィードバック回路６４を通ってフィードバックされ、加算器６５により入力信号に加算されてから、ローパスフィルタ６１，６２に入力される。
　結局、減算器６３からは、フィードバック信号が加算された入力信号に含まれている、変動分信号が出力される。
　変動検出ブロック６０が変動検出ブロック１０５であれば、変動分信号は、系統電流の有効分Ｉｓｄの変動分である有効分の電流指令Ｉrefdである。
　変動検出ブロック６０が変動検出ブロック１０６であれば、変動分信号は、系統電流の無効分Ｉｓｑの変動分である無効分の電流指令Ｉrefqである。
　変動検出ブロック６０が変動検出ブロック１２３であれば、変動分信号は、周波数信号Ｆの変動分である有効分の電流指令Ｉrefdである。
　変動検出ブロック６０が変動検出ブロック１２４であれば、変動分信号は、振幅信号Ｌの変動分である無効分の電流指令Ｉrefqである。
　実施例１においては、フィードバック回路６４によりフィードバックされるフィードバック信号は、交流出力電流Ｉinvに対応しているため、交流出力電流Ｉinvを入力信号に加算していることと等価になる。
　系統安定化装置２０（電力変換器２２）が電力補償することに起因して、系統連系運転時における系統電流Ｉｓの検出値や、自立運転時における系統電圧Ｖｓの検出値が減少しても、本実施例では、交流出力電流Ｉinvに対応したフィードバック信号を入力信号に加算しているため、前記の減少分をフィードバック信号により補完していることとなる。
　この結果、系統電流Ｉｓの検出値や系統電圧Ｖｓの検出値が減少しても、系統安定化装置２０の制御動作が安定する。
　しかも、系統安定化装置２０から配電系統に送り出される電流、つまり電力変換器２２から出力されフィルタ回路２７にてフィルタリング処理されてから配電系統１０に送り出される出力電流を検出するための電流検出器ＡＡや、ＰＩアンプを用いる必要はない。
　なお、図１に示す実施例１の変動検出ブロック６０の伝達関数は、次式（１）で示される。なお式（２）は遅れ要素の一般式である。
Figure JPOXMLDOC01-appb-M000009
　式（１）から分かるように、変動検出ブロック６０の伝達関数は、微分要素と、ゲイン要素と、遅れ要素に分解できる。そこで、式（１）の遅れ要素と、式（２）の遅れ要素との係数比較をすると、振動係数ζ＝（Ｔ１／Ｔ２）1/2となる。
　時定数Ｔ１は、ノイズ除去用の時定数であるため、非常に小さい値である。一方、時定数Ｔ２は、変動検出する時間を設定するための時定数であるため、通常、時定数Ｔ１よりも大きい値に設計するため、Ｔ２＞＞Ｔ１が成り立つ。
　このようにＴ２＞＞Ｔ１となっているため、次式（３）に示すように、振動係数ζは１よりも小さくなり振動的になる。
Figure JPOXMLDOC01-appb-M000010
　なお前記実施例１は、コンピュータに予め設定した演算処理プログラム（ソフトウエア）を用いて演算することにより、実現することもできる。
　つまり、ソフトウエアを利用した実施例では、変動検出ブロック６０としては、ハードウエアであるコンピュータに、変動検出ブロック６０として必要な演算処理をする演算処理プログラム（ソフトエア）を組み込んだ（設定した）ものとして構成することができる。
　このようなソフトウエアを利用した実施例に係る変動検出ブロック６０では、次のような演算処理を、演算処理プログラムにより演算する。
（１）　演算処理プログラムにより、変動検出ブロック６０の通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、低周波数側の遮断周波数がｆ２として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、値が１／ｆ２となっている変動検出時間を設定するための時定数がＴ２として設定される。
（２）　上記設定が完了後、変動検出ブロック６０は、演算処理プログラムを用いた演算処理により、
（２－１）　変動検出ブロック６０に入力される入力信号と、フィードバック信号を加算し、
（２－２）　加算された入力信号とフィードバック信号を、時定数をＴ１とした一次遅れフィルタ処理して、第１のフィルタ信号を求め、
（２－３）　加算された入力信号とフィードバック信号を、時定数をＴ２とした一次遅れフィルタ処理して、第２のフィルタ信号を求め、
（２－４）　第１のフィルタ信号から第２のフィルタ信号を減算して変動分を求め、変動分を電流指令Ｉrefd，Ｉrefqとして出力すると共に、変動分を前記フィードバック信号としてフィードバックする。
　このようにして、演算処理プログラムを用いた演算処理により求めた、有効電流指令Ｉrefd及び無効電流指令Ｉrefqを出力することができる。
　　図２は、本発明の実施例２に係る変動検出ブロック７０を示す。この変動検出ブロック７０は、系統安定化装置２０の制御部２１（図８参照）に組み込んだ、変動検出ブロック１０５，１０６，１２３，１２４（図９参照）に適用するものである。
　実施例２の変動検出ブロック７０は、実施例１の変動検出ブロック６０を改良したものであり、実施例１の問題、即ち特性が振動的となる問題を解決したものである。
　図２に示すように、この変動検出ブロック７０は、ローパスフィルタ７１と、ローパスフィルタ７２と、減算器７３と、アンプ７４とで構成されている。
　なお、変動検出ブロック７０の通過帯域周波数は、各変動検出ブロック１０５，１０６，１２３，１２４に要求されるフィルタリング特性に応じて決定される。
　また、決定された通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２としている。このため、ノイズ除去用ローパスフィルタ７１は、その遮断周波数をｆ１としており、その時定数をＴ１としている。また、変動検出時間を設定するためのローパスフィルタ７２は、その遮断周波数をｆ２としており、その時定数をＴ２とする。なおｆ１＝１／Ｔ１となっており、ｆ２＝１／Ｔ２となっている。
　更に、設定数αは、後述する式（６）で示す値であり、
　Ｔ３＝Ｔ１×α、Ｔ４＝Ｔ２／αとして設定している。
　ローパスフィルタ７１は、一次遅れ特性を有するフィルタであり、その時定数は、時定数Ｔ３となっている。この時定数Ｔ３は、ノイズ除去を目的として決定した時定数Ｔ１に、設定数αを乗算した値である。
　ローパスフィルタ７２は、一次遅れ特性を有するフィルタであり、その時定数は、時定数Ｔ４となっている。この時定数Ｔ４は、変動検出する時間を設定する目的として決定した時定数Ｔ２を、設定数αで除算した値である。
　両フィルタ７１，７２は、入力信号が入力されると、それぞれのフィルタ特性を利用して、入力信号をフィルタリングする。
　なお、変動検出ブロック７０が変動検出ブロック１０５であれば、入力信号は、系統電流の有効分Ｉｓｄである。
　変動検出ブロック７０が変動検出ブロック１０６であれば、入力信号は、系統電流の無効分Ｉｓｑである。
　変動検出ブロック７０が変動検出ブロック１２３であれば、入力信号は、周波数信号Ｆである。
　変動検出ブロック７０が変動検出ブロック１２４であれば、入力信号は、振幅信号Ｌである。
　減算器７３は、ローパスフィルタ７１から出力された信号から、ローパスフィルタ７２から出力された信号を減算した信号を出力する。
　減算器７３からは、入力信号に含まれている、変動分信号が出力される。
　変動検出ブロック７０が変動検出ブロック１０５であれば、変動分信号は、系統電流の有効分Ｉｓｄの変動分である有効分の電流指令Ｉrefdである。
　変動検出ブロック７０が変動検出ブロック１０６であれば、変動分信号は、系統電流の無効分Ｉｓｑの変動分である無効分の電流指令Ｉrefqである。
　変動検出ブロック７０が変動検出ブロック１２３であれば、変動分信号は、周波数信号Ｆの変動分である有効分の電流指令Ｉrefdである。
　変動検出ブロック７０が変動検出ブロック１２４であれば、変動分信号は、振幅信号Ｌの変動分である無効分の電流指令Ｉrefqである。
　減算器７３から出力される変動分信号は、アンプ７４により増幅される。このアンプ７４のゲインＧは、後述する式（７）で示す値である。
　実施例２おいては、変動分信号をアンプ７４により増幅し、この増幅した信号を有効分の電流指令Ｉrefdまたは無効分の電流指令Ｉrefqとして出力する。
　系統安定化装置２０（電力変換器２２）が電力補償することに起因して、系統連系運転時における系統電流Ｉｓの検出値や、自立運転時における系統電圧Ｖｓの検出値が減少しても、本実施例では、変動分信号をアンプ７４により増幅した信号を、有効分の電流指令Ｉrefdまたは無効分の電流指令Ｉrefqとして出力するため、前記の減少分をアンプ７４により増幅することにより補完していることとなる。
　この結果、系統電流Ｉｓの検出値や系統電圧Ｖｓの検出値が減少しても、系統安定化装置２０の制御動作が安定する。
　しかも、系統安定化装置２０から配電系統に送り出される電流、つまり電力変換器２２から出力されフィルタ回路２７にてフィルタリング処理されてから配電系統１０に送り出される出力電流を検出するための電流検出器ＡＡや、ＰＩアンプを用いる必要はない。
　ここで、変動検出ブロック７０の特性を説明する。
　変動検出ブロック７０の伝達関数は次式（４）で示される。
Figure JPOXMLDOC01-appb-M000011
　式（４）の遅れ要素の振動係数ζは次式（５）で示される。式（５）においてζ≧１となるように設計すれば、振動的でなくなる。
Figure JPOXMLDOC01-appb-M000012
　また設定数αは式（５）を変形することにより、次式（６）として表すことができる。
　ゲインＧは、式（１）のゲインの項と、式（４）のゲインの項を比較することにより、次式（７）として表すことができる。
Figure JPOXMLDOC01-appb-M000013
　変動検出ブロック７０の各フィルタ７１，７２の設計手法としては、式（５）で示すζをζ≧１として、その後に、式（６）（７）を用いて設定数αとゲインＧを決定する。
　このようにすれば、ζ＞１とすることができ、変動検出ブロック７０の特性が振動的でなくなるという特徴を奏する。
　実施例３では、変動検出ブロック７０の構成自体は、実施例２と同じであるが、変動検出ブロック７０の各フィルタ７１，７２の設計方法の手順が異なる。
　実施例３の設計手法では、ゲインＧを先に決定し、その後に設定数αを決定する。このようにすることで、振動係数ζを指標とした設計ではなく、ゲインＧの項を優先した設定が可能となる。
　具体的には、式（１）で示すゲインの項と、式（４）で示すゲインの項の係数比較を行なうと、ゲインＧを先に設定した場合の設定数αは、次式（８）で表される。
Figure JPOXMLDOC01-appb-M000014
 　なお振動係数ζは、実施例２で示した式（５）と同じである。
　なお前記実施例２，３は、コンピュータに予め設定した演算処理プログラム（ソフトウエア）を用いて演算することにより、実現することもできる。
　つまり、ソフトウエアを利用した実施例では、変動検出ブロック７０としては、ハードウエアであるコンピュータに、変動検出ブロック７０として必要な演算処理をする演算処理プログラム（ソフトエア）を組み込んだ（設定した）ものとして構成することができる。
　このようなソフトウエアを利用した実施例に係る変動検出ブロック７０では、次のような演算処理を、演算処理プログラムにより演算する。
（１）　演算処理プログラムにより、変動検出ブロック７０の通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、低周波数側の遮断周波数がｆ２として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、値が１／ｆ２となっている変動検出時間を設定するための時定数がＴ２として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがＧとして設定され、Ｔ１にαを乗算した値がＴ３として設定され、Ｔ２をαで除算した値がＴ４として設定される。
（２）　上記設定が完了後、変動検出ブロック７０は、演算処理プログラムを用いた演算処理により、
（２－１）　変動検出ブロック７０に入力される入力信号を、時定数をＴ３とした一次遅れフィルタ処理して、第１のフィルタ信号を求め、
（２－２）　変動検出ブロック７０に入力される入力信号を、時定数をＴ４とした一次遅れフィルタ処理して、第２のフィルタ信号を求め、
（２－３）　第１のフィルタ信号から第２のフィルタ信号を減算して減算信号を求め、
（２－４）　減算信号にゲインＧを乗算して変動分を求め、この変動分を電流指令Ｉrefd，Ｉrefqとして出力する。
　このようにして、演算処理プログラムを用いた演算処理により求めた、有効電流指令Ｉrefd及び無効電流指令Ｉrefqを出力することができる。
　図３は、本発明の実施例４に係る変動検出ブロック８０を示す。この変動検出ブロック８０は、系統安定化装置２０の制御部２１（図８参照）に組み込んだ、変動検出ブロック１０５，１０６，１２３，１２４（図９参照）に適用するものである。
　図３に示すように、この変動検出ブロック８０は、ローパスフィルタ８１と、リミッタ８２と、遅延回路８３と、第１の減算器８４と、第２の減算器８５と、加算器８６と、アンプ８７とで構成されている。
　なお変動検出ブロック８０の通過帯域周波数は、各変動検出ブロック１０５，１０６，１２３，１２４に要求されるフィルタリング特性に応じて決定される。また、決定された通過帯域周波数の高周波数側の遮断周波数をｆ１、遮断周波数をｆ１としたノイズ除去用ローパスフィルタ８１の時定数をＴ１とする。なおｆ１＝１／Ｔ１となっている。
　更に、設定数αは、前述した式（６）で示す値であり、Ｔ３＝Ｔ１×αとして設定している。
　ローパスフィルタ８１は、一次遅れ特性を有するフィルタであり、その時定数は、Ｔ３となっている。時定数Ｔ３は、ノイズ除去を目的として決定した時定数Ｔ１に、設定数αを乗算した値である。
　ローパスフィルタ８１は、入力信号が入力されると、そのフィルタ特性を利用して、入力信号をフィルタリングする。
　なお、変動検出ブロック８０が変動検出ブロック１０５であれば、入力信号は、系統電流の有効分Ｉｓｄである。
　変動検出ブロック８０が変動検出ブロック１０６であれば、入力信号は、系統電流の無効分Ｉｓｑである。
　変動検出ブロック８０が変動検出ブロック１２３であれば、入力信号は、周波数信号Ｆである。
　変動検出ブロック８０が変動検出ブロック１２４であれば、入力信号は、振幅信号Ｌである。
　リミッタ８２は、±（Ｘ／Ｔ５）Ｔｓとなったリミット特性を有している。
　なお、Ｔ５は、任意の時間に設定したクッション時間であり、Ｔｓは１サンプル周期であり、Ｘはリミット値である。
　このリミッタ８２は、１サンプル周期Ｔｓあたりの変化量を制限するものである。リミッタ８２は、リミッタ８２に入力される信号の信号値が、＋Ｘ（上限のリミット値）と－Ｘ（下限のリミット値）の間の値であるときには、その信号の信号値をそのまま保持して出力し、リミッタ８２に入力される信号の信号値が、＋Ｘ（上限のリミット値）以上である場合には、所定の時間は値が一定の傾きで増加し、その後は値を＋Ｘに制限し、リミッタ８２に入力される信号の信号値が、－Ｘ（下限のリミット値）以下である場合には、所定の時間は値が一定の傾きで減少し、その後は値を－Ｘに制限する。
　遅延回路８３は、入力された信号を１サンプル周期Ｔｓだけ遅延させて出力する特性を有している。この遅延回路８３は、例えば、Ｚ-1となった特性を有するＺ変換回路などにより構成することができる。
　減算器８４は、一次遅れ特性のフィルタ８１から出力された信号から、遅延回路８３から出力された信号を減算して、減算した信号をリミッタ８２に送る。
　つまり、遅延回路８３の出力信号を、リミッタ８２の前段で負帰還している。
　加算器８６は、リミッタ８２から出力された信号と、遅延回路８３から出力された信号とを加算して出力する。
　つまり、遅延回路８３の出力信号を、リミッタ８２の後段で正帰還している。
　遅延回路８３は、加算器から出力された信号を、１サンプル周期Ｔｓだけ遅延させて出力している。
　このように、遅延回路８３から出力された信号を、リミッタ８２の前段で負帰還し、リミッタ８３の後段で正帰還しているため、信号状態は次のようになる。
　減算器８４の出力は、「現在のサンプル値－１サンプル周期前のリミッタ処理後の値」となる。したがって、フィルタ８１から減算器８４に入力される信号値が、＋Ｘ以下で－Ｘ以上である場合には、リミッタ８２から出力される信号値は０となる。一方、フィルタ８１から減算器８４に入力される信号値が、＋Ｘ以上または－Ｘ以下である場合には、リミッタ８２から出力される信号値はリミット値（＋Ｘ、－Ｘ）を越えた分の値となる。
　加算器８６の出力は、「リミッタの出力＋１サンプル周期前のリミッタ処理後の値」となる。
　減算器８５は、一次遅れ特性のローパスフィルタ８１から出力された信号から、加算器８６から出力された信号を減算して出力する。この減算器８５からは、入力信号に含まれている、変動分信号が出力される。
　変動検出ブロック８０が変動検出ブロック１０５であれば、変動分信号は、系統電流の有効分Ｉｓｄの変動分である有効分の電流指令Ｉrefdである。
　変動検出ブロック８０が変動検出ブロック１０６であれば、変動分信号は、系統電流の無効分Ｉｓｑの変動分である無効分の電流指令Ｉrefqである。
　変動検出ブロック８０が変動検出ブロック１２３であれば、変動分信号は、周波数信号Ｆの変動分である有効分の電流指令Ｉrefdである。
　変動検出ブロック８０が変動検出ブロック１２４であれば、変動分信号は、振幅信号Ｌの変動分である無効分の電流指令Ｉrefqである。
　減算器８５から出力される変動分信号は、アンプ８７により増幅される。このアンプ８７のゲインＧは、前述した式（７）で示す値である。
　実施例４においては、変動分信号をアンプ８７により増幅し、この増幅した信号を有効分の電流指令Ｉrefdまたは無効分の電流指令Ｉrefqとして出力する。
　系統安定化装置２０（電力変換器２２）が電力補償することに起因して、系統連系運転時における系統電流Ｉｓの検出値や、自立運転時における系統電圧Ｖｓの検出値が減少しても、本実施例では、変動分信号をアンプ８７により増幅した信号を、有効分の電流指令Ｉrefdまたは無効分の電流指令Ｉrefqとして出力するため、前記の減少分をアンプ８７により増幅することにより補完していることとなる。
　この結果、系統電流Ｉｓの検出値や系統電圧Ｖｓの検出値が減少しても、系統安定化装置２０の制御動作が安定する。
　しかも、系統安定化装置２０から配電系統に送り出される電流、つまり電力変換器２２から出力されフィルタ回路２７にてフィルタリング処理されてから配電系統１０に送り出される出力電流を検出するための電流検出器ＡＡや、ＰＩアンプを用いる必要はない。
　なお変動検出ブロック８０のフィルタ８１の設計手法としては、式（５）で示すζを、ζ≧１として、その後に、式（６）（７）を用いて設定数αとゲインＧを決定する。
　このようにすれば、ζ＞１とすることができ、変動検出ブロック８０の特性が振動的でなくなるという特徴を奏する。
　ここで図３に示す変動検出ブロック８０と、図２に示す変動検出ブロック７０の信号特性を、図４を参照して説明する。
　例えば、図４（ａ）に示すようなステップ状の信号が変動検出ブロック７０，８０に入力された場合を説明する。
　この場合、図２に示す変動検出ブロック７０では、ローパスフィルタ７２の出力波形は図４（ｂ）のようになり、アンプ７４の出力波形は図４（ｃ）のようになる。
　一方、図３に示す変動検出ブロック８０では、加算器８６の出力波形は図４（ｄ）のようになり、アンプ８７の出力波形は図４（ｄ）のようになる。
　このように、図４（ｂ）～図４（ｅ）を比較すると、ほぼ同等な動作が行われていることがわかる。
　次に、図３に示す変動検出ブロック８０と、図２に示す変動検出ブロック７０の演算負荷を、図５と図６を参照して説明する。
　図２に示す変動検出ブロック７０のローパスフィルタ７２を、ＩＩＲ（Infinite Impulse Response）フィルタで実現すると、図５のようになる。図５から分かるように、ローパスフィルタ７２をＩＩＲフィルタで実現すると、乗算が３回、加算が２回、遅延が１回の演算が必要になる。
　一方、図３に示す変動検出ブロック８０のうち、リミッタ８２，遅延回路８３，減算器８４，加算器８６の部分（つまりクッション部）を、ＩＩＲフィルタで実現すると、図６のようになる。図６から分かるように、このクッション部をＩＩＲフィルタで実現すると、乗算が０回、加算が２回、遅延が１回の演算が必要になる。
　かかる見地からみて、図３に示す変動検出ブロック８０の演算負荷は、図２に示す変動ブロック７０の演算負荷に比べて軽いことが分かる。
　実施例５では、変動検出ブロック８０の構成自体は、実施例４と同じであるが、変動検出ブロック８０のフィルタ８１の設計方法の手順が異なる。
　実施例５の設計手法では、ゲインＧを先に決定し、その後に設定数αを決定する。このようにすることで、振動係数ζを指標とした設計ではなく、ゲインＧの項を優先した設定が可能となる。
　具体的には、式（１）で示すゲインの項と、式（４）で示すゲインの項の係数比較を行なうと、ゲインＧを先に設定した場合の設定数αは、前述した式（８）で表される。
　なお振動係数ζは、前述した式（５）と同じである。
　なお前記実施例４，５は、コンピュータに予め設定した演算処理プログラム（ソフトウエア）を用いて演算することにより、実現することもできる。
　つまり、ソフトウエアを利用した実施例では、変動検出ブロック８０としては、ハードウエアであるコンピュータに、変動検出ブロック８０として必要な演算処理をする演算処理プログラム（ソフトエア）を組み込んだ（設定した）ものとして構成することができる。
　このようなソフトウエアを利用した実施例に係る変動検出ブロック８０では、次のような演算処理を、演算処理プログラムにより演算する。
（１）演算処理プログラムにより、変動検出ブロック８０の通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがＧとして設定され、Ｔ１にαを乗算した値がＴ３として設定され、任意の時間に設定したクッション時間がＴ５として設定され、１サンプル周期がＴｓとして設定され、リミット値がＸとして設定される。
（２）　上記設定が完了後、変動検出ブロック８０は、演算処理プログラムを用いた演算処理により、
（２－１）　変動検出ブロック８０に入力される入力信号を、時定数をＴ３とした一次遅れフィルタ処理して、フィルタ信号を求め、
（２－２）　フィルタ信号から遅延信号を減算して第１の減算信号を求め、
（２－３）　第１の減算信号を、±（Ｘ／Ｔ５）Ｔｓとなったリミット特性によりリミット処理して、リミット信号を求め、
（２－４）　リミット信号と遅延信号を加算して加算信号を求め、
（２－５）　加算信号を１サンプル周期Ｔｓだけ遅延させて、前記遅延信号とし、
（２－６）　フィルタ信号から加算信号を減算して第２の減算信号求め、
（２－７）　第２の減算信号に、ゲインＧを乗算して変動分を求め、この変動分を電流指令Ｉrefd，Ｉrefqとして出力する。
　このようにして、演算処理プログラムを用いた演算処理により求めた、有効電流指令Ｉrefd及び無効電流指令Ｉrefqを出力することができる。
　１　電力系統、２　遮断器、１０　配電系統、１１　分散電源、１２　負荷、２０　系統安定化装置、２１　制御部、２２　電力変換器、２３　直流充電部、２４，２６　電流検出器、２５　電圧検出器、６０，７０，８０　変動検出ブロック、１０５，１０６，１２３，１２４　変動検出ブロック

Claims (8)

  1. 　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
    　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
    　前記制御部は、
    　前記電力系統が正常であるときには、
    　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
    　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　前記電力系統に異常が発生したときには、
    　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
    　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　しかも、第１から第４の変動検出ブロックは、
    　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、遮断周波数をｆ２とした変動検出時間を設定するためのローパスフィルタの時定数をＴ２としたときに、時定数をＴ１とする一次遅れ特性の第１のフィルタと、時定数をＴ２とする一次遅れ特性の第２のフィルタと、第１のフィルタから出力された信号と第２のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力を第１及び第２のフィルタにフィードバックするフィードバック回路とで構成されていることを特徴とする、
    　ことを特徴とする系統安定化装置。
  2. 　請求項１に記載の系統安定化装置において、
    　前記第１から第４の変動検出ブロックには、
    　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、低周波数側の遮断周波数がｆ２として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、値が１／ｆ２となっている変動検出時間を設定するための時定数がＴ２として設定されており、
    　前記第１から第４の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
    　当該変動検出ブロックに入力される入力信号と、フィードバック信号を加算し、
    　加算された入力信号とフィードバック信号を、時定数をＴ１とした一次遅れフィルタ処理して、第１のフィルタ信号を求め、
    　加算された入力信号とフィードバック信号を、時定数をＴ２とした一次遅れフィルタ処理して、第２のフィルタ信号を求め、
    　第１のフィルタ信号から第２のフィルタ信号を減算して変動分を求め、前記変動分を電流指令として出力すると共に、前記変動分を前記フィードバック信号としてフィードバックする、
    　ことを特徴とする系統安定化装置。
  3. 　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
    　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
    　前記制御部は、
    　前記電力系統が正常であるときには、
    　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
    　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　前記電力系統に異常が発生したときには、
    　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
    　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　しかも、第１から第４の変動検出ブロックは、
    　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、遮断周波数をｆ２とした変動検出時間を設定するためのローパスフィルタの時定数をＴ２、ζを振動係数、αを設定数、Ｇをゲイン、Ｔ１にαを乗算した値をＴ３、Ｔ２をαで除算した値をＴ４としたときに、時定数をＴ３とする一次遅れ特性の第１のフィルタと、時定数をＴ４とする一次遅れ特性の第２のフィルタと、第１のフィルタから出力された信号と第２のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力にゲインＧを乗算して出力するアンプとで構成され、
    　しかも、式（０１）で示すζを１以上の値に設定して、式（０１），（０２），（０３）を用いて、設定値αとゲインＧが設定されていることを特徴とする、
    　ことを特徴とする系統安定化装置。
    Figure JPOXMLDOC01-appb-M000001
  4. 　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
    　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
    　前記制御部は、
    　前記電力系統が正常であるときには、
    　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
    　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　前記電力系統に異常が発生したときには、
    　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
    　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　しかも、第１から第４の変動検出ブロックは、
    　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、低周波数側の遮断周波数をｆ２、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、遮断周波数をｆ２とした変動検出時間を設定するためのローパスフィルタの時定数をＴ２、ζを振動係数、αを設定数、Ｇをゲイン、Ｔ１にαを乗算した値をＴ３、Ｔ２をαで除算した値をＴ４としたときに、時定数をＴ３とする一次遅れ特性の第１のフィルタと、時定数をＴ４とする一次遅れ特性の第２のフィルタと、第１のフィルタから出力された信号と第２のフィルタから出力された信号を減算して出力する減算器と、この減算器の出力にゲインＧを乗算して出力するアンプとで構成され、
    　しかも、ゲインＧを任意の値に設定して、式（０４）を用いて、設定値αが設定されていることを特徴とする、
    　ことを特徴とする系統安定化装置。
    Figure JPOXMLDOC01-appb-M000002
  5. 　請求項３または請求項４に記載の系統安定化装置において、
    　前記第１から第４の変動検出ブロックには、
    　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、低周波数側の遮断周波数がｆ２として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、値が１／ｆ２となっている変動検出時間を設定するための時定数がＴ２として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがＧとして設定され、Ｔ１にαを乗算した値がＴ３として設定され、Ｔ２をαで除算した値がＴ４として設定されており、
    　前記第１から第４の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
    　当該変動検出ブロックに入力される入力信号を、時定数をＴ３とした一次遅れフィルタ処理して、第１のフィルタ信号を求め、
    　当該変動検出ブロックに入力される入力信号を、時定数をＴ４とした一次遅れフィルタ処理して、第２のフィルタ信号を求め、
    　第１のフィルタ信号から第２のフィルタ信号を減算して減算信号を求め、
    　前記減算信号にゲインＧを乗算して変動分を求め、この変動分を電流指令として出力する、
    　ことを特徴とする系統安定化装置。
  6. 　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
    　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
    　前記制御部は、
    　前記電力系統が正常であるときには、
    　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
    　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　前記電力系統に異常が発生したときには、
    　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
    　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　しかも、第１から第４の変動検出ブロックは、
    　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、ζを振動係数、αを設定数、Ｇをゲイン、Ｔ１にαを乗算した値をＴ３、任意の時間に設定したクッション時間をＴ５、１サンプル周期をＴｓ、Ｘをリミット値としたときに、
    　時定数をＴ３とする一次遅れ特性のフィルタと、±（Ｘ／Ｔ５）Ｔｓとなったリミット特性を有するリミッタと、入力された信号を１サンプル周期Ｔｓだけ遅延させて出力する遅延回路と、第１の減算器と、第２の減算器と、加算器と、アンプとを有し
    　前記第１の減算器は、前記一次遅れ特性のフィルタから出力された信号と前記遅延回路から出力された信号とを減算して前記リミッタに送り、
    　前記加算器は、前記リミッタから出力された信号と前記遅延回路から出力された信号とを加算して出力し、
    　前記遅延回路は、前記加算器から出力された信号を１サンプル周期Ｔｓだけ遅延させて出力し、
    　前記第２の減算器は、前記一次遅れ特性のフィルタから出力された信号と前記加算器から出力された信号とを減算して前記アンプに出力し、
    　前記アンプは前記加算器の出力にゲインＧを乗算して出力し、
    　しかも、式（０１）で示すζを１以上の値に設定して、式（０１），（０２），（０３）を用いて、設定値αとゲインＧが設定されていることを特徴とする、
    　ことを特徴とする系統安定化装置。
    Figure JPOXMLDOC01-appb-M000003
  7. 　電力系統が正常であるときには前記電力系統に接続され、前記電力系統に異常が発生したときには前記電力系統から遮断され、しかも分散電源と負荷が接続された配電系統に備えられる系統安定化装置であって、
    　前記系統安定化装置は、制御部と、前記制御部から送られてくるゲート信号に応じて順変換動作と逆変換動作をする電力変換器を有し、
    　前記制御部は、
    　前記電力系統が正常であるときには、
    　前記電力系統から前記配電系統に流入する系統電流から、系統電流の有効分と系統電流の無効分を求め、
    　第１の変動検出ブロックにより前記系統電流の有効分に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第２の変動検出ブロックにより前記系統電流の無効分に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　前記電力系統に異常が発生したときには、
    　前記配電系統の系統電圧から、系統電圧の周波数を示す周波数信号と系統電圧の振幅を示す振幅信号を求め、
    　第３の変動検出ブロックにより前記周波数信号に含まれる変動分を求めて、この変動分を有効分の電流指令とし、
    　第４の変動検出ブロックにより前記振幅信号に含まれる変動分を求めて、この変動分を無効分の電流指令とし、
    　更に、前記電力変換器から出力される交流出力電流から、交流出力電流の有効分と交流出力電流の無効分を求め、
    　前記有効分の電流指令と前記交流出力電流の有効分との偏差である有効分の電流偏差を零とし、且つ、前記無効分の電流指令と前記交流出力電流の無効分との偏差である無効分の電流偏差を零とするゲート信号を出力し、
    　しかも、第１から第４の変動検出ブロックは、
    　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数をｆ１、遮断周波数をｆ１としたノイズ除去用ローパスフィルタの時定数をＴ１、ζを振動係数、αを設定数、Ｇをゲイン、Ｔ１にαを乗算した値をＴ３、任意の時間に設定したクッション時間をＴ５、１サンプル周期をＴｓ、Ｘをリミット値としたときに、
    　時定数をＴ３とする一次遅れ特性のフィルタと、±（Ｘ／Ｔ５）Ｔｓとなったリミット特性を有するリミッタと、入力された信号を１サンプル周期Ｔｓだけ遅延させて出力する遅延回路と、第１の減算器と、第２の減算器と、加算器と、アンプとを有し
    　前記第１の減算器は、前記一次遅れ特性のフィルタから出力された信号と前記遅延回路から出力された信号とを減算して前記リミッタに送り、
    　前記加算器は、前記リミッタから出力された信号と前記遅延回路から出力された信号とを加算して出力し、
    　前記遅延回路は、前記加算器から出力された信号を１サンプル周期Ｔｓだけ遅延させて出力し、
    　前記第２の減算器は、前記一次遅れ特性のフィルタから出力された信号と前記加算器から出力された信号とを減算して前記アンプに出力し、
    　前記アンプは前記加算器の出力にゲインＧを乗算して出力し、
    　しかも、ゲインＧを任意の値に設定して、式（０４）を用いて、設定値αが設定されている、
    　ことを特徴とする系統安定化装置。
    Figure JPOXMLDOC01-appb-M000004
  8. 　請求項６または請求項７に記載の系統安定化装置において、
    　前記第１から第４の変動検出ブロックには、
    　当該変動検出ブロックの通過帯域周波数の高周波数側の遮断周波数がｆ１として設定され、値が１／ｆ１となっているノイズ除去用の時定数がＴ１として設定され、振動係数がζとして設定され、設定数がαとして設定され、ゲインがＧとして設定され、Ｔ１にαを乗算した値がＴ３として設定され、任意の時間に設定したクッション時間がＴ５として設定され、１サンプル周期がＴｓとして設定され、リミット値がＸとして設定されており、
    　前記第１から第４の変動検出ブロックは、演算処理プログラムを用いた演算処理により、
    　当該変動検出ブロックに入力される入力信号を、時定数をＴ３とした一次遅れフィルタ処理して、フィルタ信号を求め、
    　前記フィルタ信号から遅延信号を減算して第１の減算信号を求め、
    　前記第１の減算信号を、±（Ｘ／Ｔ５）Ｔｓとなったリミット特性によりリミット処理して、リミット信号を求め、
    　前記リミット信号と遅延信号を加算して加算信号を求め、
    　前記加算信号を１サンプル周期Ｔｓだけ遅延させて、前記遅延信号とし、
    　前記フィルタ信号から前記加算信号を減算して第２の減算信号求め、
    　前記第２の減算信号に、ゲインＧを乗算して変動分を求め、この変動分を電流指令として出力する、
    　ことを特徴とする系統安定化装置。
PCT/JP2009/057340 2008-04-11 2009-04-10 系統安定化装置 WO2009125834A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010507279A JP5062325B2 (ja) 2008-04-11 2009-04-10 系統安定化装置
US12/934,623 US8527106B2 (en) 2008-04-11 2009-04-10 System stabilization device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-103037 2008-04-11
JP2008103037 2008-04-11

Publications (1)

Publication Number Publication Date
WO2009125834A1 true WO2009125834A1 (ja) 2009-10-15

Family

ID=41161965

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/057340 WO2009125834A1 (ja) 2008-04-11 2009-04-10 系統安定化装置

Country Status (3)

Country Link
US (1) US8527106B2 (ja)
JP (1) JP5062325B2 (ja)
WO (1) WO2009125834A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014042409A (ja) * 2012-08-23 2014-03-06 Daihen Corp 電力動揺成分出力抑制装置
KR101769795B1 (ko) 2016-11-30 2017-09-05 인천대학교 산학협력단 마이크로그리드에서 와전류 손실 감소를 위한 초전도 전력 저장 시스템 및 그 제어 방법
EP3241262B1 (en) * 2014-12-30 2020-08-19 Flexgen Power Systems, Inc. Transient power stabilization device with active and reactive power control

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5843956B2 (ja) 2012-03-19 2016-01-13 三菱電機株式会社 系統安定化装置
DK2945245T3 (en) * 2014-05-16 2018-11-05 Siemens Ag Method and device for reducing voltage fluctuations in a supply network
JP6335641B2 (ja) 2014-05-23 2018-05-30 三菱電機株式会社 単独系統向け周波数安定化装置
US9919814B2 (en) 2015-02-26 2018-03-20 Spire Global, Inc. System and method for power distribution in a autonomous modular system
US10054686B2 (en) 2015-12-31 2018-08-21 Spire Global, Inc. System and method for remote satellite and ground station constellation management
EP3485552B1 (de) * 2016-09-02 2020-10-28 Siemens Aktiengesellschaft Einrichtung zur dynamischen stabilisierung der netzfrequenz eines verbundnetzes zur elektrischen energieversorgung
JP7161398B2 (ja) * 2018-12-27 2022-10-26 川崎重工業株式会社 電力変換装置
CN111864800B (zh) * 2020-08-10 2022-05-13 华中科技大学 基于变换器并网装备的多尺度惯量控制方法及附加控制器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121599A (ja) * 1995-10-24 1997-05-06 Meidensha Corp 自動電圧調整装置
JP2001286062A (ja) * 2000-03-31 2001-10-12 Nissin Electric Co Ltd 系統安定化装置およびその制御方法
JP2008043151A (ja) * 2006-08-10 2008-02-21 Meidensha Corp 瞬低補償装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335437A (en) * 1980-04-15 1982-06-15 Westinghouse Electric Corp. Circuit interrupter with energy management functions
JPS60173605A (ja) * 1984-02-03 1985-09-07 Canon Inc 電子機器
US4855922A (en) * 1987-03-20 1989-08-08 Scientific-Atlanta, Inc. Apparatus and method for monitoring an energy management system
JPH1014251A (ja) 1996-06-27 1998-01-16 Fuji Electric Co Ltd 無停電電源装置の制御回路
US5835321A (en) * 1996-08-02 1998-11-10 Eaton Corporation Arc fault detection apparatus and circuit breaker incorporating same
AU2002212993A1 (en) * 2000-09-28 2002-04-08 Youtility Inc Local area grid for distributed power
US6745095B1 (en) * 2000-10-04 2004-06-01 Applied Materials, Inc. Detection of process endpoint through monitoring fluctuation of output data
US6670721B2 (en) * 2001-07-10 2003-12-30 Abb Ab System, method, rotating machine and computer program product for enhancing electric power produced by renewable facilities
GB0218452D0 (en) * 2002-08-08 2002-09-18 Lal Depak Energy consumption monitoring
US7116010B2 (en) * 2002-09-17 2006-10-03 Wisconsin Alumni Research Foundation Control of small distributed energy resources
CN100338869C (zh) * 2002-11-15 2007-09-19 轻风株式会社 风力发电装置
JP4102278B2 (ja) * 2003-03-19 2008-06-18 三菱電機株式会社 風力発電システム
US7233129B2 (en) * 2003-05-07 2007-06-19 Clipper Windpower Technology, Inc. Generator with utility fault ride-through capability
US7239044B1 (en) * 2004-12-09 2007-07-03 Sandia Corporation Enhanced distributed energy resource system
DE102006022266A1 (de) * 2005-11-04 2007-05-10 Daubner & Stommel GbR Bau-Werk-Planung (vertretungsberechtigter Gesellschafter: Matthias Stommel, 27777 Ganderkesee) Windenergieanlage
US7345373B2 (en) * 2005-11-29 2008-03-18 General Electric Company System and method for utility and wind turbine control
JP4764982B2 (ja) * 2006-05-09 2011-09-07 富士電機株式会社 電力貯蔵装置を用いた電力安定化システム
JP2009033892A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 独立電源システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121599A (ja) * 1995-10-24 1997-05-06 Meidensha Corp 自動電圧調整装置
JP2001286062A (ja) * 2000-03-31 2001-10-12 Nissin Electric Co Ltd 系統安定化装置およびその制御方法
JP2008043151A (ja) * 2006-08-10 2008-02-21 Meidensha Corp 瞬低補償装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014042409A (ja) * 2012-08-23 2014-03-06 Daihen Corp 電力動揺成分出力抑制装置
EP3241262B1 (en) * 2014-12-30 2020-08-19 Flexgen Power Systems, Inc. Transient power stabilization device with active and reactive power control
KR101769795B1 (ko) 2016-11-30 2017-09-05 인천대학교 산학협력단 마이크로그리드에서 와전류 손실 감소를 위한 초전도 전력 저장 시스템 및 그 제어 방법

Also Published As

Publication number Publication date
JP5062325B2 (ja) 2012-10-31
US8527106B2 (en) 2013-09-03
JPWO2009125834A1 (ja) 2011-08-04
US20110098866A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
JP5062325B2 (ja) 系統安定化装置
JP5218554B2 (ja) 系統安定化装置
KR101120367B1 (ko) 전력 제어 시스템의 단독 운전 방지 장치 및 방법
JP5003819B2 (ja) 系統安定化装置
JP5141764B2 (ja) 系統安定化装置
US20190089279A1 (en) Power generation system, system for suppressing sub-synchronous oscillation and method for controlling operation of power system
Jacob et al. A review of active power filters in power system applications
KR101562848B1 (ko) 능동댐핑기반 반복제어기법을 이용한 무정전전원장치 제어 방법
JP5077431B2 (ja) 系統安定化装置
JP2015070654A (ja) インバータ回路を制御する制御回路、当該制御回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、制御方法
JP5239767B2 (ja) 系統安定化装置
CN112103970A (zh) 一种并网变流器间谐波振荡抑制方法及装置
JP4777914B2 (ja) 三相電圧型交直変換装置
JP2009100618A (ja) 無停電電源装置
JP5629613B2 (ja) 自励式無効電力補償装置の制御装置
JP4989499B2 (ja) 電力変換装置
JP6204112B2 (ja) インバータ回路を停止させる停止回路、当該停止回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、停止方法
JP6196525B2 (ja) インバータ回路を制御する制御回路、当該制御回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、制御方法
Shukl et al. Power Quality improvement using multilayer gamma filter based control for DSTATCOM under nonideal distribution system
JP5121514B2 (ja) 逆相制御による過電圧抑制制御方式
Sharma et al. A robust Adaline based control of shunt active power filter without load and filter current measurement
Ribeiro et al. A robust control strategy for regulating dc-link voltage of active power filter without load current measurements
JPH07104740B2 (ja) 無効電力補償装置の制御装置
JPH07212976A (ja) 電圧変動対策装置の制御装置
JPH0944262A (ja) 自励式無効電力補償装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09729718

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010507279

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12934623

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09729718

Country of ref document: EP

Kind code of ref document: A1