WO2009115630A1 - Metodo de fabricacion de dispositivos rb-igbt - Google Patents

Metodo de fabricacion de dispositivos rb-igbt Download PDF

Info

Publication number
WO2009115630A1
WO2009115630A1 PCT/ES2009/070043 ES2009070043W WO2009115630A1 WO 2009115630 A1 WO2009115630 A1 WO 2009115630A1 ES 2009070043 W ES2009070043 W ES 2009070043W WO 2009115630 A1 WO2009115630 A1 WO 2009115630A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
igbt
polycrystalline silicon
manufacturing
oxide
Prior art date
Application number
PCT/ES2009/070043
Other languages
English (en)
French (fr)
Inventor
Miquel Vellvehi Hernandez
Xavier Jorda Sanuy
José Luis GALVEZ SANCHEZ
Philippe Godignon
Xavier PERPIÑA GIRIBET
Original Assignee
Consejo Superior De Investigaciones Cientificas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior De Investigaciones Cientificas filed Critical Consejo Superior De Investigaciones Cientificas
Publication of WO2009115630A1 publication Critical patent/WO2009115630A1/es

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage

Definitions

  • IGBT Insulated Gate Bipolar Transistor
  • RB-IGBT Reverse Blocking IGBT
  • the RB-IGBT behaves like a controllable switch that allows the passage of current in one direction (unidirectional in current) and the blocking of voltage in both directions.
  • the typical power circuits in which this type of device is required are the power inverters, the resonant converters used in different applications, the series protection circuits in AC lines and in the bidirectional switches basically used in matrix converters.
  • the considerable development that matrix converters are experiencing in recent years represents, perhaps, the main current application of RB-IGBT [PW Wheeler, J. Rodr ⁇ guez, JC Clare, L. Empringham, A. Weinstein. "Matrix Converters: A Technology Review”. IEEE Trans. on Industrial Electronics, VoI. 49, No. 2, April 2002, p. 276-288].
  • renewable energy wind, photovoltaic or fuel cells
  • variable speed drives for the control of alternating motors (in transport, elevators, cranes, presses, process industry, etc. ); converters for underwater and high temperature applications; converters for sensitive environments (hospitals, calculation centers, etc.), drives in aerospace applications (eg the control of the ailerons of civil aircraft), etc.
  • the live tension Ia supports the P-well / epitaxied layer junction and the reverse tension the epitaxy / substrate junction as detailed in Fig. 1 (a) where the area of the termination of a conventional IGBT device.
  • the end of the epitaxed layer / substrate junction that supports the inverse tension is left in the air with which the voltage that it can withstand is very low due to the high electric field that is generated on said surface producing high leakage currents
  • the epitaxiated layer / substrate junction is extended vertically with a P-type region that reaches the upper surface passivated of the component.
  • MESA type insulation consists of making two type engravings
  • the diffusion insulation consists in defining a diffusion type P in the region of the cutting line Io deep enough to reach the substrate as can be seen in Fig. 2.
  • This technique requires a diffusion process at extremely high temperatures (> 1250 ° C) and a subsequent heat treatment Io long enough to get deep diffusions to reach the P-type substrate [T. Naito, M. Takei, M. Nemoto, T. Hayashi and K. Ueno. "1200 V Reverse Blocking IGBT with low loss for Matrix Converter". Proceedings of 16th International Symposium on Power Semiconductor Devices & ICs (ISPSD'04). June 2004, Kitakyushu (Japan). H.Takahashi, M. Kaneda and T. Minato.
  • a trench is understood as a well made in the silicon wafer by means of an appropriate engraving technique.
  • the total area of the required chip is smaller, due to the fact that the width of the isolation trench is around 15 ⁇ m.
  • standard thermal processes are required and there is no limitation on the thickness of the wafers.
  • this technique consists in defining two trenches of about 15 ⁇ m wide, on both sides of the cutting line and depth depending on the required blocking capacity (thickness of the epitaxied layer) . In this sense, for a voltage of 600V, a depth of the order of 110 ⁇ m is required. and for a voltage of 1200V this value increases to values greater than 200 ⁇ m.
  • said trenches must be uniformly impurified type P in all the walls and subsequently filled with polycrystalline silicon.
  • the technique used for impurification in the only bibliographic reference that has been found is that of ionic implantation [N. Tokuda, M. Kaneda and T. Minato. "An ultra-small isolation area of 600V class Reverse Blocking IGBT with Deep Trench Isolation process (TI-RB-IGBT)". Proceedings of 16th International Symposium on Power Semiconductor Devices & ICs (ISPSD'04). June 2004, Kitakyushu (Japan)].
  • the method of manufacturing IGBT devices presented in this invention patent constitutes a reduction in both starting material and a reduction in process time.
  • the following section will detail the manufacturing process that aims to integrate silicon IGBT devices with reverse locking capability.
  • the invention proposed in this patent defines a manufacturing process for the manufacture of RB-IGBT devices. This process consists of two parts: a first one where the isolation of the periphery of the device is carried out by means of an impurified trench with solid source and a second one, where the conventional IGBT structure that is isolated by means of the trench is defined, will provide the device with blocking capacity in reverse
  • the practical realization of the RB-IGBT devices implies, first, to have a standard technological process for the manufacture of conventional IGBT structures based on a double diffusion process. Secondly, in order to provide the IGBT with the capacity to block in reverse, an additional technological process is required prior to the definition of the conventional IGBT structure whose main objective is the protection of the periphery of the device. To date, this process resulted in a considerable increase in the silicon surface when the MESA type or deep diffusion engraving option was chosen, or in a complicated and expensive ion implantation process (necessary to introduce the device into necessary impurities), if the option of insulating the periphery by trenches is considered.
  • the latter trench insulation technique has been chosen but improving and simplifying the impurification process of the walls thereof.
  • the fact of using the trench isolation technique is basically due to two reasons: the first refers to the advantages mentioned in the previous section (State of the Art) compared to other procedures, and, secondly, to the viability of performing said process with standard engraving equipment available in most of the current microelectronic manufacturing cleanrooms.
  • the use of this particular technique will imply, in practical terms, a considerable decrease in the area of silicon to be used, and, also, the costs of carrying out the trench impurification, compared with those existing to date. .
  • RB-IGBT consists of two clearly differentiated parts: a first one where the isolation of the IGBT device is carried out by trench and a second part where the conventional IGBT structure is integrated.
  • Fig. 3 the block diagram of the manufacturing process of the RB-IGBT structures is shown.
  • the main objective of the present invention is based on the definition of trenches deep in silicon, its impurification and subsequent filling with polycrystalline silicon. As mentioned previously, this process is necessary for the isolation of IGBT structures that provide them with the ability to block in reverse.
  • the first step consists in the definition of the deep trench. Said trench will have a depth greater than the thickness of the epitaxed layer type N so that it will contact the passivated upper part of the device with the type P substrate as can be seen in Fig. 1.
  • said trench should be uniformly impurified in The whole of Ia surface of the walls. For this reason, in this patent of invention an introduction process of the impurity atoms is proposed, in the trench, by means of a solid source.
  • one of the parameters that will define the maximum width of the trench will be the maximum thickness of the polycrystalline silicon layer that can be deposited for subsequent filling.
  • the process of impurification of the trench by means of a solid source basically consists of placing the wafers with impurities of BN (boron nitride) between the process wafers and performing, based on the technological simulations that have been previously carried out of those obtained the peaks and depths of the impurified one, an oxidation at 1250 0 C for 20 minutes, followed by a pickling of the grown oxide.
  • the final result of this stage is the obtaining of a uniform impurification of the walls of the trenches.
  • the process also requires additional stages of oxidation and pickling to guarantee a good quality of the surface of the walls of the trench.
  • the main advantage of this technique is that it is a standard process of any White Room with CMOS technology (diffusion and annealing furnaces with controlled atmosphere) that allows to obtain a good repeatability and uniformity in the impurified, in terms of depth and concentration levels.
  • CMOS technology diffusion and annealing furnaces with controlled atmosphere
  • the set-up of said process is not as critical as in the case of ionic implantation and the equipment used is much less expensive than in the case of ionic implants.
  • the thickness of polycrystalline silicon necessary to fill the trench is deposited.
  • the standard manufacturing process of the IGBT structures begins. This process is based on a standard double diffusion VDMOS / IGBT structure manufacturing process.
  • Said conventional IGBT structures are formed by a certain number of basic cells in parallel and which will determine the current capacity of the device. Furthermore, in order for the device to support the desired breaking voltage, it will be necessary to integrate a suitable termination (floating guard rings). Said termination can be seen in Fig. 1 (element 12).
  • a thermal oxide is created that will act as the initial field oxide. Then, through a standard photolithographic process of deposit and resin development, the field oxide is taxed in certain areas so that some windows are defined that will serve us to implant through them dopant species type P, in this case boron with a high concentration, which will form the deep P + wells of the basic cells. To the At the same time, by means of this implantation, the floating guard rings of the termination of the device, necessary to withstand the required breaking voltage, are defined. Once the resin has been stripped, a thermal oxide is grown again that together with the oxide grown above, we will obtain a final thickness of the field oxide of around 7500 A.
  • dopant species type P in this case boron with a high concentration
  • the active area of the device is defined through a new process photolithographic recording the field oxide.
  • a thermal oxidation in the range of 900-1000 0 C, will define the gate oxide, whose thickness, together with the density of impurities of the well P that will be defined later, will be the parameters that determine the threshold voltage of the manufactured device.
  • the polycrystalline silicon is deposited, which will act as the door metal.
  • a process of impurification of polycrystalline silicon with POCI 3 is carried out .
  • the polycrystalline silicon is taxed and an implantation with Boron impurities is performed to define the well P of the basic cell, thus acting the polycrystalline silicon as an implantation mask.
  • the thickness of the oxide not covered by the polycrystalline silicon that will serve as a screen for the subsequent implantation of highly impurified boron is reduced through a new photolithographic process and which will serve to define the P ++ zones of source contact improvement of the basic cell.
  • the N + source zones will be defined by a double implantation with highly impure phosphorus and arsenic impurities to obtain a low resistance of the source contact.
  • the back side is stripped with RIE (Reactive
  • a deposit is then deposited impurified inter level oxide of about 1 ⁇ m. and it becomes almost fluid at high temperature for about an hour until a homogeneous surface is achieved. Then, through a mask, the opening of contacts with a dry engraving of the inter level and thermal oxides is carried out.
  • a metal layer of Al / Cu (aluminum / copper) on the anterior face the photolithographic stage is performed that allows the metalization to be etched.
  • the rear face of the wafer with a thinner thickness than in the previous face is metallized and its subsequent annealing is carried out.
  • the passivation of the front face of the wafer is carried out by means of the deposition of a nitride oxide of a thickness in the range of 1 ⁇ m. Finally, by means of the lift-off technique and using the same passivation mask, a metallic three-layer titanium, nickel and gold layer is deposited on the contact areas or pads of the device.
  • Embodiment example Manufacture of an RB-IGBT device with a reverse breakdown voltage of 500 V.
  • the manufacturing process of RB-IGBT devices consists of two distinct stages. A first one where the process of definition, impurification and filling of the trenches is performed on the periphery of the device and that will provide it with the ability to reverse lock. A second part will account for the definition of the basic cell and the termination of the RB-IGBT device.
  • the number of cells to be implemented will be the one that will provide the device with the desired current capacity and termination of the same will be designed so that the device supports the required breaking voltage, in this case 500 V.
  • Fig. 4 a diagram of the region of the termination, the isolation trench and the cutting line of an RB-IGBT device is shown. It can be seen how the termination of the IGBT device consists of 5 guard rings and a "channel stopper" (channel limiter). Between the termination and the cutting line the insulation trench has been made. As shown in the figure, the walls of the trench are impurified with impurities type P and filled with polycrystalline silicon. Its depth is such that it reaches the substrate so that the IGBT structure is isolated from the periphery. For the devices presented here, a breakdown voltage of 500 V has been chosen, so that the required epitaxial layer based on the simulations performed must be 100 ⁇ m.
  • an ALCATEL 601 -E device is available. This is a device specially designed for deep engravings type DRIE (Deep Reactive Ion Etching). These types of systems are designed to obtain a high engraving rate, good uniformity, selectivity and almost vertical profile. This is achieved thanks to the inductive plasma ignition (ICP, inductively coupled plasma) and a pulsating generator that polarizes the substrate independently, together with magnets that direct and concentrate the high density plasma.
  • ICP inductive plasma ignition
  • ICP inductively coupled plasma
  • a pulsating generator that polarizes the substrate independently, together with magnets that direct and concentrate the high density plasma.
  • the optimum conditions of pressure, gas concentration and attack time have been selected, so that the final engraving met the required final characteristics.
  • the optimization of the part of the trench insulation has focused on three parts: the optimization of the width and depth, the optimization of the impurified process with a solid source and the subsequent filling of the trench with polycrystalline silicon.
  • the depth of the trench this will depend on the breaking tension required for the device, as it has been exposed in previous lines.
  • the depth of the required trench must be greater than the thickness of the epitaxy (100 ⁇ m). It has been corroborated by the inspections under the optical microscope of the tests carried out that the depth of the engraving of the trench depends greatly on the width of the same. Thus, for trenches with a width of 12 microns, the depth obtained is 210 ⁇ m, while the trenches with widths of 100 ⁇ m. The depth has reached 280 ⁇ m. for the same engraving conditions. Therefore, the greater the width of the trench to be recorded, the attack speed will be also older. Because in the RB-IGBT devices presented in this specification the required breakdown voltage is of the order of 500V, we obtain that to record a trench of 12 ⁇ m. wide and 110 ⁇ m deep, we need a silicon attack time of approximately 45 minutes.
  • the process of impurification of the trench with solid source basically consists of placing the BN impurifying wafers (boron nitride) between the process wafers and performing, an oxidation at 1250 0 C for 20 minutes, followed by a pickling of the grown oxide.
  • the final result of this stage is the obtaining of a uniform impurified of the walls of the trenches.
  • the process also requires additional stages of oxidation and pickling to guarantee a good quality of the surface of the walls of the trench.
  • the technological steps necessary to impurify with a solid source are listed below:
  • the main mission of the initial sacrificial oxide is to improve the quality of the surface where the impurification will then be done by smoothing and cleaning the wall of possible particles of particles from the previous dry engraving.
  • the main advantage of this technique is that it is a standard process of any clean room with the capacity to manufacture CMOS technology (diffusion and annealing furnaces) and that, in addition, allows to obtain a good repeatability and uniformity in the impurification in when at depth and levels of concentration
  • the set-up of said process is not as critical as in the case of ionic implantation and the equipment used is much less expensive than in the case of ionic implants.
  • an oxidation of 2500 A is carried out along the entire wall of the trench. This oxidation is used to completely isolate the polycrystalline silicon from inside the trench with the Si type N of the epitaxy.
  • the thickness of polycrystalline silicon necessary to fill the trench is deposited. For the manufacture of RB-IGBT structures, a polycrystalline silicon thickness of 6.5 ⁇ m will be used. to ensure that the trenches of 12 ⁇ m. wide are completely filled.
  • the same deposited thickness is etched in order to remove the polycrystalline silicon layer from the surface.
  • the 2500 A of oxide are etched and the completely clean surface is left with the silicon in sight for the subsequent start of the standard manufacturing process of IGBT devices. 2. Optimization of the basic cell and the termination of the device
  • the second part of the manufacturing process consists in the definition of the conventional IGBT structure.
  • This process is based on a standard double diffusion VDMOS / IGBT structure manufacturing process.
  • Said conventional IGBT structure is formed by a certain number of basic cells that will determine the current capacity of the device and a termination that will support a certain breakdown voltage.
  • Fig. 5 the essential parts of the basic cell of an IGBT are detailed.
  • a thermal oxide of 6200 A is grown which will act as the initial field oxide. Then, through a standard photolithographic process of deposit and resin development, the field oxide is taxed in certain areas so that some windows are defined that will serve us to implant through them dopant species type P, in this case boron with a high concentration (4x10 15 cm ⁇ 2 and 100 keV), which will form the deep P + wells of the basic cells.
  • dopant species type P in this case boron with a high concentration (4x10 15 cm ⁇ 2 and 100 keV), which will form the deep P + wells of the basic cells.
  • the floating guard rings of the termination of the device necessary to withstand the required breaking voltage, are defined. In our case, for a 500V device the number of guard rings is 5 plus an additional N + ring that acts as a channel limiter or channel stopper.
  • a thermal oxide is grown again which together with the oxide grown above, we will obtain a final thickness of the field oxide of about 7500 A.
  • the active area of the device through a new photolithographic process recording the field oxide.
  • a thermal oxidation at 95O 0 C will define the gate oxide (780 A).
  • This thickness of door oxide, together with the doping of the well P that will be defined later, will be the parameters that will determine the threshold voltage of the device.
  • 6000 A polycrystalline silicon is deposited, which will act as gate metal. To improve the resistivity of this material, a process of impurification of polycrystalline silicon with POCI3 is carried out.
  • the polycrystalline silicon is taxed and an implantation with boron of 8 x 10 15 cm "2 and 150 keV of energy is carried out to define the well P of the basic cell, thus acting the polycrystalline silicon as a mask Implantation
  • the thickness of the oxide not covered by the polycrystalline silicon is reduced, leaving the fine oxide with a thickness of about 400 A.
  • This oxide will serve as a screen for subsequent implantation of highly impurified boron (4x10 15 cm "2 and 120 keV), through a new photolithographic process and which will serve to define the P ++ zones of source contact improvement of the basic cell.
  • the source N + zones will be defined by double implantation of highly impurified phosphorus and arsenic (1 E14 cm “2 and 3E15 cm “ 2 , respectively) to obtain a low source contact resistance.
  • highly impurified phosphorus and arsenic (1 E14 cm “2 and 3E15 cm “ 2 , respectively) to obtain a low source contact resistance.
  • the source P ++ and N + impurities are activated simultaneously.
  • the back side of the wafer is stripped with RIE, protecting the front face with resin.
  • An impurified BPTEOS level of 1.3 ⁇ m oxide is then deposited. and it is subjected to a heat treatment at 95O 0 C for 50 minutes to homogenize the surface and leave it perfectly flat.
  • a photolithographic mask the opening of contacts with a dry engraving of inter level and thermal oxides.
  • the photolithographic stage is performed that allows the metalization to be recorded.
  • the back face of the wafer is metallized with 0.5 ⁇ m. of Al / Cu and its subsequent sintering at 35O 0 C.
  • the passivation of the front face of the wafer is carried out by means of the deposition of an oxide-nitride of 1.1 ⁇ m. Finally, by means of the lift-off technique and using the same passivation mask, a titanium, nickel and gold metallic three layer is deposited in the areas of electrical contacts or pads of the device.
  • Fig. 6 the characteristic I (V) of one of the first prototypes of RB-IGBT devices manufactured in a White Room is shown where the bi-directional blocking capacity of the device is clearly seen, the breaking voltage being around 500V.
  • Fig. 1 Basic cell of an IGBT (a) and of the termination of an RB-IGBT (b) (1) Aluminum
  • This figure shows the cross section of a conventional IGBT structure and an RB-IGBT.
  • the main difference lies in the inclusion of a narrow and deep P-type doped trench that reaches the substrate P and that gives the IGBT the ability to reverse lock.
  • This figure shows the different techniques that are used to protect the periphery of RB-IGBT devices. It is appreciated clearly how the use of the trench technique greatly reduces the area of Silicon to be used, while the use of MESA type engravings on both sides of the cutting line is that which requires a larger area.
  • This figure shows the block diagram with the different sequential stages of the manufacturing process of the RB-IGBT devices, including each of the necessary photolithographic processes.
  • This figure shows a cross section of the periphery of an RB-IGBT device.
  • termination techniques In order to withstand the breaking voltage required for the device, the use of termination techniques is required. In this case they have used floating guard rings
  • channel stopper (3) a narrow and deep isolation trench (2) impurified with boron (6) and filled with polycrystalline silicon (7) and which contacts the P-type substrate has been defined (9) through type N epitaxy (8).
  • FIG. 5 Detailed diagram of the basic cell of an RB-IGBT device
  • FIG. 6 Characteristic I (V) of an RB-IGBT device This figure shows a characteristic I (V) of one of the first prototypes of RB-IGBT devices that have been manufactured in a White Room where the capacity is clearly appreciated bidirectional blocking of the device, the breaking voltage being around 500V.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Se presenta un nuevo método de fabricación de dispositivos IGBT, con capacidad de bloqueo en inversa. Para ello, se ha utilizado la técnica de aislamiento por trinchera donde el proceso de impurificación de la misma se ha realizado utilizando una fuente sólida con obleas de boro, resultando en un abaratamiento tanto en material de partida como en una reducción del tiempo de proceso.

Description

MÉTODO DE FABRICACIÓN DE DISPOSITIVOS RB-IGBT
SECTOR DE LA TÉCNICA
La invención propuesta en esta Memoria de invención se enmarca en el campo de Ia electrónica de potencia. En concreto, los dispositivos IGBT (Insulated Gate Bipolar Transistor) fabricados en silicio con capacidad de bloqueo en tensión inversa son dispositivos conocidos como RB-IGBT (Reverse Blocking IGBT) y son muy similares a los dispositivos IGBT convencionales, pero con una protección adicional en Ia periferia del dispositivo que Io dota de capacidad para soportar una alta tensión eléctrica en inversa. Desde el punto de vista del usuario, el RB-IGBT se comporta como un interruptor controlable que permite el paso de corriente en una dirección (unidireccional en corriente) y el bloqueo de tensión en ambos sentidos. Los circuitos de potencia típicos en los cuales se requiere este tipo de dispositivos son los inversores de corriente, los convertidores resonantes utilizados en distintas aplicaciones, los circuitos de protección serie en líneas AC y en los interruptores bidireccionales empleados básicamente en convertidores matriciales. El considerable desarrollo que están experimentando los convertidores matriciales durante los últimos años, representa, quizás, Ia principal aplicación actual de los RB-IGBT [P. W. Wheeler, J. Rodríguez, J. C. Clare, L. Empringham, A. Weinstein. "Matrix Converters: A Technology Review". IEEE Trans. on Industrial Electronics, VoI. 49, No. 2, April 2002, p. 276-288]. Se trata de aplicaciones en un gran número de dominios técnicos: energías renovables (eólica, fotovoltaica o células de combustible), variadores de velocidad para el control de motores de alterna (en transporte, elevadores, grúas, prensas, industria de procesos, etc.); convertidores para aplicaciones submarinas y de alta temperatura; convertidores para ambientes sensibles (hospitales, centros de cálculo, etc.), accionamientos en aplicaciones aeroespaciales (p. ej. el control de los alerones de los aviones civiles), etc.
ESTADO DE LA TÉCNICA
En una estructura IGBT convencional, Ia tensión en directo Ia soporta Ia unión pozo P/capa epitaxíada y Ia tensión en inverso Ia unión epitaxia/substrato como se detalla en Ia Fig. 1 (a) donde se muestra Ia zona de Ia terminación de un dispositivo IGBT convencional. Al cortar Ia oblea en dados individuales, el extremo de Ia unión capa epitaxiada/substrato que soporta Ia tensión en inversa queda al aire con Io cual Ia tensión que puede soportar es muy baja debido al elevado campo eléctrico que se genera en dicha superficie produciéndose elevadas corrientes de fuga. Para poder dotar a un dispositivo IGBT de capacidad de bloqueo en inversa, es necesario proteger Ia periferia del dispositivo con objeto de evitar que dicha unión quede al aire. Para ello, se extiende verticalmente Ia unión capa epitaxiada/sustrato con una región tipo P que alcanza Ia superficie superior pasivada del componente.
Básicamente, existen tres técnicas para proteger Ia periferia de un dispositivo IGBT y dotarlo de capacidad de bloqueo en inversa (ánodo polarizado negativamente): aislamiento tipo MESA, aislamiento por difusión y aislamiento por trinchera. En Ia Fig.2 se muestra esquemáticamente cada una de dichas técnicas.
El aislamiento tipo MESA consiste en realizar dos grabados tipo
MESA a ambos lados de Ia línea de corte, Io suficientemente profundo como para que se alcance Ia unión entre Ia epitaxia y el sustrato [M. Takei,
Y. Harada and K. Ueno. "600V-IGBT with Reverse Blocking Capability". Proceedings of 12th International Symposium on Power Semiconductor Devices & ICs (ISPSD'01 ). June 2001 , Osaka (Japan)]. Esta técnica se usa principalmente para dispositivos de gran área como los tiristores, en los cuales el ángulo de grabado y Ia pasivación aseguran Ia capacidad de bloqueo en inversa. Aunque seria posible proteger Ia superficie lateral de dispositivos más pequeños como los IGBTs, éstos necesitarían de un substrato P+ grueso debido a razones estructurales ya que el resultado es una estructura mecánicamente débil, resultando en un compromiso entre ambos factores. Cabe remarcar que, en este caso, el área final del dispositivo es sumamente grande debido a Ia anchura de los grabados tipo MESA tal y como se aprecia en Ia figura.
El aislamiento por difusión consiste en definir una difusión tipo P en Ia región de Ia línea de corte Io suficientemente profunda como para que llegue al substrato como se puede ver en Ia Fig. 2. Esta técnica requiere de un proceso de difusión a temperaturas extremadamente altas (>1250°C) y un tratamiento térmico posterior Io suficientemente largo para conseguir que las difusiones profundas alcancen el substrato tipo P [T. Naito, M. Takei, M. Nemoto, T. Hayashi and K. Ueno. "1200 V Reverse Blocking IGBT with low loss for Matrix Converter". Proceedings of 16th International Symposium on Power Semiconductor Devices & ICs (ISPSD'04). June 2004, Kitakyushu (Japan). H.Takahashi, M. Kaneda and T. Minato. "1200V class Reverse Blocking IGBT (RB-IGBT) for AC Matriz Converter". Proceedings of 16th International Symposium on Power Semiconductor Devices & ICs (ISPSD'04). June 2004, Kitakyushu (Japan). M. Takei, T. Naito and K. Ueno. "Reverse Blocking IGBT for Matrix Converter with Ultra-thin Wafer Technology". IEE Proceedings on Circuits, Devices and Systems, VoI 151 , No3, June 2004, pp.243-247. E. R. Motto, J. F. Donlon, M. Tabata, H. Takahashi, Y. Yu and G. Makumdar. "Application Characteristics of an Experimental RB-IGBT (Reverse Blocking TGBT) Module". Proceedings of the IEEE 39th Annual Meeting Industry Applications Conference, VoI.3, October 2004, pp. 1540-1544.]. Además, al igual que en el caso de aislamiento tipo MESA, el área del chip se incrementa notablemente usando esta técnica debido, en este caso a Ia difusión lateral. Esta es Ia técnica más utilizada para Ia definición de dispositivos RB-IGBT. De hecho, actualmente solo existen comercialmente tres referencias de este tipo dispositivos RB-IGBT siendo Ia técnica de aislamiento utilizada Ia de difusión (Véanse las Patentes 1 y 2, reseñadas más adelante). La tensión de ruptura tanto en inversa como en polarización directa (Ia característica corriente-tensión es prácticamente simétrica) es de 1200 V y los comercializa Ia empresa IXYS Corporation [A. Lindemann. "A new IGBT with Reverse Blocking Capability". Application Note of IXYS Semiconductor GmbH Corporation. (t052804). May 2004].
En Ia tecnología planar se entiende por trinchera a un pozo realizado en Ia oblea de silicio mediante una técnica de gravado apropiada. En el caso del aislamiento mediante, el área total del chip requerida es menor, debido a que Ia anchura de Ia trinchera de aislamiento se sitúa en torno a las 15 μm. Además, se requieren procesos térmicos estándar y no existe limitación en el espesor de las obleas. Tal y como se aprecia en Ia Fig. 1 , esta técnica consiste en definir dos trincheras de unas 15 μm de ancho, a ambos lados de Ia línea de corte y de profundidad dependiente de Ia capacidad de bloqueo requerida (espesor de Ia capa epitaxíada). En este sentido, para una tensión de 600V, se requiere una profundidad del orden de las 110 μm. y para una tensión de 1200V dicho valor aumenta hasta valores superiores a las 200 μm. Además, dichas trincheras deben ser impurificadas uniformemente tipo P en Ia totalidad de las paredes y posteriormente, rellenadas con silicio policristalino. La técnica utilizada para el impurificación en Ia única referencia bibliográfica que se ha encontrado es Ia de implantación iónica [N. Tokuda, M. Kaneda and T. Minato. "An ultra-small isolation área of 600V class Reverse Blocking IGBT with Deep Trench Isolation process (TI-RB-IGBT)". Proceedings of 16th International Symposium on Power Semiconductor Devices & ICs (ISPSD'04). June 2004, Kitakyushu (Japan)]. Sin embargo, para poder impurificar este tipo de trincheras (muy estrechas y muy profundas) se requiere un equipo de implantación iónica con unas características muy especiales que permitan controlar de forma muy precisa el ángulo de incidencia de Ia implantación y el ángulo de rotación de Ia oblea para poder implantar uniformemente las cuatro paredes de Ia trinchera. Este tipo de procesado, ciertamente, es muy costoso en tiempo y en equipamiento necesario. En efecto, fabricar así los dispositivos requerirá un control muy preciso de todos los parámetros involucrados, ya que se pueden generar problemas de sombras de implantación, efectos de acanalamiento, desuniformidad del impurificado, baja repetitividad, etc. Además, cabe mencionar también, el elevado precio de adquisición y mantenimiento de dichos equipos en comparación con los utilizados para oxidaciones y recocidos como los usados en Ia presente propuesta de invención donde el impurificado se consigue utilizando obleas impurificantes de BN.
Por consiguiente, el procedimiento de fabricación de dispositivos IGBT presentado en esta patente de invención constituye un abaratamiento tanto en material de partida como en una reducción del tiempo de proceso. En el siguiente apartado se detallará dicho proceso de fabricación que tiene como objetivo Ia integración en silicio de dispositivos IGBT con capacidad de bloqueo en inversa.
Patentes
1. Titulo de Ia Patente: Reverse Blocking IGBT Número: US6727527
2. Título de Ia Patente: Reverse blocking type semiconductor device and method of manufacturing the same. Número: JP2005252212 DESCRIPCIÓN DE LA INVENCIÓN
Breve descripción de Ia invención
La invención que se propone en esta patente define un proceso de fabricación para Ia fabricación de dispositivos RB-IGBT. Este proceso consta de dos partes: una primera donde se realiza el aislamiento de Ia periferia del dispositivo mediante una trinchera impurificada con fuente sólida y una segunda, donde se define Ia estructura IGBT convencional que aislada mediante Ia trinchera, dotará al dispositivo de capacidad de bloqueo en inversa.
Descripción detallada de Ia invención
La realización práctica de los dispositivos RB-IGBT implica, en primer lugar, disponer de un proceso tecnológico estándar para Ia fabricación de estructuras IGBT convencionales basado en un proceso de doble difusión. En segundo lugar, para poder dotar al IGBT de capacidad de bloqueo en inversa, se requiere de un proceso tecnológico adicional previo a Ia definición de Ia estructura IGBT convencional cuyo principal objetivo es Ia protección de Ia periferia del dispositivo. Hasta Ia fecha, este proceso resultaba en un aumento considerable de Ia superficie de silicio cuando se elegía Ia opción de grabado tipo MESA o de difusión profunda, o bien, en un complicado y costoso proceso de implantación iónica (necesario para introducir en el dispositivo las impurezas necesarias), si se considera Ia opción de realizar el aislamiento de Ia periferia mediante trincheras. En Ia presente invención se ha optado por esta última técnica de aislamiento por trinchera pero mejorando y simplificando el proceso de impurificado de las paredes de Ia misma. El hecho mismo de utilizar Ia técnica de aislamiento por trinchera se debe básicamente a dos motivos: el primero hace referencia a las ventajas mencionadas en el apartado anterior (Estado de Ia Técnica) frente a otros procedimientos, y, en segundo lugar, a Ia viabilidad de realizar dicho proceso con equipos estándar de gravado disponibles en Ia mayoría de las actuales salas blancas de fabricación microelectrónica. En líneas generales, el uso de esta técnica en concreto supondrá, en términos prácticos, una disminución considerable del área de silicio a emplear, e, igualmente, de los costes de realización de Ia impurificación de Ia trinchera, comparada con las existentes hasta Ia fecha.
Tal y como se ha comentado, Ia integración en Silicio de estructuras
RB-IGBT consta de dos partes claramente diferenciadas: una primera donde se realiza el aislamiento del dispositivo IGBT mediante trinchera y una segunda parte donde se integra Ia estructura IGBT convencional.
En Ia Fig. 3 se muestra el diagrama de bloques del proceso de fabricación de las estructuras RB-IGBT.
El principal objetivo de Ia presente invención se basa en Ia definición de trincheras profundas en el silicio, su impurificación y posterior rellenado con silicio policristalino. Tal y como se ha comentado anteriormente, dicho proceso es necesario para el aislamiento de las estructuras IGBT que las dota de capacidad de bloqueo en inversa. El primer paso consiste en Ia definición de Ia trinchera profunda. Dicha trinchera tendrá una profundidad superior al espesor de Ia capa epitaxiada tipo N de manera que contactará Ia parte superior pasivada del dispositivo con el substrato tipo P como se puede apreciar en Ia Fig. 1. Además, dicha trinchera debe ser impurificada de manera uniforme en Ia totalidad de Ia superficie de las paredes. Por esta razón, en esta patente de invención se propone un proceso de introducción de los átomos impureza, en Ia trinchera, por medio de una fuente sólida. Dicha combinación de aislamiento por trinchera y su proceso de impurificación con fuente sólida mejora las técnicas de aislamiento propuestas hasta Ia fecha en Ia literatura en términos de coste, repetitividad y uniformidad en el impurificado y disminución del área de silicio requerida para realizar el aislamiento. Los pasos críticos en el proceso de Ia formación de Ia trinchera son Ia optimización de su anchura y profundidad, Ia optimización del proceso de impurificado con fuente sólida y su posterior rellenado con silicio policristalino.
Para optimizar el proceso de grabado de Ia trinchera hay que tener en cuenta que uno de los parámetros que definirá Ia anchura máxima de Ia trinchera será el espesor máximo de Ia capa de silicio policristalino que se pueda depositar para su posterior rellenado.
El proceso de impurificado de Ia trinchera mediante una fuente sólida consiste básicamente en colocar las obleas con impurezas de BN (nitruro de boro) entre las obleas de proceso y realizar, en base a las simulaciones tecnológicas que se han realizado previamente de las que se obtienen los picos y las profundidades del impurificado, una oxidación a 1250 0C durante 20 minutos, seguido de un decapado del óxido crecido. El resultado final de esta etapa es Ia obtención de una impurificación uniforme de las paredes de las trincheras. Además, el proceso requiere también etapas adicionales de oxidación y decapado para garantizar una buena calidad de Ia superficie de las paredes de Ia trinchera. La principal ventaja de esta técnica es que es un proceso estándar de cualquier Sala Blanca con tecnología CMOS (hornos de difusión y recocido con atmósfera controlada) que permite obtener una buena repetitividad y uniformidad en el impurificado, en cuando a profundidad y niveles de concentración. Además, la puesta a punto de dicho proceso no es tan crítica como en el caso de Ia implantación iónica y los equipos utilizados son mucho menos costosos que en el caso de los implantadores iónicos.
Una vez las paredes de Ia trinchera han sido impurificadas y alisadas mediante tratamientos térmicos para obtener una buena calidad de Ia superficie, se deposita el espesor de silicio policristalino necesario para rellenar Ia trinchera.
A continuación, una vez depositado el silicio policristalino se graba el mismo espesor depositado con objeto de eliminar Ia capa de silicio policristalino de Ia superficie. Una vez Ia superficie del chip quede completamente limpia con el Si a Ia vista se inicia el proceso estándar de fabricación de las estructuras IGBT. Este proceso se basa en un proceso estándar de fabricación de estructuras VDMOS/IGBT de doble difusión.
Dichas estructuras IGBT convencionales están formadas por un número determinado de celdas básicas en paralelo y que determinarán Ia capacidad en corriente del dispositivo. Además para que el dispositivo soporte Ia tensión de ruptura deseada, será necesario integrar una terminación adecuada (anillos de guarda flotantes). Dicha terminación se puede ver en Ia Fig. 1 (elemento 12).
Una vez limpia Ia superficie del chip después de optimizar el proceso de definición de las trincheras de aislamiento, se crece un óxido térmico que hará las funciones de óxido de campo inicial. A continuación, a través de un proceso fotolitográfico estándar de depósito y revelado de resina, se grava el óxido de campo en determinadas zonas de manera que se definen unas ventanas que nos servirán para implantar a través de ellas especies dopantes tipo P, en este caso boro con una concentración elevada, que formarán los pozos profundos P+ de las celdas básicas. Al mismo tiempo, mediante esta implantación se definen los anillos de guarda flotantes de Ia terminación del dispositivo, necesaria para soportar Ia tensión de ruptura requerida. Una vez decapada Ia resina, se crece de nuevo un óxido térmico que junto con el óxido crecido anteriormente, obtendremos un espesor final del óxido de campo de alrededor de 7500 A. A continuación se define el área activa del dispositivo a través de un nuevo proceso fotolitográfico grabando el óxido de campo. Una oxidación térmica en el rango de los 900-10000C, definirá el óxido de puerta, cuyo espesor, junto con Ia densidad de impurezas del pozo P que se definirá posteriormente, serán los parámetros que determinan Ia tensión umbral del dispositivo fabricado. A continuación se deposita el silicio policristalino que actuará como metal de puerta. Para mejorar Ia resistividad de este material se realiza un proceso de impurificado del silicio policristalino con POCI3. Después de un nuevo proceso fotolitográfico se grava el silicio policristalino y se realiza una implantación con impurezas de Boro para definir el pozo P de Ia celda básica, actuando de esta manera el silicio policristalino como máscara de implantación. Una vez activadas las impurezas del pozo P mediante un proceso térmico adecuado, se reduce el espesor del óxido no cubierto por el silicio policristalino que servirá de pantalla para Ia posterior implantación de boro altamente impurificados a través de un nuevo proceso fotolitográfico y que servirá para definir las zonas P++ de mejora de contacto de fuente de Ia celda básica. Posteriormente, en el paso siguiente, se definirán las zonas N+ de fuente mediante una doble implantación con impurezas de Fósforo y Arsénico altamente impurificados para obtener una baja resistencia del contacto fuente. Mediante un recocido en ambiente neutro en el rango de los 10000C se activan simultáneamente las impurezas de P++ y N+ de fuente.
Después de realizar todas las implantaciones en Ia cara anterior de las obleas se procede al decapado de su cara posterior con RIE (Reactive
Ion Etching) protegiendo aquella con resina. A continuación se deposita un óxido inter nivel impurificado de alrededor de 1 μm. y se Ie hace casi fluido a alta temperatura durante cerca de una hora hasta lograr una superficie homogénea. Después, mediante una máscara se realiza Ia apertura de contactos con un grabado seco de los óxidos ínter nivel y térmico. Tras Ia deposición de una capa metálica de Al/Cu (aluminio/cobre) en Ia cara anterior, se realiza Ia etapa fotolitográfica que permite grabar Ia metalización. A continuación se metaliza, con esa misma aleación Al/Cu, Ia cara posterior de Ia oblea con un espesor más fino que en Ia cara anterior y se procede a su posterior recocido. La pasivación de Ia cara anterior de Ia oblea se lleva a cabo mediante Ia deposición de un óxido-nitruro de un espesor en el rango de 1 μm. Finalmente, mediante Ia técnica de lift-offy utilizando Ia misma máscara de pasivación, se deposita, en Ia cara anterior, una tricapa metálica de titanio, níquel y oro en las zonas de contacto o pads del dispositivo.
EJEMPLO DE REALIZACIÓN DE LA INVENCIÓN
Ejemplo de realización: Fabricación de un dispositivo RB-IGBT con una tensión de ruptura en inversa de 500 V.
Tal y como se ha comentado, el proceso de fabricación de dispositivos RB-IGBT consta de dos etapas claramente diferenciadas. Una primera donde se realiza el proceso de definición, impurificación y rellenado de las trincheras en Ia periferia del dispositivo y que dotarán al mismo de capacidad de bloqueo en inversa. Una segunda parte, dará cuenta de Ia definición de Ia celda básica y de Ia terminación del dispositivo RB-IGBT. El número de celdas a implementar será el que dotará al dispositivo de Ia capacidad en corriente deseada y Ia terminación del mismo será diseñada de manera que el dispositivo soporte Ia tensión de ruptura requerida, en este caso 500 V.
1. Optimización de Ia región de trinchera en Ia periferia del dispositivo
En Ia Fig. 4 se muestra un esquema de Ia región de Ia terminación, Ia trinchera de aislamiento y Ia línea de corte de un dispositivo RB-IGBT. Se puede apreciar como Ia terminación del dispositivo IGBT consta de 5 anillos de guarda y un "channel stopper" (limitador de canal). Entre Ia terminación y Ia línea de corte se ha realizado Ia trinchera de aislamiento. Como se muestra en Ia figura, las paredes de Ia trinchera están impurificadas con impurezas tipo P y rellenas con silicio policristalino. Su profundidad es tal que alcanza el substrato de manera que Ia estructura IGBT queda aislada de Ia periferia. Para los dispositivos aquí presentados se ha optado por una tensión de ruptura de 500 V con Io que Ia capa epitaxial requerida en base a las simulaciones realizadas ha de ser de 100 μm. Así, para poder asegurar que Ia trinchera alcance el substrato se ha apuntado a una profundidad de trinchera superior al espesor de Ia capa epitaxial. Para poder realizar ataques profundos de silicio, se dispone de un equipo ALCATEL 601 -E. Se trata de un equipo especialmente diseñado para grabados profundos tipo DRIE (Deep Reactive Ion Etching). Este tipo de sistemas están pensados para obtener una alta tasa de grabado, buena uniformidad, selectividad y perfil prácticamente vertical. Esto se consigue gracias a Ia ignición inductiva del plasma (ICP, inductively coupled plasma) y a un generador pulsante que polariza independientemente el substrato, junto a unos imanes que direccionan y concentran el plasma de alta densidad. Para realizar los ataques profundos del silicio, se han seleccionado las condiciones óptimas de presión, concentración de gases y tiempo de ataque, de forma que el grabado final cumpliese las características finales requeridas. La optimización de Ia parte del aislamiento por trinchera se ha focalizado en tres partes: Ia optimización de Ia anchura y profundidad, Ia optimización del proceso de impurificado con fuente sólida y el posterior rellenado de Ia trinchera con silicio policristalino.
(a) Optimización de Ia anchura v profundidad de las trincheras
Para optimizar el proceso de grabado de Ia trinchera se han realizado pruebas previas donde se han definido trincheras de diferentes anchuras y profundidades. Hay que tener en cuenta que uno de los parámetros que definirá Ia anchura máxima de Ia trinchera será el espesor máximo de Ia capa de silicio policristalino que se pueda depositar para su posterior rellenado. Obviamente, también hay que tener en cuenta que cuanto más estrecha sea Ia trinchera menos área de silicio se requiere, aunque también hay que asegurar que las paredes queden impurificadas uniformemente y Ia trinchera rellena con silicio policristalino. En este sentido, en Ia sala blanca se han depositado espesores de silicio policristalino de hasta 10 mieras con buena repetitividad. De esta manera, teniendo en cuenta todos estos factores, se han definido trincheras de 12 mieras obteniendo un buen rellenado con silicio policristalino. En cuanto a Ia profundidad de Ia trinchera, ésta dependerá de Ia tensión de ruptura requerida para el dispositivo, cómo se ha expuesto en líneas precedentes. En nuestro caso, para una tensión de ruptura de 500V, Ia profundidad de Ia trinchera requerida ha de ser superior al espesor de Ia epitaxia (100 μm). Se ha corroborado mediante las inspecciones al microscopio óptico de las pruebas realizadas que Ia profundidad del grabado de Ia trinchera depende enormemente de Ia anchura de Ia misma. Así, para trincheras de anchura 12 mieras, Ia profundidad obtenida es de 210 μm, mientras que las trincheras con anchuras de 100 μm. Ia profundidad ha llegado a los 280 μm. para unas mismas condiciones de grabado. Por tanto, cuanto mayor sea Ia anchura de Ia trinchera a grabar, Ia velocidad de ataque será también mayor. Debido a que en los dispositivos RB-IGBT presentados en esta memoria de invención Ia tensión de ruptura requerida es del orden de los 500V, obtenemos que para grabar una trinchera de 12 μm. de ancho y una profundidad de 110 μm., necesitamos un tiempo de ataque del silicio de aproximadamente unos 45 minutos.
(b) Optimización del proceso de impurificación de Ia trinchera con fuente sólida (profundidad y pico de concentración)
El proceso de impurificación de Ia trinchera con fuente sólida consiste básicamente en colocar las obleas impurificantes de BN (nitruro de boro) entre las obleas de proceso y realizar, una oxidación a 1250 0C durante 20 minutos, seguido de un decapado del óxido crecido. El resultado final de esta etapa es Ia obtención de un impurificado uniforme de las paredes de las trincheras. Además, el proceso requiere también etapas adicionales de oxidación y decapado para garantizar una buena calidad de Ia superficie de las paredes de Ia trinchera. En concreto, los pasos tecnológicos necesarios para impurificar con fuente sólida se listan a continuación:
- Oxido sacrificial de 2000A
- Grabado húmedo del óxido sacrificial de 2000 A
- Oxidación a 1250 0C durante 20 minutos con obleas dopantes de BN
- Decapado del óxido crecido
- Oxidación a 800 0C durante 20 minutos
- Decapado del óxido crecido
Debido a que el grabado profundo de Ia trinchera con el equipo antes mencionado deja Ia superficie de su pared rugosa en exceso, Ia principal misión del óxido sacrificial inicial es Ia de mejorar Ia calidad de Ia superficie donde a continuación se realizará Ia impurificación alisando y limpiando Ia pared de posibles restos de partículas del grabado seco anterior.
La principal ventaja de esta técnica es que es un proceso estándar de cualquier sala blanca con capacidad para fabricar tecnología CMOS (hornos de difusión y recocido) y que, además, permite obtener una buena repetitividad y uniformidad en Ia impurificación en cuando a profundidad y niveles de concentración. Además, Ia puesta a punto de dicho proceso no es tan crítica como en el caso de Ia implantación iónica y los equipos utilizado son mucho menos costosos que en el caso de los implantadores iónicos.
(c) Optimización del rellenado de Ia trinchera con silicio policristalino
Antes de proceder al rellenado de Ia trinchera con silicio policristalino se realiza una oxidación de 2500 A a Io largo de toda Ia pared de Ia trinchera. Esta oxidación se utiliza para aislar por completo el silicio policristalino del interior de Ia trinchera con el Si tipo N de Ia epitaxia. A continuación, se deposita el espesor de silicio policristalino necesario para rellenar Ia trinchera. Para Ia fabricación de las estructuras RB-IGBT se utilizará un espesor de silicio policristalino de 6.5 μm. para poder asegurar que las trincheras de 12 μm. de anchura queden completamente rellenas. A continuación, una vez depositado el silicio policristalino se graba el mismo espesor depositado con objeto de eliminar Ia capa de silicio policristalino de Ia superficie. Seguidamente, se graban los 2500 A de óxido y se deja Ia superficie completamente limpia con el silicio a Ia vista para el posterior inicio del proceso estándar de fabricación de dispositivos IGBT. 2. Optimización de Ia celda básica v Ia terminación del dispositivo
La segunda parte del proceso de fabricación consiste en Ia definición de Ia estructura convencional IGBT. Este proceso se basa en un proceso estándar de fabricación de estructuras VDMOS/IGBT de doble difusión. Dicha estructura IGBT convencional está formada por un número determinado de celdas básicas que determinaran Ia capacidad en corriente del dispositivo y una terminación que permitirá soportar una determinada tensión de ruptura. En Ia Fig. 5, se detallan las partes esenciales de Ia celda básica de un IGBT.
Una vez limpia Ia superficie del chip después de optimizar el proceso de definición de las trincheras de aislamiento, se crece un óxido térmico de 6200 A que hará las funciones de óxido de campo inicial. A continuación, a través de un proceso fotolitográfico estándar de depósito y revelado de resina, se grava el óxido de campo en determinadas zonas de manera que se definen unas ventanas que nos servirán para implantar a través de ellas especies dopantes tipo P, en este caso boro con una concentración elevada (4x1015 cm~2 y 100 keV), que formarán los pozos profundos P+ de las celdas básicas. Al mismo tiempo, mediante esta implantación se definen los anillos de guarda flotantes de Ia terminación del dispositivo, necesaria para soportar Ia tensión de ruptura requerida. En nuestro caso, para un dispositivo de 500V el número de anillos de guarda es de 5 más un anillo adicional N+ que actúa como limitador de canal o channel stopper.
Una vez decapada Ia resina, se crece de nuevo un óxido térmico que junto con el óxido crecido anteriormente, obtendremos un espesor final del óxido de campo de alrededor de 7500 A. A continuación se define el área activa del dispositivo a través de un nuevo proceso fotolitográfico grabando el óxido de campo. Una oxidación térmica a 95O0C, definirá el óxido de puerta (780 A). Este espesor de óxido de puerta, junto con el dopaje del pozo P que se definirá posteriormente, serán los parámetros que determinarán Ia tensión umbral del dispositivo. A continuación se depositan 6000 A el silicio policristalino que actuará como metal de puerta. Para mejorar Ia resistividad de este material se realiza un proceso de impurificado del silicio policristalino con POCI3. Después de un nuevo proceso fotolitográfico se grava el silicio policristalino y se realiza una implantación con boro de 8 x 1015 cm"2 y 150 keV de energía para definir el pozo P de Ia celda básica, actuando de esta manera el silicio policristalino como máscara de implantación. Una vez activadas las impurezas del pozo P mediante un proceso térmico, se reduce el espesor del óxido no cubierto por el silicio policristalino, dejando el óxido fino con un espesor de unos 400 A. Este óxido servirá de pantalla para Ia posterior implantación de boro altamente impurificado (4x1015 cm"2 y 120 keV), a través de un nuevo proceso fotolitográfico y que servirá para definir las zonas P++ de mejora de contacto de fuente de Ia celda básica. Después, se definirán las zonas N+ de fuente mediante una doble implantación de fósforo y arsénico altamente impurificados (1 E14 cm"2 y 3E15 cm"2, respectivamente) para obtener una baja resistencia de contacto de fuente. Mediante un recocido en ambiente neutro a 950 0C durante 50 min. se activan simultáneamente las impurezas de P++ y N+ de fuente.
Después de realizar todas las implantaciones en Ia cara anterior de las obleas se procede al decapado de Ia cara posterior de Ia oblea con RIE protegiendo Ia cara anterior con resina. A continuación se deposita un óxido ínter nivel BPTEOS impurificado de 1.3 μm. y se somete a un tratamiento térmico a 95O0C durante 50 minutos para homogeneizar Ia superficie y dejarla perfectamente plana. Mediante una máscara fotolitográfica se realiza Ia apertura de contactos con un grabado seco de los óxidos ínter nivel y térmico. Tras Ia deposición de 3 μm. de Al/Cu (aluminio/cobre), se realiza Ia etapa fotolitográfica que permite grabar Ia metalización. A continuación se metaliza Ia cara posterior de Ia oblea con 0.5 μm. de Al/Cu y su posterior sinterización a 35O0C. La pasivación de Ia cara anterior de Ia oblea se lleva a cabo mediante Ia deposición de un óxido-nitruro de 1.1 μm. Finalmente, mediante Ia técnica de lift-off y utilizando Ia misma máscara de pasivación, se deposita una tricapa metálica de titanio, níquel y oro en las zonas de contactos eléctricos o pads del dispositivo.
En Ia Fig. 6 se muestra Ia característica I(V) de uno los primeros prototipos de dispositivos RB-IGBT fabricados en una Sala Blanca donde se aprecia claramente Ia capacidad de bloqueo bidireccional del dispositivo, siendo Ia tensión de ruptura de alrededor de 500V.
5. DESCRIPCIÓN DETALLADA DE LAS FIGURAS
Fig. 1 Celda básica de un IGBT (a) y de Ia terminación de un RB-IGBT (b) (1) Aluminio
(2) SiO2
(3) Silicio policristalino
(4) Difusión N+ de fuente
(5) Difusión P+ (6) Difusión P de Pozo P (body)
(7) Unión que soporta Ia tensión en directo
(8) Epitaxia N-
(9) Substrato P+
(10) Unión que soporta Ia tensión en inverso (11) Substrato P+
(12) Anillos de guarda
En esta figura se muestra el corte transversal de una estructura IGBT convencional y una RB-IGBT. Como se puede ver, Ia principal diferencia reside en Ia inclusión de una trinchera dopada tipo P, estrecha y profunda que alcanza el substrato P y que dota al IGBT de capacidad de bloqueo en inversa.
Fig. 2 Diferentes técnicas de protección de Ia periferia de un IGBT (21) Trinchera
(22) Difusión
(23) Mesa
(24) Línea de corte
En esta figura se muestran las diferentes técnicas que se utilizan para proteger Ia periferia de los dispositivos RB-IGBT. Se aprecia claramente como el uso de Ia técnica de Ia trinchera reduce enormemente el área de Silicio a utilizar, mientras que el uso de grabados tipo MESA a ambos lados de Ia línea de corte es Ia que requiere un área mayor.
Fig. 3 Esquema del proceso de fabricación de estructuras RB-IGBT
En esta figura se muestra el diagrama de bloques con las diferentes etapas secuenciales del proceso de fabricación de los dispositivos RB-IGBT, incluyendo cada uno de los procesos fotolitográficos necesarios.
Fig. 4 Esquema de Ia región de Ia terminación, aislamiento por trinchera y línea de corte de un dispositivo RB-IGBT
(41) Línea de corte
(42) Trinchera de aislamiento
(43) Channel stopper
(44) Anillos de guarda (45) Terminación
(46) Difusión P+
(47) Silicio policristalino
(48) Epitaxia N-
(49) Substrato P+ (50) Área activa
En esta figura se muestra un corte transversal de Ia periferia de un dispositivo RB-IGBT. Para poder soportar Ia tensión de ruptura requerida para el dispositivo, se requiere el uso de técnicas de terminación. En este caso de han usado anillos de guarda flotantes
(4) y un limitador de canal (en inglés, denominado channel stopper (3)). Entre la línea de corte (1 ) y el channel stopper (3) se ha definido una trinchera de asilamiento estrecha y profunda (2) impurificada con boro (6) y rellena con silicio policristalino (7) y que contacta con el substrato tipo P (9) a través de Ia epitaxia tipo N (8).
Fig. 5 Esquema detallado de Ia celda básica de un dispositivo RB-IGBT
(51) Pozo profundo P+
(52) Óxido de campo
(53) Óxido de puerta (54) Silicio policristalino
(55) Pozo P ( body)
(56) Difusión P++
(57) Difusión N+ de fuente
(58) Óxido intel nivel (59) Aluminio
(60) Epitaxia N'
Fig. 6 Característica I (V) de un dispositivo RB-IGBT En esta figura se muestra una característica I(V) de uno de los primeros prototipos de dispositivos RB-IGBT que se han fabricado en una Sala Blanca donde se aprecia claramente Ia capacidad de bloqueo bidireccional del dispositivo, siendo Ia tensión de ruptura de alrededor de 500V.

Claims

REIVINDICACIONES
1. Un método de fabricación de un dispositivo RB-IGBT que comprende proteger Ia periferia del IGBT mediante trinchera (42) profunda, caracterizado porque, previamente a Ia formación del IGBT en una oblea de silicio formada por una capa epitaxial (48) sobre un sustrato (49), comprende las siguientes etapas:
definir una trinchera (42) profunda que atraviesa Ia capa epitaxial (48) hasta llegar al sustrato (49);
impurificar uniformemente las paredes (46) de Ia trinchera (42) mediante fuente sólida empleando nitruro de boro; y
- rellenar Ia trincheras (42) con silicio policristalino (47).
2. El método de fabricación de un dispositivo RB-IGBT de acuerdo con Ia reivindicación 1 , donde Ia etapa de definición de Ia trinchera (42) se realiza mediante grabado profundo de silicio.
3. El método de fabricación de un dispositivo RB-IGBT de acuerdo con cualquiera de las reivindicaciones anteriores, donde Ia etapa de impurificación a su vez comprende al menos una operación de oxidación y decapado de las paredes (46) de Ia trinchera (42).
4. El método de fabricación de un dispositivo RB-IGBT de acuerdo con Ia reivindicación 3, donde Ia oxidación se realiza a 1250 0C durante 20 minutos.
5. El método de fabricación de un dispositivo RB-IGBT de acuerdo con cualquiera de las reivindicaciones anteriores, donde Ia etapa de relleno a su vez comprende una operación previa de oxidación y una operación posterior de grabado.
6. El método de fabricación de un dispositivo RB-IGBT de acuerdo con cualquiera de las reivindicaciones anteriores, donde Ia capa epitaxial (48) es de tipo n y el sustrato (49) es de tipo p.
PCT/ES2009/070043 2008-03-18 2009-02-25 Metodo de fabricacion de dispositivos rb-igbt WO2009115630A1 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ESP200800799 2008-03-18
ES200800799A ES2374774B1 (es) 2008-03-18 2008-03-18 Método de fabricación de dispositivos rb-igbt.

Publications (1)

Publication Number Publication Date
WO2009115630A1 true WO2009115630A1 (es) 2009-09-24

Family

ID=41090524

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/ES2009/070043 WO2009115630A1 (es) 2008-03-18 2009-02-25 Metodo de fabricacion de dispositivos rb-igbt

Country Status (2)

Country Link
ES (1) ES2374774B1 (es)
WO (1) WO2009115630A1 (es)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103578A (en) * 1997-02-10 2000-08-15 Mitsubishi Denki Kabushiki Kaisha Method for forming high breakdown semiconductor device
EP1030372A2 (en) * 1995-07-19 2000-08-23 Mitsubishi Denki Kabushiki Kaisha Method of making an IGBT device
US20050042830A1 (en) * 2001-12-31 2005-02-24 Blanchard Richard A. High voltage power MOSFET having a voltage sustaining region that includes Doped Columns Formed by trench etching and diffusion from regions of oppositely doped polysilicon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1030372A2 (en) * 1995-07-19 2000-08-23 Mitsubishi Denki Kabushiki Kaisha Method of making an IGBT device
US6103578A (en) * 1997-02-10 2000-08-15 Mitsubishi Denki Kabushiki Kaisha Method for forming high breakdown semiconductor device
US20050042830A1 (en) * 2001-12-31 2005-02-24 Blanchard Richard A. High voltage power MOSFET having a voltage sustaining region that includes Doped Columns Formed by trench etching and diffusion from regions of oppositely doped polysilicon

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Proceedings of 2004 International Symposium on Power Semiconductor Devices & ICs. Kitakyushu, Japan", June 2004, article TOKUDA, N. ET AL.: "An ultra- small isolation area for 600V class Reverse Blocking IGBT with Deep Trench Isolation process (TI-RB-IGBT)", pages: 129 - 132 *

Also Published As

Publication number Publication date
ES2374774A1 (es) 2012-02-22
ES2374774B1 (es) 2013-01-30

Similar Documents

Publication Publication Date Title
CN104183645B (zh) 垂直沟道式结型SiC功率FET及其制造方法
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5781291B2 (ja) ファストリカバリーダイオード
US9673313B2 (en) Silicon carbide semiconductor device and fabrication method thereof
CN107408576A (zh) 半导体装置及半导体装置的制造方法
CN104051540B (zh) 超级结器件及其制造方法
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
US8941121B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2004247545A (ja) 半導体装置及びその製造方法
JP2005093972A (ja) 縦型半導体装置及びその製造方法
US9613809B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2013168540A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN206697484U (zh) Igbt半导体器件以及半导体器件
TWI470802B (zh) 溝槽式金氧半導體電晶體元件及其製造方法
CN108604551A (zh) 半导体装置以及用于制造这种半导体装置的方法
JP2008270681A (ja) 炭化珪素半導体装置
WO2017051616A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6681238B2 (ja) 半導体装置および半導体装置の製造方法
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
WO2018000223A1 (zh) 一种绝缘栅双极型晶体管结构及其制造方法
US20130210208A1 (en) Method for manufacturing silicon carbide semiconductor device
RU2395868C1 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРИРОВАННЫХ ШОТТКИ-pn ДИОДОВ НА ОСНОВЕ КАРБИДА КРЕМНИЯ
JP2005191241A (ja) 半導体装置及びその製造方法
CN109661728A (zh) 碳化硅半导体装置及其制造方法
CN106098561A (zh) 一种mosfet器件的制造方法及其器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09722072

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09722072

Country of ref document: EP

Kind code of ref document: A1