WO2009101757A1 - コンデンサマイクロホン及びｍｅｍｓデバイス - Google Patents

コンデンサマイクロホン及びｍｅｍｓデバイス Download PDF

Info

Publication number
WO2009101757A1
WO2009101757A1 PCT/JP2009/000002 JP2009000002W WO2009101757A1 WO 2009101757 A1 WO2009101757 A1 WO 2009101757A1 JP 2009000002 W JP2009000002 W JP 2009000002W WO 2009101757 A1 WO2009101757 A1 WO 2009101757A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
stopper
silicon nitride
laminated film
condenser microphone
Prior art date
Application number
PCT/JP2009/000002
Other languages
English (en)
French (fr)
Inventor
Hidenori Notake
Tohru Yamaoka
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to JP2009523098A priority Critical patent/JPWO2009101757A1/ja
Priority to US12/539,892 priority patent/US20100002895A1/en
Publication of WO2009101757A1 publication Critical patent/WO2009101757A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/02—Electrets, i.e. having a permanently-polarised dielectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
    • B81B3/0051—For defining the movement, i.e. structures that guide or limit the movement of an element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/01—Electrostatic transducers characterised by the use of electrets
    • H04R19/016—Electrostatic transducers characterised by the use of electrets for microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers

Definitions

  • the present invention relates to a MEMS (Micro Electro Mechanical System) device such as a condenser microphone having a vibrating electrode and a fixed electrode.
  • MEMS Micro Electro Mechanical System
  • the capacitive vibration sensors disclosed in Patent Documents 1 and 2 have a fixed electrode and a vibrating electrode facing each other through an air gap (space) on a semiconductor substrate, and the fixed electrode has a stopper (projection). It is characterized by that.
  • the stopper is provided to prevent the fixed electrode and the vibrating electrode from approaching a certain distance or less.
  • the fixed electrode and the vibrating electrode that face each other may contact each other as a medium.
  • the stationary electrode and the vibrating electrode facing each other are attracted by electrostatic attraction.
  • the stopper described above has a role of preventing sticking. That is, since the fixed electrode has a stopper, the contact area between the two electrodes can be reduced, thereby preventing sticking of the entire electrode.
  • Patent Documents 3 and 4 propose an electret type silicon microphone using a silicon oxide film as an electret.
  • the first electrode that functions as a fixed electrode and the second electrode that functions as a vibration electrode are opposed to each other via an air gap, and the first electrode that is opposed to the first electrode.
  • the first electrode has a stopper so that the electrode and the second electrode do not approach a certain distance or less.
  • the conventional stopper structures disclosed in Patent Documents 1 to 4 have the following problems. That is, in order to reliably prevent sticking, it is required to increase the number of stoppers. However, when the number of stoppers is increased, sticking may occur between the stoppers and the electrodes facing them. In this way, the phenomenon in which sticking occurs due to the stopper occurs when the surface tension of a foreign substance such as moisture increases compared to the restoring force that works so that the two electrodes with a reduced distance maintain a certain distance. To happen. Such a state is more likely to occur as the number of stoppers increases. Therefore, sticking is likely to occur when the number of stoppers is increased.
  • an object of the present invention is to provide an excellent MEMS device capable of maintaining good anti-sticking performance without changing the stopper size even when the number of stoppers is increased.
  • a condenser microphone includes a first laminated film having a first electrode film, a second laminated film having a second electrode film, and the first laminated film, And an air gap formed between the second laminated film, the first laminated film having a stopper protruding toward the second laminated film, and a central portion of the stopper Is provided with a recess connected to the air gap.
  • the condenser microphone of the present invention since the recess is provided at the center of the stopper of the first laminated film having the first electrode film, the second laminated film and the second electrode film having the second electrode film are provided. Even when the laminated film approaches, the contact area between each stopper and the second laminated film can be reduced. Therefore, even when the number of stoppers is increased, a high-performance condenser microphone with good sticking resistance can be realized without changing the stopper size.
  • the first electrode film is also formed inside the stopper. If it does in this way, since a stopper structure will be in a mechanically low stress state, it will become difficult to produce problems, such as the stopper structure itself destroying.
  • the first electrode film is also formed in a region adjacent to the concave portion in the outer peripheral portion of the stopper. If it does in this way, since a stopper structure will be in a mechanically low stress state, it will become difficult to produce problems, such as the stopper structure itself destroying.
  • the bottom surface of the recess and the surface of the first laminated film excluding the stopper facing the second laminated film are flush with each other. If it does in this way, a stopper and a crevice can be formed with sufficient dimensional controllability by lithography.
  • the bottom surface of the recess and the surface of the first laminated film excluding the stopper that are opposite to the second laminated film are positioned at different heights. In this way, a smaller protrusion (step) can be provided on the stopper as compared with the case where the respective surfaces are flush with each other.
  • the first laminated film further includes a silicon nitride film that covers a surface of the first electrode film facing the second laminated film.
  • the restoring force of the first laminated film can be improved by the silicon nitride film.
  • the second laminated film further includes a silicon oxide film and a silicon nitride film covering the silicon oxide film.
  • the silicon oxide film can function as an electret film, and electric charges charged in the silicon oxide film can be prevented from escaping.
  • the tensile stress of the silicon nitride film is strong, the restoring force of the second stacked film can be improved by the silicon nitride film.
  • the first electrode film is made of polysilicon. If it does in this way, the 1st electrode film excellent in heat resistance and level
  • the second electrode film is made of polysilicon. If it does in this way, the 1st electrode film excellent in heat resistance and level
  • the MEMS device includes a first laminated film having a first electrode film, a second laminated film having a second electrode film, the first laminated film, and the second laminated film.
  • a recess to be connected is provided.
  • the concave portion is provided at the center of the stopper of the first laminated film having the first electrode film, the first laminated film and the second electrode film having the second electrode film are provided. Even when the laminated film approaches, the contact area between each stopper and the second laminated film can be reduced. Therefore, even when the number of stoppers is increased, a high-performance MEMS device having good sticking resistance can be realized without changing the stopper size.
  • the present invention even when the number of stoppers is increased, a high-performance MEMS device having good sticking resistance can be realized without changing the stopper size. Moreover, since the sticking resistance is good, the moisture resistance and dew condensation resistance of the MEMS device can be improved.
  • FIG. 1A is a cross-sectional view of the condenser microphone according to the first embodiment of the present invention
  • FIG. 1B is a plan view of the sound hole of the condenser microphone according to the first embodiment of the present invention.
  • FIG. 1C is a plan view of the stopper of the condenser microphone according to the first embodiment of the present invention.
  • FIG. 2A is an enlarged cross-sectional view showing a preferred stopper structure of the condenser microphone according to the first embodiment of the present invention
  • FIGS. 2B and 2C are respectively a first embodiment of the present invention. It is sectional drawing which expands and shows the other variation of the stopper structure of the capacitor
  • FIGS. 7A and 7B are cross-sectional views showing respective steps of the method for manufacturing the condenser microphone according to the first embodiment of the present invention.
  • FIGS. 8A and 8B are cross-sectional views showing the steps of the method of manufacturing the condenser microphone according to the first embodiment of the present invention.
  • FIG. 9 is a plan view of a recess for forming a stopper formed by the method for manufacturing a condenser microphone according to the first embodiment of the present invention.
  • FIG. 10A is a cross-sectional view of a condenser microphone according to the second embodiment of the present invention
  • FIG. 10B is a plan view of a sound hole of the condenser microphone according to the second embodiment of the present invention.
  • FIG. 10 (c) is a plan view of the stopper of the condenser microphone according to the second embodiment of the present invention.
  • FIGS. 11A and 11B are cross-sectional views showing respective steps of the method of manufacturing a condenser microphone according to the second embodiment of the present invention.
  • 12 (a) and 12 (b) are cross-sectional views showing respective steps of the method of manufacturing a condenser microphone according to the second embodiment of the present invention.
  • FIGS. 13A and 13B are cross-sectional views showing respective steps of the method of manufacturing a condenser microphone according to the second embodiment of the present invention.
  • 14 (a) and 14 (b) are cross-sectional views showing respective steps of the method for manufacturing a condenser microphone according to the second embodiment of the present invention.
  • FIG. 15A and 15B are cross-sectional views showing respective steps of the method of manufacturing a condenser microphone according to the second embodiment of the present invention.
  • 16 (a) and 16 (b) are cross-sectional views showing respective steps of the method of manufacturing the condenser microphone according to the second embodiment of the present invention.
  • FIG. 17 is a plan view of a recess for forming a stopper formed by the method for manufacturing a condenser microphone according to the second embodiment of the present invention.
  • FIG. 18A is a sectional view of a condenser microphone according to the third embodiment of the present invention, and
  • FIG. 18B is a plan view of a sound hole of the condenser microphone according to the third embodiment of the present invention.
  • FIGS. 18 (c) is a plan view of the stopper of the condenser microphone according to the third embodiment of the present invention.
  • FIGS. 19A and 19B are cross-sectional views showing respective steps of the method for manufacturing a condenser microphone according to the third embodiment of the present invention.
  • 20 (a) and 20 (b) are cross-sectional views showing respective steps of the method for manufacturing a condenser microphone according to the third embodiment of the present invention.
  • FIGS. 21A and 21B are cross-sectional views showing respective steps of the method of manufacturing the condenser microphone according to the third embodiment of the present invention.
  • 22 (a) and 22 (b) are cross-sectional views showing respective steps of the method of manufacturing a condenser microphone according to the third embodiment of the present invention.
  • FIG. 23 (a) and 23 (b) are cross-sectional views showing respective steps of the method of manufacturing a condenser microphone according to the third embodiment of the present invention.
  • 24 (a) and 24 (b) are cross-sectional views showing respective steps of the method of manufacturing a condenser microphone according to the third embodiment of the present invention.
  • FIG. 25 is a cross-sectional view showing one step of the method of manufacturing the condenser microphone according to the third embodiment of the present invention.
  • FIG. 26 is a plan view of a stopper-forming depression (before sub-trench formation) formed by the method of manufacturing a condenser microphone according to the third embodiment of the present invention.
  • FIG. 27 is a plan view of a recess for forming a stopper (after formation of a sub-trench) formed by the method for manufacturing a condenser microphone according to the third embodiment of the present invention.
  • the condenser microphone according to the first embodiment has a semiconductor substrate 100 having a substrate removal portion 123 at the center, in other words, a membrane region 126 and its peripheral region (membrane region 126). A part of the outer region) 127).
  • the semiconductor substrate 100 for example, a silicon single crystal having a (100) plane as a main surface and a specific resistance of 10 to 15 ⁇ ⁇ cm is used.
  • a protective oxide film (first silicon oxide film) 101 is formed on the peripheral region 127 in the semiconductor substrate 100.
  • a polysilicon film (first conductive polysilicon film) 102, a silicon nitride film (first silicon nitride film) 104, silicon A laminated film (second laminated film) 132 composed of an oxide film (second silicon oxide film) 105 and a silicon nitride film (second silicon nitride film) 107 is formed.
  • the polysilicon film 102 is a second electrode (vibration electrode) and is formed under the silicon nitride film 104.
  • the silicon nitride film 104 is formed so as to cover the lower surface of the silicon oxide film 105, and the silicon nitride film 107 is formed so as to cover the upper surface and side surfaces of the silicon oxide film 105.
  • the silicon oxide film 105 stores electric charges and functions as an electret film.
  • a silicon nitride film (third silicon nitride film) 114 and a polysilicon film (second conductive polysilicon film) 115 are formed on the second stacked film 132.
  • a laminated film (first laminated film) 131 made of a silicon nitride film (fourth silicon nitride film) 117 is formed on the second stacked film 132.
  • a sound hole 124 that is a through hole is formed in the first laminated film 131. The planar shape of the sound hole 124 is shown in FIG.
  • the polysilicon film 115 is a first electrode (fixed electrode)
  • the silicon nitride film 114 is formed so as to cover the lower surface of the polysilicon film 115
  • the silicon nitride film 117 includes an upper surface of the polysilicon film 115 and It is formed so as to cover the side surface.
  • an atmospheric pressure CVD (chemical vapor deposition) oxide film for example, a BPSG (boron-doped phosphor-silicate glass) film (third silicon oxide film).
  • An air gap 125 formed by etching away a part of the (film) 109 is formed.
  • the BPSG film 109 remaining without being etched away serves as a support layer for supporting the first laminated film 131.
  • the BPSG film 109 is formed with a second electrode pad opening 113 reaching the polysilicon film 102 serving as a second electrode (vibrating electrode).
  • the first laminated film 131 has a plurality of stoppers 128 protruding toward the second laminated film 132, and an air gap 125 is provided at the center of each stopper 128. Is provided with a recess 128a connected to the.
  • the height of the stopper 128 is, for example, about 1500 nm
  • the diameter of the stopper 128 is, for example, about 4 ⁇ m
  • the diameter of the concave portion 128 a is, for example, about 2 ⁇ m
  • the density of the stopper 128 is, for example, 1 / 35,000 ⁇ m 2 to 1 / 180,000 ⁇ m. It is about 2 .
  • the outer peripheral portion 128b surrounding the recess 128a in the stopper 128 is generated by the silicon nitride film 114 (a part of the first stacked film 131) processed into a convex shape toward the second stacked film 132 and the processing. And a polysilicon film 115 embedded in the trench 128c. That is, the polysilicon film 115 is embedded in the outer peripheral portion 128 b of each stopper 128.
  • the planar shape of the stopper 128 is shown in FIG.
  • the bottom surface of the recess 128a of the stopper 128 and the surface of the first stacked film 131 (specifically, the silicon nitride film 114) excluding the stopper 128 that faces the second stacked film 132. is the same.
  • the polysilicon film 115 is also formed in a region adjacent to the recess 128 a in the outer peripheral portion 128 b of the stopper 128.
  • the concave portion 128a connected to the air gap 125 is provided at the center of the stopper 128 of the first laminated film 131, the first laminated film 131 and the second laminated film 131 are provided. Even when the laminated film 132 approaches, the contact area between each stopper 128 and the second laminated film 132 can be reduced. For this reason, even if a foreign matter containing moisture enters the air gap 125, the surface tension of the foreign matter becomes small, so that the sticking phenomenon can be reliably suppressed. Therefore, even when the number of stoppers is increased, a high-performance condenser microphone with good sticking resistance can be realized without changing the stopper size.
  • the problem that the first laminated film 131 and the second laminated film 132 are stuck to each other by the surface tension of an etching solution or a cleaning solution is the above-mentioned book.
  • This can be solved by the stopper structure of the invention. That is, it is possible to obtain a condenser microphone that can exhibit strong sticking resistance even during manufacturing.
  • FIG. 2 (a) is an enlarged cross-sectional view of a preferred stopper structure of the present embodiment. That is, as shown in FIG. 2A, in the present embodiment, it is preferable that the polysilicon film 115 is securely embedded in the outer peripheral portion 128b of the stopper 128.
  • FIG. 2B and FIG. 2C are cross-sectional views showing, in an enlarged manner, other variations of the stopper structure of the present embodiment. That is, as shown in FIG. 2B, in this embodiment, a void 129 in which the polysilicon film 115 is not buried is formed in the outer peripheral portion 128b of the stopper 128 due to the overhang of the silicon nitride film 114. It may be. Further, as shown in FIG. 2 (c), the entire outer peripheral portion 128b of the stopper 128 is composed of the silicon nitride film 114, that is, the outer peripheral portion 128b of the stopper 128 is not buried in the polysilicon film 115. May be.
  • the structure in which the polysilicon film 115 is embedded in the outer peripheral portion 128b of the stopper 128, that is, the structure shown in FIG. 2A is preferable to the structure shown in FIGS. 2B and 2C.
  • the reason is as follows. That is, the polysilicon film is a low stress film compared to the silicon nitride film. Therefore, in the structure in which the entire outer peripheral portion 128b of the stopper 128 is formed of the silicon nitride film 114, or in the structure in which the void 129 in which the polysilicon film 115 is not buried is formed in the outer peripheral portion 128b of the stopper 128, the mechanically high.
  • the stopper structure according to the present embodiment is preferable in that the polysilicon film 115 is securely embedded in the outer peripheral portion 128b of the stopper 128 in terms of obtaining an effect of mechanically reducing stress.
  • the lower surface of the first stacked film 131 (specifically, the surface facing the second stacked film 132 in the polysilicon film 115) and the upper surface of the second stacked film 132 (specifically Specifically, it is preferable that the silicon nitride films 114 and 107 are formed on each of the surfaces of the silicon oxide film 105 facing the first stacked film 131.
  • the restoring force force for returning to the original shape of each stacked film 131 and 132 can be improved by the silicon nitride film.
  • the upper surface, the side surface, and the lower surface of the silicon oxide film 105 functioning as the electret film in the second laminated film 132 are covered with the silicon nitride films 104 and 107, respectively. In this way, it is possible to prevent the charges charged in the silicon oxide film 105 from escaping.
  • FIGS. 3 (a), 3 (b), 4 (a), 4 (b), 5 (a), 5 (b), 6A, 6B, 7A, 7B, 8A, and 8B will be described with reference to the sectional views of the respective steps.
  • the resist film removal process is a normal process and is not described here.
  • numerical values such as film thickness, materials such as film types, manufacturing methods such as etching methods, etc. in the following description are all examples.
  • a protective layer having a thickness of, for example, 1000 nm is formed on a P-type semiconductor substrate 100 made of a silicon single crystal having a (100) plane as a main surface and a specific resistance of 10 to 15 ⁇ ⁇ cm.
  • An oxide film (first silicon oxide film) 101 is formed.
  • a P-type polysilicon film (first conductive polysilicon film) 102 serving as a second electrode (vibrating electrode) is grown on the protective oxide film 101 by a reduced pressure CVD method to a thickness of 300 nm.
  • the polysilicon film 102 is doped with phosphorus at a concentration of 2 ⁇ 10 20 to 3 ⁇ 10 20 atoms / cm 3 , for example.
  • a resist pattern (not shown) is formed using the photolithography mask 103, and the polysilicon film 102 is processed into a predetermined shape by dry etching, for example, using the resist pattern as a mask. Thereafter, the resist pattern is peeled and removed. Thereafter, for example, a silicon nitride film (first silicon nitride film) 104 is grown as an insulating film on the protective oxide film 101 and the polysilicon film 102 to a thickness of 100 nm. At this point, the protective oxide film 101, the polysilicon film 102, and the silicon nitride film 104 are also formed on the back surface of the semiconductor substrate 100.
  • a TEOS (tetraethylorthosilicatetho) film (second silicon oxide film) 105 is grown to a thickness of 1000 nm on the silicon nitride film 104 by using low pressure CVD. At this time, the TEOS film 105 is also formed on the back surface of the semiconductor substrate 100. Thereafter, a resist pattern (not shown) is formed using the photolithography mask 106, and the TEOS film 105 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask. Thereafter, the resist pattern is peeled and removed.
  • a silicon nitride film (second silicon nitride film) 107 is grown on the TEOS film 105 as an insulating film to a thickness of 100 nm. At this time, the silicon nitride film 107 is also formed on the back surface of the semiconductor substrate 100. Thereafter, a resist pattern (not shown) is formed using the photolithography mask 108, and the silicon nitride film 107 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • a second laminated film 132 composed of the polysilicon film 102, the silicon nitride film 104, the silicon oxide film 105, and the silicon nitride film 107 is formed. Also, here, the silicon nitride film 107 in the second electrode pad forming region is removed. Thereafter, the resist pattern is peeled and removed.
  • an atmospheric pressure CVD oxide film for example, a BPSG film (third silicon oxide film) 109 is grown on the silicon nitride film 107 to a thickness of 3000 nm.
  • a BPSG film (third silicon oxide film) 109 is grown on the silicon nitride film 107 to a thickness of 3000 nm.
  • an air gap is formed by etching away a part of the BPSG film 109 in a later step. That is, the BPSG film 109 serves as a sacrificial layer.
  • a resist pattern (not shown) is formed using the photolithographic mask 110, and, for example, dry etching is performed on the BPSG film 109 using the resist pattern as a mask, thereby forming a recess 111 for forming a stopper.
  • the depth of the recess 111 is, for example, 1500 nm.
  • the BPSG film 109 in the second electrode pad formation region is removed by a predetermined thickness. Thereafter, the resist pattern is peeled and removed.
  • the planar shape of the recess 111 is shown in FIG.
  • the depression 111 is formed by digging up the BPSG film 109 around the protrusion so as to remain in the center so that the substantially circular protrusion made of the BPSG film 109 remains in the center.
  • a resist pattern (not shown) is formed using a photolithography mask 112, and the BPSG film 109 is processed by, for example, dry etching using the resist pattern as a mask.
  • a second electrode pad opening 113 reaching the polysilicon film 102 to be the second electrode (vibration electrode) is formed in the BPSG film 109. Thereafter, the resist pattern is peeled and removed.
  • a silicon nitride film (third silicon nitride) is formed as an insulating film, for example, on the entire surface of the BPSG film 109 including the inside of the recess 111 and the inside of the second electrode pad opening 113.
  • Film) 114 is formed to a thickness of 100 nm.
  • a P-type polysilicon film (second conductive polysilicon film) 115 serving as a first electrode (fixed electrode) is grown on the silicon nitride film 114 by using low pressure CVD to a thickness of 1000 nm.
  • the polysilicon film 115 is doped with phosphorus at a concentration of 1 ⁇ 10 20 to 2 ⁇ 10 20 atoms / cm 3 , for example.
  • a silicon nitride film 114 and a polysilicon film 115 are also formed on the back surface of the semiconductor substrate 100.
  • a resist pattern (not shown) is formed using a photolithography mask 116, and the silicon nitride film 114 and the polysilicon film 115 are processed into a predetermined shape by, for example, dry etching.
  • the stopper 128 of the present invention shown in FIGS. 1A and 1C is formed.
  • the resist pattern is peeled and removed.
  • a 150 nm-thickness silicon nitride film (fourth layer) is formed on the entire surface of the BPSG film 109 including the top of the polysilicon film 115 and the inside of the second electrode pad opening 113.
  • Silicon nitride film) 117 is formed.
  • a silicon nitride film 117 is also formed on the back surface of the semiconductor substrate 100.
  • the multilayer film on the back surface of the substrate including the silicon nitride film 117 is referred to as a substrate back surface multilayer film 120.
  • a resist pattern (not shown) is formed using the photolithography mask 118, and the silicon nitride film 117 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • a first laminated film 131 including the silicon nitride film 114, the polysilicon film 115, and the silicon nitride film 117 is formed.
  • the resist pattern is peeled and removed.
  • an FSG (fluorosilicate glass) film (functioning as a protective film) is formed on the entire surface of the BPSG film 109 including the inside of the second electrode pad opening 113 and the silicon nitride film 117.
  • a fourth silicon oxide film 119 is grown to a thickness of 500 nm.
  • the back surface multilayer film 120 is peeled and removed using, for example, a back grind equipment to expose the back surface of the semiconductor substrate 100.
  • a silicon oxide film (fifth silicon oxide film) 121 functioning as a protective film is grown on the back surface of the semiconductor substrate 100 to a thickness of 500 nm.
  • a resist pattern (not shown) is formed using the photolithography mask 122, and the silicon oxide film 121 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • the silicon oxide film 121 is used as a protective film, and the semiconductor substrate 100 is anisotropically etched using a chemical solution such as TMAH (tetramethyl ammonium hydroxide).
  • TMAH tetramethyl ammonium hydroxide
  • an FSG film 119 functioning as a protective film a silicon oxide film is formed by immersing the semiconductor substrate 100 (chip) on which the stacked films 131 and 132 are formed in an HF stock solution. 121, BPSG film 109 (predetermined portion) and protective oxide film 101 (predetermined portion) are removed by wet etching. Thereby, an air gap 125 connected to the sound hole 124 is formed between the first laminated film 131 and the second laminated film 132.
  • a capacitor microphone is completed by applying an electric charge to the silicon oxide film 105 as an electret film covered with the silicon nitride films 104 and 107 and charging it.
  • the condenser microphone according to the second embodiment includes a semiconductor substrate 200 having a substrate removal portion 223 at the center, in other words, a membrane region 226 and its peripheral region (membrane region 226). A part of the outer region) 227 of the semiconductor substrate 200.
  • the semiconductor substrate 200 for example, a silicon single crystal having a (100) plane as a main surface and a specific resistance of 10 to 15 ⁇ ⁇ cm is used.
  • a protective oxide film (first silicon oxide film) 201 is formed on the peripheral region 227 in the semiconductor substrate 200.
  • a polysilicon film (first conductive polysilicon film) 202, a silicon nitride film (first silicon nitride film) 204, silicon, and the like are formed on the membrane region 226 and the protective oxide film 201 in the semiconductor substrate 200.
  • a laminated film (second laminated film) 232 composed of an oxide film (second silicon oxide film) 205 and a silicon nitride film (second silicon nitride film) 207 is formed.
  • the polysilicon film 202 is a second electrode (vibration electrode) and is formed under the silicon nitride film 204.
  • the silicon nitride film 204 is formed so as to cover the lower surface of the silicon oxide film 205, and the silicon nitride film 207 is formed so as to cover the upper surface and side surfaces of the silicon oxide film 205.
  • the silicon oxide film 205 stores electric charges and functions as an electret film.
  • a silicon nitride film (third silicon nitride film) 214 and a polysilicon film (second conductive polysilicon film) 215 are formed on the second laminated film 232.
  • a laminated film (first laminated film) 231 including the silicon nitride film (fourth silicon nitride film) 217 is formed on the second laminated film 232.
  • a sound hole 224 that is a through hole is formed in the first laminated film 231. The planar shape of the sound hole 224 is shown in FIG.
  • the polysilicon film 215 is a first electrode (fixed electrode)
  • the silicon nitride film 214 is formed so as to cover the lower surface of the polysilicon film 215, and the silicon nitride film 217 is formed on the upper surface of the polysilicon film 215 and It is formed so as to cover the side surface.
  • a part of an atmospheric pressure CVD oxide film for example, a BPSG film (third silicon oxide film) 209 is removed by etching.
  • An air gap 225 is formed.
  • the BPSG film 209 remaining without being etched away serves as a support layer for supporting the first laminated film 231.
  • the BPSG film 209 is formed with a second electrode pad opening 213 reaching the polysilicon film 202 serving as a second electrode (vibrating electrode).
  • the first laminated film 231 has a plurality of stoppers 228 protruding toward the second laminated film 232, and an air gap 225 is provided at the center of each stopper 228. Is provided with a recess 228a connected to the.
  • the height of the stopper 228 is, for example, about 1500 nm
  • the diameter of the stopper 228 is, for example, about 4 ⁇ m
  • the diameter of the concave portion 228a (the diameter of the bottom surface) is, for example, about 3 ⁇ m
  • the density of the stopper 228 is, for example, 1 piece / 35,000 ⁇ m 2. ⁇ 1 piece / about 180,000 ⁇ m 2 .
  • each stopper 228 includes a silicon nitride film 214 (a part of the first stacked film 231) processed into a convex shape toward the second stacked film 232 and a groove 228c generated by the processing. It is composed of a buried polysilicon film 215. Further, the outer peripheral portion 228b of each stopper 228 protrudes further by about 150 to 300 nm toward the second laminated film 232 as compared with the other portions, and a concave portion 228a is formed so as to be surrounded by the outer peripheral portion 228b. Yes.
  • the planar shape of the stopper 228 is shown in FIG.
  • the polysilicon film 215 is not embedded in a region adjacent to the recess 228 a in the outer peripheral portion 228 b of each stopper 228.
  • the bottom surface of the recess 228a of the stopper 228 and the first laminated film 231 excluding the stopper 228 (specifically, the silicon nitride film 214). Is located at a different height from the surface facing the second laminated film 232.
  • the recess 128a of the stopper 128 extends to the surface of the first laminated film 131 excluding the stopper 128 that faces the second laminated film 132.
  • the second embodiment as shown in FIG.
  • the recess 228 a of the stopper 228 has a second laminated film 232 in the first laminated film 231 excluding the stopper 228. It has not reached the surface opposite to. That is, the bottom surface of the recess 228 a is located closer to the second stacked film 232 than the surface of the first stacked film 231 excluding the stopper 228 facing the second stacked film 232.
  • the polysilicon film 215 extends over the range from the surface facing the second stacked film 232 in the first stacked film 231 excluding the stopper 228 to the bottom surface of the recess 228a. A structure in which is embedded is obtained.
  • the concave portion 228 a connected to the air gap 225 is provided at the center of the stopper 228 of the first laminated film 231, the first laminated film 231 and the second laminated film 231. Even when the laminated film 232 approaches, the contact area between each stopper 228 and the second laminated film 232 can be reduced. For this reason, even if a foreign matter containing moisture enters the air gap 225, the surface tension of the foreign matter becomes small, so that the sticking phenomenon can be reliably suppressed. Therefore, even when the number of stoppers is increased, a high-performance condenser microphone with good sticking resistance can be realized without changing the stopper size.
  • the problem that the first laminated film 231 and the second laminated film 232 are stuck to each other by the surface tension of an etching solution or a cleaning solution is also the above-mentioned book.
  • This can be solved by the stopper structure of the invention. That is, it is possible to obtain a condenser microphone that can exhibit strong sticking resistance even during manufacturing.
  • FIG. 11 (a), (b), FIG. 12 (a), (b), FIG. 13 (a), (b), 14A, 14B, 15A, 15B, 16A, 16B, and 16B are referred to for explanation.
  • the resist film removal process is a normal process and is not described here.
  • numerical values such as film thickness, materials such as film types, manufacturing methods such as etching methods, etc. in the following description are all examples.
  • a protective layer having a thickness of, for example, 1000 nm is formed on a P-type semiconductor substrate 200 made of a silicon single crystal having a (100) plane as a main surface and a specific resistance of 10 to 15 ⁇ ⁇ cm.
  • An oxide film (first silicon oxide film) 201 is formed.
  • a P-type polysilicon film (first conductive polysilicon film) 202 to be a second electrode (vibrating electrode) is grown on the protective oxide film 201 by using low pressure CVD to a thickness of 300 nm.
  • the polysilicon film 202 is doped with phosphorus at a concentration of 2 ⁇ 10 20 to 3 ⁇ 10 20 atoms / cm 3 , for example.
  • a resist pattern (not shown) is formed using the photolithography mask 203, and the polysilicon film 202 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask. Thereafter, the resist pattern is peeled and removed. Thereafter, for example, a silicon nitride film (first silicon nitride film) 204 is grown as an insulating film on the protective oxide film 201 and the polysilicon film 202 to a thickness of 100 nm. At this point, the protective oxide film 201, the polysilicon film 202, and the silicon nitride film 204 are also formed on the back surface of the semiconductor substrate 200.
  • first silicon nitride film first silicon nitride film
  • a TEOS film (second silicon oxide film) 205 is grown on the silicon nitride film 204 to a thickness of 1000 nm using low pressure CVD. At this time, the TEOS film 205 is also formed on the back surface of the semiconductor substrate 200. Thereafter, a resist pattern (not shown) is formed using the photolithography mask 206, and the TEOS film 205 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask. Thereafter, the resist pattern is peeled and removed.
  • a silicon nitride film (second silicon nitride film) 207 is grown on the TEOS film 205 as an insulating film to a thickness of 100 nm. At this time, the silicon nitride film 207 is also formed on the back surface of the semiconductor substrate 200. Thereafter, a resist pattern (not shown) is formed using the photolithography mask 208, and the silicon nitride film 207 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • a second laminated film 232 composed of the polysilicon film 202, the silicon nitride film 204, the silicon oxide film 205, and the silicon nitride film 207 is formed. Further, here, the silicon nitride film 207 in the second electrode pad forming region is removed. Thereafter, the resist pattern is peeled and removed.
  • an atmospheric pressure CVD oxide film for example, a BPSG film (third silicon oxide film) 209 is grown on the silicon nitride film 207 to a thickness of 3000 nm.
  • a BPSG film (third silicon oxide film) 209 is grown on the silicon nitride film 207 to a thickness of 3000 nm.
  • an air gap is formed by etching away a part of the BPSG film 209 in a later step. That is, the BPSG film 209 serves as a sacrificial layer.
  • a resist pattern (not shown) is formed using the photolithography mask 210, and the BPSG film 209 is subjected to, for example, dry etching using the resist pattern as a mask, thereby forming a stopper-forming depression 211.
  • the depth of the recess 211 is, for example, 1500 nm.
  • the BPSG film 209 in the second electrode pad formation region is removed by a predetermined thickness. Thereafter, the resist
  • the recess 211 when forming the recess 211, by optimizing the dry etching conditions, the recess 211 is formed, and at the same time, the peripheral edge of the bottom surface of the recess 211 is further dug down to form the sub-trench 211a.
  • the depth of the sub-trench 211a is 10% or more and 20% or less of the depth of the recess 211 (that is, 150 nm or more and 300 nm or less).
  • the planar shape of the depression 211 is shown in FIG. As shown in FIG.
  • a resist pattern (not shown) is formed using a photolithography mask 212, and the BPSG film 209 is processed by, for example, dry etching using the resist pattern as a mask.
  • a second electrode pad opening 213 reaching the polysilicon film 202 to be the second electrode (vibrating electrode) is formed in the BPSG film 209. Thereafter, the resist pattern is peeled and removed.
  • a silicon nitride film (third silicon nitride) as an insulating film A film) 214 is formed to a thickness of 100 nm.
  • a P-type polysilicon film (second conductive polysilicon film) 215 to be a first electrode (fixed electrode) is grown on the silicon nitride film 214 by 1000 nm using low pressure CVD.
  • the polysilicon film 215 is doped with, for example, phosphorus at a concentration of 1 ⁇ 10 20 to 2 ⁇ 10 20 atoms / cm 3 .
  • a silicon nitride film 214 and a polysilicon film 215 are also formed on the back surface of the semiconductor substrate 200.
  • a resist pattern (not shown) is formed using the photolithography mask 216, and the silicon nitride film 214 and the polysilicon film 215 are processed into a predetermined shape by, for example, dry etching.
  • the stopper 228 of the present invention shown in FIGS. 10A and 10C is formed.
  • the resist pattern is peeled and removed.
  • a 150 nm thick silicon nitride film (fourth layer) is formed on the entire surface of the BPSG film 209 including the top of the polysilicon film 215 and the inside of the second electrode pad opening 213. Silicon nitride film) 217 is formed. At this time, a silicon nitride film 217 is also formed on the back surface of the semiconductor substrate 200.
  • the multilayer film on the back surface of the substrate including the silicon nitride film 217 is referred to as a substrate back surface multilayer film 220.
  • a resist pattern (not shown) is formed using the photolithography mask 218, and the silicon nitride film 217 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • a first laminated film 231 including the silicon nitride film 214, the polysilicon film 215, and the silicon nitride film 217 is formed.
  • the resist pattern is peeled and removed.
  • an FSG film (fourth silicon) functioning as a protective film over the entire surface of the BPSG film 209 including the inside of the second electrode pad opening 213 and the silicon nitride film 217.
  • Oxide film) 219 is grown to a thickness of 500 nm.
  • the back surface multilayer film 220 is peeled and removed using, for example, a back grind equipment to expose the back surface of the semiconductor substrate 200.
  • a silicon oxide film (fifth silicon oxide film) 221 that functions as a protective film is grown on the back surface of the semiconductor substrate 200 to a thickness of 500 nm.
  • a resist pattern (not shown) is formed using the photolithography mask 222, and the silicon oxide film 221 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • a central portion of the semiconductor substrate 200 is obtained.
  • a substrate removing portion 223 penetrating the substrate is formed.
  • an FSG film 219 functioning as a protective film, a silicon oxide film is formed by immersing the semiconductor substrate 200 (chip) on which the stacked films 231 and 232 and the like are formed in an HF stock solution. 221, the BPSG film 209 (predetermined portion) and the protective oxide film 201 (predetermined portion) are removed by wet etching. Thereby, an air gap 225 connected to the sound hole 224 is formed between the first laminated film 231 and the second laminated film 232.
  • a capacitor microphone is completed by applying an electric charge to the silicon oxide film 205 serving as an electret film covered with the silicon nitride films 204 and 207 and charging it.
  • the condenser microphone according to the third embodiment includes a semiconductor substrate 300 having a substrate removing portion 324 at the center, in other words, a membrane region 327 and its peripheral region (membrane region 327). A part of the outer region) 328 of the semiconductor substrate 300.
  • the semiconductor substrate 300 for example, a silicon single crystal having a (100) plane as a main surface and a specific resistance of 10 to 15 ⁇ ⁇ cm is used.
  • a protective oxide film (first silicon oxide film) 301 is formed on the peripheral region 328 in the semiconductor substrate 300.
  • a polysilicon film (first conductive polysilicon film) 302, a silicon nitride film (first silicon nitride film) 304, silicon, and the like are formed on the membrane region 327 and the protective oxide film 301 in the semiconductor substrate 300.
  • a laminated film (second laminated film) 332 including an oxide film (second silicon oxide film) 305 and a silicon nitride film (second silicon nitride film) 307 is formed.
  • the polysilicon film 302 is a second electrode (vibration electrode) and is formed under the silicon nitride film 304.
  • the silicon nitride film 304 is formed so as to cover the lower surface of the silicon oxide film 305, and the silicon nitride film 307 is formed so as to cover the upper surface and side surfaces of the silicon oxide film 305.
  • the silicon oxide film 305 stores electric charge and functions as an electret film.
  • a silicon nitride film (third silicon nitride film) 315 and a polysilicon film (second conductive polysilicon film) 316 are formed on the second stacked film 332.
  • a laminated film (first laminated film) 331 including the silicon nitride film (fourth silicon nitride film) 318 is formed on the second stacked film 332.
  • a sound hole 325 that is a through hole is formed in the first laminated film 331. The planar shape of the sound hole 325 is shown in FIG.
  • the polysilicon film 316 is a first electrode (fixed electrode)
  • the silicon nitride film 315 is formed so as to cover the lower surface of the polysilicon film 316
  • the silicon nitride film 318 includes the upper surface of the polysilicon film 316 and It is formed so as to cover the side surface.
  • a portion of the atmospheric pressure CVD oxide film, for example, a BPSG film (third silicon oxide film) 309 is removed by etching between the first laminated film 331 and the second laminated film 332. An air gap 326 is formed.
  • the BPSG film 309 remaining without being etched away serves as a support layer for supporting the first laminated film 331.
  • the BPSG film 309 is provided with a second electrode pad opening 314 that reaches the polysilicon film 302 to be the second electrode (vibrating electrode).
  • the first laminated film 331 has a plurality of stoppers 329 protruding toward the second laminated film 332, and an air gap 326 is provided at the center of each stopper 329. Is provided with a recess 329a connected to the.
  • the height of the stopper 329 is, for example, about 1500 nm
  • the diameter of the stopper 329 is, for example, about 4 ⁇ m
  • the diameter of the recessed portion 329a is, for example, about 3 ⁇ m
  • the density of the stopper 329 is, for example, 1 / 35,000 ⁇ m 2 to 1 / 180,000 ⁇ m. It is about 2 .
  • each stopper 329 is formed in a silicon nitride film 315 (a part of the first stacked film 331) processed into a convex shape toward the second stacked film 332 and a groove 329c generated by the processing.
  • the polysilicon film 316 is embedded.
  • the outer peripheral portion 329b of each stopper 329 protrudes further to the second laminated film 332 by about 150 to 300 nm as compared with the other portions, and a concave portion 329a is formed so as to be surrounded by the outer peripheral portion 329b.
  • the planar shape of the stopper 329 is shown in FIG.
  • the polysilicon film 316 is not embedded in a region adjacent to the concave portion 329 a in the outer peripheral portion 329 b of each stopper 329.
  • the bottom surface of the recess 329a of the stopper 329 and the first laminated film 331 excluding the stopper 329 (specifically, the silicon nitride film 315). Is located at a different height from the surface facing the second laminated film 332.
  • the recess 128a of the stopper 128 extends to the surface of the first laminated film 131 excluding the stopper 128 that faces the second laminated film 132.
  • the third embodiment as shown in FIG.
  • the recess 329a of the stopper 329 has a second laminated film 332 in the first laminated film 331 excluding the stopper 329. It has not reached the surface opposite to. That is, the bottom surface of the recess 329 a is located closer to the second stacked film 332 than the surface of the first stacked film 331 excluding the stopper 329 facing the second stacked film 332.
  • the polysilicon film 316 extends over the range from the surface facing the second stacked film 332 in the first stacked film 331 excluding the stopper 329 to the bottom surface of the recess 329a. A structure in which is embedded is obtained.
  • the concave portion 329a connected to the air gap 326 is provided at the center of the stopper 329 of the first multilayer film 331, the first multilayer film 331 and the second multilayer film 331 are provided. Even when the laminated film 332 approaches, the contact area between each stopper 329 and the second laminated film 332 can be reduced. For this reason, even if a foreign matter containing moisture enters the air gap 326, the surface tension of the foreign matter or the like is reduced, so that the sticking phenomenon can be reliably suppressed. Therefore, even when the number of stoppers is increased, a high-performance condenser microphone with good sticking resistance can be realized without changing the stopper size.
  • the problem that the first laminated film 331 and the second laminated film 332 stick to each other due to the surface tension of an etching solution or a cleaning solution is also the above-mentioned book.
  • This can be solved by the stopper structure of the invention. That is, it is possible to obtain a condenser microphone that can exhibit strong sticking resistance even during manufacturing.
  • FIG. 19 (a), (b), FIG. 20 (a), (b), FIG. 21 (a), (b), 22A, 22B, 23A, 23B, 24A, 24B, and FIG.
  • the resist film removal process is a normal process and is not described here.
  • numerical values such as film thickness, materials such as film types, manufacturing methods such as etching methods, etc. in the following description are all examples.
  • a protective layer having a thickness of, for example, 1000 nm is formed on a P-type semiconductor substrate 300 made of a silicon single crystal having a (100) plane as a main surface and a specific resistance of 10 to 15 ⁇ ⁇ cm.
  • An oxide film (first silicon oxide film) 301 is formed.
  • a P-type polysilicon film (first conductive polysilicon film) 302 to be the second electrode (vibrating electrode) is grown on the protective oxide film 301 by using low pressure CVD to a thickness of 300 nm.
  • the polysilicon film 302 is doped with, for example, phosphorus at a concentration of 2 ⁇ 10 20 to 3 ⁇ 10 20 atoms / cm 3 .
  • a resist pattern (not shown) is formed using the photolithography mask 303, and the polysilicon film 302 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask. Thereafter, the resist pattern is peeled and removed. Thereafter, for example, a silicon nitride film (first silicon nitride film) 304 is grown as an insulating film on the protective oxide film 301 and the polysilicon film 302 to a thickness of 100 nm. At this time, the protective oxide film 301, the polysilicon film 302, and the silicon nitride film 304 are also formed on the back surface of the semiconductor substrate 300.
  • first silicon nitride film first silicon nitride film
  • a TEOS film (second silicon oxide film) 305 is grown to a thickness of 1000 nm on the silicon nitride film 304 by using low pressure CVD. At this time, the TEOS film 305 is also formed on the back surface of the semiconductor substrate 300. Thereafter, a resist pattern (not shown) is formed using the photolithography mask 306, and the TEOS film 305 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask. Thereafter, the resist pattern is peeled and removed.
  • a silicon nitride film (second silicon nitride film) 307 is grown on the TEOS film 305 as an insulating film to a thickness of 100 nm.
  • a silicon nitride film 307 is also formed on the back surface of the semiconductor substrate 300.
  • a resist pattern (not shown) is formed using the photolithography mask 308, and the silicon nitride film 307 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • a second laminated film 332 including the polysilicon film 302, the silicon nitride film 304, the silicon oxide film 305, and the silicon nitride film 307 is formed. Also, here, the silicon nitride film 307 in the second electrode pad forming region is removed. Thereafter, the resist pattern is peeled and removed.
  • an atmospheric pressure CVD oxide film for example, a BPSG film (third silicon oxide film) 309 is grown on the silicon nitride film 307 to a thickness of 3000 nm.
  • a BPSG film (third silicon oxide film) 309 is grown on the silicon nitride film 307 to a thickness of 3000 nm.
  • an air gap is formed by etching away a part of the BPSG film 309 in a later step. That is, the BPSG film 309 serves as a sacrificial layer.
  • a resist pattern (not shown) is formed using the photolithographic mask 310, and for example, dry etching is performed on the BPSG film 309 using the resist pattern as a mask, thereby forming a recess 311 for stopper formation.
  • the planar shape of the depression 311 is shown in FIG.
  • the depth of the recess 311 is, for example, 1500 nm.
  • a resist pattern (not shown) is formed using a photolithography mask 312 and, for example, dry etching is performed on the BPSG film 309 using the resist pattern as a mask.
  • the resist pattern is peeled off.
  • the depth of the sub-trench 311a is 10% or more and 20% or less of the depth of the recess 311 (that is, 150 nm or more and 300 nm or less).
  • FIG. 27 shows a planar shape of the recess 311 in which the sub-trench 311a is formed. As shown in FIG.
  • a resist pattern (not shown) is formed using a photolithography mask 313, and the BPSG film 309 is processed by, for example, dry etching using the resist pattern as a mask.
  • a second electrode pad opening 314 reaching the polysilicon film 302 to be the second electrode (vibration electrode) is formed in the BPSG film 309. Thereafter, the resist pattern is peeled and removed.
  • Film) 315 is formed to a thickness of 100 nm.
  • a P-type polysilicon film (second conductive polysilicon film) 316 serving as a first electrode (fixed electrode) is grown on the silicon nitride film 315 by using a low pressure CVD method to a thickness of 1000 nm.
  • the polysilicon film 316 is doped with, for example, phosphorus at a concentration of 1 ⁇ 10 20 to 2 ⁇ 10 20 atoms / cm 3 .
  • a silicon nitride film 315 and a polysilicon film 316 are also formed on the back surface of the semiconductor substrate 300.
  • a resist pattern (not shown) is formed using a photolithography mask 317, and the silicon nitride film 315 and the polysilicon film 316 are processed into a predetermined shape by, for example, dry etching.
  • the stopper 329 of the present invention shown in FIGS. 18A and 10C is formed.
  • the resist pattern is peeled and removed.
  • a 150 nm thick silicon nitride film (fourth layer) is formed on the entire surface of the BPSG film 309 including the top of the polysilicon film 316 and the inside of the second electrode pad opening 314. Silicon nitride film) 318 is formed. At this time, a silicon nitride film 318 is also formed on the back surface of the semiconductor substrate 300.
  • the multilayer film on the back surface of the substrate including the silicon nitride film 318 is referred to as a substrate back surface multilayer film 321.
  • a resist pattern (not shown) is formed using a photolithography mask 319, and the silicon nitride film 318 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • a first laminated film 331 including the silicon nitride film 315, the polysilicon film 316, and the silicon nitride film 318 is formed.
  • the resist pattern is peeled and removed.
  • an FSG film (fourth silicon) functioning as a protective film on the entire surface of the BPSG film 309 including the inside of the second electrode pad opening 314 and the silicon nitride film 318.
  • An oxide film 320 is grown to a thickness of 500 nm.
  • the back surface multilayer film 321 is peeled and removed using, for example, a back grind equipment to expose the back surface of the semiconductor substrate 300.
  • a silicon oxide film (fifth silicon oxide film) 322 functioning as a protective film is grown on the back surface of the semiconductor substrate 300 to a thickness of 500 nm.
  • a resist pattern (not shown) is formed using the photolithography mask 323, and the silicon oxide film 322 is processed into a predetermined shape by, for example, dry etching using the resist pattern as a mask.
  • the central portion of the semiconductor substrate 300 is obtained.
  • a substrate removing portion 324 penetrating the substrate is formed.
  • an FSG film 320, a silicon oxide film 322, and a BPSG functioning as a protective film are obtained by immersing the semiconductor substrate 300 (chip) on which the stacked films 331 and 332 are formed in an HF stock solution.
  • the film 309 (predetermined portion) and the protective oxide film 301 (predetermined portion) are removed by wet etching. Thereby, an air gap 326 connected to the sound hole 325 is formed between the first laminated film 331 and the second laminated film 332.
  • a capacitor microphone is completed by applying an electric charge to the silicon oxide film 305 as an electret film covered with the silicon nitride films 304 and 307 to be charged.
  • the electret condenser microphone is targeted.
  • the same effect can be obtained by using a capacitive condenser microphone that does not use an electret instead.
  • the P-type semiconductor substrate is used, but an N-type semiconductor substrate may be used instead.
  • a P-type polysilicon film is used as the electrode film, a P-type polysilicon film may be formed by ion implantation into the polysilicon film after forming a non-doped polysilicon film.
  • an N-type polysilicon film may be used instead of the P-type polysilicon film.
  • the process is limited. However, for example, thermal oxidation and CVD when an oxide film is formed, dry etching and wet etching when etching is performed, and the like. It goes without saying that an arbitrary process can be selected from a group of processes having compatibility.
  • the planar shapes of the stoppers 128, 228, and 329 are circular.
  • the planar shape is not particularly limited, and the planar shapes of the stoppers 128, 228, and 329 are triangular. The same effect can be obtained even when a polygon such as a quadrangle, hexagon, or octagon is set.
  • the sub-trench 211a is formed at the same time as the recess 211 by optimizing the dry etching conditions, so that the condenser microphone can be completed by using only eight photolithography masks. Can do. That is, according to the method for manufacturing a condenser microphone according to the second embodiment, an effect that the number of steps can be reduced as compared with the method for manufacturing a condenser microphone according to the third embodiment can be obtained.
  • the capacitive condenser microphone has been described.
  • the present invention is not limited to these embodiments, and various modifications can be made within the scope of the effects of the present invention.
  • CMOS complementary metal-oxide semiconductor
  • a substrate (wafer) on which a large number of chips are simultaneously manufactured is divided, so that a capacitive condenser microphone or pressure can be obtained.
  • a technology for manufacturing a device such as a sensor is referred to as a MEMS technology, and a device manufactured using such a MEMS technology is referred to as a MEMS device.
  • the present invention can be applied to various devices other than MEMS devices such as a capacitive condenser microphone and a pressure sensor without departing from the spirit of the present invention.

Abstract

　第１電極膜を有する積層膜（１３２）と、第２電極膜を有する積層膜（１３１）との間にエアギャップ（１２５）が形成されている。積層膜（１３１）は、積層膜（１３２）に向かって突き出たストッパ（１２８）を有しており、ストッパ（１２８）の中心部には、エアギャップ（１２５）と接続する凹部（１２８ａ）が設けられている。

Description

コンデンサマイクロホン及びＭＥＭＳデバイス
　本発明は、振動電極と固定電極とを有するコンデンサマイクロホン等のＭＥＭＳ（Micro Electro Mechanical System ）デバイスに関する。
　近年、特許文献１及び２に示すような、MEMS技術を活用した容量型振動センサが提案されている。特許文献１及び２に開示された容量型振動センサは、エアギャップ（空間）を介して互いに対向した固定電極と振動電極とを半導体基板上に有し、固定電極はストッパ（突起物）を有していることを特徴とする。ここで、ストッパは、固定電極と振動電極とが一定距離以下に近づくことを防ぐために設けられている。具体的には、エアギャップ内に結露が生じたり、水分などの異物がエアギャップ内に侵入したりすると、互いに対向する固定電極と振動電極とがこれらを媒体として接触する場合がある。また、対向する固定電極と振動電極とが静電引力により吸着する場合もある。このように、対向する２つの電極が接触した状態はスティッキングと呼ばれ、前述のストッパはスティッキングを防止する役割を持っている。すなわち、固定電極がストッパを有するために、２つの電極の接触面積を低減することができ、それによって、電極全体としてのスティッキングを防止することができる。
　ところで、従来、エレクトレットコンデンサマイクロホンなどの素子に応用される、永久的電気分極を有する誘導体であるエレクトレットとして、ＦＥＰ（fluorinated ethylene propylene）材などの有機系の高分子重合体が使用されてきた。しかし、ＦＥＰ材などの有機系の高分子重合体は耐熱性に劣るため、基板実装されるリフロー用素子（基板実装時のハンダリフロー温度に耐えうる素子）への応用が困難であるという問題点がある。また、エレクトレットについては、薄膜化、小型化及び高性能化が求められている。そこで、特許文献３及び４には、エレクトレットとしてシリコン酸化膜を用いたエレクトレット型シリコンマイクロホンが提案されている。特許文献３及び４に開示されたマイクロホンにおいても、固定電極として機能する第１の電極と、振動電極として機能する第２の電極とはエアギャップを介して対向しており、対向する第１の電極と第２の電極とが一定距離以下に近づかないように、第１の電極はストッパを有している。
特開２００６－１５７８６３号公報 特開２００７－２６７０４９号公報 特開２００５－１９１２０８号公報 特開２００６－０７４１０２号公報
　しかしながら、特許文献１～４に開示されている従来のストッパ構造には以下のような課題がある。すなわち、スティッキングを確実に防ぐためには、ストッパ数を増やすことが求められる。ところが、ストッパ数を増やすと、各ストッパと、それらに対向している電極との間でスティッキングが発生する場合がある。このように、ストッパによってスティッキングが発生する現象は、距離の縮まった２つの電極が一定の距離を保つように働く復元力と比べて、水分などの異物の表面張力が大きくなる状態が発生した場合に起こる。このような状態は、ストッパ数が多くなるほど発生しやすくなるので、ストッパ数を増やすと、スティッキングが発生しやすくなる。
　前記に鑑み、本発明は、ストッパ数を増やした場合にもストッパサイズを変更することなく耐スティッキング性能を良好に保つことができる優れたＭＥＭＳデバイスを提供することを目的とする。
　前記の目的を達成するために、本発明に係るコンデンサマイクロホンは、第１電極膜を有する第１の積層膜と、第２電極膜を有する第２の積層膜と、前記第１の積層膜と前記第２の積層膜との間に形成されたエアギャップとを備え、前記第１の積層膜は、前記第２の積層膜に向かって突き出たストッパを有しており、前記ストッパの中心部には、前記エアギャップと接続する凹部が設けられている。
　本発明に係るコンデンサマイクロホンによると、第１電極膜を有する第１の積層膜のストッパの中心部に凹部が設けられているため、第１の積層膜と、第２電極膜を有する第２の積層膜とが接近した場合にも、各ストッパと第２の積層膜との接触面積を低減することができる。従って、ストッパ数を増やした場合にも、ストッパサイズを変更することなく、良好なスティッキング耐性を持つ高性能なコンデンサマイクロホンを実現することができる。
　本発明に係るコンデンサマイクロホンにおいて、前記第１電極膜は前記ストッパの内部にも形成されていることが好ましい。このようにすると、ストッパ構造が機械的に低ストレスな状態となるため、ストッパ構造そのものが破壊してしまう等の問題が生じにくくなる。
　本発明に係るコンデンサマイクロホンにおいて、前記第１電極膜は、前記ストッパの外周部における前記凹部に隣接する領域にも形成されていることが好ましい。このようにすると、ストッパ構造が機械的に低ストレスな状態となるため、ストッパ構造そのものが破壊してしまう等の問題が生じにくくなる。
　本発明に係るコンデンサマイクロホンにおいて、前記凹部の底面と、前記ストッパを除く前記第１の積層膜における前記第２の積層膜に対向する面とは面一であることが好ましい。このようにすると、ストッパや凹部をリソグラフィによって寸法制御性良く形成することができる。
　本発明に係るコンデンサマイクロホンにおいて、前記凹部の底面と、前記ストッパを除く前記第１の積層膜における前記第２の積層膜に対向する面とは異なる高さに位置することが好ましい。このようにすると、それぞれの面が面一である場合と比べて、より小さい突起（段差）をストッパに設けることができる。
　本発明に係るコンデンサマイクロホンにおいて、前記第１の積層膜は、前記第１電極膜における前記第２の積層膜に対向する面を覆うシリコン窒化膜をさらに有していることが好ましい。このようにすると、シリコン窒化膜の引っ張り応力が強いため、当該シリコン窒化膜によって、第１の積層膜の復元力を向上させることができる。
　本発明に係るコンデンサマイクロホンにおいて、前記第２の積層膜は、シリコン酸化膜と、当該シリコン酸化膜を覆うシリコン窒化膜とをさらに有していることが好ましい。このようにすると、シリコン酸化膜をエレクトレット膜として機能させることができると共に、当該シリコン酸化膜に帯電した電荷が逃げることを防ぐことができる。また、シリコン窒化膜の引っ張り応力が強いため、当該シリコン窒化膜によって、第２の積層膜の復元力を向上させることができる。
　本発明に係るコンデンサマイクロホンにおいて、前記第１電極膜はポリシリコンからなることが好ましい。このようにすると、メタル汚染を回避しつつ、耐熱性及び段差被覆性に優れた第１電極膜を得ることができる。
　本発明に係るコンデンサマイクロホンにおいて、前記第２電極膜はポリシリコンからなることが好ましい。このようにすると、メタル汚染を回避しつつ、耐熱性及び段差被覆性に優れた第１電極膜を得ることができる。
　また、本発明に係るＭＥＭＳデバイスは、第１電極膜を有する第１の積層膜と、第２電極膜を有する第２の積層膜と、前記第１の積層膜と前記第２の積層膜との間に形成されたエアギャップとを備え、前記第１の積層膜は、前記第２の積層膜に向かって突き出たストッパを有しており、前記ストッパの中心部には、前記エアギャップと接続する凹部が設けられている。
　本発明に係るＭＥＭＳデバイスによると、第１電極膜を有する第１の積層膜のストッパの中心部に凹部が設けられているため、第１の積層膜と、第２電極膜を有する第２の積層膜とが接近した場合にも、各ストッパと第２の積層膜との接触面積を低減することができる。従って、ストッパ数を増やした場合にも、ストッパサイズを変更することなく、良好なスティッキング耐性を持つ高性能なＭＥＭＳデバイスを実現することができる。
　本発明によれば、ストッパ数を増やした場合にも、ストッパサイズを変更することなく、良好なスティッキング耐性を持つ高性能なＭＥＭＳデバイスを実現することができる。また、スティッキング耐性が良好であるため、ＭＥＭＳデバイスの耐湿性及び耐結露性を向上させることができる。
　また、第１の積層膜と第２の積層膜との間に数μｍレベルの厚さのエアギャップ構造をウェットエッチングにより形成する際に、エアギャップを挟んで対向する膜同士が水やＩＰＡ（isopropyl alcohol ）等の媒体を介して接触しそうな場合にも、本発明によれば、対向する膜同士の接触面積を低減することができる。すなわち、本発明によれば、製造時にも強いスティッキング耐性を発揮できるＭＥＭＳデバイスを得ることができる。
図１（ａ）は本発明の第１の実施形態に係るコンデンサマイクロホンの断面図であり、図１（ｂ）は本発明の第１の実施形態に係るコンデンサマイクロホンの音孔の平面図であり、図１（ｃ）は本発明の第１の実施形態に係るコンデンサマイクロホンのストッパの平面図である。 図２（ａ）は本発明の第１の実施形態に係るコンデンサマイクロホンの好ましいストッパ構造を拡大して示す断面図であり、図２（ｂ）及び図２（ｃ）はそれぞれ本発明の第１の実施形態に係るコンデンサマイクロホンのストッパ構造の他のバリエーションを拡大して示す断面図である。 図３（ａ）及び（ｂ）は本発明の第１の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図４（ａ）及び（ｂ）は本発明の第１の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図５（ａ）及び（ｂ）は本発明の第１の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図６（ａ）及び（ｂ）は本発明の第１の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図７（ａ）及び（ｂ）は本発明の第１の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図８（ａ）及び（ｂ）は本発明の第１の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図９は本発明の第１の実施形態に係るコンデンサマイクロホンの製造方法で形成されるストッパ形成用の窪みの平面図である。 図１０（ａ）は本発明の第２の実施形態に係るコンデンサマイクロホンの断面図であり、図１０（ｂ）は本発明の第２の実施形態に係るコンデンサマイクロホンの音孔の平面図であり、図１０（ｃ）は本発明の第２の実施形態に係るコンデンサマイクロホンのストッパの平面図である。 図１１（ａ）及び（ｂ）は本発明の第２の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図１２（ａ）及び（ｂ）は本発明の第２の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図１３（ａ）及び（ｂ）は本発明の第２の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図１４（ａ）及び（ｂ）は本発明の第２の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図１５（ａ）及び（ｂ）は本発明の第２の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図１６（ａ）及び（ｂ）は本発明の第２の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図１７は本発明の第２の実施形態に係るコンデンサマイクロホンの製造方法で形成されるストッパ形成用の窪みの平面図である。 図１８（ａ）は本発明の第３の実施形態に係るコンデンサマイクロホンの断面図であり、図１８（ｂ）は本発明の第３の実施形態に係るコンデンサマイクロホンの音孔の平面図であり、図１８（ｃ）は本発明の第３の実施形態に係るコンデンサマイクロホンのストッパの平面図である。 図１９（ａ）及び（ｂ）は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図２０（ａ）及び（ｂ）は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図２１（ａ）及び（ｂ）は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図２２（ａ）及び（ｂ）は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図２３（ａ）及び（ｂ）は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図２４（ａ）及び（ｂ）は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法の各工程を示す断面図である。 図２５は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法の一工程を示す断面図である。 図２６は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法で形成されるストッパ形成用の窪み（サブトレンチ形成前）の平面図である。 図２７は本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法で形成されるストッパ形成用の窪み（サブトレンチ形成後）の平面図である。
符号の説明
　１００、２００、３００　　半導体基板
　１０１、２０１、３０１　　第１のシリコン酸化膜
　１０２、２０２、３０２　　第１の導電性ポリシリコン膜
　１０３、２０３、３０３　　第１のフォトリソグラフィ用マスク
　１０４、２０４、３０４　　第１のシリコン窒化膜
　１０５、２０５、３０５　　第２のシリコン酸化膜
　１０６、２０６、３０６　　第２のフォトリソグラフィ用マスク
　１０７、２０７、３０７　　第２のシリコン窒化膜
　１０８、２０８、３０８　　第３のフォトリソグラフィ用マスク
　１０９、２０９、３０９　　第３のシリコン酸化膜
　１１０、２１０、３１０　　第４のフォトリソグラフィ用マスク
　１１１、２１１、３１１　　第３のシリコン酸化膜の窪み
　２１１ａ、３１１ａ　　　　第３のシリコン酸化膜の窪み内のサブトレンチ
　１１２、２１２、３１２　　第５のフォトリソグラフィ用マスク
　１１３、２１３、３１４　　第２電極用パッド開口部
　１１４、２１４、３１５　　第３のシリコン窒化膜
　１１５、２１５、３１６　　第２の導電性ポリシリコン膜
　１１６、２１６、３１３　　第６のフォトリソグラフィ用マスク
　１１７、２１７、３１８　　第４のシリコン窒化膜
　１１８、２１８、３１７　　第７のフォトリソグラフィ用マスク
　１１９、２１９、３２０　　第４のシリコン酸化膜
　１２０、２２０、３２１　　基板裏面多層膜
　１２１、２２１、３２２　　第５のシリコン酸化膜
　１２２、２２２、３１９　　第８のフォトリソグラフィ用マスク
　１２３、２２３、３２４　　基板除去部
　１２４、２２４、３２５　　音孔
　１２５、２２５、３２６　　エアギャップ
　１２６、２２６、３２７　　メンブレン領域
　１２７、２２７、３２８　　周辺領域（メンブレン領域の外側領域の一部）
　１２８、２２８、３２９　　ストッパ
　１２８ａ、２２８ａ、３２９ａ　　ストッパの凹部
　１２８ｂ、２２８ｂ、３２９ｂ　　ストッパの外周部
　１２８ｃ、２２８ｃ、３２９ｃ　　ストッパ内部の溝
　１２９　　　　　　　　　　ボイド
　１３１、２３１、３３１　　第１の積層膜
　１３２、２３２、３３２　　第２の積層膜
　３２３　　　　　　　　　　第９のフォトリソグラフィ用マスク
　（第１の実施形態）
　以下、本発明の第１の実施形態に係るコンデンサマイクロホンについて、図１（ａ）～（ｃ）を参照しながら説明する。
　第１の実施形態に係るコンデンサマイクロホンは、図１（ａ）の断面図に示すように、中央に基板除去部１２３を有する半導体基板１００、言い換えると、メンブレン領域１２６とその周辺領域（メンブレン領域１２６の外側領域の一部）１２７とからなる半導体基板１００を有している。半導体基板１００としては、例えば、（１００）面を主面とし、比抵抗が１０～１５Ω・ｃｍのシリコン単結晶を用いている。半導体基板１００における周辺領域１２７の上には、保護酸化膜（第１のシリコン酸化膜）１０１が形成されている。また、半導体基板１００におけるメンブレン領域１２６の上及び保護酸化膜１０１の上には、ポリシリコン膜（第１の導電性ポリシリコン膜）１０２、シリコン窒化膜（第１のシリコン窒化膜）１０４、シリコン酸化膜（第２のシリコン酸化膜）１０５及びシリコン窒化膜（第２のシリコン窒化膜）１０７からなる積層膜（第２の積層膜）１３２が形成されている。ここで、ポリシリコン膜１０２は第２電極（振動電極）であり、シリコン窒化膜１０４の下に形成されている。また、シリコン窒化膜１０４はシリコン酸化膜１０５の下面を覆うように形成されていると共に、シリコン窒化膜１０７はシリコン酸化膜１０５の上面及び側面を覆うように形成されている。尚、シリコン酸化膜１０５は電荷を蓄えており、エレクトレット膜として機能する。
　また、図１（ａ）に示すように、第２の積層膜１３２の上には、シリコン窒化膜（第３のシリコン窒化膜）１１４、ポリシリコン膜（第２の導電性ポリシリコン膜）１１５及びシリコン窒化膜（第４のシリコン窒化膜）１１７からなる積層膜（第１の積層膜）１３１が形成されている。第１の積層膜１３１には、貫通孔である音孔１２４が形成されている。音孔１２４の平面形状を図１（ｂ）に示す。ここで、ポリシリコン膜１１５は第１電極（固定電極）であり、シリコン窒化膜１１４はポリシリコン膜１１５の下面を覆うように形成されており、シリコン窒化膜１１７はポリシリコン膜１１５の上面及び側面を覆うように形成されている。また、第１の積層膜１３１と第２の積層膜１３２との間には、常圧ＣＶＤ（chemical vapor deposition ）酸化膜、例えばＢＰＳＧ（boron-doped phospho-silicate glass）膜（第３のシリコン酸化膜）１０９の一部をエッチング除去して形成されたエアギャップ１２５が形成されている。尚、エッチング除去されずに残存するＢＰＳＧ膜１０９は、第１の積層膜１３１を支持する支持層としての役割を果たす。また、ＢＰＳＧ膜１０９には、第２電極（振動電極）となるポリシリコン膜１０２に達する第２電極用パッド開口部１１３が形成されている。
　第１の実施形態の特徴として、第１の積層膜１３１は、第２の積層膜１３２に向かって突き出た複数のストッパ１２８を有しており、各ストッパ１２８の中心部には、エアギャップ１２５と接続する凹部１２８ａが設けられている。ストッパ１２８の高さは例えば１５００ｎｍ程度であり、ストッパ１２８の直径は例えば４μｍ程度であり、凹部１２８ａの直径は例えば２μｍ程度であり、ストッパ１２８の密度は例えば１個／３５０００μｍ2 ～１個／１８００００μｍ2 程度である。一方、ストッパ１２８における凹部１２８ａを囲む外周部１２８ｂは、第２の積層膜１３２に向かって凸形状に加工されたシリコン窒化膜１１４（第１の積層膜１３１の一部）と、当該加工により生じた溝１２８ｃに埋め込まれたポリシリコン膜１１５とから構成されている。すなわち、各ストッパ１２８の外周部１２８ｂにはポリシリコン膜１１５が埋め込まれている。ストッパ１２８の平面形状を図１（ｃ）に示す。
　尚、第１の実施形態においては、ストッパ１２８の凹部１２８ａの底面と、ストッパ１２８を除く第１の積層膜１３１（具体的にはシリコン窒化膜１１４）における第２の積層膜１３２に対向する面とは面一である。また、ポリシリコン膜１１５は、ストッパ１２８の外周部１２８ｂにおける凹部１２８ａに隣接する領域にも形成されている。
　第１の実施形態に係るコンデンサマイクロホンによると、第１の積層膜１３１のストッパ１２８の中心部に、エアギャップ１２５と接続する凹部１２８ａが設けられているため、第１の積層膜１３１と第２の積層膜１３２とが接近した場合にも、各ストッパ１２８と第２の積層膜１３２との接触面積を低減することができる。このため、エアギャップ１２５内に水分を含む異物等が侵入したとしても、当該異物等の表面張力が小さくなるため、スティッキング現象を確実に抑制することができる。従って、ストッパ数を増やした場合にも、ストッパサイズを変更することなく、良好なスティッキング耐性を持つ高性能なコンデンサマイクロホンを実現することができる。
　同様に、第１の実施形態に係るコンデンサマイクロホンによると、第１の積層膜１３１と第２の積層膜１３２とがエッチング液又は洗浄液等の表面張力によって張り付いてしまうという問題も、前述の本発明のストッパ構造によって解決することができる。すなわち、製造時にも強いスティッキング耐性を発揮できるコンデンサマイクロホンを得ることができる。
　図２（ａ）は、本実施形態の好ましいストッパ構造を拡大して示す断面図である。すなわち、図２（ａ）に示すように、本実施形態において、ストッパ１２８の外周部１２８ｂにはポリシリコン膜１１５が確実に埋め込まれていることが好ましい。
　一方、図２（ｂ）及び図２（ｃ）は、本実施形態のストッパ構造の他のバリエーションを拡大して示す断面図である。すなわち、図２（ｂ）に示すように、本実施形態において、ストッパ１２８の外周部１２８ｂにおいて、シリコン窒化膜１１４のオーバーハングに起因して、ポリシリコン膜１１５が埋まっていないボイド１２９が形成されていてもよい。また、図２（ｃ）に示すように、ストッパ１２８の外周部１２８ｂの全体がシリコン窒化膜１１４から構成された構造、つまりストッパ１２８の外周部１２８ｂにポリシリコン膜１１５が埋まっていない構造であってもよい。
　本実施形態において、ストッパ１２８の外周部１２８ｂにポリシリコン膜１１５が埋め込まれている構造、つまり図２（ａ）に示す構造が図２（ｂ）及び図２（ｃ）に示す構造よりも好ましい理由は次の通りである。すなわち、ポリシリコン膜は、シリコン窒化膜と比べて低応力の膜である。そのため、ストッパ１２８の外周部１２８ｂの全体がシリコン窒化膜１１４から構成された構造、又はストッパ１２８の外周部１２８ｂにポリシリコン膜１１５が埋まっていないボイド１２９が形成された構造では、機械的に高ストレスな状態となるため、ストッパ１２８の特性上、例えばストッパ１２８そのものが破壊してしまう等の問題が生じる可能性がある。従って、本実施形態のストッパ構造は、ストッパ１２８の外周部１２８ｂにポリシリコン膜１１５が確実に埋め込まれている構造である方が、機械的に低ストレスになるという効果が得られる点で好ましい。
　また、本実施形態のように、第１の積層膜１３１の下面（具体的にはポリシリコン膜１１５における第２の積層膜１３２に対向する面）、及び第２の積層膜１３２の上面（具体的にはシリコン酸化膜１０５における第１の積層膜１３１に対向する面）のそれぞれにシリコン窒化膜１１４及び１０７が形成されていることが好ましい。このようにすると、シリコン窒化膜の引っ張り応力が強いため、当該シリコン窒化膜によって、各積層膜１３１及び１３２の復元力（本来の形状に戻ろうとする力）を向上させることができる。
　また、本実施形態のように、第２の積層膜１３２中においてエレクトレット膜として機能するシリコン酸化膜１０５の上面、側面及び下面はそれぞれ、シリコン窒化膜１０４及び１０７によって覆われていることが好ましい。このようにすると、シリコン酸化膜１０５に帯電した電荷が逃げることを防ぐことができる。
　次に、本発明の第１の実施形態に係るコンデンサマイクロホンの製造方法について、図３（ａ）、（ｂ）、図４（ａ）、（ｂ）、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）、図７（ａ）、（ｂ）及び図８（ａ）、（ｂ）の各工程断面図を参照しながら説明する。尚、レジスト膜の除去工程については通常の処理を行うので、説明を省略している。また、以下の説明における膜厚等の数値、膜種等の材質、エッチング方法等の製法などがいずれも例示であることは言うまでもない。
　まず、図３（ａ）に示すように、（１００）面を主面とし、比抵抗が１０～１５Ω・ｃｍのシリコン単結晶からなるＰ型の半導体基板１００上に、例えば厚さ１０００ｎｍの保護酸化膜（第１のシリコン酸化膜）１０１を形成する。その後、保護酸化膜１０１上に、減圧ＣＶＤを用いて、第２電極（振動電極）となるＰ型のポリシリコン膜（第１の導電性ポリシリコン膜）１０２を厚さ３００ｎｍ成長させる。ポリシリコン膜１０２には、例えばリンが濃度２×１０20～３×１０20ａｔｏｍｓ／ｃｍ3 でドープされている。その後、フォトリソグラフィ用マスク１０３を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてポリシリコン膜１０２を例えばドライエッチングによって所定の形状に加工する。その後、前記レジストパターンを剥離除去する。その後、保護酸化膜１０１上及びポリシリコン膜１０２上に絶縁膜として例えばシリコン窒化膜（第１のシリコン窒化膜）１０４を厚さ１００ｎｍ成長させる。尚、この時点で、半導体基板１００の裏面にも保護酸化膜１０１、ポリシリコン膜１０２及びシリコン窒化膜１０４が形成されている。
　次に、図３（ｂ）に示すように、減圧ＣＶＤを用いて、シリコン窒化膜１０４の上にＴＥＯＳ（tetraethylorthosilicate ）膜（第２のシリコン酸化膜）１０５を厚さ１０００ｎｍ成長させる。このとき、半導体基板１００の裏面にもＴＥＯＳ膜１０５が形成される。その後、フォトリソグラフィ用マスク１０６を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＴＥＯＳ膜１０５を例えばドライエッチングによって所定の形状に加工する。その後、前記レジストパターンを剥離除去する。
　次に、図４（ａ）に示すように、ＴＥＯＳ膜１０５上に絶縁膜として例えばシリコン窒化膜（第２のシリコン窒化膜）１０７を厚さ１００ｎｍ成長させる。このとき、半導体基板１００の裏面にもシリコン窒化膜１０７が形成される。その後、フォトリソグラフィ用マスク１０８を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン窒化膜１０７を例えばドライエッチングによって所定の形状に加工する。これにより、ポリシリコン膜１０２、シリコン窒化膜１０４、シリコン酸化膜１０５及びシリコン窒化膜１０７からなる第２の積層膜１３２が形成される。また、ここで、第２電極用パッド形成領域のシリコン窒化膜１０７を除去しておく。その後、前記レジストパターンを剥離除去する。
　次に、図４（ｂ）に示すように、シリコン窒化膜１０７の上に常圧ＣＶＤ酸化膜、例えばＢＰＳＧ膜（第３のシリコン酸化膜）１０９を厚さ３０００ｎｍ成長させる。尚、後工程においてＢＰＳＧ膜１０９の一部をエッチング除去することによりエアギャップが形成される。すなわち、ＢＰＳＧ膜１０９は犠牲層としての役割を果たす。その後、フォトリソグラフィ用マスク１１０を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＢＰＳＧ膜１０９に対して例えばドライエッチングを行い、それによってストッパ形成用の窪み１１１を形成する。窪み１１１の深さは、例えば１５００ｎｍである。ここで、第２電極用パッド形成領域のＢＰＳＧ膜１０９を所定の厚さだけ除去しておく。その後、前記レジストパターンを剥離除去する。窪み１１１の平面形状を図９に示す。図９に示すように、窪み１１１は、ＢＰＳＧ膜１０９からなる略円状の凸部が中心に残るように、当該凸部周辺のＢＰＳＧ膜１０９を略円環状に掘り下げることによって形成されている。
　次に、図５（ａ）に示すように、フォトリソグラフィ用マスク１１２を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＢＰＳＧ膜１０９を例えばドライエッチングによって加工することにより、第２電極（振動電極）となるポリシリコン膜１０２に達する第２電極用パッド開口部１１３をＢＰＳＧ膜１０９に形成する。その後、前記レジストパターンを剥離除去する。
　次に、図５（ｂ）に示すように、窪み１１１の内部及び第２電極用パッド開口部１１３の内部を含むＢＰＳＧ膜１０９の全面に、例えば絶縁膜としてシリコン窒化膜（第３のシリコン窒化膜）１１４を厚さ１００ｎｍ形成する。その後、シリコン窒化膜１１４の上に、減圧ＣＶＤを用いて、第１電極（固定電極）となるＰ型のポリシリコン膜（第２の導電性ポリシリコン膜）１１５を厚さ１０００ｎｍ成長させる。ポリシリコン膜１１５には、例えばリンが濃度１×１０20～２×１０20ａｔｏｍｓ／ｃｍ3 でドープされている。ここで、半導体基板１００の裏面にもシリコン窒化膜１１４及びポリシリコン膜１１５が形成される。その後、フォトリソグラフィ用マスク１１６を用いてレジストパターン（図示省略）を形成し、シリコン窒化膜１１４及びポリシリコン膜１１５を例えばドライエッチングによって所定の形状に加工する。これにより、図１（ａ）及び図１（ｃ）に示す本発明のストッパ１２８が形成される。その後、前記レジストパターンを剥離除去する。
　次に、図６（ａ）に示すように、ポリシリコン膜１１５の上及び第２電極用パッド開口部１１３の内部を含むＢＰＳＧ膜１０９の全面に、厚さ１５０ｎｍのシリコン窒化膜（第４のシリコン窒化膜）１１７を形成する。このとき、半導体基板１００の裏面にもシリコン窒化膜１１７が形成される。以下、シリコン窒化膜１１７を含む基板裏面の多層膜を基板裏面多層膜１２０と称する。その後、フォトリソグラフィ用マスク１１８を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン窒化膜１１７を例えばドライエッチングによって所定の形状に加工する。これにより、シリコン窒化膜１１４、ポリシリコン膜１１５及びシリコン窒化膜１１７からなる第１の積層膜１３１が形成される。その後、前記レジストパターンを剥離除去する。
　次に、図６（ｂ）に示すように、シリコン窒化膜１１７の上及び第２電極用パッド開口部１１３の内部を含むＢＰＳＧ膜１０９の全面に保護膜として機能するＦＳＧ（fluorosilicate glass）膜（第４のシリコン酸化膜）１１９を厚さ５００ｎｍ成長させる。
　次に、図７（ａ）に示すように、例えばバックグラインド設備を使用して基板裏面多層膜１２０を剥離除去して、半導体基板１００の裏面を露出させる。
　次に、図７（ｂ）に示すように、半導体基板１００の裏面上に保護膜として機能するシリコン酸化膜（第５のシリコン酸化膜）１２１を厚さ５００ｎｍ成長させる。その後、フォトリソグラフィ用マスク１２２を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン酸化膜１２１を例えばドライエッチングによって所定の形状に加工する。
　次に、図８（ａ）に示すように、シリコン酸化膜１２１を保護膜として、半導体基板１００に対してＴＭＡＨ（tetramethyl ammonium hydroxide）などの薬液を用いて異方性エッチングを行うことにより、半導体基板１００の中央部を貫通する基板除去部１２３を形成する。
　次に、図８（ｂ）に示すように、各積層膜１３１及び１３２等が形成された半導体基板１００（チップ）をＨＦ原液に浸すことによって、保護膜として機能するＦＳＧ膜１１９、シリコン酸化膜１２１、ＢＰＳＧ膜１０９（所定の部分）及び保護酸化膜１０１（所定の部分）をウェットエッチングにより除去する。これにより、第１の積層膜１３１と第２の積層膜１３２との間に、音孔１２４と接続するエアギャップ１２５が形成される。
　最後に、シリコン窒化膜１０４及び１０７によって覆われたエレクトレット膜としてのシリコン酸化膜１０５に電荷を与えて着電させることによって、コンデンサマイクロホンが完成する。
　（第２の実施形態）
　以下、本発明の第２の実施形態に係るコンデンサマイクロホンについて、図１０（ａ）～（ｃ）を参照しながら説明する。
　第２の実施形態に係るコンデンサマイクロホンは、図１０（ａ）の断面図に示すように、中央に基板除去部２２３を有する半導体基板２００、言い換えると、メンブレン領域２２６とその周辺領域（メンブレン領域２２６の外側領域の一部）２２７とからなる半導体基板２００を有している。半導体基板２００としては、例えば、（１００）面を主面とし、比抵抗が１０～１５Ω・ｃｍのシリコン単結晶を用いている。半導体基板２００における周辺領域２２７の上には、保護酸化膜（第１のシリコン酸化膜）２０１が形成されている。また、半導体基板２００におけるメンブレン領域２２６の上及び保護酸化膜２０１の上には、ポリシリコン膜（第１の導電性ポリシリコン膜）２０２、シリコン窒化膜（第１のシリコン窒化膜）２０４、シリコン酸化膜（第２のシリコン酸化膜）２０５及びシリコン窒化膜（第２のシリコン窒化膜）２０７からなる積層膜（第２の積層膜）２３２が形成されている。ここで、ポリシリコン膜２０２は第２電極（振動電極）であり、シリコン窒化膜２０４の下に形成されている。また、シリコン窒化膜２０４はシリコン酸化膜２０５の下面を覆うように形成されていると共に、シリコン窒化膜２０７はシリコン酸化膜２０５の上面及び側面を覆うように形成されている。尚、シリコン酸化膜２０５は電荷を蓄えており、エレクトレット膜として機能する。
　また、図１０（ａ）に示すように、第２の積層膜２３２の上には、シリコン窒化膜（第３のシリコン窒化膜）２１４、ポリシリコン膜（第２の導電性ポリシリコン膜）２１５及びシリコン窒化膜（第４のシリコン窒化膜）２１７からなる積層膜（第１の積層膜）２３１が形成されている。第１の積層膜２３１には、貫通孔である音孔２２４が形成されている。音孔２２４の平面形状を図１０（ｂ）に示す。ここで、ポリシリコン膜２１５は第１電極（固定電極）であり、シリコン窒化膜２１４はポリシリコン膜２１５の下面を覆うように形成されており、シリコン窒化膜２１７はポリシリコン膜２１５の上面及び側面を覆うように形成されている。また、第１の積層膜２３１と第２の積層膜２３２との間には、常圧ＣＶＤ酸化膜、例えばＢＰＳＧ膜（第３のシリコン酸化膜）２０９の一部をエッチング除去して形成されたエアギャップ２２５が形成されている。尚、エッチング除去されずに残存するＢＰＳＧ膜２０９は、第１の積層膜２３１を支持する支持層としての役割を果たす。また、ＢＰＳＧ膜２０９には、第２電極（振動電極）となるポリシリコン膜２０２に達する第２電極用パッド開口部２１３が形成されている。
　第２の実施形態の特徴として、第１の積層膜２３１は、第２の積層膜２３２に向かって突き出た複数のストッパ２２８を有しており、各ストッパ２２８の中心部には、エアギャップ２２５と接続する凹部２２８ａが設けられている。ストッパ２２８の高さは例えば１５００ｎｍ程度であり、ストッパ２２８の直径は例えば４μｍ程度であり、凹部２２８ａの直径（底面の直径）は例えば３μｍ程度であり、ストッパ２２８の密度は例えば１個／３５０００μｍ2 ～１個／１８００００μｍ2 程度である。具体的には、各ストッパ２２８は、第２の積層膜２３２に向かって凸形状に加工されたシリコン窒化膜２１４（第１の積層膜２３１の一部）と、当該加工により生じた溝２２８ｃに埋め込まれたポリシリコン膜２１５とから構成されている。また、各ストッパ２２８の外周部２２８ｂは、他の部分と比べて第２の積層膜２３２の方にさらに１５０～３００ｎｍ程度突き出ており、この外周部２２８ｂに囲まれるように凹部２２８ａが形成されている。ストッパ２２８の平面形状を図１０（ｃ）に示す。
　尚、第１の実施形態と異なり、各ストッパ２２８の外周部２２８ｂにおける凹部２２８ａに隣接する領域にはポリシリコン膜２１５は埋め込まれていない。
　また、第２の実施形態のストッパ２２８においては、第１の実施形態と異なり、ストッパ２２８の凹部２２８ａの底面と、ストッパ２２８を除く第１の積層膜２３１（具体的にはシリコン窒化膜２１４）における第２の積層膜２３２に対向する面とは異なる高さに位置する。言い換えると、第１の実施形態においては、図１（ａ）に示すように、ストッパ１２８の凹部１２８ａは、ストッパ１２８を除く第１の積層膜１３１における第２の積層膜１３２に対向する面まで達していたのに対して、第２の実施形態においては、図１０（ａ）に示すように、ストッパ２２８の凹部２２８ａは、ストッパ２２８を除く第１の積層膜２３１における第２の積層膜２３２に対向する面まで達していない。すなわち、ストッパ２２８を除く第１の積層膜２３１における第２の積層膜２３２に対向する面と比べて、凹部２２８ａの底面の方が第２の積層膜２３２のより近くに位置している。これにより、第２の実施形態のストッパ２２８においては、ストッパ２２８を除く第１の積層膜２３１における第２の積層膜２３２に対向する面から凹部２２８ａの底面までの範囲に亘ってポリシリコン膜２１５が埋め込まれた構造が得られる。
　第２の実施形態に係るコンデンサマイクロホンによると、第１の積層膜２３１のストッパ２２８の中心部に、エアギャップ２２５と接続する凹部２２８ａが設けられているため、第１の積層膜２３１と第２の積層膜２３２とが接近した場合にも、各ストッパ２２８と第２の積層膜２３２との接触面積を低減することができる。このため、エアギャップ２２５内に水分を含む異物等が侵入したとしても、当該異物等の表面張力が小さくなるため、スティッキング現象を確実に抑制することができる。従って、ストッパ数を増やした場合にも、ストッパサイズを変更することなく、良好なスティッキング耐性を持つ高性能なコンデンサマイクロホンを実現することができる。
　同様に、第２の実施形態に係るコンデンサマイクロホンによると、第１の積層膜２３１と第２の積層膜２３２とがエッチング液又は洗浄液等の表面張力によって張り付いてしまうという問題も、前述の本発明のストッパ構造によって解決することができる。すなわち、製造時にも強いスティッキング耐性を発揮できるコンデンサマイクロホンを得ることができる。
　次に、本発明の第２の実施形態に係るコンデンサマイクロホンの製造方法について、図１１（ａ）、（ｂ）、図１２（ａ）、（ｂ）、図１３（ａ）、（ｂ）、図１４（ａ）、（ｂ）、図１５（ａ）、（ｂ）及び図１６（ａ）、（ｂ）の各工程断面図を参照しながら説明する。尚、レジスト膜の除去工程については通常の処理を行うので、説明を省略している。また、以下の説明における膜厚等の数値、膜種等の材質、エッチング方法等の製法などがいずれも例示であることは言うまでもない。
　まず、図１１（ａ）に示すように、（１００）面を主面とし、比抵抗が１０～１５Ω・ｃｍのシリコン単結晶からなるＰ型の半導体基板２００上に、例えば厚さ１０００ｎｍの保護酸化膜（第１のシリコン酸化膜）２０１を形成する。その後、保護酸化膜２０１上に、減圧ＣＶＤを用いて、第２電極（振動電極）となるＰ型のポリシリコン膜（第１の導電性ポリシリコン膜）２０２を厚さ３００ｎｍ成長させる。ポリシリコン膜２０２には、例えばリンが濃度２×１０20～３×１０20ａｔｏｍｓ／ｃｍ3 でドープされている。その後、フォトリソグラフィ用マスク２０３を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてポリシリコン膜２０２を例えばドライエッチングによって所定の形状に加工する。その後、前記レジストパターンを剥離除去する。その後、保護酸化膜２０１上及びポリシリコン膜２０２上に絶縁膜として例えばシリコン窒化膜（第１のシリコン窒化膜）２０４を厚さ１００ｎｍ成長させる。尚、この時点で、半導体基板２００の裏面にも保護酸化膜２０１、ポリシリコン膜２０２及びシリコン窒化膜２０４が形成されている。
　次に、図１１（ｂ）に示すように、減圧ＣＶＤを用いて、シリコン窒化膜２０４の上にＴＥＯＳ膜（第２のシリコン酸化膜）２０５を厚さ１０００ｎｍ成長させる。このとき、半導体基板２００の裏面にもＴＥＯＳ膜２０５が形成される。その後、フォトリソグラフィ用マスク２０６を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＴＥＯＳ膜２０５を例えばドライエッチングによって所定の形状に加工する。その後、前記レジストパターンを剥離除去する。
　次に、図１２（ａ）に示すように、ＴＥＯＳ膜２０５上に絶縁膜として例えばシリコン窒化膜（第２のシリコン窒化膜）２０７を厚さ１００ｎｍ成長させる。このとき、半導体基板２００の裏面にもシリコン窒化膜２０７が形成される。その後、フォトリソグラフィ用マスク２０８を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン窒化膜２０７を例えばドライエッチングによって所定の形状に加工する。これにより、ポリシリコン膜２０２、シリコン窒化膜２０４、シリコン酸化膜２０５及びシリコン窒化膜２０７からなる第２の積層膜２３２が形成される。また、ここで、第２電極用パッド形成領域のシリコン窒化膜２０７を除去しておく。その後、前記レジストパターンを剥離除去する。
　次に、図１２（ｂ）に示すように、シリコン窒化膜２０７の上に常圧ＣＶＤ酸化膜、例えばＢＰＳＧ膜（第３のシリコン酸化膜）２０９を厚さ３０００ｎｍ成長させる。尚、後工程においてＢＰＳＧ膜２０９の一部をエッチング除去することによりエアギャップが形成される。すなわち、ＢＰＳＧ膜２０９は犠牲層としての役割を果たす。その後、フォトリソグラフィ用マスク２１０を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＢＰＳＧ膜２０９に対して例えばドライエッチングを行い、それによってストッパ形成用の窪み２１１を形成する。窪み２１１の深さは、例えば１５００ｎｍである。ここで、第２電極用パッド形成領域のＢＰＳＧ膜２０９を所定の厚さだけ除去しておく。その後、前記レジストパターンを剥離除去する。
　本実施形態においては、窪み２１１を形成する際に、ドライエッチング条件を最適化することによって、窪み２１１を形成すると同時に、窪み２１１の底面周縁部をさらに掘り下げてサブトレンチ２１１ａを形成する。サブトレンチ２１１ａの深さは、窪み２１１の深さの１０％以上で且つ２０％以下の深さ（つまり１５０ｎｍ以上で且つ３００ｎｍ以下の深さ）である。窪み２１１の平面形状を図１７に示す。図１７に示すように、窪み２１１内においては、中心部にＢＰＳＧ膜２０９からなる略円状の低い凸部が存在し、当該凸部周辺のＢＰＳＧ膜２０９を略円環状にさらに掘り下げることによってサブトレンチ２１１ａが形成されている。
　次に、図１３（ａ）に示すように、フォトリソグラフィ用マスク２１２を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＢＰＳＧ膜２０９を例えばドライエッチングによって加工することにより、第２電極（振動電極）となるポリシリコン膜２０２に達する第２電極用パッド開口部２１３をＢＰＳＧ膜２０９に形成する。その後、前記レジストパターンを剥離除去する。
　次に、図１３（ｂ）に示すように、窪み２１１の内部及び第２電極用パッド開口部２１３の内部を含むＢＰＳＧ膜２０９の全面に、例えば絶縁膜としてシリコン窒化膜（第３のシリコン窒化膜）２１４を厚さ１００ｎｍ形成する。その後、シリコン窒化膜２１４の上に、減圧ＣＶＤを用いて、第１電極（固定電極）となるＰ型のポリシリコン膜（第２の導電性ポリシリコン膜）２１５を厚さ１０００ｎｍ成長させる。ポリシリコン膜２１５には、例えばリンが濃度１×１０20～２×１０20ａｔｏｍｓ／ｃｍ3 でドープされている。ここで、半導体基板２００の裏面にもシリコン窒化膜２１４及びポリシリコン膜２１５が形成される。その後、フォトリソグラフィ用マスク２１６を用いてレジストパターン（図示省略）を形成し、シリコン窒化膜２１４及びポリシリコン膜２１５を例えばドライエッチングによって所定の形状に加工する。これにより、図１０（ａ）及び図１０（ｃ）に示す本発明のストッパ２２８が形成される。その後、前記レジストパターンを剥離除去する。
　次に、図１４（ａ）に示すように、ポリシリコン膜２１５の上及び第２電極用パッド開口部２１３の内部を含むＢＰＳＧ膜２０９の全面に、厚さ１５０ｎｍのシリコン窒化膜（第４のシリコン窒化膜）２１７を形成する。このとき、半導体基板２００の裏面にもシリコン窒化膜２１７が形成される。以下、シリコン窒化膜２１７を含む基板裏面の多層膜を基板裏面多層膜２２０と称する。その後、フォトリソグラフィ用マスク２１８を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン窒化膜２１７を例えばドライエッチングによって所定の形状に加工する。これにより、シリコン窒化膜２１４、ポリシリコン膜２１５及びシリコン窒化膜２１７からなる第１の積層膜２３１が形成される。その後、前記レジストパターンを剥離除去する。
　次に、図１４（ｂ）に示すように、シリコン窒化膜２１７の上及び第２電極用パッド開口部２１３の内部を含むＢＰＳＧ膜２０９の全面に保護膜として機能するＦＳＧ膜（第４のシリコン酸化膜）２１９を厚さ５００ｎｍ成長させる。
　次に、図１５（ａ）に示すように、例えばバックグラインド設備を使用して基板裏面多層膜２２０を剥離除去して、半導体基板２００の裏面を露出させる。
　次に、図１５（ｂ）に示すように、半導体基板２００の裏面上に保護膜として機能するシリコン酸化膜（第５のシリコン酸化膜）２２１を厚さ５００ｎｍ成長させる。その後、フォトリソグラフィ用マスク２２２を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン酸化膜２２１を例えばドライエッチングによって所定の形状に加工する。
　次に、図１６（ａ）に示すように、シリコン酸化膜２２１を保護膜として、半導体基板２００に対してＴＭＡＨなどの薬液を用いて異方性エッチングを行うことにより、半導体基板２００の中央部を貫通する基板除去部２２３を形成する。
　次に、図１６（ｂ）に示すように、各積層膜２３１及び２３２等が形成された半導体基板２００（チップ）をＨＦ原液に浸すことによって、保護膜として機能するＦＳＧ膜２１９、シリコン酸化膜２２１、ＢＰＳＧ膜２０９（所定の部分）及び保護酸化膜２０１（所定の部分）をウェットエッチングにより除去する。これにより、第１の積層膜２３１と第２の積層膜２３２との間に、音孔２２４と接続するエアギャップ２２５が形成される。
　最後に、シリコン窒化膜２０４及び２０７によって覆われたエレクトレット膜としてのシリコン酸化膜２０５に電荷を与えて着電させることによって、コンデンサマイクロホンが完成する。
　（第３の実施形態）
　以下、本発明の第３の実施形態に係るコンデンサマイクロホンについて、図１８（ａ）～（ｃ）を参照しながら説明する。
　第３の実施形態に係るコンデンサマイクロホンは、図１８（ａ）の断面図に示すように、中央に基板除去部３２４を有する半導体基板３００、言い換えると、メンブレン領域３２７とその周辺領域（メンブレン領域３２７の外側領域の一部）３２８とからなる半導体基板３００を有している。半導体基板３００としては、例えば、（１００）面を主面とし、比抵抗が１０～１５Ω・ｃｍのシリコン単結晶を用いている。半導体基板３００における周辺領域３２８の上には、保護酸化膜（第１のシリコン酸化膜）３０１が形成されている。また、半導体基板３００におけるメンブレン領域３２７の上及び保護酸化膜３０１の上には、ポリシリコン膜（第１の導電性ポリシリコン膜）３０２、シリコン窒化膜（第１のシリコン窒化膜）３０４、シリコン酸化膜（第２のシリコン酸化膜）３０５及びシリコン窒化膜（第２のシリコン窒化膜）３０７からなる積層膜（第２の積層膜）３３２が形成されている。ここで、ポリシリコン膜３０２は第２電極（振動電極）であり、シリコン窒化膜３０４の下に形成されている。また、シリコン窒化膜３０４はシリコン酸化膜３０５の下面を覆うように形成されていると共に、シリコン窒化膜３０７はシリコン酸化膜３０５の上面及び側面を覆うように形成されている。尚、シリコン酸化膜３０５は電荷を蓄えており、エレクトレット膜として機能する。
　また、図１８（ａ）に示すように、第２の積層膜３３２の上には、シリコン窒化膜（第３のシリコン窒化膜）３１５、ポリシリコン膜（第２の導電性ポリシリコン膜）３１６及びシリコン窒化膜（第４のシリコン窒化膜）３１８からなる積層膜（第１の積層膜）３３１が形成されている。第１の積層膜３３１には、貫通孔である音孔３２５が形成されている。音孔３２５の平面形状を図１８（ｂ）に示す。ここで、ポリシリコン膜３１６は第１電極（固定電極）であり、シリコン窒化膜３１５はポリシリコン膜３１６の下面を覆うように形成されており、シリコン窒化膜３１８はポリシリコン膜３１６の上面及び側面を覆うように形成されている。また、第１の積層膜３３１と第２の積層膜３３２との間には、常圧ＣＶＤ酸化膜、例えばＢＰＳＧ膜（第３のシリコン酸化膜）３０９の一部をエッチング除去して形成されたエアギャップ３２６が形成されている。尚、エッチング除去されずに残存するＢＰＳＧ膜３０９は、第１の積層膜３３１を支持する支持層としての役割を果たす。また、ＢＰＳＧ膜３０９には、第２電極（振動電極）となるポリシリコン膜３０２に達する第２電極用パッド開口部３１４が形成されている。
　第３の実施形態の特徴として、第１の積層膜３３１は、第２の積層膜３３２に向かって突き出た複数のストッパ３２９を有しており、各ストッパ３２９の中心部には、エアギャップ３２６と接続する凹部３２９ａが設けられている。ストッパ３２９の高さは例えば１５００ｎｍ程度であり、ストッパ３２９の直径は例えば４μｍ程度であり、凹部３２９ａの直径は例えば３μｍ程度であり、ストッパ３２９の密度は例えば１個／３５０００μｍ2 ～１個／１８００００μｍ2 程度である。具体的には、各ストッパ３２９は、第２の積層膜３３２に向かって凸形状に加工されたシリコン窒化膜３１５（第１の積層膜３３１の一部）と、当該加工により生じた溝３２９ｃに埋め込まれたポリシリコン膜３１６とから構成されている。また、各ストッパ３２９の外周部３２９ｂは、他の部分と比べて第２の積層膜３３２の方にさらに１５０～３００ｎｍ程度突き出ており、この外周部３２９ｂに囲まれるように凹部３２９ａが形成されている。ストッパ３２９の平面形状を図１８（ｃ）に示す。
　尚、第１の実施形態と異なり、各ストッパ３２９の外周部３２９ｂにおける凹部３２９ａに隣接する領域にはポリシリコン膜３１６は埋め込まれていない。
　また、第３の実施形態のストッパ３２９においては、第１の実施形態と異なり、ストッパ３２９の凹部３２９ａの底面と、ストッパ３２９を除く第１の積層膜３３１（具体的にはシリコン窒化膜３１５）における第２の積層膜３３２に対向する面とは異なる高さに位置する。言い換えると、第１の実施形態においては、図１（ａ）に示すように、ストッパ１２８の凹部１２８ａは、ストッパ１２８を除く第１の積層膜１３１における第２の積層膜１３２に対向する面まで達していたのに対して、第３の実施形態においては、図１８（ａ）に示すように、ストッパ３２９の凹部３２９ａは、ストッパ３２９を除く第１の積層膜３３１における第２の積層膜３３２に対向する面まで達していない。すなわち、ストッパ３２９を除く第１の積層膜３３１における第２の積層膜３３２に対向する面と比べて、凹部３２９ａの底面の方が第２の積層膜３３２のより近くに位置している。これにより、第３の実施形態のストッパ３２９においては、ストッパ３２９を除く第１の積層膜３３１における第２の積層膜３３２に対向する面から凹部３２９ａの底面までの範囲に亘ってポリシリコン膜３１６が埋め込まれた構造が得られる。
　第３の実施形態に係るコンデンサマイクロホンによると、第１の積層膜３３１のストッパ３２９の中心部に、エアギャップ３２６と接続する凹部３２９ａが設けられているため、第１の積層膜３３１と第２の積層膜３３２とが接近した場合にも、各ストッパ３２９と第２の積層膜３３２との接触面積を低減することができる。このため、エアギャップ３２６内に水分を含む異物等が侵入したとしても、当該異物等の表面張力が小さくなるため、スティッキング現象を確実に抑制することができる。従って、ストッパ数を増やした場合にも、ストッパサイズを変更することなく、良好なスティッキング耐性を持つ高性能なコンデンサマイクロホンを実現することができる。
　同様に、第３の実施形態に係るコンデンサマイクロホンによると、第１の積層膜３３１と第２の積層膜３３２とがエッチング液又は洗浄液等の表面張力によって張り付いてしまうという問題も、前述の本発明のストッパ構造によって解決することができる。すなわち、製造時にも強いスティッキング耐性を発揮できるコンデンサマイクロホンを得ることができる。
　次に、本発明の第３の実施形態に係るコンデンサマイクロホンの製造方法について、図１９（ａ）、（ｂ）、図２０（ａ）、（ｂ）、図２１（ａ）、（ｂ）、図２２（ａ）、（ｂ）、図２３（ａ）、（ｂ）、図２４（ａ）、（ｂ）及び図２５の各工程断面図を参照しながら説明する。尚、レジスト膜の除去工程については通常の処理を行うので、説明を省略している。また、以下の説明における膜厚等の数値、膜種等の材質、エッチング方法等の製法などがいずれも例示であることは言うまでもない。
　まず、図１９（ａ）に示すように、（１００）面を主面とし、比抵抗が１０～１５Ω・ｃｍのシリコン単結晶からなるＰ型の半導体基板３００上に、例えば厚さ１０００ｎｍの保護酸化膜（第１のシリコン酸化膜）３０１を形成する。その後、保護酸化膜３０１上に、減圧ＣＶＤを用いて、第２電極（振動電極）となるＰ型のポリシリコン膜（第１の導電性ポリシリコン膜）３０２を厚さ３００ｎｍ成長させる。ポリシリコン膜３０２には、例えばリンが濃度２×１０20～３×１０20ａｔｏｍｓ／ｃｍ3 でドープされている。その後、フォトリソグラフィ用マスク３０３を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてポリシリコン膜３０２を例えばドライエッチングによって所定の形状に加工する。その後、前記レジストパターンを剥離除去する。その後、保護酸化膜３０１上及びポリシリコン膜３０２上に絶縁膜として例えばシリコン窒化膜（第１のシリコン窒化膜）３０４を厚さ１００ｎｍ成長させる。尚、この時点で、半導体基板３００の裏面にも保護酸化膜３０１、ポリシリコン膜３０２及びシリコン窒化膜３０４が形成されている。
　次に、図１９（ｂ）に示すように、減圧ＣＶＤを用いて、シリコン窒化膜３０４の上にＴＥＯＳ膜（第２のシリコン酸化膜）３０５を厚さ１０００ｎｍ成長させる。このとき、半導体基板３００の裏面にもＴＥＯＳ膜３０５が形成される。その後、フォトリソグラフィ用マスク３０６を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＴＥＯＳ膜３０５を例えばドライエッチングによって所定の形状に加工する。その後、前記レジストパターンを剥離除去する。
　次に、図２０（ａ）に示すように、ＴＥＯＳ膜３０５上に絶縁膜として例えばシリコン窒化膜（第２のシリコン窒化膜）３０７を厚さ１００ｎｍ成長させる。このとき、半導体基板３００の裏面にもシリコン窒化膜３０７が形成される。その後、フォトリソグラフィ用マスク３０８を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン窒化膜３０７を例えばドライエッチングによって所定の形状に加工する。これにより、ポリシリコン膜３０２、シリコン窒化膜３０４、シリコン酸化膜３０５及びシリコン窒化膜３０７からなる第２の積層膜３３２が形成される。また、ここで、第２電極用パッド形成領域のシリコン窒化膜３０７を除去しておく。その後、前記レジストパターンを剥離除去する。
　次に、図２０（ｂ）に示すように、シリコン窒化膜３０７の上に常圧ＣＶＤ酸化膜、例えばＢＰＳＧ膜（第３のシリコン酸化膜）３０９を厚さ３０００ｎｍ成長させる。尚、後工程においてＢＰＳＧ膜３０９の一部をエッチング除去することによりエアギャップが形成される。すなわち、ＢＰＳＧ膜３０９は犠牲層としての役割を果たす。その後、フォトリソグラフィ用マスク３１０を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＢＰＳＧ膜３０９に対して例えばドライエッチングを行い、それによってストッパ形成用の窪み３１１を形成する。窪み３１１の平面形状を図２６に示す。窪み３１１の深さは、例えば１５００ｎｍである。ここで、第２電極用パッド形成領域のＢＰＳＧ膜３０９を所定の厚さだけ除去しておく。その後、前記レジストパターンを剥離除去する。
　次に、図２１（ａ）に示すように、フォトリソグラフィ用マスク３１２を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＢＰＳＧ膜３０９に対して例えばドライエッチングを行い、窪み３１１の底面周縁部をさらに掘り下げてサブトレンチ３１１ａを形成した後、前記レジストパターンを剥離除去する。サブトレンチ３１１ａの深さは、窪み３１１の深さの１０％以上で且つ２０％以下の深さ（つまり１５０ｎｍ以上で且つ３００ｎｍ以下の深さ）である。サブトレンチ３１１ａが形成された窪み３１１の平面形状を図２７に示す。図２７に示すように、窪み３１１内においては、中心部にＢＰＳＧ膜３０９からなる略円状の低い凸部が存在し、当該凸部周辺のＢＰＳＧ膜３０９を略円環状にさらに掘り下げることによってサブトレンチ３１１ａが形成されている。
　次に、図２１（ｂ）に示すように、フォトリソグラフィ用マスク３１３を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてＢＰＳＧ膜３０９を例えばドライエッチングによって加工することにより、第２電極（振動電極）となるポリシリコン膜３０２に達する第２電極用パッド開口部３１４をＢＰＳＧ膜３０９に形成する。その後、前記レジストパターンを剥離除去する。
　次に、図２２（ａ）に示すように、窪み３１１の内部及び第２電極用パッド開口部３１４の内部を含むＢＰＳＧ膜３０９の全面に、例えば絶縁膜としてシリコン窒化膜（第３のシリコン窒化膜）３１５を厚さ１００ｎｍ形成する。その後、シリコン窒化膜３１５の上に、減圧ＣＶＤを用いて、第１電極（固定電極）となるＰ型のポリシリコン膜（第２の導電性ポリシリコン膜）３１６を厚さ１０００ｎｍ成長させる。ポリシリコン膜３１６には、例えばリンが濃度１×１０20～２×１０20ａｔｏｍｓ／ｃｍ3 でドープされている。ここで、半導体基板３００の裏面にもシリコン窒化膜３１５及びポリシリコン膜３１６が形成される。その後、フォトリソグラフィ用マスク３１７を用いてレジストパターン（図示省略）を形成し、シリコン窒化膜３１５及びポリシリコン膜３１６を例えばドライエッチングによって所定の形状に加工する。これにより、図１８（ａ）及び図１０（ｃ）に示す本発明のストッパ３２９が形成される。その後、前記レジストパターンを剥離除去する。
　次に、図２２（ｂ）に示すように、ポリシリコン膜３１６の上及び第２電極用パッド開口部３１４の内部を含むＢＰＳＧ膜３０９の全面に、厚さ１５０ｎｍのシリコン窒化膜（第４のシリコン窒化膜）３１８を形成する。このとき、半導体基板３００の裏面にもシリコン窒化膜３１８が形成される。以下、シリコン窒化膜３１８を含む基板裏面の多層膜を基板裏面多層膜３２１と称する。その後、フォトリソグラフィ用マスク３１９を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン窒化膜３１８を例えばドライエッチングによって所定の形状に加工する。これにより、シリコン窒化膜３１５、ポリシリコン膜３１６及びシリコン窒化膜３１８からなる第１の積層膜３３１が形成される。その後、前記レジストパターンを剥離除去する。
　次に、図２３（ａ）に示すように、シリコン窒化膜３１８の上及び第２電極用パッド開口部３１４の内部を含むＢＰＳＧ膜３０９の全面に保護膜として機能するＦＳＧ膜（第４のシリコン酸化膜）３２０を厚さ５００ｎｍ成長させる。
　次に、図２３（ｂ）に示すように、例えばバックグラインド設備を使用して基板裏面多層膜３２１を剥離除去して、半導体基板３００の裏面を露出させる。
　次に、図２４（ａ）に示すように、半導体基板３００の裏面上に保護膜として機能するシリコン酸化膜（第５のシリコン酸化膜）３２２を厚さ５００ｎｍ成長させる。その後、フォトリソグラフィ用マスク３２３を用いてレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとしてシリコン酸化膜３２２を例えばドライエッチングによって所定の形状に加工する。
　次に、図２４（ｂ）に示すように、シリコン酸化膜３２２を保護膜として、半導体基板３００に対してＴＭＡＨなどの薬液を用いて異方性エッチングを行うことにより、半導体基板３００の中央部を貫通する基板除去部３２４を形成する。
　次に、図２５に示すように、各積層膜３３１及び３３２等が形成された半導体基板３００（チップ）をＨＦ原液に浸すことによって、保護膜として機能するＦＳＧ膜３２０、シリコン酸化膜３２２、ＢＰＳＧ膜３０９（所定の部分）及び保護酸化膜３０１（所定の部分）をウェットエッチングにより除去する。これにより、第１の積層膜３３１と第２の積層膜３３２との間に、音孔３２５と接続するエアギャップ３２６が形成される。
　最後に、シリコン窒化膜３０４及び３０７によって覆われたエレクトレット膜としてのシリコン酸化膜３０５に電荷を与えて着電させることによって、コンデンサマイクロホンが完成する。
　尚、第１～第３の実施形態において、エレクトレット型コンデンサマイクロホンを対象としたが、これに代えて、エレクトレットを用いない容量型コンデンサマイクロホンを対象としても、同様の効果が得られる。
　また、第１～第３の実施形態において、Ｐ型の半導体基板を用いたが、これに代えて、Ｎ型の半導体基板を用いても良い。また、電極膜としてＰ型のポリシリコン膜を用いたが、ノンドープのポリシリコン膜を形成した後に当該ポリシリコン膜にイオン注入することによってＰ型のポリシリコン膜を形成しても良い。また、Ｐ型のポリシリコン膜に代えて、Ｎ型のポリシリコン膜を用いても良い。
　また、第１～第３の実施形態においては、プロセスを限定して説明したが、例えば酸化膜を形成する場合における熱酸化とＣＶＤ、エッチングを行う場合におけるドライエッチングとウェットエッチング等のように、互換性を有するプロセス群の中から任意のプロセスを選択可能であることは言うまでもない。
　また、第１～第３の実施形態において、ストッパ１２８、２２８及び３２９の平面形状を円形にしたが、当該平面形状は特に限定されるものではなく、ストッパ１２８、２２８及び３２９の平面形状を三角形、四角形、六角形又は八角形等の多角形に設定した場合にも、同様の効果が得られる。
　また、第３の実施形態に係るコンデンサマイクロホンの製造方法においては、９枚のフォトリソグラフィ用マスクを使用したが、第２の実施形態に係るコンデンサマイクロホンの製造方法においては、図１２（ｂ）の断面図に示す工程において、ドライエッチング条件を最適化することにより、窪み２１１と同時にサブトレンチ２１１ａを形成しているため、８枚のフォトリソグラフィ用マスクを使用するだけで、コンデンサマイクロホンを完成させることができる。すなわち、第２の実施形態に係るコンデンサマイクロホンの製造方法によれば、第３の実施形態に係るコンデンサマイクロホンの製造方法と比較して、工程数を低減できるという効果が得られる。
　また、第１～第３の実施形態において、容量型のコンデンサマイクロホンを対象として説明したが、本発明は、これらの実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形及び応用が可能である。すなわち、前述の各実施形態に係るコンデンサマイクロホンと基本構成を同じくする他のＭＥＭＳデバイス、例えば圧力センサなどに対して本発明を適用した場合にも、前述の各実施形態と同様の効果を得ることができる。尚、本願においては、例えばＣＭＯＳ（complementary metal-oxide semiconductor ）等の製造プロセス技術を利用して多数のチップが同時に製造されている基板（ウェハ）を分割することによって、容量型のコンデンサマイクロホンや圧力センサなどのデバイスを製造する技術をＭＥＭＳ技術と称し、このようなＭＥＭＳ技術を用いて製造されたデバイスをＭＥＭＳデバイスと称する。また、容量型のコンデンサマイクロホンや圧力センサなどのＭＥＭＳデバイス以外の様々なデバイスについても、本発明の趣旨を逸脱しない範囲内で本発明が適用可能であることは言うまでもない。
　以上に説明したように、本発明をＭＥＭＳデバイスに適用した場合、耐スティキング性能、耐湿性及び耐結露性の優れた高性能なＭＥＭＳデバイスを実現でき、非常に有用である。

Claims (10)

  1. 　第１電極膜を有する第１の積層膜と、
    　第２電極膜を有する第２の積層膜と、
    　前記第１の積層膜と前記第２の積層膜との間に形成されたエアギャップとを備え、
    　前記第１の積層膜は、前記第２の積層膜に向かって突き出たストッパを有しており、
    　前記ストッパの中心部には、前記エアギャップと接続する凹部が設けられていることを特徴とするコンデンサマイクロホン。
  2. 　請求項１に記載のコンデンサマイクロホンにおいて、
    　前記第１電極膜は前記ストッパの内部にも形成されていることを特徴とするコンデンサマイクロホン。
  3. 　請求項１に記載のコンデンサマイクロホンにおいて、
    　前記第１電極膜は、前記ストッパの外周部における前記凹部に隣接する領域にも形成されていることを特徴とするコンデンサマイクロホン。
  4. 　請求項１に記載のコンデンサマイクロホンにおいて、
    　前記凹部の底面と、前記ストッパを除く前記第１の積層膜における前記第２の積層膜に対向する面とは面一であることを特徴とするコンデンサマイクロホン。
  5. 　請求項１に記載のコンデンサマイクロホンにおいて、
    　前記凹部の底面と、前記ストッパを除く前記第１の積層膜における前記第２の積層膜に対向する面とは異なる高さに位置することを特徴とするコンデンサマイクロホン。
  6. 　請求項１に記載のコンデンサマイクロホンにおいて、
    　前記第１の積層膜は、前記第１電極膜における前記第２の積層膜に対向する面を覆うシリコン窒化膜をさらに有していることを特徴とするコンデンサマイクロホン。
  7. 　請求項１に記載のコンデンサマイクロホンにおいて、
    　前記第２の積層膜は、シリコン酸化膜と、当該シリコン酸化膜を覆うシリコン窒化膜とをさらに有していることを特徴とするコンデンサマイクロホン。
  8. 　請求項１に記載のコンデンサマイクロホンにおいて、
    　前記第１電極膜はポリシリコンからなることを特徴とするコンデンサマイクロホン。
  9. 　請求項１に記載のコンデンサマイクロホンにおいて、
    　前記第２電極膜はポリシリコンからなることを特徴とするコンデンサマイクロホン。
  10. 　第１電極膜を有する第１の積層膜と、
    　第２電極膜を有する第２の積層膜と、
    　前記第１の積層膜と前記第２の積層膜との間に形成されたエアギャップとを備え、
    　前記第１の積層膜は、前記第２の積層膜に向かって突き出たストッパを有しており、
    　前記ストッパの中心部には、前記エアギャップと接続する凹部が設けられていることを特徴とするＭＥＭＳデバイス。
PCT/JP2009/000002 2008-02-14 2009-01-05 コンデンサマイクロホン及びｍｅｍｓデバイス WO2009101757A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009523098A JPWO2009101757A1 (ja) 2008-02-14 2009-01-05 コンデンサマイクロホン及びｍｅｍｓデバイス
US12/539,892 US20100002895A1 (en) 2008-02-14 2009-08-12 Condenser microphone and mems device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008033408 2008-02-14
JP2008-033408 2008-02-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/539,892 Continuation US20100002895A1 (en) 2008-02-14 2009-08-12 Condenser microphone and mems device

Publications (1)

Publication Number Publication Date
WO2009101757A1 true WO2009101757A1 (ja) 2009-08-20

Family

ID=40956793

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000002 WO2009101757A1 (ja) 2008-02-14 2009-01-05 コンデンサマイクロホン及びｍｅｍｓデバイス

Country Status (3)

Country Link
US (1) US20100002895A1 (ja)
JP (1) JPWO2009101757A1 (ja)
WO (1) WO2009101757A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011239324A (ja) * 2010-05-13 2011-11-24 Omron Corp 音響センサ
CN105480932A (zh) * 2016-01-04 2016-04-13 歌尔声学股份有限公司 一种惯性传感器的解粘连结构及其方法
JP2017069594A (ja) * 2015-09-28 2017-04-06 新日本無線株式会社 Ｍｅｍｓ素子
KR101781553B1 (ko) 2011-08-22 2017-09-26 삼성전자주식회사 용량성 트랜스듀서와 그 제조 및 동작방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5218432B2 (ja) * 2008-02-20 2013-06-26 オムロン株式会社 静電容量型振動センサ
US8952463B2 (en) * 2008-07-08 2015-02-10 Pixart Imaging Incorporation MEMS structure preventing stiction
CN102158789B (zh) * 2011-03-15 2014-03-12 迈尔森电子（天津）有限公司 Mems麦克风结构及其形成方法
US20130113810A1 (en) * 2011-11-04 2013-05-09 Qualcomm Mems Technologies, Inc. Sidewall spacers along conductive lines
JP5177309B1 (ja) * 2012-01-31 2013-04-03 オムロン株式会社 静電容量型センサ
KR101979752B1 (ko) 2012-05-03 2019-05-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20130343580A1 (en) * 2012-06-07 2013-12-26 Knowles Electronics, Llc Back Plate Apparatus with Multiple Layers Having Non-Uniform Openings
GB2506171B (en) 2012-09-24 2015-01-28 Wolfson Microelectronics Plc MEMS device and process
DE102013217312B4 (de) * 2013-08-30 2016-06-30 Robert Bosch Gmbh Kapazitives MEMS-Bauelement mit einer druckempfindlichen Membran
JP6288410B2 (ja) * 2013-09-13 2018-03-07 オムロン株式会社 静電容量型トランスデューサ、音響センサ及びマイクロフォン
JP6264969B2 (ja) * 2014-03-14 2018-01-24 オムロン株式会社 音響トランスデューサ
US10469948B2 (en) * 2014-05-23 2019-11-05 Infineon Technologies Ag Method for manufacturing an opening structure and opening structure
KR101835173B1 (ko) * 2014-06-23 2018-03-07 씨제이제일제당 (주) L-트립토판 생산능을 갖는 에스케리키아속 미생물 및 이를 이용한 l-트립토판의 제조 방법
US10150664B2 (en) * 2014-12-15 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) stopper structure for stiction improvement
US10737931B2 (en) * 2015-07-31 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN106957044B (zh) * 2016-01-08 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制造方法和电子装置
CN108203075B (zh) * 2016-12-19 2020-09-04 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN108529552A (zh) * 2017-03-03 2018-09-14 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN108622846B (zh) * 2017-03-22 2020-09-08 中芯国际集成电路制造(上海)有限公司 Mems麦克风及其形成方法
CN111225329B (zh) * 2018-11-26 2021-07-09 中芯国际集成电路制造(上海)有限公司 麦克风及其制备方法和电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005172836A (ja) * 2003-12-11 2005-06-30 Robert Bosch Gmbh 信号の対称的な制限を有するセンサ
JP2005191208A (ja) * 2003-12-25 2005-07-14 Matsushita Electric Ind Co Ltd エレクトレットコンデンサー
JP2005210172A (ja) * 2004-01-20 2005-08-04 Toshiba Corp 振動板集積基体、音響電気変換素子、音響電気変換システム及び振動板集積基体の製造方法
JP2006074102A (ja) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd エレクトレットコンデンサー
JP2006157863A (ja) * 2004-11-04 2006-06-15 Omron Corp 容量型振動センサ及びその製造方法
JP2007075931A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置とその製造方法
JP2007196323A (ja) * 2006-01-26 2007-08-09 Yamaha Corp 空隙形成方法及びコンデンサマイクロホンの製造方法
JP2007267049A (ja) * 2006-03-29 2007-10-11 Yamaha Corp コンデンサマイクロホン
JP2008011139A (ja) * 2006-06-29 2008-01-17 Yamaha Corp コンデンサマイクロホン及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535460B2 (en) * 2000-08-11 2003-03-18 Knowles Electronics, Llc Miniature broadband acoustic transducer
JP4137158B2 (ja) * 2004-03-05 2008-08-20 松下電器産業株式会社 エレクトレットコンデンサーマイクロフォン
US20060280319A1 (en) * 2005-06-08 2006-12-14 General Mems Corporation Micromachined Capacitive Microphone
TWI293851B (en) * 2005-12-30 2008-02-21 Ind Tech Res Inst Capacitive microphone and method for making the same
TW200746868A (en) * 2006-02-24 2007-12-16 Yamaha Corp Condenser microphone
US20080075308A1 (en) * 2006-08-30 2008-03-27 Wen-Chieh Wei Silicon condenser microphone

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005172836A (ja) * 2003-12-11 2005-06-30 Robert Bosch Gmbh 信号の対称的な制限を有するセンサ
JP2005191208A (ja) * 2003-12-25 2005-07-14 Matsushita Electric Ind Co Ltd エレクトレットコンデンサー
JP2005210172A (ja) * 2004-01-20 2005-08-04 Toshiba Corp 振動板集積基体、音響電気変換素子、音響電気変換システム及び振動板集積基体の製造方法
JP2006074102A (ja) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd エレクトレットコンデンサー
JP2006157863A (ja) * 2004-11-04 2006-06-15 Omron Corp 容量型振動センサ及びその製造方法
JP2007075931A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置とその製造方法
JP2007196323A (ja) * 2006-01-26 2007-08-09 Yamaha Corp 空隙形成方法及びコンデンサマイクロホンの製造方法
JP2007267049A (ja) * 2006-03-29 2007-10-11 Yamaha Corp コンデンサマイクロホン
JP2008011139A (ja) * 2006-06-29 2008-01-17 Yamaha Corp コンデンサマイクロホン及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011239324A (ja) * 2010-05-13 2011-11-24 Omron Corp 音響センサ
KR101781553B1 (ko) 2011-08-22 2017-09-26 삼성전자주식회사 용량성 트랜스듀서와 그 제조 및 동작방법
JP2017069594A (ja) * 2015-09-28 2017-04-06 新日本無線株式会社 Ｍｅｍｓ素子
CN105480932A (zh) * 2016-01-04 2016-04-13 歌尔声学股份有限公司 一种惯性传感器的解粘连结构及其方法
CN105480932B (zh) * 2016-01-04 2017-09-01 歌尔股份有限公司 一种惯性传感器的解粘连结构及其方法

Also Published As

Publication number Publication date
JPWO2009101757A1 (ja) 2011-06-09
US20100002895A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
WO2009101757A1 (ja) コンデンサマイクロホン及びｍｅｍｓデバイス
KR101455454B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
US8098870B2 (en) Silicon microphone
US9681234B2 (en) MEMS microphone structure and method of manufacturing the same
US8165324B2 (en) Micromechanical component and method for its production
US20100044808A1 (en) method of manufacturing a mems element
US8722446B2 (en) Acoustic sensor and method of manufacturing the same
JP2006255879A (ja) Ｍｅｍｓ素子およびｍｅｍｓ素子の製造方法
JP2014155980A (ja) 電気部品およびその製造方法
US11402288B2 (en) Membrane-based sensor having a plurality of spacers extending from a cap layer
JP4501715B2 (ja) Ｍｅｍｓ素子およびｍｅｍｓ素子の製造方法
CN106608614B (zh) Mems结构的制造方法
JP4567643B2 (ja) コンデンサ及びその製造方法
JP2006224219A (ja) Ｍｅｍｓ素子の製造方法
CN108632731B (zh) Mems麦克风的形成方法以及mems麦克风
US20100193886A1 (en) Mems sensor, and mems sensor manufacturing method
CN110677795A (zh) 一种mems结构
US20220417632A1 (en) Mems microphone and method of manufacturing the same
KR20230164493A (ko) 멤스 마이크로폰 및 그 제조 방법
JP2010187384A (ja) コンデンサ及びその製造方法
KR20240027404A (ko) 멤스 마이크로폰 및 그 제조 방법
US8502328B2 (en) Micro electronic mechanical system structure

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2009523098

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09710721

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09710721

Country of ref document: EP

Kind code of ref document: A1