JP2007196323A - 空隙形成方法及びコンデンサマイクロホンの製造方法 - Google Patents

Abstract

【課題】空隙形成用の犠牲層を完全に除去できる空隙形成方法及びそれを用いたコンデンサマイクロホンの製造方法を提供する。
【解決手段】犠牲層が固相の条件下で前記犠牲層上に被覆層を形成し、前記被覆層が固相の条件下で前記犠牲層を昇華させることを含む。
【選択図】図１

Description

本発明は空隙形成方法及びコンデンサマイクロホンの製造方法に関する。

半導体製造プロセスを応用して製造可能なコンデンサマイクロホンが知られている。コンデンサマイクロホンは、プレートと、音波によって振動するダイヤフラムと、プレートとダイヤフラムとをそれらの間に空隙が形成されるように支持するスペーサとを備えている。コンデンサマイクロホンは、ダイヤフラムの振動により変化する静電容量の変化を電気信号に変換して出力する。

従来、コンデンサマイクロホンの製造工程では、プレートとダイヤフラムの間の空隙を形成する部位に犠牲層を形成し、プレート及びダイヤフラムの形成後に犠牲層をウェットエッチングで除去することにより、上述の空隙を形成している（特許文献１参照）。しかしながら、このような空隙形成方法ではエッチング液が浸入しづらい部分に犠牲層が残存することにより、コンデンサマイクロホンの感度等の出力特性が低下したり、歩留まりが低下する等の問題がある。
上述したような問題は、コンデンサマイクロホンに限らず、半導体製造プロセスを応用して製造される微小デバイス、所謂ＭＥＭＳ（Micro Electro Mechanical Systems）の製造工程における一般的な問題である。

特許３５５６６７６号公報

本発明は、上記の問題に鑑みてなされたものであって、空隙形成用の犠牲層を完全に除去できる空隙形成方法及びそれを用いたコンデンサマイクロホンの製造方法を提供することを目的とする。

（１）上記目的を達成するための空隙形成方法は、犠牲層が固相の条件下で前記犠牲層上に被覆層を形成し、前記被覆層が固相の条件下で前記犠牲層を昇華させる、ことを含む。
犠牲層上の被覆層が固相の条件下で犠牲層を昇華させることにより、犠牲層を完全に除去して、被覆層下に空隙を形成することができる。尚、犠牲層上に犠牲層が固相の条件下で被覆層を形成するため、被覆層形成時に犠牲層が除去されることはない。

（２）前記空隙形成方法は、前記犠牲層を形成する条件下、前記被覆層を形成する条件下及び前記犠牲層を昇華させる条件下で固相の材料によりベース層を形成し、前記ベース層上に前記犠牲層を形成する、ことを含でもよい。
犠牲層を形成する条件下、被覆層を形成する条件下及び犠牲層を昇華させる条件下で固相の材料によりベース層を形成し、被覆層とベース層との間の犠牲層を昇華させることにより、犠牲層を完全に除去して、被覆層とベース層との間に空隙を形成することができる。

（３）前記空隙形成方法は、前記ベース層上に中間層を形成し、前記中間層上に前記犠牲層を形成する、ことを含でもよい。
ベース層と被覆層との間に形成した犠牲層を昇華させることにより、被覆層の中間層に固着していない部分が変位可能な構造を半導体製造プロセスを用いて形成することができる。すなわち、ＭＥＭＳの可動部を形成することができる。

（４）上記目的を達成するためのコンデンサマイクロホンの形成方法は、固定電極を有するプレートと、可動電極を有し音波によって振動するダイヤフラムと、前記プレートと前記ダイヤフラムとを支持し、前記プレートと前記ダイヤフラムの間に空隙を形成しているスペーサとを備えるコンデンサマイクロホンを、前記空隙形成方法を用いて製造する方法であって、前記ダイヤフラム又は前記プレートのいずれか一方を構成する前記ベース層を形成し、前記スペーサを構成する前記中間層と前記犠牲層とを前記ベース層上に形成し、前記ダイヤフラム又は前記プレートのいずれか他方を構成する前記被覆層を前記犠牲層及び前記中間層の表面上に形成し、前記犠牲層を昇華させることにより、前記プレートと前記ダイヤフラムとの間に前記空隙を形成する、ことを含む。
ダイヤフラム又はプレートのいずれか一方を構成するベース層と、ダイヤフラム又はプレートのいずれか他方を構成する被覆層との間に中間層を形成し、ベース層と被覆層との間に形成した犠牲層を昇華させることによりプレートとダイヤフラムとの間に空隙を形成する。ダイヤフラムとプレートとの間の犠牲層を昇華させることにより犠牲層を完全に除去することができるため、コンデンサマイクロホンの感度等の出力特性を高めることができ、歩留まりを向上することができる。

尚、本明細書において、「・・・上に形成する」とは、技術上の阻害要因がない限りにおいて、「・・・上に直に形成する」ことと、「・・・上に中間物を介して形成する」ことの両方を含む意味とする。
また、請求項に記載された製造方法の各工程の順序は、技術上の阻害要因がない限り、記載順に限定されるものではなく、どのような順番で実施されてもよく、また同時に実施されてもよい。

以下、本発明の実施の形態を複数の実施例に基づいて説明する。各実施例において同一の符号が付された構成要素は、その符号が付された他の実施例の構成要素と対応する。
（第一実施例）
図２、図１は、本発明の第一実施例による空隙形成方法を説明するための模式図である。（Ａ）は（Ｂ）の図２に示すＡ２−Ａ２線による断面図である。図３は、第一実施例による空隙形成方法の各工程における温度条件と圧力条件（以下、温度−圧力条件という。）を説明するための模式図である。図３の相境界５０はＩｎの昇華曲線である。

まず、図２（Ａ１）に示すように基板２上にベース層４を形成する。具体的には例えば、０．５Ｔｏｒｒ、４００度の条件（図３に示す温度−圧力条件５２参照）下で、単結晶シリコンの基板２上にポリシリコンを減圧ＣＶＤ（Chemical Vapor Deposition）で成長させる。これにより、単結晶シリコンの基板２上にポリシリコンのベース層４が形成される。

次に、ベース層４が固相の条件下で、ベース層４上に犠牲層６を形成する。具体的には例えば、１×１０^-3Ｔｏｒｒの条件下で、ポリシリコンのベース層４上にＩｎをスパッタで成長させることにより、ベース層４上にＩｎの犠牲層６を形成する。このとき、Ｉｎの成膜温度は約２００度に達する（図３に示す温度−圧力条件５４参照）。しかしながら、ポリシリコンの２００度における蒸気圧は１×１０^-3Ｔｏｒｒより十分低いため、ポリシリコンのベース層４が固相から変化することはない。尚、ベース層４が固相の条件下で犠牲層６を形成可能な方法であれば、犠牲層６はスパッタ以外の方法で形成してもよい。

次に、犠牲層６を所定の形状に成形する。具体的には犠牲層６は、例えば以下のように成形する（図２（Ａ２）参照）。まず、犠牲層６の残存させる部位をマスクするレジスト膜７を犠牲層６上に形成する。より具体的には、犠牲層６上にレジストを塗布してレジスト膜７を形成する。そして所定形状のマスクを配置してレジスト膜７に対して露光現像処理を施し、不要なレジスト膜を除去する。レジスト膜７の除去には、ＮＭＰ（Ｎ−メチル−２−ピロリドン）等のレジスト剥離液を用いる。次に、図２（Ａ２）に示すように、レジスト膜７から露出する犠牲層６をＲＩＥ（Reactive Ion Etching）等でエッチングすることにより、犠牲層６を成形する。

次に、犠牲層６が固相の条件下で、図２（Ａ３）に示すように犠牲層６上に被覆層８を形成する。具体的には例えば、０．５Ｔｏｒｒ、４００度の条件（図３に示す温度−圧力条件５２参照）下でＩｎの犠牲層６及びポリシリコンのベース層４の表面上にポリシリコンを減圧ＣＶＤで成長させる。これにより、犠牲層６及びベース層４の表面上にポリシリコンの被覆層８が形成される。ここで、Ｉｎの４００度における蒸気圧は約１×１０^-10Ｔｏｒｒである（図３参照）。すなわち、０．５Ｔｏｒｒ、４００度の条件下でＩｎの犠牲層６が固相から変化することはない。尚、犠牲層６が固相の条件下で被覆層８を形成可能な方法であれば、被覆層８は減圧ＣＶＤ以外の方法で形成してもよい。

次に、被覆層８から犠牲層６を露出させる通孔１０を被覆層８に形成する（図１（Ａ４）参照）。具体的には通孔１０は、例えば以下のように形成する。まず、レジスト膜７と同様にして、被覆層８の通孔１０を形成する部位を露出させるレジスト膜９（図２（Ａ３）参照）を形成する。次に、図１（Ａ４）に示すように、レジスト膜９から露出する被覆層８をＲＩＥ等でエッチングすることにより、被覆層８に通孔１０を形成する。そしてレジスト膜９を除去する。

次に、ベース層４及び被覆層８が固相の条件下で、図１（Ａ５）に示すように犠牲層６を昇華させる。具体的には例えば、７００度の条件下で１．０×１０^-6Ｔｏｒｒまで減圧することにより（図３に示す温度−圧力条件５６参照）、Ｉｎの犠牲層６を昇華させる。ここで、Ｉｎの７００度における蒸気圧は約１．０×１０^-5Ｔｏｒｒである。一方、ポリシリコンの７００度における蒸気圧は１．０×１０^-6Ｔｏｒｒより十分低い。したがって、７００度の条件下で１．０×１０^-6Ｔｏｒｒまで減圧することにより、ポリシリコンのベース層４及び被覆層８が固相の条件下で、Ｉｎの犠牲層６を昇華させることができる。

以上説明したように、犠牲層６を昇華させることにより、ベース層４と被覆層８との間の犠牲層６を完全に除去し、ベース層４と被覆層８との間に空隙１２を形成することができる。
尚、犠牲層６は、ベース層４と被覆層８との間に形成することができ、ベース層４及び被覆層８が固相の条件下で昇華させることができれば、どのような材料で形成してもよい。例えば、ベース層４と被覆層８とをポリシリコンで形成する場合、犠牲層６はＭｇ、Ｇａ、Ａｌ、Ａｕ、ＮｉＣｏ等でもよい。ポリシリコンの８００度における蒸気圧は１×１０^-11Ｔｏｒｒより十分低いため、図４に示すようにＭｇ、Ｇａ、Ａｌ、Ａｕ、ＮｉＣｏの犠牲層６は、８００度の条件下でそれぞれ１．０×１０^-5Ｔｏｒｒ、１．０×１０^-7Ｔｏｒｒ、１．０×１０^-9Ｔｏｒｒ、１．０×１０^-11Ｔｏｒｒ程度まで減圧することにより、犠牲層６を昇華させることができる。

（第二実施例）
図６から図８は、本発明の第二実施例による空隙形成方法を説明するための模式図である。（Ａ）は（Ｂ）の図６（Ｂ１）に示すＡ６−Ａ６線による断面図である。第二実施例による空隙形成方法によると、コンデンサマイクロホンのダイヤフラムとバックプレートとの間の空隙を形成することができる。図５は、第二実施例による空隙形成方法を用いて製造されるコンデンサマイクロホン１００を示す模式図である。コンデンサマイクロホン１００は、図５に断面図として描かれた感音部と、図５に回路図として描かれた検出部とを備えている。以下、感音部の構成、検出部の構成、コンデンサマイクロホン１００の作動、コンデンサマイクロホン１００の製造方法の順に説明する。

（感音部の構成）
コンデンサマイクロホン１００の感音部は、ダイヤフラム１１０、バックプレート１２０、スペーサ１４０等を有している。
ダイヤフラム１１０は、第一導電層２１０の第一絶縁層２０２に固着していない部分で構成されている。プレートとしてのバックプレート１２０は、第二導電層２１８の第二絶縁層２１２に固着していない部分で構成されている。バックプレート１２０には複数の通孔１２２が形成されている。音波はバックプレート１２０の通孔１２２を通過し、ダイヤフラム１１０に伝搬する。

スペーサ１４０は、第一導電層２１０の第一絶縁層２０２に固着している部分、第二導電層２１８の第二絶縁層２１２に固着している部分、第一絶縁層２０２、第二絶縁層２１２、基板２００から構成されている。スペーサ１４０は、ダイヤフラム１１０とバックプレート１２０とを支持し、可動電極として機能する導電性のダイヤフラム１１０と、固定電極として機能する導電性のバックプレート１２０との間に空隙１３０を形成している。空隙１３０のバックプレート１２０を挟んだ反対側には、ダイヤフラム１１０とスペーサ１４０によりバックキャビティー１５０が形成されている。

（検出部の構成）
ダイヤフラム１１０は抵抗器１０００に接続され、バックプレート１２０はグランドに接続されている。具体的には例えば、抵抗器１０００の一端に接続されるリード線１００２がダイヤフラム１１０を構成している第一導電層２１０に接続され、コンデンサマイクロホン１００が実装されている基板のグランドに接続されるリード線１００４がバックプレート１２０を構成する第二導電層２１８に接続されている。抵抗器１０００の他端には、バイアス電源回路１００６の出力端に接続されるリード線１００８が接続されている。抵抗器１０００としては抵抗値が大きなものを使用する。具体的には抵抗器１０００は、Ｇルオーダーの電気抵抗を有するものが望ましい。プリアンプ１０１０の入力端には、コンデンサ１０１２の一端に接続されるリード線１０１４が接続されている。そしてダイヤフラム１１０と抵抗器１０００を接続しているリード線１００２は、コンデンサ１０１２の他端にも接続されている。

（コンデンサマイクロホンの作動）
音波がバックプレート１２０の通孔１２２を通過してダイヤフラム１１０に伝搬すると、ダイヤフラム１１０は音波により振動する。ダイヤフラム１１０が振動すると、その振動によりバックプレート１２０とダイヤフラム１１０との間の距離が変化し、ダイヤフラム１１０とバックプレート１２０とにより形成されているコンデンサ（以下、マイクコンデンサという。）の静電容量が変化する。ダイヤフラム１１０は上述したように抵抗値が大きい抵抗器１０００に接続されているため、マイクコンデンサの静電容量がダイヤフラム１１０の振動により変化したとしても、マイクコンデンサに蓄積されている電荷が抵抗器１０００を流れることは殆どない。すなわち、マイクコンデンサに蓄積されている電荷は変化しないものとみなすことができる。したがって、マイクコンデンサの静電容量の変化をダイヤフラム１１０とバックプレート１２０との間の電圧の変化として取り出すことができる。

コンデンサマイクロホン１００は、ダイヤフラム１１０のグランドに対する電圧の変化をプリアンプ１０１０で増幅することにより、コンデンサの静電容量の極めてわずかな変化を電気信号として出力する。すなわち、コンデンサマイクロホン１００は、ダイヤフラム１１０に加わる音圧の変化をマイクコンデンサの静電容量の変化に変換し、マイクコンデンサの静電容量の変化を電圧の変化に変換することにより、音圧の変化に相関する電気信号を出力する。

ここで、ダイヤフラム１１０とバックプレート１２０との間の空隙を形成するための犠牲層が残存していると、ダイヤフラム１１０の音波による振動が犠牲層により妨げられることにより、コンデンサマイクロホン１００の感度等の出力特性が低下したり、歩留まりが低下する。換言すれば、ダイヤフラム１１０とバックプレート１２０との間の犠牲層を完全に除去することにより、コンデンサマイクロホン１００の出力特性を高めることができ、歩留まりを向上させることができる。
以下、第二実施例による空隙形成方法を用いて犠牲層を完全に除去するコンデンサマイクロホン１００の製造方法について説明する。

（コンデンサマイクロホンの製造方法）
はじめに、図６（Ａ１）に示すように、基板２００上に第一絶縁層２０２を形成する。基板２００は、例えば単結晶シリコン基板等の半導体基板である。具体的には例えば、基板２００の表面にＣＶＤ（Chemical Vapor Deposition）等でＳｉＯ₂を堆積させることにより、基板２００上にＳｉＯ₂の第一絶縁層２０２を形成する。尚、ＳＯＩ基板を用いることにより、本工程は省略可能である。

次に、第一絶縁層２０２にバックキャビティー１５０の側壁の一部を構成する開口部２０４を形成する（図６（Ａ２）、（Ｂ２）参照）。具体的には開口部２０４は、例えば以下のように形成する。まず、第一絶縁層２０２の開口部２０４を形成する部位を露出させるレジスト膜２０６を第一絶縁層２０２上にリソグラフィで形成する（図６（Ａ１）参照）。次に、図６（Ａ２）、（Ｂ２）に示すように、レジスト膜２０６から露出する第一絶縁層２０２を、基板２００が露出するまでＲＩＥ等でエッチングすることにより、第一絶縁層２０２に開口部２０４を形成する。そしてレジスト膜２０６を除去する。

次に、第一絶縁層２０２が固相の条件下で、図６（Ａ３）に示すように基板２００及び第一絶縁層２０２の表面上に第一絶縁層２０２より厚い第一犠牲層２０８を形成する。具体的には例えば、第一実施例による空隙形成方法に係る犠牲層６と同様にして、Ｉｎの第一犠牲層２０８を形成する。
次に、図６（Ａ４）に示すように、第一絶縁層２０２と第一犠牲層２０８とをＣＭＰ（Chemical Mechanical Polishing）等で研磨して平坦化することにより、第一絶縁層２０２の開口部２０４内のみに第一犠牲層２０８を残存させる。

次に、図７（Ａ５）に示すように、第一犠牲層２０８が固相の条件下で、第一絶縁層２０２及び第一犠牲層２０８の表面上にダイヤフラム１１０を構成する第一導電層２１０を形成する。具体的には例えば、第一実施例による空隙形成方法に係るベース層４と同様にして、ポリシリコンの第一導電層２１０を形成する。第一導電層２１０は請求項に記載の「ベース層」に相当する。
次に、第一犠牲層２０８及び第一導電層２１０が固相の条件下で、第一導電層２１０上に第二絶縁層２１２を形成する。具体的には例えば、第一絶縁層２０２と同様にして、ＳｉＯ₂の第二絶縁層２１２を形成する。

次に、図７（Ａ６）に示すように、第一絶縁層２０２の開口部２０４と同様にして、第二絶縁層２１２に開口部２１４を形成する。そして、第一犠牲層２０８と同様にして、第二絶縁層２１２の開口部２１４内に第二犠牲層２１６を形成する。第二絶縁層２１２が請求項に記載の「中間層」に相当し、第二犠牲層２１６が「犠牲層」に相当する。

次に、第一犠牲層２０８及び第二犠牲層２１６が固相の条件下で、図７（Ａ７）に示すように、第二絶縁層２１２及び第二犠牲層２１６の表面上にバックプレート１２０を構成する第二導電層２１８を形成し、第一実施例に係る被覆層８に通孔１０と同様にして、リソグラフィを用いて第二導電層２１８に通孔１２２を形成する。第二導電層２１８が請求項に記載の「被覆層」に相当する。

次に、図８（Ａ８）に示すように、バックキャビティー１５０の側壁の一部を形成する開口部２２２を基板２００に形成する。具体的には開口部２２２は、例えば以下に示すように形成する。まず、基板２００の開口部２２２を形成する部位を露出させるレジスト膜２２４をリソグラフィを用いて形成する。次に、基板２００のレジスト膜２２４から露出する部分をエッチングストッパ層としての第一犠牲層２０８に達するまでＤｅｅｐＲＩＥ等で除去することにより、基板２００に開口部２２２を形成する。そしてレジスト膜２２４を除去する。

次に、第一導電層２１０及び第二導電層２１８が固相の条件下で第一犠牲層２０８及び第二犠牲層２１６を昇華させることにより、図８（Ａ９）に示すように、ダイヤフラム１１０とバックプレート１２０との間に空隙１３０を形成し、空隙１３０のバックプレート１２０を挟んだ反対側にバックキャビティー１５０を形成する。これにより、コンデンサマイクロホン１００を得ることができる。

このように、ダイヤフラム１１０とバックプレート１２０との間の第二犠牲層２１６を昇華させることにより、第二犠牲層２１６を完全に除去することができる。したがって、コンデンサマイクロホン１００の出力特性を高めることができ、歩留まりを向上させることができる。

第一実施例による空隙形成方法を説明するための模式図。 第一実施例による空隙形成方法を説明するための模式図。 各工程における温度条件と圧力条件の関係を説明するための模式図。 第一実施例による空隙形成方法の変形例を説明するための模式図。 第二実施例による空隙形成方法を用いて製造されるコンデンサマイクロホンを示す模式図。 第二実施例による空隙形成方法を説明するための模式図。 第二実施例による空隙形成方法を説明するための模式図。 第二実施例による空隙形成方法を説明するための模式図。

符号の説明

４：ベース層、６：犠牲層、８：被覆層、１２：空隙、１００：コンデンサマイクロホン、１１０：ダイヤフラム、１２０：バックプレート、１３０：空隙、１４０：スペーサ、２１０：第一導電層（ベース層）、２１２：第二絶縁層（中間層）、２１６：第二犠牲層（犠牲層）、２１８：第二導電層（被覆層）

Claims (4)

1. 犠牲層が固相の条件下で前記犠牲層上に被覆層を形成し、
   前記被覆層が固相の条件下で前記犠牲層を昇華させる、
   ことを含む空隙形成方法。
2. 前記犠牲層を形成する条件下、前記被覆層を形成する条件下及び前記犠牲層を昇華させる条件下で固相の材料によりベース層を形成し、
   前記ベース層上に前記犠牲層を形成する、
   ことを含む請求項１に記載の空隙形成方法。
3. 前記ベース層上に中間層を形成し、
   前記中間層上に前記被覆層を形成する、
   ことを含む請求項２に記載の空隙形成方法。
4. 固定電極を有するプレートと、可動電極を有し音波によって振動するダイヤフラムと、前記プレートと前記ダイヤフラムとを支持し、前記プレートと前記ダイヤフラムの間に空隙を形成しているスペーサとを備えるコンデンサマイクロホンを、請求項３に記載の空隙形成方法を用いて製造する方法であって、
   前記ダイヤフラム又は前記プレートのいずれか一方を構成する前記ベース層を形成し、
   前記スペーサを構成する前記中間層と前記犠牲層とを前記ベース層上に形成し、
   前記ダイヤフラム又は前記プレートのいずれか他方を構成する前記被覆層を前記犠牲層及び前記中間層の表面上に形成し、
   前記犠牲層を昇華させることにより、前記プレートと前記ダイヤフラムとの間に前記空隙を形成する、
   ことを含むコンデンサマイクロホンの製造方法。
   
   
   
   

Images