WO2008062686A1

WO2008062686A1 - Mram

Info

Publication number: WO2008062686A1
Application number: PCT/JP2007/071922
Authority: WO
Inventors: Tadahiko Sugibayashi; Takeshi Honda; Noboru Sakimura; Nobuyuki Ishiwata; Shuichi Tahara
Original assignee: Nec Corporation
Priority date: 2006-11-24
Filing date: 2007-11-12
Publication date: 2008-05-29
Also published as: JPWO2008062686A1; US7948783B2; US20100046284A1; JP4993143B2

Description

明細書

MRAM

技術分野

[0001] 本発明は、半導体メモリに関する。特に、本発明は、磁気抵抗素子をメモリセルとして用いる磁気ランダムアクセスメモリ（MRAM : Magnetic Random Access Memory) に関する。

背景技術

[0002] 情報技術の分野にお V、て、秘匿情報の漏洩を防止することは極めて重要である。

例えば、データ暗号化に用いられる秘密鍵といった情報は重要度が高ぐそれが盗み出されると重大な事態が発生する。秘密鍵は、例えばシステム LSIに搭載されたフラッシュメモリに書き込まれ、保持される。通常、一度書き込みが行われると、ユーザはその秘密鍵を読み出すことはできない。し力もながら、 LSIパッケージを開封し、フローテイングゲートに蓄積されたチャージ量を電場分布に基づいて検出することによつて、不正な利益を得ようとする者が出現していた。

[0003] 特開平 7— 219853号公報には、不正アクセスを認識することができる端末装置が開示されている。その端末装置は、筐体が開けられたことを検知し、それが悪意の第三者による不正解体か否力、を判定する。不正解体であると判定された場合、端末装置は、搭載された EEPROMや SRAMに記憶されて V、る秘密情報を破壊する。

[0004] 秘密情報の盗難は、 MRAMの場合にも考えられる。 MRAMは、高集積'高速動作の観点から有望な不揮発性半導体メモリである。 MRAMにおいては、 TMR(Tun nel MagnetoResistance)効果などの「磁気抵抗効果」を示す磁気抵抗素子が、メモリセノレとして禾 IJ用される（例えば、特開 2005— 86015号公報、特開 2006— 134363 号公報参照)。

[0005] 図 1は、一般的な MRAMのメモリセル (磁気抵抗素子） 110の構成を概略的に示す側面図である。このメモリセル 110は、磁化固定層 120、磁化自由層 130、及びトンネル絶縁層 140を備えている。トンネル絶縁層 140は、磁化固定層 120と磁化自由層 130に挟まれており、それら磁化固定層 120、磁化自由層 130、及びトンネル絶縁層 140によって、磁気トンネル接合（MTJ : Magnetic Tunnel Junction)が形成されている。

[0006] 磁化自由層 130 (フリー層）は強磁性体で形成されており、その磁化の向きは反転可能である。一方、磁化固定層 120 (ピン層）も強磁性体を含んでいる力その磁化の向きは固定されている。具体的には、磁化固定層 120は、強磁性膜 (第 1強磁性膜 ) 121、強磁性膜 (第 2強磁性膜） 122、非磁性膜 123、及び反強磁性膜 124からなる積層フェリ構造を有している。強磁性膜 122は、反強磁性膜 124上に形成されており、その強磁性膜 122上には、非磁性層 123を介して強磁性膜 121が形成されている。つまり、非磁性層 123は、強磁性膜 121、 122によって挟まれている。強磁性膜 1 21は、上述のトンネル絶縁層 140に接触している。強磁性膜 122の磁化の向きは、反強磁性膜 124によって固定されている。また、強磁性膜 121は、非磁性膜 123を介して強磁性膜 122と反強磁性結合しており、その磁化の向きは固定されている。強磁性膜 121と強磁性膜 122は、逆方向の磁化を有するが、それらの膜厚は同じであ

[0007] このように構成されたメモリセル 110において、磁化自由層 130と強磁性膜 121の磁化の向きが反平行な状態 (反平行状態）と、それら向きが平行な状態（平行状態）が考えられる。そして、反平行状態での MTJの抵抗値 (R+ A R)は、磁気抵抗効果により、平行状態での抵抗値 (R)よりも大きくなることが知られている。メモリセル 110 は、この抵抗値の変化を利用することによってデータを不揮発的に記憶することができる。例えば、反平行状態がデータ「1」に対応付けられ、平行状態がデータ「0」に対応付けられる。

[0008] データの書き換えは、磁化自由層 130の磁化の向きを反転させることによって行なわれる。例えば、所定の書き込み電流により発生する書き込み磁場をメモリセル 110 に印加することによって、磁化自由層 130の磁化の向きが反転させられる。データの読み出しは、 MTJを貫通して流れるトンネル電流の大きさに基づいて検出される。例えば、データ「1」（反平行状態）の場合、 MTJの抵抗値は比較的大きぐトンネル電流は比較的小さくなる。一方、データ「0」（平行状態）の場合、 MTJの抵抗値は比較的小さぐトンネル電流は比較的大きくなる。よって、トンネル電流を所定の閾値と比較することによって、メモリセル 110のデータが「1」か「0」かを判定することが可能である。

[0009] このように、 MRAMのメモリセル 110においては、磁化自由層 130の磁化の向きによってデータが定まる。ここで、磁化自由層 130は、微弱ながらも漏れ磁場を発生している。従って、磁気検知器を用いることによって、上述のフラッシュメモリの場合と同様に、メモリセル 110に格納されたデータが外部から読み出され得る。そのメモリセル 110に重要な秘密情報が格納されている場合、その秘密情報が不正に盗まれてしまう可能性がある。

発明の開示

[0010] 以上に説明されたように、 MRAMの場合であっても、内部の磁場分布を解析することによって秘密情報が盗まれてしまう可能性がある。特に、磁場分布の解析は電荷量や電場分布の解析よりも容易であり、データ盗難の危険性はより高いと言える。従つて、 MRAMに関して、有効なデータ盗難対策を施すことが重要である。

[0011] 本発明の目的は、データ盗難対策が施された MRAMを提供することにある。

[0012] 本発明の目的は、秘密保持に関して信頼性の高い MRAMを提供することにある。

[0013] 本発明に係る MRAMは、各々が磁気抵抗素子を有する複数の磁気メモリセルと、磁場印加部とを備える。磁場印加部は、複数の磁気メモリセルに対して、複数の磁気メモリセルの外部から、ある方向のオフセット調整磁場を印加する。オフセット調整磁場が存在しない場合、複数の磁気メモリセルに格納されたデータは全て同じになる。

[0014] このように、本発明に係る MRAMにおいて、磁気メモリセル内の磁性体だけではデータの保持が不可能あるいは不安定となる。磁場印加部によって印加されるオフセット調整磁場によって、磁気メモリセルのデータは安定化される。従って、磁気メモリセルのデータを不正に盗むために MRAMが解体された場合、オフセット調整磁場が印加されなくなり、複数の磁気メモリセルに格納されたデータは破壊される。すなわち、データ盗難が防止される。このように、本発明に係る MRAMによれば、秘密保持の信頼性が向上する。

[0015] 本発明に係る MRAMによれば、磁気メモリセルのデータを不正に盗むために MR AMが解体された場合、磁気メモリセルに格納されたデータは全て同じになる。すなわち、データが破壊され、データ盗難が防止される。従って、秘密保持の信頼性が向上する。

図面の簡単な説明

[0016] [図 1]図 1は、一般的な磁気抵抗素子の構成を示す側面図である。

[図 2]図 2は、本発明の第 1の実施の形態に係る MRAMの構成を示す側面図である

[図 3]図 3は、本発明の第 1の実施の形態に係る磁気メモリセル (磁気抵抗素子）の構成を示す側面図である。

[図 4A]図 4Aは、磁性体板が有る場合の書き込み特性を示すグラフ図である。

[図 4B]図 4Bは、磁性体板が無い場合の書き込み特性を示すグラフ図である。

[図 5]図 5は、本発明の第 1の実施の形態に係る MRAMの回路構成を示す断面図である。

[図 6]図 6は、本発明の第 1の実施の形態に係る MRAMの回路構成を示す回路図である。

[図 7]図 7は、本発明の第 2の実施の形態に係る MRAMの構成を示す側面図である

[図 8]図 8は、本発明の第 2の実施の形態に係る MRAMの構成を示す側面図である

[図 9]図 9は、本発明の第 3の実施の形態に係る MRAMの構成を示す断面図である

[図 10]図 10は、本発明の第 4の実施の形態に係る MRAMの構成を示す断面図であ

[図 11]図 11は、本発明の第 4の実施の形態に係る MRAMの変形例を示す断面図である。

[図 12]図 12は、本発明の第 5の実施の形態に係る MRAMの構成を示す側面図であ

発明を実施するための最良の形態

[0017] 添付図面を参照して、本発明の実施の形態に係る MRAMを説明する。本実施の形態に係る MRAMは、例えば、システム LSIや情報システムに搭載される。

[0018] 1.第 1の実施の形態

1 - 1.構成及び動作

図 2は、本発明の第 1の実施の形態に係る MRAM 1の構成を示す側面図である。本実施の形態に係る MRAM1は、 MRAMチップ 2と磁性体板 3を備えている。 MR AMチップ 2内には、複数の磁気メモリセル 10が形成されている。各磁気メモリセル 1 0は、磁気抵抗素子を有している。尚、図 2において、 MRAMチップ 2の表面に垂直な方向力方向で表されており、その Z方向に直角な一方向力方向で表されている

〇

[0019] 磁性体板 3は、 MRAMチップ 2の外部に設けられており、接着剤層 4を介して MR AMチップ 2の表面に貼り付けられている。つまり、磁性体板 3は、 MRAMチップ 2がノクケージ化される前に、 MRAMチップ 2の表面に貼り付けられる。あるいは、磁性体板 3は、 MRAMチップ 2が搭載された MRAMパッケージに貼り付けられてもよ!/ヽ。その場合、 MRAMチップ 2がパッケージ化された後に、磁性体板 3が接着剤層 4を介して MRAMパッケージの表面に貼り付けられる。

[0020] 磁性体板 3は、強磁性体で形成されており、ある磁化を有する。例えば図 2において、磁性体板 3は、 X方向の磁化を有している。よって、磁性体板 3は、 MRAMチップ 2、すなわち、複数の磁気メモリセル 10に対して、ある方向の磁場 BCを一様に印加する。図 2において、複数の磁気メモリセル 10には、 +X方向の磁場 BCが印加される。

[0021] 図 3は、本実施の形態に係る磁気メモリセル 10 (磁気抵抗素子）の構成を示す側面図である。この磁気メモリセル 10は、 Z方向に積層された磁化固定層 20、磁化自由層 30、及びトンネル絶縁層 40を備えている。

[0022] 磁化固定層 20 (ピン層）は、強磁性体を含んでおり、その磁化の向きは固定されている。具体的には、磁化固定層 20は、強磁性膜 (第 1強磁性膜) 21、強磁性膜 (第 2 強磁性膜） 22、非磁性膜 23、及び反強磁性膜 24からなる積層フェリ構造を有している。強磁性膜 21、 22は、例えば CoFe膜である。非磁性膜 23は、例えば Ru膜である。反強磁性膜 24は、例えば PtMn膜である。強磁性膜 22は、反強磁性膜 24上に形成されており、その強磁性膜 22上には、非磁性層 23を介して強磁性膜 21が形成されている。つまり、非磁性層 23は、強磁性膜 21、 22によって挟まれている。強磁性膜 21は、トンネル絶縁層 40に接触している。強磁性膜 22の磁化の向きは、反強磁性膜 24によって固定されている。また、強磁性膜 21は、非磁性膜 23を介して強磁性膜 22と反強磁性結合しており、その磁化の向きは固定されている。例えば図 3において、強磁性膜 21の磁化は— X方向に固定されており、強磁性膜 22の磁化は + X 方向に固定されている。

[0023] 磁化自由層 30 (フリー層）は、 NiFe、 CoFe、 NiFeCoなどの強磁性体で形成されている。また、磁化自由層 30の磁化の向きは、反転可能である。図 3において、磁化自由層 30の磁化の向きは、 +X方向あるいは— X方向、すなわち、上記強磁性膜 21 の磁化の向きと反平行あるいは平行になることが許される。

[0024] トンネル絶縁層 40は、磁化固定層 20と磁化自由層 30に挟まれている。このトンネル絶縁層 40は、非磁性層である。例えば、トンネル絶縁層 40は、薄い Al O層であ

2 3 る。これら磁化固定層 20、磁化自由層 30、及びトンネル絶縁層 40によって、 MTJが形成されている。

[0025] このように構成された磁気メモリセル 10において、磁化自由層 30と強磁性膜 21の磁化の向きが反平行な状態 (反平行状態）と、それら向きが平行な状態（平行状態）が考えられる。反平行状態での MTJの抵抗値 (R+ A R)は、磁気抵抗効果により、平行状態での抵抗値 (R)よりも大きくなる。磁気メモリセル 10は、この抵抗値の変化を利用することによってデータを不揮発的に記憶する。例えば、反平行状態がデータ「1」に対応付けられ、平行状態がデータ「0」に対応付けられる。

[0026] データの書き換えは、磁化自由層 30の磁化の向きを反転させることによって行なわれる。例えば、所定の書き込み電流 Iwにより発生する書き込み磁場をメモリセル 10 に印加することによって、磁化自由層 30の磁化の向きが反転させられる。データの読み出しは、 MTJを貫通して流れるトンネル電流 Irの大きさに基づいて検出される。例えば、データ「1」（反平行状態）の場合、 MTJの抵抗値は比較的大きぐトンネル電流 Irは比較的小さくなる。一方、データ「0」（平行状態）の場合、 MTJの抵抗値は比較的小さぐトンネル電流 Irは比較的大きくなる。よって、トンネル電流 Irを所定の閾値と比較することによって、磁気メモリセル 10のデータが「1」か「0」力、を判定することが可能である。

[0027] 1 2.秘密保持の原理

本実施の形態に係る磁気メモリセル 10は、次の特徴を有している。図 3に示されるように、強磁性膜 21と強磁性膜 22は非対称であり、 Z方向に関して強磁性膜 22の厚さは強磁性膜 21の厚さよりも大きい。その結果、磁化固定層 20からの漏れ磁場はある程度の大きさとなり、その漏れ磁場が磁化自由層 30に印加される。このように磁化自由層 30に印加される漏れ磁場は、以下「オフセット磁場 BO」と参照される。本実施の形態によれば、磁化固定層 20からの漏れ磁場力磁化自由層 30にオフセット磁場 BOとして印加される。

[0028] 図 3に示されるように、磁化自由層 30に印加されるオフセット磁場 BOの方向は、 X方向である。この方向は、上述の磁性体板 3によって磁気メモリセル 10に外部から印加される磁場 BCの方向（+ X方向）と逆である。その意味で、磁場 BCは、以下「ォフセット調整磁場 BC」と参照される。オフセット磁場 BOの向きとオフセット調整磁場 B Cの向きは、磁化自由層 30において互いに逆である。つまり、オフセット磁場 BOは、オフセット調整磁場 BCによってほぼ相殺される。このように、本実施の形態によれば、オフセット磁場 BOがわざと生成され、そのオフセット磁場 BOを打ち消すために、磁気メモリセル 10の外部に磁性体板 3が更に設けられている。磁性体板 3は、オフセット補償用であると言える。そのような構成によって得られる効果は、次の通りである。

[0029] 図 4Aは、磁性体板 3が有る場合の書き込み特性を示して!/、る。図 4Aにお!/、て、横軸は書き込み電流 Iwを表し、縦軸は MTJの抵抗値に相当するトンネル電流 Irを表している。トンネル電流 Irが大きい状態は、 MTJの抵抗値が小さい平行状態（データ「0 」）に対応する。一方、トンネル電流 Irが小さい状態は、 MTJの抵抗値が大きい反平行状態（データ「1」）に対応する。図 4Aに示されるように、書き込み電流 Iwが流れていない時、データ「0」又は「1」が保持される。データ「1」をデータ「0」に書き換えるためには、ある方向に lw(0)以上の書き込み電流 Iwを流す必要がある。一方、データ「 0」をデータ「 1」に書き換えるためには、逆方向に Iw (1)以上の書き込み電流 Iwを流す必要がある。すなわち、書き込み電流 Iwがゼロの時、データは安定的に保持され [0030] 一方、図 4Bは、磁性体板 3が無!/、場合の書き込み特性を示して!/、る。磁性体板 3 が無い場合、磁化自由層 30にはオフセット調整磁場 BCが印加されず、オフセット磁場 BOが書き込み特性に影響を及ぼす。上述の例の場合、 X方向のオフセット磁場 BOのせいで、磁化自由層 30の磁化の向きを + X方向に反転しづらくなる。すなわち、図 4Bに示されるように、書き込み特性のオフセットが発生する。特に、書き込み電流 Iwがゼロの時、データは常に「0」となってしまう。大きな書き込み電流 Iw(l)でデータ「1」を書き込んだとしても、その書き込み電流 Iw(l)の供給が停止すると、データは「0」に戻ってしまう。このように、オフセット調整磁場 BCが存在しない場合、複数の磁気メモリセル 10に格納されたデータは全て同じになる。つまり、磁気メモリセル 10内の磁性体だけでは、データの保持は不可能あるいは不安定である。磁気メモリセル 10の外部から印加されるオフセット調整磁場 BCによって、磁気メモリセル 10のデータは安定化されるのである。

[0031] 磁気メモリセル 10に格納された秘密情報を不正に盗むために、当該磁気メモリセル 10の磁化自由層 30が発する微弱な漏れ磁場を直接検出することが考えられる。その微弱な漏れ磁場を検出するためには、磁性体板 3をはがして、磁気検知器を磁化自由層 30に近づける必要がある。しかしながらその場合、オフセット調整磁場 BC が消えるため、全ての磁気メモリセル 10に格納されたデータが同じになる。よって、秘密が保持され、データ盗難が防止される。このように、本実施の形態によれば、秘密情報を不正に盗むために MRAM1が解体されると、複数の磁気メモリセル 10に格納されたデータは自動的に破壊される。よって、秘密保持の信頼性が向上する。

[0032] 本実施の形態において、磁気メモリセル 10外部の磁性体板 3は、通常動作時のデータ保持を実現する役割を果たしている。一方、磁気メモリセル 10内部の磁化固定層 20は、異常事態時にデータを破壊する役割を果たすと言える。言い換えれば、秘密保持のために、磁気メモリセル 10内に通常設けられる磁化固定層 20が利用されている。磁気メモリセル 10の構成要素を増やす必要がないため、このような構成は好適である。

[0033] 1 - 3.回路構成例本実施の形態では、 MRAMチップ 2内の磁性体と MRAMチップ 2外の磁性体板 3との組み合わせで、書き込み特性が決定される。よって、磁性体板 3のわずかな傾き等力書き込み特性のばらつきを招く可能性がある。周知のァステロイド方式の場合、書き込み特性のばらつきが書き込みマージンの減少を招くため、本実施の形態ではセル方式が採用されることが望ましい。セル方式では、選択トランジスタを用いることによって、磁気メモリセル 10毎に書き込み電流 Iwの ON/OFFが実現される。図 5及び図 6は、そのようなセル方式を実現するための回路構成の一例を示している。図 5は断面図であり、図 6は等価回路図である。

[0034] 磁気メモリセル 10及び周辺回路は、半導体基板 50上に形成されている。磁気メモリセル 10 (磁気抵抗素子）の一端は、下部電極 60に接続されている。下部電極 60は、ビア 61、 62を介して、選択トランジスタ TR1、 TR2のそれぞれに接続されている。選択トランジスタ TR1、 TR2のゲート電極は、ワード線 WLに接続されている。選択トランジスタ TR1のソース/ドレインの一方はビア 61に接続されており、その他方は相補ビット線（BL、 /BUのうちビット線 BLに接続されている。選択トランジスタ TR2のソース/ドレインの一方はビア 62に接続されており、その他方は相補ビット線 (BL、 /BUのうちビット線/ BLに接続されている。磁気メモリセル 10の他端は、ビア 63を介してグランド電極 64に接続されている。

[0035] 書き込み電流 Iwは、下部電極 60を流れ、磁気メモリセル 10に印加される書き込み磁場を生成する。上記構成によれば、ワード線 WL及び相補ビット線 BL、 /BLを用いることによって、選択セルに対応した下部電極 60だけを流れるように書き込み電流 Iwを供給することができる。従って、非選択セルに書き込み磁場が印加されることはなぐァステロイド方式で現れる誤書き込みや書き込みマージンの減少といった問題は発生しない。磁性体板 3の角度や厚さが微妙にずれても、問題は発生しない。

[0036] 2.第 2の実施の形態

磁性体板 3を慎重にはがしながら、その分の磁場を外部からかける手法も考えられる。第 2の実施の形態では、そのような手法に対する対策が提案される。図 7は、本発明の第 2の実施の形態に係る MRAM1の構成を示す側面図である。第 1の実施の形態で示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。

[0037] 本実施の形態において、接着剤層 4の接着力は位置によって異なっている。具体的には、図 7に示されるように、接着剤層 4は、接着力の強い接着剤 4aと接着力の弱い接着剤 4bを含んでいる。接着力の強い接着剤 4aの機械強度は、磁性体板 3の機械強度よりも強いものにする。このように、磁性体板 3は、非一様な接着剤層 4によつて、 MRAMチップ 2 (あるいは MRAMパッケージ）に貼り付けられている。

[0038] この場合、磁性体板 3を一様にはがすことは困難である。磁性体板 3を無理にはがそうとすると、図 8に示されるように、接着剤 4b上の部分だけがはがれる。残りの磁性体板 3によるオフセット調整磁場 BCは、 MRAMチップ 2内でもはや一様でなくなり、データが無効となる。このように、本実施の形態によれば、安全性が更に向上する。尚、そのような効果は、磁性体板 3自体の機械強度やエッチング強度を非一様にすることによつても得られる。

[0039] 3.第 3の実施の形態

図 9は、本発明の第 3の実施の形態に係る MRAM1の構成を示す断面図である。図 9は、既出の図 5に対応する図である。第 1の実施の形態で示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。

[0040] 本実施の形態によれば、磁性体板 3の代わりに、 MRAMチップ 2内に磁性体層 70 が設けられる。その磁性体層 70は、前工程 (拡散工程）中に形成される。具体的には、磁性体層 70は、複数の磁気メモリセル 10上に層間絶縁膜 80を介して形成される。つまり、磁性体層 70は、複数の磁気メモリセル 10にオーバラップするように形成される。図 9において、磁性体層 70は、—X方向の磁化を有している。よって、磁性体層 7 0は、複数の磁気メモリセル 10に対して、 +X方向のオフセット調整磁場 BCを一様に印加する。つまり、磁性体層 70もオフセット補償用に設けられている。

[0041] このような構成によっても、第 1の実施の形態と同じ効果が得られる。更に、磁性体層 70は拡散工程で精度良く形成されるため、オフセット調整磁場 BCによるオフセット磁場 BOの補償精度が向上する。

[0042] 4.第 4の実施の形態

図 10は、本発明の第 4の実施の形態に係る MRAM1の構成を示す断面図である。第 3の実施の形態で示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。また、簡単のため、図 10において磁気メモリセル 10の周辺部の図示は省略されている。

[0043] 図 10において、複数の磁気メモリセル 10a、 10b、 10c, 10dが示されている。そして、それら磁気メモリセル 10a、 10b、 10c、 10dのそれぞれに対して、磁性体層 70a 、 70b、 70c、 70dが別々に設けられている。つまり、本実施の形態では、複数の磁性体層 70が、複数の磁気メモリセル 10のそれぞれの上に層間絶縁膜 80を介して形成されている。各磁性体層 70は— X方向の磁化を有しており、対応する磁気メモリセル 10に対して + X方向のオフセット調整磁場 BCを印加する。このように、複数の磁気メモリセル 10によるオフセット調整磁場 BC力 S、複数の磁気メモリセル 10のそれぞれに対して一様に印加される。このような構成によっても、第 3の実施の形態と同様の効果が得られる。

[0044] また、図 10に示されるように、各磁性体層 70と対応する磁気メモリセル 10との間の距離はバラバラであってもよい。例えば、磁気メモリセル 10aとその上に形成される磁性体層 70aとの間の距離 (層間絶縁膜 80の厚さ） dlは、磁気メモリセル 10bとその上に形成される磁性体層 70bとの間の距離 (層間絶縁膜 80の厚さ） d2よりも大きい。この場合、オフセット調整磁場 BCの大きさを揃えるため、磁性体層 70aの膜厚 tlは、磁性体層 70bの膜厚 t2よりも大きくなるように設計される。すなわち、複数の磁気メモリセル 10に印加されるオフセット調整磁場 BCがー様となるように、各磁性体層 70の膜厚は調整される。

[0045] このように磁性体層 70と磁気メモリセル 10との間の距離が異なるとき、次のような効果が得られる。すなわち、ある人が秘密情報を盗むために磁性体層 70を除去しようとする際、一部の磁性体層 70が先に除去される。図 10に示された例の場合、磁性体層 70a、 70cが、磁性体層 70b、 70dよりも先に除去される。一部の磁性体層 70が除去された時点で、対応する磁気メモリセル 10のデータは破壊される。全ての磁性体層 70を一様に除去することはできないので、既出の第 2の実施の形態と同様に、安全性が更に向上する。

[0046] 図 11は、変形例を示している。図 1 1において、複数の磁気メモリセル 10e、 10f、 1 0g、 lOhカ示されている。そして、それら磁気メモリセノレ 10e、 10f、 10g、 lOhのそれぞれに対して、磁十生体層 70e、 70f、 70g、 70h力リ々に設けられている。ここで、磁性体層 70e、 70gは、半導体基板 50の表面 50aの側に配置されており、磁性体層 70 f、 70hは、半導体基板 50の裏面 50bの側に配置されている。つまり、複数の磁性体層 70が、半導体基板 50の両面側に分散的に配置されている。従って、全ての磁性体層 70を一様に除去することはできず、効果的である。

[0047] 5.第 5の実施の形態

一般的な USBメモリドライブ等において、メモリチップに格納された秘密情報は、パスワードの誤入力回数などに基づいてシステム的に保護されることが多い。このとき、メモリチップ自体を取り出し、取り出されたメモリチップに電気信号を与えることによつて、秘密情報が読み出される可能性がある。

[0048] 図 12は、本発明に係る MRAM1がそのような USBメモリドライブ等に適用される場合の一例を示している。第 1の実施の形態で示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。図 12において、磁性体板 3と MRAM チップ 2との間の接着剤層 4に、スぺーサー 5が揷入されている。スぺーサー 5は、 Ti Ni合金のような形状記憶合金で形成されている。スぺーサー加熱装置 6は、異常を検出した場合、スぺーサー 5を加熱して変形させる。その結果、 MRAMチップ 2内のデータが破壊される。

[0049] 6.まとめ

以上に説明されたように、磁性体板 3及び磁性体層 70は、磁気メモリセル 10に対して外部からオフセット調整磁場 BCを印加する「磁場印加部」として機能する。データ盗難のために MRAM1が解体されると、オフセット調整磁場 BCが消滅する。その場合、全ての磁気メモリセル 10に格納されたデータが同じになる。すなわち、データが破壊され、秘密が保持される。このように、本発明に係る MRAMによれば、秘密保持の信頼性が向上する。

[0050] 以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。この出願は、 2006年 11月 24日に出願された日本特許出願 2006— 317207号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims

請求の範囲

[1] 各々が磁気抵抗素子を有する複数の磁気メモリセルと、

前記複数の磁気メモリセルに対して、前記複数の磁気メモリセルの外部から、ある方向のオフセット調整磁場を印加する磁場印加部と

を備え、

前記オフセット調整磁場が存在しな V、場合、前記複数の磁気メモリセルに格納されたデータは全て同じになる

MRAM。

[2] 請求の範囲 1に記載の MRAMであって、

前記磁場印加部は、前記複数の磁気メモリセルが形成されたチップに貼り付けられた磁性体板を含み、

前記磁性体板は、前記複数の磁気メモリセルに対して前記オフセット調整磁場を印加する

MRAM。

[3] 請求の範囲 2に記載の MRAMであって、

前記磁性体板は、位置によって接着力の異なる接着剤層によって前記チップに貼り付けられている

MRAM。

[4] 請求の範囲 1に記載の MRAMであって、

前記磁場印加部は、前記複数の磁気メモリセルが形成されたチップが搭載されたノッケージに貼り付けられた磁性体板を含み、

MRAM。

[5] 請求の範囲 4に記載の MRAMであって、

前記磁性体板は、位置によって接着力の異なる接着剤層によって前記パッケージに貼り付けられている

MRAM。

[6] 請求の範囲 1に記載の MRAMであって、

前記磁場印加部は、層間絶縁膜を介して前記複数の磁気メモリセル上に形成された磁性体層を含み、

前記磁性体層は、前記複数の磁気メモリセルに対して前記オフセット調整磁場を印加する

MRAM。

[7] 請求の範囲 1に記載の MRAMであって、

前記磁場印加部は、層間絶縁膜を介して前記複数の磁気メモリセルのそれぞれの上に形成された複数の磁性体層を含み、

前記複数の磁性体層は、前記複数の磁気メモリセルのそれぞれに対して前記オフセット調整磁場を印加する

MRAM。

[8] 請求の範囲 7に記載の MRAMであって、

前記複数の磁性体層は、

前記複数の磁気メモリセルのうち第 1磁気メモリセル上に形成され、第 1膜厚を有する第 1磁性体層と、

前記複数の磁気メモリセルのうち第 2磁気メモリセル上に形成され、前記第 1膜厚より小さい第 2膜厚を有する第 2磁性体層と

を含み、

前記第 1磁気メモリセルと前記第 1磁性体層との間の前記層間絶縁膜の厚さは、前記第 2磁気メモリセルと前記第 2磁性体層との間の前記層間絶縁膜の厚さより大きい MRAM。

[9] 請求の範囲 7又は 8に記載の MRAMであって、

前記複数の磁気メモリセルは、基板上に形成され、

前記複数の磁性体層は、前記基板の表面側及び裏面側の両方に配置されてレ、る MRAM。

[10] 請求の範囲 1乃至 9のいずれかに記載の MRAMであって、

前記磁気抵抗素子は、磁化の向きが固定された磁化固定層と、

磁化の向きが反転可能な磁化自由層と、

前記磁化固定層と前記磁化自由層に挟まれた非磁性層と

を有し、

前記磁化固定層からの漏れ磁場力前記磁化自由層にオフセット磁場として印加され、

前記オフセット磁場と前記オフセット調整磁場の向きは、前記磁化自由層において互いに逆である

MRAM。

請求の範囲 10に記載の MRAMであって、

前記磁化固定層は、

前記非磁性層に接触する第 1強磁性膜と、

非磁性膜を介して前記第 1強磁性膜と反強磁性的に結合した第 2強磁性膜とを含み、

前記第 2強磁性膜の厚さは、前記第 1強磁性膜の厚さより大きい