WO2008059735A1 - Procédé de contrôle d'écran plasma et dispositif d'affichage plasma - Google Patents

Procédé de contrôle d'écran plasma et dispositif d'affichage plasma Download PDF

Info

Publication number
WO2008059735A1
WO2008059735A1 PCT/JP2007/071601 JP2007071601W WO2008059735A1 WO 2008059735 A1 WO2008059735 A1 WO 2008059735A1 JP 2007071601 W JP2007071601 W JP 2007071601W WO 2008059735 A1 WO2008059735 A1 WO 2008059735A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
plasma display
period
driving
sustain
Prior art date
Application number
PCT/JP2007/071601
Other languages
English (en)
French (fr)
Inventor
Yutaka Yoshihama
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to US12/161,624 priority Critical patent/US8077120B2/en
Priority to EP07831332.7A priority patent/EP1953731B1/en
Priority to CN2007800033501A priority patent/CN101375325B/zh
Priority to JP2008512642A priority patent/JP4816728B2/ja
Publication of WO2008059735A1 publication Critical patent/WO2008059735A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2925—Details of priming
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Definitions

  • the present invention relates to a plasma display panel driving method and a plasma display device.
  • the present invention relates to a plasma display panel driving method and a plasma display device used for a wall-mounted television or a large monitor.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front plate and a back plate arranged opposite to each other. Yes.
  • a plurality of pairs of display electrodes consisting of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrode pairs.
  • the back plate is formed with a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of partition walls formed in parallel with the data electrodes on the back side glass substrate.
  • a phosphor layer is formed on the surface and the side surfaces of the barrier ribs. Then, the front plate and the back plate are arranged opposite each other and sealed so that the display electrode pair and the data electrode are three-dimensionally crossed, and a discharge gas containing, for example, 5% xenon in a partial pressure ratio is sealed in the internal discharge space. It has been done.
  • a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other. In the panel having such a configuration, ultraviolet rays are generated by gas discharge in each discharge cell, and phosphors of red (R), green (G) and blue (B) colors are excited and emitted by the ultraviolet rays. Make a display.
  • a subfield method that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields is generally used. /!
  • Each subfield has an initialization period, an address period, and a sustain period.
  • initializing discharge is generated, wall charges necessary for the subsequent address operation are formed on each electrode, and priming particles (excitation that serves as an initiator for the discharge are used to generate address discharge stably). Particles).
  • an address pulse voltage is selectively applied to the discharge cells to be displayed.
  • an address discharge is generated to form wall charges (hereinafter, this operation is also referred to as “address”).
  • a sustain pulse is alternately applied to the display electrode pair consisting of the scan electrode and the sustain electrode, and a sustain discharge is generated in the discharge cell that has caused the address discharge, and the phosphor layer of the corresponding discharge cell emits light. To display an image.
  • initializing discharge is performed using a slowly changing voltage waveform, and further, initializing discharge is selectively performed on discharge cells that have undergone sustain discharge.
  • a novel driving method is disclosed in which light emission not related to display is minimized and the contrast ratio is improved.
  • an initialization operation for generating an initializing discharge in all discharge cells (hereinafter referred to as “initializing all cells”).
  • Initialization operation (hereinafter referred to as “selective initialization”), in which initializing discharge is generated only in discharge cells that have been sustained / discharged during the initializing period of other subfields.
  • operation By driving in this way, the light emission that is not related to the image display is only the light emission associated with the discharge of the all-cell initialization operation, and the luminance of the black display area (hereinafter abbreviated as “black luminance”) is all cells. Only weak light emission in the initialization operation is possible, and high contrast and image display are possible (for example, see Patent Document 1).
  • the width of the last sustain pulse in the sustain period is made shorter than the width of the other sustain pulses, and the potential difference due to wall charges between the display electrode pairs is reduced. It also describes a so-called narrow erase discharge that relaxes. By generating this narrow erase discharge, a reliable address operation can be performed in the subsequent subfield address period, and a plasma display device with a high contrast ratio can be realized.
  • the average brightness level (hereinafter referred to as "A PLj") of the input image signal is detected.
  • APLj average brightness level
  • the number of sustain pulses in each subfield is the ratio of the luminance to be displayed in that subfield.
  • luminance weight (Hereinafter abbreviated as “luminance weight”) multiplied by a proportionality factor (hereinafter “luminance magnification”) Power determined by this technology
  • luminance magnification is controlled based on the APL to determine the number of maintenance noise for each sub-field. Then, the image with high APL is controlled so that the whole image with low luminance magnification is dark and the image with low APL is high with high luminance magnification.
  • each circuit such as a circuit for processing an image signal, a power supply circuit or a drive circuit is not stable, and therefore an abnormal image is displayed. There is a fear. Therefore, it is generally performed to display black (hereinafter referred to as “video mute”) by stopping the writing operation for a few seconds immediately after the power is turned on until the operation in each circuit is stabilized.
  • video mute display black
  • the image display surface of the panel is entirely black, so that the initial bright spot is recognized and the image display quality seems to deteriorate immediately. It was.
  • Patent Document 1 Japanese Patent Laid-Open No. 2000-242224
  • Patent Document 2 Japanese Patent Laid-Open No. 11 231825
  • a method for driving a plasma display panel is a method for driving a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode, and a data electrode, and includes an initialization period, A plurality of subfields having an address period and a sustain period are provided in one field period, and at least one subfield for applying a ramp waveform voltage that gradually increases during the initialization period to the scan electrode is included in one field period.
  • the above-described ramp waveform voltage that is first applied to the scan electrode after the panel drive is started is generated with a gentler slope than other ramp waveform voltages.
  • This method reduces the occurrence of initialization bright spots immediately after the start of panel driving, Display quality can be improved.
  • FIG. 1 is an exploded perspective view showing a structure of a panel according to an embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel.
  • FIG. 3 is a diagram showing an example of a circuit block of the plasma display device in one embodiment of the present invention.
  • FIG. 4 is a drive voltage waveform diagram of the plasma display device.
  • FIG. 5 is a drive voltage waveform diagram in the all-cell initialization period immediately after the panel drive in the embodiment of the present invention is started.
  • FIG. 6 is a circuit diagram of a scan electrode driving circuit according to one embodiment of the present invention.
  • FIG. 7 is a timing chart for explaining the operation of the scanning electrode drive circuit in the all-cell initialization period during normal operation in one embodiment of the present invention.
  • FIG. 8 is a timing chart for explaining the operation of the scan electrode drive circuit in the all-cell initialization period immediately after the panel drive in the embodiment of the present invention is started.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 in accordance with the exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 24 including scan electrodes 22 and sustain electrodes 23 are formed on the glass front plate 21 .
  • a dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.
  • This protective layer 26 has been used as a panel material in order to lower the discharge start voltage in the discharge cell.
  • neon (Ne) and xenon (Xe) gas is sealed, the secondary electron emission coefficient It is made of a material that has large and excellent durability and is composed mainly of MgO.
  • a plurality of data electrodes 32 are formed on the back plate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is further formed thereon. On the side surface of the partition wall 34 and on the dielectric layer 33, a phosphor layer 35 that emits light of each color of red (R), green (G), and blue (B) is provided.
  • the front plate 21 and the back plate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 cross each other with a minute discharge space interposed therebetween, and the outer peripheral portion thereof is sealed with glass frit or the like. Sealed with material.
  • a mixed gas of neon and xenon is sealed as a discharge gas.
  • the discharge space is divided into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections of the display electrode pairs 24 and the data electrodes 32. These discharge cells discharge and emit light to display an image.
  • the structure of the panel is not limited to the above-described one, but may be, for example, one having a stripe-shaped partition wall.
  • FIG. 2 is an electrode array diagram of panel 10 in accordance with the exemplary embodiment of the present invention.
  • Panel 10 includes n scan electrodes SC;! To SCn (scan electrode 22 in FIG. 1) and n sustain electrodes SU;! To SUn (sustain electrode 23 in FIG. 1) arranged in the row direction.
  • M data electrodes D;! To Dm (data electrode 32 in FIG. 1) which are long in the column direction are arranged.
  • Ci l to n
  • Dj l to m
  • m X n discharge cells are formed in the discharge space.
  • FIGS. 1 and 2 since scan electrode SCi and sustain electrode SUi are formed in parallel with each other, scan electrode SC;!-SCn and sustain electrode SU;!
  • FIG. 3 is a diagram showing an example of a circuit block of the plasma display device in one embodiment of the present invention.
  • the plasma display device 1 includes the panel 10 described above, the image signal processing circuit 51, the data electrode driving circuit 52, the scanning electrode driving circuit 53, the sustain electrode driving circuit 54, and the timing generation circuit. 55, an APL detection circuit 56, a power supply circuit 60, and a control circuit 70.
  • the image signal processing circuit 51 converts the input image signal sig into image data indicating light emission or non-light emission of the discharge cells for each subfield.
  • the APL detection circuit 56 detects APL which is an average luminance level of the image signal sig. Specifically, the APL is detected by using a generally known method such as accumulating the luminance value of the image signal over one field period or one frame period. In addition to using the luminance value, for example, a method of detecting the APL by accumulating each of the R signal, the G signal, and the B signal over one field period and obtaining an average value thereof may be used.
  • the timing generation circuit 55 performs the operation of each circuit block based on the horizontal synchronization signal HD, the vertical synchronization signal VD, the detection result in the APL detection circuit 56, and the output of the on / off control unit 78 in the control circuit 70. Various timing signals to be controlled are generated and supplied to each circuit block.
  • the data electrode drive circuit 52 Based on the timing signal from the timing generation circuit 55, the data electrode drive circuit 52 converts the image data for each subfield into a signal corresponding to each data electrode Dl to Dm, and drives each data electrode Di to Dm. To do. Scan electrode drive circuit 53 applies a drive voltage waveform to each scan electrode SC;! To SC n based on a timing signal from timing generation circuit 55, and sustain electrode drive circuit 54 is a timing generation circuit. Based on the timing signal from 55, a drive voltage waveform is applied to the sustain electrodes SU ;! to SUn.
  • the power circuit 60 is used to supply power to the power circuit 60 from a commercial ACIOO (V) power source.
  • Main power switch 62 drive power supply unit 63 that supplies power necessary for each circuit block for driving panel 10, standby power supply unit 64 that supplies power for operating control circuit 70, and main power supply And an energization detection unit 65 that outputs a signal indicating that the switch 62 is on. Then, when the main power switch 62 is turned on, the standby power supply unit 64 and the energization detection unit 65 operate. On the other hand, on / off of the drive power supply unit 63 is controlled by the power supply control unit 76 in the control circuit 70.
  • the driving power supply unit 63 is configured to supply a driving voltage to each circuit block described above.
  • Control circuit 70 includes a remote control switch 72 that receives a signal of a remote control switch (hereinafter abbreviated as "remote control") 80 using a microcomputer or the like, encodes the signal, energization detection unit 65, and remote control An on / off control unit 78 that controls on / off of the plasma display device 1 based on the output of the control unit 72 and a power supply control unit 76 that controls on / off of the drive power supply unit 63 are provided.
  • remote control a remote control switch 80 that receives a signal of a remote control switch (hereinafter abbreviated as "remote control") 80 using a microcomputer or the like, encodes the signal, energization detection unit 65, and remote control
  • An on / off control unit 78 that controls on / off of the plasma display device 1 based on the output of the control unit 72 and a power supply control unit 76 that controls on / off of the drive power supply unit 63 are provided.
  • the remote control control unit 72 receives a signal from the remote control 80 at the remote control light receiving unit 73 and generates an on signal C11 for controlling on / off of the power source of the plasma display device 1.
  • the on / off control unit 78 controls the operation of the timing generation circuit 55 based on the on signal C11 for controlling on / off with the remote controller 80 and the main power on signal C12 indicating that the main power switch 62 is on.
  • Enable signal C21 to generate
  • the timing generation circuit 55 turns on the plasma display device 1 based on the enable signal C21 (this power-on indicates when both the on-signal C11 and the main power-on signal C12 are turned on).
  • this power-on is also referred to as “power-on”), and an operation for reducing the initialization bright spot is performed for a predetermined period.
  • the on / off control unit 78 generates an enable signal C22 for controlling on / off of the drive power supply unit 63 and outputs the enable signal C22 to the power supply control unit 76.
  • the power supply control unit 76 performs on / off control of the drive power supply unit 63 based on the enable signal C22. In addition, the power supply control unit 76 turns off the drive power supply unit 63 based on the emergency stop signal C30 indicating that an abnormality has occurred in the plasma display device 1.
  • the plasma display device performs sub-field method, that is, divides one field period into a plurality of sub-fields, and performs gradation display by controlling light emission / non-light emission of each discharge cell for each sub-field.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • initializing discharge is performed in the discharge cells, and wall charges necessary for the subsequent address operation are formed.
  • priming particles (excited particles that are the initiator for discharge) are generated to reduce the discharge delay and generate the address discharge stably.
  • the initialization operation at this time is an all-cell initialization operation that generates an initialization discharge in all discharge cells (hereinafter, the initialization period in which the all-cell initialization operation is performed is referred to as an “all-cell initialization period”).
  • a selective initialization operation that generates an initializing discharge in a discharge cell that has undergone a sustain discharge in the previous subfield (hereinafter, the initializing period in which the selective initializing operation is performed is referred to as a “selective initializing period”) )
  • an address discharge is selectively generated in the discharge cell to form wall charges.
  • a predetermined number of sustain pulses corresponding to the display luminance to be emitted are applied between the scan electrodes SC;! To SCn and the sustain electrodes SU;! To SUn to form wall charges by address discharge.
  • the discharge cell that has been subjected to discharge is selectively discharged and emits light.
  • the number of sustain pulses generated at this time is proportional to the luminance weight determined for each subfield, and the proportionality constant at this time is called luminance magnification.
  • driving of panel 10 is started by starting the operation of timing generation circuit 55 based on enable signal C21 output from on / off control unit 78. Then, the drive voltage waveform at the time of the all-cell initializing operation that is performed first after the panel 10 is started is changed from the driving voltage waveform at the time of the other all-cell initializing operations. Specifically, during the initial all-cell initialization operation after starting the panel 10 drive, the upward ramp waveform voltage applied to the scan electrodes SC ;! to SCn is applied to the other all-cell initialization operations. It is generated with a gentler slope than the same ramp waveform voltage. With this configuration, the occurrence of initialization bright spots immediately after the start of driving of the panel 10 is reduced.
  • the normal drive voltage waveform will be described first, followed by The drive voltage waveforms in the all-cell initialization operation that is performed first after the panel 10 is started will now be described.
  • FIG. 4 is a drive voltage waveform diagram of plasma display device 1 in accordance with the exemplary embodiment of the present invention.
  • Fig. 4 shows the drive voltage waveforms of two subfields, that is, the first SF, which is a subfield that performs the all-cell initialization operation (hereinafter referred to as "all-cell initialization subfield”), and the selective initialization operation.
  • the force S indicating the drive voltage waveform of the second SF, which is a subfield hereinafter referred to as “selective initialization subfield”
  • selective initialization subfield the drive voltage waveforms in the other subfields are substantially the same.
  • 0 (V) is applied to the data electrodes Dl to Dm and the sustain electrodes SU ;! to SUn, respectively, and the sustain electrodes are applied to the scan electrodes SC;! To SCn.
  • a ramp waveform voltage (hereinafter referred to as “up-ramp waveform voltage”) that gently rises from voltage Vil that is equal to or lower than the discharge start voltage to voltage Vi 2 that exceeds the discharge start voltage is applied to SU1 to SUn.
  • a positive voltage Vel is applied to the sustain electrodes SU ;! to SUn, and 0 (V) is applied to the data electrodes D;! To Dm, and the scan electrodes SC; SCn has a ramp waveform voltage (hereinafter referred to as “down-ramp waveform voltage”) that gradually decreases from voltage Vi3 that is equal to or lower than the discharge start voltage with respect to sustain electrodes SU1 to SUn toward voltage Vi4 that exceeds the discharge start voltage. Apply).
  • down-ramp waveform voltage a ramp waveform voltage that gradually decreases from voltage Vi3 that is equal to or lower than the discharge start voltage with respect to sustain electrodes SU1 to SUn toward voltage Vi4 that exceeds the discharge start voltage. Apply).
  • weak initializing discharges are continuously generated between the scan electrodes SC;! To SCn and the sustain electrodes SU;! To SUn, and the data electrodes D;! To Dm.
  • the all-cell initializing operation for performing the initializing discharge on all the discharge cells is completed.
  • an initializing operation in which the first half of the all-cell initializing period is omitted may be used.
  • a sustain discharge is performed in the immediately preceding subfield.
  • This is a selective initializing operation in which the initializing operation is selectively performed on the discharged cells.
  • the first SF performs the all-cell initialization operation having the first half and the second half
  • the sub-field after the second SF performs the selective initialization operation for performing only the second half of the all-cell initialization period. Shall.
  • this is just an example and is not limited to this subfield configuration.
  • voltage Ve2 is applied to sustain electrodes SU ;! to SUn
  • voltage Vc is applied to scan electrodes SC ;! to SCn.
  • a negative scan pulse voltage Va is applied to the scan electrode SC1 in the first row, and the data electrode Dk (Dk is Dk) of the discharge cell to be emitted in the first row among the data electrodes D;! , D;!
  • a positive write pulse voltage Vd is applied to the data electrode selected based on the image data.
  • the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is the difference between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SCI. It becomes the sum and exceeds the discharge start voltage.
  • address discharge occurs between data electrode Dk and scan electrode SC1 and between sustain electrode SU1 and scan electrode SC1, and a positive wall voltage is accumulated on scan electrode SC1 and negative voltage is applied on sustain electrode SU1.
  • Wall voltage is accumulated, and negative wall voltage is also accumulated on the data electrode Dk.
  • the address operation is performed in which the address discharge is caused in the discharge cell to emit light in the first row and the wall voltage is accumulated on each electrode.
  • address discharge since the voltage at the intersection of data electrode D ;! to Dm and scan electrode SC1 to which address pulse voltage Vd has not been applied does not exceed the discharge start voltage, address discharge does not occur.
  • the above address operation is performed until the discharge cell in the nth row is reached, and the address period ends.
  • the number of sustaining pulses obtained by multiplying the luminance weight by the luminance magnification is applied alternately to the scanning electrodes SC ;! to SCn and the sustaining electrodes SU; By applying a potential difference to, sustain discharge is continuously performed in the discharge cells that have caused address discharge in the address period.
  • the voltage Vel is applied to the sustain electrodes SU ;! to SUn, and O (V) is applied to the data electrodes D;! To Dm. Apply a falling ramp waveform voltage that gradually decreases from voltage Vi3 'to voltage Vi4.
  • the operation during the subsequent address period is the same as the operation during the address period of the all-cell initialization subfield, and thus the description thereof is omitted.
  • the operation in the subsequent sustain period is the same except for the number of sustain pulses.
  • the subfield configuration in this embodiment divides one field into 10 subfields (first SF, second SF, ..., 10th SF), and each subfield is (1, 2). , 3, 6, 11, 18, 30, 44, 60, 80). Then, the all-cell initialization operation is performed in the initialization period of the first SF, and the selective initialization operation is performed in the initialization period of the second SF to the tenth SF.
  • the number of subfields and the luminance weight of each subfield are not limited to the above values, and the subfield configuration may be switched based on an image signal or the like.
  • the number of sustain pulses obtained by multiplying the brightness weight of each subfield by a predetermined brightness magnification is applied to each display electrode pair 24.
  • the luminance magnification is changed according to the state of the image, specifically, the detection result of the APL detection circuit 56, and is large when the APL is low and small when the APL is high. Be controlled.
  • FIG. 5 is a drive voltage waveform diagram in the all-cell initialization period immediately after the drive of panel 10 in the embodiment of the present invention is started. Note that this drive voltage waveform differs from the drive voltage waveform shown in FIG. 4 only in the slope of the up-ramp waveform voltage applied to scan electrodes SC ;! to SCn in the first half of the all-cell initialization period. Since the rest is the same, FIG. 5 shows only the waveform of the drive voltage applied to scan electrodes SC ;! to SCn. For comparison, Fig. 5 also shows the drive voltage waveform during the normal all-cell initialization period.
  • the data electrodes Dl to Dm and the sustaining power 0 (V) is applied to each of the poles SU;! To SUn, and the voltage exceeding the discharge start voltage from the voltage Vil below the discharge start voltage to the sustain electrodes S Ul to SUn is applied to the scan electrodes SC;! To SCn.
  • An up-ramp waveform voltage that gradually rises toward Vi2 is applied.
  • the rising ramp waveform voltage is generated with a gentler slope than the rising ramp waveform voltage during normal all-cell initialization operation.
  • the occurrence of the initialization bright spot immediately after the driving of panel 10 is started is reduced. This is due to the following reason.
  • the operation of the circuit that processes the image signal, the power supply circuit, or each drive circuit is not stable immediately after the power is turned on, and immediately after the transition from the non-operating state to the operating state. For this reason, there is a possibility that an abnormal image having a display luminance or gradation value different from that of the input image signal may be displayed. Therefore, in this embodiment, the write operation in the write period is performed for a few seconds (approximately 2 seconds in this embodiment) immediately after turning on the power of plasma display device 1 until the operation in each circuit is stabilized. Stop and mute the video, turn off all the discharge cells and display all black!
  • the image display surface of the panel 10 is entirely black, so that the initialization bright spot is easily recognized.
  • the up-ramp waveform The voltage is generated with a gentler slope than the up-ramp waveform voltage during normal driving.
  • the time from the voltage Vil to the voltage Vi2 is about 200 seconds
  • the plasma display device In the all-cell initialization operation that is performed for the first time after the power of 1 is turned on the time from voltage Vil to voltage Vi2 is about 20000 11 sec, and the slope is about 1/10 of the normal time. Ramp waveform voltage is generated.
  • control is performed so that the total number of sustain pulses is equal to or less than the total number of sustain pulses in one field period during normal driving for the first one field period after the panel 10 starts to be driven. To do. This ensures a margin for the extension of the all-cell initialization period that occurs when the slope of the up-ramp waveform voltage is moderated.
  • the luminance magnification is fixed to the smallest value in the setting range regardless of the APL.
  • the luminance magnification is changed according to the detection result of the APL detection circuit 56, and the luminance magnification is lowered for an image signal having a high APL.
  • the luminance magnification is set to 1 for an APL100% image
  • the luminance magnification is increased for an image signal with a low APL (for example, the luminance magnification is doubled for an APL50% image.
  • the magnification is gradually changed according to the APL). This adjusts the brightness of the displayed image by changing the total number of maintenance pulses in one field period according to the APL.
  • the luminance magnification is fixed to the smallest value in the setting range, that is, 1 time regardless of the APL.
  • the time margin required to moderate the slope of the up-ramp waveform voltage is increased. Can be secured.
  • the time when the enable signal C21 indicating that the power is turned on changes from the mouth to the high level is the time when the panel 10 starts to be driven.
  • the timing generator 55 shown in Fig. 3 performs on / off control to control the slope of the up-ramp waveform in the all-cell initialization operation immediately after the start of driving and to fix the luminance magnification for only one field period immediately after the start of driving. This is based on the enable signal C21 output from section 78.
  • the present invention is not limited to this configuration, and a circuit for performing these controls may be separately provided.
  • the potential difference between the voltage Vil and the voltage Vi2 is about 260 (V)
  • the slope of the up-ramp waveform voltage during the normal all-cell initialization operation is about 1.3 ( ⁇ ) ⁇ 5 ec
  • the slope of the upstream ramp waveform voltage in the all-cell initialization operation that is performed first after the panel 10 drive is started is about 0.13 (V) / sec.
  • these numbers are just one example, and should be set to the optimum values according to the panel characteristics and the specifications of the plasma display device!
  • the slope of the upstream ramp waveform voltage in the initial all-cell initialization operation is set to about 0.6 (V). / sec or less is desirable.
  • FIG. 6 is a circuit diagram of scan electrode driving circuit 53 according to one embodiment of the present invention.
  • Scan electrode driving circuit 53 includes sustain pulse generating circuit 81 for generating a sustain pulse, initialization waveform generating circuit 82 for generating an initialization waveform, and scan pulse generating circuit 83 for generating a scan pulse.
  • the maintenance noise generation circuit 81 includes a power recovery circuit 84 and a clamp circuit 85.
  • the power recovery circuit 84 includes a capacitor Cl for power recovery, a switching element Ql, a switching element Q2, a diode Dl for backflow prevention, a diode D2, and an inductor L1 for resonance.
  • the power recovery capacitor C1 has a sufficiently large capacity compared to the interelectrode capacity Cp, and is charged to about Vs / 2, which is half the voltage value Vs, so as to serve as a power source for the power recovery circuit 84.
  • the clamp circuit 85 includes a switching element Q3 for clamping the scan electrode SC ;! to SCn to the voltage Vs, and a switching element Q4 for clamping the scan electrode SC ;! to SCn to O (V). Yes. Furthermore, it has a smoothing capacitor C2 for lowering the impedance of the voltage source Vs. Then, based on the timing signal output from the timing generation circuit 55, the sustain noise voltage Vs is generated.
  • the initialization waveform generation circuit 82 includes a switching element Q5, a capacitor C4, and a resistor R1, and generates a rising ramp waveform voltage that gradually rises in a ramp shape to a predetermined initialization voltage Vi2.
  • Miller integrating circuit that has switching element Q6, capacitor C5, and resistor R2, and generates ramp-down waveform voltage that gradually decreases in a ramp shape to voltage Vi4. Separation circuit using switching element Q7 and separation using switching element Q8 It has a circuit. Then, the initialization waveform described above is generated based on the timing signal output from the timing generation circuit 55, and the initialization voltage Vi2 is controlled in the all-cell initialization operation.
  • the input terminals of Miller integrating circuits are shown as input terminal INa and input terminal INb.
  • Scan pulse generation circuit 83 is a switch circuit OUT;! To OUTn that outputs a scan pulse voltage to each of scan electrodes SC;! To SCn, and a low voltage side of switch circuit OUT;! To OUTn is set to voltage Va. It includes a switching element Q9 for clamping, a diode D4 and a capacitor C6 for applying a voltage Vc in which the voltage Vscn is superimposed on the voltage Va to the high voltage side of the switch circuit OUT ;! to OUTn.
  • Each of the switch circuits OUT ;! to OUTn includes switching elements QH for outputting voltage Vc;! To QHn and switching elements QLl to QLn for outputting voltage Va.
  • force S that employs a Miller integrating circuit using a FET that is practical and has a relatively simple configuration for initialization waveform generation circuit 82 is limited to this configuration. Any circuit can be used as long as it can generate an up-ramp waveform voltage and a down-ramp waveform voltage.
  • the sustain pulse generating circuit of sustain electrode driving circuit 54 has the same configuration as sustain pulse generating circuit 81, and the power for driving sustain electrodes SU ;! to SUn is Power recovery circuit for recovery and reuse, sustain electrode SU; switching element for clamping SUN to voltage Vs, and sustain electrode SU ;! to switching to clamp SUn to 0 (V)
  • the sustain pulse voltage Vs is generated based on the timing signal output from the timing generation circuit 55.
  • the operation of the initialization waveform generation circuit 82 and the method for controlling the slope of the up-ramp waveform voltage will be described with reference to the drawings.
  • the operation for generating the initialization waveform voltage during the normal all-cell initialization operation will be described with reference to FIG. 7.
  • the operation to generate the initialization waveform voltage (all-cell initialization operation to moderate the slope of the upstream ramp waveform voltage) is explained. Since operations other than the generation of the up-ramp waveform voltage are the same as those in FIGS. 7 and 8, only the generation part of the up-ramp waveform voltage will be described in the description using FIG.
  • the drive voltage waveform for performing the all-cell initialization operation is divided into five periods indicated by periods T1 to T5, and each period will be described. Further, it is assumed that the voltage Vil and the voltage Vi3 are equal to the voltage Vs, the voltage Vi2H is equal to the voltage Vr, and the voltage Vi4 is equal to the negative voltage Va.
  • the operation for turning on the switching element is indicated as on and the action for turning off the switching element is indicated as off.
  • the signal for turning on the switching element is indicated as “Hi”, and the signal for turning off is indicated as “Lo”. .
  • FIG. 7 is a timing chart for explaining the operation of scan electrode driving circuit 53 in the all-cell initializing period during normal operation in one embodiment of the present invention.
  • Scanning pulse The generator voltage circuit 83 outputs the drive voltage waveform of the initialization waveform generator circuit 82 as it is. [0082] (Period T1)
  • the switching element Q1 of the sustaining noise generating circuit 81 is turned on. Then, the interelectrode capacitance Cp and the inductor L1 resonate, and the voltage of the scan electrodes SC ;! to SCn starts to rise from the power recovery capacitor C1 through the switching element Ql, the diode Dl, and the inductor L1.
  • switching element Q3 of sustaining noise generating circuit 81 is turned on. Then, voltage Vs is applied to scan electrodes SC ;! to SCn via switching element Q3, and the potential of scan electrodes SC ;! to SCn becomes voltage Vs (equal to voltage Vil in this embodiment).
  • the input terminal INa of the Miller integrating circuit that generates the up-ramp waveform voltage is set to “Hi”. Specifically, for example, a voltage of 15 (V) is applied to the input terminal INa. As a result, a constant current flows from the resistor R1 to the capacitor C4, the source voltage of the switching element Q5 rises in a ramp shape, and the output voltage of the scan electrode drive circuit 53 starts to rise in a ramp shape.
  • the input terminal INa is maintained at “Hi” until the increase in the output voltage reaches the voltage Vi2.
  • the upward ramp waveform voltage that gradually increases from the voltage Vs that is equal to or lower than the discharge start voltage (equal to the voltage Vi 1 in this embodiment) to the voltage Vi2 that exceeds the discharge start voltage.
  • the input terminal INb of the Miller integrating circuit that generates the down-ramp waveform voltage is set to “Hi”.
  • a voltage of 15 (V) is applied to the input terminal INb.
  • a constant current flows from the resistor R2 toward the capacitor C5, and the drain voltage of the switching element Q6 decreases in a ramp shape, and the output voltage of the scan electrode driving circuit 53 starts to decrease in a ramp shape.
  • the input terminal INb is set to “Lo”.
  • a voltage of 0 (V) is applied to the input terminal INb.
  • scan electrode drive circuit 53 causes scan electrode SC ;! to SCn to gradually move from voltage Vil that is equal to or lower than the discharge start voltage to initialization voltage Vi2 that exceeds the discharge start voltage. Apply an ascending ramp waveform voltage, then apply a voltage Vi3 to voltage Vi4, and then apply a descending ramp waveform voltage that gradually falls.
  • FIG. 8 is a timing chart for explaining the operation of scan electrode driving circuit 53 in the all-cell initializing period immediately after the driving of panel 10 in the embodiment of the present invention is started. Note that in FIG. 8, the operation in the period Tl, the period ⁇ 2, the period ⁇ 4, and the period ⁇ 5 is the same as the operation in the period Tl, the period ⁇ 2, the period ⁇ 4, and the period ⁇ 5 shown in FIG. The period 33 shown in Fig. 5 and the period T3 'where the operation is different will be described.
  • the input terminal INa is maintained at “Hi” for a predetermined period
  • the input terminal INa is then maintained at “Lo” for a predetermined period.
  • the increase in the output voltage of the scan electrode driving circuit 53 is temporarily stopped.
  • the input terminal INa is set to “Hi” again, and the rise of the output voltage of the scanning electrode drive circuit 53 is resumed.
  • This series of operations that is, the operation of increasing the output voltage of the scan electrode drive circuit 53 by setting the input terminal INa to “Hi” and the output voltage increasing by setting the input terminal INa to “Lo”.
  • the operation of temporarily stopping is repeated at predetermined time intervals.
  • the input terminal I After maintaining the input terminal INa at “Hi” for a period of about 5500 n Sec , the input terminal I The operation of maintaining Na at “Lo” for a period of about 50 nsec is repeated for a period T3 ′ (here, about 200 00 sec).
  • T3 ′ here, about 200 00 sec.
  • scan electrode drive circuit 53 is configured as shown in FIG. 6, and input terminal INa of the Miller integrating circuit that generates the up-ramp waveform voltage is set to “Hi”.
  • Hi input terminal INa of the Miller integrating circuit that generates the up-ramp waveform voltage
  • the resistance value of the resistor R1 connected to the input terminal INa of the Miller integrating circuit that generates the up-ramp waveform voltage can be changed, and the slope of the up-ramp waveform voltage is switched by switching the resistance value. It is good.
  • the method of changing the slope of the up-ramp waveform voltage is not limited to the method described above, and any other method can be used.
  • the period during which the input terminal INa of the Miller integrating circuit is maintained at “Hi” when the up-ramp waveform voltage is generated in the all-cell initializing period immediately after the panel 10 starts to be driven is set to about 5500 nsec and about 50 nsec, respectively, and these values are examples based on the characteristics of a panel with 768 display electrode pairs and a display screen size of 42 inches.
  • the present embodiment is not limited to these numerical values. It is desirable that each of the above numbers be an optimum value according to the panel characteristics and the specifications of the plasma display device.
  • the first ramp voltage applied to scan electrodes SC;! To SCn after the start of panel 10 drive is the voltage that starts the ramp (Vil) and the voltage that ends the ramp (Vi2). While maintaining the same voltage as the ramp waveform voltage, the application time is set longer than the application time for the other ramp voltage waveforms. What is necessary is just to comprise so that it may make it live.
  • the voltage for starting the ramp (Vil) and the voltage for ending the ramp (Vi2) remain the same as other up-ramp waveform voltages, and the application time is varied.
  • the rising ramp waveform may be generated longer than the application time in the voltage. Even with such a configuration, the same effect as when the ramp voltage waveform is generated with a gentle slope.
  • the slope of the up-ramp waveform voltage is reduced during normal driving.
  • the slope of the up-ramp waveform voltage By generating it more gently than the slope of the up-ramp waveform voltage at, it is possible to reduce the occurrence of initialization bright spots immediately after the start of panel driving and improve the display quality of the image.
  • the force at which the driving of panel 10 is started when the enable signal C21 indicating that the power is turned on changes from the mouth to high, and the timing generation circuit 55 at this time. Shall be controlled so that the initial drive for panel 10 is the all-cell initialization operation.
  • the configuration for applying the video mute for about 2 seconds after the power to the plasma display device 1 is turned on is set to an optimum value according to the characteristics of the power panel, the specifications of the plasma display device, etc. It is desirable to do.
  • the configuration has been described in which the luminance multiplication factor is fixed to the smallest value in the setting range (1x in the above description) during one field period immediately after the start of driving of panel 10.
  • the present invention is not limited to this configuration.
  • the number of maintenance pulses in each subfield may be set to a predetermined number or less (for example, 10 or less) regardless of the luminance magnification.
  • the number of sustaining pulses in each subfield is greatly reduced from the number of sustaining pulses during normal image display.
  • the number of sustain pulses and the panel It may be driven with the number of sustain pulses equal to the number of sustain pulses in one field period immediately after the start of driving.
  • the number of subfields in one field period immediately after the start of driving panel 10 is set to be smaller than the number of subfields in normal driving, thereby making the slope of the upstream ramp waveform voltage gentle. Even if we try to secure the necessary time margin, there is no power.
  • the configuration has been described in which the first SF is an all-cell initialization subfield, but a configuration in which a subfield other than the first SF is an all-cell initialization subfield may be used.
  • the same as described above by generating the slope of the up-ramp waveform voltage to be gentler than that of other up-ramp waveform voltages in the all-cell initialization operation that is performed first after the panel drive is started. The effect of can be obtained.
  • the present invention is not necessarily limited to the configuration having one all-cell initializing subfield in one field period, and may be configured to have a plurality of all-cell initializing subfields in one field period. In this case as well, it is possible to generate the slope of the up ramp waveform voltage more slowly than the slope of the other up ramp waveform voltages in the all-cell initialization operation that is performed first after the panel drive is started. Similar effects can be obtained.
  • the present invention is useful as a panel driving method and a plasma display apparatus because the occurrence of an initialization bright spot immediately after the start of panel driving can be reduced and the image display quality can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

明 細 書
プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 技術分野
[0001] 本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネル の駆動方法およびプラズマディスプレイ装置に関する。
背景技術
[0002] プラズマディスプレイパネル (以下、「パネル」と略記する）として代表的な交流面放 電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成さ れている。前面板は、 1対の走査電極と維持電極とからなる表示電極対が前面ガラス 基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層お よび保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ 電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔 壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されて いる。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが 対向配置されて密封され、内部の放電空間には、例えば分圧比で 5%のキセノンを 含む放電ガスが封入されてレ、る。ここで表示電極対とデータ電極とが対向する部分 に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放 電により紫外線を発生させ、この紫外線で赤色 (R)、緑色（G)および青色（B)の各色 の蛍光体を励起発光させてカラー表示を行ってレ、る。
[0003] パネルを駆動する方法としては、サブフィールド法、すなわち、 1フィールド期間を 複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによ つて階調表示を行う方法が一般に用いられて!/、る。
[0004] 各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化 期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成 するとともに、書込み放電を安定して発生させるためのプライミング粒子（放電のため の起爆剤となる励起粒子）を発生させる。
[0005] 書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加し て書込み放電を発生させ壁電荷を形成する（以下、この動作を「書込み」とも記す)。 そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パル スを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電 セルの蛍光体層を発光させることにより画像表示を行う。
[0006] また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電 を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで 、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方 法が開示されている。
[0007] 具体的には、複数のサブフィールドのうち、 1つのサブフィールドの初期化期間に おいては全ての放電セルで初期化放電を発生させる初期化動作 (以下、「全セル初 期化動作」と略記する）を行い、他のサブフィールドの初期化期間にお!/、ては維持放 電を行った放電セルでのみ初期化放電を発生させる初期化動作 (以下、「選択初期 化動作」と略記する）を行う。このように駆動することによって、画像の表示に関係のな い発光は全セル初期化動作の放電に伴う発光のみとなり、黒表示領域の輝度（以下 、「黒輝度」と略記する）は全セル初期化動作における微弱発光だけとなって、コント ラストの高!/、画像表示が可能となる（例えば、特許文献 1参照）。
[0008] また、上述の特許文献 1には、維持期間における最後の維持ノ ルスのノ ルス幅を 他の維持ノ ルスのノ ルス幅よりも短くし、表示電極対間の壁電荷による電位差を緩 和する、いわゆる細幅消去放電についても記載されている。この細幅消去放電を発 生させることによって、続くサブフィールドの書込み期間において確実な書込み動作 を行うことができ、コントラスト比の高いプラズマディスプレイ装置を実現することがで きる。
[0009] また、表示画像の輝度そのものを制御することにより画像を見やすくする技術の一 つとして、入力画像信号の平均輝度レべノレ（Average Picture Level、以下、「A PLjと略記する）を検出し、 APLに応じて維持期間における維持ノ^レスのノ^レス数を 制御するとレ、う技術が提案されて!/、る (例えば、特許文献 2参照）。
[0010] 各サブフィールドの維持パルス数は、そのサブフィールドの表示すべき輝度の比率
(以下、「輝度重み」と略記する）に比例係数 (以下、「輝度倍率」と表記する）を乗じる ことで決められる力 この技術では、 APLにもとづき輝度倍率を制御して、各サブフィ 一ルドの維持ノ ルス数を決めている。そして、 APLの高い画像信号では輝度倍率を 低ぐ画像全体が暗く APLの低い画像信号に対しては輝度倍率が高くなるように制 御する。このように制御することで、 APLが低い場合には表示画像の輝度を上げ、喑 い画像を明るく表示して画像を見やすくすることが可能となる。
[0011] プラズマディスプレイ装置では、プラズマディスプレイ装置への電源投入直後は、 画像信号を処理する回路や電源回路あるいは駆動回路等の各回路の動作が安定し ておらず、そのため、正常でない画像が表示される恐れがある。したがって、電源投 入直後から各回路における動作が安定するまでの数秒間、書込み動作を止める等し て全面黒 (以下、「映像ミュート」と記す）を表示させることが一般に行われている。
[0012] 一方、プラズマディスプレイ装置への電源投入により駆動が開始された直後のパネ ルにお!/、ては、プライミング粒子が十分でな!/、ため初期化動作時に強放電を誘発し てしま!/、、そのため書込みがなされて!/、ないにもかかわらず維持放電が生じて発光し てしまう放電セル (以下、「初期化輝点」と呼称する）を生じさせる恐れがある。
[0013] 特に、上述した映像ミュート期間では、パネルの画像表示面が全面黒となるため初 期化輝点が認識されやすぐ画像の表示品質が劣化したように見えてしまうという問 題があった。
特許文献 1 :特開 2000— 242224号公報
特許文献 2：特開平 11 231825号公報
発明の開示
[0014] 本発明のプラズマディスプレイパネルの駆動方法は、走査電極と維持電極とからな る表示電極対とデータ電極とを有する放電セルを複数備えたパネルの駆動方法であ つて、初期化期間と書込み期間と維持期間とを有するサブフィ一ルドを 1フィールド期 間内に複数設け、初期化期間において緩やかに上昇する傾斜波形電圧を走査電極 に印加するサブフィールドを 1フィールド期間に少なくとも 1つ含むように構成し、パネ ルの駆動を開始してから最初に走査電極に印加する上述の傾斜波形電圧を、他の 傾斜波形電圧よりも傾きを緩やかにして発生させることを特徴とする。
[0015] この方法により、パネルの駆動開始直後の初期化輝点の発生を低減し、画像の表 示品質を向上させることができる。
図面の簡単な説明
[0016] [図 1]図 1は、本発明の実施の形態におけるパネルの構造を示す分解斜視図である。
[図 2]図 2は、同パネルの電極配列図である。
[図 3]図 3は、本発明の一実施の形態におけるプラズマディスプレイ装置の回路プロ ックの一例を示す図である。
[図 4]図 4は、同プラズマディスプレイ装置の駆動電圧波形図である。
[図 5]図 5は、本発明の一実施の形態におけるパネルの駆動が開始された直後の全 セル初期化期間における駆動電圧波形図である。
[図 6]図 6は、本発明の一実施の形態における走査電極駆動回路の回路図である。
[図 7]図 7は、本発明の一実施の形態における通常動作時の全セル初期化期間の走 查電極駆動回路の動作を説明するためのタイミングチャートである。
[図 8]図 8は、本発明の一実施の形態におけるパネルの駆動を開始した直後の全セ ル初期化期間の走査電極駆動回路の動作を説明するためのタイミングチャートであ 符号の説明
[0017] 1 プラズマディスプレイ装置
10 パネル
21 (ガラス製の）前面板
22 走査電極
23 維持電極
24 表示電極対
25, 33 誘電体層
26 保護層
31 背面板
32 データ電極
34 隔壁
35 蛍光体層 51 画像信号処理回路
52 データ電極駆動回路
53 走査電極駆動回路
54 維持電極駆動回路
55 タイミング発生回路
56 APL検出回路
60 電源回路
62 主電源スィッチ
63 駆動電源部
64 スタンバイ電源部
65 通電検出部
70 制御回路
72 リモコン制御部
73 リモコン受光部
76 電源制御部
78 オンオフ制御部
80 リモコン
81 維持パルス発生回路
82 初期化波形発生回路
83 走査パルス発生回路
84 電力回収回路
85 クランプ回路
Ql , Q2, Q3, Q4, Q5, Q6, Q7, Q8, Q9, QH；!〜 QHn, QLl~QLn チング素子
CI , C2, C3, C4, C5, C6 コンデンサ
Rl , R2 抵抗
INa, INb 入力端子
Dl , D2, D3, D4 ダイオード LI インダクタ
発明を実施するための最良の形態
[0018] 以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用 いて説明する。
[0019] (実施の形態）
図 1は、本発明の実施の形態におけるパネル 10の構造を示す分解斜視図である。 ガラス製の前面板 21上には、走査電極 22と維持電極 23とからなる表示電極対 24が 複数形成されている。そして走査電極 22と維持電極 23とを覆うように誘電体層 25が 形成され、その誘電体層 25上に保護層 26が形成されている。
[0020] この保護層 26は、放電セルにおける放電開始電圧を下げるために、パネルの材料 として使用実績があり、ネオン (Ne)およびキセノン (Xe)ガスを封入した場合に 2次電 子放出係数が大きく耐久性に優れた MgOを主成分とする材料から形成されている。
[0021] 背面板 31上にはデータ電極 32が複数形成され、データ電極 32を覆うように誘電 体層 33が形成され、さらにその上に井桁状の隔壁 34が形成されている。そして、隔 壁 34の側面および誘電体層 33上には赤色（R)、緑色（G)および青色（B)の各色に 発光する蛍光体層 35が設けられている。
[0022] これら前面板 21と背面板 31とは、微小な放電空間を挟んで表示電極対 24とデー タ電極 32とが交差するように対向配置され、その外周部をガラスフリット等の封着材 によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガス が放電ガスとして封入されている。放電空間は隔壁 34によって複数の区画に仕切ら れており、表示電極対 24とデータ電極 32とが交差する部分に放電セルが形成され ている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
[0023] なお、パネルの構造は上述したものに限られるわけではなぐ例えばストライプ状の 隔壁を備えたものであってもよレ、。
[0024] 図 2は、本発明の実施の形態におけるパネル 10の電極配列図である。パネル 10に は、行方向に長い n本の走査電極 SC；!〜 SCn (図 1の走査電極 22)および n本の維 持電極 SU；!〜 SUn (図 1の維持電極 23)が配列され、列方向に長い m本のデータ 電極 D；!〜 Dm (図 1のデータ電極 32)が配列されている。そして、 1対の走査電極 S Ci (i= l〜n)および維持電極 SUiと 1つのデータ電極 Dj (j = l〜m)とが交差した部 分に放電セルが形成され、放電セルは放電空間内に m X n個形成されている。なお 、図 1、図 2に示したように、走査電極 SCiと維持電極 SUiとは互いに平行に対をなし て形成されているため、走査電極 SC；!〜 SCnと維持電極 SU；!〜 SUnとの間に大き な電極間容量 Cpが存在する。
[0025] 図 3は、本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック の一例を示す図である。図 3において、プラズマディスプレイ装置 1は、上記で説明し たパネル 10と、画像信号処理回路 51と、データ電極駆動回路 52と、走査電極駆動 回路 53と、維持電極駆動回路 54と、タイミング発生回路 55と、 APL検出回路 56と、 電源回路 60と、制御回路 70とを備えている。
[0026] 画像信号処理回路 51は、入力された画像信号 sigをサブフィールド毎の放電セル の発光または非発光を示す画像データに変換する。
[0027] APL検出回路 56は、画像信号 sigの平均輝度レベルである APLを検出する。具体 的には、画像信号の輝度値を 1フィールド期間または 1フレーム期間にわたって累積 する等の一般に知られた手法を用いることによって APLを検出する。なお、輝度値を 用いる以外にも、例えば R信号、 G信号、 B信号のそれぞれを 1フィールド期間にわた つて累積し、それらの平均値を求めることで APLを検出する方法を用いてもよい。
[0028] タイミング発生回路 55は、水平同期信号 HD、垂直同期信号 VD、 APL検出回路 5 6における検出結果および制御回路 70内のオンオフ制御部 78の出力をもとにして 各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブ ロックへ供給する。
[0029] データ電極駆動回路 52は、タイミング発生回路 55からのタイミング信号にもとづい て、サブフィールド毎の画像データを各データ電極 Dl〜Dmに対応する信号に変換 し各データ電極 Di〜Dmを駆動する。また、走査電極駆動回路 53は、タイミング発 生回路 55からのタイミング信号にもとづいて駆動電圧波形を各走査電極 SC；!〜 SC nにそれぞれ印加し、また維持電極駆動回路 54は、タイミング発生回路 55からのタイ ミング信号にもとづいて駆動電圧波形を維持電極 SU；!〜 SUnに印加する。
[0030] 電源回路 60は、商用 ACIOO (V)電源から電源回路 60に電力を供給するための 主電源スィッチ 62と、パネル 10を駆動するための各回路ブロックに必要な電力を供 給する駆動電源部 63と、制御回路 70を動作させるための電力を供給するスタンバイ 電源部 64と、主電源スィッチ 62がオンであることを示す信号を出力する通電検出部 65とを備える。そして、主電源スィッチ 62をオンすることにより、スタンバイ電源部 64 と通電検出部 65とが動作する。一方、駆動電源部 63のオン/オフは制御回路 70内 の電源制御部 76により制御される。なお、図示していないが、駆動電源部 63から上 記の各回路ブロックに駆動電圧が供給されるように構成している。
[0031] 制御回路 70は、マイクロコンピュータ等を用いてリモートコントロールスィッチ（以下 、 「リモコン」と略記する） 80の信号を受信しその信号をエンコードするリモコン制御部 72と、通電検出部 65およびリモコン制御部 72の出力にもとづきプラズマディスプレイ 装置 1のオン/オフを制御するオンオフ制御部 78と、駆動電源部 63のオン/オフを 制御する電源制御部 76とを備える。
[0032] リモコン制御部 72は、リモコン受光部 73でリモコン 80からの信号を受信し、プラズ マディスプレイ装置 1の電源のオン/オフを制御するオン信号 C11を発生する。
[0033] オンオフ制御部 78は、リモコン 80でオン/オフを制御するオン信号 C11および主 電源スィッチ 62がオンであることを示す主電源オン信号 C12にもとづき、タイミング発 生回路 55の動作を制御するためのイネ一ブル信号 C21を発生する。そして詳細は 後述するが、タイミング発生回路 55はィネーブル信号 C21にもとづき、プラズマディ スプレイ装置 1の電源オン（この電源オンは、オン信号 C11および主電源オン信号 C 12がともにオンとなった時点を表す。また、この電源オンを「電源投入」とも記す）直 後から所定の期間は初期化輝点を低減するための動作を行う。また、オンオフ制御 部 78は、駆動電源部 63のオン/オフを制御するィネーブル信号 C22を発生し電源 制御部 76に出力する。
[0034] 電源制御部 76は、ィネーブル信号 C22にもとづき駆動電源部 63のオン/オフ制 御を行う。加えて電源制御部 76は、プラズマディスプレイ装置 1に何らかの異常が発 生した場合にそのことを示す非常停止信号 C30にもとづき駆動電源部 63をオフする
〇
[0035] 次に、パネル 10を駆動するための駆動電圧波形とその動作について説明する。本 実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち 1フィ 一ルド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光 •非発光を制御することによって階調表示を行う。そして、それぞれのサブフィールド は、初期化期間、書込み期間および維持期間を有する。
[0036] 初期化期間では放電セルで初期化放電を行い、続く書込み動作のために必要な 壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるた めのプライミング粒子（放電のための起爆剤である励起粒子）を発生させる。このとき の初期化動作には、全ての放電セルで初期化放電を発生させる全セル初期化動作 (以下、全セル初期化動作を行う初期化期間を「全セル初期化期間」と呼称する）と、 1つ前のサブフィールドで維持放電を行った放電セルで初期化放電を発生させる選 択初期化動作 (以下、選択初期化動作を行う初期化期間を「選択初期化期間」と呼 称する）とがある。
[0037] 書込み期間では、後に続く維持期間において発光させるべき放電セルを選択する ために、放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期 間では、発光させるべき表示輝度に応じた所定の回数の維持ノ ルスを走査電極 SC ；!〜 SCnと維持電極 SU；!〜 SUnとの間に印加し、書込み放電による壁電荷形成を 行った放電セルを選択的に放電、発光させる。なお、このときの維持パルスの発生回 数は、サブフィールド毎に定められた輝度重みに比例しており、このときの比例定数 を輝度倍率と呼ぶ。
[0038] なお、本実施の形態では、オンオフ制御部 78から出力されるィネーブル信号 C21 にもとづきタイミング発生回路 55の動作を開始させることで、パネル 10の駆動を開始 している。そして、パネル 10の駆動を開始してから最初に行う全セル初期化動作時 の駆動電圧波形を、他の全セル初期化動作時における駆動電圧波形とは波形を変 えて発生させる構成としている。具体的には、パネル 10の駆動を開始してから最初 に行う全セル初期化動作時において、走査電極 SC；!〜 SCnに印加する上りの傾斜 波形電圧を、他の全セル初期化動作時における同傾斜波形電圧よりも傾きを緩やか にして発生させている。この構成により、パネル 10の駆動開始直後における初期化 輝点の発生を低減している。以下、通常の駆動電圧波形についてまず説明し、続い て、パネル 10の駆動が開始されてから最初に行う全セル初期化動作における駆動 電圧波形につ!/、て説明する。
[0039] 図 4は、本発明の一実施の形態におけるプラズマディスプレイ装置 1の駆動電圧波 形図である。図 4には、 2つのサブフィールドの駆動電圧波形、すなわち全セル初期 化動作を行うサブフィールド（以下、「全セル初期化サブフィールド」と呼称する）であ る第 1SFと、選択初期化動作を行うサブフィールド (以下、「選択初期化サブフィール ド」と呼称する）である第 2SFの駆動電圧波形を示している力 S、他のサブフィールドに おける駆動電圧波形もほぼ同様である。
[0040] まず、全セル初期化サブフィールドである第 1SFについて説明する。
[0041] 第 1SFの全セル初期化期間前半部では、データ電極 Dl〜Dmおよび維持電極 S U；!〜 SUnにそれぞれ 0 (V)を印加し、走査電極 SC；!〜 SCnには、維持電極 SU1 〜SUnに対して放電開始電圧以下の電圧 Vilから、放電開始電圧を超える電圧 Vi 2に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形電圧」と呼称 する）を印加する。
[0042] この上りランプ波形電圧が上昇する間に、走査電極 SC；!〜 SCnと維持電極 SU；!〜 SUn、データ電極 D；!〜 Dmとの間でそれぞれ微弱な初期化放電が持続して起こる。 そして、走査電極 SC；!〜 SCn上部に負の壁電圧が蓄積されるとともに、データ電極 D；!〜 Dm上部および維持電極 SU；!〜 SUn上部には正の壁電圧が蓄積される。ここ で、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄 積された壁電荷により生じる電圧を表す。
[0043] 全セル初期化期間後半部では、維持電極 SU；!〜 SUnに正の電圧 Velを印加し、 データ電極 D；!〜 Dmに 0 (V)を印加し、走査電極 SC；!〜 SCnには、維持電極 SU1 〜SUnに対して放電開始電圧以下となる電圧 Vi3から放電開始電圧を超える電圧 V i4に向かって緩やかに下降する傾斜波形電圧（以下、「下りランプ波形電圧」と呼称 する）を印加する。この間に、走査電極 SC；!〜 SCnと維持電極 SU；!〜 SUn、データ 電極 D；!〜 Dmとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査 電極 SC；!〜 SCn上部の負の壁電圧および維持電極 SU；!〜 SUn上部の正の壁電 圧が弱められ、データ電極 Dl〜Dm上部の正の壁電圧は書込み動作に適した値に 調整される。
[0044] 以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了 する。なお、 1フィールドを構成するサブフィールドのうちのいくつかのサブフィールド では全セル初期化期間の前半部を省略した初期化動作としてもよぐその場合には 、直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化動作 を行う選択初期化動作となる。また、本実施の形態では、第 1SFでは前半部および 後半部を有する全セル初期化動作を行い、第 2SF以降のサブフィールドでは全セル 初期化期間の後半部のみを行う選択初期化動作を行うものとする。しかし、これは単 なる一例を示したに過ぎず、何らこのサブフィールド構成に限定されるものではなレ、。
[0045] 続く書込み期間では、維持電極 SU；!〜 SUnに電圧 Ve2を、走査電極 SC；!〜 SCn に電圧 Vcを印加する。
[0046] まず、 1行目の走査電極 SC1に負の走査パルス電圧 Vaを印加するとともに、デー タ電極 D；!〜 Dmのうち 1行目に発光させるべき放電セルのデータ電極 Dk (Dkは、 D ；!〜 Dmのうち画像データにもとづき選択されるデータ電極）に正の書込みパルス電 圧 Vdを印加する。このときデータ電極 Dk上と走査電極 SC1上との交差部の電圧差 は、外部印加電圧の差 (Vd— Va)にデータ電極 Dk上の壁電圧と走査電極 SCI上 の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極 Dkと走査電極 SC1との間および維持電極 SU1と走査電極 SC1との間に書込み放 電が起こり、走査電極 SC1上に正の壁電圧が蓄積され、維持電極 SU1上に負の壁 電圧が蓄積され、データ電極 Dk上にも負の壁電圧が蓄積される。
[0047] このようにして、 1行目に発光させるべき放電セルで書込み放電を起こして各電極 上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧 Vdを印加 しなかったデータ電極 D；!〜 Dmと走査電極 SC1との交差部の電圧は放電開始電圧 を超えないので、書込み放電は発生しない。以上の書込み動作を n行目の放電セル に到るまで行い、書込み期間が終了する。
[0048] 続く維持期間では、維持電極 SU；!〜 SUnに 0 (V)を印加するとともに走査電極 SC ；!〜 SCnに正の維持ノ ルス電圧 Vsを印加する。すると書込み放電を起こした放電セ ルでは、走査電極 SCi上と維持電極 SUi上との電圧差は、維持パルス電圧 Vsに走 查電極 SCi上の壁電圧と維持電極 SUi上の壁電圧との差が加算されたものとなり、 放電開始電圧を超える。そして、走査電極 SCiと維持電極 SUiとの間に維持放電が 起こり、このとき発生した紫外線により蛍光体層 35が発光する。
[0049] そしてこの放電により、走査電極 SCi上に負の壁電圧が蓄積され、維持電極 SUi上 に正の壁電圧が蓄積される。さらにデータ電極 Dk上にも正の壁電圧が蓄積される。 書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず 、初期化期間の終了時における壁電圧が保たれる。
[0050] 続いて、走査電極 SC；!〜 SCnに O (V)を印加するとともに維持電極 SU；!〜 SUnに 正の維持ノ ルス電圧 Vsを印加する。すると、維持放電を起こした放電セルでは、維 持電極 SUi上と走査電極 SCi上との電圧差が放電開始電圧を超えるので再び維持 電極 SUiと走査電極 SCiとの間に維持放電が起こり、維持電極 SUi上に負の壁電圧 が蓄積され走査電極 SCi上に正の壁電圧が蓄積される。
[0051] 以降同様に、走査電極 SC；!〜 SCnと維持電極 SU；!〜 SUnとに交互に輝度重み に輝度倍率を乗じた数の維持ノ ルスを印加し、表示電極対 24の電極間に電位差を 与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電 が継続して行われる。
[0052] そして、維持期間の最後には、走査電極 SC；!〜 SCnと維持電極 SU；!〜 SUnとの 間にいわゆる細幅パルス状の電位差を与えて、データ電極 Dk上の正の壁電圧を残 したまま、走査電極 SCiおよび維持電極 SUi上の壁電圧を減らしている。こうして維 持期間における維持動作が終了する。
[0053] 次に、選択初期化サブフィールドである第 2SFの動作について説明する。
[0054] 第 2SFの選択初期化期間では、維持電極 SU；!〜 SUnに電圧 Velを、データ電極 D；!〜 Dmに O (V)をそれぞれ印加したまま、走査電極 SC；!〜 SCnに電圧 Vi3'から 電圧 Vi4に向かって緩やかに下降する下りランプ波形電圧を印加する。
[0055] すると前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な 初期化放電が発生し、走査電極 SCi上および維持電極 SUi上の壁電圧が弱められ る。またデータ電極 Dkに対しては、直前の維持放電によってデータ電極 Dk上に十 分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、書込 み動作に適した壁電圧に調整される。
[0056] 一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電 することはなぐ前のサブフィールドの初期化期間終了時における壁電圧がそのまま 保たれる。
[0057] 続く書込み期間の動作は全セル初期化サブフィールドの書込み期間の動作と同様 であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様で ある。
[0058] なお、本実施の形態におけるサブフィールド構成は、 1フィールドを 10のサブフィー ルド（第 1SF、第 2SF、 · · ·、第 10SF)に分割し、各サブフィールドはそれぞれ、（1、 2、 3、 6、 11、 18、 30、 44、 60、 80)の輝度重みを持つものとする。そして、第 1SF の初期化期間では全セル初期化動作を行い、第 2SF〜第 10SFの初期化期間では 選択初期化動作を行うものとする。ただし、サブフィールド数や各サブフィールドの輝 度重みが上記の値に限定されるものではなぐまた、画像信号等にもとづいてサブフ ィールド構成を切換える構成であってもよい。また、各サブフィールドの維持期間に ぉレ、ては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維 持パルスを表示電極対 24のそれぞれに印加する。この輝度倍率は、画像の状態、 具体的には APL検出回路 56の検出結果に応じて変更され、 APLが低い場合には 大きぐ APLが高い場合には小さくなるように、タイミング発生回路 55において制御さ れる。
[0059] 次に、パネル 10の駆動が開始された直後の全セル初期化期間における駆動電圧 波形について説明する。図 5は、本発明の一実施の形態におけるパネル 10の駆動 が開始された直後の全セル初期化期間における駆動電圧波形図である。なお、この 駆動電圧波形は、図 4に示した駆動電圧波形とは、全セル初期化期間前半部にお いて走査電極 SC；!〜 SCnへ印加する上りランプ波形電圧の傾きが異なるだけであり 、それ以外は同様であるため、図 5には、走査電極 SC；!〜 SCnへ印加する駆動電圧 波形のみを示す。また、図 5には、比較のために、通常の全セル初期化期間におけ る駆動電圧波形をあわせて示してレ、る。
[0060] 上述したように全セル初期化期間前半部では、データ電極 Dl〜Dmおよび維持電 極 SU；!〜 SUnにそれぞれ 0 (V)を印加し、走査電極 SC；!〜 SCnには、維持電極 S Ul〜SUnに対して放電開始電圧以下の電圧 Vilから、放電開始電圧を超える電圧 Vi2に向かって緩やかに上昇する上りランプ波形電圧を印加する。このとき、パネル 1 0の駆動が開始された直後、すなわちプラズマディスプレイ装置 1の電源がオンされ てから最初に行う全セル初期化動作においては、図 4に示すとおり、走査電極 SC1 〜SCnに印加する上りランプ波形電圧を、通常の全セル初期化動作時における上り ランプ波形電圧よりも傾きを緩やかにして発生させている。本実施の形態では、この ような駆動を行うことにより、パネル 10の駆動が開始された直後における初期化輝点 の発生を低減している。これは、次のような理由による。
[0061] プラズマディスプレイ装置 1では、電源がオンされた直後の、非動作状態から動作 状態に移行した直後は、画像信号を処理する回路や電源回路あるいは各駆動回路 の動作が安定しておらず、そのため、入力された画像信号とは表示輝度や階調値の 異なる正常でない画像が表示される恐れがある。そのため、本実施の形態では、ブラ ズマディスプレイ装置 1の電源をオンした直後から各回路における動作が安定するま での数秒間（本実施の形態では、約 2秒間）、書込み期間における書込み動作を止 めて映像ミュートをかけ、全放電セルを非発光にして全面黒を表示させて!/、る。
[0062] このとき、駆動開始直後のパネル 10においては、プライミング粒子が十分でないた め放電遅れ (放電セルに印加された電圧が放電開始電圧を超えてから実際に放電 が発生するまでの時間遅れのこと）が大きくなりやすい。放電遅れが大きいと、上りラ ンプ波形電圧の印加による放電では、放電開始電圧を超えてから実際に放電が発 生するまでの間に印加電圧が大きく上昇してしまうので、強放電を誘発してしまい、 そのため書込みがなされていないにもかかわらず維持放電が生じて発光してしまう放 電セル、すなわち初期化輝点が生じてしまう恐れがある。
[0063] 特に、上述した映像ミュート期間では、パネル 10の画像表示面が全面黒となるため 初期化輝点が認識されやすレ、。
[0064] このとき、上りランプ波形電圧の傾きを緩やかにすると、たとえ放電遅れが大きくとも 、放電開始電圧を超えてから実際に放電が発生するまでの間の電圧上昇を抑えるこ とができるので、強放電の発生を低減することができる。すなわち、初期化輝点の発 生を低減させることができる。
[0065] そこで、本実施の形態では、図 5に示すように、プラズマディスプレイ装置 1の電源 がオンされパネル 10の駆動が開始されてから最初に行う全セル初期化動作におい て、上りランプ波形電圧を、通常の駆動時における上りランプ波形電圧よりも傾きを緩 やかにして発生させる構成とする。具体的には、図 5に示すように、通常の全セル初 期化動作時における上りランプ波形電圧では、電圧 Vilから電圧 Vi2に到るまでを約 200 secとしているのに対し、プラズマディスプレイ装置 1の電源がオンされてから 最初に行う全セル初期化動作においては、電圧 Vilから電圧 Vi2に到るまでを約 20 00 11 secとしており、通常時の約 10分の 1の傾きにして上りランプ波形電圧を発生さ せている。
[0066] これにより、パネル 10の駆動を開始した直後における、プライミング粒子が少ない 状態での全セル初期化動作時の強放電の発生を抑えて、初期化輝点の発生を低減 すること力 Sできる。なお、一度全セル初期化放電を発生させると、その放電により十分 なプライミング粒子が発生するので、以降の全セル初期化放電においては、通常の 傾きで上りランプ波形電圧を発生させることができる。
[0067] 一方、上りランプ波形電圧の傾きを緩やかにすると、その分全セル初期化期間が延 長されるため、 1フィールド期間内に収まらないサブフィールドが発生する恐れがある 。そこで、本実施の形態では、パネル 10の駆動を開始してから最初の 1フィールド期 間は、維持パルスの総数が通常の駆動時における 1フィールド期間内の維持パルス の総数以下となるように制御する。これにより、上りランプ波形電圧の傾きを緩やかに することで生じる全セル初期化期間の延長分のマージンを確保している。
[0068] 具体的には、パネル 10の駆動を開始して力も最初の 1フィールド期間においては、 APLにかかわらず輝度倍率をその設定範囲における最も小さい値に固定する。上 述したように、本実施の形態では、輝度倍率を APL検出回路 56の検出結果に応じ て変更するように構成しており、 APLの高い画像信号に対しては輝度倍率が低くな るように（例えば、 APL100%の画像では輝度倍率を 1倍にする）、 APLの低い画像 信号に対しては輝度倍率が高くなるように (例えば、 APL50%の画像では輝度倍率 を 2倍にし、 APL20%以下の画像では輝度倍率を 5倍にする。また、その間の輝度 倍率は APLに応じて徐々に変化させる）制御している。これにより、 1フィールド期間 における維持ノ ルスの総数を APLに応じて変化させ、表示画像の明るさを調整して いる。
[0069] そして、パネル 10の駆動を開始して力も最初の 1フィールド期間においては、 APL にかかわらず輝度倍率をその設定範囲における最も小さい値、すなわち 1倍に固定 する。こうして、最初の 1フィールド期間における維持パルスの総数を、他の 1フィール ド期間の維持ノ ルスの総数以下にすることで、上りランプ波形電圧の傾きを緩やかに するために必要な時間的マージンを確保することができる。
[0070] なお、本実施の形態では、電源が投入されたことを表すイネ一ブル信号 C21が口 一からハイに変化した時点をパネル 10の駆動開始時とする。また、駆動開始直後の 全セル初期化動作における上りランプ波形の傾きの制御および駆動開始直後の 1フ ィールド期間だけの輝度倍率の固定は、図 3に示したタイミング発生回路 55が、オン オフ制御部 78から出力されるィネーブル信号 C21にもとづき行っている。しかし、何 らこの構成に限定されるものではなぐこれらの制御を行うための回路を別途設ける 構成としてあよい。
[0071] なお、本実施の形態では、電圧 Vilと電圧 Vi2との電位差を約 260 (V)としており、 通常の全セル初期化動作時における上りランプ波形電圧の傾きを約 1. 3 (ν) β 5 ec、パネル 10の駆動が開始されてから最初に行う全セル初期化動作における上りラ ンプ波形電圧の傾きを約 0. 13 (V) / secとしている。しかし、これらの数値は単な る一例に過ぎず、パネルの特性やプラズマディスプレイ装置の仕様に合わせて最適 な値に設定すればよ!/、。ただし、パネル 10の駆動開始直後における初期化輝点の 発生を低減するという効果を得るためには、最初の全セル初期化動作における上りラ ンプ波形電圧の傾きを、約 0. 6 (V) / sec以下にすることが望ましい。
[0072] 次に、走査電極駆動回路 53の詳細とその動作について説明する。図 6は、本発明 の一実施の形態における走査電極駆動回路 53の回路図である。走査電極駆動回 路 53は、維持パルスを発生させる維持パルス発生回路 81、初期化波形を発生させ る初期化波形発生回路 82、走査パルスを発生させる走査パルス発生回路 83を備え ている。 [0073] 維持ノ^レス発生回路 81は、電力回収回路 84とクランプ回路 85とを備えている。電 力回収回路 84は、電力回収用のコンデンサ Cl、スイッチング素子 Ql、スイッチング 素子 Q2、逆流防止用のダイオード Dl、ダイオード D2、共振用のインダクタ L1を有し ている。なお、電力回収用のコンデンサ C1は電極間容量 Cpに比べて十分に大きい 容量を持ち、電力回収回路 84の電源として働くように、電圧値 Vsの半分の約 Vs/2 に充電されている。クランプ回路 85は、走査電極 SC；!〜 SCnを電圧 Vsにクランプす るためのスイッチング素子 Q3、走査電極 SC；!〜 SCnを O (V)にクランプするためのス イッチング素子 Q4を有している。さらに電圧源 Vsのインピーダンスを下げるための平 滑コンデンサ C2を有している。そして、タイミング発生回路 55から出力されるタイミン グ信号にもとづき維持ノ^レス電圧 Vsを発生させる。
[0074] 初期化波形発生回路 82は、スイッチング素子 Q5とコンデンサ C4と抵抗 R1とを有 し所定の初期化電圧 Vi2までランプ状に緩やかに上昇する上りランプ波形電圧を発 生するミラー積分回路、スイッチング素子 Q6とコンデンサ C5と抵抗 R2とを有し電圧 Vi4までランプ状に緩やかに低下する下りランプ波形電圧を発生するミラー積分回路 、スイッチング素子 Q7を用いた分離回路およびスイッチング素子 Q8を用いた分離回 路を備えている。そして、タイミング発生回路 55から出力されるタイミング信号にもと づき上述した初期化波形を発生させるとともに、全セル初期化動作における初期化 電圧 Vi2の制御を行う。なお、図 6には、ミラー積分回路のそれぞれの入力端子を入 力端子 INa、入力端子 INbとして示している。
[0075] 走査パルス発生回路 83は、走査電極 SC；!〜 SCnのそれぞれに走査パルス電圧を 出力するスィッチ回路 OUT；!〜 OUTnと、スィッチ回路 OUT；!〜 OUTnの低電圧側 を電圧 Vaにクランプするためのスイッチング素子 Q9と、電圧 Vaに電圧 Vscnを重畳 した電圧 Vcをスィッチ回路 OUT；!〜 OUTnの高電圧側に印加するためのダイォー ド D4およびコンデンサ C6とを備えている。そしてスィッチ回路 OUT；!〜 OUTnのそ れぞれは、電圧 Vcを出力するためのスイッチング素子 QH；!〜 QHnと電圧 Vaを出力 するためのスイッチング素子 QLl〜QLnとを備えている。そして、タイミング発生回路 55から出力されるタイミング信号にもとづき、書込み期間において走査電極 SC；!〜 S Cnに印加する走査ノ ルス電圧 Vaを順次発生させる。 [0076] なお、スイッチング素子 Q3、スイッチング素子 Q4、スイッチング素子 Q7、スィッチン グ素子 Q8には非常に大きな電流が流れるため、これらのスイッチング素子には FET 、 IGBT等を複数並列接続してインピーダンスを低下させて!/、る。
[0077] なお、本実施の形態では、初期化波形発生回路 82に、実用的であり比較的構成 が簡単な FETを用いたミラー積分回路を採用している力 S、何らこの構成に限定される ものではなぐ上りランプ波形電圧および下りランプ波形電圧を発生することができる 回路であればどのような回路であってもよい。
[0078] なお、図示はしていないが、維持電極駆動回路 54の維持パルス発生回路は維持 パルス発生回路 81と同様の構成であり、維持電極 SU；!〜 SUnを駆動するときの電 力を回収して再利用するための電力回収回路と、維持電極 SU；!〜 SUnを電圧 Vsに クランプするためのスイッチング素子と、維持電極 SU；!〜 SUnを 0 (V)にクランプする ためのスイッチング素子とを有し、タイミング発生回路 55から出力されるタイミング信 号にもとづき維持パルス電圧 Vsを発生させる。
[0079] 次に、初期化波形発生回路 82の動作と上りランプ波形電圧の傾きを制御する方法 について、図面を用いて説明する。まず、図 7を用いて通常の全セル初期化動作時 の初期化波形電圧を発生させる動作を説明し、次に、図 8を用いてパネル 10の駆動 開始直後における全セル初期化動作時の初期化波形電圧を発生させる動作 (上りラ ンプ波形電圧の傾きを緩やかにする全セル初期化動作)を説明する。なお、上りラン プ波形電圧発生以外の動作は、図 7と図 8とで同様であるので、図 8を用いた説明で は、上りランプ波形電圧の発生部分のみを説明する。
[0080] また、図 7、図 8では、全セル初期化動作を行う駆動電圧波形を期間 T1〜期間 T5 で示した 5つの期間に分割し、それぞれの期間について説明する。また、電圧 Vil、 電圧 Vi3は電圧 Vsに等しいものとし、電圧 Vi2Hは電圧 Vrに等しいものとし、電圧 Vi 4は負の電圧 Vaに等しいものとして説明する。また、以下の説明においてスィッチン グ素子を導通させる動作をオン、遮断させる動作をオフと表記し、図面にはスィッチ ング素子をオンさせる信号を「Hi」、オフさせる信号を「Lo」と表記する。
[0081] 図 7は、本発明の一実施の形態における通常動作時の全セル初期化期間の走査 電極駆動回路 53の動作を説明するためのタイミングチャートである。なお、走査パル ス発生回路 83からは、初期化波形発生回路 82の駆動電圧波形がそのまま出力され [0082] (期間 T1)
まず、維持ノ ルス発生回路 81のスイッチング素子 Q1をオンにする。すると、電極間 容量 Cpとインダクタ L1とが共振し、電力回収用のコンデンサ C1からスイッチング素 子 Ql、ダイオード Dl、インダクタ L1を通して走査電極 SC；!〜 SCnの電圧が上がり 始める。
[0083] (期間 T2)
次に、維持ノ ルス発生回路 81のスイッチング素子 Q3をオンにする。するとスィッチ ング素子 Q3を介して走査電極 SC；!〜 SCnに電圧 Vsが印加され、走査電極 SC；!〜 SCnの電位は電圧 Vs (本実施の形態では、電圧 Vilと等しい）となる。
[0084] (期間 T3)
次に、上りランプ波形電圧を発生するミラー積分回路の入力端子 INaを「Hi」にする 。具体的には入力端子 INaに、例えば電圧 15 (V)を印加する。すると、抵抗 R1から コンデンサ C4に向力、つて一定の電流が流れ、スイッチング素子 Q5のソース電圧がラ ンプ状に上昇し、走査電極駆動回路 53の出力電圧もランプ状に上昇し始める。
[0085] そして、この出力電圧の上昇が電圧 Vi2に到るまで、入力端子 INaを「Hi」に維持 する。このようにして、放電開始電圧以下となる電圧 Vs (本実施の形態では、電圧 Vi 1と等しい）から、放電開始電圧を超える電圧 Vi2に向力、つて緩やかに上昇する上りラ ンプ波形電圧を発生させ、走査電極 SC；!〜 SCnに印加する。
[0086] (期間 T4)
出力電圧が電圧 Vi2に達したら、入力端子 INaを「Lo」にする。具体的には入力端 子 INaに、例えば電圧 0 (V)を印加する。これにより、走査電極 SC；!〜 SCnの電圧は 電圧 Vs (本実施の形態では、電圧 Vi3と等し!/、）まで低下する。
[0087] 走査電極 SC；!〜 SCnの電圧が電圧 Vsまで低下したら、その後、スイッチング素子 Q3をオフにする。
[0088] (期間 T5)
次に、下りランプ波形電圧を発生するミラー積分回路の入力端子 INbを「Hi」にす る。具体的には入力端子 INbに、例えば電圧 15 (V)を印加する。すると、抵抗 R2か らコンデンサ C5に向かって一定の電流が流れ、スイッチング素子 Q6のドレイン電圧 力ランプ状に下降し、走査電極駆動回路 53の出力電圧もランプ状に下降し始める。 そして、出力電圧が所定の負の電圧 Vi4に到った後、入力端子 INbを「Lo」とする。 具体的には入力端子 INbに、例えば電圧 0 (V)を印加する。
[0089] 以上のようにして、走査電極駆動回路 53は、走査電極 SC；!〜 SCnに対して、放電 開始電圧以下となる電圧 Vilから放電開始電圧を超える初期化電圧 Vi2に向かって 緩やかに上昇する上りランプ波形電圧を印加し、その後、電圧 Vi3から電圧 Vi4に向 力、つて緩やかに下降する下りランプ波形電圧を印加する。
[0090] 次に、図 8を用いて上りランプ波形電圧の傾きを緩やかにして発生させる場合の動 作を説明する。図 8は、本発明の一実施の形態におけるパネル 10の駆動を開始した 直後の全セル初期化期間の走査電極駆動回路 53の動作を説明するためのタイミン グチャートである。なお、図 8において、期間 Tl、期間 Τ2、期間 Τ4、期間 Τ5の動作 は図 7に示した期間 Tl、期間 Τ2、期間 Τ4、期間 Τ5の動作と同様であるので、ここで は、図 7に示した期間 Τ3と動作の異なる期間 T3'について説明する。
[0091] (期間 Τ3' )
期間 T3'では、上りランプ波形電圧を発生するミラー積分回路の入力端子 INaを「 Hijにする。これにより、抵抗 R1からコンデンサ C4に向かって一定の電流が流れ、ス イッチング素子 Q5のソース電圧がランプ状に上昇し、走査電極駆動回路 53の出力 電圧もランプ状に上昇し始める。
[0092] ここで、本実施の形態では、入力端子 INaを所定の期間「Hi」に維持した後、今度 は、入力端子 INaを所定の期間「Lo」に維持する。これにより走査電極駆動回路 53 の出力電圧の上昇を一旦停止させる。その後、再び入力端子 INaを「Hi」にして、走 查電極駆動回路 53の出力電圧の上昇を再開させる。そして、この一連の動作、すな わち、入力端子 INaを「Hi」にして走査電極駆動回路 53の出力電圧を上昇させる動 作と、入力端子 INaを「Lo」にして出力電圧の上昇を一旦停止させる動作とを、所定 の時間間隔で繰り返す。
[0093] 具体的には、入力端子 INaを約 5500nSecの期間「Hi」に維持した後、入力端子 I Naを約 50nsecの期間「Lo」に維持するという動作を、期間 T3'の間（ここでは、約 20 00 secの間）、繰り返す。本実施の形態では、このような制御を行うことにより、走査 電極駆動回路 53の出力電圧の上昇と停止とを交互に行い、これにより、上りランプ波 形電圧の傾きを緩やかにしてレ、る。
[0094] このように、本実施の形態においては、走査電極駆動回路 53を図 6に示したような 回路構成にするとともに、上りランプ波形電圧を発生するミラー積分回路の入力端子 INaを「Hi」に維持する期間を図 7、図 8に示したように制御することで、緩やかに上 昇する上りランプ波形電圧の傾きを簡単に制御することが可能になる。
[0095] なお、上りランプ波形電圧の傾きを変化させるには、ここで説明した以外にも様々な 方法が考えられる。例えば、上りランプ波形電圧を発生させるミラー積分回路の入力 端子 INaに接続される抵抗 R1の抵抗値を変更できるように構成し、その抵抗値を切 換えることで上りランプ波形電圧の傾きを切換える構成としてもよい。そして、本実施 の形態においては、上りランプ波形電圧の傾きを変化させる方法が何ら上述した方 法に限定されるものではなぐ他のどのような方法を用いても力、まわない。
[0096] また、本実施の形態では、パネル 10の駆動開始直後の全セル初期化期間におけ る上りランプ波形電圧発生時において、ミラー積分回路の入力端子 INaを「Hi」に維 持する期間と「Lo」に維持する期間とをそれぞれ約 5500nsecと約 50nsecとする構 成を説明したが、これらの数値は表示電極対数 768、表示画面サイズ 42インチのパ ネルの特性にもとづき設定した一例に過ぎず、本実施の形態は何らこれらの数値に 限定されるものではない。上述した各数 は、パネルの特性やプラズマディスプレイ 装置の仕様等に合わせて最適な値にすることが望ましい。
[0097] また、本実施の形態においては、パネル 10の駆動を開始してから最初に走査電極 SC；!〜 SCnに印加する上りランプ波形電圧の傾きを、他の上りランプ波形電圧の傾 きよりも緩やかにして発生させる構成を説明した力 必ずしもその傾きを上りランプ波 形電圧の印加期間一定に保つ必要はない。パネル 10の駆動を開始してから最初に 走査電極 SC；!〜 SCnに印加する上りランプ波形電圧においては、その傾斜を開始 する電圧 (Vil)および傾斜を終了する電圧 (Vi2)を他の上りランプ波形電圧と等しく したままその印加時間を他の上りランプ波形電圧における印加時間よりも長くして発 生させるように構成すればよい。例えば、パネル 10の駆動を開始してから最初に走 查電極 SC；!〜 SCnに印加する上りランプ波形電圧において、他の上りランプ波形電 圧の傾きと等しい傾きで電圧を印加する期間と、印加電圧が実質的に変化しない期 間とを繰り返すことで、その傾斜を開始する電圧 (Vil)および傾斜を終了する電圧（ Vi2)を他の上りランプ波形電圧と等しくしたままその印加時間を他の上りランプ波形 電圧における印加時間よりも長くして発生させる構成としてもよい。このような構成で あっても、上りランプ波形電圧の傾きを緩やかにして発生させた場合と同様の効果を 得られる。
[0098] 以上説明したように、本実施の形態においては、プラズマディスプレイ装置 1の電源 がオンされてから最初に行う全セル初期化動作において、上りランプ波形電圧の傾 きを、通常の駆動時における同上りランプ波形電圧の傾きよりも緩やかにして発生さ せることで、パネルの駆動開始直後の初期化輝点の発生を低減し、画像の表示品質 を向上させることが可能となる。
[0099] なお、本実施の形態では、電源が投入されたことを表すイネ一ブル信号 C21が口 一からハイに変化した時点をパネル 10の駆動開始時としている力、このときタイミング 発生回路 55は、パネル 10に対する最初の駆動が全セル初期化動作となるように制 御するものとする。
[0100] また、本実施の形態では、プラズマディスプレイ装置 1への電源投入から約 2秒間 映像ミュートをかける構成を説明した力 パネルの特性やプラズマディスプレイ装置 の仕様等に合わせて最適な数値に設定することが望ましい。
[0101] また、本実施の形態では、パネル 10の駆動開始直後の 1フィールド期間は輝度倍 率をその設定範囲における最も小さな値（上述の説明では 1倍）に固定する構成を説 明したが、何らこの構成に限定されるものではなぐ例えば、輝度倍率にかかわらず 各サブフィールドの維持ノ ルス数を所定のノ ルス数以下 (例えば、 10以下）とする構 成としてあよい。
[0102] あるいは、通常の駆動時であってかつ映像表示面に全面黒を表示する場合に、各 サブフィールドの維持ノ ルス数を、通常の画像表示時における維持パルス数よりも大 幅に減らして駆動するような駆動方法を用いる場合には、その維持パルス数と、パネ ル 10の駆動開始直後の 1フィールド期間における維持パルス数とを等しくして駆動し てもよい。
[0103] あるいは、パネル 10の駆動開始直後の 1フィールド期間におけるサブフィールド数 を通常の駆動時におけるサブフィールド数よりも減らした構成とし、これにより上りラン プ波形電圧の傾きを緩やかにするために必要な時間的マージンを確保するようにし ても力、まわない。上述したこれらの構成は、パネルの特性やプラズマディスプレイ装 置の仕様等に合わせて最適に設定することが望ましい。
[0104] また、本実施の形態では、第 1SFを全セル初期化サブフィールドとする構成を説明 したが、第 1SF以外のサブフィールドを全セル初期化サブフィールドとする構成であ つてもよく、その場合も、パネルの駆動を開始して最初に行う全セル初期化動作にお いて上りランプ波形電圧の傾きを他の上りランプ波形電圧の傾きよりも緩やかにして 発生させることで、上述と同様の効果を得ることができる。また、必ずしも 1フィールド 期間に 1つの全セル初期化サブフィールドを有する構成に限定されるものではなぐ 1フィールド期間に複数の全セル初期化サブフィールドを有する構成としてもよい。そ の場合も、パネルの駆動を開始して最初に行う全セル初期化動作において上りラン プ波形電圧の傾きを他の上りランプ波形電圧の傾きよりも緩やかにして発生させるこ とで、上述と同様の効果を得ることができる。
[0105] また、本実施の形態において用いた具体的な各数直は、単に一例を挙げたに過ぎ ず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値 に設定することが望ましい。
産業上の利用可能性
[0106] 本発明は、パネルの駆動開始直後の初期化輝点の発生を低減し、画像の表示品 質を向上させることができるので、パネルの駆動方法およびプラズマディスプレイ装 置として有用である。

Claims

請求の範囲
[1] 走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数 備えたプラズマディスプレイパネルの駆動方法であって、初期化期間と書込み期間と 維持期間とを有するサブフィールドを 1フィールド期間内に複数設け、前記初期化期 間において緩やかに上昇する傾斜波形電圧を前記走査電極に印加するサブフィー ルドを 1フィールド期間に少なくとも 1つ含むように構成し、
前記プラズマディスプレイパネルの駆動を開始してから最初に前記走査電極に印加 する前記傾斜波形電圧を、他の前記傾斜波形電圧よりも傾きを緩やかにして発生さ せることを特徴とするプラズマディスプレイパネルの駆動方法。
[2] 前記プラズマディスプレイパネルの駆動を開始してから最初の 1フィールド期間にお ける維持パルスの総数を、他の 1フィールド期間の維持パルスの総数以下とすること を特徴とする請求項 1に記載のプラズマディスプレイパネルの駆動方法。
[3] 前記維持期間において、画像の状態に応じて変化する輝度倍率とサブフィールド毎 に定めた輝度重みとを乗じた回数の維持パルスを前記表示電極対に交互に印加す るとともに、前記プラズマディスプレイパネルの駆動開始後の最初の 1フィ一ルド期間 においては、画像の状態にかかわらず前記輝度倍率をその設定範囲における最も 小さい値に固定することを特徴とする請求項 2に記載のプラズマディスプレイパネル の駆動方法。
[4] 前記プラズマディスプレイパネルの駆動を開始してから最初に前記走査電極に印加 する前記傾斜波形電圧の傾きを 0· 6ν/ sec以下とすることを特徴とする請求項 1 に記載のプラズマディスプレイパネルの駆動方法。
[5] 前記プラズマディスプレイパネルの駆動を開始してから最初に前記走査電極に印加 する前記傾斜波形電圧を、その傾斜を開始する電圧および傾斜を終了する電圧を 他の前記傾斜波形電圧と等しくしたままその印加時間を他の前記傾斜波形電圧に おける印加時間よりも長くして発生させることを特徴とする請求項 1に記載のプラズマ ディスプレイパネルの駆動方法。
[6] 走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数 備えたプラズマディスプレイパネルと、 初期化期間と書込み期間と維持期間とを有するサブフィ一ルドを 1フィールド期間内 に複数設け、前記初期化期間に緩やかに上昇する傾斜波形電圧を前記走査電極 に印加するサブフィールドを 1フィールド期間に少なくとも 1つ含むように構成するとと もに、前記傾斜波形電圧の傾きを変更できるように構成した走査電極駆動回路とを 備え、
前記走査電極駆動回路は、前記プラズマディスプレイパネルの駆動を開始してから 最初に前記走査電極に印加する前記傾斜波形電圧を、他の前記傾斜波形電圧より も傾きを緩やかにして発生させることを特徴とするプラズマディスプレイ装置。
[7] 前記維持期間において、画像の状態に応じて変化する輝度倍率とサブフィールド毎 に定めた輝度重みとを乗じた回数の維持パルスを発生し前記表示電極対に交互に 印加する維持ノ ルス発生回路を備え、前記維持パルス発生回路は、前記プラズマデ イスプレイパネルの駆動開始後の最初の 1フィールド期間においては、その 1フィー ルド期間内の維持パルスの総数が、他の 1フィールド期間内の維持パルスの総数以 下となるように維持ノ ルスを発生させることを特徴とする請求項 6に記載のプラズマデ イスプレイ装置。
[8] 前記維持パルス発生回路は、前記プラズマディスプレイパネルの駆動開始後の最初 の 1フィールド期間においては、画像の状態にかかわらず前記輝度倍率をその設定 範囲における最も小さい値に固定して維持ノ ルスを発生させることを特徴とする請求 項 7に記載のプラズマディスプレイ装置。
[9] 前記走査電極駆動回路は、前記プラズマディスプレイパネルの駆動を開始してから 最初に前記走査電極に印加する前記傾斜波形電圧の傾きを 0. 6ν/ sec以下に して発生させることを特徴とする請求項 6に記載のプラズマディスプレイ装置。
[10] 前記走査電極駆動回路は、前記プラズマディスプレイパネルの駆動を開始してから 最初に前記走査電極に印加する前記傾斜波形電圧を、その傾斜を開始する電圧お よび傾斜を終了する電圧を他の前記傾斜波形電圧と等しくしたままその印加時間を 他の前記傾斜波形電圧における印加時間よりも長くして発生させることを特徴とする 請求項 6に記載のプラズマディスプレイ装置。
PCT/JP2007/071601 2006-11-15 2007-11-07 Procédé de contrôle d'écran plasma et dispositif d'affichage plasma WO2008059735A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/161,624 US8077120B2 (en) 2006-11-15 2007-11-07 Plasma display panel driving method and plasma display device
EP07831332.7A EP1953731B1 (en) 2006-11-15 2007-11-07 Plasma display panel driving method and plasma display device
CN2007800033501A CN101375325B (zh) 2006-11-15 2007-11-07 等离子显示面板的驱动方法和等离子显示装置
JP2008512642A JP4816728B2 (ja) 2006-11-15 2007-11-07 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006308763 2006-11-15
JP2006-308763 2006-11-15

Publications (1)

Publication Number Publication Date
WO2008059735A1 true WO2008059735A1 (fr) 2008-05-22

Family

ID=39401544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/071601 WO2008059735A1 (fr) 2006-11-15 2007-11-07 Procédé de contrôle d'écran plasma et dispositif d'affichage plasma

Country Status (6)

Country Link
US (1) US8077120B2 (ja)
EP (1) EP1953731B1 (ja)
JP (1) JP4816728B2 (ja)
KR (1) KR100941233B1 (ja)
CN (1) CN101375325B (ja)
WO (1) WO2008059735A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120046770A (ko) * 2009-09-11 2012-05-10 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
WO2012017633A1 (ja) * 2010-08-02 2012-02-09 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
CN103871351A (zh) * 2014-03-06 2014-06-18 四川虹欧显示器件有限公司 一种消除放电差异的等离子显示设备及驱动方法
CN103854589A (zh) * 2014-03-06 2014-06-11 四川虹欧显示器件有限公司 一种均匀放电的等离子显示设备及驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231825A (ja) 1997-12-10 1999-08-27 Matsushita Electric Ind Co Ltd 明るさによるサブフィールド数調整可能な表示装置
JP2000242224A (ja) 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
JP2002366084A (ja) * 2001-06-04 2002-12-20 Nec Kagoshima Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2003337567A (ja) * 2002-03-13 2003-11-28 Sony Corp 始動回路および表示装置の始動方法、並びに表示装置
JP2005234372A (ja) * 2004-02-20 2005-09-02 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ及びその駆動方法
JP2006178441A (ja) * 2004-12-23 2006-07-06 Lg Electron Inc プラズマディスプレイ装置及びその駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592397B2 (ja) * 1993-11-18 1997-03-19 株式会社カイバラ 耐焼付性，耐摩耗性に優れた摺動材料用アルミニウム青銅
JP4138292B2 (ja) * 2001-10-26 2008-08-27 パイオニア株式会社 Ａｃ型プラズマディスプレイの駆動方法
JP2004021181A (ja) * 2002-06-20 2004-01-22 Nec Corp プラズマディスプレイパネルの駆動方法
KR100574124B1 (ko) * 2002-12-13 2006-04-26 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법
JP4565877B2 (ja) * 2004-04-16 2010-10-20 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR100570970B1 (ko) * 2004-05-06 2006-04-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100627118B1 (ko) * 2005-03-22 2006-09-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100667538B1 (ko) * 2005-05-30 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100705807B1 (ko) * 2005-06-13 2007-04-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100713651B1 (ko) * 2005-10-28 2007-05-02 엘지전자 주식회사 콘트라스트 개선 및 오 방전 방지를 위한 플라즈마디스플레이 패널 구동 장치 및 구동 방법
KR100747183B1 (ko) * 2005-12-12 2007-08-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080006987A (ko) * 2006-07-14 2008-01-17 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080028159A (ko) * 2006-09-26 2008-03-31 삼성에스디아이 주식회사 플라즈마 표시 장치 및 이의 구동 방법
JP2008096803A (ja) * 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100884535B1 (ko) * 2007-08-08 2009-02-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231825A (ja) 1997-12-10 1999-08-27 Matsushita Electric Ind Co Ltd 明るさによるサブフィールド数調整可能な表示装置
JP2000242224A (ja) 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
JP2002366084A (ja) * 2001-06-04 2002-12-20 Nec Kagoshima Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2003337567A (ja) * 2002-03-13 2003-11-28 Sony Corp 始動回路および表示装置の始動方法、並びに表示装置
JP2005234372A (ja) * 2004-02-20 2005-09-02 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ及びその駆動方法
JP2006178441A (ja) * 2004-12-23 2006-07-06 Lg Electron Inc プラズマディスプレイ装置及びその駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1953731A4 *

Also Published As

Publication number Publication date
CN101375325A (zh) 2009-02-25
CN101375325B (zh) 2010-09-22
EP1953731A4 (en) 2010-12-01
JPWO2008059735A1 (ja) 2010-04-22
EP1953731B1 (en) 2014-01-08
KR20080089372A (ko) 2008-10-06
EP1953731A1 (en) 2008-08-06
US8077120B2 (en) 2011-12-13
JP4816728B2 (ja) 2011-11-16
US20090167640A1 (en) 2009-07-02
KR100941233B1 (ko) 2010-02-10

Similar Documents

Publication Publication Date Title
JP4655090B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4816728B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5104759B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4655150B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2007069598A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5104758B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5119613B2 (ja) プラズマディスプレイパネルの駆動方法
WO2010119637A1 (ja) プラズマディスプレイパネルの駆動方法
JP4530047B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5104757B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008096803A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5093105B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5070745B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4848933B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2011089886A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2007333921A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008096802A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011129106A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011089888A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2011089891A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法
JP2010217222A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2008512642

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007831332

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087015931

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07831332

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12161624

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200780003350.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE