WO2007135967A1

WO2007135967A1 - データ記憶装置およびデータ記憶方法

Info

Publication number: WO2007135967A1
Application number: PCT/JP2007/060179
Authority: WO
Inventors: Tadashi Arakawa
Original assignee: Buffalo Inc.
Priority date: 2006-05-18
Filing date: 2007-05-11
Publication date: 2007-11-29
Also published as: US8364730B2; CN101449248B; TW200809494A; EP2031514A4; TWI379196B; JP4676378B2; CN101449248A; US20090132620A1; EP2031514A1; JP2007310637A

Abstract

　データ記憶装置は、ホスト装置からＦＡＴ１領域に対する書き込み指示を受けると、ＦＡＴ１領域についての管理情報とともに、その管理情報と同一の情報をＦＡＴ２領域についての管理情報として連続したアドレスにまとめて記録する。データ記憶装置は、ＦＡＴ１領域に対する書き込み指示の後に、ホスト装置からＦＡＴ２領域に対する書き込み指示を受けると、データの書き込みを行うことなく書き込みが完了した旨をホスト装置に通知する。こうすることで、同一内容の管理情報を複数記録するデータ記憶装置において、データの書き込み効率を向上させることができる。

Description

明細書データ記憶装置およびデータ記憶方法技術分野

本発明は、ホスト装置から転送されたデータをデータ記憶装置に記録する技術に関する。背景技術

コンピュータ等のホス卜装置が用いるデータを記憶するためのデータ記憶装置として、ハードディスクドライブやメモリカード、 U S Bフラッシュメモリ等の種々の記憶装置がある。これらのデータ記憶装置に適用されるファイルシステムとしては、 F A Tと呼ばれるファイルシステムが一般的である。この F A Tファィルシステムでは、記録したデータの位置を管理するため、ファイルァロケ一シヨンテーブルと呼ばれる管理領域がデータ記憶装置内に確保される。このフアイルアロケーションテーブルには、管理対象のファイル毎に、そのファイルの構造や記録位置を示すクラスタチェーンと呼ばれる管理情報が記録される。ファイルアロケーションテーブルは非常に重要な情報であるため、データ記憶装置には、一般的に、同一内容の 2つのファイルアロケーションテーブルが確保される。そのため、一方のファイルアロケーションテーブルが損傷したとしても、もう一方のファイルアロケーションテーブルを用いることにより、正常にデータの読み書きを行うことが可能になる（特開平 1 1一 2 4 9 9 6 8号参照）。このようなファイルシステムを採用するデータ記憶装置では、小さなファイルを多く書き込む場合などには、その書き込み回数だけファィルァロケーションテ一ブルを書き換える必要がある。そのため、このような場合には、書き込み効率が低下することになる。これに加え、上述のように複数のファイルァロケーションテーブルが確保されている場合には、同一内容の情報を複数回書き込む必要があるため、更に、書き込み効率は低下してしまう。このような問題は、 F A Tフアイルシステムに限らず、同一内容の 2以上の管理情報を記録する必要のある他のファイルシステムを採用するデータ記憶装置にも生じ得る問題である。発明の開示

このような問題を考慮し、本発明が解決しょうとする課題は、同一内容の管理情報を複数記録するデータ記憶装置において、データの書き込み効率を向上させることにある。上記課題を踏まえ、本発明の一態様であるデータ記憶装置は、

ホス卜装置から転送されたデータを記憶するデータ記憶装置であって、前記データが記録されるデータ領域と、該データを管理するための第 1の管理情報と該管理情報と同様の内容を有する第 2の管理情報とが記録される管理領域とを有する記憶デバイスと、

前記ホスト装置から所定の順序で転送される前記データと前記第 1の管理情報と前記第 2の管理情報とを個別に受信する受信手段と、

前記受信したデータを前記データ領域に記録するデータ記録手段と、前記第 1の管理情報および前記第 2の管理情報のうち、一方の管理情報を前記ホスト装置から受信した場合に、他方の管理情報の受信を待つことなく、前記受信した管理情報を、前記第 1の管理情報および前記第 2の管理情報として前記管理領域に記録する管理情報記録手段とを備える。上記構成のデータ記憶装置では、同様の内容を有する第 1の管理情報と第 2の管理情報とのうち、一方の管理情報をホスト装置から受信すると、他方の管理情報の受信を待つことなく、その管理情報を第 1の管理情報および第 2の管理情報として記憶デバイスの管理領域に記録する。この結果、データを管理するための管理情報の記録効率が向上することになリ、ホス卜装置によるデータの書き込み効率が全体として向上することになる。上記構成のデータ記憶装置において、前記管理情報記録手段は、前記他方の管理情報を受信した場合に、前記管理領域に対して該管理情報の記録を行うことなく、記録が完了した旨を前記ホス卜装置に通知する手段を備えるものとしてもよい。このような構成によれば、ホスト装置に対して、即座に 2つ目の管理情報を書き込んだ旨を応答することができる。この結果、ホスト装置は、管理情報の書込処理からすぐに解放され、迅速に他の処理（例えば、データの書き込み）を開始することが可能になる。上記構成のデータ記憶装置において、前記管理情報記録手段は、前記第 1の管理情報および前記第 2の管理情報を、前記管理領域内の連続した位置に記録するものとしてもよい。このような構成であれば、 2つの管理情報を 1回の書込処理によって記憶デバイスにまとめて書き込むことが容易に実現可能となる。この結果、書き込み効率を向上させることができる。上記構成のデータ記憶装置において、該データ記憶装置は、前記記憶デバイスを複数備えており、前記管理情報記録手段は、前記第 1の管理情報を一の記憶デバイスに記録し、前記第 2の管理情報を他の記憶デバイスに記録するものとしてもよい。このような構成であれば、複数の記憶デバイスに対して、同一内容の管理情報を同時に書き込むことが可能になる。この結果、書き込み効率を向上させることができる。なお、 1つの I Cパッケージの中にフラッシュメモリ等の記憶デバィスが複数実装されている場合や、 1つだけ実装された記憶デバイスを複数の記憶デバイスとして認識させられるモードを持つ場合には、データ記憶装置はその I Cパッケージを 1つだけ備えている場合であっても複数の記憶デバイスを備えているといえる。上記構成のデータ記憶装置において、前記データ記録手段は、前記データを前記各記憶デバィスに分散させて記録するものとしてもよい。このような構成によれば、ホスト装置から受信したデータを、複数の記憶デバイスに分散させて同時並列的に記録することができる。そのため、更に、書き込み効率を向上させることができる。上記構成のデータ記憶装置において、前記データ記録手段は、前記データを一の記憶デバイスに記録し、該データを補正するための補正データを他の記憶デバイスに記録するものとしてもよい。 W

5

このような構成によれば、読み出したデータに対して補正データを用いた補正を行うことができる。この結果、データ読み出し時の信頼性を向上させることができる。上記構成のデータ記憶装置において、前記データ記録手段は、前記補正データとして、前記データをハミング符号化して得られた E C Cデータを記録するものとしてもよい。このような構成によれば、データの読み込み時に E C Cデータを用いてエラーのチェックや誤り訂正を行うことができる。上記構成のデータ記憶装置において、前記データ記録手段は、前記補正データとして、前記データと同一内容のデータを記録するものとしてもよい。このような構成によれば、読み込み対象のデータと補正データとを比較するだけで容易にエラーのチェックを行うことができる。また、一方のデータにエラーが発生したとしても、エラーの発生していない側のデータを用いることで、正常なデータの読み出しを行うことが可能になる。上記構成のデータ記憶装置において、前記管理情報とは、 F A Tファイルシステムにおけるファイルアロケーションテーブルに記録するデータとすることがでさる。このような構成であれば、 2つのファイルアロケーションテーブルを標準的に用いる F A Tファイルシステムにおいて、ファイルの書き込み効率を向上させることができる上記構成のデータ記憶装置において、前記記憶デバイスは、不揮発性の半導体メモリとすることができる。このような構成によれば、携帯性に優れた小型のデータ記憶装置を提供することができる。不揮発性の半導体メモリとしては、例えば、 NAN D型や NOR型の各種フラッシュメモリ、 EEP ROM、ノくッテリバックアップされた DRAM 等を利用することができる。なお、記憶デバイスとしては、半導体メモリ以外にも、例えば、ハードディスクドライブなどを採用することができる。上記構成のデータ記憶装置において、前記ホス卜装置と当該データ記憶装置とは US Bインタフェースによって接続されるものとしてもよい。このような構成であれば、コンピュータ等のホスト装置に用意された USBポ一卜に本発明のデータ記憶装置を接続するだけで、容易に本発明のデータ記憶装置を利用することができる。そのため、ユーザの利便性を向上させることができる。なお、 U S Bインタフェース以外にも、例えば、 PCMC I Aインタフエ一スゃシリアル AT Aインタフェース、 I E E E 1 394インタフェース、 S Dメモリカードやコンパクトフラッシュ（登録商標）等で使用される各種メモリインタフエースなどによって接続されるものとしてもよい。なお、本発明は、上述した種々のデータ記憶装置としての構成のほか、データ記憶装置がホスト装置から転送されたデータを記憶するデータ記憶方法としても構成することができる。図面の簡単な説明

図 1は、第 1実施例としてのデータ記憶装置の概略構成を示す説明図である。図 2は、データ記憶装置のデータ構造を示す説明図である。

図 3は、 FAT 1 , 2領域と FAT 3領域との対応関係および FAT 3領域に対する読み書き動作の概要を示す説明図である。

図 4は、データ記憶装置の動作の概要をホスト装置の動作とともに示す説明図である。

図 5は、メイン処理のフローチャートである。

図 6は、ポインタ設定処理のフローチャートである。

図 7は、ライ卜処理のフローチャートである。

図 8は、リード処理のフローチャートである。

図 9は、第 2実施例としてのデータ記憶装置の概略構成を示す説明図である。図 1 0は、第 2実施例におけるデータ構造を示す説明図である。

図 1 1は、第 3実施例におけるデータ構造を示す説明図である。発明を実施するための最良の形態

以下、上述した本発明の作用■効果を明らかにするため、本発明の実施の形態を実施例に基づき次の順序で説明する。

A. 第 1実施例：

(A 1 ) データ記憶装置の概略構成：

(A2) データ記憶装置の動作概要：

(A3) 各種処理（メイン処理、ポインタ設定処理、ライト Zリード処理） (A4) 効果 B. 第 2実施例：

C. 第 3実施例：

D. 変形例： A. 第 1実施例：

(A 1 ) データ記憶装置の概略構成：

図 1は、第 1実施例としてのデータ記憶装置 1 0の概略構成を示す説明図である。図示するように、本実施例のデータ記憶装置 1 0は、 USBコネクタ 1 1 0 と U S B制御回路 1 20とフラッシュコン卜ローラ 1 30とフラッシュメモリ F Lとによって構成されている。

U S Bコネクタ 1 1 0は、データ記憶装置 1 0の筐体（図中の破線部分）から露出して設けられており、パーソナルコンピュータやプリンタ等のホスト装置に備えられた U S Bインタフェースに接続される。

U S B制御回路 1 20は、 US Bコネクタ 1 1 0とフラッシュコントローラ 1 30とに接続されている。 U SB制御回路 1 20は、当該データ記憶装置 1 0を US Bマスストレージクラスのデバイスとして動作させる回路であり、 US Bプ口卜コルに基づきホスト装置との通信を制御する回路である。この USB制御回路 1 20は、更に、ホスト装置から受信した US Bコマンドを AT Aコマンドに変換したり、フラッシュコントローラ 1 30から受信したデータやステータスを US Bデータに変換する機能を備える。 AT Aコマンドとは、 AN S I (American National Standard Institute) によつて標準化されたコマンドであり、本実施例のデータ記憶装置 1 0の他、ハードディスクや PCカード型メモリ等の種々のデータ記憶装置に対してデータの読み書きを制御するための汎用的なコマンドである。フラッシュコントローラ 1 30は、 U SB制御回路 1 20から転送された AT Aコマンドを解釈し、フラッシュメモリ F Lに対するデータの読み書きを制御する集積回路である。フラッシュコントローラ 1 30は、かかる制御を行うために、内部に CPUや ROM、 RAM等を備えている。この ROMには、データ記憶装置 1 0の動作を制御するためのプログラムが記録されている。 CPUは、 RA Mをワークエリアとして用いつつ、このプログラムを実行することで、データ記憶装置 1 0の全般的な動作を制御する。フラッシュコントローラ 1 30は、レジスタ 1 35を備えており、このレジスタ 1 35には、種々のアドレスポインタが記憶される。フラッシュコントローラ 1 30は、このアドレスポインタを参照することで、後述する FAT領域のアドレス変換を行い、 FAT領域について効率的な読み書きを行う機能を備えている。かかる機能の詳細については後述する。図 2は、データ記憶装置 1 0のデータ構造を示す説明図である。データ記憶装置 1 0は、ホスト装置からの FATファイルシステムに基づくフォーマツト処理により、図の左側に示すような各領域が生成される。具体的には、フラッシュメモリ F Lの先頭アドレスから順に、マスタブートレコード領域（以下、「MBR領域」という）、バイオスパラメ一タブロック領域（以下、 ΓΒΡΒ領域」という）、 FAT 1領域、 FAT 2領域、ルートディレクトリ領域、ユーザデータ領域、が生成される。 MBR領域は、ホスト装置が接続された場合に、最初に読み込まれる領域である。この領域には、ブートストラップコードやパーティションテーブルなどの情報（以下、「MBR情報」という）が記録されている。パーティションテ一ブルには、生成されているパーティションの数や、各パーティションの開始セクタおよび終了セクタ、オフセット、総セクタ数などの情報が記録されている。本実施例では、パーティションは 1つだけ生成されているものとする。

BPB領域は、各パーティションの先頭セクタに記録されており、そのパーテイシヨンのフォーマット形式やセクタ数、 FATの数などの情報（以下、「BPB 情報」という）が記録されている。

FAT 1領域および FAT 2領域には、ユーザデータ領域に記録された各ファィルの所在およびそのファイルを構成するクラスタの連結状態を表す管理情報が記録されている。このような管理情報は、通常、クラスタチ; Lーン情報と呼ばれる。 FAT 1領域と FAT 2領域とには、データの信頼性を向上させるため同一の管理情報が記録される。ルートディレクトリ領域には、ユーザデータ領域に記録されたファイルのファィル名や拡張子、属性、そのファイルを構成する最初のクラスタ番号等が記録されている。データ記憶装置 1 0は、フラッシュコントローラ 1 30の働きにより上述した各領域のうち FAT 1領域と FAT 2領域とについてァドレス変換を行い、図の右側に示すように、これらの領域をまとめて FAT 3領域として管理する。つまリ、ホスト装置からは、図 2の左側に示すようなアドレスマップにより上述した各領域が記録されているように認識され、実際には、図のお側に示すようなアドレスマップによリフラッシュメモリ F L内に各領域が確保されていることになる。なお、以下では、 FAT 1領域、 FAT 2領域、 FAT 3領域のことをまとめて、「FAT領域」と記載する場合がある。フラッシュコントローラ 1 30は、 FAT領域のアドレス変換を行うにあたり、図 2に示すアドレスポインタ AP 1〜AP 3を使用する。これらのアドレスポインタは、フラッシュコントローラ 1 30内のレジスタ 1 35に記憶されている。図示するように、アドレスポインタ A P 1は、 F AT 1領域の先頭アドレス A cを示し、アドレスポインタ A P 2は、 FAT 2領域の先頭アドレス A dを示している。また、アドレスポインタ A P 3は、ルートディレクトリ領域の先頭アドレス A eを示している。フラッシュコントロ一ラ 1 30は、これらのァドレスポインタを参照し、ホスト装置からのアクセス先が FAT 1領域または FAT 2領域である場合には、アドレス変換を行って、フラッシュメモリ F L内の FAT 3 領域に対して読み書きを行う。図 3は、 FAT 1 , 2領域と FAT 3領域との対応関係および FAT 3領域に対する読み書き動作の概要を示す説明図である。図の左側には、ホスト装置から見た FAT 1領域および FAT 2領域を示しており、図の右側には、フラッシュコントローラ 1 30から見た FAT 3領域を示している。ここでは、 FAT領域の記録単位である一つの管理情報を「#1 j、 Γ#2」のように表しており、 F A T 1領域に対して書き込まれる管理情報を「FAT 1 #1 J のように表している

図 3の左側に示すようにホスト装置からは、 FAT 1領域についての管理情報は、ァドレス A cからァドレス A d - 1までの間に順番に記録されているものとしてアクセスされる。また、 FAT 2領域についての管理情報は、アドレス A d からァドレス A e一 1までの間に順番に記録されているものとしてアクセスされる。これに対して、フラッシュコントローラ 1 30は、 FAT 1領域についての管理情報と FAT 2領域についての管理情報とを、図 3の右側に示すように F A T 3領域に対して交互に配置する。つまり、フラッシュコントローラ 1 30は、 F AT 1領域に対してアクセスがあった場合には、下記式（1 ) によってアドレス変換を行い、 FAT 2領域に対してアクセスがあった場合には、下記式（2) によってアドレス変換を行う。ただし、下記式では、ホスト装置からアクセスのあつたァドレスを A D 1、変換後のァドレスを A D 2として表している。

AD 2=AP 1 +2 * (AD 1—AP 1 ) ( 1 )

AD 2 = AP 1 +2 * (A D 1 - A P 2) + 1 … (2) フラッシュコントローラ 1 30は、例えば、ホスト装置から、図 3の左側に示す FAT 1領域に対して「FAT 1 #1」と示した管理情報の書き込み指示を受けると、この管理情報を、図 3の右側に示す FAT 3領域において、上記式（1 ) によってアドレス変換したアドレスに書き込む。そして、さらに、この管理情報と同一内容の管理情報を、そのアドレスに隣接した次のアドレスに、 FAT 2 領域の管理情報（FAT 2#1 ) として書き込む。上述したように、 FATファィルシステムでは、通常、 FAT 1領域と FAT 2領域とには同一の管理情報が書き込まれる。従って、本実施例では、 FAT 1領域に対する管理情報の書き込み指示があると、ホス卜装置から FAT 2領域に対する書き込み指示がなされる前に、同一内容の管理情報を FAT 2領域に対して書き込む。こうすることで、 FAT 2領域に対する書き込み指示を受信するまでもなく、 FAT 1領域および FAT 2領域に対する書き込みが完了する。そのため、効率的に FA.T情報の書き込みを行うことが可能になる。また、上述したように、本実施例では、 FAT 1についての管理情報と FAT 2についての管理情報とを連続したァドレスに書き込むので、高速に管理情報の書き込みを行うことが可能になる。なお、 FAT 3領域に記録された管理情報を読み込む際には、上記式（1 ) または（2) に応じて、 FAT 1または FAT 2の管理情報を読み込む。

(A2) データ記憶装置の動作概要：

図 4は、データ記憶装置 1 0の動作の概要をホスト装置の動作とともに示す説明図である。ホス卜装置がデータ記憶装置 1 0に対してファイルの書き込みを行うには、大まかに、（a) FAT 1領域に対する管理情報の書き込み、（b) FA T 2領域に対する管理情報の書き込み、（ c )ユーザデータ領域に対するフアイル実体の書き込み、という手順が実行される。図 4には、この一連の流れを示している。ホスト装置は、ファイルの書き込みを行おうとすると、まず、書き込みを行うファイルの管理情報を F A Τ 1領域に書き込むようデータ記憶装置 1 0に指示する（ステップ S 1 00)。ホスト装置からデータ記憶装置 1 0へは、この指示と同時に管理情報が送信される。データ記憶装置 1 0のフラッシュコントローラ 1 30は、上記指示および管理情報を受信すると、指定された FAT 1領域内のァドレスに対応する FAT3領域内のアドレスに、その管理情報を書き込み、更に、連続したアドレスに、その管理情報をコピーした情報を書き込む（ステップ S 1 1 0)。上記ステップ S 1 1 0における処理の具体例を、図 3を参照して説明する。ホスト装置から FAT 1領域のアドレス A cに管理情報として、「FAT 1 #1 Jと示した情報を書き込むよう指示がなされたとすると、データ記憶装置 1 0は、そのアドレスに対応する FAT 3領域のアドレス A cに、「FAT 1 #1」を書き込む。そして、更に、その情報と同一内容の情報を、次のアドレス A c+ 1に、「F AT 2# 1」として書き込む。「F AT 2# 1」とは、本来、 FAT 2領域の先頭アドレス Adに書き込まれる情報であるから、 FAT 3領域には、 FAT 1領域と F A T 2領域とに書き込む管理情報が、同時にまとめて書き込まれることとなる。つまり、 FATファイルシステムでは FAT 1領域と FAT 2領域とに同一内容のデータが記録されることを利用し、本実施例のデータ記憶装置 1 0は、 F AT 3領域に対して FAT 1領域についての管理情報を書き込むと、ホスト装置からの指示を待つことなく、 FAT 2領域についての管理情報もまとめて書き込むのである。

FAT 3領域に対する書き込みが完了すると（ステップ S 1 1 5)、フラッシュコントローラ 1 30は、ホスト装置に対して、 F A T 1領域への書き込みが終了した旨を表す書込完了通知を返信する（ステップ S 1 20)。ホスト装置は、フラッシュコントローラ 1 30から書込完了通知を受信すると、続いて、 FAT 2領域への管理情報の書き込み指示を送信する（ステップ S 1 30)。ところが、上述したように、既にこのときには、上記ステップ S 1 1 0において FAT 2領域に対する管理情報の書き込みが完了した状態になっている。そのため、フラッシュコントローラ 1 30は、この書き込み指示を受信すると、即座に、ホスト装置に書込完了通知を返信する（ステップ S 1 40)。フラッシュコントローラ 1 30から、 FAT 2領域への書き込みが完了した旨の通知を受信すると、ホスト装置は、フラッシュコントローラ 1 30に対して、ファイルの実体の書き込みを指示する（ステップ S 1 50)。すると、フラッシュコントローラ 1 30は、フラッシュメモリ F L内のユーザデータ領域に対して、かかるファイルを書き込む（ステップ S 1 60)。フラッシュメモリ F Lへのファィルの書き込みが完了すると（ステップ S 1 65)、フラッシュコントローラ 1 3 0は、ファイルの書き込みが終了した旨を示す書込完了通知をホス卜装置に送信する（ステップ S 1 70)。以上で説明したように、本実施例のデータ記憶装置 1 0は、 FAT 1領域への書き込みと同時に FAT 2領域への書き込みを行う。そのため、ホスト装置から FAT 2領域の書き込み指示があっても、即座に書き込みが完了した旨の通知を返信することができる。この結果、ホスト装置は、 FAT 2領域への書込処理から迅速に解放され、すぐさま次のデータの書き込みを開始することができる。なお、本実施例では、 F AT 1領域および FAT 2領域に対する書き込みを行つた後に、ユーザデータ領域に対する書き込みを行うものとしたが、これらは逆の順序で行うものとしてもよい。

(A3) 各種処理：

以下、データ記憶装置 1 0が、図 4に示した動作等を実現するための種々の処理について詳細に説明する。 (A3- 1 ) メイン処理：図 5は、データ記憶装置 1 0が実行するメイン処理のフローチャートである。この処理は、データ記憶装置 1 0がホスト装置に接続されて電源が供給されたと同時にフラッシュコントローラ 1 30が実行を開始する処理である。この処理が開始されると、まず、フラッシュコントローラ 1 30は、アドレスポインタ A P 1〜AP 3の値を設定するためのポインタ設定処理を行う（ステツプ S 200)。このポインタ設定処理の詳細については後述する。続いて、フラッシュコントローラ 1 30は、 U S B制御回路 1 20を介して、ホスト装置から何らかのコマンドを受信したか否かを判断する（ステップ S 21 0)。コマンドを受信していない場合には（ステップ S 21 0 ： N o)、この処理をループすることでコマンドを受信するまで待機する。一方、コマンドを受信した場合には（ステップ S 21 0 : Y e s)、そのコマンドの種類を判別する（ステップ S 220)。上記ステップ S 220において、受信したコマンドが、データの書き込みを行うライトコマンドであると判断されれば（ステップ S 220 :「ライ卜」）、フラッシュコントローラ 1 30は、後述するライト処理を行う（ステップ S 230)。一方、受信したコマンドが、データの読み込みを行うリードコマンドであると判断されれば（ステップ S 220 ：「リード」）、後述するリード処理を行う（ステップ

S 240)。そして、これらの処理が完了すれば、処理を上記ステップ S 21 0に戻す。以上で説明したメイン処理によれば、電源供給がストップされるまで、ホス卜装置から受信したコマンドに応じた処理がなされることになる。

(A3— 2) ポインタ設定処理図 6は、上述したメイン処理のステップ S 200で実行されるポインタ設定処理のフローチャートである。この処理は、データ記憶装置 1 0の電源投入時ゃフォ一マツ卜完了時に、図 2や図 3に示したァドレスポィンタ A P 1〜A P 3の値を設定するための処理である。この処理が実行されると、まず、フラッシュコントローラ 1 30は、フラッシュメモリ F Lの MB R領域と B P B領域とを読み込む（ステップ S 300)。そして、これらの領域に既に MB R情報と BP B情報とが書き込まれているかを判断する（ステップ S 3 1 0)。上記ステップ S 3 1 0において、 MB R情報と B P B情報とが書き込まれていないと判断された場合には（ステップ S 3 1 0 ： N o)、データ記憶装置 1 0は、未だフォーマットされていないことになる。そのため、フラッシュコントローラ 1 30は、アドレスポインタ A P 1 ~A P 3の値を次のように設定する。すなわち、アドレスポインタ AP 1の値をフラッシュメモリ F Lの最終アドレス A zとし、アドレスポインタ A P 2、 A P 3については設定を行わない（ステップ S 3 20)。こうすることで、後述するライト処理やリード処理において、 FAT領域の変換などが特に行われなくなる。そのため、ホスト装置は、 FATファイルシステ厶以外のファイルシステムによっても、データ記憶装置 1 0を正常に利用することが可能になる。上記ステップ S 320において、ァドレスポインタ A P 1の値を設定すると、フラッシュコントローラ 1 30は、かかる値をレジスタ 1 35に記録し（ステツプ S 330)、当該ポインタ設定処理を終了する。上記ステップ S 3 1 0において、 MB R情報と BP B情報とが既に書き込まれていると判断された場合には（ステップ S 31 0： Y e s), データ記憶装置 1 0 は、 FATファイルシステムによって既にフォーマツ卜されていることになる。そのため、フラッシュコントローラ 1 30は、 MB R領域や B P B領域に記録されたパーティションテーブルやセクタ数等の情報に基づき FAT 1領域の先頭ァドレス Acを求め、これをアドレスポインタ A P 1の値とする（ステップ S 34 0)。同様に、フラッシュコントローラ 1 30は、 FAT 2領域の先頭ァドレス A dを求め、これをアドレスポインタ AP 2の値する（ステップ S 350)。更に、フラッシュコントローラ 1 30は、ルー卜ディレクトリ領域の先頭ァドレス A e を求め、これをァドレスポィンタ A P 3の値とする（ステップ S 360)。最後に、フラッシュコントローラ 1 30は、こうして設定したアドレスポインタ AP 1 〜A P 3の値をレジスタ 1 35に記録し（ステップ S 330)、処理を終了する。

(A3— 3) ライト処理：

図 7は、上述したメイン処理のステップ S 230で実行されるライト処理のフローチャートである。このライト処理は、ホスト装置から受信したデータ（以下、「ライトデータ」という）をフラッシュメモリ F Lに書き込むための処理である

この処理が実行されると、まず、フラッシュコントローラ 1 30は、ホスト装置から US B制御回路 1 20を介して受信したライトコマンドを解析して書き込み先のアドレス（以下、「ライトアドレス WA」という）を求める（ステップ S 4 00)。続いて、フラッシュコントローラ 1 30は、レジスタ 1 35を参照して、ライトァドレス WAが、ァドレスポィンタ A P 1が示すァドレスよリも低いァドレスであるかを判断する（ステップ S 41 0)。この判断の結果、ライトアドレス WA が、アドレスポインタ AP 1が示すアドレスよりも低いアドレスであれば（ステップ S 41 0： Y e s)、ホスト装置から受信したコマンドは、フォーマツ卜処理に伴って MBR情報や BPB情報を書き込むためのコマンドか、あるいは、 FA Tファイルシステム以外のファイルシステムによる書き込みコマンドであると判断できる（図 2参照）。そのため、フラッシュコントローラ 1 30は、ァドレス変換等を特に行うことなく、フラッシュメモリ F Lのライトアドレス WAに、そのままライ卜データを書き込む（ステップ S 420)。

MBR情報や BPB情報は、通常、フォーマット時に 1回のみ書き込みが行われる。そのため、アドレスポインタ AP 1よりも低いアドレスにデータの書き込みが行われると、フラッシュコントローラ 1 30は、ホスト装置によってフォーマツ卜処理が行われた可能性があると判断し、図 6に示したポインタ設定処理を実行する（ステップ S 430)。こうすることで、フォーマツト終了後においてァドレスポインタ AP 1 ~AP 3を適切に設定することができる。ポインタ設定処理が完了すると、フラッシュコントローラ 1 30は、書込完了通知をホス卜装置に送信する（ステップ S 440)。上記ステップ S 41 0において、ライトアドレス WAが、アドレスポインタ A P 1が示すァドレスよりも高いァドレスであると判断された場合には（ステップ S 41 0 ： N o)、フラッシュコントローラ 1 30は、次に、レジスタ 1 35を参照して、ライトアドレス WAが、アドレスポインタ A P 3が示すアドレスよりも高いアドレスであるかを判断する（ステップ S 450)。この判断の結果、ライトアドレス WAが、アドレスポインタ A P 3が示すアドレスよりも高いアドレスであると判断されれば（ステップ S 4 5 0 ： Y e s )、ルートディレクトリ領域またはユーザデータ領域に対する書き込みであると判断できる（図 2参照）。そのため、フラッシュコントローラ 1 3 0は、アドレス変換等を特に行うことなく、フラッシュメモリ F Lのライトァドレス WAにそのままライトデータを書き込む（ステツプ S 4 6 0 )。書き込みが終了すると、フラッシュコントローラ 1 3 0は、ホスト装置に対して、書込完了通知を送信する（ステップ S 4 4 0 )。上記ステップ S 4 5 0において、ライトアドレス WAが、ァドレスポィンタ A P 3が示すァドレスよりも低いァドレスであると判断された場合には（ステップ S 4 5 0 ： N o )、ライトァドレス WAは、 F A T 1領域か F A T 2領域のいずれかを示すことになる。そのため、フラッシュコントローラ 1 3 0は、次に、レジスタ 1 3 5を参照して、ライ卜アドレス WAが、ァドレスポィンタ A P 2が示すァドレスよリも低いァドレスであるかを判断する（ステップ S 4 7 0 )。この判断の結果、ライトアドレス WAが、アドレスポインタ A P 2よりも低いアドレスであると判断されれば（ステップ S 4 7 0 ： Y e s )、ライトァドレス WAは、 F A T 1領域内を示すことになる。そこで、フラッシュコントローラ 1 3 0は、図 3 を用いて説明したように、上記式（1 ) によるアドレス変換を行う（ステップ S 4 8 0 )。アドレス変換を行うと、フラッシュコントローラ 1 3 0は、変換されたァドレスに対して、受信したライトデータを管理情報として書き込む。そして、更に、フラッシュコントローラ 1 3 0は、そのアドレスに連続した次のアドレスに、同一内容のデータを書き込む（ステップ S 4 9 0 )。こうすることで、 F A T 3領域に対して、 F A T 1領域と F A T 2領域とに書き込むべき管理情報をまとめて書き込むことができる。こうして F A T 3領域に対する書き込みが終了すると、フラッシュコントローラ 1 30は、ホスト装置に書込完了通知を送信する（ステツプ S 440)。上記ステップ S 470において、ライトアドレス WAが、アドレスポインタ A P 2よりも高いアドレスであると判断された場合には（ステップ S 470 ： N o )、ライトアドレス WAは、 FAT 2領域内のアドレスを示していることになる。 FAT 2領域について書き込むべき情報は、上記ステップ S 490によって既に書き込みが完了している状態となっている。そのため、この場合、フラッシュコントローラ 1 30は、フラッシュメモリ F Lに対して何も書き込むことなく、そのまま書込完了通知をホスト装置に送信する（ステップ S 440)。以上で説明したライ卜処理によれば、 FAT領域以外の領域については、ホス卜装置から送信されたデータを、ァドレス変換等を行うことなくそのまま書き込む。これに対して、 FAT領域については、 FAT 1領域への書き込み指示があつたときにのみ所定のァドレス変換を行って FAT 3領域にデータを書き込む。このとき、フラッシュコントローラ 1 30は、 FAT 2領域へ書き込むべき情報も FAT 3領域にまとめて書き込むので、フラッシュメモリ F Lに対して効率的に管理情報を書き込むことが可能になる。 (A 3 -4) リード処理：

図 8は、上述したメイン処理のステップ S 240で実行されるリード処理のフローチャートである。このリード処理は、ホスト装置からの要求に応じてフラッシュメモリ F Lからデータを読み出すための処理である。この処理が実行されると、まず、フラッシュコントローラ 1 30は、ホスト装置から USB制御回路 1 20を介して受信したリードコマンドを解析して、読み込み先のアドレス（以下、「リードアドレス R A J という）を求める（ステップ S 500)。続いて、フラッシュコントローラ 1 30は、レジスタ 1 35を参照して、リードアドレス R Aが、アドレスポインタ AP 1が示すアドレスよりも高く、かつ、ァドレスポインタ A P 3が示すァドレスよりも低いァドレスであるかを判断する (ステップ S 51 0)。この判断の結果、リードアドレス R Aが、アドレスポインタ A P 1よりも低い値か、または、ァドレスポィンタ A P 3よりも高い値であれば（ステップ S 51 0 ： N o)、リードアドレス R Aは、 FAT領域以外の領域のアドレスを示すことになる。そのため、フラッシュコントローラ 1 30は、そのままリードアドレス R Aからデータを読み込み（ステップ S 520)、読み込んだデータをホスト装置に転送する（ステップ S 530)。上記ステップ S 51 0において、リードアドレス RAが、アドレスポインタ A P 1が示すアドレスよりも高く、かつ、ァドレスポインタ A P 3が示すァドレスよリも低いァドレスであれば（ステップ S 51 0 ： Y e s)、リードアドレス R A は、 FAT 1領域もしくは FAT 2領域内のアドレスを示すこととなる（図 2参照）。そこで、フラッシュコントローラ 1 30は、更に、そのリードアドレス RA が、アドレスポインタ A P 2が示すアドレスよりも高いアドレスであるかを判断する（ステップ S 540)。この判断の結果、リードアドレス RAがアドレスポィンタ A P 2よりも低いァドレスであると判断された場合には（ステップ S 540 ： N o)、リードアドレス R Aは、 F A T 1領域内のアドレスとなる。そのため、フラッシュコントローラ 1 30は、上記式（1 ) によってァドレス変換を行い（ステップ S 550)、変換後のアドレスからデータ読み込む（ステップ S 520) 。こうすることで、フラッシュコントローラ 1 30は、 FAT 3領域から適切に F AT 1領域についての管理情報を読み込むことができる。フラッシュコント口ーラ 1 30は、 FAT3領域からデータを読み込むと、これをホスト装置に転送する（ステップ S 530)。

—方、上記ステップ S 540において、リードアドレス八が、アドレスポィンタ A P 2が示すァドレスよりも高いァドレスであると判断されれば（ステップ S 540 : Y e s)、リードアドレス R Aは、 F A T 2領域内のアドレスとなる。そのため、フラッシュコントロ一ラ 1 30は、上記式（2) によってァドレス変換を行い（ステップ S 560)、変換後のアドレスからデータ読み込む（ステップ S 520)。こうすることで、フラッシュコン卜ローラ 1 30は、 FAT 3領域から適切に FAT 2領域についての管理情報を読み込むことができる。フラッシュコントローラ 1 30は、 FAT 3領域からデータを読み込むと、これをホスト装置に転送する（ステップ S 530)。以上で説明したリード処理によれば、フラッシュコントローラ 1 30は、 FA T領域以外の領域からはそのままデータを読み込んでホス卜に転送することができる。また、 FAT 1領域または FAT 2領域からの読み込みの際には、フラッシュコントローラ 1 30は、アドレス変換を行うことで、 FAT 3領域からそれぞれの管理情報を適切に読み込んで、ホス卜装置に転送することができる。

(A4) 効果：

以上で説明した第 1実施例のデータ記憶装置 1 0は、ホスト装置から FAT 1 領域に対するデータの書き込み指示があると、 FAT 2領域に対するデータの書き込みも併せて行う。そのため、ホスト装置から FAT 2領域についてのデータの書き込み指示があっても、即座に、書き込みが終了した旨の通知を返信することができる。また、本実施例では、フラッシュメモリ F L内の F A T 3領域に、 F A T 1領域と F A T 2領域についての管理情報を隣接したァドレスにまとめて書き込む。そのため、効率的にデータの書き込みを行うことができ、処理速度を向上させることができる。特に、本実施例のデータ記憶装置 1 0は、記憶デバィスとしてデータの書き込み単位が比較的大きいフラッシュメモリを採用したため、隣接した 2つのデータを 1回の書き込み動作でまとめて書き込むことが容易となる。この結果、処理スピードを大幅に向上させることが可能になる。 B . 第 2実施例：

上述した第 1実施例では、図 1に示したように、データ記憶装置 1 0は、フラッシュメモリ F Lを 1つ備えているものとした。これに対して第 2実施例では、フラッシュメモリ Fしを 2つ備えているものとする。図 9は、第 2実施例としてのデータ記憶装置 1 0 bの概略構成を示す説明図である。図示するように、本実施例のデータ記憶装置 1 O bは、第 1実施例と同様に、 U S Bコネクタ 1 1 0と U S B制御回路 1 2 0とフラッシュコントローラ 1 3 0とを備えており、更に、 2つのフラッシュメモリ F L a， F L bを備えている。図 1 0は、データ記憶装置 1 0 bのデータ構造を示す説明図である。図 1 0の左側には、ホスト装置からみたデータ記憶装置 1 0 bのアドレスマップを示している。かかるアドレスマップは、第 1実施例と同様であるため、説明は省略する図 1 0の右側には、 2つのフラッシュメモリ Fし a, F L bのアドレスマップを併記して示している。本実施例では、 FAT領域以外の領域、すなわち、 MB R領域、 BP B領域、ルー卜ディレクトリ領域、ユーザデータ領域については、そのアドレス空間を形成する各アドレスが（1 ) フラッシュメモリ F L a、 (2) フラッシュメモリ F L bの順に交互に割り振られているものとする。つまり、例えば、 MB R領域の最初のアドレスは、フラッシュメモリ F L aに存在し、 2番目のアドレスはフラッシュメモリ F L bに存在する。また、 3番目のアドレスは、フラッシュメモリ F L aに存在し、 4番目のアドレスは、フラッシュメモリ F L bに存在することになる。このようなアドレス空間であれば、データ記憶装置 1 0 bは、データを 2つのフラッシュメモリに並列（同時）に書き込むことができる。本実施例では、データ記憶装置 1 O bは、 2つのフラッシュメモリ F L a ' F L I？を備えることにより、そのバス幅が実質的に 2倍になるので、上述のようにデータを並列（同時）に書き込めば、高速にデータの読み書きを行うことが可能になる。本実施例では、 FAT領域については、フラッシュメモリ F L a側に FAT 1 領域を確保し、フラッシュメモリ F L b側に FAT 2領域を確保している。そのため、本実施例においてホス卜装置から FAT 1領域に対してデータの書き込み指示があると、フラッシュコントローラ 1 30は、フラッシュメモリ F L aの F AT 1領域に対してデータを書き込むとともに、同一の内容のデータをフラッシュメモリ F L bの FAT 2領域に書き込む。 2つのフラッシュメモリに対する書き込みは、同時並列的に行うことができるため、他方の書込完了を待たずに 2つの FAT情報を書き込むことができる。この結果、第 1実施例と同様に、 FAT 領域に対する書き込み効率を向上させることができる。第 2実施例におけるメイン処理、ポインタ設定処理、ライト処理、リード処理については、第 1実施例とほぼ同様の処理内容であるため詳細な説明は省略する。ただし、本実施例では、図フゃ図 8に示したライ卜処理やリード処理において、 FAT領域以外の領域に対してデータを読み書きする際には、図 1 0に示したアドレスマップに従って所定のアドレス変換を行った上で、フラッシュメモリ F L aまたはフラッシュメモリ F L bに対して適宜読み書きを行う。また、第 1実施例では、図フに示したライト処理のステップ S 490において、 FAT 3領域の連続したァドレスに同一の管理情報を 2つ書き込むものとしたが、第 2実施例では、フラッシュメモリ F L aの FAT 1領域およびフラッシュメモリ F L bの FAT 2領域に対して、それぞれ、同一の管理情報を並列的に書き込む。また、図 8のリード処理のステップ S 550におけるァドレス変換では、フラッシュメモリ F L aの FAT 1領域へのァドレス変換を行い、ステップ S 560におけるァドレス変換では、フラッシュメモリ F Lbの FAT 2領域へのァドレス変換をそれぞれ行う。

C 第 3実施例：

上述した第 2実施例では、 FAT領域以外の領域についてはデータを 2つのフラッシュメモリに分散して記録するものとした。これに対して、第 3実施例では、 F A丁領域以外の領域については、 2つのフラッシュメモリに、同一内容のデータが書き込まれるものとする。データ記憶装置 1 0 bの装置構成については、図 9に示した構成と同一である。図" I 1は、第 3実施例におけるデータ記憶装置" I 0 bのデータ構造を示す説明図である。図 1 1の左側には、ホスト装置からみたデータ記憶装置 1 O bのアドレスマップを示している。一方、図 1 1の右側には、 2つのフラッシュメモリ F L a, F L bのアドレスマップを示している。本実施例では、 FAT領域以外の領域、すなわち、 MBR領域、 BPB領域、ルートディレクトリ領域、ユーザデータ領域については、フラッシュメモリ F L aとフラッシュメモリ F L bとで同一内容のデータが書き込まれるものとする。このような構成であれば、データの冗長度を高めてフラッシュメモリに記憶させることができるので、一方のフラッシュメモリのデータが損傷したとしても、もう一方のフラッシュメモリに記憶されたデータを用いて、適切にデータを読み込むことが可能になる。これに対して、 FAT領域については、第 2実施例と同様に、 FAT 1領域がフラッシュメモリ F L aに確保され、 FAT 2領域がフラッシュメモリ F L bに確保されるものとした。こうすることにより、 2つのフラッシュメモリに対する書き込みを、同時並列的に行うことができるため、他方の書込完了を待たずに 2 つの管理情報を書き込むことができる。この結果、第 1実施例や第 2実施例と同様に、 FAT領域に対する書き込み効率を向上させることができる。本実施例では、図 1 1に示すように、 FAT 2領域以外の領域については、ホスト側から見たアドレスマップと、フラッシュコントローラ 1 30から見たアドレス体系は一致している。従って、 FAT 2領域以外の領域については、ァドレス変換を行うことなくデータの読み書きを行うことができる。この結果、処理効率を向上させることができる。なお、図 1 1の右側に示したアドレスマップにおいて、「NU L L」と示した領域は、本来、 FAT 2領域が確保されるべき領域であるため、ホスト装置からは直接認識されない領域となる。しかし、この NU L L領域をユーザデータ領域に連結させる所定のァドレス変換を行うことで、かかる NU L L領域も、ユーザデータ領域として利用することが可能である。ところで、本実施例では、フラッシュメモリ F L aとフラッシュメモリ F L b とに同一内容のデータが書き込まれるものとしたが、フラッシュメモリ F L bには、フラッシュメモリ F L aに書き込まれたデータから生成した ECCデータを書き込むものとしてもよい。このような構成であれば、フラッシュメモリ F L b に書き込まれた ECCデータに基づきフラッシュメモリ F L aに書き込まれたデ一夕のエラーチェックやエラー訂正を容易に行うことができるので、記憶されたデータの信頼性を高めることが可能になる。

D. 変形例：

以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成を採ることができることはいうまでもない。例えば、以下のような変形が可能である。

(D 1 ) 変形例 1 ：

上記実施例では、データ記憶装置 1 0は、記憶デバイスとしてフラッシュメモリを備えるものとした。これに対して、例えば、ハードディスクドライブなどの他の記憶デバイスを備えるものとしてもよい。

( D 2 ) 変形例 2 ：

上記実施例では、データ記憶装置 1 0は FAT形式によってフォーマツ卜されるものとした。しかし、フォーマットの形式はこれに限られず、同一内容の管理情報が複数書き込まれる他の形式によってフォーマツ卜されるものとしてもよい

(D3) 変形例 3 上記実施例では、ホスト装置とデータ記憶装置 1 0とは、 U S Bインタフエ一スによって接続されるものとしたが、インタフェースの種別はこれに限られない。例えば、 P C M C I Aインタフェースによって接続されるものとしてもよいし、シリアル A T Aインタフェースや I E E E 1 3 9 4インタフェース等によって接続されるものとしてもよい。なお、上記実施例では、フラッシュメモリのデータの記憶場所のことを、「アドレス」という用語を用いて説明したが、かかる用語は、適用されるファイルシステムやオペレーティングシステム、記憶デバイスの種類に応じて、「セクタ」や Γ クラスタ」、「ブロック」などと適宜読み替えることができる。本発明は、上記の実施例、変形例、他の態様によって何ら制限的に解釈されるべきものではなく、本発明の保護範囲は、クレームと本発明の精神に則って解釈されることは勿論である。

Claims

請求の範囲

1 . ホスト装置から転送されたデータを記憶するデータ記憶装置であって、前記データが記録されるデータ領域と、該データを管理するための第 1の管理情報と該管理情報と同様の内容を有する第 2の管理情報とが記録される管理領域とを有する記憶デバイスと、

前記受信したデータを前記データ領域に記録するデータ記録手段と、前記第 1の管理情報および前記第 2の管理情報のうち、一方の管理情報を前記ホスト装置から受信した場合に、他方の管理情報の受信を待つことなく、前記受信した管理情報を、前記第 1の管理情報および前記第 2の管理情報として前記管理領域に記録する管理情報記録手段と

を備えるデータ記憶装置。

2 . 請求項 1に記載のデータ記憶装置であって、

前記管理情報記録手段は、前記.他方の管理情報を受信した場合に、前記管理領域に対して該管理情報の記録を行うことなく、記録が完了した旨を前記ホスト装置に通知する手段を備える

データ記憶装置。

3 . 請求項 1または請求項 2に記載のデータ記憶装置であって、

前記管理情報記録手段は、前記第 1の管理情報および前記第 2の管理情報を、前記管理領域内の連続した位置に記録する

データ記憶装置。

4 . 請求項 1または請求項 2に記載のデータ記憶装置であって、該データ記憶装置は、前記記憶デバイスを複数備えており、 .

前記管理情報記録手段は、前記第 1の管理情報を一の記憶デバイスに記録し、前記第 2の管理情報を他の記憶デバィスに記録する

データ記憶装置。

5 . 請求項 4に記載のデータ記憶装置であって、

前記データ記録手段は、前記データを前記各記憶デバイスに分散させて記録する

データ記憶装置。

6 . 請求項 4に記載のデータ記憶装置であって、

前記データ記録手段は、前記データを一の記憶デバイスに記録し、該データを補正するための補正データを他の記憶デバイスに記録する

データ記憶装置。

7 . 請求項 6に記載のデータ記憶装置であって、

前記データ記録手段は、前記補正データとして、前記データをハミング符号化して得られた E C Cデータを記録する

データ記憶装置。

8 . 請求項 6に記載のデータ記憶装置であって、

前記データ記録手段は、前記補正データとして、前記データと同一内容のデータを記録するデータ記憶装置

9 . 請求項 1ないし請求項 8のいずれかに記載のデータ記憶装置であって、前記管理情報とは、 F A Tファイルシステムにおけるファイルアロケーションテーブルに記録するデータである

データ記憶装置。

1 0 . 請求項 1ないし請求項 9のいずれかに記載のデータ記憶装置であって、前記記憶デバイスは、不揮発性の半導体メモリである

データ記憶装置。

1 1 . 請求項 1 0に記載のデータ記憶装置であって、

前記不揮発性の半導体メモリとは、フラッシュメモリである

データ記憶装置。

1 2 . 請求項 1 1に記載のデータ記憶装置であって、

前記ホスト装置と当該データ記憶装置とは U S Bインタフヱースによって接続される

データ記憶装置。

1 3 . データ記憶装置が、ホスト装置から転送されたデータを記憶するデータ記憶方法であって、

前記データ記憶装置は、前記データが記録されるデータ領域と、該データを管理するための第 1の管理情報と該管理情報と同様の内容を有する第 2の管理情報とが記録される管理領域とを有する記憶デバイスを備えており、前記ホスト装置から所定の順序で転送される前記データと前記第 1の管理情報と前記第 2の管理情報とを個別に受信し、

前記第 1の管理情報および前記第 2の管理情報のうち、一方の管理情報を前記ホス卜装置から受信した場合に、他方の管理領域の受信を待つことなく、前記受信した管理情報を、前記第 1の管理情報および前記第 2の管理情報として前記管理領域に記録し、

前記受信したデータを前記データ記憶領域に記録する

データ記憶方法。