WO2007083790A1

WO2007083790A1 - シーケンシャルアクセスメモリ

Info

Publication number: WO2007083790A1
Application number: PCT/JP2007/050875
Authority: WO
Inventors: Noboru Asauchi
Original assignee: Seiko Epson Corporation
Priority date: 2006-01-17
Filing date: 2007-01-16
Publication date: 2007-07-26
Also published as: US20070165482A1; EP1975842A4; KR20080094007A; EP1975842A1; JP2007193417A; TW200802030A; JP4802722B2; US7599247B2; CN101375291A

Abstract

半導体記憶装置１０は、ＥＥＰＲＯＭアレイ１０１とマスクＲＯＭアレイ１０２とを備えるメモリアレイ１００を備えている。ＥＥＰＲＯＭアレイ１０１の先頭３アドレスには、各半導体記憶装置を識別するための識別情報が格納されている。ＥＥＰＲＯＭアレイ１０１の第９アドレス～第１６アドレスには、インク量に関する８ビットのデータが格納されている。ＥＥＰＲＯＭアレイ１０１の第１７アドレス～第２４アドレスには、一定条件の下、書き換え可能な８ビットの使用履歴情報が格納されている使用履歴情報格納領域が備えられている。

Description

明細

シー' 技術分野

本発明は、シーケンシャルにアクセスされる半導体記憶装置およびシ一ケンシャルにアクセスされる半導体記憶装置を備える印刷記録材収容体に関する。背景技術

メモリアレイのデ一夕セルに対してシーケンシャルなアクセスのみを許容する半導体記憶装置、例えば、 E E P R O Mが知られている。このような半導体記憶装置は、比較的廉価であることから、例えば、消費材を収容する収容体に関する情報を保持させるための記憶装置として用いられている。消費材を収容する収容体に関する情報としては、例えば、使用履歴に関するデ一夕が知られている。ここで、消費材を収容する収容体の使用履歴データは、消費材収容体の使用に伴い更新される性質を有する一方で、有用な履歴情報として用いられるためには、誤つた書き込みによる使用履歴データの改変を防止することが要求される。

しかしながら、例えば、半導体記憶装置に対して入力されるデータが転送中にデータ化けを起こすこともあり、かかる場合には、半導体記憶装置において正常にデ一夕の書き換えが行われたとしても、半導体記憶装置には誤ったデータが記 ' 録されることになる。また、シーケンシャルアクセス方式のメモリでは、下位ァドレスにアクセスする際にも上位ァドレスに格納されている各データ対するァクセスが実行されるため、外乱等によってリード ·ライトコマンドが反転してしまつた場合には、書き換えを予定していないァドレスのデータが書き換えられてしまうおそれがある。さらに、使用履歴デ一タは更新または書き加えられる特性を有するため、更新または書き換えを妨げることは許されない。発明の開示本発明は、上記課題を解決するためになされたものであり、半導体記憶装置において、使用履歴に関するデ一夕の更新または書き換えを許容する一方で、使用履歴に関するデータの信頼性を向上することを目的とする。

上記課題を解決するために本発明の第 1の態様は、シーケンシャルアクセス方式の記憶装置を提供する。本発明の第 1の態様に係る記憶装置は、シーケンシャルにアクセスされる不揮発性のメモリアレイであって、使用履歴情報に関するデ —タを格納するための所定ビット単位の使用履歴情報格納領域を有するメモリァレイと、データを入出力するための入出力部と、前記入出力部を介して入力された、' 前記使用履歴情報格納領域に対する前記所定ビット単位の書き込みデ一夕の値が、前記使用履歴情報格納領域に格納されている前記所定ビット単位の前記使用履歴情報のデータの値よりも大きな値であるか否かを判定する判定部と、前記メモリアレイに対して前記所定ビット単位にて書き込みを実行するための書込手段と、前記書き込みデータの値が前記使用履歴情報格納領域に格納されている前記使用履歴情報のデータ値よりも大きな値である場合には、前記書込手段によつて、前記メモリアレイにおける前記使用履歴情報格納領域に対する前記書き込みデータの書き込みを実行させる制御手段とを備える。

本発明の第 1の態様に係る記憶装置によれば、書き込みデータの値が使用履歴情報格納領域に格納されている使用履歴情報のデータ値よりも大きな値である場 ' 合には、書込手段によって、メモリアレイにおける使用履歴情報格納領域に対する書き込みデータの書き込みを実行させるので、半導体記憶装置において、使用履歴に関するデータの更新または書き換えを許容する一方で、使用履歴に関するデータの信頼性を向上することができる。この結果、所望しない使用履歴に関するデータの書き換えを抑制することができる。

本発明の第 1の態様に係る記憶装置において、前記使用履歴情報格納領域には、使用時期の早い履歴順に上位ビットから使用履歴情報が格納されていても良い。かかる場合には、使用時期の早い履歴順に上位ビットから使用履歴情報を順次書き込むことができる。

本発明の第 2の態様は、シーケンシャルアクセス方式の記憶装置を提供する。本発明の第 2の態様に係る記憶装置は、シーケンシャルにアクセス'される不揮発性のメモリアレイであって、使用履歴情報に関するデータを格納するための所定ビット単位の使用履歴情報格納領域を有するメモリアレイと、データを入出力するための入出力部と、前記入出力部を介して入力された、前記使用履歴情報格納領域に対する前記所定ビット単位の書き込みデータの値が、前記使用履歴情報格納領域に格納されている前記所定ビット単位の前記使用履歴情報のデータの値よりも小さな値であるか否かを判定する判定部と、前記メモリアレイに対して前記所定ビット単位にて書き込みを実行するための書込手段と、前記書き込みデータの値が前記使用履歴情報格納領域に格納されている前記使用履歴情報のデータ値よりも'小さな値である場合には、前記書込手段によって、前記メモリアレイにおける前記使用履歴情報格納領域に対する前記書き込みデ一夕の書き込みを実行させる制御手段とを備える。

本発明の第 2の態様に係る記憶装置によれば、書き込みデータの値が使用履歴情報格納領域に格納されている使用履歴情報のデータ値よりも小さな値である場合には、書込手段によって、メモリアレイにおける使用履歴情報格納領域に対する書き込みデータの書き込みを実行させるので、半導体記憶装置において、使用 '履歴に関するデータの更新または書き換えを許容する一方で、使用履歴に関するデータの信頼性を向上することができる。この結果、所望しない使用履歴に関するデータの書き換えを抑制することができる。

本発明の第 2の態様に係る記憶装置において、前記使用履歴情報格納領域には、使用時期の早い履歴順に下位ビッ卜から使用履歴情報が格納されていても良い。かかる場合には、使用時期の早い履歴順に下位ビットから使用履歴情報を順次書き込むことができる。

本発明の第 1または第 2の態様に係る記憶装置において、前記メモリアレイは、前記ァドレスによって特定されると共にビットデータを格納するための記憶セルを複数有し、前記使用履歴情報格納領域は、前記複数の記憶セルのうち前記使用履歴情報のビット数に応じた数の記憶セルによって構成されていても良い。かかる場合には、各記憶セルに対して使用履歴情報を割り当てることができる。本発明の第 1または第 2の態様に係る記憶装置において、前記使用履歴情報格納領域はさらに、前記メモリアレイにおける先頭の記憶セルから連続する、前記使用履歴情報のビッ卜数に応じた数の記憶セルよって形成されても良い。かかる場合には、他の格納情報よりも早く、使用履歴情報の書き換え、読み出しを実行することができる。 '

本発明の第 1または第 2の態様に係る記憶装置において、前記メモリアレイは、前記使用履歴情報格納領域を上位アドレスに有しても良い。かかる場合には、使用履歴情報の書き換え、読み出しを早期に実行することができる。

本発明の第 1または第 2の態様に係る記憶装置において、前記メモリアレイは、前記使用履歴情報格納領域を最上位ァドレスを含む上位ァドレスに有しても良い。かかる場合には、他の格納情報よりも早く、使用履歴情報の書き換え、読み出しを実行することができる。

本発明の第 3の態様は、印刷記録材を収容する印刷記録材収容体を提供する。本発明の第 3の態様に係る印刷記録材収容体は、本発明の第 1の態様に係る記憶装置と、前記印刷記録材を収容する印刷記録材収容部とを備える。

本発明の第 3の態様に係る印刷記録材収容体によれば、印刷記録材収容体の使用履歴に関する情報の更新または書き換えを許容する一方で、使用履歴に関する情報の信頼性を向上することができる。

本発明の第 3の態様に係る印刷記録材収容体において、前記記憶装置における、前記使用履歴情報格納領域には、少なくとも、その先頭アドレスから連続する 3アドレスに、前記記憶装置の検査履歴、前記印刷記録材収容体の使用履歴、前記印刷記録材が所定量未満であることを示すィンクエンド情報が格納されても良レ^ かかる場合には、これら 3種の情報について優先して書き込みを行うことができる。

本発明の第 4の態様は、印刷記録材を収容する印刷記録材収容体を提供する。本発明の第 4の態様に係る印刷記録材収容体は、本発明の第 2の態様に係る記憶装置と、前記印刷記録材を収容する印刷記録材収容部とを備える。

本発明の第 4の態様に係る印刷記録材収容体によれば、印刷記録材収容体の使用履歴に関する情報の更新または書き換えを許容する一方で、使用履歴に関する情報の信頼性を向上することができる。

本発明の第 4の態様に係る印刷記録材収容体において、前記記憶装置における、前記使用履歴情報格納領域には、少なくとも、その末尾アドレスまで連続する 3アドレスに、前記記憶装置の検査履歴、前記印刷記録材収容体の使用履歴、前記印刷記録材が所定量未満であることを示すィンクェンド情報が格納されても良レ^ かかる場合には、これら 3種の情報について優先して書き込みを行うことができる。

本発明の第 5の態様は、印刷記録材収容体に関する使用履歴情報として少なくとも記憶装置の検査履歴、印刷記録材収容体の使用履歴、クリーニング履歴、ィンクエンド履歴が格納されており、使用履歴情報として既存のデータの値よりも大きな値のデータのみを記録する記憶装置を備える印刷記録材収容体が着脱可能 ' に装着される印刷装置を提供する。本発明の第 5の態様に係る印刷装置は、使用履歴情報に関連するイベントの発生を検出するイベント検出手段と、検出したィベントに対応する使用履歴情報であって、予め定められたイベント発生順序に従つて値が増加する使用履歴情報を取得する使用履歴情報取得手段と、前記取得した使用履歴データを、前記印刷記録材収容体に対して送信する送信手段.とを備える。

本発明の第 5の態様に係る印刷装置によれば、検出したイベントに対応する使用履歴情報であって、予め定められたィベント発生順序に従って値が増加する使用履歴情報を印刷記録材収容体が備える記憶装置に記録することができる。したがって、印刷記録材収容体の使用履歴に関する情報の更新または書き換えを許容する一方で、使用履歴に関する情報の信頼性を向上することができる。

本発明の第 6の態様は、印刷記録材収容体に関する使用履歴情報として少なくとも記憶装置の検査履歴、印刷記録材収容体の使用履歴、クリーニング履歴、ィンクエンド履歴が格納されており、使用履歴情報として既存のデ一夕の値よりも小さな値のデータのみを記録する記憶装置を備える印刷記録材収容体が着脱可能に装着される印刷装置を提供する。本発明の第 6の態様に係る印刷装置は、使用履歴情報に関連するイベントの発生を検出するイベント検出手段と、検出したィベントに対応する使用履歴情報であって、予め定められたイベント発生順序に従つて値が減少する使用履歴データを取得する使用履歴情報取得手段と、前記取得した使用履歴情報を、前記印刷記録材収容体に対して送信する送信手段とを備える。

本発明の第 6の態様に係る印刷装置によれば、検出したイベントに対応する使用履歴情報であって、予め定められたイベント発生順序に従って値が減少する使用履歴情報を印刷記録材収容体が備える記憶装置に記録することができる。したがって、印刷記録材収容体の使用履歴に関する情報の更新または書き換えを許容する一方で、使用履歴に関する情報の信頼性を向上することができる。

' 本発明の第 5または第 6の態様に係る印刷装置において、前記使用履歴情報取得手段は、前記使用履歴情報を前記記憶装置から取得し、

前記印刷装置はさらに、印刷要求を受け取る印刷要求受け取り手段と、前記記憶装置の検査履歴が検査済みであることを示さない場合には、前記受け取った印刷処理を実行しない印刷実行部とを備えても良い。かかる場合には、検査済みでない記憶装置を備える印刷記録材収容体を用いることによる印刷処理の不都合を抑制することができる。

本発明の第 5または第 6の態様に係る印刷装置において、前記記憶装置の検査履歴が検査済みであることを示す場合であって、印刷記録材収容体の使用履歴が使用済みであることを示さない場合には、前記送信手段は、前記記憶装置に対して使用済みの履歴情報の書き込みを要求を送信しても良い。かかる場合には、印刷記録材収容体の使用履歴を印刷記録材収容体が備える記憶装置に書き込むことができる。

本発明の第 5および第 6の態様に係る印刷装置は、この他にも、記憶装置に対する使用履歴情報の書き込み制御方法、プログラム、およびプログラムを記録したコンピュータが読み取り可能な記録媒体としても実現され得る。図面の簡単な説明

図 1は本実施例に係る半導体記憶装置の機能的な内部構成を示すブロック図である。 - 図 2は本実施例に係る半導体記憶装置が備えるメモリアレイの内部構成マップを模式的に示す説明図である。

'図 3は本実施例において使用履歴情報格納領域に対して書き込まれる書き込みデータ列を模式的に示す説明図である。

図 4は本実施例において使用履歴情報格納領域に対して書き込み可能なデータ列と書き込み不可能なデータ列の例を示す説明図である。

図 5は読み出し動作実行時におけるリセット信号 R S T、外クロック信号 S C K、デ一夕信号 S D A、アドレスカウンタ値の時間的関係を示すタイミングチャ一卜である。

図 6は書き込み動作実行時におけるリセット信号 R S T、外部クロック信号 S C K：、デ一夕信号 S D A、アドレスカウン夕値の時間的関係を示すタイミングチヤー卜である。

図 7は本実施例に係る半導体記憶装置によって実行される書き込み処理におけるィンクリメント確認処理の処理ルーチンを示すフローチヤ一トである。図 8は本実施例に係る半導体記憶装置によって実行される書き込み処理におけるデータベリフアイ処理の処理ルーチンを示すフローチャートである。

図 9は本実施例に係る印刷装置の概略構成を示す説明図である。

図 1 0は本実施例に係る印刷装置が備える制御回路の内部構成および制御回路と各半導体記憶装置との接続を機能ブロックによって模式的に示す説明図である

図 1 1は本実施例に係る半導体記憶装置に対して書き込まれる使用履歴データ列の一例を模式的に示す説明図である。

図 1 2は本実施例に係る半導体記憶装置 1 0の使用履歴情報格納領域 U H Iにおける各使用履歴情報の格納位置の割当ての一例を示す説明図である。

図 1 3は本実施例に係る印刷装置によって実行される半導体記憶装置に対する使用履歴データの書き込み制御処理において実行される処理ルーチンを示すフロ —チヤ一トである。

図 1 4は本実施例に係る半導体記憶装置に対する書き込みテスト手順の一例を示す説明図である。

図 1 5は他の実施例における 1 6ビットの使用履歴情報のデータ列の一例を示す説明図である。発明を実施するための最良の形態

以下、本発明に係る記憶装置、記憶装置に対するデータの書き込み制御方法および印刷装置について図面を参照しつつ、実施例に基づいて説明する。

•半導体記憶装置の構成

図 1および図 2を参照して本実施例に係る半導体記憶装置の構成について説明する。図 1は本実施例に係る半導体記憶装置の機能的な内部構成を示すブロック図である。図 2は本実施例に係る半導体記憶装置が備えるメモリアレイの内部構成マップを模式的に示す説明図である。本実施例に係る半導体記憶装置 1 0は、外部からアクセス先のアドレスを指定するアドレスデータを入力する必要のないシーケンシャルアクセス方式の記憶装置である。半導体記憶装置 1 0は、メモリアレイ 100、アドレスカウンタ 1 1 0、 I NZOUTコント口一ラ 1 20、 I Dコンパレ一夕 1 30、ライト/リードコントローラ 140、インクリメントコントローラ 1 50、チヤ一ジポンプ回路 1 60、 8ビットラッチレジスタ 1 70を備えている。これら各回路は、バス式の信号線によって接続されている。

半導体記憶装置 1 0は、外部制御装置からリセット信号を入力するためのリセット信号端子 R S TT、外部制御装置から外部クロック信号を入力するためのクロック信号端子 S CKT、基準電位端子（負極電源端子） VS ST、外部制御装置から半導体記憶装置 1 0を駆動するための駆動電圧を入力するための電源端子 (正極電源端子） VDD、外部制御装置との間でデータ信号の入出力を実行す.るために用いられるデータ信号端子 S DATを備えている。

メモリアレイ 1 00は、 E E P ROMアレイ 1 0 1とマスク ROMアレイ 1 0 2とを備えている。 EE PROMアレイ 10 1は、データの電気的な消去、書き込みが可能な E E P ROMの特性を有する記憶領域であり、本実施例に用いられる EEPRQMアレイ 10 1は、データの書き込みに際して、既存データを消去することなく直ちにデ一夕を書き込むことができる。マスク ROMアレイ 1 02 ' は、製造工程時にデータが書き込まれる消去、書き換え不能なマスク ROMの特性を有する記憶領域である。

メモリアレイ 100の EE P ROMアレイ 10 1およびマスク ROMアレイ 1 02には、図 2に模式的に示す 1ビットの情報を格納するデータセル（メモリセル）が複数備えられている。本実施例では、図 2に示すようにメモリアレイ 1 0 0は、 1行に 8アドレス（データ 8ビット分のアドレス）を所定のビット単位として備えており、例えば、 E E P ROMアレイ 1 0 1には、 1行に 8個のデータセル（8ビット）、 1列に 16個のデータセル（16ヮ一ド）が配置されており、 1 6ワード X 8ビット（1 28ビット）のデータを格納することができる。マスク ROMアレイ 1 02には、 1行に 8個のデータセル（8ビット）、 1列に 8 個のデータセル（8ワード）が配置されており、 8ワード X 8ビット（64ビット）のデータを格納することができる。

図 2を参照してメモリアレイ 100のアドレスマップについて説明する。本実施例におけるメモリアレイ 1 00は、既述の通り E EPROMアレイ 1 0 1とマスク ROMアレイ 1 02とを備えている。 EEPROMアレイ 10 1の先頭 3ァドレス（1行目の A0〜A2列、 3ビット）には、各半導体記憶装置を識別するための識別情報（ I D情報）が格納されている。先頭 3アドレスを含む第 1行目に対する書き込みは禁止されており、例えば、工場出荷後には書き換えることはできない。

図 2の例では、 EE PROMアレイ 1 0 1の第 9アドレス（08H) 〜第 1.6 アドレス（0 FH) には、インク量に関する 8ビットのデ一夕、例えば、インク残量デ一夕またはインク消費量データが格納されている。また、 EEPROMァレイ 10 1の第 17アドレス（10H) 〜第 24アドレス（ 1 7 H) には、一定条件の下、書き換え可能な 8ビットの使用履歴情報が格納されている。なお、本実施例においては、この第 1 7ァドレス〜第 24アドレスにより構成される行を書き込み制限行、あるいは、この第 17アドレス〜第 24アドレスの 8アドレスを、所定ピット単位の使用履歴情報格納領域 UH Iと呼ぶ。 ·

使用履歴情報格納領域 UH Iには、半導体記憶装置 1 0の用途に応じた半導体記憶装置 1 0の使用履歴に関する情報、あるいは、半導体記憶装置 1 0が備えられる対象物の使用履歴に関する情報が格納される。本実施例では、半導体記憶装置 10を印刷記録材収容体に備える応用例について後ほど詳述する。

ここで、一定条件とは、例えば、所定ビッ卜単位の使用履歴情報格納領域 UH Iに対して既存データの値よりも大きな値の書き込みデータの書き込みが許容される場合には、書き込まれるデータの値が既存のデータの値よりも大きな場合（増加データ）、あるいは、所定ビット単位の使用履歴情報格納領域 UH Iに対して既存デ一夕の値よりも小さな値の書き込みデータの書き込みが許容される場合には、書き込まれるデ一夕の値が既存のデータの値よりも小さな場合（減少デー夕）である。

図 3および図 4を参照して、メモリアレイ 1 0 0に対して書き込みが許容される場合と書き込みが許容されない場合について例示的に説明する。図 3は本実施例において使用履歴情報格納領域 UH Iに対'して書き込まれる書き込みデ一夕列 'を模式的に示す説明図である。図 4は本実施例において使用履歴情報格納領域 U H Iに対して書き込み可能なデータ列と書き込み不可能なデ一夕列の例を示す説明図である。図 4ではメモリアレイ 1 0 0のアドレスが横軸に取られており、左端が最上位ビット（MS B) であり右端が最下位ビット（L S B) となる。既述の通り、アドレス 1 0H〜 1 7 Hまでは使用履歴情報格納領域 UH Iに相当す.る本実施例においてメモリアレイ 1 00に対して書き込まれるデータ列は、識別情報（ I D 0〜2) 、リードライトコマンド WZRおよびオペレシヨンコ一ドを含むデ一夕列と、インク量に関する情報を含むデータ列と、使用履歴データを含むデ一夕列とを有している。使用履歴デ一夕には、例えば、半導体記憶装置 1 0 が試験済みであるか否かを示す試験結果デー夕が含まれている。

(1) 第 1の例 Aでは、使用履歴情報格納領域 UH Iに対応する書き込みデ一夕 D I (8 O h) は、既存データ DE (4 O h) よりも大きいので書き込みが許容される。

(2) 第 2の例 Bでは、使用履歴情報格納領域 UH Iに対応する書き込みデー夕 D I (2 O h) は、既存デ一夕 DE (4 O h) よりも小さいので書き込みが許容されない。

EE PROMアレイ 1 0 1の第 2 5アドレス以降は書き込みが禁止されている読み出し専用領域となり、例えば、工場出荷後には書き換えることはできない。マスク R O Mアレイ 1 0 2は、メモリアレイ製造時に情報（データ）が書き込まれており、メモリアレイ製造後は、工場出荷前であっても書き込みを実行することはできない。

本実施例におけるメモリアレイ 1 0 0は、上述のように 8ビットを単位とする複数の行を備えているが、各行は独立したデ一夕セル列ではなく、いわば、 1本のデータセル列を 8ビット単位で折り曲げることによって実現されている。すなわち、便宜的に 9ビット目を含む行を 2バイト目、 1 7ビット目を含む行を 3バイト目と呼んでいるに過ぎない。この結果、メモリアレイ 1 0 0における所望のアドレスにアクセスするためには、先頭から順次アクセスする、いわゆる、シーケンシャルアクセス方式によるアクセスが必要となり、ランダムアクセス方式の場合に可能な所望のアドレスに対する直接的なアクセスは不可能となる。

メモリアレイ 1 0 0における各データセルには、ワード線とビット（データ.）線が接続されており、対応するワード線（行）を選択（選択電圧を印加）して、対応するビット線に書き込み電圧を印加することによってデータセルにデータが書き込まれる。また、対応するワード線（行）を選択し、対応するビット線を I NZ O U Tコントローラ 1 2 0と接続し、電流の検出の有無によってデータセルのデ一夕（1または 0 ) が読み出される。なお、本実施例における所定ビット単位とは、 1本のヮード線に書き込み電圧を加えることにより書き込みが可能なビ ' ット数（デ一夕セル数、アドレス数）であるということができる。

カラム選択回路 1 0 3は、アドレスカウンタ 1 1 0によりカウントされた外部クロックパルス数に応じて順次、列（ピット線）を I N /O U Tコントローラ 1 2 0と接続する。ロー選択回路 1 0 4は、アドレスカウン夕 1 1 0によりカウン卜された外部クロックパルス数に応じて順次、行（ワード線）に選択電圧を印加する。すなわち、本実施例に係る半導体記憶装置 1 0では、アドレスデ一夕を用いたメモリアレイ 1 0 0に対するアクセスは実行されず、専らアドレスカウンタ 1 1 0によってカウントされたクロックパルス数にしたがって、所望のァドレスに対するアクセスが実行される。

アドレスカウン夕 1 1 0は、リセット信号端子 R STT、クロック信号端子 S CKT、カラム選択回路 1 0 3、ロー選択回路 1 04と接続されている。ァドレスカウンタ 1 1 0は、リセット信号端子 R S TTを介して入力されるリセット信号を 0 (またはロー）にすることにより初期値にリセットされ、リセット信号が 1とされた後に外部クロック信号端子 S CKTを介して入力されるクロックパルスの立ち下がりに同期してクロックパルス数'をカウント（カウント値をィンクリメント）する。本実施例に用いられるアドレスカウンタ 1 1 0は、メモリアレイ 1 00の 1行のデータセル数（ビット数）に対応する 8個のクロックパルス数を格納する 8ビットのアドレスカウン夕である。なお、初期値はメモリアレイ 1 0 0の先頭位置と関連付けられていればどのような値でも良く、一般的には 0が初期値として用いられる。

I N/OUTコントローラ 1 2 0は、メモリアレイ 1 0 0に対してデ一夕信号端子 SDATに入力された書き込みデータを転送し、あるいは、メモリアレイ 1 0 0から読み出されたデータを受信してデータ信号端子 S DATに出力するための回路である。 I NZOUTコントローラ 1 20は、デ一夕信号端子 SDAT、リセット信号端子 R S TT、メモリアレイ 1 0 0、ライト/リードコントローラ 140と接続されており、ライト Ζロードコントローラ 1 40からの要求に従つ ' てメモリアレイ 1 0 0に対するデ一夕転送方向ならびにデータ信号端子 S DAT に対する（データ信号端子 S DATと接続されている信号線の）データ転送方向を切り換え制御する。 I NZOUTコントローラ 1 2 0に対するデータ信号端子 S DATからの入力信号線には、データ信号端子 S DATから入力された書き込みデータを一時的に格納する 8ビッ卜ラッチレジスタ 1 Ί 0が接続されている。

8ビットラツチレジス夕 1 7 0には、データ信号端子 SDATから入力信号線を介して入力されるデータ列（MS B) が 8ビットとなるまで保持され、 8ビット分揃ったところで、 EE PROMアレイ 1 0 1に対して保持されている 8ビットのデ一夕が書き込まれる。 8ビットラッチレジスタ 1 70は、いわゆる F I F Oタイプのシフトレジス夕であり、入力デ一夕の 9ビット目が新たにラッチされると、既にラッチされていた 1ビット目のデータが放出される。

I NZOUTコント口一ラ 1 20は、電源 ON時、リセット時には、メモリアレイ 1 00に対するデ一夕転送方向を読み出し方向に設定し、 8ビットラッチレジス夕 170と I NZOUTコントローラ 1 20との間における入力信号線をハィインピーダンスとすることでデータ信号端 S'D ATに対するデータ入力を禁止する。この状態は、ライト/リードコントローラ 140から書き込み処理要求が入力されるまで維持される。したがって、リセット信号入力後にデータ信号端子 SDATを介して入力されるデータ列の先頭 4ビットのデータはメモリアレイ 1 00に書き込まれることはなく、一方で、メモリアレイ 1 00の先頭 4ビット (内 4ビット目はドントケア）に格納されているデータは、 I Dコンパレータ.1 30に送出される。この結果、メモリアレイ 1 00の先頭 4ビットは読み出し専用状態となる。

I Dコンパレ一タ 1 30は、クロック信号端子 S CKT、データ信号端子 SD AT、リセット信号端子 RSTTと接続されており、データ信号端子 SDATを介して入力された入力デ一夕列に含まれる識別データとメモリアレイ 1 00 (E E PROMアレイ 1 0 1) に格納されている識別デ一夕とがー致するか否かを判定する。詳述すると、 I Dコンパレー夕 100は、リセット信号 RSTが入力された後に入力されるオペレーションコードの先頭 3ビッ卜のデータ、すなわち識別データを取得する。 I Dコンパレータ 1 30は、入力データ列に含まれる識別デ一夕を格納する 3ビットレジスタ（図示しない）、 I NZOUTコントローラ

1 20を介してメモリアレイ 1 00から取得した最上位 3ビットの識別データを格納する 3ビットレジスタ（図示しない）を有しており、両レジス夕の値が一致するか否かによって識別データが一致するか否かを判定する。 I Dコンパレータ

1 30は、両識別データが一致する場合には、アクセス許可信号 ENをライトノリードコントローラ 1 40に送出する。 I Dコンパレ一夕 1 3 0は、リセット信号 RS Tが入力（R S T= 0または L ow) されるとレジス夕の値をクリアするライト/リードコントローラ 140は、 I N/OUTコントロ一ラ 1 2 0、 I Dコンパレータ 1 3 0、インクリメントコントローラ 1 5 0、チャージポンプ回路 1 6 0、クロック信号端子 S CKT、データ信号端子 SDAT、リセット信号端子 R S TTと接続されている。ライト Zロードコントローラ 140は、リセット信号 RS Tが入力された後の 4つめのクロック信号に同期してデ一夕信号端子 SI ATを介して入力される書き込み/読み出し制御情報（3ピッ卜の I D情報に続く 4ビット目の情報）を確認し、半導体記憶装置 1 0の内部動作を書き込みまたは読み出しのいずれかに切り換える回路である。具体的には、ライト/リ一ドコントローラ 1 40は、 I Dコンパレータ 1 3 0からのアクセス許可信号 A.E Nおよびインクリメントコントローラ WEN 1からの書き込み許可信号 WEN 1 が入力されると、取得した書き込み Z読み出しコマンドを解析する。ライト/リードコントローラ 1 40は、書き込みコマンドであれば、 I NZOUTコント口ーラ 1 2 0に対して、パス信号線のデータ転送方向を書き込み方向に切り換え、書き込みを許可する書き込み許可信号 WEN 2を送信し、チャージポンプ回路 1 6 0に対して書き込み電圧の生成を要求する。

本実施例では、使用履歴情報格納領域 UH Iに書き込まれる書き込みデータ D Iが、値が増加（インクリメント）する特性を有するデ一夕である場合には、書き込みデータ D Iが使用履歴情報格納領域 UH Iに既に格納されている既存デー夕 DEよりも大きな値であるか否かを判断し、書き込みデータ D Iが、値が減少 (デクリメント）する特性を有するデータである場合には、書き込みデ一夕 D I が使用履歴情報格納領域 UH Iに既に格納されている既存データ DEよりも小さな値であるか否かを判断することで、書き込みデータ D Iのデータ化け、誤ったデータの入力を低減又は防止する。この機能は、前者の場合にはインクリメントコントローラ、後者の場合にはデクリメントコントローラによって提供される。本実施例では以下の説明において、前者を例にとって説明する。

インクリメントコントローラ 1 50は、リセット信号端子 R S TT、ライト Ζ リードコントローラ 140、チャージポンプ回路 160と信号線を介して接続されている。インクリメントコントローラ 1 50は、内部に 4ビットカウンタ 1 5 1および 8ビット内部レジスタ 1 52、 1 53を有している。インクリメントコントローラ 1 50は、使用履歴情報格納領域' UH Iに書き込まれる書き込みデー夕 D I力既に使用履歴情報格納領域 UH Iに格納されている既存デ一夕 DEよりも大きな値であるか否かを判断し、さらに E E P ROMアレイ 1 0 1に書き込まれたデータが正しく書き込まれたか否かの判断（ベリファイ、検証）を実行する。

インクリメントコントローラ 1 50は、書き込みデ一夕 D Iを 8ビットラッ.チレジスタ 1 70にラッチするタイミングで、 EE PROMアレイ 1 0 1の使用履歴情報格納領域 UH Iから既存データ DEを読み出し、内部に備える 8ビット内部レジス夕 1 52に格納する。インクリメントコントローラ 1 50は、読み出される既存データ EDと 8ビットラツチレジス夕 1 70に入力される書き込みデ一夕 D I とを 1ビット単位で比較して、書き込みデータ D Iが既存データ DEよりも大きな値のデ一夕であるか否かを判定する。なお、入力される書き込みデータは、複数種類の使用履歴データの書き込みを許容するために、書き込まれる順序 (優先度）に従って MS Bから格納されることが望ましい。

インクリメントコントローラ 1 50は、書き込みデータ D Iが既存データ DE よりも大きな値のデータである場合には、ライ卜/リードコントローラ 140に対して書き込み許可信号 WEN 1を出力する。なお、使用履歴情報格納領域 UH Iが複数行に亘る場合には、全ての使用履歴情報格納領域 UH Iにおいて書き込みデ一夕 D Iが既存データ DEよりも大きな値のデータである場合にのみ、インクリメントコントローラ 1 50は、書き込み許可信号 WEN 1を出力する。インクリメントコントローラ 1 50は、書き込みデータを書き込んだ後、正しくデータが書き込まれたか否かを検証し、書き込みデータが正しく書き込まれていない場合には、内部に備える 8ビット内部レジス夕 1 5 2に格納されている既存データ DEをメモリアレイ 1 00に対して書き戻す。書き込みデータの検証に際して、インクリメントコントローラ 1 50に備えられている 4ビットカウン夕 1 51は、書き込みスタンバイ状態から外部クロック信号に対して 8ビッ卜遅れで、チャージポンプ回路 1 60に備えられて^る'内部発振器 1 62から内部クロック信号を受けてカウントアップを開始する。 4ビットカウン夕 1 5 1によってカウントアップされたカウント値は、カラム選択回路 1 03、口一選択回路 1 0 4に入力され、書き込まれたばかりの既存データ DEが読み出される。

チャージポンプ回路 1 60は、既述の通り、ライト/リードコントローラ 14 0からの要求信号に基づいて、 EE PROMアレイに対してデータを書き込む際に必要な書き込み電圧をカラム選択回路 1 0 3を介して選択されたビット線に供給するための回路である。チャージポンプ回路 1 60は、電圧昇圧時に必要な動作周波数を生成する内部発振器 1 62を備え、正極電源端子 VDDTを介して得られる電圧を昇圧することで、必要な書き込み電圧を生成する。

•読み出し処理

図 5を参照して本実施例に係る半導体記憶装置 1 0における読み出し動作について説明する。図 5は読み出し動作実行時におけるリセット信号 RST、外部クロック信号 S CK、データ信号 SDA、アドレスカウンタ値の時間的関係を示すタイミングチャートである。

読み出し動作に先立って、オペレーションコードに基づく、識別情報の確認、読み出し書き込みコマンドの確認処理について説明する。リセット状態（RS T=0または L ow) が解除される（RST= 1または H i ) と、図示しないホスト計算機から、 4ピットのオペレーションコードを含むデータ信号 S D Aが外部クロック信号に同期してデ一夕信号端子 S DATに入力される。オペレーションコードは、図 5に示すように、先頭 3ビットに識別情報 I D 0、 I D 1、 I D 2を含み、先頭から 4ビット目には、書き込みまたは読み出しを決定するためのコマンドビット（WZR) を含んでいる。識別情報の比較は以下の通り実行される。

I Dコンパレータ 1 30は、リセット信号 R S Tがローからハイに切り替えられた後の 3つのクロック信号 S CKの立ち上がりエッジに同期してデータ信号端子 S DATに入力されたデ一夕、すなわち、 '3ビットの識別情報を取得して第 1 の 3ビットレジスタに格納する。これと同時に I Dコンパレータ 1 30は、アドレズカウンタ 1 10のカウン夕値 00、 0 1、 02によって指定されるメモリアレイ 100のァドレスからデータを取得し、すなわち、メモリアレイ 1 00に格納されている識別情報を取得して、第 2の 3ビットレジス夕に格納する。

I Dコンパレータ 1 30は、第 1、第 2レジス夕に格納された識別情報が一致するか否かを判定し、識別情報が一致しない場合には、 I N/OUTコントローラ 1 20によって、 8ビットラッチレジスタ 1 70と I N/OUTコントローラ 1 20との間における入力信号線に対するハイインピーダンスの状態が保持される。一方、 I Dコンパレ一タ 1 30は、第 1、第 2レジスタに格納された識別情報が一致する場合には、ライ卜/リードコントローラ 140に対してアクセス許可信号 AENを出力する。アクセス許可信号 AENを受信したライト Zリ一ドコントロ一ラ 140は、リセット信号 R S Tのローからハイへの切り替わり後の 4 つ目のクロック信号 S CKの立ち上がりエッジに同期してバス信号線に送出されたコマンドビットを取得して書き込み命令であるか否かを判定する。ライトリードコントローラ 140は、取得したコマンドビットが書き込みコマンドでない場合には、 I NZOUTコントローラ 1 20に対して読み出し命令を出力する。読み出し命令を受信した I N/OUTコント口一ラ 1 20は、メモリアレイ 1 00に対するデータ転送方向を読み出し方向に変更し、データ転送を許容する。アドレスカウン夕 1 1 0は、クロック信号 S CKの立ち下がりに同期してカウントアップするため、オペレーションコード入力後のァドレスカウンタ 1 1 0の力ゥン夕値は 04であり、メモリアレイ 1 00の 04 Hに格納されている既存データ DEから読み出される。メモリアレイに格納されている既存データ DEは、クロック信号 S CKの立ち下がりに同期して I NZOUTコントローラ 1 20を介して、データ信号端子 SDATに順次出力され、出力された既存データ DEはクロック信号 S CKの次の立ち下がりまでの期間は保持される。クロック信号 S C Kが立ち下がると、 7ドレスカウン夕 1 1 0 'におけるカウント値は 1っィンクリメントされ、この結果、メモリアレイ 100における次のアドレス（データセル ) 格納されている既存データ DEがデ一夕信号端子 SDATに出力される。この動作の繰り返しが、所望のアドレスに到達するまで、クロック信号 S CKに同期して実行される。すなわち、本実施例における半導体記憶装置 1 0はシーケンシャルアクセスタイプの記憶装置であるから、ホスト計算機は、読み出し、または書き込みを所望するァドレスに対応する数のクロック信号パルスを発行し、ァドレスカウン夕 1 1 0のカウン夕値を所定のァドレスに対応するカウント値までインクリメントしなければならない。この結果、既存データ DEは、クロック信号 S CKに同期して順次ィンクリメントされるアドレスカウン夕 1 10のカウン夕値によって指定されるァドレスからシーケンシャルに読み出しされる。

本実施例に係る半導体記憶装置 1 0のメモリアレイ 1 00は、 00H〜： BFH までのァドレスしか有していないが、アドレスカウンタ 1 1 0はァドレス F FH までカウントアップを実行する。アドレス C 0 H〜F FHまでは、疑似領域であり、対応するアドレスはメモリアレイ 1 00には存在せず、かかる疑似領域にァクセスしている期間は、データ信号端子 SDATに対して値「0」が出力される。アドレスカウン夕 1 1 0によってアドレス FFHまでカウントアップされると、アドレスはアドレス 00Hに戻る。読み出し動作終了後には、ホスト計算機から 0または LOWのリセット信号 RSTが入力され、半導体記憶装置 10は、ォペレ一シヨンコードの受け付け待機状態とされる。リセット信号 R ST (=0または LOW) が入力されると、アドレスカウンタ 1 1 0、 I NZOUTコントローラ 1 20、 I Dコンパレー夕 1 30、ライ卜/ リードコントローラ 140およびインクリメントコントローラ 1 50は初期化される。

·書き込み処理

図 6を参照して本実施例に係る半導体記憶装置 10における書き込み動作について説明する。図 6は書き込み動作実行時におけるリセット信号 RST、外部クロック信号 S CK、データ信号 SDA、アドレスカウンタ値の時間的関係を示すタイミングチャートである。本実施例に係る半導体記憶装置 1 0では、書き込みは行単位（8ビット単位）、すなわち所定ヒ'ット単位（8アドレス単位）で実行される。

既述の I Dコンパレータ 1 30により識別情報の一致が確認された後、ライト /リードコントローラ 140は、取得したコマンドビッ卜が書き込みコマンドであると共に、インクリメントコントローラ 1 50から書き込み許可信号 WEN 1 を受信した場合には、 I N/OUTコントローラ 1 20に対して書き込み許可信号 WEN 2を出力する。

図 6に示す通り、オペレーションコードが入力された後、クロック信号端子 S CKTにはダミーライトクロックとして 4クロック信号が入力され、書き込みス ' タンバイ状態とされる。アドレスカウン夕 1 1 0は、クロック信号 S CKの立ち下がりに同期してカウントアップするため、書き込みスタンバイ状態後の、アドレスカウンタ 1 1 0のカウン夕値は 08となり、メモリアレイ 100のアドレス 08 Hからデータが書き込まれることとなる。

本実施例では、 1行 8ビットのメモリアレイ 1 00に対して、 8ビット長の書き込みデータ（使用履歴デ一夕）が書き込まれる。書き込み処理に際しては、書き込みデータ D Iの最上位ビット（MS B) から 8ビットのデータが、クロック信号 S CKの立ち上がりに同期して、 8ビットラツチレジスタ 1 70に順次ラッチされる。また、 I NZOUTコント口一ラ 120に対して書き込み許可信号 W EN 2が出力されるまでは、クロック信号 S CKの立ち下がりに同期して、メモリアレイ 1 00の第 8アドレス以後の既存データが順次、データ出力信号線（デ一夕信号端子 SDA) 上に出力される。データ出力信号線上に出力された既存デ一夕 DEは、インクリメントコントローラ 1 50に入力され、 8ビットラッチレジス夕 1 70にラッチされた書き込みデータ D Iと共に、後述するように、インクリメントコントローラ 1 50における書き^みデ一夕 D Iが既存データ DEよりも大きな値であるか否かを判定するために用いられる。この判断処理は、書き込みスタンバイ状態後の 8サイクル目のクロック信号 S C K立ち上がり後（= 1 または H i ) に実行される。

書き込み許可信号 WEN 2を受信した I N/OUTコントローラ 1 20は、メモリアレイ 1 00に対するデータ転送方向を書き込み方向に変更し、 8ピットラツチレジスタ 1 70と I N/OUTコントローラとの間における信号線のハイィンピーダンス設定を解除してデータ転送を許容する。この結果、メモリアレイ 1 00の各ビット線には書き込みデ一夕 D Iの値（0または1) が転送される。ラィトノリ一ドコントローラ 140は、書き込みスタンバイ状態後の 8サイクル目のクロック信号 S CK立ち上がり後に、チャージポンプ回路 1 60に対して書き込み電圧の生成を要求し、生成された書き込み電圧は、カラム選択回路 1 03に 'よって選択されているビッ卜線、本実施例では全てのビット線に印加され、この結果、 8ビットラッチレジス夕 1 70に格納されている 8ビットのデータ「1」と「0」力一度に使用履歴情報格納領域 UH Iに書き込まれる。

なお、書き込みデータが 1 6ビットデータの場合には、 8サイクル目のクロック信号 S CKが立ち下がりに同期して、 7ドレスカウン夕 1 10のカウント値が 1つインクリメントされ、次のアドレス（8アドレス分）に書き込まれるべき書き込みデ一夕 D I (2バイト目のデータ）の取り込みが実行される。

本実施例では、 8サイクル目のクロック信号 S C Kが立ち下がつた後のクロック · ロー期間で、書き込まれたばかりの既存データ DEと書き込みに用いられた書き込みデータ D Iとが一致するか否かのベリファイ処理が実行される。すなわち、クロック · ロー期間の間に、インクリメントコントローラ 1 50に備えられている 4ビットカウン夕 1 5 1によって書き込まれたばかりの 8ピットの既存デ —夕 DEのァドレスを指定するためのカウント値がカラム選択回路 1 03およびロー選択回路 104に対して入力される。この結果、 I N/OUTコント口一ラ 1 20からは、書き込まれたばかりの 8ビッ '卜の既存データ DEが出力され、 I N/OUTコントローラ 1 20を介して、インクリメントコントローラ 1 50が備える 8ビット内部レジスタ 1 53に格納される。インクリメントコントローラ 1 50は、 8ビット内部レジス夕 1 53に格納されている 8ピットの既存データ DEと 8ビットラッチレジス夕 1 70に格納されている 8ビットの書き込みデ一夕 D Iとが一致するか否かを検証する。

本実施例では、菁き込みデ一夕 D Iは 8ビット長のデータであり、使用履歴情報格納領域 UH Iは 1行（8アドレス X 1) であるため、上記の処理が 1度実行されると、書き込みデータ D Iの書き込みは完了する。書き込みデータ D Iの書き込み完了後、ホスト計算機からリセット信号 RST (=0または LOW) がリセット信号端子 R STTに入力され、オペレーションコードの受け付け待機状態とされて、書き込み処理が終了する。

なお、書き込みデータ D Iが 1 6ビット長のデータであり、使用履歴情報格納領域 UH Iが 2行（8アドレス X 2) の場合には、上記の処理が 2度実行されると、書き込みデ一夕 D Iの書き込みは完了する。

なお、ホスト計算機から送出される書き込みデ一夕は、書き換えを所望するァドレスに対応するデータを除いて、メモリアレイ 1 00に現在格納されているデ —夕と同一の値（0または 1) を有している。すなわち、メモリアレイ 1 00における書き換えられないアドレスのデータは、同一の値によって上書きされる。

リセット信号 RST (=0または LOW) が入力されると、アドレスカウンタ 1 1 0、 I N/OUTコントローラ 1 20、 I Dコンパレータ 1 30、ライト/ リードコントローラ 140およびインクリメントコントローラ 1 50は初期化される。

•インクリメント確認処理：

図 7および図 8を参照して、本実施例に係る半導体記憶装置 1 0によって実行される書き込み処理におけるィンクリメント確認処理、デ一夕ベリフアイ処理について説明する。図 7は本実施例に係る半導 ί本記憶装置 1 0によって実行される書き込み処理におけるィンクリメント確認処理の処理ルーチンを示すフローチヤ一卜である。図 8は本実施例に係る半導体記憶装置 10によって実行される書き込み処理におけるデータベリフアイ処理の処理ル一チンを示すフローチャートである。

書き込み処理が開始されると、 8ビット（1バイト）長の書き込みデータ D.I が 8ビットラツチレジス夕 1 70にラッチされる夕イミングで、インクリメントコントローラ 1 50は、メモリアレイ 1 00の使用履歴情報格納領域 UH Iに格納されている対応既存データ DEを 1ビット単位にて読み出す（ステップ S 1 0 0) 。以降、使用履歴情報格納領域 UH Iに格納されている 8ビットの既存デー夕 DEを構成する 1ビットの各既存デ一夕 DEを既存データ DE η (η= 1〜8 ) とする。また、 8ビットの書き込みデータ D Iを構成する 1.ビットの各書き込みデータ D Iを書き込みデータ D I η (η= 1〜8) とする。

インクリメントコントローラ 1 50は、 1バイト目の最後の書き込みデータ D I 8を 8ビットラツチレジスタ 1 7 0ヘラツチした後のクロック信号 S CKの立ち下がりに同期して I N/OUTコントローラ 1 20から出力される、メモリアレイ 1 00の使用履歴情報格納領域 UH Iに格納されている対応既存データ DE を 1ビット単位にて読み出す。

インクリメントコントローラ 1 50は、今回のタイミングで 8ビットラツチレジスタ 1 70にラッチされた 1ビッ卜の書き込みデータ D Iを読み出す（ステツプ S I 02) 。なお、本実施例では、書き込みデータ D Iは最上位ビット（MS B) から順に半導体記憶装置 10に入力され、 8ビットラッチレジスタ 1 70には、 MS Bにて書き込みデ一夕 D I nが順次ラッチされる。

インクリメントコントローラ 1 50は、 8ビットラッチレジスタ 1 70力ら読み出した書き込みデ一夕 D I nの値がメモリアレイ 1 00の使用履歴情報格納領域 UH Iから読み出した既存デ一夕 DE nの値以上であるか否か、すなわち、 D I n≥DE nであるか判断する（ステップ S 1 04) 。インクリメントコント口ーラ 1 50は、 D I n<DE nであると判断した場合には（ステップ S 1 04 : No) 、本処理ルーチンを終了する。すなわち、書き込みデータ D Iの書き込みは実行されない。

インクリメントコントローラ 1 50は、 D I n≥DE nであると判断した場合には（ステップ S 1 06 ： Ye s) 、使用履歴情報格納領域 UH Iから読み出した既存データ D Enを、内部に備える 8ビット内部レジスタ 1 52に格納する（ステップ S 1 06 ) 。

インクリメントコントローラ 1 50は、使用履歴情報格納領域 UH Iに格納されている 8ビットの既存データ DE nと 8ビットラツチレジスタ 1 70に格納されている 8ビットの書き込みデータ D I nとの対比が完了したか否かを判定し（ステップ S 1 08) 、完了していないと判定した場合には（ステップ S 1 08 : No) 、ステップ S 1 00〜S 1 06を繰り返して実行する。 '

ィンクリメントコントローラ 1 50は、使用履歴情報格納領域 UH Iに格納されている 8ビットの既存データ DE nと 8ビットラツチレジス夕 1 70に格納されている 8ビットの書き込みデータ D I nとの対比が完了したと判定した場合には（ステップ S 108 ： Y e s ) 、 8ビットラツチレジス夕 1 70に格納されている書き込みデータ D Iをメモリアレイ 1 00の使用履歴情報格納領域 UH Iに対して書き込む（ステップ S 1 1 2) 。すなわち、 DE— D Iとなり、書き込みデータ D Iが新たな既存データ DEとなる。より詳細には、既述のように、インクリメントコントローラ 1 50がメモリアレイ 1 00に対する書き込みデ一夕 D Iの書き込みを直接実行するのではなく、 8ビットラツチレジスタ 1 70に格納されている書き込みデータ D Iをメモリアレイ 100の使用履歴情報格納領域 U H Iに書き込みことを許可する、書き込み許可信号 WEN 1をライト Zリードコントローラ 140に対して出力し、書き込み許可信号 WEN 1を受信したライト Zリードコントローラ 140によって書き込みが実行される。

インクリメントコントローラ 1 50は、データべリファイ処理を実行し（ステップ S 1 12) 、書き込みが正常に完了していた場合には（ステップ S 1 14 : Y e s) 書き込み処理を終了する。一方、インクリメントコントローラ 1 50は、データべリファイ処理を実行し（ステップ S 1 1 2) 、書き込みが正常に完了していなかった場合には（ステップ S 1 14 : No) 、書き込み異常を報知して (ステップ S 1 1 6) 、書き込み処理を終了する。

データべリファイ処理について図 8を参照して説明する。インクリメントコントロ一ラ 1 50は、メモリアレイ 1 00の使用履歴情報格納領域 UH Iから、書き込んだばかりの既存データ DEを読み出し（ステップ S 200) 、 8ビットラツチレジスタ 1 70に格納されてる書き込みデ一夕 D Iと比較する（ステップ S 2 1 0) 。具体的には、インクリメントコントローラ 1 50は、 1バイト目の書き込み終了後におけるクロック · ロー期間に、チャージポンプ回路 1 60の内部発振器 162によって生成される内部クロック信号を用いて、 4ビットカウンタ 1 51をカウントアップさせる。インクリメントコントローラ 1 50は、 4ビットカウンタ 1 51のカウント値をカラム選択回路 1 03およびロー選択回路 10 4に入力し、メモリアレイ 1 00の使用履歴情報格納領域 UH Iから書き込んだばかりの 8ビットの既存データ DE 1をアドレス順に、 I NZOUTコントローラ 1 20を介して読み出し、 8ビット内部レジスタ 1 53にラッチする。すなわち、内部クロック信号は書き込みスタンバイ状態から 8ビット（8クロック）遅れで出力されることとなる。インクリメントコントローラ 1 50は、 8ビット内部レジス夕 1 53にラッチされた既存データ DEと 8ビットラツチレジス夕 170にラッチされている使用履歴情報格納領域 UH Iに対する書き込みに用いられた書き込みデータ D Iとが一致するか否かを判定する（ステップ S 204) 。インクリメントコントローラ 1 50は、使用履歴情報格納領域 UH Iから読み出された 8ビット内部レジス夕 1 53に格納されている既存データ DEが 8ビットラツチレジスタ 1 70に格納されている書き込みデ一夕 D Iと一致する場合に'は（ステップ S 204 ： Ye s ) 、書き込みが正常に完了したものと判断し（ステップ S 206) 、本処理ルーチンを完了する。

インクリメントコントローラ 1 50は、使用履歴情報格納領域 UH Iから読み出された 8ビット内部レジスタ 1 53にラッチされている既存データ DEが 8ビットラツチレジスタ 1 70に格納されている書き込みデータ D Iと一致しない場合には（ステップ S 204 ： No) 、書き込みが正常に完了しなかった、すなわち、書き込み異常であると判断する（ステップ S 208 ) 。インクリメントコン卜ローラ 1 50は、使用履歴情報格納領域 UH Iから読み出された 8ビット内部レジス夕 1 53にラッチされている既存データ DEと、 8ビット内部レジスタ 1 52に格納されている書き込み前の既存データ DE 。_M とが一致するか否かを判定し（ステップ S 2 1 0) 、 DE=DE 。_ωであると判定した場合には（ステツ ' プ S 2 1 0 ： Ye s) 、本処理ルーチンを終了する。一方、インクリメントコントローラ 1 5 0は、 DE≠DE 。_ldであると判定した場合には（ステップ S 2 1 0 : No) 、 8ピット内部レジスタ 1 52に格納されている書き込み前の既存デ一夕 DE „.d をメモリセル 1 00の使用履歴情報格納領域 UH Iに対して書き戻し（ステップ S 21 2) 、本処理ルーチンを終了する。なお、使用履歴デ一夕として 16ビットデータが用いられる場合には、最初の 8ビットについて、書き込み異常の判定がなされた場合には、続く 8ビットについては、次の（第 2の）使用履歴情報格納領域に対する書き込み処理は実行されない。書き戻し処理は、使用履歴情報格納領域 U H Iに対する書き込み処理サイクルに続いて、更なる書き込みサイクルを実行することにより実行される。すなわち、更なる書き込みサイクルにおいて、 8ビットラッチに格納されている既存デー夕 D E が I NZ O U Tコントローラ 1 2 0に入力され、データ信号端子 S D A Tを介して入力されたデータと同様にして、メモリアレイ 1 0 0の使用履歴情報格納領域 U H Iに対する書き込み処理が実行される。この結果、メモリアレイ 1 0 0の使用履歴情報格納領域 U H Iにおける —夕は、書き込み処理実行前の値に戻される。

•半導体記憶装置 1 0の応用例

図 9〜図 1 3を参照して、本実施例に係る半導体記憶装置 1 0の応用例について説明する。以下の例では、本実施例に係る半導体記憶装置 1 0は、印刷記録材収容体（インク力一トリッジ）に装着され、印刷記録材収容体が着脱可能に装着される印刷装置から書き込みまたは読み出し要求を受信する。図 9は本実施例に係る印刷装置 1 0 0 0の概略構成を示す説明図である。図 1 0は本実施例に係る印刷装置 1 0 0 0が備える制御回路 4 0の内部構成および制御回路と各半導体記憶装置との接続を機能ブロックによって模式的に示す説明図である。図 1 1は本実施例に係る半導体記憶装置 1 0に対して書き込まれる使用履歴データ列の一例を模式的に示す説明図である。図 1 2.は本実施例に係る半導体記憶装置 1 0の使 •用履歴情報格納領域 U H Iにおける各使用履歴情報の格納位置の割当ての一例を示す説明図である。図 1 3は本実施例に係る印刷装置 1 0 0 0によって実行される半導体記憶装置 1 0に対する使用履歴データの書き込み制御処理において実行される処理ルーチンを示すフローチャートである。図 1 4は本実施例に係る半導体記憶装置 1 0に対する書き込みテスト手順の一例を示す説明図である。

本実施例に用いられる印刷装置 1 0 0 0は、副走査送り機構と、主走査送り機構と、ヘッド駆動機構を有している。副走査送り機構は、図示しない紙送りモー夕を動力とする紙送りローラを用いて印刷用紙 Pを副走査方向に搬送する。主走査送り機構は、キヤリッジモータ 1 0 2 0の動力を用いて、駆動ベルト 1 0 1 0 に接続されたキャリッジ 1 0 3 0を主走査方向に往復動させる。ヘッド駆動機構は、キャリッジ 1 0 3 0に備えられた印刷へッド 1 0 5 0を駆動してィンクの吐出およびドット形成を実行する。印刷装置 1 0 0 0は、さらに、上述した各機構を制御する制御回路 4 0を備えている。制御回路 4 0は、キャリッジ 1 0 3 0とフレキシブルケーブル 1 0 8 0を介して接続されている。

キャリッジ 1 0 3 0は、ホルダ 1 0 4 0と、印刷へッド 1 0 5 0と、キヤリツジ回路を備えている。ホルダ 1 0 4 0は、複数のインクカートリッジを装着可能に構成され、印刷ヘッド 1 0 5 0の上面に配置されている。図 9に示す例では、ホルダ 1 0 4 0は、 4つのインクカートリッジが装着可能であり、例えば、ブラック、イエロ、マゼン夕、シアンの 4種類のインクカートリッジが 1つずつ装着される。ホルダ 1 0 4 0には、装着されるインクカートリッジごとに、 4つの力バ一 1 1 1 0が開閉可能に取り付けられている。印刷ヘッド 1 0 5 0の上面には、さらに、インクカートリッジから印刷へッド 1 0 5 0にィンクを供給するためのインク供給針 1 0 6 0が配置されている。

本実施例に係る半導体記憶装置 1 0は、消費材を収容する収容容器、例えば、印刷記録材としてのインクを収容するインクカートリッジ 3 1 0、 3 1 1、 3 1 2に備えられる。各インクカートリッジ 3 1 0、 3 1 1、 3 1 2には、電圧の印加によって振動するピエゾ素子を用いたインクエンドセンサ I Sが備えられている。インクエンドセンサ I Sは、インク力一トリッジ 3 1 0、 3 1 1、 3 1 2に形成された狭小流路に臨むように配置され、振動されたインクエンドセンサ I S は、インクの有無によって変化する狭小流路周辺の固有振動数成分を含む電圧を出力する。したがって、インクエンドセンサ I Sの出力電圧に含まれる振動成分と、ィンクエンド時またはィンク非ェンド時における振動成分とを比較することによって、インクカートリッジがィンクェンド状態にあるか否かを判定することができる。なお、本実施例におけるインクエンドとは、インク量 0ではなく、所定量のインクが残存しているニァインクェンド状態を言う。

配置されている各インクカートリッジ 3 1 0、 3 1 1、 3 1 2が印刷装置 1 0 0 0に装着されると、印刷装置に備えられる制御回路 4 0と、バス接続される。すなわち、制御回路 4 0からのデータ信号線 S D A、クロック信号線 S C K、リセット信号線 R S T、正極電源線 V D D、負極電源線 V S Sおよびインクエンド検出線 I S Sは、各インクカートリッジ 3 1 0、 3 1 1、 3 1 2に備えられている半導体記憶装置 1 0と接続されている。この応用例では、インク残量またはィンク消費量といったィンクに関する量の情報、ィンクカートリッジに関するの使用履歴情報が半導体記憶装置 1 0に格納される。

制御回路 4 0は、中央処理装置（C P U) 4 1、メモリ 4 2、送信部 4 3、印刷要求受取部 4 4、印刷実行部 4 5を備えている。メモリ 4 2には、半導体記憶装置 1 0に対して使用履歴データを書き込むべきイベントの発生を検出するためのイベント検出モジュール 4 2 1、使用履歴情報を取得するための使用履歴情報取得モジュール 4 2 2、ィンクエンドセンサ I Sからの検出信号に基づいてセンサインクエンドを検出あるいはインク吐出ドット数を計数することによってカウントインクエンドを算出するインクエンド検出 ·算出モジュール 4 2 3が格納されている。

C P U 4 1は、メモリ 4 2に格納されている各モジュールを実行して、ィベン ' トを検出し、半導体記憶装置 1 0に対する使用履歴情報の書き込みを実行する。使用履歴情報を書き込むべきイベントには、例えば、インクカートリッジの装着、印刷ヘッド 1 0 5 0のクリーニングの実行、インクエンドセンサの検査、インクエンドセンサによるインクエンドの検出、ドット数のカウントによるインクェンドの検出が含まれる。イベント検出モジュール 4 2 1は、これらのイベントの発生を検出する。

使用履歴情報取得モジュール 4 2 2は、検出されたイベントに対応する使用履歴情報を取得する。本実施例に係る半導体記憶装置 1 0における使用履歴情報格納領域 U H Iは、図 1 2に示すように、イベントの発生順序（優先順位）に応じて各使用履歴情報の格納ビットを備えている。と共に、既存データの値よりも大きな値のデータ（増加データ）の書き込みしか許容しない。図 1 2を参照すると、使用履歴情報格納領域 U H Iにおける M S Bから順に、検査済情報格納ビット M b、既使用情報格納ビット C b、クリーニング済情報格納ビット C 1 b、センサ初期検査済情報情報格納ビット S b、センサインクエンド情報格納ビット S I E、ドットインクエンド情報格納ビット D I Eが割り当てられている。

また、本実施例に係る半導体記憶装置 1 0における使用履歴情報格納領域 U H Iは、既存データの値よりも大きな値のデータ（増加データ）の書き込みしか許容しない。したがって、図 1 1に示すように、使用履歴情報は、ィベン卜の発生順序（優先順位）に応じた値を有している。例えば、インクカートリッジの装着が検出された場合には C 0 hの値を有する使用履歴情報（使用履歴デ一夕）が用いられ、印刷ヘッド 1 0 5 0のクリーニングの実行が検出された場合には E 0 h の値を有する使用履歴情報が用いられ、ィンクエンドセンサの検査が検出された場合には、 F 0 hの値を有する使用履歴情報が用いられ、センサインクエンドが検出された場合には、 F 8 hの値を有する使用履歴情報が用いられ、カウントインクェンドが検出された塲合には、 F C hの値を有する使用履歴情報が用いられる。いずれの使用履歴情報も、印刷装置 1 0 0 0における処理順序に準じて値が増加する。

送信部 4 3は、書き込みコマンドと共に取得された使用履歴データを半導体記憶装置 1 0に対して送信する。印刷要求受取部 4 4は、ユーザからの印刷要求（印刷指示）を受け取り、印刷実行部 4 5に対して印刷用データを送信する。印刷用デ一夕は、例えば、ラス夕毎に各インク色に対応する印刷ヘッド 1 0 5 0から吐出されるべきインク量を規定するデータ、または、画像データと印刷ヘッド 1 0 5 0を制御する制御コマンドとを含むデータである。印刷実行部 4 5は、受信した印刷用データに基づいて印刷へッド 1 0 5 0を制御して印刷媒体、例えば、用紙上に画像を形成する。

図 1 3を参照して本実施例に係る印刷装置 1 000によって実行される半導体記憶装置 1 0に対する使用履歴情報の書き込み制御処理について説明する。なお、以下の説明ではインクカートリッジ 3 1 0を例にとって説明する。本処理ルーチンは、例えば、インクカートリッジ 3 1 0がキャリッジ 1 030に装着されると実行される。

印刷装置 1 000の C PU41は、インク Λ—トリッジ 3 1 0に備えられている半導体記憶装置 1 0が検査済みであるか否かを判定する（ステップ S 300) 。具体的には、 CPU41は、使用履歴情報格納領域 UH Iの MS Bに割り当てられている検査済情報格納ビット Mbが 1であるか否かを判定する。本実施例においては、図 14に示すように、インクカートリッジ 3 1 0に装着されるまでに、使用履歴情報格納領域 UH Iを構成する 8ビット (8アドレス) に対して書き込み試験を行い、最終検査時には、 80 hのデータが書き込まれる。したがって、使用履歴情報格納領域 UH Iの MS Bの値（検查済情報格納ビット Mb) が 1 であれば、半導体記憶装置 1 0に対する試験が完了していると判定することがでさる。

CPU41は、検査済情報格納ビット Mbが 1でない場合、すなわち、 0または読み出し不能な場合には（S 30 1 ： No) 、ユーザに対して、ユーザイン夕 'フェースを介してメモリエラーである旨を報知（S 30 2) して本処理ルーチンを終了する。ユーザインタフェースとしては、例えば、印刷装置 1 000に備えられている表示パネル、表示ランプ、あるいは、パーソナルコンピュータに接続されている表示ディスプレイ上にプリンタドライバによって表示されるステイタス画面が該当する。 .

CPU41は、検査済表示ビット Mb = 1である場合には（ステップ S 302 ： Ye s) 、インクカートリッジ 3 1 0が既に印刷装置 1 000に装着された履歴を有するインクカートリッジ 3 1 0であるか否かを判定する（ステップ S 30 4) 。既述の通り、既使用情報は、使用履歴情報格納領域 UH Iにおける MS B から 2つめのビットである既使用情報格納ビット C bに格納されており、 CPU 41は、既使用情報格納ビット C b = 0であるか否かを判定する。

CPU41は、既使用情報格納ビット Cb= lである場合には（ステップ S 3 04 ： No) 、ステップ S 308へ移行する。一方、 C PU41は、既使用情報格納ビット Cb = 0である場合には（ステップ S 304 ： Y e s ) 、半導体記憶装置 1 0に対して既述の既使用データを送信'して（ステップ S 306) 、既使用情報格納ビット Cbを 1とする。

0PU41は、印刷ヘッド 10 50のクリーニング処理を実行する（ステップ S 30 8) 。クリーニング処理は、例えば、印刷ヘッド 1 050に備えられているインク吐出ノズルに対して吸引処理を行うことによって実行される。クリ一二ング処理を実行した後、 CPU4 1は、半導体記憶装置 10にクリーニング処理済みの履歴が記録されているか否かを判定する（ステップ S 3 1 0) 。既述の通り、クリ一ニング済情報は、使用履歴情報格納領域 UH Iにおける MS Bから 3 つめのビットであるクリーニング済情報格納ビット C 1 bに格納されており、 C PU41は、クリーニング済情報格納ビット C 1 b = 0であるか否かを判定する

C PU41は、クリーニング済情報格納ビット C 1 b= lである場合には（ステツプ S 3 1 0 ： N o) 、ステップ S 3 14へ移行する。一方、' C PU41はクリーニング済情報格納ビット C 1 b = 0である場合には（ステップ S 3 1 0 ： Ye s) 、半導体記憶装置 10に対して既述のクリーニング済データを送信して (ステップ S 3 1 2) 、クリーニング済情報格納ビット C 1 bを 1とする。

CPU41は、インクエンドセンサ I Sの初期検查を実行する（ステップ S 3 14) 。インクエンドセンサ I Sの初期検査は、例えば、インクエンドセンサ I Sに対して、インク量が所定量以上の場合に印加する駆動電圧を印加し、インク量が所定量以上の場合に得られる振動周波数成分を有する検出信号が得られるか否かを判定することによって実施される。初期状態では、インクカートリッジ 3 1 0はインク量がフルなので、インクエンドセンサ I Sが正常に機能すれば、ィンク量が所定量以上の場合に得られる振動周波数成分を有する検出信号が得られるはずである。インクエンドセンサ I Sの初期検査を実行した後、 CPU41は、半導体記憶装置 1 0にセンサ初期検査済みの履歴が記録されているか否かを判定する（ステップ S 3 1 6) 。既述の通り、センサ初期検查済情報は、使用履歴情報格納領域 UH Iにおける MS Bから 4つ'めの'ビットであるセンサ初期検査済情報情報格納ビット S bに格納されており、 CPU 41は、センサ初期検査済情報情報格納ビット b = 0であるか否かを判定する。

CPU 41は、センサ初期検査済情報情報格納ビット S b= lである場合には

(ステップ S 3 1 6 ： No) 、ステップ S 320へ移行する。一方、 C PU41 は、センサ初期検査済情報情報格納ビット S b = 0である場合には（ステップ S 3 16 ： Y e s ) 、半導体記憶装置 1 0に対して既述のセンサ初期検査済データを送信して（ステップ S 3 1 8) 、センサ初期検査済情報情報格納ピット S bを 1とする。

C PU41は、インクエンドセンサ Γ Sによってィンクエンドが検出されるまで待機し（ステップ S 320 ： N o) 、インクェンドセンサ I Sによってィンクエンドが検出されると（ステップ S 320 ： Ye s) 、半導体記憶装置 1 0に対 ' して既述のセンサインクエンドデータを送信して（ステップ S 322) 、センサインクエンド情報格納ビット S I Eを 1とする。センサインクエンド情報格納ビットは、例えば、使用履歴情報格納領域 UH Iにおける MS Bから 5つめのビットである。

CPU41は、ドットカウントによってインクエンドと判定するまで待機し（ステップ S 324 ： No) 、ドットカウントによってインクェンドを判定すると (ステップ S 324 ： Y e s ) 、半導体記憶装置 1 0に対して既述のドットインクエンドデ一夕を送信して（ステップ S 326) 、ドットインクエンド情報格納ピット D I Eを 1として、本処理ルーチンを終了する。ドットインクエンド情報格納ビット、例えば、使用履歴情報格納領域 U H Iにおける M S Bから 6つめのビットである。

以上説明したとおり、本実施例に係る半導体記憶装置 1 0によれば、使用履歴情報格納領域 U H Iには、既存の使用履歴データ D Eよりも大きな値の使用履歴データ D Iのみが書き込まれる。したがって、インクカートリッジ 3 1 0に半導体記憶装置 1 0を備え、インクカートリッジ 3 1 0の使用に伴うイベント発生順に値が増加する使用履歴データを用いることによって、ィンクカートリッジ 3 1 0に関わる使用履歴の更新精度並びに信用精度を向上させることができる。すなわち、印刷装置 1 0 0 0から送信される使用履歴データ D Iがノイズによって、先の値よりも小さな値に変更されてしまった場合、あるいは、印刷装置 1 0 0 0 から誤って先の値よりも小さな値が送信された場合には、使用履歴情報格納領域 U H Iに対する書き込みは実行されない。この結果、半導体記憶装置 1 0を備えるインクカートリッジ 3 1 0に対して、高い信頼度の下、使用履歴情報に基づいて各種処理、管理を行うことができる。

本実施例に係る印刷装置 1 0 0 0は、インクカートリッジ 3 1 0の使用履歴に基づいて各種制御を実行している。例えば、インクカートリッジ 3 1 0に備えられている半導体記憶装置 1 0の書込試験完了履歴が確認できない場合には、印刷処理を実行することなくエラー報知を行うことによって、インクカートリッジ 3 1 0の使用履歴を書き込みできない状態での使用を回避することができる。また、インクエンド履歴に基づいて印刷処理の実行の可否の決定を行うことによって、すなわち、使用履歴情報に基づいてインクジェット式プリンタにおけるインクへッドの空撃ち発生を監視し、空撃ちによるインクへッドの損傷をより高い精度にて抑制または防止することができる。

その他の実施例：

( 1 ) 上記実施例では、印刷装置 1 0 0 0に対してインクカートリッジ 3 1 0が装着された際に、半導体記憶装置 1 0が検査済みであるか否かを判定しているが、さらに、印刷要求が発生した際に、半導体記憶装置 1 0が検査済みであるか否かの判定が行われても良い。かかる場合には、印刷処理を実行する際にも判定を行うことによって、さらに、検査済みでない半導体記憶装置 1 0に格納されている使用履歴情報を用いることに起因する、種々の印刷処理における不具合を抑制することができる。

例えば、インクカートリッジ 3 1 0に備え'られている半導体記憶装置 1 0にメモリエラーが発生している旨を報知したにもかかわらず印刷処理が再要求された場合に、あるいは、メモリエラーを報知しない構成において印刷処理が要求された場合に、 C P U 4 1は印刷実行部 4 5に対して要求された印刷処理を要求しない構成とすることによって、印刷処理における不測の不具合を抑制または回避することができる。

( 2 ) 印刷要求時には、インクエンド情報を参照し、インクエンド情報のいずれか一方、あるいは、センサインクエンド情報、もしくは、双方のインクエンド情報が、 1を示す場合には、印刷処理を実行しない構成としてもよい。本実施例に係る半導体記憶装置 1 0は、インク量情報を他に備えているが、既述の通り、デ一夕化けまたは書き込みエラーが発生するおそれがある。これに対して、本実施例における使用履歴情報格納領域 U H Iは、値が増加するデータ（情報）の書き '込みしか許容しない。したがって、インクエンド情報を参照することによって、一旦、インクエンドと判定された後に、インク量情報にエラーが発生しても、ィンクカートリッジ 3 1 0のインクエンドを正確に判定することが可能となり、空撃ちによる印刷へッド 1 0 5 0の損傷を抑制または防止することができる。

( 3 ) 上記実施例では、使用履歴情報格納領域 U H Iは、メモリアレイ 1 0 0の上位アドレスに格納されている。この他にも、使用履歴情報格納領域 U H Iは、最上位アドレスから連続する 8ビットの領域に割り当てられていてもよく、あるいは、下位アドレスに割り当てられていても良い。使用履歴情報格納領域 U H I が最上位ァドレスに割り当てられている場合には、使用履歴情報の書き換えを他の情報に優先して実行することができる。

また、使用履歴情報格納領域 U H Iに格納されるべき履歴情報は、上記実施例における履歴情報に限られない。さらに、使用履歴情報格納領域 U H Iにおける各使用履歴情報の格納順序は、例示に過ぎず、イベントの優先順位（発生順位）が変更された場合には変更され得ることはいうまでもない。例えば、クリーニング処理が実行済みであることを示すクリーニング済み履歴情報には、 1ビッ卜でなく、数ビットが割り当てられてもよい。かかる場合には、クリーニング処理の実疔回数を所定回数まで記録することができる。

また、センサエンド情報格納ビット S I Eとドットインクエンド情報格納ビット D I Eの格納順番が、前述の実施例の順番である場合には、以下のような形態とすることができる。ィンクエンドセンサによってインクェンドが検出された時点で、インクの残量が僅かであることをプリン夕が検出し、センサエンド倩報格納ビット S I Eの値'を 1とする。ここで、インクエンドセンサよりインク移動方向の下流側のィンク流路等にはィンクが未だ残っており印刷に使用可能である。この未だ使用可能なィンク残量の容量はインク流路の形状によって予め定められている。プリン夕はこの時点以降も印刷動作を許容し、ドットインクエンド算出モジュールによって、.ィンクエンドセンサがィンクェンドを検出した時点以降の ' ドットインク使用量を算出し、これが予め定められた閾値に達した時点で、ドットインクエンドに達したと判断し、ドットインクエンド情報格納ビット D I Eを 1とする。

一方、センサエンド情報格納ビット S I Eとドットインクエンド情報格納ビット D I Eのビットの格納順番が、前述の順番とは逆の順番である場合には、以下の形態とすることができる。プリンタは、ドットインクエンド算出モジュールによって、ドットインク使用量を算出し、ドットインクエンドに達した時点で、ドットインクエンド格納ビット D I Eを 1とし、算出によってドットインクエンドに達したことを検出する。ドットインクエンド算出は、例えば、印刷に使われたドット数に、 1 ドット当りのインク体積量をかけることによって行われるが、実際のインク使用量とずれが生じることがある。そこでプリン夕は、ドットインクエンドに達した時点で、ィンクが残り少ないことを検出しながらも印刷動作をいまだ許容し、これ以降、インクエンドセンサによってセンサエンドが検出された時点で、センサエンド情報格納ビットを 1とし、センサエンドに達したことを検出する。 '

( 4 ) 上記実施例では、使用履歴情報として 8ビットのデ一夕が用いられたが、図 ί 5に示すように、 1 6ビットのデータが用いられても良く、あるいは、この他にも、 2 4ビット長、 3 2ビット長といった、メモリアレイ 1 0 0の 1行のビット長の倍数のデータ長を有するデータに対しても同様に適用することができると共に、同様の効果を得ることができる。かかる場合には、さらに多くの使用履歴情報を記録することができる。なお、図 1 5は他の実施例における 1 6ビットの使用履歴情報のデータ列の一例を示す説明図である。

( 5 ) 上記実施例では、書き込みデータ D Iが既存データ D Eよりも大きな値を有する場合に、使用履歴情報格納領域 U H Iに対する書き込みを許容しているが、書き込みデータ D Iと既存データ D Eとが等しい場合に書き込みを許容しても良い。かかる場合には、少なくともメモリアレイ 1 0 0に格納されている使用履 ' 歴が過去に遡って削除されることはなく、使用履歴の消去に伴う不具合を低減または防止することができる。この場合、既存データ D Eは同値の書き込みデータ D Iによって上書きされる。

( 6 ) 上記実施例では、半導体記憶装置 1 0に対して、値が増加する特性のデー夕を格納する場合、すなわち、イベントの発生順に値が大きくなる使用履歴情報が用いられる場合について説明したが、値が低減する特性のデータを格納する場合、すなわち、イベントの発生順に値が小さくなる使用履歴情報が用いられる場合にも同様の利益を享受することができる。この場合には、インクリメントコントローラ 1 5 0に代えて、書き込みデータ D Iが既存データ D Eよりも小さな値のデータであるか否かを判定するデクリメントコントローラを備えればよい。かかる場合には、インクカートリッジ 3 1 0に装着された半導体記憶装置 1 0の使用履歴情報格納領域 U H Iには、（1 1 1 1 1 1 1 0 ) の値のデ一夕が書き込まれている。また、より多くの使用履歴情報を書き込むために、使用履歴情報は使用履歴情報格納領域 U H Iの L S Bから順次、 1ビット単位で書き込まれることが好ましい。 '

( 7 ) 上記実施例では、インクカートリッジを応用例として用いたが、この他にもトナー力一卜リッジにおいても同様の効果を得ることができる。また、プリべィドカード等の通貨相当情報を格納する媒体において適用した場合にも同様の効果を得ることができる。

( 8 ) 上記実施例では、ベリファイ処理において、 4ビットカウン夕および内部発振器 1 6 2が用いられているが、これら回路を用いることなくべリファイ処理を実行しても良い。すなわち、上記実施例では 8ビット内部レジスタ 1 5 3にラツチされている既存データ D Eと 8ビッ卜ラッチレジス夕 1 7 0にラッチされている書き込み D Iとを用いて 8ビット単位でベリフアイ処理が実行されているが、 1ビット単位で実行されても良い。かかる場合には、インクリメントコント口ーラ 1 5 0は、 4ビットカウンタ 1 5 1および 8ビット内部レジスタ 1 5 3を備える必要がない。

以上、いくつかの実施例に基づき本発明に係る半導体記憶装置、印刷記録材収容体、印刷装置、印刷装置における半導体記憶装置に対する書き込み制御方法を説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはもちろんである。

Claims

請求の範囲

1 . シーケンシャルアクセス方式の記憶装置であって、

シーケンシャルにアクセスされる不揮発性のメモリアレイであって、使用履歴情報に関するデ一夕を格納するための所定ビット単位の使用履歴情報格納領域を有するメモリアレイと、

データを入出力するための入出力部と、

前記入出力部を介して入力された、前記使用履歴情報格納領域に対する前記所定ピッ卜単位の書き込みデータの値が、前記使用履歴情報格納領域に格納されている前記所定ビッ卜単位の前記使用履歴情報のデ一夕の値よりも大きな値であるか否かを判定する判定部と、

前記メモリアレイに対して前記所定ビット単位にて書き込みを実行するための書込手段と、

前記書き込みデータの値が前記使用履歴情報格納領域に格納されている前記使用履歴情報のデータ値よりも大きな値である場合には、前記書込手段によって、前記メモリアレイにおける前記使用履歴情報格納領域に対する前記書き込みデ一夕の書き込みを実行させる制御手段と

を備える記憶装置。

2 . 請求の範囲 1に記載の記憶装置において、

前記使用履歴情報格納領域には、使用時期の早い履歴順に上位ビッ卜から使用履歴情報が格納されている記憶装置。

3 . シーケンシャルアクセス方式の記憶装置であって、

シーケンシャルにアクセスされる不揮発性のメモリアレイであって、使用履歴情報に関するデータを格納するための所定ビット単位の使用履歴情報格納領域を有するメモリアレイと、

データを入出力するための入出力部と、前記入出力部を介して入力された、前記使用履歴情報格納領域に対する前記所定ビット単位の書き込みデ一夕の値が、前記使用履歴情報格納領域に格納されている前記所定ビッ卜単位の前記使用履歴情報のデ一夕の値よりも小さな値であるか否かを判定する判定部と、

前記書き込みデータの値が前記使用履歴情'報格納領域に格納されている前記使用履歴情報のデータ値よりも小さな値である場合には、前記書込手段によって、前記メモリアレイにおける前記使用履歴情報格納領域に対する前記書き込みデー夕の書き込みを実行させる制御手段と

を備える記憶装置。

4 . 請求の範囲 3に記載の記憶装置において、

前記使用履歴情報格納領域には、使用時期の早い履歴順に下位ビットから使用履歴情報が格納されている記憶装置。

5 . 請求の範囲 1から 4のいずれかに記載の記憶装置において、

前記メモリアレイは、前記ァドレスによって特定されると共にビットデ一夕を格納するための記憶セルを複数有し、前記使用履歴情報格納領域は、.前記複数の記憶セルのうち前記使用履歴情報のビット数に応じた数の記憶セルによって構成される記憶装置。

6 . 請求の範囲 5に記載の記憶装置において、

前記使用履歴情報格納領域はさらに、前記メモリアレイにおける先頭の記憶セルから連続する、前記使用履歴情報のビット数に応じた数の記憶セルによって形成される、記憶装置。

7 . 請求の範囲 1から 5のいずれかに記載の記憶装置において、

前記メモリアレイは、前記使用履歴情報格納領域を上位アドレスに有する、記憶装置。

8 . 請求の範囲 7に記載の記憶装置において、

前記メモリアレイは、前記使用履歴情報格納領域を最上位ァドレスを含む上位アドレスに有する、記憶装置。

9 . 印刷記録材を収容する印刷記録材収容体であつて、

請求の範囲 1、 2および 5から 8のいずれかに記載の記憶装置と、

前記印刷記録材を収容する印刷記録材収容部とを備える印刷記録材収容体。

1 0 . 請求の範囲 9に記載の印刷記録材収'容体において、

前記記憶装置における、前記使用履歴情報格納領域には、少なくとも、その先頭アドレスから連続する 3アドレスに、前記記憶装置の検査履歴、前記印刷記録材収容体の使用履歴、前記印刷記録材が所定量未満であることを示すインクェンド情報が格納される印刷記録材収容体。

1 1 . 印刷記録材を収容する印刷記録材収容体であって、

請求の範囲 3から 8のいずれかに記載の記憶装置と、

1 2 . 請求の範囲 1 1記載の印刷記録材収容体において、

前記記憶装置における、前記使用履歴情報格納領域には、少なくとも、その末尾アドレスまで連続する 3アドレスに、前記記憶装置の検査履歴、前記印刷記録材収容体の使用履歴、前記印刷記録材が所定量未満であることを示すィンクェン ' ド情報が格納される印刷記録材収容体。

1 3 . 印刷記録材収容体に関する使用履歴情報として少なくとも記憶装置の検查履歴、印刷記録材収容体の使用履歴、クリーニング履歴、インクエンド履歴が格納されており、使用履歴情報として既存のデータの値よりも大きな値のデータのみを記録する記憶装置を備える印刷記録材収容体が着脱可能に装着される印刷装置であって、

使用履歴情報に関連するイベントの発生を検出するイベント検出手段と、検出したイベントに対応する使用履歴情報であって、予め定められたイベント発生順序に従って値が増加する使用履歴情報を取得する使用履歴情報取得手段と前記取得した使用履歴情報を、前記印刷記録材収容体に対して送信する送信手段とを備える印刷装置。

1 4 . 印刷記録材収容体に関する使用履歴情報として少なくとも記憶装置の検査履歴、印刷記録材収容体の使用履歴、クリーニング履歴、インクエンド履歴が格納されており、使用履歴情報として既存の'データの値よりも小さな値のデータのみを記録する記憶装置を備える印刷記録材収容体が着脱可能に装着される印刷装置であって、

使用履歴情報に関連するイベントの発生を検出するイベント検出手段と、検出したイベントに対応する使用履歴情報であって、予め定められたィベント発生順序に従って値が減少する使用履歴情報を取得する使用履歴情報取得手段と前記取得した使用履歴情報を、前記印刷記録材収容体に対して送信する送信手段とを備える印刷装置。.

1 5 . 請求の範囲 1 3または 1 4に記載の印刷装置において、

前記使用履歴情報取得手段は、前記使用履歴情報を前記記憶装置から取得し、前記印刷装置はさらに、

印刷要求を受け取る印刷要求受け取り手段と、

前記記憶装置の検查履歴が検査済みであることを示さない場合には、前記受け取った印刷処理を実行しない印刷実行部とを備える印刷装置。

1 6 . 請求の範囲 1 5に記載の印刷装置において、

前記記憶装置の検査履歴が検査済みであることを示す場合であって、印刷記録材収容体の使用履歴が使用済みであることを示さない場合には、前記送信手段は、前記記憶装置に対して使用済みの履歴情報の書き込みを要求を送信する印刷装置。

1 7 . 印刷記録材収容体に備えられ、印刷記録材収容体に関する使用履歴情報として少なくとも記憶装置の検査履歴、印刷記録材収容体の使用履歴、クリ一二ング履歴、インクエンド履歴が格納されており、使用履歴情報として既存のデー夕の値よりも大きな値のデータのみを記録する記憶装置に対する使用履歴情報の書き込み制御方法であって、

使用履歴情報に関連するイベントの発生を検出し、

検出したイベントに対応する使用履歴デ一であって、予め定められたィベント発生順序に従って値が増加する使用履歴情報を取得し、

前記取得した使用履歴情報を、前記印刷記録材収容体に対して送信する方法。