JP2013051017A - 記憶装置及び印刷装置 - Google Patents

Abstract

【課題】効率的なメモリーアクセスができる記憶装置及び印刷装置等を提供すること。
【解決手段】記憶装置１００は、バスＢＳを介して接続されるホスト装置４００との通信処理を行う制御部１１０と、ホスト装置４００からのデータがシーケンシャルに書き込まれる記憶部１２０と、記憶部１２０のアクセス制御を行う記憶制御部１３０と、クロック信号が入力されるクロック端子ＴＣＫと、データ信号が入力されるデータ端子ＴＤＡと、リセット信号が入力されるリセット端子ＴＲＳＴとを含む。制御部１１０は、クロック信号及びリセット信号の電圧レベルに基づいて、記憶部１２０に対するアクセスを制御するモードであるアクセス制御モードが通常モードであるか、或いはスキップモードであるかを判断する。記憶制御部１３０は、アクセス制御モードがスキップモードである場合には、スキップアドレスを開始アドレスとして記憶部１２０のアクセス制御を行う。
【選択図】図１

Description

本発明は、記憶装置及び印刷装置等に関する。

印刷装置において、印刷材の残量又は消費量などの情報を記憶するためにシーケンシャルアクセス型の半導体記憶装置（例えばＥＥＰＲＯＭなど）が用いられている。例えば、特許文献１には、印刷装置のインク残量等のデータをシーケンシャルアクセス型の半導体記憶装置に記憶する手法が開示されている。

しかしながらシーケンシャルアクセスメモリーは、常に先頭アドレスから順番にデータを読み書きするため、アクセスするアドレスによっては通信時間が長くなるなどの問題がある。

特開２００７−１９３４１７号公報

本発明の幾つかの態様によれば、効率的なメモリーアクセスができる記憶装置及び印刷装置等を提供できる。

本発明の一態様は、バスを介して接続されるホスト装置との通信処理を行う制御部と、前記ホスト装置からのデータがシーケンシャルに書き込まれる記憶部と、前記記憶部のアクセス制御を行う記憶制御部と、前記ホスト装置からのクロック信号が入力されるクロック端子と、前記ホスト装置からのデータ信号が入力されるデータ端子と、前記ホスト装置からのリセット信号が入力されるリセット端子とを含み、前記制御部は、前記クロック信号及び前記リセット信号の電圧レベルに基づいて、前記記憶部に対するアクセスを制御するモードであるアクセス制御モードが、通常モードであるか、或いはスキップモードであるかを判断し、前記記憶制御部は、前記アクセス制御モードが前記通常モードである場合には、先頭アドレスを開始アドレスとして前記記憶部のアクセス制御を行い、前記アクセス制御モードが前記スキップモードである場合には、スキップアドレスを前記開始アドレスとして前記記憶部のアクセス制御を行う記憶装置に関係する。

本発明の一態様によれば、スキップモードによるアクセス制御を行うことで記憶部の先頭アドレスからではなく途中のアドレスからデータを書き込み又は読み出すことができる。こうすることで、アクセスする必要のないアドレスをスキップすることができるから、データの書き込み又は読み出しの時間を短縮することができる。また、書き込みが必要なアドレスに限定して書き込み処理を行うことができるから、誤ったデータの書き込みを低減することなどができる。その結果、効率的なメモリーアクセスができ、さらに信頼性の高い記憶装置を実現することなどが可能になる。

また本発明の一態様では、前記制御部は、前記アクセス制御モードが前記スキップモードである場合には、所定の期間において前記データ信号の信号パルス数をカウントし、前記信号パルス数のカウント結果に基づいて前記スキップアドレスを設定してもよい。

このようにすれば、制御部は、所定の期間においてホスト装置からのデータ信号の信号パルス数をカウントすることでスキップアドレスを設定して、アクセスする必要のないアドレスをスキップすることができる。

また本発明の一態様では、前記制御部は、前記クロック信号が第１の電圧レベルである期間に前記リセット信号が非アクティブレベルからアクティブレベルに変化した場合に、前記アクセス制御モードは前記スキップモードであると判断してもよい。

このようにすれば、制御部は、ホスト装置からのクロック信号及びリセット信号に基づいて、アクセス制御モードをスキップモードに設定することができる。

また本発明の一態様では、前記制御部は、前記クロック信号が前記第１の電圧レベルと異なる第２の電圧レベルである期間に前記リセット信号がアクティブレベルから非アクティブレベルに変化した場合に、前記ホスト装置との通信開始タイミングであると判断してもよい。

このようにすれば、制御部は、ホスト装置からのクロック信号及びリセット信号に基づいて、ホスト装置との通信を開始することができる。

また本発明の一態様では、前記制御部は、前記ホスト装置との前記通信開始タイミングの後に、前記ホスト装置からの書き込みコマンドを受信し、前記書き込みコマンドの受信後に、前記クロック信号が前記第１の電圧レベルである期間に前記リセット信号が非アクティブレベルからアクティブレベルに変化した場合には、前記スキップモードにより前記記憶部に対する書き込み制御を行い、前記制御部は、前記ホスト装置との前記通信開始タイミングの後に、前記ホスト装置からの読み出しコマンドを受信し、前記読み出しコマンドの受信後に、前記クロック信号が前記第１の電圧レベルである期間に前記リセット信号が非アクティブレベルからアクティブレベルに変化した場合には、前記スキップモードにより前記記憶部に対する読み出し制御を行ってもよい。

このようにすれば、記憶装置は、アクセスする必要のないアドレスをスキップしてデータの書き込み又は読み出しを行うことができるから、データの書き込み又は読み出しの時間を短縮することができる。

また本発明の一態様では、前記記憶部は、当該記憶装置が設けられる印刷材供給ユニットのインク量情報を前記記憶部の第１の記憶領域に記憶し、前記印刷材供給ユニットの性能情報を、前記第１の記憶領域よりもシーケンシャルアクセスにおける後のアドレスを有する第２の記憶領域に記憶し、前記記憶制御部は、前記スキップモードにより前記第２の記憶領域にアクセスして前記性能情報を読み出してもよい。

このようにすれば、スキップモードを用いることで、第１の記憶領域をスキップして第２の記憶領域に記憶された性能情報を読み出すことができるから、読み出し時間を短縮することができる。

また本発明の一態様では、前記記憶部は、前記印刷材供給ユニットの使用履歴情報を、前記第２の記憶領域よりもシーケンシャルアクセスにおける後のアドレスを有する第３の記憶領域に記憶し、前記記憶制御部は、前記スキップモードにより前記第３の記憶領域にアクセスして前記使用履歴情報を読み出してもよい。

このようにすれば、スキップモードを用いることで、第１、第２の記憶領域をスキップして第３の記憶領域に記憶された使用履歴情報を読み出すことができるから、読み出し時間を短縮することができる。

また本発明の一態様では、前記制御部は、前記クロック信号及び前記リセット信号の電圧レベルに基づいて前記アクセス制御モードを判断するモード判断部と、前記モード判断部の判断結果に基づいて前記記憶部のアドレスを生成するアドレス生成部とを有してもよい。

このようにすれば、モード判断部がクロック信号及びリセット信号の電圧レベルに基づいてアクセス制御モードをスキップモードに設定し、アドレス生成部がスキップアドレスを開始アドレスとして記憶部のアドレスを生成することができる。

本発明の他の態様は、上記いずれかに記載の記憶装置と、前記記憶装置が設けられる印刷材供給ユニットと、印刷制御を行う前記ホスト装置とを含む印刷装置に関係する。

本発明の他の態様によれば、スキップモードを用いることでアクセスする必要のないアドレスをスキップすることができるから、データの書き込み又は読み出しの時間を短縮することができる。また、書き込みが必要なアドレスに限定して書き込み処理を行うことができるから、誤ったデータの書き込みを低減することなどができる。その結果、効率的で信頼性の高い印刷装置を実現することなどが可能になる。

また本発明の他の態様では、前記ホスト装置は、前記クロック信号及び前記リセット信号の電圧レベルを設定することで、前記記憶装置の前記アクセス制御モードを前記通常モード又は前記スキップモードに設定し、前記アクセス制御モードを前記スキップモードに設定した場合には、前記所定の期間において前記データ信号の信号パルスを前記記憶装置に対して出力し、前記記憶装置は、前記所定の期間において前記データ信号の信号パルス数をカウントし、前記信号パルス数のカウント結果に基づいて前記スキップアドレスを設定してもよい。

このようにすれば、ホスト装置は、記憶装置のアクセス制御モードをスキップモードに設定し、所定の期間においてデータ信号の信号パルスを記憶装置に対して出力することで、スキップアドレスを設定することできる。

また本発明の他の態様では、前記ホスト装置は、通常動作時においてインク量情報を前記記憶装置から読み出し、又は前記記憶装置に前記インク量情報を書き込む場合には、前記記憶装置の前記アクセス制御モードを前記通常モードに設定し、通常動作時において使用履歴情報を前記記憶装置から読み出し、又は前記記憶装置に前記使用履歴情報を書き込む場合には、前記記憶装置の前記アクセス制御モードを前記スキップモードに設定してもよい。

このようにすれば、ホスト装置は、通常動作時において使用履歴情報を読み出し又は書き込む場合には、スキップモードを用いることでアクセスする必要のないアドレスをスキップすることができるから、データの書き込み又は読み出しの時間を短縮することができる。

また本発明の他の態様では、前記ホスト装置は、検査時において製造情報を前記記憶装置から読み出す場合には、前記記憶装置の前記アクセス制御モードを前記スキップモードに設定してもよい。

このようにすれば、ホスト装置は、検査時において製造情報を読み出す場合には、スキップモードを用いることでアクセスする必要のないアドレスをスキップすることができるから、データの書き込み又は読み出しの時間を短縮することができる。

記憶装置及び印刷装置の基本的な構成例。 通常モードにより書き込みデータを受信する場合のタイミングチャートの一例。 スキップモードにより書き込みデータを受信する場合のタイミングチャートの第１の例。 スキップモードにより書き込みデータを受信する場合のタイミングチャートの第２の例。 スキップモードによる書き込み処理の制御を説明するフローチャート。 通常モード及びスキップモードによる記憶部へのアクセスの一例。 印刷装置の構成例。 印刷材供給ユニットの詳細な構成例。 図９（Ａ）、図９（Ｂ）は、記憶装置が設けられた回路基板の詳細な構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．記憶装置
図１に本実施形態の記憶装置１００の基本的な構成例を示す。本実施形態の記憶装置１００は、制御部１１０、記憶部１２０、記憶制御部１３０を含む。なお、本実施形態の記憶装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

複数の記憶装置１００−１〜１００−ｎ（ｎは２以上の整数）は、バスＢＳを介してホスト装置４００と接続される。バスＢＳは、例えば図１に示すように、クロック信号線ＳＣＫ、データ信号線ＳＤＡ、リセット信号線ＸＲＳＴを含む。クロック信号線ＳＣＫを介して、ホスト装置４００は、複数の記憶装置１００−１〜１００−ｎに対してクロック信号を供給する。また、データ信号線ＳＤＡを介して、ホスト装置４００と各記憶装置１００との間でデータ等のやり取りが行われる。また、リセット信号線ＸＲＳＴを介して、ホスト装置４００は、複数の記憶装置１００−１〜１００−ｎに対してリセット信号を出力する。

記憶装置１００−１〜１００−ｎは各々ＩＤ情報を有し、ホスト装置４００は、このＩＤ情報を指定することで、記憶装置１００−１〜１００−ｎのうちの１つの記憶装置に対してコマンドやデータを送信することができる。例えば図１では、第１の記憶装置１００−１のＩＤ情報はＩＤ＝１であり、第２の記憶装置１００−２のＩＤ情報はＩＤ＝２である。

記憶装置１００は、クロック端子ＴＣＫ、データ端子ＴＤＡ及びリセット端子ＴＲＳＴを含む。クロック端子ＴＣＫにはホスト装置４００からのクロック信号が入力され、データ端子ＴＤＡにはホスト装置４００からのデータ信号が入力され、ホスト装置４００からのリセット信号が入力される。

制御部１１０は、バスＢＳを介して接続されるホスト装置４００との通信処理を行う。具体的には、例えば図１に示すように、ホスト装置４００からのクロック信号及びリセット信号に基づいて、データ信号線ＳＤＡを介してホスト装置４００から送信されるコマンドや書き込みデータなどを受信し、またデータ信号線ＳＤＡを介してホスト装置４００に対して記憶部１２０から読み出されたデータなどを送信する。

記憶部１２０は、例えばＥＥＰＲＯＭや強誘電体メモリーなどの不揮発性メモリー装置であって、ホスト装置４００からのデータがシーケンシャルに書き込まれる。記憶制御部１３０は、記憶部１２０のアクセス制御を行う。後述するように、このアクセス制御はアクセス制御モードが通常モードであるか、或いはスキップモードであるかによって異なる。

制御部１１０は、例えばＩＤコンパレーターＩＤ＿ＣＯＭＰ、Ｉ／ＯコントローラーＩ／Ｏ＿ＣＮＴＬ、オペレーションコードデコーダーＯＰＣＤＥＣ、アドレス生成部ＡＤＤＲ＿ＧＥＮ、モード判断部ＭＯＤＥ＿ＤＣＳを含む。ＩＤコンパレーターＩＤ＿ＣＯＭＰは、ホスト装置４００から送信されたＩＤ情報が自分自身のＩＤ情報と一致するか否かを比較する。一致する場合には、オペレーションコードデコーダーＯＰＣＤＥＣに対してイネーブル信号を出力し、オペレーションコードデコーダーＯＰＣＤＥＣはホスト装置４００から送信されたコマンド（オペレーションコード）をデコードする。一方、ホスト装置４００から送信されたＩＤ情報が自分自身のＩＤ情報と一致しない場合には、送信されたコマンドは無視される。

ホスト装置４００から送信されたコマンドが書き込みコマンドである場合には、Ｉ／ＯコントローラーＩ／Ｏ＿ＣＮＴＬは、ホスト装置４００からの書き込みデータを受信し、受信した書き込みデータｄａｔａを記憶制御部１３０に出力する。記憶制御部１３０は、オペレーションコードデコーダーＯＰＣＤＥＣからの書き込み命令ｗｒに基づいて、メモリーデータｍ＿ｄａｔａを記憶部１２０に書き込む。この書き込む際のアドレス情報ａｄｄｒは、ホスト装置４００からのクロック信号に基づいてアドレス生成部ＡＤＤＲ＿ＧＥＮにより生成される。

モード判断部ＭＯＤＥ＿ＤＣＳは、クロック信号及びリセット信号の電圧レベルに基づいて、記憶部１２０に対するアクセスを制御するモードであるアクセス制御モードが通常モードであるか、或いはスキップモードであるかを判断する。そしてアクセス制御モードがスキップモードである場合には、制御部１１０はスキップアドレスを開始アドレスとして記憶部１２０のアクセス制御を行う。

具体的には、アドレス生成部ＡＤＤＲ＿ＧＥＮ（広義には制御部１１０）は、アクセス制御モードがスキップモードである場合には、所定の期間においてデータ信号の信号パルス数をカウントし、信号パルス数のカウント結果に基づいてスキップアドレスを設定する。そしてスキップアドレスを開始アドレス（スタートアドレス）として、シーケンシャルなアドレス情報ａｄｄｒを生成する。このようにすることで、制御部１１０は、スキップアドレスを開始アドレスとして、即ち１又は複数のアドレスをスキップしてデータを書き込むことができる。ここで所定の期間とは、例えばクロック信号及びリセット信号の電圧レベルに基づいて設定される期間である。

一方、アクセス制御モードが通常モードである場合には、モード判断部ＭＯＤＥ＿ＤＣＳ（広義には制御部１１０）は、先頭アドレスを開始アドレス（スタートアドレス）としてシーケンシャルなアドレス情報ａｄｄｒを生成する。このようにすることで、制御部１１０は、記憶部１２０の先頭アドレスからシーケンシャルにデータを書き込むことができる。

ホスト装置４００から送信されたコマンドが読み出しコマンドである場合には、記憶制御部１３０は、オペレーションコードデコーダーＯＰＣＤＥＣからの読み出し命令ｒｄに基づいて、記憶部１２０からメモリーデータｍ＿ｄａｔａを読み出す。この読み出す際のアドレス情報ａｄｄｒもホスト装置４００からのクロック信号に基づいてアドレス生成部ＡＤＤＲ＿ＧＥＮにより生成される。

読み出し処理についても書き込み処理の場合と同様に、アクセス制御モードがスキップモードである場合には、制御部１１０はスキップアドレスを開始アドレスとして記憶部１２０のアクセス制御を行う。即ち、制御部１１０は、１又は複数のアドレスをスキップして記憶部１２０からデータを読み出すことができる。一方、アクセス制御モードが通常モードである場合には、記憶部１２０の先頭アドレスからシーケンシャルにデータを読み出すことができる。

アクセス制御モードが通常モードであるか、或いはスキップモードであるかの判断は次のようにして実行される。モード判断部ＭＯＤＥ＿ＤＣＳ（広義には制御部１１０）は、クロック信号が第１の電圧レベル（高電位レベル、Ｈレベル）である期間にリセット信号が非アクティブレベルからアクティブレベルに変化した場合に、アクセス制御モードはスキップモードであると判断する。一方、クロック信号が第１の電圧レベル（Ｈレベル）である期間にリセット信号が非アクティブレベルを保持する場合には、アクセス制御モードは通常モードであると判断する。

なお、クロック信号が第１の電圧レベルと異なる第２の電圧レベル（低電位レベル、Ｌレベル）である期間にリセット信号が非アクティブレベルからアクティブレベルに変化した場合には、記憶装置１００はリセット状態に設定される。また、クロック信号が第２の電圧レベル（Ｌレベル）である期間にリセット信号がアクティブレベルから非アクティブレベルに変化した場合には、制御部１１０は、ホスト装置４００との通信開始タイミングであると判断する。

なお、第１の電圧レベルが低電位レベルであり、第２の電圧レベルが高電位レベルであってもよい。

ホスト装置４００は、通信処理部４１０、ホスト制御部４２０、クロック端子ＨＣＫ、データ端子ＨＤＡ、リセット端子ＨＲＳＴを含む。通信処理部４１０は、バスＢＳを介して接続される複数の記憶装置１００−１〜１００−ｎとの通信処理を行う。ホスト制御部４２０は、通信処理部４１０を制御する。

本実施形態の記憶装置１００によれば、スキップモードを用いることで記憶部１２０の先頭アドレスからではなく途中のアドレスからデータを書き込み又は読み出すことができる。こうすることで、アクセスする必要のないアドレスをスキップすることができるから、データの書き込み又は読み出しの時間を短縮することができる。また、書き込みが必要なアドレスに限定して書き込み処理を行うことができるから、誤ったデータの書き込みを低減することができる。その結果、効率的で信頼性の高い印刷装置を実現することなどが可能になる。

図２は、記憶装置１００が通常モードにより書き込みデータを受信する場合のタイミングチャートの一例である。図２には、リセット信号ＸＲＳＴ、クロック信号ＳＣＫ、データ信号ＳＤＡのタイミングを示す。ここではリセット信号ＸＲＳＴがＬレベルである場合をアクティブレベルとし、Ｈレベルである場合を非アクティブレベルとする。

図２では、例としてＩＤ情報及びコマンドをそれぞれ４ビットで構成し、１アドレスに書き込まれるデータを１６ビットで構成するが、これ以外のビット数で構成してもよい。また、パリティチェックのためのパリティビットを付加してもよい。

通信処理の開始に先立って、リセット信号ＸＲＳＴは、クロック信号ＳＣＫがＬレベル（広義には第２の電圧レベル）である期間にアクティブレベル（Ｌレベル）から非アクティブレベル（Ｈレベル）に変化する（図２のＢ１）。制御部１１０は、このリセット信号ＸＲＳＴの変化するタイミングを通信開始タイミングと判断する。

制御部１１０は、通信開始タイミングを認識した後、クロック信号ＳＣＫに同期してホスト装置４００から送られるデータ信号ＳＤＡを受信する。具体的には、制御部１１０は始めにＩＤ情報ＩＤ０〜ＩＤ３及びコマンドＣＭ０〜ＣＭ３を受信する。そしてＩＤコンパレーターＩＤ＿ＣＯＭＰは、ホスト装置４００から送信されたＩＤ情報が自分自身のＩＤ情報と一致するか否かを比較する。一致する場合には、オペレーションコードデコーダーＯＰＣＤＥＣはホスト装置４００から送信されたコマンド（オペレーションコード）をデコードする。一方、ホスト装置４００から送信されたＩＤ情報が自分自身のＩＤ情報と一致しない場合には、送信されたコマンドは無視される。

コマンドが書き込みコマンドである場合には、Ｉ／ＯコントローラーＩ／Ｏ＿ＣＮＴＬは、書き込みデータを受信し、受信した書き込みデータを記憶制御部１３０に出力する。記憶制御部１３０は、アドレス生成部ＡＤＤＲ＿ＧＥＮにより生成されたアドレス情報に基づいて、書き込みデータを記憶部１２０の先頭アドレスＡ０からシーケンシャルに書き込む。即ち、最初のデータＤ０〜Ｄ１５は先頭アドレスＡ０に書き込まれ、２番目のデータＤ０〜Ｄ１５はアドレスＡ１に書き込まれ、そして３番目以降のデータはアドレスＡ２〜Ａｐ（ｐは３以上の整数）にそれぞれ書き込まれる。

ホスト装置４００は、全てのデータの送信が終了した後に、クロック信号ＳＣＫがＬレベルである期間にリセット信号ＸＲＳＴを非アクティブレベル（Ｈレベル）からアクティブレベル（Ｌレベル）に変化させる（図２のＢ２）。このリセット信号ＸＲＳＴの変化により、記憶装置１００はリセット状態に設定される。

図２に示すように、通信処理の開始（Ｂ１）から終了（Ｂ２）までの期間において、リセット信号ＸＲＳＴは非アクティブレベル（Ｈレベル）を保持している。即ち、クロック信号ＳＣＫがＨレベルである期間にリセット信号ＸＲＳＴが非アクティブレベル（Ｈレベル）を保持している。従って、通信処理の開始から終了までの期間において、モード判断部ＭＯＤＥ＿ＤＣＳはアクセス制御モードは一貫して通常モードであると判断する。

図３は、記憶装置１００がスキップモードにより書き込みデータを受信する場合のタイミングチャートの第１の例である。上述した図２と同様に、リセット信号ＸＲＳＴ、クロック信号ＳＣＫ、データ信号ＳＤＡのタイミングを示し、リセット信号ＸＲＳＴがＬレベルである場合をアクティブレベルとし、Ｈレベルである場合を非アクティブレベルとする。

通信処理の開始に先立って、リセット信号ＸＲＳＴは、クロック信号ＳＣＫがＬレベルである期間にアクティブレベル（Ｌレベル）から非アクティブレベル（Ｈレベル）に変化する（図３のＣ１）。制御部１１０は、このリセット信号ＸＲＳＴの変化するタイミングを通信開始タイミングと判断する。

制御部１１０は、通信開始タイミングを認識した後、クロック信号ＳＣＫに同期してホスト装置４００から送られるデータ信号ＳＤＡを受信する。具体的には、制御部１１０はＩＤ情報ＩＤ０〜ＩＤ３及びコマンドＣＭ０〜ＣＭ３を受信する。そしてＩＤコンパレーターＩＤ＿ＣＯＭＰは、ホスト装置４００から送信されたＩＤ情報が自分自身のＩＤ情報と一致するか否かを比較する。一致する場合には、オペレーションコードデコーダーＯＰＣＤＥＣはホスト装置４００から送信されたコマンド（オペレーションコード）をデコードする。一方、ホスト装置４００から送信されたＩＤ情報が自分自身のＩＤ情報と一致しない場合には、送信されたコマンドは無視される。

ホスト装置４００は、ＩＤ情報と書き込みコマンドとを送信した後、クロック信号ＳＣＫをＨレベル（広義には第１の電圧レベル）に設定し、次にリセット信号ＸＲＳＴを非アクティブレベル（Ｈレベル）からアクティブレベル（Ｌレベル）に変化させる（図３のＣ２）。制御部１１０（具体的にはモード判断部ＭＯＤＥ＿ＤＣＳ）は、このリセット信号ＸＲＳＴの変化により、アクセス制御モードはスキップモードであると判断する。

アドレス生成部ＡＤＤＲ＿ＧＥＮは、アクセス制御モードがスキップモードである場合には、リセット信号ＸＲＳＴがアクティブレベルである期間（広義には所定の期間）においてデータ信号ＳＤＡの信号パルス数をカウントし、信号パルス数のカウント結果に基づいてスキップアドレスを設定する。例えば図３では、Ｃ４、Ｃ５、Ｃ６に示す３つの信号パルスをカウントし、カウント値＝３に基づいてスキップアドレスをＡ３に設定する。即ち、先頭から３つのアドレスＡ０、Ａ１、Ａ２をスキップして、Ａ３からシーケンシャルにデータを書き込むように設定する。

ホスト装置４００は、データ信号ＳＤＡの１又は複数（図３では３つ）の信号パルスを送信した後、リセット信号ＸＲＳＴを非アクティブレベル（Ｈレベル）に戻す（図３のＣ３）。次にクロック信号ＳＣＫをＬレベルに戻した後、クロック信号ＳＣＫに同期させて書き込みデータを送信する。

記憶装置１００のＩ／ＯコントローラーＩ／Ｏ＿ＣＮＴＬは、書き込みデータを受信し、受信した書き込みデータを記憶制御部１３０に出力する。記憶制御部１３０は、アドレス生成部ＡＤＤＲ＿ＧＥＮにより生成されたアドレス情報に基づいて、書き込みデータをスキップアドレスＡ３からシーケンシャルに書き込む。例えば、最初のデータＤ０〜Ｄ１５はアドレスＡ３に書き込まれ、２番目のデータＤ０〜Ｄ１５はアドレスＡ４に書き込まれ、そして３番目のデータＤ０〜Ｄ１５はアドレスＡ５に書き込まれる。

図４は、記憶装置１００がスキップモードにより書き込みデータを受信する場合のタイミングチャートの第２の例である。

通信処理の開始に先立って、リセット信号ＸＲＳＴは、クロック信号ＳＣＫがＬレベルである期間にアクティブレベル（Ｌレベル）から非アクティブレベル（Ｈレベル）に変化する（図４のＥ１）。制御部１１０は、このリセット信号ＸＲＳＴの変化するタイミングを通信開始タイミングと判断する。

制御部１１０は、通信開始タイミングを認識した後、クロック信号ＳＣＫに同期してホスト装置４００から送られるデータ信号ＳＤＡを受信する。具体的には、制御部１１０はＩＤ情報ＩＤ０〜ＩＤ３及びコマンドＣＭ０〜ＣＭ３を受信する。そしてＩＤコンパレーターＩＤ＿ＣＯＭＰは、ホスト装置４００から送信されたＩＤ情報が自分自身のＩＤ情報と一致するか否かを比較する。一致する場合には、オペレーションコードデコーダーＯＰＣＤＥＣはホスト装置４００から送信されたコマンド（オペレーションコード）をデコードする。一方、ホスト装置４００から送信されたＩＤ情報が自分自身のＩＤ情報と一致しない場合には、送信されたコマンドは無視される。

ホスト装置４００は、ＩＤ情報とコマンドとを送信した後、続けて書き込みデータの送信を開始する。そして書き込みデータの送信途中に、例えば図４に示すようにアドレスＡ１に書き込まれるデータＤ０〜Ｄ１５の送信後にクロック信号ＳＣＫをＨレベルに設定し、次にリセット信号ＸＲＳＴを非アクティブレベル（Ｈレベル）からアクティブレベル（Ｌレベル）に変化させる（図４のＥ２）。制御部１１０（具体的にはモード判断部ＭＯＤＥ＿ＤＣＳ）は、このリセット信号ＸＲＳＴの変化により、アクセス制御モードはスキップモードであると判断する。

アドレス生成部ＡＤＤＲ＿ＧＥＮは、アクセス制御モードがスキップモードである場合には、リセット信号ＸＲＳＴがアクティブレベルである期間（広義には所定の期間）においてデータ信号ＳＤＡの信号パルス数をカウントし、信号パルス数のカウント結果に基づいてスキップアドレスを設定する。例えば図４では、Ｅ４、Ｅ５、Ｅ６に示す３つの信号パルスをカウントし、カウント値＝３に基づいてスキップアドレスをＡ５に設定する。即ち、３つのアドレスＡ２、Ａ３、Ａ４をスキップして、Ａ５からシーケンシャルにデータを書き込むように設定する。

ホスト装置４００は、データ信号ＳＤＡの１又は複数（図４では３つ）の信号パルスを送信した後、リセット信号ＸＲＳＴを非アクティブレベル（Ｈレベル）に戻す（図４のＥ３）。次にクロック信号ＳＣＫをＬレベルに戻した後、クロック信号ＳＣＫに同期させて再び書き込みデータを送信する。

こうすることで、記憶装置１００は、最初に受信したデータＤ０〜Ｄ１５を先頭アドレスＡ０に書き込み、２番目に受信したデータＤ０〜Ｄ１５をアドレスＡ２に書き込み、３番目以降に受信したデータをアドレスＡ５からシーケンシャルに書き込むことができる。

上述した図２、図３、図４では、書き込みデータを受信する場合について説明したが、記憶部１２０からデータを読み出してホスト装置４００に送信する場合にも、スキップモードを用いることができる。読み出し処理の場合には、図２、図３、図４においてコマンドＣＭ０〜ＣＭ３は読み出しコマンドになり、データＤ０〜Ｄ１５は記憶部１２０の各アドレスから読み出されたデータになる。

このように本実施形態の記憶装置１００によれば、スキップモードを用いることで記憶部１２０の先頭アドレスではなく途中のアドレスからシーケンシャルにアクセスすることができる。或いは、先頭アドレスからシーケンシャルにアクセスし、途中でスキップして再びシーケンシャルにアクセスすることができる。こうすることで、アクセスする必要のないアドレスをスキップすることができるから、データの書き込み又は読み出しの時間を短縮することができる。また、書き込みが必要なアドレスに限定して書き込み処理を行うことができるから、誤ったデータの書き込みを低減することができる。

図５は、スキップモードによる書き込み処理の制御を説明するフローチャートである。図５に示すフローは、記憶装置１００の制御部１１０及び記憶制御部１３０により実行される。

ステップＳ１では、制御部１１０が、通信開始タイミングを認識した後、クロック信号ＳＣＫに同期してホスト装置４００から送られるＩＤ情報及び書き込みコマンドを受信する。

ステップＳ２では、アドレス生成部ＡＤＤＲ＿ＧＥＮがアドレスレジスターＡＲＥＧに先頭アドレスＡ０のアドレス値をセットする。このアドレスレジスターＡＲＥＧは、アドレス生成部ＡＤＤＲ＿ＧＥＮに設けられる。

ステップＳ３では、モード判断部ＭＯＤＥ＿ＤＣＳが、リセット信号ＸＲＳＴ及びクロック信号ＳＣＫの電圧レベルに基づいて、アクセス制御モードがスキップモードであるか否かを判断する。具体的には、クロック信号がＨレベルである期間にリセット信号が非アクティブレベルからアクティブレベルに変化した場合に、アクセス制御モードはスキップモードであると判断する。スキップモードであると判断した場合にはステップＳ４に進む。

ステップＳ４では、アドレス生成部ＡＤＤＲ＿ＧＥＮがデータ信号ＳＤＡの信号パルス数をカウントする。そしてステップＳ５では、アドレス生成部ＡＤＤＲ＿ＧＥＮが、カウント値に基づいてアドレスレジスターＡＲＥＧにスキップアドレスＡｓｋｐのアドレス値をセットする。具体的には、カウント値がｎｐである場合にはアドレスをｎｐだけスキップさせる。即ち、直前のアクセスに用いられたアドレスＡｉ（ｉは０以上の整数）に対するスキップアドレスＡｓｋｐとして、Ａｉ＋ｎｐをアドレスレジスターＡＲＥＧにセットする。例えば図３では、カウント値ｎｐ＝３であり、スキップアドレスＡｓｋｐ＝Ａ３である。

一方、ステップＳ３においてスキップモードではない、即ち通常モードであると判断された場合には、アドレスはスキップされず、先頭アドレスＡ０が保持されてステップＳ６に進む。

ステップＳ６では、制御部１１０が１アドレス分の書き込みデータ（例えば図３のＤ０〜Ｄ１５）を受信する。そしてステップＳ７において、記憶制御部１３０が指定されたアドレスにデータを書き込む。通常モードの場合では、先頭アドレスＡ０にデータが書き込まれる。また、スキップモードの場合では、例えば図３に示すようにアドレスＡ３にデータが書き込まれる。

ステップＳ８では、制御部１１０が、全データの書き込みが終了したか否かを判断する。具体的には、クロック信号ＳＣＫがＬレベルである期間にリセット信号ＸＲＳＴがアクティブレベルに設定された場合に全データの書き込みが終了したと判断して、書き込み処理が終了する。一方、リセット信号ＸＲＳＴが非アクティブレベルを保持している場合には、全データの書き込みが終了していないと判断して、ステップＳ９に進む。

ステップＳ９では、アドレス生成部ＡＤＤＲ＿ＧＥＮがアドレスレジスターＡＲＥＧのレジスター値（アドレス値）をインクリメントする。例えば図３では、アドレスＡ４のアドレス値がセットされる。そしてステップＳ３に戻る。

戻ったステップＳ３では、再びスキップモードであるか否かが判断される。こうすることで、例えば図４に示したように、アドレスＡ１にデータを書き込んだ後にスキップモードに設定することができる。ここでスキップモードであると判断した場合には、ステップＳ４、Ｓ５において、アドレスレジスターＡＲＥＧにスキップアドレスＡｓｋｐのアドレス値をセットする。例えば図４の場合では、Ａｓｋｐ＝Ａ５がセットされる。そしてステップＳ６以降において、アドレスＡ５からシーケンシャルにデータが書き込まれる。

図６に、通常モード及びスキップモードによる記憶部１２０へのアクセスの一例を示す。図６に示す記憶部１２０の記憶領域は、第１の記憶領域ＭＡ１、第２の記憶領域ＭＡ２及び第３の記憶領域ＭＡ３を含む。ここでは１アドレス分のデータが１６ビットで構成され、第１、第２、第３の記憶領域ＭＡ１、ＭＡ２、ＭＡ３がそれぞれ８アドレス分のデータで構成されているが、これと異なる構成であってもよい。通常モードによるアクセスでは、先頭アドレスＡ０からＡ１、Ａ２、Ａ３、・・・と順番にアクセスされる。

第１の記憶領域ＭＡ１は、例えばアドレスＡ０〜Ａ７の記憶領域であって、インク量情報を記憶する。ここでＡ０は先頭アドレスである。第２の記憶領域ＭＡ２は、第１の記憶領域ＭＡ１よりもシーケンシャルアクセスにおける後のアドレス（例えばアドレスＡ８〜Ａ１５）を有する記憶領域であって、性能情報を記憶する。また、第３の記憶領域ＭＡ３は、第２の記憶領域ＭＡ２よりもシーケンシャルアクセスにおける後のアドレス（例えばアドレスＡ３２〜Ａ３９）を有する記憶領域であって、使用履歴情報を記憶する。

ここで「後のアドレス」とは、シーケンシャルアクセスにおいてアクセスの順番が後になる（アクセスが時間的に後になる）アドレスをいう。例えば、第２の記憶領域ＭＡ２が第１の記憶領域ＭＡ１よりもシーケンシャルアクセスにおける後のアドレスを有するとは、第２の記憶領域ＭＡ２の最初のアドレスＡ８が第１の記憶領域ＭＡ１の最後のアドレスＡ７の後になることをいう。また、第３の記憶領域ＭＡ３が第２の記憶領域ＭＡ２よりもシーケンシャルアクセスにおける後のアドレスを有するとは、第３の記憶領域ＭＡ３の最初のアドレスＡ３２が第２の記憶領域ＭＡ２の最後のアドレスＡ１５の後になることをいう。

なお、第１、第２、第３の記憶領域ＭＡ１、ＭＡ２、ＭＡ３に記憶される情報は、上記のものに限定されず、他の情報であってもよい。例えば、第３の記憶領域ＭＡ３には製造情報が記憶されてもよい。

インク量情報は、当該記憶装置１００が設けられる印刷材供給ユニット３００内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク量情報は、印刷材供給ユニット３００内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。

性能情報は、印刷材供給ユニット３００の性能に関する情報であって、例えば収容されたインクのインク色やインク材質などに関する情報を含む。或いは、記憶装置１００の性能情報（例えば記憶容量）を含んでもよい。

使用履歴情報は、印刷材供給ユニット３００の使用履歴に関する情報であって、例えば使用開始の日付、クリーニングの回数等に関するクリーニング履歴、インクエンド又はインクニアエンドに関するインクエンド履歴などを含む。或いは、記憶装置１００の検査履歴を含んでもよい。

製造情報は、印刷材供給ユニット３００の製造管理に関する情報であって、例えば記憶装置１００又は印刷材供給ユニット３００の製造番号（シリアル番号）やロット番号、或いは製造工程の特徴を表す情報などである。

本実施形態の記憶装置１００によれば、通常モードにより第１の記憶領域ＭＡ１にアクセスしてインク量情報を書き込み、又は読み出すことができる。具体的には、通常モードにより先頭アドレスＡ０からＡ７まで順番にアクセスすることができる（図６のＦ１）。

また、スキップモードにより第１の記憶領域ＭＡ１をスキップし、第２の記憶領域ＭＡ２にアクセスして性能情報を読み出すことができる。具体的には、Ａ０〜Ａ７をスキップしてＡ８からＡ１５まで順番にアクセスすることができる（図６のＦ２）。或いは、スキップモードによりアドレスＡ０〜Ａ３１をスキップして、Ａ３２からＡ３９まで順番にアクセスして第３の記憶領域ＭＡ３の使用履歴情報を読み出すことができる（図６のＦ３）。さらに例えば第１の記憶領域ＭＡ１をスキップして第２の記憶領域ＭＡ２から性能情報を読み出し、次にアドレスＡ１６〜Ａ３１をスキップして第３の記憶領域ＭＡ３から使用履歴情報を読み出すこともできる（図６のＦ４）。

このように本実施形態の記憶装置１００によれば、スキップモードを用いることでアクセスする必要のないアドレス（又は記憶領域）をスキップすることができるから、データの書き込み又は読み出しの時間を短縮することができる。また、書き込みが必要なアドレスに限定して書き込み処理を行うことができるから、誤ったデータの書き込みを低減することができる。その結果、効率的で信頼性の高い記憶装置を実現することなどが可能になる。

２．印刷装置、回路基板及び印刷材供給ユニット
図７に本実施形態の印刷装置５００の構成例を示す。本実施形態の印刷装置５００は、例えばインクジェット方式のプリンターなどであって、第１の記憶装置１００−１〜第ｎ（ｎは２以上の整数）の記憶装置１００−ｎ、記憶装置が実装されるｎ個の回路基板２００−１〜２００−ｎ、回路基板を備えるｎ個の印刷材供給ユニット（液体容器）３００−１〜３００−ｎ及びホスト装置４００を含む。なお、本実施形態の印刷装置は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

以下では、ホスト装置４００がインクジェット方式のプリンター本体であり、印刷材供給ユニット３００がインクカートリッジであり、回路基板２００がインクカートリッジに設けられた回路基板である場合を例に説明する。

第１の記憶装置１００−１〜第ｎの記憶装置１００−ｎは、それぞれリセット端子ＴＲＳＴ、クロック端子ＴＣＫ、データ端子ＴＤＡ、第１の電源端子ＴＶＤＤ及び第２の電源端子ＴＶＳＳを含む。これらｎ個の記憶装置１００−１〜１００−ｎの各々は、記憶部１２０（例えば不揮発性メモリー等）を含み、それぞれの記憶部１２０にはｎ個の印刷材供給ユニット（例えばインクカートリッジ等）３００−１〜３００−ｎを識別するためのＩＤ（Identification)情報（例えばＩＤ＝１、ＩＤ＝２、ＩＤ＝３など）が記憶されている。ＩＤは、液体容器が収容する液体の色などの種類毎に異なるものが付与される。

ホスト装置４００は、例えばプリンター本体などであって、ホスト側リセット端子ＨＲＳＴ、ホスト側クロック端子ＨＣＫ、ホスト側データ端子ＨＤＡ、第１の電源端子ＨＶＤＤ及び第２の電源端子ＨＶＳＳを含む。

インクジェット方式のプリンターなどでは、インクカートリッジ（液体容器）は、通常交換可能な構造になっているために、電気的接続部分の接触不良が生じ易い。例えば通信中にデータ端子の接触不良が生じると通信エラーになり、誤ったデータが書き込まれるおそれがある。或いは、記憶部の書き込み動作中に電源端子の接触不良が生じると、書き込みエラーが発生するおそれがある。このような不具合の発生を抑えるためには、ホスト装置から各記憶装置への書き込み処理時間をできるだけ短縮することが望ましい。

以上説明したように、本実施形態の印刷装置５００によれば、通常動作時（例えば印刷動作時）においてインク量情報を記憶装置１００から読み出し、又は記憶装置１００に書き込む場合には、記憶装置１００のアクセス制御モードを通常モードに設定することができる。また、通常動作時において使用履歴情報を記憶装置１００から読み出し、又は記憶装置１００に書き込む場合には、記憶装置１００のアクセス制御モードをスキップモードに設定することができる。さらに検査時（例えば工場出荷前の検査時）において製造情報を記憶装置１００から読み出す場合には、記憶装置のアクセス制御モードをスキップモードに設定することができる。

スキップモードを用いることでアクセスする必要のないアドレス（又は記憶領域）をスキップすることができるから、データの書き込み又は読み出しの時間を短縮することができる。また、書き込みが必要なアドレスに限定して書き込み処理を行うことができるから、通信エラーや書き込みエラーなどによる誤ったデータの書き込みを低減することができる。その結果、効率的で信頼性の高い印刷装置を実現することなどが可能になる。

図８に、本実施形態の印刷材供給ユニット（インクカートリッジ、液体容器）３００の詳細な構成例を示す。印刷材供給ユニット３００の内部には、インクを収容するための図示しないインク室が形成される。また、印刷材供給ユニット３００には、インク室に連通するインク供給口３４０が設けられる。このインク供給口３４０は、印刷材供給ユニット３００がプリンターに装着された時に、印刷ヘッドユニットにインクを供給するためのものである。

印刷材供給ユニット３００は、回路基板２００を含む。回路基板２００には、本実施形態の記憶装置１００が設けられ、インク消費量などのデータの記憶やホスト装置４００とのデータ送受信を行う。回路基板２００は、例えばプリント基板により実現され、印刷材供給ユニット３００の表面に設けられる。回路基板２００には、第１の電源端子ＴＶＤＤ等の端子が設けられる。そして、印刷材供給ユニット３００がプリンターに装着された時に、それらの端子とプリンター側の端子が接触（電気的に接続）することで、電源やデータのやり取りが行われる。

図９（Ａ）、図９（Ｂ）に、本実施形態の記憶装置１００が設けられた回路基板２００の詳細な構成例を示す。図９（Ａ）に示すように、回路基板２００の表面（プリンターと接続される面）には、複数の端子を有する端子群が設けられる。この端子群は、第１の電源端子ＴＶＤＤ、第２の電源端子ＴＶＳＳ、リセット端子ＴＲＳＴ、クロック端子ＴＣＫ、データ端子ＴＤＡを含む。各端子は、例えば矩形状（略矩形状）に形成された金属端子により実現される。そして、各端子は、回路基板２００に設けられた図示しない配線パターン層やスルーホールを介して、記憶装置１００に接続される。

図９（Ｂ）に示すように、回路基板２００の裏面（プリンターと接続される面の裏側の面）には、本実施形態の記憶装置１００が設けられる。記憶装置１００は、例えば、ＥＥＰＲＯＭ、フラッシュメモリーや強誘電体メモリー等を有する半導体記憶装置により実現できる。上述したように、記憶装置１００には、インク量情報、性能情報、使用履歴情報、製造情報などが記憶される。

本実施形態では、記憶部１２０にシーケンシャルにデータを書き込む場合について、Ａ０から昇順にアドレスがインクリメントされて書き込む例で説明したが、シーケンシャルなアクセスとはこれに限定されない。リセット信号が非アクティブとなった後に記憶装置１００が受信したコマンドとクロック信号のパルス数に基づきアクセスされるアドレスが所定の順番に決定されるものであればよく、順番は昇順、降順に限定されない。

なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また記憶装置及び印刷装置の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１００ 記憶装置、１１０ 制御部、１２０ 記憶部、１３０ 記憶制御部、
２００ 回路基板、３００ 液体容器、３４０ インク供給口、４００ ホスト装置、
４１０ 通信処理部、４２０ ホスト制御部、５００ 印刷装置、
ＩＤ＿ＣＯＭＰ ＩＤコンパレーター、Ｉ／Ｏ＿ＣＮＴＬ Ｉ／Ｏコントローラー、
ＯＰＣＤＥＣ オペレーションコードデコーダー、
ＡＤＤＲ＿ＧＥＮ アドレス生成部、ＭＯＤＥ＿ＤＣＳ モード判断部、
ＳＣＫ クロック信号線、ＳＤＡ データ信号線、ＸＲＳＴ リセット信号線、
ＴＣＫ クロック端子、ＴＤＡ データ端子、ＴＲＳＴ リセット端子、
ＨＣＫ クロック端子、ＨＤＡ データ端子、ＨＲＳＴ リセット端子

Claims (12)

1. バスを介して接続されるホスト装置との通信処理を行う制御部と、
   前記ホスト装置からのデータがシーケンシャルに書き込まれる記憶部と、
   前記記憶部のアクセス制御を行う記憶制御部と、
   前記ホスト装置からのクロック信号が入力されるクロック端子と、
   前記ホスト装置からのデータ信号が入力されるデータ端子と、
   前記ホスト装置からのリセット信号が入力されるリセット端子とを含み、
   前記制御部は、
   前記クロック信号及び前記リセット信号の電圧レベルに基づいて、前記記憶部に対するアクセスを制御するモードであるアクセス制御モードが、通常モードであるか、或いはスキップモードであるかを判断し、
   前記記憶制御部は、
   前記アクセス制御モードが前記通常モードである場合には、先頭アドレスを開始アドレスとして前記記憶部のアクセス制御を行い、
   前記アクセス制御モードが前記スキップモードである場合には、スキップアドレスを前記開始アドレスとして前記記憶部のアクセス制御を行うことを特徴とする記憶装置。
2. 請求項１において、
   前記制御部は、
   前記アクセス制御モードが前記スキップモードである場合には、所定の期間において前記データ信号の信号パルス数をカウントし、前記信号パルス数のカウント結果に基づいて前記スキップアドレスを設定することを特徴とする記憶装置。
3. 請求項１又は２において、
   前記制御部は、
   前記クロック信号が第１の電圧レベルである期間に前記リセット信号が非アクティブレベルからアクティブレベルに変化した場合に、前記アクセス制御モードは前記スキップモードであると判断することを特徴とする記憶装置。
4. 請求項３において、
   前記制御部は、
   前記クロック信号が前記第１の電圧レベルと異なる第２の電圧レベルである期間に前記リセット信号がアクティブレベルから非アクティブレベルに変化した場合に、前記ホスト装置との通信開始タイミングであると判断することを特徴とする記憶装置。
5. 請求項４において、
   前記制御部は、
   前記ホスト装置との前記通信開始タイミングの後に、前記ホスト装置からの書き込みコマンドを受信し、
   前記書き込みコマンドの受信後に、前記クロック信号が前記第１の電圧レベルである期間に前記リセット信号が非アクティブレベルからアクティブレベルに変化した場合には、前記スキップモードにより前記記憶部に対する書き込み制御を行い、
   前記制御部は、
   前記ホスト装置との前記通信開始タイミングの後に、前記ホスト装置からの読み出しコマンドを受信し、
   前記読み出しコマンドの受信後に、前記クロック信号が前記第１の電圧レベルである期間に前記リセット信号が非アクティブレベルからアクティブレベルに変化した場合には、前記スキップモードにより前記記憶部に対する読み出し制御を行うことを特徴とする記憶装置。
6. 請求項１乃至５のいずれかにおいて、
   前記記憶部は、
   当該記憶装置が設けられる印刷材供給ユニットのインク量情報を前記記憶部の第１の記憶領域に記憶し、
   前記印刷材供給ユニットの性能情報を、前記第１の記憶領域よりもシーケンシャルアクセスにおける後のアドレスを有する第２の記憶領域に記憶し、
   前記記憶制御部は、
   前記スキップモードにより前記第２の記憶領域にアクセスして前記性能情報を読み出すことを特徴とする記憶装置。
7. 請求項６において、
   前記記憶部は、
   前記印刷材供給ユニットの使用履歴情報を、前記第２の記憶領域よりもシーケンシャルアクセスにおける後のアドレスを有する第３の記憶領域に記憶し、
   前記記憶制御部は、
   前記スキップモードにより前記第３の記憶領域にアクセスして前記使用履歴情報を読み出すことを特徴とする記憶装置。
8. 請求項１乃至７のいずれかにおいて、
   前記制御部は、
   前記クロック信号及び前記リセット信号の電圧レベルに基づいて前記アクセス制御モードを判断するモード判断部と、
   前記モード判断部の判断結果に基づいて前記記憶部のアドレスを生成するアドレス生成部とを有することを特徴とする記憶装置。
9. 請求項１乃至８のいずれかに記載の記憶装置と、
   前記記憶装置が設けられる印刷材供給ユニットと、
   印刷制御を行う前記ホスト装置とを含むことを特徴とする印刷装置。
10. 請求項９において、
    前記ホスト装置は、
    前記クロック信号及び前記リセット信号の電圧レベルを設定することで、前記記憶装置の前記アクセス制御モードを前記通常モード又は前記スキップモードに設定し、
    前記アクセス制御モードを前記スキップモードに設定した場合には、前記所定の期間において前記データ信号の信号パルスを前記記憶装置に対して出力し、
    前記記憶装置は、
    前記所定の期間において前記データ信号の信号パルス数をカウントし、前記信号パルス数のカウント結果に基づいて前記スキップアドレスを設定することを特徴とする印刷装置。
11. 請求項１０において、
    前記ホスト装置は、
    通常動作時においてインク量情報を前記記憶装置から読み出し、又は前記記憶装置に前記インク量情報を書き込む場合には、前記記憶装置の前記アクセス制御モードを前記通常モードに設定し、
    通常動作時において使用履歴情報を前記記憶装置から読み出し、又は前記記憶装置に前記使用履歴情報を書き込む場合には、前記記憶装置の前記アクセス制御モードを前記スキップモードに設定することを特徴とする印刷装置。
12. 請求項１１において、
    前記ホスト装置は、
    検査時において製造情報を前記記憶装置から読み出す場合には、前記記憶装置の前記アクセス制御モードを前記スキップモードに設定することを特徴とする印刷装置。

Images