WO2007032372A1 - 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 Download PDF

Info

Publication number
WO2007032372A1
WO2007032372A1 PCT/JP2006/318129 JP2006318129W WO2007032372A1 WO 2007032372 A1 WO2007032372 A1 WO 2007032372A1 JP 2006318129 W JP2006318129 W JP 2006318129W WO 2007032372 A1 WO2007032372 A1 WO 2007032372A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
pattern
substrate
processing
state
Prior art date
Application number
PCT/JP2006/318129
Other languages
English (en)
French (fr)
Inventor
Kunie Ogata
Hiroshi Tomita
Michio Tanaka
Ryoichi Uemura
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US12/065,782 priority Critical patent/US7867673B2/en
Publication of WO2007032372A1 publication Critical patent/WO2007032372A1/ja

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3042—Imagewise removal using liquid means from printing plates transported horizontally through the processing stations
    • G03F7/3071—Process control means, e.g. for replenishing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • Substrate processing apparatus substrate processing method, substrate processing program, and computer-readable recording medium storing the program
  • the present invention relates to a substrate processing apparatus, a substrate processing method, a substrate processing program for forming a predetermined pattern on a substrate by a photolithography technique, and a computer-readable recording medium on which the program is recorded.
  • a resist solution that is a coating solution is applied to a semiconductor wafer that is a substrate to be processed (hereinafter referred to as a wafer) to form a resist film.
  • Resist coating process pre-bake process (PAB) that heats the wafer after coating process, exposure process that exposes resist film to a predetermined pattern, post-exposure that promotes chemical reaction in resist film after exposure
  • PAB pre-bake process
  • PE B post-exposure that promotes chemical reaction in resist film after exposure
  • PE B post-exposure that promotes chemical reaction in resist film after exposure
  • an etching process for removing a base film on the wafer is performed using the resist pattern as a mask to form a predetermined pattern.
  • heat treatment such as pre-baking (PAB) and post-exposure baking (PEB) is performed by a heat treatment apparatus.
  • This heat treatment apparatus is provided with a heat treatment plate on which a wafer is placed and heated by heat.
  • the heat treatment plate incorporates a heater that generates heat by power supply, for example, and the heat treatment plate is adjusted to a predetermined temperature by heat generated by the heater.
  • Adjustment of the temperature environment in the heat treatment apparatus is performed by setting, for example, a heating temperature, a heating time, and a rising / lowering temperature.
  • the setting of these processing conditions has a great influence on the formation of the line width (CD) and sidewall angle (SWA) of the resist pattern formed on the wafer, so it needs to be strictly controlled.
  • the side wall angle (SWA) is the inclination angle ⁇ 1 of the line side wall as shown in the cross-sectional view of the resist pattern line in FIG. It is.
  • the heat treatment plate of the heat treatment apparatus is divided into a plurality of regions, and an independent heater is built in each heating region, and the temperature is adjusted for each heating region. Has been.
  • the present invention has been made under the circumstances as described above, and in a substrate that has been subjected to an etching process after a photolithography process, the line width (CD) of the pattern and the sidewall angle (SWA) And a substrate processing method, a substrate processing program, and a computer-readable recording medium on which the program is recorded.
  • a substrate processing apparatus includes a coating process for applying a resist solution to a substrate on which a base film is formed, a first heating process for heating the substrate after the coating process, and a resist Membrane An exposure process for exposing a predetermined pattern, a second heating process for promoting a chemical reaction in the resist film after exposure, a development process for developing the exposed resist film, and a resist pattern formed after the development process
  • a substrate processing apparatus that forms a predetermined pattern on the substrate by performing an etching process for removing the base film as a mask and measuring the state of the resist pattern formed on the substrate after the development process Inspecting and outputting the first inspection result, measuring the state of the pattern formed on the substrate after the etching process, and outputting the second inspection result, and the first inspection result Based on the correlation means obtained from the second inspection result and the correlation formula, and based on the correlation formula, the target value of the pattern state after the etching process is used to calculate the correlation formula.
  • a target value of the pattern state after the image processing is
  • the heat treatment conditions in the first heat treatment and the second heat treatment preferably include at least a heat treatment temperature, a heat treatment time, and a temperature rise / fall temperature.
  • the target value after the development process is obtained from the correlation equation between the development process and the etching process, and the pattern value after the development process with respect to the target value is obtained.
  • the correction value offset value
  • the correction value is fed back as the heat treatment correction value.
  • the first heat treatment apparatus for performing the first heat treatment and the second heat treatment apparatus for performing the second heat treatment, the first heat treatment apparatus and the second heat treatment includes a heat treatment plate that is partitioned into a plurality of heating regions, and the substrate is placed on the plurality of heating regions, and a heating unit that independently heats each of the plurality of heating regions.
  • the inspection apparatus includes: a substrate that is heat-treated in each of the plurality of heating regions; It is desirable to measure and inspect the state of the pattern in each substrate region after the development process and after the etching process.
  • control means sets a heat treatment condition for each of the plurality of heating regions of the heat treatment plate.
  • the state of the pattern inspected and measured by the inspection apparatus is a line width of the pattern and / or a sidewall angle of the pattern
  • the control unit has the line width of the pattern after the development processing.
  • Heat treatment condition setting in the second heat treatment apparatus performed so as to approximate the target value
  • sidewall angle force of the pattern In the first heat treatment apparatus performed so as to approximate the target value after the development processing It is desirable to implement at least one of the heat treatment condition settings.
  • the state of the pattern to be inspected and measured by the inspection apparatus is a line width of the pattern and a Z or a sidewall angle of the pattern
  • the control unit determines that the line width of the pattern is a target value after the development processing.
  • Heat treatment condition setting in the first heat treatment apparatus performed so as to approximate to the above, and heating in the second heat treatment apparatus performed so that the pattern sidewall angle approximates the target value after the development processing It is desirable to implement at least one of the processing condition settings.
  • the state of the pattern to be inspected and measured by the inspection apparatus is a line width of the pattern or a sidewall angle of the pattern
  • the control unit is configured so that the line width of the pattern or the sidewall angle force It is desirable to set conditions for the heat treatment in the first heat treatment apparatus and the second heat treatment apparatus so as to approximate a later target value.
  • the substrate processing method includes: a coating process for applying a resist solution to a substrate on which a base film is formed; a first heating process for heating the substrate after the coating process; An exposure process that exposes the resist film in a predetermined pattern, a second heating process that promotes a chemical reaction in the resist film after exposure, a development process that develops the exposed resist film, and a post-development process.
  • An etching process for removing a base film using a resist pattern as a mask is performed as a series of processes to form a predetermined pattern on the substrate, and a resist pattern formed on the substrate after the development process is formed. Measuring and inspecting the state and outputting a first inspection result; and measuring and inspecting the state of a pattern formed on the substrate after the etching process and outputting a second inspection result. And the target value of the pattern state after the development processing is obtained from the target value of the pattern state after the etching processing based on the correlation equation in which the first inspection result and the second inspection result force are also obtained.
  • the state of the pattern of the substrate after the etching processing in the next processing is in-plane
  • the step of setting conditions in the first heat treatment and Z or the second heat treatment so as to be uniform.
  • the conditions of the first heat treatment and the second heat treatment preferably include at least a heat treatment temperature, a heat treatment time, and a temperature rise / fall temperature.
  • the target value after the development process is obtained from the correlation equation between the development process and the after the etching process, and further, the correction value of the pattern after the development process with respect to the target value ( Offset value) is fed back as a correction value for heat treatment.
  • the pattern state can be approximated to the target value after the etching process, that is, uniform in the wafer W plane.
  • the state of the pattern to be inspected and measured is a line width of the pattern and a sidewall angle of Z or a pattern, and the first heat treatment and the second heat treatment are performed.
  • the condition setting of the second heat treatment performed so that the line width of the pattern approximates the target value after the development process, and the side angle of the pattern are determined by the development process. It is desirable to implement at least one of the first heat treatment condition settings performed so as to approximate a later target value.
  • the state of the pattern to be inspected and measured is the line width of the pattern and the sidewall angle of Z or the pattern, and in the step of setting conditions in the first heat treatment and the second heat treatment
  • the condition setting for the first heat treatment performed so that the line width of the pattern approximates the target value after the development processing, and the sidewall angle of the pattern approximates the target value after the development processing. It is desirable to carry out at least one of setting conditions for the second heat treatment to be performed.
  • the state of the pattern to be inspected and measured is a line width of the pattern or a sidewall angle of the pattern
  • the step of setting conditions in the first heat treatment and the second heat treatment It is desirable to set the conditions of the first heat treatment and the second heat treatment so that the line width of the pattern or the sidewall angle of the pattern approximates the target value after the development processing.
  • a substrate processing program includes a coating process for applying a resist solution to a substrate on which a base film is formed, a first heating process for heating a substrate after the coating process, An exposure process for exposing the resist film to a predetermined pattern, a second heat treatment for promoting a chemical reaction in the resist film after exposure, a development process for developing the exposed resist film, and a resist formed after the development process An etching process for removing the base film using the pattern as a mask is performed as a series of processes to form a predetermined pattern on the substrate, and to measure and inspect the state of the resist pattern formed on the substrate after the development process. Outputting a first test result;
  • the state of the pattern formed on the substrate after the etching process is measured and inspected. Outputting the inspection result of
  • the state of the pattern of the substrate after the etching processing in the next processing is uniform within the substrate surface.
  • the substrate processing method including the above is characterized by causing a computer to execute the substrate processing apparatus.
  • a computer-readable recording medium is characterized in that the substrate processing program is recorded.
  • the pattern line width (CD) and sidewall angle (SWA) are uniformly formed in the substrate plane on the substrate that has been etched after the photolithography process.
  • a substrate processing apparatus, a substrate processing method, a substrate processing program, and a computer-readable recording medium recording the program can be obtained.
  • FIG. 1 is a plan view showing a schematic configuration of a pattern forming apparatus as a substrate processing apparatus according to the present invention.
  • FIG. 2 is a front view of the coating and developing apparatus of FIG.
  • FIG. 3 is a rear view of the coating and developing apparatus of FIG. 1.
  • FIG. 4 is a diagram schematically showing a configuration of a heat treatment plate provided in the heat treatment apparatus of the coating and developing apparatus in FIG. 1.
  • FIG. 5 is a cross-sectional view schematically showing an inspection apparatus provided in the pattern forming apparatus of FIG. 1.
  • FIG. 6 is a cross-sectional view showing the main part of the inspection apparatus.
  • FIG. 7 is a diagram showing each region of the wafer corresponding to each heating region of the heat treatment plate.
  • FIG. 8 is a diagram for explaining an equation for calculating a sidewall angle.
  • FIG. 9 is an example of a reference table in which offset values are recorded.
  • FIG. 10 is a flowchart showing a flow of correction control of heat treatment conditions in the pattern forming apparatus.
  • FIG. 11 is a diagram for explaining a sidewall angle.
  • FIG. 1 is a plan view showing a schematic configuration of a pattern forming apparatus 1 as a substrate processing apparatus according to the present invention.
  • the pattern forming apparatus 1 in FIG. 1 includes a coating / developing apparatus 100 that performs resist solution coating, heat treatment, development processing, and the like on a semiconductor wafer that is a substrate to be processed, an exposure apparatus 200 that performs exposure processing on the wafer, and development. And an etching apparatus 300 for performing a predetermined etching process on the substrate after the processing.
  • an inspection device 400 that measures and inspects the pattern line width (CD) and sidewall angle (SWA) after the etching process by the etching device 300 is provided, and each of the devices includes a calculation unit (CPU) and a storage unit (memory). Overall control is performed by the control unit 500 which is a general-purpose computer provided.
  • FIG. 2 is a front view of the coating and developing apparatus 100 of FIG. 1
  • FIG. 3 is a rear view of the coating and developing apparatus 100 of FIG.
  • the coating and developing apparatus 100 includes, for example, a cassette station 2 that loads and unloads 25 wafers W from the outside in cassette units, and loads and unloads wafers W into and from the cassette C.
  • a cassette station 2 that loads and unloads 25 wafers W from the outside in cassette units, and loads and unloads wafers W into and from the cassette C.
  • a plurality of processing units that perform predetermined processing in a single wafer type are arranged in multiple stages, and a wafer is provided between the processing station 3 and the exposure apparatus 200. It has a configuration in which the interface section 4 for delivering W is connected integrally.
  • the cassette station 2 is provided with a cassette mounting table 5.
  • the cassette mounting table 5 is configured such that a plurality of cassettes C can be mounted in a row in the X direction (vertical direction in FIG. 1).
  • Ma The cassette station 2 is provided with a wafer transfer body 7 that can move along the transfer path 6 along the X direction.
  • the wafer carrier 7 is also movable in the wafer arrangement direction (Z direction; vertical direction) of the wafer W accommodated in the cassette C, and with respect to the wafer W of each force set arranged in the X-axis direction. And can be selectively accessed.
  • the wafer transfer body 7 is rotatable in the ⁇ direction around the Z axis, and is connected to the temperature control unit 60 and the transition unit 61 belonging to a third processing apparatus group G3 on the processing station 3 side described later. It's also made accessible to you!
  • the processing station 3 adjacent to the cassette station 2 includes, for example, five processing device groups G1 to G5 in which a plurality of processing devices are arranged in multiple stages.
  • a first processing device group Gl and a second processing device group G2 are arranged in this order from the cassette station 2 side on the lower side in FIG. Further, on the upper side in FIG. 1, a third processing device group G3, a fourth processing device group G4, and a fifth processing device group G5 are sequentially arranged from the cassette station 2 side.
  • the first transfer device 10 is provided between the third processing device group G3 and the fourth processing device group G4.
  • the first transfer device 10 can selectively access the processing devices in the first processing device group Gl, the third processing device group G3, and the fourth processing device group G4 to carry the wafer W. It ’s done!
  • a second transfer device 11 is provided between the fourth processing device group G4 and the fifth processing device group G5.
  • the second transfer device 11 can selectively access each processing device in the second processing device group G2 and the fifth processing device group G5 to transfer the wafer W.
  • the first processing unit group G1 is a liquid processing unit that performs processing by supplying a predetermined liquid to the wafer W, for example, a resist coating process for applying a resist solution to the wafer W as shown in FIG.
  • the unit (COT) 20, 21, 22, and bottom coating units (BARC) 23, 24, which form an antireflection film that prevents light reflection during the exposure process, are stacked in five steps from the bottom.
  • the third processing unit group G3 includes a temperature control unit (TCP) 60, a transition unit (TRS) 61 for transferring the wafer W, and high-precision temperature control.
  • TCP temperature control unit
  • TRS transition unit
  • CPL high-precision temperature control units
  • BAKE high-temperature heat treatment units
  • CPL high-precision temperature control unit
  • PABZ second unit pre-baking unit
  • One heat treatment apparatus) 71 to 74 and post-baking units (POST) 75 to 79 for heat-treating the wafer W after the development processing are stacked in 10 steps in order from the bottom.
  • a plurality of heat treatment apparatuses for heat-treating the wafer W for example, high-precision temperature control units (CPL) 80 to 83, and heat treatment of the exposed wafer W (second heat treatment)
  • CPL high-precision temperature control units
  • PEBZ post-exposure baking units
  • a plurality of processing apparatuses are arranged on the positive side in the X direction of the first transfer apparatus 10, for example, an adhesion for hydrophobizing the wafer W as shown in FIG. Units (AD) 90 and 91, and heating units (HP) 92 and 93 that heat wafer W are stacked in four steps from the bottom.
  • AD adhesion for hydrophobizing the wafer W
  • HP heating units
  • a peripheral exposure unit (WEE) 94 that selectively exposes only the edge portion of the wafer W, for example, is disposed on the positive side in the X direction of the second transfer device 11.
  • heat treatment apparatuses such as the pre-baking unit (PAB) 71 to 74 and the post-exposure baking unit (PEB) 84 to 89 are shown in FIG.
  • a heat treatment plate 140 is provided.
  • the heat treatment plate 140 is divided into a plurality of, for example, five heating regions Rl, R2, R3, R4, and R5.
  • the heat treatment plate 140 is, for example, located in the center when viewed from the plane, and is divided into a circular heating region R1 and heating regions R2 to R5 that are divided into arcs around the heating region R1. It is.
  • a heater 141 that generates heat by power feeding is individually incorporated as a heating means so that it can be heated for each of the heating regions Rl to R5. . Further, the amount of heat generated by the heater 141 in each heating region R1 to R5 is adjusted by a temperature control device 142 included in each heat treatment apparatus.
  • the temperature control device 142 is capable of adjusting the heat generation amount of the heater 141 to control the temperature of each heating region R1 to R5 to a predetermined temperature.
  • the temperature setting in the temperature control device 142 is controlled and performed by the control unit 500.
  • the interface unit 4 is provided with a wafer transfer body 41 that moves on a transfer path 40 that extends in the X direction, for example, as shown in FIG.
  • the wafer transport body 41 is movable in the Z direction and is also rotatable in the ⁇ direction.
  • the noffer cassette 42, and the fifth processing apparatus group G5. To access and transfer the wafer W!
  • the exposure apparatus 200 irradiates a predetermined light beam from an exposure unit (not shown) through a predetermined mask pattern onto the wafer W coated with a resist solution, and the exposure unit includes a light source And lenses and optical fibers.
  • the exposure conditions in the exposure apparatus 200 are the forces determined by the exposure intensity, exposure time, exposure focus, and exposure alignment position. These parameters are controllers that control the entire exposure apparatus 200 based on commands from the controller 500. 210 is controlled.
  • a series of photolithography steps up to the developing process are performed as follows by the coating and developing apparatus 100 and the exposure apparatus 200 configured as described above.
  • the unprocessed wafer W is transferred from the cassette containing the unprocessed wafer W to the transition unit (HTRS) 61 of the third processing unit group G3 by the single wafer W force wafer transfer body 7. Therefore, after the wafer W is aligned, it is transferred to the adhesion units (AD) 90 and 91 and subjected to a hydrophobic treatment.
  • a predetermined cooling process is performed by the high-precision temperature control unit (CPL) 62 to 64, and it is transferred to the resist coating processing unit (COT) 20 to 22 of the first processing unit group G1, and then on the wafer surface. The resist coating process is performed.
  • the transfer of the wafer W from the transition device 61 to the resist coating unit (COT) 20 to 22 is performed by the first transfer device 10.
  • the wafer W is transferred by the first transfer device 10 to the pre-baking units (PAB) 71 to 74 of the fourth processing unit group G4 and subjected to a predetermined heating process, that is, a pre-beta process. Done.
  • the pre-beta wafer W is transported to a peripheral exposure unit (WEE) 94 where only the edge portion of the wafer W is exposed.
  • WEE peripheral exposure unit
  • the wafer W is cooled in the high-precision temperature control units (CPL) 80 to 83, and temporarily stored in the buffer cassette 42 by the wafer carrier 41 of the interface unit 4.
  • CPL high-precision temperature control units
  • the wafer W temporarily held in the buffer cassette 42 is taken out by the wafer carrier 41 and delivered to the exposure apparatus 200, where a predetermined exposure process is performed.
  • the wafer W that has been subjected to the exposure process is transferred again to the post-exposure baking unit (PEB) 84 to 89 of the fifth processing unit group G5 via the interface unit 4, where the post-exposure heating process is performed. Is done.
  • PEB post-exposure baking unit
  • the wafer W is transported by the second transport device 11 to the development processing devices 30 to 34 of the second processing device group G2, and subjected to development processing.
  • the fourth processing device group G4 Post-baking unit (POST) 75-79 where heat treatment after development is performed.
  • the wafer W is cooled by the high-precision temperature control units (CPL) 62 to 64 of the third processing unit group G3 and returned to the cassette C by the wafer carrier 7.
  • CPL high-precision temperature control units
  • the etching apparatus 300 removes a base film, for example, a Si oxide film on the wafer, using the formed resist pattern as a mask for the wafer W after the photolithographic process by the coating image forming apparatus 100 and the exposure apparatus 200 is completed. An etching process is performed.
  • the wafer W returned to the cassette C after the development processing in the coating and developing apparatus 100 is then transferred to the inspection apparatus 400 by a transfer apparatus (not shown), and after being inspected there, it is transferred to the etching apparatus 300.
  • the transfer apparatus not shown
  • a plasma is generated by a parallel plate plasma generator to turn a predetermined etching gas into a plasma, thereby performing a predetermined plasma treatment on the wafer W. .
  • the etching conditions in the etching apparatus 300 are forces determined by the etching time and the composition ratio of the etching gas.
  • the etching gas composition ratio is determined by the type and amount of etching gas. These parameters are based on commands from the controller 500, and the etching equipment 3
  • controller 310 that performs overall control.
  • FIG. 5 is a cross-sectional view schematically showing the inspection apparatus
  • FIG. 6 is a cross-sectional view showing the main part of the inspection apparatus.
  • the inspection device 400 includes a loading / unloading stage 403 for loading / unloading a force set containing, for example, a Weno basket W, an inspection unit 402, and a loading / unloading stage 403.
  • Auxiliary arm 404 configured to move up and down, move in the X and Y directions, and rotate about the vertical axis. It is equipped with.
  • the wafers W and W conveyed to the inspection apparatus 400 are configured to be stored in the cassette of the carry-in / out stage 403.
  • the inspection unit 402 is a CD inspection apparatus 40 that measures the line width (CD) of a pattern formed on the wafer W as a plurality of, for example, two inspection apparatuses in this example.
  • SWA inspection device 402b for measuring the sidewall angle (SWA) of the pattern are assigned.
  • the CD inspection device 402a and the SWA inspection device 402b perform the predetermined inspection by imaging with a CCD camera, for example, and an example of these devices will be described with reference to FIG.
  • These inspection apparatuses are provided with a housing 405 having a wafer W transfer port (not shown), and are provided in the housing 405 so that the wafer W can be supported horizontally and its orientation can be adjusted.
  • the rotating mounting table 406 is configured, a CCD camera 407 that images the wafer W on the rotating mounting table 406 and that can move in the X, Y, and Z directions, and an illumination unit 408 are provided. Then, the image of the wafer W obtained by the CCD force Mera 407 is transferred to the computer 409, which is a data processing unit. It is comprised so that it may test
  • the computer 409 has a function of controlling the movement of the CCD camera 407 and a function of transmitting measurement data to the control unit 500.
  • the CCD camera 407 may be fixed, and the arrangement of the Weno and W mounting table 406 may be moved in the X, Y, and ⁇ directions.
  • the computer 409 for example, for a predetermined plurality of regions (substrate regions) Al to A5 of the wafer W shown in FIG. 7 based on the acquired image, FIG. Calculate the TCD (upper base width), BCD (lower base width) value, and pattern thickness value in the pattern line cross section after the photolithographic process shown in the figure, and send the result to the control unit 500 It is made to do.
  • the areas A1 to A5 of the wafer W shown in FIG. 7 are pre-baked cue (PAB) 71 to 74 and post-exposure baking unit (PEB) 84 to 89 shown in FIG. Are regions corresponding to the heating regions R1 to R5 of the heat treatment plate 140, respectively.
  • PAB pre-baked cue
  • PEB post-exposure baking unit
  • the sidewall angles in regions A1 to A5 of wafer W in FIG. 7 are calculated from the values of TCD, BCD, and pattern thickness obtained by CD inspection apparatus 402a (Equation 1). 0 1 is calculated, and the result is transmitted to the control unit 500.
  • the line width (CD) and the sidewall angle (SWA) of the pattern after the photolithography process and after the etching process are obtained.
  • the pattern line width after the photolithographic process is shown. Is represented by CDp, the sidewall angle is represented by SWAp, the pattern line width after etching is represented by CDe, and the sidewall angle is represented by SWAe.
  • control unit 500 performs operations such as program execution and various operations.
  • the unit 501 is configured by a storage unit 502 and the like.
  • the storage means 502 includes a program P for performing a pattern forming process including a series of photolithographic processes, a subprogram SP for deriving a heat treatment correction value (offset value), a reference table to be described later,
  • a plurality of processing recipe data set with processing conditions are recorded.
  • the subprogram SP includes a correlation equation representing the relationship between CDp and SWAp after the photolithographic process and CDe and SWAe after the etching process.
  • the storage unit 502 in which the program P, the subprogram SP, etc. are recorded is a misplaced recording medium such as a hard disk, a nonvolatile memory, a removable recording medium (for example, an optical disk, a memory card), etc. Even so.
  • the control unit 500 that has acquired the measurement result from the inspection unit 402 has the pattern line width (CD) and sidewall angle (S WA) measured for each of the areas A1 to A5 of the wafer W! / ), The difference A CDp and ⁇ SWAp from the target pattern line width (target CDp) and the target sidewall angle (target SWAp) after the photolithography process are obtained by executing the subprogram SP, respectively. Based on these, each correction value such as temperature offset value is calculated!
  • the pattern line width (CDp, CDe) measured by the inspection unit 402, the target pattern line width (target CDp), etc., can be applied to either TCD or BCD.
  • BCD is applied. I will explain it.
  • each correction value such as the difference ⁇ CDp and ⁇ SWAp force temperature offset value
  • a reference table T as shown in FIG. Is used.
  • correction values (offset values) of preheating units (() 71 to 74 or post-exposure values for heat treatment conditions such as optimum temperature offset values for the differences ⁇ CDp and ⁇ SWAp are shown. It is set in advance for each of the heating regions R1 to R5 in the jabaking unit ( ⁇ ⁇ ) 84 to 89.
  • the heat treatment conditions include at least a heat treatment temperature, a heat treatment time, and a temperature rise / fall temperature.
  • each correction value such as the temperature offset value based on ⁇ CDp is applied to the pre-baking units (PAB) 71 to 74, the temperature offset based on ⁇ SWAp
  • Each correction value such as value is applied to post exposure bake unit (PEB) 84-89.
  • each correction value (offset value) such as a temperature offset value based on ⁇ CDp is applied to the booster sponge baking unit (PEB) 84 to 89, the temperature based on ⁇ SWAp
  • Each correction value (offset value) such as the offset value is applied to the pre-cue quotes (PAB) 71-74.
  • the optimum offset (correction) to approximate the target value for the line width (CDp) and side wall angle (SWAp) of the pattern after the photolithographic process. ) Value can be set, and after the subsequent etching process, the pattern line width (CDe) and sidewall angle (SWAe) can be made uniform within the wafer surface.
  • the program P is executed and the photolithographic process is started (step Sl in FIG. 10).
  • the wafer W is transferred by 400 mm of inspection equipment, where the pattern line width (CDp) and sidewall angle (SWAp) are measured (step in Fig. 10). S2). The measured data is output to the control unit 500.
  • CDp pattern line width
  • SWAp sidewall angle
  • the wafer W is transferred to the etching apparatus 300 and subjected to an etching process (step S3 in FIG. 10).
  • the wafer W is transferred again to the inspection apparatus 400, where the pattern line width (CDe) and the sidewall angle (SWAe) are measured (step S4 in FIG. 10).
  • the measured data is output to the control unit 500.
  • step S5 the differences ⁇ CDe and ⁇ SWAe for each region obtained in step S5 are within the specifications that CD and SWA are substantially uniform in the wafer W plane in step S6. If it is within the specification (Yes), no correction will be made in the next photolithographic process.
  • the subprogram SP is executed in the program P.
  • correlation equation 1 recorded in the storage means 502 is used.
  • This correlation equation 1 shows the correlation between the pattern line width (CDp) and sidewall angle (SWAp) after the photolithography process and the pattern line width (CDe) and side angle (SWAe) after the etching process. For example, it is represented by the following formula.
  • CDe axCDp + bxSWAp + cxTH ⁇ (Correlation 1) [where a, fa and c are coefficients, and is the film thickness of the layer to be etched]
  • the target pattern line width (target CDp) and the target sidewall angle (target SW Ap) after the photolithography process are obtained from this correlation equation 1 (see Fig. 10). Step S 7).
  • the target value obtained after the photolithographic process is not necessarily a uniform value between the areas Al to A5 of the wafer W.
  • step S8 the target CDp and SWAp and the CDp and SWAp measured in step S2 Differences ⁇ CDp and ⁇ SWAp are calculated (step S8 in FIG. 10).
  • each correction value (offset value; for example, ⁇ temperature, ⁇ temperature) such as a temperature offset value is calculated from the reference table T based on the differences ⁇ CDp and ⁇ SWAp (step S9 in FIG. 10).
  • each derived correction value (offset value) force can be set as an offset value in the pre-baking unit (PAB) 71 to 74 and the post-exposure baking unit (PEB) 84 to 89. It is determined whether or not the value is within the range (step S10 in FIG. 10).
  • the subprogram SP outputs each correction value as a parameter to the temperature control device 142, and the program ends.
  • the temperature setting and the like are changed based on the fed back correction values (offset values) (step S11 in FIG. 10).
  • the pattern line width (CDp) and sidewall angle (SWAp) can be approximated to the respective target CDp and target SWAp.
  • the pattern line width (CDe) and sidewall angle (SWAe) can be made uniform between the areas Al to A5.
  • step S10 the derived correction values (offset values) are offset at pre-baking units (PAB) 71 to 74 and post-exposure baking units (PEB) 84 to 89. If the value is not within the settable range (No), for example, an alarm is issued and a warning is issued (step S12 in FIG. 10).
  • PAB pre-baking units
  • PEB post-exposure baking units
  • the relational expression between after the photolithographic process and after the etching process is obtained.
  • the target CD and target SWA after the photolithographic process are obtained, and the correction value (offset value) after the photolithographic process with respect to these target values is fed back as the heat treatment correction value.
  • the pattern line width (CD) and the sidewall angle (SWA) can be made uniform in the wafer W plane.
  • the reference table T for converting into offset values such as A CDp, ⁇ SWAp force temperature, and the like only needs to be created in consideration of the process conditions in the photolithographic process. This makes it easier to create a product that does not need to be created in consideration of the conditions in (1).
  • the optimum correction value (offset value) for approximating the target value with respect to each of the pattern line width (C Dp) and the sidewall angle (SWAp) after the photolithographic process After setting, and after the subsequent etching process, the force described for the example in which the pattern line width (CDe) and sidewall angle (SWAe) are made uniform in the wafer surface respectively.
  • the present invention is limited to this example. It is not something.
  • the target CD after the photolithographic process is obtained from the correlation equation between the process after the photolithographic process and after the etching process, and the line width of the pattern after the photolithography process with respect to the target value (CD If you want to set an optimal correction value (offset value) only for), you can do as follows.
  • correction values such as temperature offset values based on ⁇ CDp are used as at least one of pre-baking unit (PAB) 71-74 or post-exposure baking unit (P EB) 84-89. Control to apply to. In this way, in the subsequent etching process, the pattern line width (CDe) can be made uniform within the wafer surface.
  • a target SWA after the photolithographic process is obtained based on a correlation equation between the process after the photolithographic process and after the etching process.
  • each correction value (offset value) such as temperature offset value based on ⁇ SWAp is only the pre-baking unit (PAB) 71-74 or post-exposure baking unit ( PEB) is controlled to be applied to at least one of 84 to 89.
  • the sidewall angle (SWAe) of the pattern can be made uniform within the wafer surface.
  • the heating region of the heat treatment plate 140 is divided into five regions R1 to R5, and the corresponding wafer region (substrate region) is also five regions A1 to A5.
  • the present invention is not limited to this. For example, it may be divided into more regions.
  • the inspection apparatus 400 and the control unit 500 are arranged separately from the coating and developing apparatus 100, respectively.
  • the configuration is not limited thereto, and the inspection apparatus 400 and the control unit 500 may be incorporated in the coating and developing apparatus 100 as necessary. With such a configuration, the area (footprint) occupied by the devices arranged in the clean room can be reduced.
  • a semiconductor wafer is taken as an example of a substrate to be processed.
  • the substrate in the present invention is not limited to a semiconductor wafer, and an LCD substrate, a CD substrate, a glass substrate, a photomask, a printed substrate, and the like are possible It is.
  • the present invention can be applied to, for example, a pattern forming apparatus that forms a predetermined pattern on a substrate such as a semiconductor wafer by a photolithography technique, and can be suitably used in the semiconductor manufacturing industry, the electronic device manufacturing industry, and the like. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

　パターン形成装置１は、現像処理後に基板Ｗに形成されたレジストパターンの状態を測定検査し第一の検査結果を出力すると共に、エッチング処理後に基板Ｗに形成されたパターンの状態を測定検査し第二の検査結果を出力する検査装置４００と、前記第一の検査結果と前記第二の検査結果から求められた相関式を記録した記憶手段５０２と、前記相関式に基づき、前記エッチング処理後のパターン状態の目標値から前記現像処理後のパターン状態の目標値を求め、前記現像処理後のパターン状態の目標値と前記第一の検査結果との差分に基づいて、前記第一の加熱処理及び／または前記第二の加熱処理での条件設定を行う制御部５００とを備える。

Description

明 細 書
基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラム を記録したコンピュータ読み取り可能な記録媒体
技術分野
[0001] 本発明は、フォトリソグラフィ技術により基板上に所定のパターンを形成する基板処 理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンビ ユータ読み取り可能な記録媒体に関する。
背景技術
[0002] 半導体デバイスの製造におけるフォトリソグラフイエ程においては、例えば被処理基 板である半導体ウェハ（以下、ウェハと称呼する）上に、塗布液であるレジスト液を塗 布しレジスト膜を形成するレジスド塗布処理、塗布処理後のウェハを加熱処理するプ リベ一キング処理 (PAB)、レジスト膜を所定のパターンに露光する露光処理、露光 後にレジスト膜内の化学反応を促進させるポストェクスポージャベーキング処理 (PE B)、露光されたレジスト膜を現像する現像処理等が順次行われ、ウェハ上に所定の レジストパターンが形成される。
さらに、フォトリソグラフイエ程後は、前記レジストパターンをマスクとして、ウェハ上 の下地膜、例えば酸ィ匕膜を除去するエッチング処理が行われ、所定のパターンが形 成される。
[0003] ところで、前記プリべ一キング（PAB)やポストェクスポージャベーキング（PEB)など の加熱処理は、熱処理装置で行われる。この熱処理装置では、ウェハを載置してカロ 熱する熱処理板を備えている。熱処理板には、例えば給電により発熱するヒータが内 蔵されており、このヒータによる発熱により熱処理板を所定温度に調整している。
[0004] 前記熱処理装置における温度環境の調整は、例えば加熱温度、加熱時間、昇降 温温度等の設定により行われる。それらの処理条件の設定は、ウェハ上に形成され るレジストパターンの線幅（CD)やサイドウォールアングル (SWA)の形成に大きな影 響を与えるため、厳格に制御される必要がある。尚、サイドウォールアングル (SWA) とは、図 11のレジストパターン線の断面図に示すように、線側壁の傾斜角 Θ 1のこと である。
[0005] 加熱時のウェハ面内の温度を厳格に制御するため、熱処理装置の熱処理板は、 複数の領域に分割され、加熱領域毎に独立したヒータが内蔵され、加熱領域毎に温 度調整されている。
しカゝしながら、前記熱処理板の各加熱領域の温度調整を全て同じ設定温度で行う と、例えば各加熱領域の熱抵抗などの相違により、熱処理板上のウェハ面内の温度 がばらつくことがある。このため、従来から、熱処理板の各加熱領域には、ウェハの面 内温度を微調整するための温度補正値 (オフセット値)が設定され、熱処理板の各加 熱領域の設置温度には、熱処理温度を各温度補正値で補正したものが用いられて いる（日本国 特開 2001— 143850号公報参照）。
[0006] このように、熱処理板の各加熱領域に温度補正値が設定され、熱処理板全体が均 一温度になされた場合、フォトリソグラフイエ程後におけるレジストパターンの線幅 (C D)やサイドウォールアングル (SWA)がウェハ面内で略均一になることが期待できる し力しながら、フォトリソグラフイエ程後にレジストパターンの線幅（CD)やサイドゥォ ールアングル（SWA)の均一なウェハが得られたとしても、その後のエッチング処理 においてレジスト下の酸ィ匕膜が除去されると、（エッチング)ガス流量などのエッチング 工程での処理条件のばらつきにより前記各加熱領域に対応したウェハ領域間でエツ チング処理の進行度に差異が生じ、最終的なパターンの線幅 (CD)やサイドウォー ルアングル (SWA)が不均一になると!、う問題があった。
発明の開示
[0007] 本発明は、前記したような事情の下になされたものであり、フォトリソグラフイエ程後 にエッチング処理が施された基板において、パターンの線幅 (CD)とサイドウォール アングル (SWA)とを夫々、基板面内で均一に形成することのできる基板処理装置、 基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読 み取り可能な記録媒体を提供することを目的とする。
[0008] 本発明にカゝかる基板処理装置は、下地膜が成膜された基板にレジスト液を塗布す る塗布処理と、塗布処理後の基板を加熱処理する第一の加熱処理と、レジスト膜を 所定のパターンに露光する露光処理と、露光後にレジスト膜内の化学反応を促進さ せる第二の加熱処理と、露光されたレジスト膜を現像する現像処理と、現像処理後に 形成されたレジストパターンをマスクとして下地膜を除去するエッチング処理とを一連 の処理として実行し、前記基板に所定のパターンを形成する基板処理装置であって 、前記現像処理後に前記基板に形成されたレジストパターンの状態を測定検査し第 一の検査結果を出力すると共に、前記エッチング処理後に前記基板に形成されたパ ターンの状態を測定検査し第二の検査結果を出力する検査装置と、前記第一の検 查結果と前記第二の検査結果から求められた相関式を記録した記憶手段と、前記相 関式に基づき、前記エッチング処理後のパターン状態の目標値から前記現像処理 後のパターン状態の目標値を求め、前記現像処理後のパターン状態の目標値と前 記第一の検査結果との差分に基づ!、て、前記第一の加熱処理及び Zまたは前記第 二の加熱処理での条件設定を行う制御部とを備えることに特徴を有する。
尚、前記第一の加熱処理及び第二の加熱処理における加熱処理の条件は、少な くとも熱処理温度と、熱処理時間と、昇降温温度とを含むことが好ましい。
[0009] このような構成によれば、現像処理後と、エッチング処理後との相関関係式により、 現像処理後の目標値が求められ、さらに、それら目標値に対する現像処理後のバタ ーンの補正値 (オフセット値）が熱処理の補正値としてフィードバックされる。これによ り、エッチング処理後においては、パターンの状態をエッチング処理後の目標値に近 似、即ちウェハ W面内で均一にすることができる。
また、前記補正において、前記現像処理後のパターン状態の目標値と前記第一の 検査結果との差分を、加熱処理での補正値へ換算する際には、現像処理までのプロ セス条件のみを考慮すればょ 、ため、エッチング処理工程での条件を考慮して作成 する必要がなぐその換算処理をより容易にすることができる。
[0010] また、前記第一の加熱処理を行う第一の熱処理装置と、前記第二の加熱処理を行 う第二の熱処理装置とを備え、前記第一の熱処理装置と前記第二の熱処理装置とは 夫々、複数の加熱領域に区画され、前記複数の加熱領域上に前記基板が載置され る熱処理板と、前記複数の加熱領域の夫々を独立して加熱する加熱手段とを有し、 前記検査装置は、前記複数の加熱領域の夫々において加熱処理された前記基板の 各基板領域に対して、前記現像処理後とエッチング処理後の夫々におけるパターン の状態を測定検査することが望まし 、。
また、前記制御手段は、前記熱処理板の複数の加熱領域の夫々について、加熱 処理の条件設定を行うことが好まし 、。
[0011] このように複数の加熱領域の夫々について条件設定を行うことにより、細かな補正 が可能となり、エッチング処理後におけるパターンの状態の均一精度を向上すること ができる。
[0012] また、前記検査装置により検査測定されるパターンの状態は、パターンの線幅及び /またはパターンのサイドウォールアングルであって、前記制御部は、パターンの線 幅が、前記現像処理後の目標値に近似するように行う前記第二の熱処理装置での 加熱処理の条件設定と、パターンのサイドウォールアングル力 前記現像処理後の 目標値に近似するように行う前記第一の熱処理装置での加熱処理の条件設定の少 なくとも一方を実施することが望ましい。
或いは、前記検査装置により検査測定されるパターンの状態は、パターンの線幅及 び Zまたはパターンのサイドウォールアングルであって、前記制御部は、パターンの 線幅が、前記現像処理後の目標値に近似するように行う前記第一の熱処理装置で の加熱処理の条件設定と、パターンのサイドウォールアングルが、前記現像処理後 の目標値に近似するように行う前記第二の熱処理装置での加熱処理の条件設定の 少なくとも一方を実施することが望ましい。
或いは、前記検査装置により検査測定されるパターンの状態は、パターンの線幅ま たはパターンのサイドウォールアングルであって、前記制御部は、パターンの線幅ま たはサイドウォールアングル力 前記現像処理後の目標値に近似するように前記第 一の熱処理装置及び前記第二の熱処理装置での加熱処理の条件設定を行うことが 望ましい。
[0013] このように構成することにより、パターンの線幅とサイドウォールアングルの夫々に対 して最適な条件を設定、即ちオフセット (補正)値の設定を行うことができ、エッチング 処理後において、パターンの線幅とサイドウォールアングルを夫々基板面内で均一 にすることができる。 [0014] また、本発明に力かる基板処理方法は、下地膜が成膜された基板にレジスト液を塗 布する塗布処理と、塗布処理後の基板を加熱処理する第一の加熱処理と、レジスト 膜を所定のパターンに露光する露光処理と、露光後にレジスト膜内の化学反応を促 進させる第二の加熱処理と、露光されたレジスト膜を現像する現像処理と、現像処理 後に形成されたレジストパターンをマスクとして下地膜を除去するエッチング処理とを 一連の処理として実行し、前記基板に所定のパターンを形成する基板処理方法であ つて、前記現像処理後に前記基板に形成されたレジストパターンの状態を測定検査 し第一の検査結果を出力するステップと、前記エッチング処理後に前記基板に形成 されたパターンの状態を測定検査し第二の検査結果を出力するステップと、前記第 一の検査結果と前記第二の検査結果力も求められた相関式に基づき、前記エツチン グ処理後のパターン状態の目標値から前記現像処理後のパターン状態の目標値を 求めるステップと、前記現像処理後のパターン状態の目標値と前記第一の検査結果 との差分に基づ 、て、次回の処理における前記エッチング処理後の前記基板のパタ ーンの状態が基板面内で均一になるよう、前記第一の加熱処理及び Zまたは前記 第二の加熱処理での条件設定を行うステップとを実行することに特徴を有する。 なお、前記第一の加熱処理及び第二の加熱処理の条件は、少なくとも熱処理温度 と、熱処理時間と、昇降温温度とを含むことが好ましい。
[0015] このようにすれば、現像処理後と、エッチング処理後との相関関係式により、現像処 理後の目標値が求められ、さらに、それら目標値に対する現像処理後のパターンの 補正値 (オフセット値）が熱処理の補正値としてフィードバックされる。これにより、エツ チング処理後においては、パターンの状態をエッチング処理後の目標値に近似、即 ちウェハ W面内で均一にすることができる。
また、前記補正において、前記現像処理後のパターン状態の目標値と前記第一の 検査結果との差分を、加熱処理での補正値へ換算する際には、現像処理までのプロ セス条件のみを考慮すればょ 、ため、エッチング処理工程での条件を考慮して作成 する必要がなぐその換算処理をより容易にすることができる。
[0016] また、前記検査測定されるパターンの状態は、パターンの線幅及び Zまたはパター ンのサイドウォールアングルであって、前記第一の加熱処理及び前記第二の加熱処 理での条件設定を行うステップにおいて、パターンの線幅が、前記現像処理後の目 標値に近似するように行う前記第二の加熱処理の条件設定と、パターンのサイドゥォ ールアングルが、前記現像処理後の目標値に近似するように行う前記第一の加熱処 理の条件設定の少なくとも一方を実施することが望ましい。
或いは、前記検査測定されるパターンの状態は、パターンの線幅及び Zまたはパ ターンのサイドウォールアングルであって、前記第一の加熱処理及び前記第二の加 熱処理での条件設定を行うステップにおいて、パターンの線幅が、前記現像処理後 の目標値に近似するように行う前記第一の加熱処理の条件設定と、パターンのサイド ウォールアングルが、前記現像処理後の目標値に近似するように行う前記第二の加 熱処理の条件設定の少なくとも一方を実施することが望ましい。
或いは、前記検査測定されるパターンの状態は、パターンの線幅またはパターンの サイドウォールアングルであって、前記第一の加熱処理及び前記第二の加熱処理で の条件設定を行うステップにお 、て、前記パターンの線幅またはパターンのサイドウ オールアングルが、前記現像処理後の目標値に近似するように前記第一の加熱処 理及び前記第二の加熱処理の条件設定を行うことが望ましい。
[0017] このようにすれば、パターンの線幅とサイドウォールアングルの夫々に対して最適な 条件設定、即ちオフセット (補正)値の設定を行うことができ、エッチング処理後にお いて、パターンの線幅とサイドウォールアングルを夫々基板面内で均一にすることが できる。
[0018] また、本発明に力かる基板処理プログラムは、下地膜が成膜された基板にレジスト 液を塗布する塗布処理と、塗布処理後の基板を加熱処理する第一の加熱処理と、レ ジスト膜を所定のパターンに露光する露光処理と、露光後にレジスト膜内の化学反応 を促進させる第二の加熱処理と、露光されたレジスト膜を現像する現像処理と、現像 処理後に形成されたレジストパターンをマスクとして下地膜を除去するエッチング処 理とを一連の処理として実行し、前記基板に所定のパターンを形成するとともに、 前記現像処理後に前記基板に形成されたレジストパターンの状態を測定検査し第 一の検査結果を出力するステップと、
前記エッチング処理後に前記基板に形成されたパターンの状態を測定検査し第二 の検査結果を出力するステップと、
前記第一の検査結果と前記第二の検査結果から求められた相関式に基づき、前 記エッチング処理後のパターン状態の目標値から前記現像処理後のパターン状態 の目標値を求めるステップと、
前記現像処理後のパターン状態の目標値と前記第一の検査結果との差分に基づ V、て、次回の処理における前記エッチング処理後の前記基板のパターンの状態が基 板面内で均一になるよう、前記第一の加熱処理及び Zまたは前記第二の加熱処理 での条件設定を行うステップと、
を含む基板処理方法を、基板処理装置においてコンピュータに実行させることに特 徴を有する。
さらに、本発明にかかるコンピュータ読取り可能な記録媒体は、前記基板処理プロ グラムを記録して ヽることに特徴を有する。
[0019] 本発明によれば、フォトリソグラフイエ程後にエッチング処理が施された基板におい て、パターンの線幅（CD)とサイドウォールアングル (SWA)とを夫々、基板面内で均 一に形成することのできる基板処理装置、基板処理方法、基板処理プログラム、及び そのプログラムを記録したコンピュータ読み取り可能な記録媒体を得ることができる。 図面の簡単な説明
[0020] [図 1]図 1は、本発明に係る基板処理装置としてのパターン形成装置の概略構成を示 す平面図である。
[図 2]図 2は、図 1の塗布現像装置の正面図である。
[図 3]図 3は、図 1の塗布現像装置の背面図である。
[図 4]図 4は、図 1の塗布現像装置の熱処理装置が備える熱処理板の構成を概略的 に示す図である。
[図 5]図 5は、図 1のパターン形成装置が備える検査装置を概略的に示す断面図であ る。
[図 6]図 6は、検査装置の主要部を示す断面図である。
[図 7]図 7は、熱処理板の加熱領域に夫々対応したウェハの各領域を示す図である。
[図 8]図 8は、サイドウォールアングルを算出する式を説明するための図である。 [図 9]図 9は、オフセット値を記録した参照テーブルの例である。
[図 10]図 10は、パターン形成装置における熱処理条件の補正制御の流れを示すフ ロー図である。
[図 11]図 11は、サイドウォールアングルを説明するための図である。
発明を実施するための最良の形態
[0021] 以下、本発明に係る基板処理装置、基板処理方法、基板処理プログラム、及びそ のプログラムを記録したコンピュータ読み取り可能な記録媒体につき、図に示す実施 の形態に基づいて説明する。図 1は、本発明に係る基板処理装置としてのパターン 形成装置 1の概略構成を示す平面図である。
図 1のパターン形成装置 1は、被処理基板である半導体ウェハへのレジスト液塗布 、加熱処理、現像処理等を行う塗布現像装置 100と、ウェハへの露光処理を行う露 光装置 200と、現像処理後に基板に対して所定のエッチング処理を行うエッチング 装置 300とを備える。
さらに、エッチング装置 300によるエッチング処理後にパターン線幅 (CD)やサイド ウォールアングル (SWA)を測定検査する検査装置 400を備え、前記各装置は、演 算部（CPU)や記憶部 (メモリ）を備える汎用コンピュータである制御部 500により全 体制御がなされる。
[0022] 先ず塗布現像装置 100について図 1乃至図 3に基づいて簡単に説明する。図 2は 、図 1の塗布現像装置 100の正面図であり、図 3は、図 1の塗布現像装置 100の背面 図である。
図 1に示すように、塗布現像装置 100は、例えば 25枚のウェハ Wをカセット単位で 外部から搬入出したり、カセット Cに対してウェハ Wを搬入出したりするカセットステー シヨン 2と、フォトリソグラフイエ程の中で枚葉式に所定の処理を施す複数の各処理ュ ニットを多段に配置している処理ステーション 3と、この処理ステーション 3に隣接して 設けられ、露光装置 200との間でウェハ Wの受け渡しをするインターフェイス部 4とを 一体に接続した構成を有して 、る。
[0023] カセットステーション 2には、カセット載置台 5が設けられ、当該カセット載置台 5は、 複数のカセット Cを X方向（図 1中の上下方向）に一列に載置自在になされている。ま た、カセットステーション 2には、搬送路 6上を X方向に沿って移動可能なウェハ搬送 体 7が設けられている。このウェハ搬送体 7は、カセット Cに収容されたウェハ Wのゥ ェハ配列方向（Z方向；鉛直方向）にも移動自在であり、 X軸方向に配列された各力 セットのウェハ Wに対して選択的にアクセスできるよう構成されている。
[0024] さらにウェハ搬送体 7は、 Z軸周りの Θ方向に回転可能であり、後述する処理ステー シヨン 3側の第 3の処理装置群 G3に属する温調ユニット 60やトランジシヨンユニット 6 1に対してもアクセスできるようになされて!、る。
[0025] カセットステーション 2に隣接する処理ステーション 3は、複数の処理装置が多段に 配置された、例えば 5つの処理装置群 G1〜G5を備えている。
処理ステーション 3において、図 1中の下側に、カセットステーション 2側から第 1の 処理装置群 Gl、第 2の処理装置群 G2が順に配置されている。また、図 1中の上側に 、カセットステーション 2側から第 3の処理装置群 G3、第 4の処理装置群 G4及び第 5 の処理装置群 G5が順に配置されて 、る。
[0026] 第 3の処理装置群 G3と第 4の処理装置群 G4との間には、第 1の搬送装置 10が設 けられている。この第 1の搬送装置 10は、第 1の処理装置群 Gl、第 3の処理装置群 G3及び第 4の処理装置群 G4内の各処理装置に選択的にアクセスしてウェハ Wを搬 送できるようになされて!ヽる。
[0027] 第 4の処理装置群 G4と第 5の処理装置群 G5との間には、第 2の搬送装置 11が設 けられている。この第 2の搬送装置 11は、第 2の処理装置群 G2、第 5の処理装置群 G5内の各処理装置に選択的にアクセスしてウェハ Wを搬送できるようになされてい る。
[0028] また、第 1の処理装置群 G1には、ウェハ Wに所定の液体を供給して処理を行う液 処理装置、例えば図 2に示すようにウェハ Wにレジスト液を塗布するレジスト塗布処 理ユニット (COT) 20、 21、 22、露光処理時の光の反射を防止する反射防止膜を形 成するボトムコーティングユニット（BARC) 23、 24が下から順に 5段に重ねられてい る。
[0029] 第 2の処理装置群 G2には、液処理装置、例えばウェハ Wに現像液を供給して現 像処理する現像処理ユニット (DEV) 30〜34が下力も順に 5段に重ねられている。 また、第 1の処理装置群 Gl及び第 2の処理装置群 G2の最下段には、各処理装置 群 Gl、 G2内の液処理装置に各種処理液を供給するためのケミカル室（CHM) 35、 36がそれぞれ設けられて!/、る。
[0030] また、図 3に示すように第 3の処理装置群 G3には、温調ユニット (TCP) 60、ウェハ Wの受け渡しを行うためのトランジシヨンユニット (TRS) 61、精度の高い温度管理下 でウェハ Wを温度調節する高精度温調ユニット（CPL) 62〜64及びウェハ Wを高温 で加熱処理する高温度熱処理ユニット (BAKE) 65〜68が順に 9段に重ねられてい る。
[0031] 第 4の処理装置群 G4では、例えば高精度温調ユニット（CPL) 70、レジスト塗布処 理後のウェハ Wを加熱処理（第一の加熱処理）するプリべ一キングユニット（PABZ 第一の熱処理装置） 71〜74及び現像処理後のウェハ Wを加熱処理するポストべ一 キングユニット（POST) 75〜79が下から順に 10段に重ねられている。
[0032] 第 5の処理装置群 G5では、ウェハ Wを熱処理する複数の熱処理装置、例えば高 精度温調ユニット (CPL) 80〜83、露光後のウェハ Wを加熱処理 (第二の加熱処理） する複数のポストェクスポージャベーキングユニット（PEBZ第二の熱処理装置） 84 〜89が下力も順に 10段に重ねられている。
[0033] また、第 1の搬送装置 10の X方向正方向側には、複数の処理装置が配置されてお り、例えば図 3に示すようにウェハ Wを疎水化処理するためのアドヒージョンユニット（ AD) 90、 91、ウェハ Wを加熱する加熱ユニット（HP) 92、 93が下から順に 4段に重 ねられている。
また、第 2の搬送装置 11の X方向正方向側には、例えばウェハ Wのエッジ部のみ を選択的に露光する周辺露光ユニット (WEE) 94が配置されている。
[0034] 尚、前記したプリべ一キングユニット（PAB) 71〜74やポストェクスポージャベーキ ングユニット（PEB) 84〜89等の各熱処理装置にお!、ては、図 4に示すような熱処理 板 140を備えている。
この熱処理板 140は、図示するように複数、例えば 5つの加熱領域 Rl、 R2、 R3、 R 4、 R5に区画されている。熱処理板 140は、例えば平面から見て中心部に位置し、 円形の加熱領域 R1と、その周囲を円弧状に 4等分した加熱領域 R2〜R5に区画さ れている。
[0035] 熱処理板 140の各加熱領域 R1〜R5には、加熱手段として、給電により発熱するヒ ータ 141が個別に内蔵され、各加熱領域 Rl〜R5毎に加熱できるようになされて ヽる 。また、各加熱領域 R1〜R5のヒータ 141の発熱量は、各熱処理装置が備える温度 制御装置 142により調整されている。温度制御装置 142は、ヒータ 141の発熱量を調 整して、各加熱領域 R1〜R5の温度を所定の温度に制御できるようになされている。 また、温度制御装置 142における温度設定は、制御部 500により制御され行われる。
[0036] また、インターフェイス部 4には、例えば図 1に示すように X方向に向けて延伸する 搬送路 40上を移動するウェハ搬送体 41と、ノ ッファカセット 42が設けられている。ゥ ェハ搬送体 41は、 Z方向に移動可能かつ Θ方向にも回転可能であり、インターフエ イス部 4に隣接した露光装置 200と、ノッファカセット 42及び第 5の処理装置群 G5に 対してアクセスしてウェハ Wを搬送できるようになされて!、る。
[0037] また、露光装置 200は、レジスト液が塗布されたウェハ Wに対して、所定のマスクパ ターンを介して図示しない露光部から所定の光線を照射するものであり、前記露光部 は、光源やレンズ、光ファイバなどを備えている。
露光装置 200における露光条件は、露光強度、露光時間、露光焦点、露光合わせ 位置とで決定される力 それらのパラメータは、制御部 500からの指令に基づき、露 光装置 200全体の制御を行うコントローラ 210により制御されるようになされている。
[0038] このように構成された塗布現像装置 100と、露光装置 200とにより、現像処理までの 一連のフォトリソグラフイエ程は、次のように行われる。
先ず、カセットステーション 2において、未処理のウェハ Wを収容したカセットじから 1枚のウェハ W力 ウェハ搬送体 7により第 3の処理装置群 G3のトランジシヨンュ-ッ HTRS) 61に搬送される。そこでウェハ Wは、位置合わせが行われた後、アドヒージ ヨンユニット (AD) 90、 91へ搬送され疎水化処理が行われる。次いで高精度温調ュ ニット (CPL) 62〜64にて所定の冷却処理が行われ、第 1の処理装置群 G1のレジス ト塗布処理ユニット（COT) 20〜22に搬送されて、ウェハ表面上へのレジスト塗布処 理が行われる。尚、トラジシヨン装置 61からレジスト塗布処理ユニット（COT) 20〜22 までのウェハ Wの搬送は第 1の搬送装置 10により行われる。 [0039] そして、ウェハ Wは、第 1の搬送装置 10により、第 4の処理装置群 G4のプリべーキ ングユニット（PAB) 71〜74に搬送されて所定の加熱処理、即ちプリベータ処理が行 われる。プリベータされたウェハ Wは、周辺露光ユニット（WEE) 94に搬送され、そこ でウェハ Wのエッジ部のみが露光処理される。
[0040] その後、ウェハ Wは、高精度温調ユニット（CPL) 80〜83において冷却処理がなさ れ、インターフェイス部 4のウェハ搬送体 41によりバッファカセット 42に一時保管され る。
そしてバッファカセット 42に一時的に保持されたウェハ Wは、ウェハ搬送体 41によ り取り出され、露光装置 200に引き渡され、そこで所定の露光処理が行われる。
[0041] 露光処理を終えたウェハ Wは、再びインターフェイス部 4を介して第 5の処理装置 群 G5のポストェクスポージャベーキングユニット（PEB) 84〜89に搬送され、そこで 露光後の加熱処理が行われる。
次 、でウェハ Wは、第 2の搬送装置 11により第 2の処理装置群 G2の現像処理装 置 30〜34に搬送されて現像処理が行われ、次!、で第 4の処理装置群 G4のポストべ 一キングユニット（POST) 75〜79に搬送されて、そこで、現像処理後の加熱処理が 行われる。そしてウェハ Wは、第 3の処理装置群 G3の高精度温調ユニット（CPL) 62 〜64で冷却処理が行われ、ウェハ搬送体 7によりカセット Cに戻される。
[0042] 続いてエッチング装置 300について説明する。このエッチング装置 300は、塗布現 像装置 100及び露光装置 200によるフォトリソグラフイエ程が終了したウェハ Wに対 して、形成されたレジストパターンをマスクとしてウェハ上の下地膜、例えば Si酸化膜 を除去するエッチング処理を行う。尚、塗布現像装置 100での現像処理後にカセット Cに戻されたウェハ Wは、その後、図示しない搬送装置により検査装置 400に搬送さ れ、そこで検査が行われた後に、エッチング装置 300に搬送される。
[0043] このエッチング装置 300においては、例えば、平行平板プラズマ発生装置にてプラ ズマを発生させて所定のエッチングガスをプラズマ化し、これによりウェハ Wに所定の プラズマ処理を行うようになって 、る。
また、エッチング装置 300におけるエッチング条件は、エッチング時間やエッチング ガスの組成比とで決定される力 前記エッチング時間とは、ウェハ Wにエッチングガ スを供給して ヽる時間であり、エッチングガス組成比はエッチングガスの種類や量で 決定される。これらパラメータは、制御部 500からの指令に基づき、エッチング装置 3
00全体の制御を行うコントローラ 310により制御される。
[0044] 続いて検査装置 400について、図 1、図 5、図 6に基づいて説明する。図 5は、検査 装置を概略的に示す断面図、図 6は検査装置の主要部を示す断面図である。
検査装置 400は、図 1に示すように、筐体 401内に、例えばウエノヽ Wを収納した力 セットを搬入出するための搬入出ステージ 403と、検査ユニット 402と、この搬入出ス テージ 403と検査ユニット 402との間でウェハ Wを搬送するための専用の補助基板 搬送手段をなす、昇降自在、 X、 Y方向に移動自在、鉛直軸まわりに回転自在に構 成された補助アーム 404とを備えて 、る。
[0045] 尚、塗布現像装置 100での現像処理後にカセット Cに戻されたウエノ、 Wは、図示し ない搬送機構により、検査装置 400に搬送され検査がなされる。また、その後、エツ チング装置 300に搬送されてエッチング処理がなされたウェハ Wは再び検査装置 40
0に搬送されて検査がなされる。
また、検査装置 400に搬送されるウエノ、 Wは、前記搬入出ステージ 403のカセット に収納されるよう構成されて 、る。
[0046] 前記検査ユニット 402は、図 5に示すように、この例では複数個、例えば 2個の検査 装置として、ウェハ Wに形成されたパターンの線幅（CD)を測定する CD検査装置 40
2aと、パターンのサイドウォールアングル（SWA)を測定する SWA検査装置 402bと が割り当てられている。
前記 CD検査装置 402a、 SWA検査装置 402bは、例えば CCDカメラ〖こよる撮像に より前記所定の検査を行うものであり、これら装置の一例について図 6に基づいて説 明する。
[0047] これらの検査装置は、例えば、図示しないウェハ Wの搬送口を備えた筐体 405と、 この筐体 405内に設けられ、ウェハ Wを水平に支持してその向きを調整できるように 構成された回転載置台 406と、この回転載置台 406上のウェハ Wを撮像する、 X、 Y 、 Z方向に移動可能な CCDカメラ 407と、照明手段 408とを備える。そして、 CCD力 メラ 407により得られたウェハ Wの画像をデータ処理部であるコンピュータ 409等に て解析することによって検査を行うように構成されている。
前記コンピュータ 409は、 CCDカメラ 407の移動を制御する機能や、制御部 500に 測定データを送信する機能を有している。尚、 CCDカメラ 407は固定されていて、ゥ エノ、 Wの載置台 406側が X、 Y、 Ζ方向に移動できる構成であってもよい。
[0048] 前記構成において、 CD検査装置 402aでは、コンピュータ 409が、取得された画像 に基づいて、例えば図 7に示すウェハ Wの所定の複数領域 (基板領域) Al〜A5に 対し、図 8に示すフォトリソグラフイエ程後のパターン線断面図における TCD (上底幅 )と、 BCD (下底幅）の値と、パターン厚さの値とを夫々算出し、その結果を制御部 50 0に送信するようになされて 、る。
尚、図 7に示されたウェハ Wの領域 A1〜A5は、図 4に示した、プリべ一キングュ- ット（PAB) 71〜74やポストェクスポージャベーキングユニット（PEB) 84〜89が備え る熱処理板 140の加熱領域 R1〜R5に夫々対応した領域である。
[0049] また、 SWA検査装置 402bにおいては、 CD検査装置 402aで求めた TCDと BCD とパターン厚さの値から（式 1)の関係により図 7のウェハ Wの領域 A1〜A5における サイドウォールアングル 0 1を夫々算出し、その結果を制御部 500に送信するように なされている。
[0050] [数 1]
- ― パターン厚さ 、
ΤΆΠΘ1 =―. · . . ぼ 1 )
X (BCD - TCD)
[0051] 尚、前記したように、検査装置 400では、フォトリソグラフイエ程後及びエッチング処 理後のパターンの線幅（CD)とサイドウォールアングル（SWA)が求められる。以下 においては、フォトリソグラフイエ程後の検査結果 (第一の検査結果）とエッチングェ 程後の検査結果 (第二の検査結果)とを区別するため、フォトリソグラフイエ程後のパ ターン線幅を CDp、サイドウォールアングルを SWApで表し、エッチング処理後のパ ターン線幅を CDe、サイドウォールアングルを SWAeで表す。
[0052] また、制御部 500は、図 1に示すように、プログラムの実行や各種演算等を行う演算 部 501と、記憶手段 502等とにより構成されている。記憶手段 502には、一連のフォト リソグラフイエ程を含むパターン形成処理を行うためのプログラム Pと、熱処理の補正 値 (オフセット値)を導出するためのサブプログラム SPと、後述する参照テーブル丁と 、その他、処理条件が設定された複数の処理レシピデータ等が記録されている。尚、 サブプログラム SP中には、フォトリソグラフイエ程後の CDp及び SWApとエッチング 処理後の CDe及び SWAeとの関係を表す相関式が含まれている。
尚、制御部 500において、プログラム P、サブプログラム SP等が記録される記憶手 段 502は、ハードディスク、不揮発メモリ、抜き差し可能な記録媒体 (例えば光デイス ク、メモリカード)等の 、ずれの記録媒体であってもよ 、。
[0053] 前記検査ユニット 402からの測定結果を取得した制御部 500は、ウェハ Wの各領 域 A1〜A5につ!/、て測定されたパターン線幅（CD)及びサイドウォールアングル (S WA)の夫々に対し、前記サブプログラム SPを実行することにより、フォトリソグラフィ 工程後の目標パターン線幅（目標 CDp)、 目標サイドウォールアングル (目標 SWAp )との差分 A CDp、 Δ SWApを夫々求め、それらに基づき温度オフセット値等の各補 正値を求めるようになされて!、る。
尚、検査ユニット 402で測定されるパターン線幅（CDp、 CDe)や、 目標パターン線 幅（目標 CDp)等は、 TCDと BCDのいずれか一方が適用できる力 本実施の形態で は BCDを適用するものとし説明する。
[0054] 前記差分 Δ CDp及び Δ SWAp力 温度オフセット値等の各補正値を求める方法と しては、例えば、制御部 500において、記憶手段 502に記録された図 9に示すような 参照テーブル Tが用いられる。
この参照テーブル Tには、前記差分 Δ CDp及び Δ SWApに対する最適な温度ォ フセット値等の加熱処理条件の各補正値 (オフセット値） プリべ一キングユニット（ ΡΑΒ) 71〜74或いはポストェクスポージャベーキングユニット（ΡΕΒ) 84〜89におけ る各加熱領域 R1〜R5の夫々につ 、て予め設定されて 、る。
尚、加熱処理の条件としては、少なくとも熱処理温度と、熱処理時間と、昇降温温 度とを含んでいる。
即ち、これらオフセット値が適用されることにより、フォトリソグラフイエ程後のウェハ Wの各領域 A1〜A5夫々にお 、て、 目標パターン線幅（目標 CDp)及び目標サイド ウォールアングル（目標 SWAp)に近似したレジストパターンを得ることができる。
[0055] 尚、前記 Δ CDpに基づく温度オフセット値等の各補正値 (オフセット値）がプリべ一 キングユニット（PAB) 71〜74に対して適用される場合には、 Δ SWApに基づく温度 オフセット値等の各補正値 (オフセット値）がポストェクスポージャベーキングユニット（ PEB) 84〜89に対して適用される。
或 、は、逆に Δ CDpに基づく温度オフセット値等の各補正値 (オフセット値）がボス トェタスポージャベーキングユニット（PEB) 84〜89に対して適用される場合には、 Δ SWApに基づく温度オフセット値等の各補正値 (オフセット値）がプリべ一キングュ- ット（PAB) 71〜74に対して適用される。
[0056] このようになされることにより、フォトリソグラフイエ程後のパターンの線幅（CDp)とサ イドウォールアングル (SWAp)の夫々に対して目標値に近似させるための最適なォ フセット (補正)値の設定を行うことができ、その後のエッチング処理後において、パタ 一ンの線幅（CDe)とサイドウォールアングル（SWAe)とを夫々ウェハ面内で均一に することができる。
[0057] 続、て、前記のように構成されたパターン形成装置 1における熱処理条件の補正 制御について図 10のフロー図に基づき説明する。
先ず、プログラム Pが実行され、フォトリソグラフイエ程が開始される（図 10のステップ Sl)。
フォトリソグラフイエ程終了後、レジストパターンが形成されると、ウェハ Wは検査装 置 400〖こ搬送され、そこでパターン線幅（CDp)及びサイドウォールアングル (SWAp )が測定される（図 10のステップ S2)。また、測定されたデータは、制御部 500に出力 される。
[0058] 次!、で、ウェハ Wはエッチング装置 300に搬送され、エッチング処理が施される（図 10のステップ S3)。
そして、ウェハ Wは、再び検査装置 400に搬送され、そこでパターン線幅（CDe)及 びサイドウォールアングル（SWAe)が測定される（図 10のステップ S4)。また、測定さ れたデータは、制御部 500に出力される。 [0059] 制御部 500の演算部 501においては、エッチング処理後の目標パターン線幅（目 標 CDe)及び目標サイドウォールアングル (目標 SWAe)と、前記ステップ S4で測定 された CDeと SWAeとの差分 Δ CDe、 Δ SWAeをウェハ Wの各領域 A1〜A5毎に 算出する（図 10のステップ S5)。
[0060] そして、前記ステップ S5で求められた各領域毎の差分 Δ CDe、 Δ SWAeにつ!/ヽて 、ステップ S6でウェハ W面内において CDや SWAが略均一とされるスペック内にある か否かが判断され、スペック内（Yes)ならば、次回のフォトリソグラフイエ程において 補正は行われない。
一方、ステップ S6で領域 A1〜A5のいずれかにおいて、前記スペック外の Δ CDe 、 Δ SWAeが存在する場合 (No)には、その領域については次回のフォトリソグラフィ 工程において補正が行われるよう熱処理の各補正値 (オフセット値）が求められる。
[0061] 前記各補正値 (オフセット値)の導出においては、プログラム Pの中で、前記サブプ ログラム SPが実行される。そして、このサブプログラム SPでは、記憶手段 502に記録 された相関式 1を使用する。
この相関式 1は、予めフォトリソグラフイエ程後のパターン線幅（CDp)及びサイドウ オールアングル (SWAp)と、エッチング処理後のパターン線幅（CDe)及びサイドゥォ ールアングル（SWAe)との間の相関関係を示すものであり、例えば次式で表される。
[0062] [数 2]
CDe = axCDp + bxSWAp + cxTH · · · (相関式 1 ) [式中、 a， fa , cは係数、 は被エッチング層の膜厚]
[0063] サブプログラム SPが実行されると、先ず、この相関式 1からフォトリソグラフイエ程後 における目標パターン線幅（目標 CDp)及び目標サイドウォールアングル (目標 SW Ap)が求められる（図 10のステップ S 7)。
尚、ここで求められたフォトリソグラフイエ程後の目標値は、ウェハ Wの各領域 Al〜 A5間で均一の値になっているとは限らない。
そして、 目標 CDp及び目標 SWApと、ステップ S2で測定した CDp及び SWApとの 差分 Δ CDp及び Δ SWApが算出される（図 10のステップ S8)。
次いで、差分 Δ CDp及び Δ SWApに基づき、参照テーブル Tから温度オフセット 値等の各補正値 (オフセット値;例えば、 Δ ΡΑΒ温度、 Δ ΡΕΒ温度）が夫々算出され る（図 10のステップ S9)。
[0064] ここで、前記導出された各補正値 (オフセット値）力 プリべ一キングユニット (PAB) 71〜74、ポストェクスポージャベーキングユニット（PEB) 84〜89においてオフセット 値として設定可能な範囲の値力否かが判断される（図 10のステップ S 10)。
そして、ステップ S 10でオフセット値として設定可能な範囲の値 (Yes)であれば、サ ブプログラム SPにより、各補正値がパラメータとして温度制御装置 142に出力され、 プログラムが終了する。尚、熱処理板 140における各加熱領域 R1〜R5においては、 フィードバックされた各補正値 (オフセット値）に基づき、温度設定等が変更される（図 10のステップ S 11)。
[0065] これにより、次回のフォトリソグラフイエ程後においては、ウェハ Wの各領域 A1〜A
5において、パターン線幅（CDp)及びサイドウォールアングル（SWAp)を、夫々の 目標 CDp及び目標 SWApに近似にすることができ、その後のエッチング処理が施さ れたウェハ Wにお!/、て、パターン線幅（CDe)及びサイドウォールアングル (SWAe) を各領域 Al〜A5間で均一にすることができる。
[0066] 尚、ステップ S10において、前記導出された各補正値 (オフセット値）がプリべーキ ングユニット（PAB) 71〜74、ポストェクスポージャベーキングユニット（PEB) 84〜8 9においてオフセット値として設定可能な範囲の値でなければ (No)、例えばアラーム を発し、警告するようになされる（図 10のステップ S 12)。
[0067] 以上のように本発明に係る実施の形態によれば、パターン線幅 (CD)及びサイドウ オールアングル（SWA)に関し、フォトリソグラフイエ程後と、エッチング処理後との相 関関係式により、フォトリソグラフイエ程後の目標 CD及び目標 SWAが求められ、さら に、それら目標値に対するフォトリソグラフイエ程後のノターンの補正値 (オフセット値 )が熱処理の補正値としてフィードバックされる。これにより、エッチング処理後におい ては、パターン線幅（CD)及びサイドウォールアングル (SWA)をウェハ W面内で均 一にすることができる。 また、前記補正において、 A CDp、 Δ SWAp力 温度等のオフセット値へ換算する ための参照テーブル Tは、フォトリソグラフイエ程でのプロセス条件のみを考慮して作 成すればよいため、エッチング処理工程での条件を考慮して作成する必要がなぐそ の作成をより容易にすることができる。
[0068] 以上説明した実施の態様は、あくまでも本発明の技術的内容を明らかにすることを 意図するものであって、本発明はこのような具体例にのみ限定して解釈されるもので はなぐ本発明の精神とクレームに述べる範囲で、種々に変更して実施することがで きるものである。
例えば、前記実施の形態においては、フォトリソグラフイエ程後のパターン線幅 (C Dp)とサイドウォールアングル (SWAp)の夫々に対して目標値に近似させるための 最適な補正値 (オフセット値)の設定を行い、その後のエッチング処理の後、パターン の線幅（CDe)とサイドウォールアングル（SWAe)とを夫々ウェハ面内で均一にする 例について説明した力 本発明においては、この例に限定されるものではない。
[0069] 例えば、フォトリソグラフイエ程後と、エッチング処理後との相関関係式により、フォト リソグラフイエ程後の目標 CDを求め、さらに、その目標値に対するフォトリソグラフィ 工程後のパターンの線幅 (CD)に対してのみ最適な補正値 (オフセット値)の設定を 行いたい場合は、次のように行えばよい。
即ち、 Δ CDpに基づく温度オフセット値等の各補正値 (オフセット値)のみをプリべ 一キングユニット（PAB) 71〜74、またはポストェクスポージャベーキングユニット（P EB) 84〜89の少なくとも一方に適用するよう制御する。このようにすれば、その後の エッチング処理において、パターンの線幅（CDe)をウェハ面内で均一にすることが できる。
[0070] また、例えば、フォトリソグラフイエ程後と、エッチング処理後との相関関係式により、 フォトリソグラフイエ程後の目標 SWAを求め、さらに、その目標値に対するフォトリソグ ラフイエ程後のパターンのサイドウォールアングル (SWA)に対してのみ最適な補正 値 (オフセット値)の設定を行!、た 、場合も同様に次のように行えばよ!、。
即ち、 Δ SWApに基づく温度オフセット値等の各補正値 (オフセット値）のみがプリ ベーキングユニット（PAB) 71〜74、またはポストェクスポージャベーキングユニット（ PEB) 84〜89の少なくとも一方に対して適用するよう制御する。このようにすれば、そ の後のエッチング処理の後にお 、て、パターンのサイドウォールアングル（SWAe)を ウェハ面内で均一にすることができる。
[0071] また、前記実施の形態において、熱処理板 140の加熱領域は、 R1〜R5の 5つの 領域に分割されたものとし、それに対応するウェハ領域 (基板領域)も A1〜A5の 5 つの領域としたが、それに限定されることなぐ例えば、より多くの領域に分割されて いてもよい。
また、前記実施の形態においては、図 1に示すように検査装置 400と制御部 500と を、塗布現像装置 100に対し夫々独立させた配置構成とした。しかしながら、その形 態に限定されず、検査装置 400と制御部 500とを、必要に応じて塗布現像装置 100 の中に組み込んだ構成としてもよい。そのような構成とすれば、クリーンルーム内に配 置される装置が占める面積 (フットプリント）を縮小することができる。
また、前記実施の形態においては、被処理基板として半導体ウェハを例としたが、 本発明における基板は、半導体ウェハに限らず、 LCD基板、 CD基板、ガラス基板、 フォトマスク、プリント基板等も可能である。
産業上の利用可能性
[0072] 本発明は、例えば、半導体ウェハ等の基板にフォトリソグラフィ技術により所定のパ ターンを形成するパターン形成装置に適用でき、半導体製造業界、電子デバイス製 造業界等において好適に用いることができる。

Claims

請求の範囲
[1] 下地膜が成膜された基板にレジスト液を塗布する塗布処理と、塗布処理後の基板 を加熱処理する第一の加熱処理と、レジスト膜を所定のパターンに露光する露光処 理と、露光後にレジスト膜内の化学反応を促進させる第二の加熱処理と、露光された レジスト膜を現像する現像処理と、現像処理後に形成されたレジストパターンをマスク として下地膜を除去するエッチング処理とを一連の処理として実行し、前記基板に所 定のパターンを形成する基板処理装置であって、
前記現像処理後に前記基板に形成されたレジストパターンの状態を測定検査し第 一の検査結果を出力すると共に、前記エッチング処理後に前記基板に形成されたパ ターンの状態を測定検査し第二の検査結果を出力する検査装置と、
前記第一の検査結果と前記第二の検査結果から求められた相関式を記録した記 憶手段と、
前記相関式に基づき、前記エッチング処理後のパターン状態の目標値から前記現 像処理後のパターン状態の目標値を求め、前記現像処理後のパターン状態の目標 値と前記第一の検査結果との差分に基づ!、て、前記第一の加熱処理及び Zまたは 前記第二の加熱処理での条件設定を行う制御部とを備えることを特徴とする基板処 理装置。
[2] 前記第一の加熱処理を行う第一の熱処理装置と、前記第二の加熱処理を行う第二 の熱処理装置とを備え、
前記第一の熱処理装置と前記第二の熱処理装置とは夫々、
複数の加熱領域に区画され、前記複数の加熱領域上に前記基板が載置される熱 処理板と、前記複数の加熱領域の夫々を独立して加熱する加熱手段とを有し、 前記検査装置は、前記複数の加熱領域の夫々において加熱処理された前記基板 の各基板領域に対して、前記現像処理後とエッチング処理後の夫々におけるパター ンの状態を測定検査することを特徴とする請求項 1に記載された基板処理装置。
[3] 前記制御手段は、前記熱処理板の複数の加熱領域の夫々につ 、て、加熱処理の 条件設定を行うことを特徴とする請求項 2に記載された基板処理装置。
[4] 前記検査装置により検査測定されるパターンの状態は、パターンの線幅及び Zま たはパターンのサイドウォールアングルであって、
前記制御部は、
パターンの線幅が、前記現像処理後の目標値に近似するように行う前記第二の熱 処理装置での加熱処理の条件設定と、
ノターンのサイドウォールアングル力 前記現像処理後の目標値に近似するように 行う前記第一の熱処理装置での加熱処理の条件設定の少なくとも一方を実施するこ とを特徴とする請求項 1に記載された基板処理装置。
[5] 前記検査装置により検査測定されるパターンの状態は、パターンの線幅及び Zま たはパターンのサイドウォールアングルであって、
前記制御部は、
パターンの線幅が、前記現像処理後の目標値に近似するように行う前記第一の熱 処理装置での加熱処理の条件設定と、
ノターンのサイドウォールアングル力 前記現像処理後の目標値に近似するように 行う前記第二の熱処理装置での加熱処理の条件設定の少なくとも一方を実施するこ とを特徴とする請求項 1に記載された基板処理装置。
[6] 前記検査装置により検査測定されるパターンの状態は、パターンの線幅またはパタ ーンのサイドウォールアングルであって、
前記制御部は、パターンの線幅またはサイドウォールアングル力 前記現像処理後 の目標値に近似するように前記第一の熱処理装置及び前記第二の熱処理装置での 加熱処理の条件設定を行うことを特徴とする請求項 1に記載された基板処理装置。
[7] 前記第一の加熱処理及び第二の加熱処理での加熱処理の条件は、少なくとも熱 処理温度と、熱処理時間と、昇降温温度とを含むことを特徴とする請求項 1に記載さ れた基板処理装置。
[8] 下地膜が成膜された基板にレジスト液を塗布する塗布処理と、塗布処理後の基板 を加熱処理する第一の加熱処理と、レジスト膜を所定のパターンに露光する露光処 理と、露光後にレジスト膜内の化学反応を促進させる第二の加熱処理と、露光された レジスト膜を現像する現像処理と、現像処理後に形成されたレジストパターンをマスク として下地膜を除去するエッチング処理とを一連の処理として実行し、前記基板に所 定のパターンを形成する基板処理方法であって、
前記現像処理後に前記基板に形成されたレジストパターンの状態を測定検査し第 一の検査結果を出力するステップと、
前記エッチング処理後に前記基板に形成されたパターンの状態を測定検査し第二 の検査結果を出力するステップと、
前記第一の検査結果と前記第二の検査結果から求められた相関式に基づき、前 記エッチング処理後のパターン状態の目標値から前記現像処理後のパターン状態 の目標値を求めるステップと、
前記現像処理後のパターン状態の目標値と前記第一の検査結果との差分に基づ V、て、次回の処理における前記エッチング処理後の前記基板のパターンの状態が基 板面内で均一になるよう、前記第一の加熱処理及び Zまたは前記第二の加熱処理 での条件設定を行うステップとを実行することを特徴とする基板処理方法。
[9] 前記検査測定されるパターンの状態は、ノターンの線幅及び Zまたはパターンの サイドウォールアングルであって、
前記第一の加熱処理及び前記第二の加熱処理での条件設定を行うステップにお いて、
パターンの線幅が、前記現像処理後の目標値に近似するように行う前記第二の加 熱処理の条件設定と、
ノターンのサイドウォールアングル力 前記現像処理後の目標値に近似するように 行う前記第一の加熱処理の条件設定の少なくとも一方を実施することを特徴とする請 求項 8に記載された基板処理方法。
[10] 前記検査測定されるパターンの状態は、ノターンの線幅及び Zまたはパターンの サイドウォールアングルであって、
前記第一の加熱処理及び前記第二の加熱処理での条件設定を行うステップにお いて、
パターンの線幅が、前記現像処理後の目標値に近似するように行う前記第一の加 熱処理の条件設定と、
ノターンのサイドウォールアングル力 前記現像処理後の目標値に近似するように 行う前記第二の加熱処理の条件設定の少なくとも一方を実施することを特徴とする請 求項 8に記載された基板処理方法。
[11] 前記検査測定されるパターンの状態は、ノターンの線幅またはパターンのサイドウ ォーノレアングノレであって、
前記第一の加熱処理及び前記第二の加熱処理での条件設定を行うステップにお いて、
前記パターンの線幅またはパターンのサイドウォールアングル力 前記現像処理後 の目標値に近似するように前記第一の加熱処理及び前記第二の加熱処理の条件設 定を行うことを特徴とする請求項 8に記載された基板処理方法。
[12] 前記第一の加熱処理及び第二の加熱処理の条件は、少なくとも熱処理温度と、熱 処理時間と、昇降温温度とを含むことを特徴とする請求項 8に記載された基板処理方 法。
[13] 下地膜が成膜された基板にレジスト液を塗布する塗布処理と、塗布処理後の基板 を加熱処理する第一の加熱処理と、レジスト膜を所定のパターンに露光する露光処 理と、露光後にレジスト膜内の化学反応を促進させる第二の加熱処理と、露光された レジスト膜を現像する現像処理と、現像処理後に形成されたレジストパターンをマスク として下地膜を除去するエッチング処理とを一連の処理として実行し、前記基板に所 定のパターンを形成するとともに、
前記現像処理後に前記基板に形成されたレジストパターンの状態を測定検査し第 一の検査結果を出力するステップと、
前記エッチング処理後に前記基板に形成されたパターンの状態を測定検査し第二 の検査結果を出力するステップと、
前記第一の検査結果と前記第二の検査結果から求められた相関式に基づき、前 記エッチング処理後のパターン状態の目標値から前記現像処理後のパターン状態 の目標値を求めるステップと、
前記現像処理後のパターン状態の目標値と前記第一の検査結果との差分に基づ V、て、次回の処理における前記エッチング処理後の前記基板のパターンの状態が基 板面内で均一になるよう、前記第一の加熱処理及び Zまたは前記第二の加熱処理 での条件設定を行うステップと、
を含む基板処理方法を、基板処理装置においてコンピュータに実行させることを特 徴とする基板処理プログラム。
[14] 請求項 13に記載の基板処理プログラムを記録したコンピュータ読み取り可能な記 録媒体。
PCT/JP2006/318129 2005-09-15 2006-09-13 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 WO2007032372A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/065,782 US7867673B2 (en) 2005-09-15 2006-09-13 Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005268192 2005-09-15
JP2005-268192 2005-09-15
JP2006-179726 2006-06-29
JP2006179726A JP4570164B2 (ja) 2005-09-15 2006-06-29 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体

Publications (1)

Publication Number Publication Date
WO2007032372A1 true WO2007032372A1 (ja) 2007-03-22

Family

ID=37864964

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/318129 WO2007032372A1 (ja) 2005-09-15 2006-09-13 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体

Country Status (5)

Country Link
US (1) US7867673B2 (ja)
JP (1) JP4570164B2 (ja)
KR (1) KR101072282B1 (ja)
TW (1) TW200729280A (ja)
WO (1) WO2007032372A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014125A1 (en) * 2007-07-12 2009-01-15 Tokyo Electron Limited Substrate processing system and method
US7957828B2 (en) 2007-04-20 2011-06-07 Tokyo Electron Limited Temperature setting method for thermal processing plate, temperature setting apparatus for thermal processing plate, and computer-readable storage medium
US8135487B2 (en) 2007-04-20 2012-03-13 Tokyo Electron Limited Temperature setting method and apparatus for a thermal processing plate
WO2013190812A1 (ja) * 2012-06-19 2013-12-27 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8688254B2 (en) * 2007-06-15 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple tools using a single data processing unit
KR20090069603A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 장치의 작업 파일 제어 방법
JP5160920B2 (ja) * 2008-02-22 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム
JP5599754B2 (ja) * 2010-05-31 2014-10-01 東京エレクトロン株式会社 基板処理装置、基板処理方法、およびこの基板処理方法を実行するためのコンピュータプログラムが記録された記録媒体
US10409171B2 (en) 2017-01-25 2019-09-10 Kla-Tencor Corporation Overlay control with non-zero offset prediction

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211630A (ja) * 1994-01-26 1995-08-11 Sony Corp パターン形成方法及びその装置
JP2001045767A (ja) * 1999-07-30 2001-02-16 Daikin Ind Ltd インバータ装置
JP2001143850A (ja) * 1999-09-03 2001-05-25 Tokyo Electron Ltd 基板の加熱処理装置，基板の加熱処理方法，基板処理装置及び基板処理方法
JP2002190446A (ja) * 2000-09-28 2002-07-05 Tokyo Electron Ltd レジストパターン形成装置及びその方法
JP2002324744A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法
JP2005026362A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07311630A (ja) * 1994-05-18 1995-11-28 Fujitsu Ltd クロック切り替え回路および本回路を有するプリンタ装置
KR100700764B1 (ko) * 1999-09-03 2007-03-27 동경 엘렉트론 주식회사 기판처리장치 및 기판처리방법
EP1273973A1 (en) * 2001-07-03 2003-01-08 Infineon Technologies SC300 GmbH & Co. KG Method for adjusting a temperature in a resist process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211630A (ja) * 1994-01-26 1995-08-11 Sony Corp パターン形成方法及びその装置
JP2001045767A (ja) * 1999-07-30 2001-02-16 Daikin Ind Ltd インバータ装置
JP2001143850A (ja) * 1999-09-03 2001-05-25 Tokyo Electron Ltd 基板の加熱処理装置，基板の加熱処理方法，基板処理装置及び基板処理方法
JP2002190446A (ja) * 2000-09-28 2002-07-05 Tokyo Electron Ltd レジストパターン形成装置及びその方法
JP2002324744A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法
JP2005026362A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957828B2 (en) 2007-04-20 2011-06-07 Tokyo Electron Limited Temperature setting method for thermal processing plate, temperature setting apparatus for thermal processing plate, and computer-readable storage medium
US8135487B2 (en) 2007-04-20 2012-03-13 Tokyo Electron Limited Temperature setting method and apparatus for a thermal processing plate
US20090014125A1 (en) * 2007-07-12 2009-01-15 Tokyo Electron Limited Substrate processing system and method
US8377721B2 (en) * 2007-07-12 2013-02-19 Tokyo Electron Limited Substrate processing system and method
KR101389109B1 (ko) 2007-07-12 2014-04-25 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법
WO2013190812A1 (ja) * 2012-06-19 2013-12-27 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム

Also Published As

Publication number Publication date
TW200729280A (en) 2007-08-01
US20090162759A1 (en) 2009-06-25
JP4570164B2 (ja) 2010-10-27
KR101072282B1 (ko) 2011-10-11
KR20080049017A (ko) 2008-06-03
TWI305932B (ja) 2009-02-01
US7867673B2 (en) 2011-01-11
JP2007110079A (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
JP4509820B2 (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
WO2007032372A1 (ja) 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
KR102434669B1 (ko) 열처리 장치, 열처리 방법 및 컴퓨터 기억 매체
TWI501338B (zh) A heat treatment method and a recording medium and a heat treatment apparatus for recording a program for carrying out the heat treatment method
JP2008270542A (ja) 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
JP4666380B2 (ja) 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2006228820A (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4636555B2 (ja) 基板処理装置、基板処理方法、基板処理プログラム及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4970882B2 (ja) 基板の測定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び基板の測定システム
TWI401547B (zh) A substrate processing method, and a substrate processing system
US7420650B2 (en) Method of setting processing condition in photolithography process, apparatus for setting processing condition in photolithography process, program, and computer readable recording medium
JP2006222354A (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP5258082B2 (ja) 基板処理装置及び基板処理方法
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2010212414A (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
WO2010150584A1 (ja) 基板の処理方法、コンピュータ記憶媒体及び基板処理システム
JP2008270541A (ja) 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
WO2011099221A1 (ja) 基板処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: KR

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12065782

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06810086

Country of ref document: EP

Kind code of ref document: A1