WO2007026781A1 - トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体装置 - Google Patents

トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体装置 Download PDF

Info

Publication number
WO2007026781A1
WO2007026781A1 PCT/JP2006/317133 JP2006317133W WO2007026781A1 WO 2007026781 A1 WO2007026781 A1 WO 2007026781A1 JP 2006317133 W JP2006317133 W JP 2006317133W WO 2007026781 A1 WO2007026781 A1 WO 2007026781A1
Authority
WO
WIPO (PCT)
Prior art keywords
active layer
transistor
semiconductor film
insulating layer
manufacturing
Prior art date
Application number
PCT/JP2006/317133
Other languages
English (en)
French (fr)
Inventor
Shinichi Yamate
Original Assignee
Sumitomo Chemical Company, Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Company, Limited filed Critical Sumitomo Chemical Company, Limited
Priority to US12/065,004 priority Critical patent/US8247264B2/en
Priority to CN2006800318291A priority patent/CN101253609B/zh
Priority to GB0804217A priority patent/GB2445487B/en
Priority to DE112006002267T priority patent/DE112006002267T5/de
Publication of WO2007026781A1 publication Critical patent/WO2007026781A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors

Definitions

  • the present invention relates to a transistor, a method for manufacturing the same, and a semiconductor device having the transistor.
  • a field effect transistor which is one of these transistors, generally has a structure in which a gate electrode is provided via an insulating layer on a layer (active layer) made of a semiconductor material to which a source electrode and a drain electrode are connected.
  • organic transistors using an organic semiconductor compound in the active layer have the advantage of being lightweight and flexible, and are expected to be applied to various electronic devices.
  • the active layer of the organic transistor is formed by depositing an organic semiconductor compound on the insulating layer provided on the substrate, or by spin coating, drop casting, or printing a solution containing the organic semiconductor compound. In many cases (Non-patent Document 1).
  • Non-Patent Document 1 "Operational Technology for Organic Transistors", Technical Information Association, 2003
  • Non-Patent Document 2 H. Sirringhaus et al., Appl. Phys. Lett., Vol 77, No. 3, p.406-408, 20 02
  • Non-Patent Document 3 M. L. Swiggers et al., Appl. Phys. Lett., Vol 79, No. 9, p.1300-1302, 2001
  • Non-Patent Document 4 H. Heil et al., Appl. Phys. Lett., Vol 93, No. 3, p.1636— 1641, 2003
  • Patent Document 1 JP 2004-356422 A
  • the above-described conventional method for producing an organic transistor aimed at improving carrier mobility by forming an active layer having orientation is a process for imparting orientation to the active layer even when V deviation occurs. Due to the complexity of the organic transistors, the production of organic transistors tended to be significantly more difficult than in the case where the active layer was not oriented.
  • the present invention has been made in view of such circumstances, and an active layer having orientation can be formed by a simple method, and a transistor having excellent carrier mobility can be obtained.
  • the purpose is to provide. It is another object of the present invention to provide an organic transistor having an active layer having orientation and high carrier mobility.
  • a method for producing a transistor of the present invention is a method for producing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound, the step of stretching the semiconductor film, And a step of applying an active layer to the surface on which the active layer is formed while applying heat and Z or pressure to obtain the active layer.
  • the organic semiconductor compounds constituting the semiconductor film by stretching are aligned in the stretching direction, so that a predetermined orientation can be imparted to the semiconductor film.
  • an active layer oriented by simply stretching the semiconductor film can be obtained, and an active layer having an orientation can be easily formed as compared with the conventional method.
  • the semiconductor film is attached to the surface on which the active layer is formed while heating and Z or pressurizing. For this reason, the active layer is in close contact with the layer adjacent to the active layer, and characteristics such as carrier mobility are favorably exhibited. It will be the saruchi of volcano.
  • the step of stretching the semiconductor film is performed first, and the stretched semiconductor film may be pasted, and the unstretched semiconductor film is pasted first. Thereafter, this semiconductor film may be stretched.
  • orientation is imparted at the time of forming the active layer or after the formation of the active layer, but the semiconductor film is pasted after stretching as in the former. In some cases, it is possible to give an appropriate orientation to the semiconductor film to be the active layer in advance, and it is easy to form an active layer having a desired orientation.
  • the method for manufacturing a transistor of the present invention is a method for manufacturing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound, the step of aligning the semiconductor film,
  • a step of attaching the semiconductor film to the surface on which the active layer is to be formed while applying heat and Z or pressure to form the active layer is possible to satisfactorily form an active layer oriented not only by stretching but by various methods by pasting a semiconductor film while heating and Z or pressurizing.
  • the method for producing a transistor of the present invention is a method for producing a transistor having an active layer made of a semiconductor film containing an organic semiconductor compound, the step of stretching and aligning the semiconductor film, and the semiconductor A step of forming an active layer by applying a force to the surface on which the active layer is to be formed without applying heat and Z or pressure.
  • the semiconductor film is attached to the surface with a working liquid interposed between the surface on which the active layer is formed.
  • a working liquid interposed between the surface on which the active layer is formed.
  • the method for manufacturing a transistor of the present invention is preferably applied to manufacture of a transistor having the following configuration. That is, the transistor manufacturing method of the present invention includes a source electrode and a drain electrode, an active layer made of a semiconductor film including an organic semiconductor compound serving as a current path between them, a gate electrode for controlling a current passing through the current path,
  • a method for manufacturing a transistor having an insulating layer disposed between an active layer and a gate electrode comprising: a step of stretching a semiconductor film; and insulating the semiconductor film while heating and Z or pressurizing the semiconductor film. And a step of obtaining an active layer by laminating with the layer.
  • the transistor manufacturing method of the present invention controls the source electrode and the drain electrode, an active layer made of a semiconductor film containing an organic semiconductor compound, serving as a current path between them, and a current passing through the current path.
  • the method may include a step of attaching the insulating layer to obtain an active layer.
  • the transistor manufacturing method of the present invention controls the current passing through the source electrode and the drain electrode, an active layer made of a semiconductor film containing an organic semiconductor compound, serving as a current path therebetween, and a current path.
  • an oriented active layer can be easily formed by stretching a semiconductor film, and heating and Z or pressurization are performed during pasting.
  • the active layer can be satisfactorily formed on the insulating layer.
  • a transistor having high carrier mobility can be obtained.
  • the semiconductor film is bonded to the insulating layer with a working liquid interposed between the insulating film and the insulating layer. By doing so, the bonding of the semiconductor film and the insulating layer is performed more satisfactorily. It is possible to further reduce the occurrence of deformation and defects of the transistor.
  • the transistor having the above structure manufactured by the manufacturing method of the present invention has a layer having a compound force different from that of the organic semiconductor compound between the source electrode and the Z or drain electrode and the active layer. Is preferable.
  • the contact resistance between the active layer containing an organic semiconductor compound and functioning as a carrier transport layer, and the source and drain electrodes can be reduced to further increase the carrier mobility. Is possible.
  • the present invention also provides a transistor that can be obtained favorably by the method for producing a transistor of the present invention. That is, the transistor of the present invention has an active layer made of a semiconductor film containing an organic semiconductor compound, the active layer is made of a stretched semiconductor film, and the surface on which the semiconductor film forms an active layer. It is formed by pasting while heating and applying Z or pressure.
  • the active layer of the active transistor is made of a stretched semiconductor film, it has a predetermined orientation.
  • the active layer is formed by attaching a semiconductor film while heating or pressing the surface on which the active layer is formed, the active layer has good adhesion to the surface. It will be a thing. Therefore, the transistor of the present invention having such an active layer can exhibit excellent transistor characteristics with high carrier mobility and high interlayer adhesion.
  • the transistor of the present invention has an active layer made of a semiconductor film containing an organic semiconductor compound, the active layer is made of an oriented semiconductor film, and the surface on which the semiconductor film forms the active layer is heated. And may be formed by being attached while applying Z or pressure.
  • the semiconductor device includes an active layer made of a semiconductor film containing an organic semiconductor compound, the active layer is made of a stretched and oriented semiconductor film, and the semiconductor film is heated and applied to a surface on which the active layer is formed. It may be formed by being attached while applying Z or pressure.
  • these transistors also have an orientation and an active layer excellent in adhesion to an adjacent surface is well formed, interlayer adhesion with high carrier mobility and high adhesion is achieved. It is possible to exhibit excellent transistor characteristics. Also, these transistors are preferably those in which an active layer is formed by pasting with a working solution in the same manner as described above.
  • a transistor having the following configuration is particularly preferable. is there. That is, a source electrode and a drain electrode, an active layer made of a semiconductor film containing an organic semiconductor compound as a current path between them, a gate electrode for controlling a current passing through the current path, and an active layer and a gate
  • the active layer is made of a stretched semiconductor film, and is formed by bonding the semiconductor film to the insulating layer while heating and z or pressurizing. It is preferable that it is.
  • a source electrode and a drain electrode an active layer made of a semiconductor film including an organic semiconductor compound, which becomes a current path between them, a gate electrode for controlling a current passing through the current path, and an active layer
  • the active layer is composed of an oriented semiconductor film and is bonded to the insulating layer while heating and Z or pressurizing the semiconductor film. Even if it was formed.
  • the source electrode and the drain electrode an active layer made of a semiconductor film containing an organic semiconductor compound, serving as a current path between them, a gate electrode for controlling a current passing through the current path, and an active layer
  • the active layer is composed of a semiconductor film oriented by stretching, and the semiconductor film is bonded to the insulating layer while heating and Z or pressurizing. It may be formed.
  • These transistors also have an orientation similar to the transistor of the present invention described above, and have an active layer that has excellent adhesion to the adjacent surface, and therefore has high carrier mobility. Due to the high interlayer adhesion, excellent transistor characteristics can be exhibited.
  • these transistors are preferably those in which an active layer is formed by bonding using a working solution. Furthermore, it is more preferable to have a layer having a compound strength different from that of the organic semiconductor compound between the active layer and the source electrode and the Z or drain electrode.
  • the present invention also provides a semiconductor device having the transistor of the present invention.
  • a semiconductor device having the transistor of the present invention.
  • Such a semiconductor device can exhibit good characteristics due to the excellent transistor characteristics of the transistor of the present invention.
  • a method for producing a transistor capable of forming an active layer having an orientation by a simple method and obtaining a transistor having excellent carrier mobility, and an active layer having an orientation It is possible to provide organic transistors with high carrier mobility It becomes.
  • FIG. 1 is a schematic cross-sectional view of a transistor according to a first embodiment.
  • FIG. 2 is a schematic cross-sectional view of a transistor according to a second embodiment.
  • FIG. 3 is a schematic cross-sectional view of a transistor according to a third embodiment.
  • FIG. 4 is a schematic cross-sectional view of a transistor according to a fourth embodiment.
  • FIG. 5 is a schematic cross-sectional view of a transistor according to a fifth embodiment.
  • FIG. 6 is a schematic cross-sectional view of a transistor according to a sixth embodiment.
  • FIG. 7 is a process chart showing the method for manufacturing the transistor according to the first embodiment.
  • FIG. 8 is a process diagram showing a method of manufacturing a transistor according to a second embodiment.
  • FIG. 9 is a process diagram showing a method of manufacturing a transistor according to a third embodiment.
  • FIG. 10 is a process diagram showing a method of manufacturing a transistor according to a fourth embodiment.
  • FIG. 11 is a process diagram showing a method of manufacturing a transistor according to a fifth embodiment.
  • FIG. 12 is a process diagram showing a method of manufacturing a transistor according to a fifth embodiment.
  • FIG. 13 is a process diagram showing a method for manufacturing a transistor according to a sixth embodiment.
  • FIG. 14 is a process diagram showing a method of manufacturing a transistor according to a sixth embodiment.
  • FIG. 15 is a diagram showing manufacturing steps of transistors of Examples:! To 3;
  • FIG. 16 is a diagram showing part of the manufacturing process of the transistor of Comparative Example 25.
  • FIG. 17 is a schematic cross-sectional view of a transistor obtained in Example 4.
  • FIG. 18 shows a part of the manufacturing process of the transistor of Example 6.
  • stretched laminate 217 ... supported film after stretching, 218 ... a stretched poly (3-hexylthiophene) film, 220 ... an active layer after stretching, 228 ... an unstretched active layer, a layer of 500 --- 4- (trifluoromethyl) thiophenol.
  • the present invention is a semiconductor element that amplifies or switches a current and includes an active layer containing an organic semiconductor compound. It can be applied without any particular restrictions.
  • the transistor has a configuration including at least an active layer and another layer adjacent to the active layer, and the active layer is formed on a surface of the other layer on which the active layer is formed. It is a thing. Examples of such a transistor include a bipolar transistor, an electrostatic induction transistor, and a field effect transistor.
  • a source electrode and a drain electrode an active layer that serves as a current path between these electrodes and contains an organic semiconductor compound
  • a gate electrode that controls a current passing through the current path
  • a transistor including an insulating layer disposed between an active layer and a gate electrode and a manufacturing method thereof will be described.
  • the transistor having such a configuration for example, in the case of a field effect transistor, there are various types of structures such as a planar type, an inverted staggered type, and a staggered type.
  • FIG. 1 is a schematic cross-sectional view of a transistor according to the first embodiment.
  • the transistor 100 illustrated in FIG. 1 includes a substrate 10, a gate electrode 12 formed on the substrate 10, an insulating layer 14 formed on the substrate 10 so as to cover the gate electrode 12, and a gate electrode 12 formed on the insulating layer 14. And the active layer 20 formed on the insulating layer 14 so as to cover the source electrode 16 and the drain electrode 18.
  • FIG. 2 is a schematic cross-sectional view of a transistor according to the second embodiment.
  • Transistor shown in Figure 2 105 is insulated so as to cover the gate electrode 12, the insulating layer 14 formed on the gate electrode 12, the source electrode 16 and the drain electrode 18 formed on the insulating layer 14, and the source electrode 16 and the drain electrode 18. And an active layer 20 formed on the layer 14.
  • the gate electrode 12 in the transistor 105 also functions as the substrate 10 in the transistor 100 of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view of a transistor according to the third embodiment. 3 includes a gate electrode 12, an insulating layer 14 formed on both surfaces of the gate electrode 12, a source electrode 16 and a drain electrode 18 formed on one insulating layer 14, and a source electrode 16 And an active layer 20 formed on the insulating layer 14 so as to cover the drain electrode 18 and a support film 52 formed on the active layer 20.
  • the gate electrode 12 in the transistor 110 also functions as the substrate 10 in the transistor 100 of the first embodiment.
  • FIG. 4 is a schematic cross-sectional view of a transistor according to the fourth embodiment.
  • the transistor 115 shown in FIG. 4 includes a gate electrode 12, an insulating layer 14 formed on the gate electrode 12, an active layer 20 formed on the insulating layer 14, and a source electrode 16 formed on the active layer 20. And the drain electrode 18.
  • FIG. 5 is a schematic cross-sectional view of a transistor according to the fifth embodiment.
  • the transistor 120 is a static induction organic thin film transistor.
  • the transistor 120 shown in FIG. 5 includes a substrate 10, a source electrode 16 formed on the substrate 10, an active layer 20 formed on the source electrode 16, and a plurality (four in this case) formed on the active layer 20.
  • the two active layers 20 and 24 may be layers formed of the same material or different layers.
  • FIG. 6 is a schematic cross-sectional view of a transistor according to the sixth embodiment.
  • the transistor 125 includes a substrate 10, a source electrode 16 and a drain electrode 18 formed on the substrate 10, and an active layer 20 formed on the substrate 10 so as to cover the source electrode 16 and the drain electrode 18. And an insulating layer 14 formed on the active layer 20 and a gate electrode 12 formed on the insulating layer 14. It is to be prepared.
  • the active layer 20 is a layer containing an organic semiconductor compound, and the current between the source electrode 16 and the drain electrode 18 is the same. It becomes a passage (channel).
  • the gate electrode 12 controls a current passing through a current path (channel) in the active layer 20 by applying a voltage.
  • the active layers 20 and 24 contain an organic semiconductor compound and form a current path between the source electrode 16 and the drain electrode 18.
  • the gate electrode 12 controls the current passing through the current path in the same manner as described above.
  • FIG. 7 is a process diagram showing the method of manufacturing the transistor according to the first embodiment.
  • the substrate 10, the gate electrode 12 formed on the substrate 10, the insulating layer 14 formed on the substrate 10 so as to cover the gate electrode 12, and the insulating layer 14 are formed.
  • An element substrate 30 having the source electrode 16 and the drain electrode 18 thus prepared is prepared (FIG. 7 (a)).
  • a semiconductor film 22 to be the active layer 20 containing an organic semiconductor compound is prepared (FIG. 7 (b)).
  • the substrate 10 a substrate that does not impair the characteristics as a field effect transistor is used, and examples thereof include a silicon substrate, a glass substrate, a plastic substrate, and a stainless foil substrate.
  • the insulating layer 14 also has a material strength with high electrical insulation, and for example, acid silicon, silicon nitride, acid aluminum, acid tantalum, or an insulating polymer can be used.
  • examples of the insulating polymer include polyimide, poly (butanol), polyester, methallyl resin, polycarbonate, polystyrene, and norylene.
  • the surface of the insulating layer 14 may be physically and chemically modified by various methods. Examples of physical modification methods include treatment with ozone UV or O plasma.
  • Examples of the chemical modification method include treatment with a surface treatment agent such as a silane coupling agent.
  • Surface treatment agents include alkyl chlorosilanes, alkyl alkoxy silanes, fluorinated alkyl chloro silanes, fluorinated alkyl alkoxy Examples include silanes, silylamine compounds such as hexamethyldisilazane, and the like. This surface treatment can be performed, for example, by bringing the insulating layer 14 into contact with a solution or gas of the surface treating agent and adsorbing the surface treating agent on the surface of the insulating layer 14. Prior to the surface treatment, the surface of the insulating layer 14 to be surface treated can be treated with ozone UV or O plasma.
  • Examples of the method for forming the insulating layer 14 on the substrate 10 include a plasma CVD method, a thermal evaporation method, a thermal oxidation method, an anodic oxidation method, a spin coating method, a casting method, a micro gravure coating method, and a gravure coating method. , Bar coating method, roll coating method, wire bar coating method, dip coating method, spray coating method, screen printing method, flexographic printing method, offset printing method, ink jet printing method and the like.
  • the gate electrode 12, the source electrode 16, and the drain electrode 18 are made of a conductive material.
  • conductive materials include metals such as aluminum, gold, platinum, silver, copper, chromium, nickel, and titanium, conductive oxides such as ITO, poly (3,4-ethylenedioxythiophene), and polystyrenesulfone.
  • metals such as aluminum, gold, platinum, silver, copper, chromium, nickel, and titanium
  • conductive oxides such as ITO, poly (3,4-ethylenedioxythiophene), and polystyrenesulfone.
  • examples include conductive polymers such as acid-mixed polymers. It is also possible to use conductive materials in which fine metal particles, carbon black, and graphite fine powder are dispersed in a binder!
  • the element substrate 30 having the above-described configuration can be manufactured by a known transistor manufacturing method. For example, a method described in US Pat. No. 6,107,117 can be applied.
  • the semiconductor film 22 to be the active layer 20 may be composed of only an organic semiconductor compound or may further contain additional components other than the organic semiconductor compound.
  • the organic semiconductor compound include a low molecular organic semiconductor compound and a high molecular organic semiconductor compound.
  • the additive component include a dopant, an adjustment material for adjusting carriers in the active layer 20, and a polymer material for enhancing the mechanical properties of the semiconductor film.
  • the semiconductor film 22 may include a plurality of types of organic semiconductor compounds and a plurality of types of additive components.
  • a polymer organic semiconductor compound is more preferable than a low molecular organic semiconductor compound in terms of obtaining a good film forming property.
  • Examples of the low-molecular organic semiconductor compound and the high-molecular organic semiconductor compound include compounds exemplified below.
  • the organic semiconductor compound contained in the active layer 20 in the transistor of the present invention is not necessarily limited to those exemplified below.
  • Examples of the low molecular organic semiconductor compound include anthracene, tetracene, pentacene, benzopentacene, dibenzopentacene, tetrabenzopentacene, naphthopentacene, hexacene, heptacene, nanoacene, and other polyacene compounds; phenanthrene, picene, fluorene, and pyrene.
  • derivatives of these low molecular organic semiconductor compounds can also be used.
  • An example of this is rubrene, a benzene ring addition derivative of tetracene.
  • carbon nanotubes and the like in which a conjugated system of fullerenes is expanded can be exemplified.
  • the polymer organic semiconductor compound includes polythiophene, polyphenylene, polyarylene, polyphenylene vinylene, polyphenylene vinylene, polyacetylene, polydiacetylene, polytriphenylamine, triphenylamine, and phenol.
  • examples thereof include a copolymer of lembylene, a copolymer of thiophene and phenylene, a copolymer of thiophene and fluorene, and the like.
  • derivatives of these high molecular organic semiconductor compounds can also be used. Examples of such include poly (3-hexylthiophene) which is an alkyl-substituted polythiophene.
  • polymer organic semiconductor compound examples include those having the following structures.
  • RR 2 , R 3 , R 4 , R 5 , R 6 , RR 8 and R 9 are each independently an alkyl group, an alkoxy group, an alkylthio group, an aryl group, or an aryloxy group.
  • Group Mono-thio group, arylalkyl group, arylalkylalkoxy group, arylalkylthio group, arylalkyl group, arylalkyl group, amino group, substituted amino group, silyl group, substituted silyl group, silyloxy group, substituted silyloxy group Represents a monovalent heterocyclic group, a halogen atom or a cyano group.
  • n is an integer of 1 or more.
  • Examples of the dopant which is an additive component other than the organic semiconductor compound include an acceptor dopant and a donor dopant.
  • the acceptor dopant includes halogens such as iodine, bromine, chlorine, iodine chloride, and brominated iodine; sulfur oxide compounds such as sulfuric acid, sulfuric anhydride, sulfur dioxide, and sulfate; nitric acid, nitrogen dioxide, Nitric oxide compounds such as nitrates; Halogenated compounds such as perchloric acid and hypochlorous acid; Acids such as tetrafluoroboric acid, tetrafluoroborate, phosphoric acid, phosphate, and trifluoroacetic acid Or a salt thereof: tetracyanoquinodimethane, tetrachlorotetracyanoquinodimethane, tetrafluorotetracyanodimethane, tetracyanethylene, dichlorocyanoethylene, dichlorodiscyanoquinone, tetrachloroquinone, carbonic acid Examples thereof include gas and oxygen.
  • halogens such as io
  • donor dopants include tetrathiafulvalene, tetramethyltetrathiafulvalene, tetraselenathiafulvalene; Miny compounds; alkali metals, alkaline earth metals, rare earth metals, complexes of these metals with organic compounds, and the like can be exemplified.
  • Other adjustment materials for adjusting the carriers in the active layer 20 include conductive materials such as transition metals such as aluminum, iron, copper, nickel, zinc, silver, platinum, gold, and fine particles thereof. A child.
  • polycarbonate polyacrylate, polymethyl acrylate, polymethyl methacrylate, polystyrene, polyvinyl chloride, polysiloxane and the like are available. Can be mentioned.
  • a semiconductor film 22 In the manufacture of such a semiconductor film 22, for example, first, an organic semiconductor compound, or an organic semiconductor compound and other additive components are dissolved and dispersed in an organic solvent to obtain a solution. Next, this solution is applied onto, for example, a polytetrafluoroethylene resin board, and then the organic solvent is volatilized. Thereby, the semiconductor film 22 is obtained. This semiconductor When the body film 22 is used, it is preferable to peel off the semiconductor film 22 from the polytetrafluoroethylene resin board cover.
  • Examples of the organic solvent used in the solution for producing the semiconductor film 22 include chlorine-based solvents such as chloroform, methylene chloride, dichloroethane, and trichlorobenzene; ether-based solvents such as tetrahydrofuran; toluene, xylene And aromatic hydrocarbon solvents such as mesitylene, tetralin, decalin and n-butylbenzene; and aromatic solvents having an alkoxy group such as anisole.
  • chlorine-based solvents such as chloroform, methylene chloride, dichloroethane, and trichlorobenzene
  • ether-based solvents such as tetrahydrofuran
  • toluene toluene
  • aromatic hydrocarbon solvents such as mesitylene, tetralin, decalin and n-butylbenzene
  • aromatic solvents having an alkoxy group such as anisole.
  • the solution coating method includes spin coating, casting, micro gravure coating, gravure coating, bar coating, roll coating, wire bar coating, dip coating, and spray coating. Examples thereof include a screen printing method, a flexographic printing method, an offset printing method, and an ink jet printing method.
  • the obtained semiconductor film 22 is stretched.
  • the stretching method of the semiconductor film 22 include methods such as uniaxial stretching, biaxial stretching, swollen stretching in liquid, and stretching using a roll.
  • Uniaxial stretching is a method in which a pair of opposite sides of a rectangular semiconductor film 22 is sandwiched between chucks and stretched in the opposite direction. At this time, it may be pulled at room temperature or may be pulled while being heated appropriately. Tensioning can be performed in a specific gas atmosphere such as nitrogen gas.
  • biaxial stretching is a method in which two pairs of opposite sides of the semiconductor film 22 having a quadrangular shape are sandwiched between chucks and the film is stretched and stretched in two opposite directions simultaneously or sequentially. At this time, it may be pulled at room temperature or may be pulled while being heated appropriately. The tension can also be performed in a specific gas atmosphere such as nitrogen gas.
  • in-swelling stretching means that the semiconductor film 22 is immersed in an appropriate solution that swells without dissolving the semiconductor film 22, and the film is pulled by the above-described uniaxial stretching or biaxial stretching. It is a method of stretching. In this case, pulling should be done while heating at an appropriate temperature.
  • the organic semiconductor compound constituting the semiconductor film 22 is aligned in the stretching direction and arranged in a certain method. That is, by the above stretching, the semiconductor film 22 Are oriented in the stretching direction.
  • the active layer 20 composed of the semiconductor film 22 oriented in this way has a high carrier mobility. Therefore, the soot transistor 100 having the active layer 22 formed from the stretched semiconductor film 22 (the so-called soot transistor 105, 110, 115, 120, 125 described later) has excellent transistor characteristics in terms of carrier mobility. It will be a thing.
  • the stretched semiconductor film 22 is bonded to the insulating layer 14 in the element substrate 30 while performing heating and Z or pressurization.
  • a sticking process is performed (Fig. 7 (c)).
  • the insulating layer 14 corresponds to a surface on which the surface active layer 20 to which the semiconductor film 22 is attached is formed.
  • a specific method of bonding is not particularly limited. For example, first, the semiconductor film 22 is placed on the insulating layer 14 on which the source electrode 16 and the drain electrode 18 are formed. Next, the semiconductor film 22 placed on the insulating layer 14 is adhered to the insulating layer 14 by heating and Z or pressurization.
  • the sticking step only one or both of heating and pressing may be performed. Moreover, when performing both, you may make it perform either one after heating and pressurization simultaneously, and the other later. Further, in the pasting step, the pasting may be performed under reduced pressure in order to further improve the adhesion. In addition, when heating or the like is performed in the atmosphere, a preferable characteristic change such as oxidation may occur depending on the type of the organic semiconductor compound. Therefore, the affixing step may be performed under an environment where light, moisture, oxygen, and the like are controlled under reduced pressure, as well as under a nitrogen atmosphere and light shielding, if necessary.
  • Suitable heating conditions include a temperature condition that is not lower than room temperature and does not cause deformation of the semiconductor film 22, the insulating layer 14 bonded thereto, the element substrate 30, and the like.
  • a temperature condition that is not lower than room temperature and does not cause deformation of the semiconductor film 22, the insulating layer 14 bonded thereto, the element substrate 30, and the like.
  • the semiconductor film 22 is made of a polymer organic semiconductor compound, a temperature equal to or lower than the liquid crystal phase or the isotropic phase transition temperature is preferable.
  • the semiconductor film 22 also has a low molecular organic compound power, a temperature below its melting point is preferable. It should be noted that even if the temperature exceeds these, it can be carried out if the heating is performed in a short time so as not to cause the above-mentioned disadvantages.
  • the pressurization is performed in the stacking direction of the semiconductor film 22 and the insulating layer 14, but for example, the semiconductor film 22 Alternatively, the entire upper surface of the semiconductor film 22 and the element substrate 30 may be pressurized using a roll that may apply a load.
  • the pressure during the pressurization is preferably set to a level that does not cause deformation or failure of the semiconductor film 22, the insulating layer 14 constituting the element substrate 30, the substrate 10, the source electrode 16, or the drain electrode 18. ,.
  • a working solution may be interposed between the semiconductor film 22 and the insulating layer 14.
  • a liquid substance (liquid) having the property of being able to wet both the insulating layer 14 and the semiconductor film 22 is used. Thereby, the semiconductor film 22 and the insulating layer 14 are wetted well, and the adhesion between them can be further improved.
  • a contact angle with the surface on which the active layer 20 of the insulating layer 14 is formed is preferably 120 degrees or less, more preferably 90 degrees or less, and 60 degrees is more preferable. What is the force S is more preferable.
  • the “contact angle” refers to the tangent drawn in the working liquid from the contact point of these three phases when the liquid droplet of the working liquid is formed on the insulating layer 14 in the air. Of the angles formed with the surface, the angle that contains the working fluid.
  • a suitable working solution is appropriately selected according to the type of the insulating layer 14 (contact angle with the insulating layer 14). For example, if the surface of the insulating layer 14 is silicon oxide (SiO, etc.)
  • silicon oxide modified with rutiletrichlorosilane octadecyltrichlorosilane, etc.
  • silicon nitride organic insulating film, etc.
  • methanol, ethanol, C1-C8 alcohol solvent such as isopropanol
  • ketone solvent such as acetone
  • ether solvent such as jetyl ether
  • halogen solvent such as black mouth form (more preferably a mixture of alcohol, etc. )
  • Aromatic hydrocarbon solvents such as toluene (more preferably mixed with alcohol), aliphatic hydrocarbon solvents such as hexane, heptane, and octane, water (more preferably containing a surfactant) thing)
  • Suitable are -tolyl solvents such as acetonitrile, ester solvents such as ethyl acetate, and solvents containing amine compounds such as aqueous ammonia.
  • the application liquid adjusts the concentration of carriers in the active layer 20 and additives such as surfactants for adjusting the wettability to the insulating layer 14, dopants that can adjust the transistor characteristics of the active layer 20, and the like. It may further include a material for the purpose. In addition, said solvent illustrated as a construction liquid may be used independently, and may mix and use 2 or more types. [0077] As a method for interposing the working liquid between the semiconductor film 22 and the insulating layer 14 and bonding them together, for example, the working liquid is formed on one surface of the semiconductor film 22 and the insulating layer 14. After coating, the method of laminating the other on this working solution can be mentioned.
  • Other methods include a method in which the semiconductor film 22 and the insulating layer 14 are held with a predetermined gap (gap) and a working solution is injected into the gap. it can.
  • the construction liquid has a contact angle of 120 degrees or less with the insulating layer 14 as described above, the surface of the insulating layer 14 can be efficiently wetted, and bonding is further improved. It is possible to do this.
  • the construction liquid when used, a removal process for removing unnecessary volatile components in the construction liquid is performed.
  • the semiconductor film 22 and the insulating layer 14 are in close contact with each other, and the transistor 100 of the first embodiment is obtained (FIG. 7 (d)).
  • the construction liquid may be completely removed or a part of it may remain. For example, if the adhesiveness between the insulating layer 14 and the active layer 20 is kept good, the entire working solution may be removed.
  • the thickness of the active layer 20 in the transistor 100 is preferably 10 nm or more, more preferably 40 nm or more, and even more preferably 200 nm or more.
  • the thickness of the active layer 20 is 10 ⁇ m or more, sufficiently good transistor characteristics can be obtained.
  • by increasing the thickness of the active layer 20 there is a tendency that inconvenience due to physical damage or the like that occurs during manufacturing is less likely to occur.
  • the preferred thickness of the active layer is the same in the transistors of the second and third embodiments described below.
  • the semiconductor film 22 is stretched and then bonded to the insulating layer 14.
  • the transistor manufacturing method of the present invention is not limited to this, and the semiconductor After the film 22 is bonded to the insulating layer 14, the semiconductor film 22 may be stretched. In this case, for example, after the semiconductor film 22 is bonded to the insulating layer 14, the entire laminated substrate 30 to which the semiconductor film 22 is bonded is stretched, so that the semiconductor film 22 after bonding is stretched. It can be carried out. Moreover, you may perform both extending
  • the semiconductor film 22 is stretched and then bonded to the insulating layer 14.
  • the orientation of the semiconductor film 22 can be appropriately adjusted by stretching the semiconductor film 22 by force.
  • factors that inhibit the adhesion of the semiconductor film 22 to the insulating layer 14 and the like by the stretching operation such as distortion of the semiconductor film 22).
  • the semiconductor film 22 can be satisfactorily attached to the insulating layer 14.
  • orientation of the semiconductor film 22 is caused by the stretching of the semiconductor film 22, but it is not always necessary that the orientation occurs. Oh ,.
  • the carrier mobility of the transistor may be improved by factors other than orientation, such as the semiconductor film 22 having a suitable shape by stretching.
  • FIG. 8 is a process diagram showing a method for manufacturing a transistor according to the second embodiment.
  • an element substrate 32 including a gate electrode 12, an insulating layer 14 formed on the gate electrode 12, and a source electrode 16 and a drain electrode 18 formed on the insulating layer 14 is prepared.
  • the gate electrode 12 also functions as a substrate.
  • a metal substrate such as highly doped silicon or aluminum is suitable.
  • the insulating layer 14 and the source and drain electrodes 16, 18 can be formed in the same manner as in the first embodiment.
  • the active layer 20 containing an organic semiconductor compound is to be formed.
  • a semiconductor film 22 is prepared (FIG. 8B). Then, the semiconductor film 22 is stretched as in the first embodiment. Then, a pasting step is performed in which the semiconductor film 22 and the insulating layer 14 in the element substrate 32 are pasted together while heating, Z, or pressurizing (FIG. 8C). If a construction liquid is used in this sticking process, a removal process is further performed to remove unnecessary volatile components in the construction liquid as necessary. Thereby, the transistor 105 according to the second embodiment is obtained (FIG. 8D).
  • the stretching of the semiconductor film 22 may be performed after pasting before the pasting with the insulating layer 14.
  • the entire element substrate 32 to which the semiconductor film 22 is bonded is stretched in a predetermined direction.
  • FIG. 9 is a process diagram showing a method for manufacturing a transistor according to the third embodiment.
  • a laminate in which the semiconductor film 22 and the support film 52 are bonded together is used as a material for forming the active layer.
  • the gate electrode 12, the insulating layer 14 formed on both surfaces of the gate electrode 12, and the source electrode 16 and the drain electrode 18 formed on one insulating layer 14. Is prepared (FIG. 9 (a)).
  • a laminated body 50 in which the semiconductor film 22 is laminated on the support film 52 is prepared (FIG. 9 (b)).
  • the insulating layer 14, the source electrode 16 and the drain electrode 18 in the element substrate 34 can be formed in the same manner as in the first embodiment.
  • the support film 52 in the laminate 50 may be made of either an inorganic material or an organic material.
  • an inorganic material for example, polysiloxane, fluorine-based resin, polyethylene, polypropylene, methylpentene resin, polycarbonate, polyimide, polyamide, butyl chloride, vinylidene chloride, acrylic resin, methallyl resin, polystyrene, nylon, polyester, polybutyl alcohol Etc. can be illustrated.
  • the support film 52 is preferably one that can handle a predetermined orientation operation.
  • a support film 52 for example, polyethylene, polypropylene, methylpentene resin, polycarbonate, polyimide, polyamide, vinyl chloride, polyvinylidene chloride, methacrylic resin, nylon, polyester, polybutyl alcohol and the like are suitable. is there.
  • the support film 52 may include a layer having a functionality that promotes peeling from the semiconductor film 22 laminated on the support film 52.
  • a layer includes a layer having a function of converting light into heat and a layer that expands by heat. These layers can promote peeling between the support film 52 and the semiconductor film 22 by heat. Therefore, when the support film 52 has these layers, the support film 52 can be easily removed from the active layer 20 by irradiating light or heating after the attaching step of attaching the laminate 50 and the insulating layer 14 together. It becomes possible to peel.
  • the support film 52 has a layer having a function of converting light into heat as described above or a layer that expands by heat
  • patterning of the active layer 20 may be facilitated. That is, for example, after the laminated body 50 is attached to the insulating layer 14, a predetermined portion of the semiconductor film 22 is irradiated with light through the support film 52 or heated by a trowel. In this way, the light irradiated portion and the heated portion of the semiconductor film are transferred onto the insulating layer 14, while other portions are easily peeled off together with the support film 52. As a result, only the predetermined portion of the semiconductor film 22 remains on the insulating layer 14, thereby forming a patterned active layer 20.
  • the laminated body 50 is formed by, for example, bonding the support film 52 and the semiconductor film 22 formed in advance, applying the organic semiconductor compound to the support film 52 directly, or the support film 52. It can be formed by directly applying a solution of the organic semiconductor compound to the substrate. For example, in the case of a solid organic semiconductor compound, the organic semiconductor compound is directly applied to the support film 52 by vapor deposition of the organic semiconductor compound on the support film 52, spray coating of a melt, sublimation application, etc. It can be carried out.
  • the direct application of the organic semiconductor compound solution to the support film 52 includes, for example, a spin coating method, a casting method, a micro gravure coating method, a gravure coating method, a bar coating method, a roll coating method, Wire bar coating method, dip coating method, spray coating method, screen Lean printing, flexographic printing, offset printing, inkjet printing, and the like can be used.
  • the semiconductor film 22 When the semiconductor film 22 is oriented before being attached to the insulating layer 14, it can be performed in the state of the stacked body 50.
  • the orientation can be performed, for example, by uniaxial stretching, biaxial stretching, in-swelling stretching, etc., as in the first embodiment.
  • the support film 52 is also stretched together with the semiconductor film 22.
  • the semiconductor film 22 may be formed by other methods known as liquid crystal alignment methods.
  • the orientation may be performed. Examples of such methods include “Fundamentals and Applications of Liquid Crystals” (Shinichi Matsumoto, Kyoji Kakuda, Industrial Research Society, 1991), Chapter 5, “Structures and Physical Properties of Ferroelectric Liquid Crystals” (Atsuo Fukuda, Co-authored by Hideo Takezoe, Corona Inc., 1990) Chapter 7, “Liquid Crystal”, Vol. 3 No. 1 (1999), pages 3-16, etc. These orientation methods can be performed in place of stretching also in the first and second embodiments described above and in the fourth to sixth embodiments described later.
  • an alignment method for example, a rubbing method, a photo-alignment method, a shearing method (shear stress application method) and a pulling coating method are simple and useful and particularly easy to use.
  • the rubbing method is a method in which the support film 52 is lightly rubbed with a cloth or the like.
  • cloth such as gauze, polyester, cotton, nylon and rayon can be used.
  • the cloth used for rubbing can be appropriately selected according to the film to be oriented. In this case, if an alignment film is separately formed on the support film 52, the alignment performance becomes higher.
  • the alignment film include polyimide, polyamide, polybutyl alcohol, polyester, nylon, and the like, and a commercially available alignment film for liquid crystal is also applicable.
  • the alignment film can be formed by spin coating or flexographic printing.
  • the photo-alignment method is a method of providing an alignment function by forming an alignment film on the support film 52 and irradiating polarized UV light or obliquely irradiating UV light.
  • the alignment film include polyimide, polyamide, and polyvinyl cinnamate. Commercially available alignment films for liquid crystals can also be applied.
  • the organic semiconductor compound (semiconductor film 22) laminated on the support film 52 subjected to the above treatment can be oriented by such a rubbing method or an optical orientation method. This orientation is This is caused by allowing the organic semiconductor compound to have a liquid crystal phase or isotropic phase temperature on the support film 52.
  • the semiconductor film 22 formed on the support film 52 can also be oriented by applying the organic semiconductor compound onto the support film 52 after the alignment treatment.
  • the organic semiconductor compound when an organic semiconductor compound is applied on the support film 52, the organic semiconductor compound is applied on the support film 52, and the liquid crystal phase or the isotropic phase is exhibited.
  • the orientation can be generated by setting the temperature at such a temperature and coating in one direction with a rod or the like.
  • a solution in which the organic semiconductor compound is dissolved in an organic solvent may be prepared and applied by spin coating or flexographic printing. Even if the organic semiconductor compound does not have liquid crystallinity, the organic semiconductor compound can be deposited on the orientation-supported support film 52 as long as it can be deposited.
  • a layer (semiconductor film 22) made of an oriented organic semiconductor compound can be obtained by vapor deposition in an epitaxy manner.
  • the sharing method is a method in which another substrate is placed on the organic semiconductor composite placed on the support film 52, and the organic semiconductor composite is at a temperature at which it becomes a liquid crystal phase or an isotropic phase.
  • the upper substrate is shifted in one direction.
  • the semiconductor film 22 having a higher degree of alignment can be obtained.
  • the upper substrate include glass and polymer film, and may be a metal rod or the like.
  • the lift coating method is to form an oriented organic semiconductor compound layer (semiconductor film 22) on the support film 52 by immersing the support film 52 in an organic semiconductor compound solution and pulling it up. Is the method. Conditions such as the organic solvent used in the organic semiconductor compound solution and the pulling speed of the support film 52 are not particularly limited, but it is preferable to select and adjust according to the desired degree of orientation of the organic semiconductor compound.
  • the laminated body 50 and the element substrate 34 A pasting process is performed in which the insulating layer 14 is bonded to the insulating layer 14 while heating and applying Z or pressure (Fig. 9 (c)).
  • the heating and pressurizing conditions can be the same as those in the first embodiment.
  • the pasting process may be performed under reduced pressure conditions to further improve adhesion and further promote removal of the construction liquid!
  • the transistor 110 of the third embodiment in which the support film 52 is laminated on the active layer 20 is obtained (FIG. 9 (d)). Note that after the transistor 110 is completed, the support film 52 may be removed. If there is no practical problem, the support film 52 may be laminated as it is. When the support film 52 is laminated, the support film 52 also has a function capable of protecting against factors that deteriorate the characteristics of the active layer 20 (physical damage, influence of gas by the atmosphere, charging, etc.). Is preferably applied.
  • either the step of orienting the semiconductor film 22 and the attaching step may be performed first as described above.
  • the step is performed first. After the semiconductor film 22 is oriented, it is preferable to perform a pasting process using the oriented semiconductor film 22. By doing so, the active layer 20 having a desired orientation tends to be more easily obtained.
  • FIG. 10 is a process diagram showing a method for manufacturing a transistor according to the fourth embodiment.
  • a first element substrate 36 including a gate electrode 12 and an insulating layer 14 formed thereon is prepared (FIG. 10 (a)).
  • the gate electrode 12 also has a function as a substrate.
  • the configuration and manufacturing method of the gate electrode 12 and the insulating layer 14 can be performed in the same manner as in the second embodiment.
  • a semiconductor film 22 to be the active layer 20 containing an organic semiconductor compound is prepared (FIG. 10 (b)). Subsequently, stretching of the semiconductor film 22 and other treatments for imparting orientation are performed as appropriate. Then, the semiconductor film 22 and the insulating layer 14 in the first element substrate 36 are bonded together by heating and applying Z or pressure. Perform the process (Fig. 10 (c)). Thus, the second element substrate 60 in which the active layer 20 is formed on the element substrate 36 is formed (FIG. 10D). In this pasting step, a laminated body 50 as in the third embodiment may be used instead of the semiconductor film 22. In this case, after pasting, the support film 52 in the laminated body 50 is removed, and the following operation is performed for the force.
  • the source electrode 16 and the drain electrode 18 are formed on the active layer 20 in the second element substrate 60 in the same manner as in the first embodiment or the like, thereby the transistor 115 according to the fourth embodiment. (Fig. 10 (e)).
  • the stretching of the semiconductor film 22 and other alignment operations may be performed before or after the semiconductor film 22 is bonded.
  • FIG. 11 and FIG. 12 are process diagrams showing a method for manufacturing a transistor according to the fifth embodiment.
  • a first element substrate 38 including a substrate 10 and a source electrode 16 formed thereon is prepared (FIG. 11 (a)).
  • a semiconductor film 22 to be the active layer 20 containing an organic semiconductor compound is prepared (FIG. 11 (b)), and the semiconductor film 22 is subjected to stretching and other orientation operations. Do. Then, a first pasting step is performed in which the semiconductor film 22 and the source electrode 16 in the first element substrate 38 are pasted together while heating and Z or pressurizing (FIG. 11 (c)). Such a first attaching step can be performed in the same manner as in the first embodiment. Then, the semiconductor film 22 is brought into close contact with the first element substrate 38, and an active layer 20 is formed from the semiconductor film 22 (FIG. 11 (d)) G
  • a plurality (four in this case) of gate electrodes 12 are formed on the active layer 20 formed on the first element substrate 38, thereby obtaining the second element substrate 62 ( Figure 11 (e)).
  • the same gate electrode 12 as in the first embodiment can be applied.
  • a semiconductor film 26 to be the active layer 24 containing the organic semiconductor compound is separately prepared (Fig. 12 (f)).
  • the semiconductor film 26 is also subjected to stretching and other orientation operations as appropriate.
  • a second pasting step is performed in which the semiconductor film 26 and the active layer 20 in the second multilayer substrate 62 are pasted together while being heated and Z or pressed (FIG. 12 (g)).
  • the semiconductor film 26 is attached on the active layer 20 so as to cover the gate electrode 12.
  • This second sticking step can also be performed in the same manner as in the first embodiment.
  • the construction liquid can be used in the same way as in the above-described embodiment, but the same construction liquid can be used for these processes. May be.
  • the semiconductor film 26 is brought into close contact with the active layer 20 so as to sandwich the gate electrode 12, thereby forming the active layer 24 (FIG. 12 (h)).
  • the drain electrode 18 is formed in the same manner as in the first embodiment and the like, thereby obtaining the transistor 120 according to the fifth embodiment (FIG. 12 (i)).
  • either one of the active layers 20 and 24 may be formed by a method as described in, for example, Japanese Patent Application Laid-Open No. 2004-006476.
  • the laminated body 50 as in the third embodiment may be used instead of the semiconductor film 22. In this case, after sticking, the support film 52 in the laminated body 50 is removed, and the force is further operated thereafter.
  • the force for performing an orientation operation such as stretching on both of the semiconductor films 22 and 26 for forming the active layers 20 and 24 is not limited to this. If the semiconductor film is subjected to a treatment such as stretching, the carrier mobility can be improved. Further, in this embodiment, after each of the unstretched semiconductor films 22 and 26 is pasted in each pasting step, the board after pasting them (for example, the first element substrate 38 or the second element) An orientation operation such as stretching may be performed on the substrate 62). Furthermore, one semiconductor film should be pasted before stretching, and the other semiconductor film should be pasted after stretching.
  • FIG. 13 and 14 are process diagrams showing a method for manufacturing a transistor according to the sixth embodiment.
  • this manufacturing method first, a substrate 10 and a source electrode 16 and a drain electrode are formed on the substrate 10.
  • An element substrate 64 having a pole 18 is prepared (FIG. 13 (a)).
  • the source electrode 16 and the drain electrode 18 can be formed by the same method as in the first embodiment.
  • a semiconductor film 22 to be the active layer 20 containing an organic semiconductor compound is prepared (FIG. 13 (b)). Subsequently, the semiconductor film 22 is appropriately subjected to stretching and other operations for imparting orientation as described above. Then, a pasting process is performed in which the stretched or oriented semiconductor film 22 and the substrate 10 in the element substrate 64 are bonded together while heating, Z, or pressurizing (FIG. 13 (c)). As a result, the active layer 20 is formed on the substrate 10 so as to cover the source electrode 16 and the drain electrode 18 (FIG. 13 (d)).
  • an insulating layer 14 is formed on the active layer 20 in the same manner as in the first embodiment and the like (FIG. 14 (e)).
  • the gate electrode 12 is formed in the same manner as in the first embodiment, thereby obtaining the transistor 125 according to the sixth embodiment (FIG. 14 (f)).
  • the laminated body 50 as in the third embodiment can be used in place of the semiconductor film 22 in the attaching step. In this case, the operation of removing the support film 52 from the laminated body 50 and continuing the force after the pasting is performed. Further, when the support film 52 has a function as the insulating layer 14, the insulating film 14 may be used as it is without removing the support film 52.
  • the power of explaining the transistor and its manufacturing method of the first to sixth embodiments is not limited to the form, and may be changed as appropriate.
  • the active layer 20 (the active layers 20 and 24 in the fifth embodiment) in the transistor of each embodiment is composed of a plurality of layers that need not be a single layer. May be.
  • the plurality of layers may be composed of the same material force or different material forces.
  • the active layers 20 and 24 composed of a plurality of layers are formed on the semiconductor films 22 and 26 for forming the active layers 20 and 24, after removing the supporting film and the like remaining thereon as necessary. Can be formed by further stacking the same or different types of semiconductor films it can.
  • the force in which the source electrode 16 and the drain electrode 18 are in direct contact with the active layer 20 or 24 is not limited to this.
  • a layer made of a compound different from the organic semiconductor compound may be interposed between the drain electrode 18 and the active layers 20 and 24.
  • the contact resistance between the source electrode 16 and drain electrode 18 and the active layers 20 and 24 is reduced, and the carrier mobility of the transistor can be further improved.
  • the compound different from the organic semiconductor compound include a donor compound, an acceptor compound, and a compound having a thiol group.
  • the donor compound tetrathiafulvalene, tetramethyltetrathiafluolene, tetraselenathiafulvalene; diphenylphenylenediamine, tetraphenylphenylenediamine, tetraphenyldiaminodiphenyl, polyvinylcarbazole, and other amine compounds And alkali metals, alkaline earth metals, rare earth metals, and complexes of these metals with organic compounds.
  • the acceptor compounds include halogens such as iodine, bromine, chlorine, iodine chloride, and brominated iodine; sulfur oxide compounds such as sulfuric acid, anhydrous sulfuric acid, sulfur dioxide, and sulfate; nitric acid, nitrogen dioxide, Nitric oxide anhydrides such as nitrates; Halogenated compounds such as perchloric acid and hypochlorous acid; Acids such as tetrafluoroboric acid, tetrafluoroborate, phosphoric acid, phosphate, trifluoroacetic acid or Its salts; tetracyanoquinodimethane, tetrachlorotetracyanodimethane, tetrafluorotetracyanodimethane, tetracyanethylene, dichlorocyanoethylene, dichlorodiscyanoquinone, tetrachloroquinone, etc. .
  • halogens such as iodine, bromine, chlorine
  • examples of the compound having a thiol group include alkyl thiols, alkyl thiols such as fluorinated alkyl thiols, aromatic thiols, fluorinated alkyl aromatic thiols, fluorinated aromatic thiols, nitro Aromatic thiol compounds such as aromatic thiols and amino aromatic thiols.
  • the layer having the compound force is formed, for example, by bringing a solution or gas of the compound into contact with the surface of the source electrode 16 or the drain electrode 18 and adsorbing the compound onto the contact surface. Can do.
  • the thicknesses of the source electrode 16 and the drain electrode 18 are not particularly limited. However, when the active layers 20 and 24 are formed on the source electrode 16 and the drain electrode 18 as in the first to third and fifth embodiments, the adhesion with the active layers 20 and 24 is further increased. In order to be good, the source electrode 16 and the drain electrode 18 are as thin as possible without losing their function as electrodes! I like it.
  • the transistors of the first to sixth embodiments can be sealed after completion of the above-described element configuration to be sealed transistors.
  • the transistor is shielded from atmospheric forces and is also protected from physical damage and the like, and it is possible to suppress degradation of transistor characteristics.
  • the element configuration is covered with an insulating polymer, UV-cured resin, heat-cured resin, or an organic acid-silicon film or silicon nitride film.
  • an insulating polymer for example, UV-cured resin, heat-cured resin, or an organic acid-silicon film or silicon nitride film.
  • a method of bonding a glass plate or a film with a UV-cured resin or a heat-cured resin can be used.
  • the process from the creation of the transistor to the sealing is performed without exposure to the atmosphere (for example, in a dry nitrogen atmosphere and stored in a vacuum). Is preferred.
  • the above-described transistor is preferably applied to a semiconductor device.
  • semiconductor devices include wireless tags, displays, and large sensors.
  • a logic circuit can be formed by using, for example, transistors alone or in combination with a plurality of other transistors. Specifically, it is suitable as a switching transistor, a signal driver circuit element, a memory circuit element, a signal processing circuit element, or the like of a pixel of a display which is a semiconductor device.
  • the display can be widely applied to electronic paper, liquid crystal or organic LED.
  • Poly (3-hexylthiophene) and poly (3-octylthiophene) purchased from Aldrich were used. These poly (3-hexylthiophene) and poly (3- Octinoretiophene) was regioregular.
  • the surface of a heavily doped n-type silicon substrate 201 to be a gate electrode also serving as a substrate is thermally oxidized to form an insulating layer made of a silicon oxide film.
  • 203 was formed at 2 OOnm, and this was used as a support substrate.
  • gold is vapor-deposited on the surface of one insulating layer 203 of the substrate 201 to a thickness of 65 nm by a vacuum vapor deposition method.
  • a source electrode 204a and a drain electrode 204b are formed.
  • the electrode channel width was 500 ⁇ m and the channel length was 20 ⁇ m.
  • the surface of the insulating layer 203 is coated with an octane solution of octyltrichlorosilane ( The element substrate 206 was formed by soaking in 6 mmol Zl).
  • a laminate for forming an active layer was prepared separately from the element substrate 206. That is, first, a closed mouth form solution (2.0 wt%) of poly (3-hexylthiophene) was prepared in the atmosphere.
  • a poly (3-hexylthiophene) black mouthform solution was placed on the polyethylene film as the support film 207. It apply
  • a laminate 205 in which the poly (3-hexylthiophene) film 208 was laminated on the polyethylene support film 2007 was formed.
  • this laminate 205 was uniaxially stretched 2.5 times at 100 ° C under a nitrogen atmosphere.
  • a stretched laminate 215 having a stretched support film 217 and a stretched poly (3-hexylthiophene) film 218 was obtained (FIG. 15 (d)).
  • the orientation state of the poly (3-hexylthiophene) film 218 in the stretched laminate 215 was confirmed as follows. That is, first, a part of the stretched laminate 215 was cut out and pressure-bonded to a slide glass heated to 60 ° C. on a hot plate so that the surface of the poly (3-hexylthiophene) film 218 was in contact.
  • the poly (3-hexylthiophene) film 218 was transferred to a slide glass by peeling only the support film 217 with tweezers. This transferred poly (3-hexylthiophene) film 218 was observed with a polarizing microscope. As a result, it was confirmed that the poly (3 hexylthiophene) film 218 was oriented in the stretching direction of the laminate 205 described above.
  • the stretched laminated body 215 is formed on the insulating layer 203 on which the source electrode 204a and the drain electrode 204b are formed, and the poly (3-hexylthiophene) film 218 force. Tweezers were placed so as to face the insulating layer 203 on which the source electrode 204a and the drain electrode 204b were formed. Furthermore, the surface of the stretched laminate 215 was rubbed very softly with Bencoton (Asahi Kasei) from above. At this time, the extending direction of the extending laminate 215 was made parallel to the direction connecting the source electrode 204a and the drain electrode 204b.
  • a silicon substrate 201 was used as a gate electrode, and a gate voltage V of +50 to 1-40 V and a source-drain voltage V of 140 V were applied in a nitrogen atmosphere to obtain a transistor.
  • the transistor characteristics were measured. As a result, the mobility obtained by the IV characteristics is 1.7 X 10 cm ZVs.
  • Example 1 as in Example 1 except that heating at 45 ° C for 45 minutes 2 transistors 200 were obtained.
  • a silicon substrate 201 was used as a gate electrode, and a gate voltage V of +50 to 1-40 V and a source-drain voltage V of 140 V were applied in a nitrogen atmosphere to obtain a transistor.
  • the transistor characteristics were measured. As a result, the mobility obtained from the IV characteristics was 2.8 X 10 cm ZVs.
  • Example 3 In the production of the transistor of (3), after the stretched laminate 215 was placed on the element substrate 206, only the operation of applying a load of 2.7 kg / cm 2 for 30 minutes in a nitrogen atmosphere was performed. Then, a transistor 200 of Example 3 was obtained in the same manner as Example 1.
  • a silicon substrate 201 was used as a gate electrode, and a gate voltage V of +50 to 1-40 V and a source-drain voltage V of 140 V were applied in a nitrogen atmosphere to obtain a transistor.
  • a transistor 200 of Comparative Example 1 was obtained in the same manner as Example 1 except that in the production of the transistor of (3), the element substrate 206 on which the stretched laminate 215 was placed was not heated.
  • a silicon substrate 201 was used as a gate electrode, and a gate voltage V of +50 to 1-40 V and a source-drain voltage V of 140 V were applied in a nitrogen atmosphere to obtain a transistor.
  • the transistor characteristics were measured. As a result, the mobility obtained from the IV characteristics was 2.0 x 10 cm ZVs.
  • a stacked body for forming an active layer was prepared as shown in FIG. 15 (c). That is, first, a poly (3-hexylthiophene) chloroform solution (2. Owt%) was prepared in the atmosphere.
  • a stacked body 205 is formed on the insulating layer 203 on which the source electrode 204a and the drain electrode 204b are formed, and the poly (3-hexylthiophene) film 20 8 force. Tweezers were placed so as to face the insulating layer 203 on which the source electrode 204a and the drain electrode 204b were formed. Furthermore, the surface of the laminate 205 was rubbed very softly with Ben Cotton (Asahi Kasei) from above.
  • the element substrate 206 on which the laminate 205 was placed was heated at 80 ° C for 40 minutes in a nitrogen atmosphere using a hot plate.
  • a transistor 210 of Comparative Example 2 including an unextended active layer 228 made of poly (3 hexylthiophene) was obtained (FIG. 16 (b)).
  • a silicon substrate 201 was used as a gate electrode, and a gate voltage V of +50 to 1-40 V and a source-drain voltage V of 140 V were applied in a nitrogen atmosphere to obtain a transistor.
  • the transistor characteristics were measured. As a result, the mobility obtained by the IV characteristics is 1.1 x 10 cm ZVs.
  • a silicon substrate 201 is used as a gate electrode, a gate voltage V of +40 to 40 V and a source-drain voltage V of 140 V are applied in a nitrogen atmosphere, and a transistor is applied.
  • the transistor characteristics were measured. As a result, mobility obtained the I-V characteristic mosquito ⁇ et is 2. was 0 X 10 cm ZVs der Q
  • a silicon substrate 201 was used as a gate electrode, and a gate voltage V of +50 to 140 and a source-drain voltage V of 140 V were applied in a nitrogen atmosphere.
  • the layer 500 of 4 (trifluoromethyl) thiophenol was formed by immersing the element substrate 206 in an ethanol solution (ImmolZL) of 4- (trifluoromethyl) thiophenol for 0.5 hour.
  • a silicon substrate 201 is used as a gate electrode, a gate voltage V of +40 to 40 V and a source-drain voltage V of 140 V are applied in a nitrogen atmosphere, and a transistor is applied.
  • a transistor was obtained in the same manner as in Example 4 except that the unstretched laminate 205 similar to Comparative Example 2 was used instead of the stretched laminate 215. Thereby, instead of the active layer 220 and the stretched support film 217, the configuration similar to that of the transistor 300 of Example 4 is provided except that the active layer 220 and the unstretched support film 207 are respectively provided. A transistor of Comparative Example 6 was obtained.
  • a silicon substrate 201 is used as a gate electrode, a gate voltage V of +40 to 40 V and a source-drain voltage V of 140 V are applied in a nitrogen atmosphere, and a transistor is applied.
  • the transistor characteristics were measured. As a result, the mobility obtained from the IV characteristics is 2.7 X 10 cm ZVs.
  • the 4 (trifluoromethyl) thiophenol layer 500 was formed on the source electrode 204a and the drain electrode 204b in the same manner as in Example 4. Further, an element substrate 216 (FIG. 18) was obtained.
  • a droplet of methanol is placed as a working liquid 9 with a spoid, and the stretched laminate 215 is placed through the working liquid 9 with the stretched laminate 215.
  • the poly (3 hexylthiophene) film 218 was placed with tweezers so as to face the insulating layer 203 on which the source electrode 204a and the drain electrode 204b were formed.
  • the extending direction of the extending laminate 215 was set to be parallel to the direction connecting the source electrode 204a and the drain electrode 204b. And it left still until the methanol which is the construction liquid 9 was dried and removed.
  • the stretched laminate 215 was naturally adhered onto the insulating layer 203 so as to cover the source electrode 204a and the drain electrode 204b.
  • a heat treatment at 80 ° C. for 40 minutes was performed in the same manner as in Example 4.
  • the transistor of Example 5 having the same configuration as that of the transistor 300 of Example 4 was obtained.
  • a silicon substrate 201 is used as a gate electrode, a gate voltage V of +40 to 40 V and a source-drain voltage V of 140 V are applied in a nitrogen atmosphere, and a transistor is applied.
  • the transistor characteristics were measured. As a result, the mobility obtained by the IV characteristics is 1.2 X 10 cm ZVs, which is 7 pieces.
  • a silicon substrate 201 is used as a gate electrode, a gate voltage V of +40 to 40 V and a source-drain voltage V of 140 V are applied in a nitrogen atmosphere, and a transistor is applied.
  • Table 1 and Table 2 collectively show the characteristics of the transistors obtained in Examples 1 to 5 and Comparative Examples 1 to 7.
  • Table 1 shows the characteristics obtained in the transistors of Examples 1 to 5 and Comparative Example 1 obtained by stretching the semiconductor film on which the active layer is to be formed.
  • Table 2 shows the semiconductor film. The characteristics obtained with the transistors of Comparative Examples 2 to 7 without stretching were shown.
  • the mobility improvement rate values are all heated and pressurized during the formation of the active layer.
  • This value is calculated assuming that the mobility of the transistor obtained in the case of trapping is 100%, and indicates the rate of improvement in mobility due to heating and Z or pressurization.
  • the transistors of Examples 1 to 5 that were oriented by stretching the semiconductor film forming the active layer were obtained by performing heating and Z or pressurization during the formation of the active layer. As a result, it was confirmed that the transistor has excellent transistor characteristics.
  • Example 2 and Comparative Example 3 Example 3 and Comparative Example 4
  • stretching was performed. It was found that excellent transistor characteristics with higher mobility than that of the comparative example, which was not stretched, could be exhibited. Furthermore, from comparison between Comparative Example 1 and Comparative Example 5, it was confirmed that the mobility alone was not improved by stretching alone as in the case of combining heating and pressurization. Furthermore, a layer of 4 (trifluoromethyl) thiophenol is provided between the source and drain electrodes and the active layer as in Example 4, or bonding using a working solution is performed as in Example 5. As a result, the mobility was further improved. From comparison with Comparative Examples 6 and 7, it was found that when the active layer was stretched, the above-described effect was remarkably improved as compared with the case where it was not stretched.
  • a gate voltage V of +40 to 140 V and a source-drain voltage V of 140 V were applied under a nitrogen atmosphere using the silicon substrate 201 as a gate electrode.
  • the transistor characteristics were measured, and the mobility was calculated from the IV characteristics obtained.
  • the obtained results are shown in Table 3 together with the film thickness of the active layer 220 in the transistor of each example.

Abstract

　本発明は、簡便な方法によって配向を有する活性層を形成でき、優れたキャリア移動度を有するトランジスタが得られるトランジスタの製造方法を提供することを目的とする。本発明のトランジスタの製造方法は、有機半導体化合物を含む半導体膜からなる活性層を有するトランジスタの製造方法であって、半導体膜を延伸する工程と、半導体膜を、活性層を形成させる面に対して加熱及び／又は加圧をしながら貼り付けて活性層を得る工程とを含む。

Description

明 細 書
トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体 装置
技術分野
[0001] 本発明は、トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体 装置に関する。
背景技術
[0002] トランジスタとしては、ノイポーラトランジスタ、電界効果トランジスタ、静電誘導型トラ ンジスタ等の種々のものが知られている。これらのトランジスタのうちの一種である電 界効果トランジスタは、一般に、ソース電極及びドレイン電極が接続された半導体材 料からなる層 (活性層）に、絶縁層を介してゲート電極が設けられた構造を有している 。このような電界効果トランジスタのなかでも、活性層に有機半導体ィ匕合物を用いた 有機トランジスタは、軽量でフレキシブルであるという利点があり、様々な電子デバイ スへの応用が期待されている。この有機トランジスタの活性層は、基板上に設けられ た絶縁層上に、有機半導体化合物を蒸着するか、或いは、有機半導体化合物を含 む溶液をスピンコート、ドロップキャスト又は印刷することによって形成されることが多 い (非特許文献 1)。
[0003] このような有機トランジスタにおいては、活性層に所定の配向性を付与することで、キ ャリア移動度が向上することが知られている。これは、活性層を構成している有機半 導体ィ匕合物が一定方向に並ぶことにより、キャリアの移動が有利となるためであると 考えられる。このように活性層に配向性を付与し得る有機トランジスタの製造方法とし ては、基板と活性層との間にラビング膜の配向膜を設ける工程 (非特許文献 2、 3)、 活性層をラビングする工程 (非特許文献 4)、摩擦転写膜からなる活性層を形成する 工程 (特許文献 1)等を含む方法が開示されている。これらの製造方法により得られた 有機トランジスタは、未配向の活性層を有するものに比べて優れたキャリア移動度を 有することが知られている。
非特許文献 1 :「有機トランジスタの動作性向上技術」、技術情報協会、 2003年 非特許文献 2 : H. Sirringhaus et al., Appl. Phys. Lett., Vol 77, No.3, p.406-408, 20 02
非特許文献 3 : M. L. Swiggers et al., Appl. Phys. Lett., Vol 79, No. 9, p.1300- 1302 , 2001
非特許文献 4 : H. Heil et al., Appl. Phys. Lett., Vol 93, No.3, p.1636— 1641, 2003 特許文献 1：特開 2004— 356422号公報
発明の開示
発明が解決しょうとする課題
[0004] しかしながら、配向性を有する活性層を形成することによりキャリア移動度の向上を目 指した上記従来の有機トランジスタの製造方法は、 Vヽずれも活性層に配向性を付与 するための工程が複雑であるため、有機トランジスタの製造が、活性層を配向させな V、場合に比して顕著に困難となる傾向にあった。
[0005] そこで、本発明はこのような事情に鑑みてなされたものであり、簡便な方法によって配 向を有する活性層を形成でき、優れたキャリア移動度を有するトランジスタが得られる トランジスタの製造方法を提供することを目的とする。また、配向を有する活性層を備 え、高 、キャリア移動度を有する有機トランジスタを提供することを目的とする。
課題を解決するための手段
[0006] 上記目的を達成するため、本発明のトランジスタの製造方法は、有機半導体化合物 を含む半導体膜からなる活性層を有するトランジスタの製造方法であって、半導体膜 を延伸する工程と、半導体膜を、活性層が形成される面に加熱及び Z又は加圧をし ながら貼り付けて活性層を得る工程とを含むことを特徴とする。
[0007] 上記の半導体膜を延伸する工程においては、延伸によって半導体膜を構成している 有機半導体化合物が延伸方向に並び、これにより半導体膜に所定の配向性を付与 することができるよう〖こなる。このように、本発明においては、半導体膜を延伸するだ けで配向した活性層を得ることができ、従来の方法に比して配向を有する活性層を 容易に形成することができる。また、上記本発明の製造方法では、半導体膜を加熱 及び Z又は加圧しながら活性層を形成させる面上に貼り付けている。そのため、活 性層は、これと隣接している層に対して密着し、キャリア移動度等の特性を良好に発 揮でさるちのとなる。
[0008] なお、上記本発明の製造方法では、半導体膜を延伸させる工程を先に行い、この延 伸された半導体膜を貼り付けるようにしてもよぐ未延伸の半導体膜を先に貼り付けた 後、この半導体膜を延伸するようにしてもよい。上述した従来技術のような製造方法 では、いずれも活性層の形成時、又は、活性層の形成後に配向を付与することが行 われていたが、前者のように、延伸後に半導体膜を貼り付ける場合には、活性層とな るべき半導体膜に対してあらかじめ適当な配向を付与することが可能であり、所望の 配向性を有する活性層を形成し易 ヽ傾向にある。
[0009] また、本発明のトランジスタの製造方法は、有機半導体化合物を含む半導体膜から なる活性層を有するトランジスタの製造方法であって、半導体膜を配向させる工程と
、半導体膜を、活性層を形成させる面に対して加熱及び Z又は加圧をしながら貼り 付けて、活性層を形成する工程とを含むことを特徴としてもよい。このように、本発明 においては、加熱及び Z又は加圧しながら半導体膜を貼り付けることで、延伸に限ら ず種々の方法で配向した活性層を良好に形成することが可能となる。
[0010] さら〖こ、本発明のトランジスタの製造方法は、有機半導体化合物を含む半導体膜から なる活性層を有するトランジスタの製造方法であって、半導体膜を延伸して配向させ る工程と、半導体膜を、活性層を形成させる面に対して加熱及び Z又は加圧をしな 力 貼り付けて、活性層を形成する工程とを含むことを特徴としてもよい。このように延 伸によって半導体膜を配向させることにより、配向により高いキャリア移動度を発揮し 得る活性層を特に容易に形成することができる。
[0011] 上記本発明のトランジスタの製造方法においては、半導体膜を、活性層を形成させ る面との間に施工液を介在させて当該面に貼り付けることが好ましい。こうすれば、半 導体膜と上記面との接触面が施工液によって濡らされるため、例えば、半導体膜に 反り等がある場合であっても良好な貼り付けが可能となる。また、このように施工液を 用いることによって貼り付けが容易となることから、貼り付けの際の加熱や加圧をより 温和な条件で行うことが可能となる。したがって、過度の加熱や加圧に起因して生じ るおそれのあったトランジスタの変形や不良等の発生をより確実に防止することがで きるよう〖こなる。更には、施工液の使用により、活性層とこれを形成させる面との密着 性が向上するようになる。このような施工液としては、活性層を形成させる面との接触 角が 120度以下となるものが好まし 、。
[0012] より具体的には、本発明のトランジスタの製造方法は、以下のような構成を有するトラ ンジスタの製造に適用されることが好ましい。すなわち、本発明のトランジスタの製造 方法は、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合 物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並 びに、活性層とゲート電極との間に配置される絶縁層を有するトランジスタの製造方 法であって、半導体膜を延伸する工程と、半導体膜を、加熱及び Z又は加圧しなが ら絶縁層と貼りあわせて活性層を得る工程とを含むことが好ましい。
[0013] また、本発明のトランジスタの製造方法は、ソース電極及びドレイン電極、これらの間 の電流経路となり有機半導体ィ匕合物を含む半導体膜からなる活性層、電流経路を 通る電流を制御するゲート電極、並びに、活性層とゲート電極との間に配置される絶 縁層を有するトランジスタの製造方法であって、半導体膜を配向させる工程と、半導 体膜を、加熱及び Z又は加圧しながら絶縁層と貼りあわせて、活性層を得る工程とを 含むことを特徴としてもよい。
[0014] さらに、本発明のトランジスタの製造方法は、ソース電極及びドレイン電極、これらの 間の電流経路となり有機半導体ィ匕合物を含む半導体膜からなる活性層、電流経路 を通る電流を制御するゲート電極、並びに、活性層とゲート電極との間に配置される 絶縁層を有するトランジスタの製造方法であって、半導体膜を延伸して配向させるェ 程と、半導体膜を、加熱及び Z又は加圧しながら絶縁層と貼りあわせて、活性層を得 る工程とを含むことを特徴としてもょ ヽ。
[0015] これらのトランジスタの製造方法でも、半導体膜を延伸等することによって配向された 活性層を容易に形成することができ、また、貼り付けの際に加熱及び Z又は加圧を 行うことにより、活性層を絶縁層上に良好に形成することができる。これらによって、高 いキャリア移動度を有するトランジスタを得ることが可能となる。
[0016] 上記のトランジスタの製造方法においては、半導体膜を、絶縁層との間に施工液を 介在させて当該絶縁層と貼りあわせることが好ましい。こうすることで、半導体膜と絶 縁層との貼りあわせが更に良好に行われるため、加熱や加圧の条件を温和にしてト ランジスタの変形や不良等の発生を一層低減することが可能となる。
[0017] また、本発明の製造方法により製造する上記構成のトランジスタは、ソース電極及び Z又はドレイン電極と活性層との間に、有機半導体ィ匕合物とは異なる化合物力 なる 層を有するものであると好ましい。このような他の活性層を更に有することで、有機半 導体化合物を含みキャリア輸送層として機能する活性層と、ソース及びドレイン電極 との間の接触抵抗を低減してよりキャリア移動度を高めることが可能となる。
[0018] 本発明はまた、上記本発明のトランジスタの製造方法により良好に得ることができるト ランジスタを提供する。すなわち、本発明のトランジスタは、有機半導体化合物を含 む半導体膜からなる活性層を有し、この活性層は、延伸された半導体膜からなり、且 つ、半導体膜が活性層を形成させる面に加熱及び Z又は加圧をしながら貼り付けら れて形成されたものであることを特徴とする。
[0019] 力かるトランジスタにおける活性層は、延伸された半導体膜からなるため、所定の配 向を有した状態となっている。また、活性層が、活性層が形成される面に対して加熱 や加圧をしながら半導体膜を貼り付けて形成されたものであるため、この活性層は、 上記面に対する密着性が良好なものとなる。したがって、このような活性層を有する 上記本発明のトランジスタは、キャリア移動度が高ぐ層間密着性が高ぐ優れたトラ ンジスタ特性を発揮し得るものとなる。
[0020] 本発明のトランジスタは、有機半導体化合物を含む半導体膜からなる活性層を有し、 この活性層が、配向された半導体膜からなり、且つ、半導体膜が活性層を形成させる 面に加熱及び Z又は加圧をしながら貼り付けられて形成されたものであってもよい。
[0021] また、有機半導体化合物を含む半導体膜からなる活性層を有し、活性層は、延伸し て配向された半導体膜からなり、且つ、半導体膜が活性層を形成させる面に加熱及 び Z又は加圧をしながら貼り付けられて形成されたものであってもよい。
[0022] これらのトランジスタも、配向を有しており、しかも隣接面に対する密着性に優れた活 性層が良好に形成されたものであることから、キャリア移動度が高ぐ層間密着性が 高ぐ優れたトランジスタ特性を発揮し得るものとなる。また、これらのトランジスタも上 記と同様に施工液を介した貼り付けにより活性層が形成されたものであると好ましい。
[0023] 上記本発明のトランジスタとしては、例えば、下記の構成を有するものが特に好適で ある。すなわち、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導 体ィ匕合物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電 極、並びに、活性層とゲート電極との間に配置される絶縁層を有し、活性層は、延伸 された半導体膜からなり、且つ、半導体膜を加熱及び z又は加圧をしながら絶縁層 と貼りあわせることで形成されたものであると好ましい。
[0024] また、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合物 を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並び に、活性層とゲート電極との間に配置される絶縁層を有し、活性層は、配向された半 導体膜からなり、且つ、半導体膜を加熱及び Z又は加圧をしながら絶縁層と貼りあわ せることで形成されたものであってもょ 、。
[0025] さらに、ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合 物を含む半導体膜からなる活性層、電流経路を通る電流を制御するゲート電極、並 びに、活性層とゲート電極との間に配置される絶縁層を有し、活性層は、延伸により 配向された半導体膜からなり、且つ、半導体膜を、加熱及び Z又は加圧しながら絶 縁層と貼りあわせることで形成されたものであってもよい。
[0026] これらのトランジスタも、上記本発明のトランジスタと同様、配向を有しており、し力も隣 接面に対する密着性に優れた活性層を有していることから、キャリア移動度が高ぐ 層間密着性が高ぐこれにより優れたトランジスタ特性を発揮し得るものとなる。また、 これらのトランジスタも、施工液を用いた貼りあわせにより活性層が形成されたもので あると好ましい。さら〖こ、ソース電極及び Z又はドレイン電極と活性層との間に、有機 半導体化合物とは異なる化合物力 なる層を有すると一層好ま 、。
[0027] また、本発明は、上記本発明のトランジスタを有する半導体装置を提供する。このよう な半導体装置は、上記本発明のトランジスタによる優れたトランジスタ特性により、良 好な特性を発現し得るものとなる。
発明の効果
[0028] 本発明によれば、簡便な方法によって配向を有する活性層を形成でき、優れたキヤリ ァ移動度を有するトランジスタが得られるトランジスタの製造方法、及び、配向を有す る活性層を備え、高いキャリア移動度を有する有機トランジスタを提供することが可能 となる。
図面の簡単な説明
[0029] [図 1]第 1実施形態に係るトランジスタの模式断面図である。
[図 2]第 2実施形態に係るトランジスタの模式断面図である。
[図 3]第 3実施形態に係るトランジスタの模式断面図である。
[図 4]第 4実施形態に係るトランジスタの模式断面図である。
鬧 5]第 5実施形態に係るトランジスタの模式断面図である。
[図 6]第 6実施形態に係るトランジスタの模式断面図である。
[図 7]第 1実施形態に係るトランジスタの製造方法を示す工程図である。
[図 8]第 2実施形態に係るトランジスタの製造方法を示す工程図である。
[図 9]第 3実施形態に係るトランジスタの製造方法を示す工程図である。
[図 10]第 4実施形態に係るトランジスタの製造方法を示す工程図である。
[図 11]第 5実施形態に係るトランジスタの製造方法を示す工程図である。
[図 12]第 5実施形態に係るトランジスタの製造方法を示す工程図である。
[図 13]第 6実施形態に係るトランジスタの製造方法を示す工程図である。
[図 14]第 6実施形態に係るトランジスタの製造方法を示す工程図である。
[図 15]実施例:!〜 3のトランジスタの製造工程を示す図である。
[図 16]比較例 2 5のトランジスタの製造工程の一部を示す図である。
[図 17]実施例 4で得られたトランジスタの模式断面図である。
[図 18]実施例 6のトランジスタの製造工程の一部を示す図である。
符号の説明
[0030] 9· ··施工液、 10· ··基板、 12· ··ゲート電極、 14· ··絶縁層、 16· ··ソース電極、 18· ··ド レイン電極、 20, 24· ··活性層、 22, 26· ··半導体膜、 30, 32, 34, 64· ··素子基板、 36, 38…第 1の素子基板、 40· ··施工液、 50· ··積層体、 52…支持フィルム、 60, 62 …第 2の素子基板、 100, 105, 110, 115, 120, 125, 200, 210, 300…卜ランジ スタ、 201· ··η—型シリコン基板、 203· ··絶縁層、 204a…ソース電極、 204b…ドレイ ン電極、 205· ··積層体、 206, 216· ··素子基板、 207· ··支持フィルム、 208· ··ポリ（3 キシルチオフェン)膜、 215…延伸積層体、 217…延伸後の支持フィルム、 218 …延伸後のポリ（3—へキシルチオフェン)膜、 220…延伸後の活性層、 228…未延 伸の活性層、 500- --4- (トリフルォロメチル）チォフエノールの層。
発明を実施するための最良の形態
[0031] 以下、図面を参照して本発明の好適な実施形態について説明する。なお、図面の説 明において、同一要素には同一符号を付し、重複する説明を省略する。また、図面 は理解を容易にするために一部を誇張して描 、ており、寸法比率は説明のものと必 ずしも一致しない。
[0032] 以下、トランジスタ及びその製造方法の好適な実施形態について説明するが、本発 明は、電流を増幅またはスィッチ動作させる半導体素子であり、有機半導体化合物 を含有する活性層を備えるトランジスタであれば特に制限なく適用できる。そして、ト ランジスタは、活性層と、この活性層と隣接する他の層とを少なくとも備えた構成を有 しており、活性層は上記他の層における当該活性層を形成させる面上に形成された ものである。このようなトランジスタとしては、バイポーラトランジスタ、静電誘導型トラン ジスタ、電界効果型トランジスタ等が挙げられる。
[0033] そして、以下の説明では、特に、ソース電極及びドレイン電極、これらの電極間の電 流経路となり有機半導体化合物を含有する活性層、電流経路を通る電流を制御する ゲート電極、並びに、必要に応じて活性層とゲート電極との間に配置された絶縁層を 備えるトランジスタ及びその製造方法について説明する。このような構成を有するトラ ンジスタとしても、例えば、電界効果トランジスタの場合、プレーナ型、逆スタガ型、ス タガ型等の種々の構造のものが挙げられる。
[0034] まず、図 1〜図 6を参照して、第 1〜第 6実施形態のトランジスタの構成について説明 する。
[0035] 図 1は、第 1実施形態に係るトランジスタの模式断面図である。図 1に示すトランジスタ 100は、基板 10と、基板 10上に形成されたゲート電極 12と、ゲート電極 12を覆うよう にして基板 10上に形成された絶縁層 14と、絶縁層 14上に形成されたソース電極 16 及びドレイン電極 18と、ソース電極 16及びドレイン電極 18を覆うように絶縁層 14上 に形成された活性層 20と、を備えるものである。
[0036] 図 2は、第 2実施形態に係るトランジスタの模式断面図である。図 2に示すトランジスタ 105は、ゲート電極 12と、ゲート電極 12上に形成された絶縁層 14と、絶縁層 14上に 形成されたソース電極 16及びドレイン電極 18と、ソース電極 16及びドレイン電極 18 を覆うように絶縁層 14上に形成された活性層 20と、を備えるものである。なお、このト ランジスタ 105におけるゲート電極 12は、上記第 1実施形態のトランジスタ 100にお ける基板 10の機能も兼ねるものである。
[0037] 図 3は、第 3実施形態に係るトランジスタの模式断面図である。図 3に示すトランジスタ 110は、ゲート電極 12と、ゲート電極 12の両面に形成された絶縁層 14と、一方の絶 縁層 14上に形成されたソース電極 16及びドレイン電極 18と、ソース電極 16及びドレ イン電極 18を覆うように絶縁層 14上に形成された活性層 20と、活性層 20上に形成 された支持フィルム 52と、を備えるものである。このトランジスタ 110におけるゲート電 極 12は、上記第 1実施形態のトランジスタ 100における基板 10の機能も兼ねるもの である。
[0038] 図 4は、第 4実施形態に係るトランジスタの模式断面図である。図 4に示すトランジスタ 115は、ゲート電極 12と、ゲート電極 12上に形成された絶縁層 14と、絶縁層 14上に 形成された活性層 20と、活性層 20上に形成されたソース電極 16及びドレイン電極 1 8と、を備免るものである。
[0039] 図 5は、第 5実施形態に係るトランジスタの模式断面図である。このトランジスタ 120は 、静電誘導型有機薄膜トランジスタである。図 5に示すトランジスタ 120は、基板 10と 、基板 10上に形成されたソース電極 16と、ソース電極 16上に形成された活性層 20 と、活性層 20上に複数 (ここでは 4つ）形成されたゲート電極 12と、これらのゲート電 極 12を覆うように活性層 20上に形成された活性層 24と、この活性層 24上に形成さ れたドレイン電極 18と、を備えるものである。このトランジスタ 120において、 2つの活 性層 20及び 24は、同一の材料により構成される層であってもよぐ異なる材料によつ て構成された層であってもよ 、。
[0040] 図 6は、第 6実施形態に係るトランジスタの模式断面図である。このトランジスタ 125は 、基板 10と、基板 10上に形成されたソース電極 16及びドレイン電極 18と、これらのソ ース電極 16及びドレイン電極 18を覆うように基板 10上に形成された活性層 20と、活 性層 20上に形成された絶縁層 14と、絶縁層 14上に形成されたゲート電極 12と、を 備えるものである。
[0041] 上述した第 1〜第 4及び第 6実施形態に係るトランジスタにおいては、いずれも、活性 層 20は、有機半導体化合物を含有する層であり、ソース電極 16とドレイン電極 18の 間の電流通路 (チャネル）となる。また、ゲート電極 12は、電圧を印加することにより活 性層 20における電流通路 (チャネル)を通る電流を制御する。
[0042] また、第 5実施形態に係るトランジスタにおいては、活性層 20及び 24が、有機半導 体化合物を含有し、ソース電極 16とドレイン電極 18との間の電流通路となる。ゲート 電極 12は、上記と同様に電流通路を通る電流を制御する。
[0043] 以下、上記各実施形態のトランジスタの製造方法を、トランジスタの更に詳細な構成 とともに説明する。
[0044] (第 1実施形態のトランジスタの製造方法）
まず、第 1実施形態のトランジスタの製造方法について説明する。図 7は、第 1実施 形態に係るトランジスタの製造方法を示す工程図である。この製造方法では、まず、 基板 10と、基板 10上に形成されたゲート電極 12と、ゲート電極 12を覆うようにして基 板 10上に形成された絶縁層 14と、絶縁層 14上に形成されたソース電極 16及びドレ イン電極 18とを備える素子基板 30を準備する（図 7 (a) )。また、これとは別に、有機 半導体化合物を含有する活性層 20となるべき半導体膜 22を準備する（図7 (b) )。
[0045] 基板 10としては、電界効果トランジスタとしての特性を阻害しないものが用いられ、シ リコン基板、ガラス基板、プラスチック基板やステンレスホイル基板が挙げられる。絶 縁層 14は、電気の絶縁性が高い材料力もなるものであり、例えば、酸ィ匕シリコン、窒 化シリコン、酸ィ匕アルミニウム、酸ィ匕タンタル、絶縁性ポリマー等を用いることができる 。ここで、絶縁性ポリマーとしては、ポリイミド、ポリ（ビュルフエノール）、ポリエステル、 メタタリル榭脂、ポリカーボネイト、ポリスチレン、ノ リレン等が挙げられる。
[0046] 絶縁層 14は、その表面が種々の方法により物理的'ィ匕学的に修飾されていてもよい 。物理的な修飾方法としては、例えば、オゾン UVや Oプラズマによる処理が挙げら
2
れる。また、化学的な修飾方法としては、例えば、シランカップリング剤等の表面処理 剤による処理が挙げられる。表面処理剤としては、アルキルクロロシラン類、アルキル アルコキシシラン類、フッ素化アルキルクロロシラン類、フッ素化アルキルアルコキシ シラン類、へキサメチルジシラザン等のシリルアミンィ匕合物等が挙げられる。この表面 処理は、例えば、上記表面処理剤の溶液や気体に絶縁層 14を接触させ、表面処理 剤を絶縁層 14の表面に吸着させることで行うことができる。表面処理前には、絶縁層 14の表面処理を行う面を、オゾン UVや Oプラズマで処理しておくこともできる。
2
[0047] 基板 10上への絶縁層 14の形成方法としては、例えば、プラズマ CVD法、熱蒸着法 、熱酸化法、陽極酸化法、スピンコート法、キャスティング法、マイクログラビアコート 法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップ コート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、ィ ンクジェット印刷法等の方法が挙げられる。
[0048] ゲート電極 12、ソース電極 16及びドレイン電極 18は、導電性材料から構成される。
導電性材料としては、アルミニウム、金、白金、銀、銅、クロム、ニッケル、チタン等の 金属、 ITO等の導電性酸化物、ポリ（3, 4—エチレンジォキシチォフェン）とポリスチ レンスルホン酸の混合高分子等の導電性高分子が例示される。また、金属微粒子、 カーボンブラック、グラフアイト微粉がバインダー中に分散した導電性材料でもよ!/、。
[0049] 上記構成を有する素子基板 30は、公知のトランジスタの製造方法により製造すること ができ、例えば、米国特許 6107117号明細書に記載された方法が適用できる。
[0050] 一方、活性層 20となるべき半導体膜 22は、有機半導体化合物のみから構成されるも のでもよぐ有機半導体化合物以外の添加成分を更に含有するものでもよい。有機 半導体化合物としては、低分子有機半導体化合物や高分子有機半導体化合物が 挙げられる。添加成分としては、ドーパント、活性層 20内のキャリアを調整する調整 材料、半導体膜の機械的特性を高めるための高分子材料等が挙げられる。なお、半 導体膜 22は、複数種の有機半導体化合物や、複数種の添加成分を含むものであつ てもよい。有機半導体ィ匕合物としては、良好な成膜性を得る観点力もは、低分子有 機半導体化合物よりも高分子有機半導体化合物の方が好ましい。
[0051] 低分子有機半導体化合物や高分子有機半導体化合物としては、例えば、下記に例 示される化合物がそれぞれ挙げられる。なお、本発明のトランジスタにおける活性層 20に含まれる有機半導体ィ匕合物は、必ずしも以下に例示したものには限定されない [0052] 低分子有機半導体化合物としては、アントラセン、テトラセン、ペンタセン、ベンゾぺ ンタセン、ジベンゾペンタセン、テトラべンゾペンタセン、ナフトペンタセン、へキサセ ン、ヘプタセン、ナノアセン等のポリアセン化合物；フエナントレン、ピセン、フルミネン 、ピレン、アンタンスレン、ぺロピレン、コロネン、ベンゾコロネン、ジベンゾコロネン、へ キサブンゾコロネン、ベンゾジコロネン、ビュルコロネン等のコロネン化合物；ペリレン 、テリレン、ジペリレン、クオテリレン等のペリレン化合物；トリナフチン、ヘプタフェン、 ォバレン、ノレビセン、ビオラントロン、イソビオラントロン、タリセン、サ一力ムアントラセ ン、ビスアンテン、ゼスレン、ヘプタゼスレン、ピランスレン、ビ才ランテン、イソビ才ラン テン、ビフエ-ル、トリフエ二レン、ターフェ-ル、クオターフェ-ル、サーコビフエ-ル、 ケクレン、フタロシアニン、ポルフィリン、フラーレン（C60、 C70)、テトラチォフルバレ ン化合物、キノンィ匕合物、テトラシァノキノジメタン化合物、ポリチォフェンのオリゴマ 一、ポリピロ一ノレのオリゴマー、ポリフエ二レンのオリゴマー、ポリフエ二レンビニレンの オリゴマー、ポリチェ-レンビ-レンのオリゴマー、チォフェンとフエ-レンとの共重合 体オリゴマー、チォフェンとフルオレンとの共重合体オリゴマー等が挙げられる。また 、これらの低分子有機半導体化合物の誘導体を用いることもできる。このようなものと しては、例えば、テトラセンのベンゼン環付加誘導体のルブレンなどがある。また、フ ラーレン類の共役系を拡張したカーボンナノチューブ等も例示できる。
[0053] また、高分子有機半導体ィ匕合物としては、ポリチォフェン、ポリフエ-レン、ポリア-リ ン、ポリフエ二レンビニレン、ポリチェ二レンビニレン、ポリアセチレン、ポリジァセチレ ン、ポリトリフエ-ルァミン、トリフエ-ルァミンとフエ-レンビ-レンとの共重合体、チォ フェンとフエ-レンとの共重合体、チォフェンとフルオレンとの共重合体等が挙げられ る。また、これらの高分子有機半導体化合物の誘導体を用いることもできる。このよう なものとしては、例えば、ポリチォフェンのアルキル置換体のポリ（3—へキシルチオフ 工ン)等が例示できる。
[0054] 高分子有機半導体ィ匕合物としては、具体的には、下記のような構造を有するものが 例示できる。
[化 1]
Figure imgf000015_0001
上記式（la)〜（li)中、 R R2、 R3、 R4、 R5、 R6、 R R8及び R9は、それぞれ独立に 、アルキル基、アルコキシ基、アルキルチオ基、ァリール基、ァリールォキシ基、ァリ 一ルチオ基、ァリールアルキル基、ァリールアルコキシ基、ァリールアルキルチオ基、 ァリールァルケ-ル基、ァリールアルキ-ル基、アミノ基、置換アミノ基、シリル基、置 換シリル基、シリルォキシ基、置換シリルォキシ基、 1価の複素環基、ハロゲン原子又 はシァノ基を表す。 nは 1以上の整数である。
[0056] 有機半導体ィ匕合物以外の添加成分であるドーパントとしては、ァクセプター性のドー パントとドナー性のドーパントが挙げられる。
[0057] まず、ァクセプター性のドーパントとしては、ヨウ素、臭素、塩素、塩化ヨウ素、臭素化 ヨウ素等のハロゲン;硫酸、無水硫酸、二酸化硫黄、硫酸塩等の酸化硫黄化合物;硝 酸、二酸化窒素、硝酸塩等の酸化窒素化合物;過塩素酸、次亜塩素酸等のハロゲン 化化合物;テトラフルォロホウ酸、テトラフルォロホウ酸塩、リン酸、リン酸塩、トリフル ォロ酢酸等の酸又はその塩;テトラシァノキノジメタン、テトラクロロテトラシァノキノジメ タン、テトラフルォロテトラシァノキノジメタン、テトラシァノエチレン、ジクロロシアノエ チレン、ジクロロジシァノキノン、テトラクロロキノン、炭酸ガス、酸素等が例示できる。
[0058] また、ドナー性のドーパントとしては、テトラチアフルバレン、テトラメチルテトラチアフ ルバレン、テトラセレナチアフルバレン；ジフエニルフエ二レンジァミン、テトラフェニル フエ-レンジァミン、テトラフエ-ルジアミノジフエ-ル、ポリビュル力ルバゾール等のァ ミンィ匕合物;アルカリ金属、アルカリ土類金属、希土類金属やこれらの金属と有機化 合物との錯体等が例示できる。
[0059] その他、活性層 20内のキャリアを調整する調整材料としては、導電性を有する材料、 例えば、アルミ、鉄、銅、ニッケル、亜鉛、銀、白金、金等の遷移金属やこれらの微粒 子が挙げられる。
[0060] さらに、半導体膜 22の機械的特性を高めるための高分子材料としては、ポリカーボ ネイト、ポリアタリレート、ポリメチルアタリレート、ポリメチルメタタリレート、ポリスチレン 、ポリ塩化ビニル、ポリシロキサン等が挙げられる。
[0061] このような半導体膜 22の製造においては、例えば、まず、有機半導体化合物、又は 、有機半導体化合物及びこれ以外の添加成分を、有機溶媒に溶解'分散させて溶 液とする。次いで、この溶液を、例えば、ポリテトラフルォロエチレン榭脂板上に塗布 した後、有機溶媒を揮発させる。これにより、半導体膜 22が得られる。なお、この半導 体膜 22を使用する際には、ポリテトラフルォロエチレン榭脂板カゝら半導体膜 22を剥 離することが好ましい。
[0062] 半導体膜 22を製造するための溶液に用いる有機溶媒としては、クロ口ホルム、塩化メ チレン、ジクロロエタン、トリクロ口ベンゼン等の塩素系溶媒；テトラヒドロフラン等のェ 一テル系溶媒；トルエン、キシレン、メシチレン、テトラリン、デカリン、 n—ブチルベン ゼン等の芳香族炭化水素系溶媒;ァニソール等のアルコキシ基を有する芳香族系溶 媒等が挙げられる。
[0063] また、溶液の塗布方法としては、スピンコート法、キャスティング法、マイクログラビアコ ート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディ ップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷 法、インクジェット印刷法等が例示できる。
[0064] 第 1実施形態のトランジスタの製造方法では、上記構成の半導体膜 22を形成した後 、得られた半導体膜 22を延伸する。半導体膜 22の延伸方法としては、 1軸延伸、 2 軸延伸、液中膨潤延伸、ロールを用いた延伸などの方法が例示される。
[0065] 1軸延伸は、四角形にした半導体膜 22の 1対の対辺をそれぞれチャックにはさみ、反 対方向に引張り伸ばす方法である。このとき、室温で引っ張ってもよぐ適度に加熱し ながら引っ張ってもよい。また、引張りは、窒素ガスなどの特定のガス雰囲気下で行う ことちでさる。
[0066] また、 2軸延伸は、四角形にした半導体膜 22の 2対の対辺をそれぞれチャックにはさ み、同時に、または、逐次に、 2つの対辺方向にフィルムを引張り伸ばす方法である。 このとき、室温で引っ張ってもよぐ適度に加熱しながら引っ張ってもよい。また、引張 りは、窒素ガスなどの特定のガス雰囲気下で行うこともできる。
[0067] さらに、液中膨潤延伸とは、半導体膜 22が溶解せずに膨潤する適当な溶液に、半導 体膜 22を浸し、その中で上記 1軸延伸や 2軸延伸によってフィルムを引っ張り伸ばす 方法である。この場合、引っ張りは、室温で行ってもよぐ適度に加熱しながら行って ちょい。
[0068] このような延伸により、半導体膜 22を構成している有機半導体ィ匕合物が、延伸方向 に整列されて一定の方法に並ぶこととなる。つまり、上記延伸によって、半導体膜 22 が延伸方向に配向される。このように配向された半導体膜 22からなる活性層 20は、 キャリア移動度が高いものとなる。したがって、延伸された半導体膜 22から形成した 活性層 22を有する卜ランジスタ 100 (後述の卜ランジスタ 105、 110、 115、 120、 125 も同様）は、キャリア移動度の点で優れたトランジスタ特性を有するものとなる。
[0069] 本実施形態では、このように延伸した半導体膜 22を得た後、この延伸後の半導体膜 22を、素子基板 30における絶縁層 14と、加熱及び Z又は加圧を行いながら貼りあ わせる貼付工程を実施する（図 7 (c) )。この絶縁層 14における半導体膜 22が貼り付 けられる面力 活性層 20を形成させる面に該当する。力かる貼りあわせの具体的な 方法としては、特に制限されないが、例えば、まず、半導体膜 22を、ソース電極 16及 びドレイン電極 18が形成されている絶縁層 14上にのせる。次いで、絶縁層 14上に のせられた半導体膜 22を、加熱及び Z又は加圧して、絶縁層 14に密着させる。
[0070] 貼付工程では、加熱及び加圧のいずれか一方のみを行ってもよぐ両方を行っても よい。また、両方を行う場合、加熱及び加圧を同時に行ってもよぐいずれか一方を 先に行い、他方を後に行うようにしてもよい。さらに、貼付工程では、密着性の更なる 向上のため、減圧下で貼りあわせを行ってもよい。また、大気下で加熱等を行った場 合は、有機半導体ィ匕合物の種類によっては酸化される等の好ましくな 、特性変化を 生じる場合がある。そこで、貼付工程は、必要に応じて、減圧下のほか、窒素雰囲気 下、遮光下等の光、水分、酸素等がコントロールされた環境下で行ってもよい。
[0071] ただし、加熱や加圧は、過剰な条件で行うと、半導体膜 22の特性 (例えば配向性)等 に変化が生じて、所望の特性を有する活性層 20が得られ難くなるおそれがある。し たがって、加熱や加圧は適度な条件で行うことが好ましい。好適な加熱条件としては 、室温以上であって、半導体膜 22やこれと貼りあわせる絶縁層 14、或いは素子基板 30等に変形が生じない程度の温度条件が挙げられる。例えば、半導体膜 22が高分 子有機半導体化合物からなる場合は、その液晶相又は等方相転移温度以下の温度 が好ましい。一方、半導体膜 22が低分子有機化合物力もなる場合は、その融点以下 の温度が好ましい。なお、これらを超える温度であっても、上記の不都合を生じない 程度の短時間の加熱であれば実施することができる。
[0072] また、加圧は、半導体膜 22と絶縁層 14との積層方向に行うが、例えば、半導体膜 22 の上力も荷重をかけるようにしてもよぐロールを用いて半導体膜 22と素子基板 30の 全体を加圧するようにしてもよい。加圧の際の圧力は、半導体膜 22や、素子基板 30 を構成している絶縁層 14、基板 10、ソース電極 16やドレイン電極 18の変形や不良 が発生しな 、程度とすることが好ま 、。
[0073] また、貼付工程においては、半導体膜 22と絶縁層 14との間に施工液を介在させても よい。施工液としては、絶縁層 14と半導体膜 22の両方を濡らすことができる性質を有 する液状の物質 (液体)を用いる。これにより、半導体膜 22と絶縁層 14とが良好に濡 らされ、両者の密着性を更に向上させることができるようになる。
[0074] このような施工液としては、絶縁層 14の活性層 20を形成させる面との接触角が 120 度以下となるものが好ましぐ 90度以下となるものがより好ましぐ 60度以下となるもの 力 Sさらに好ましい。ここで、「接触角」とは、空気中で絶縁層 14上に施工液の液滴を 形成させた場合に、これら 3相の接触点カゝら施工液に引いた接線と絶縁層 14の表面 とのなす角のうち、施工液を含む方の角度をいう。
[0075] 好適な施工液は、絶縁層 14の種類 (絶縁層 14との接触角）に応じて適宜選択するこ とが望ましい。例えば、絶縁層 14の表面が酸ィ匕シリコン（SiO等)である場合や、了
2
ルキルトリクロロシラン (ォクタデシルトリクロロシラン等)で修飾された酸ィ匕シリコンであ る場合、窒化シリコンである場合、有機系絶縁膜である場合等は、施工液としては、メ タノール、エタノール、イソプロパノール等の炭素数 1〜8のアルコール系溶媒、ァセ トン等のケトン系溶媒、ジェチルエーテル等のエーテル系溶媒、クロ口ホルム等のハ ロゲン系溶媒 (より好ましくはアルコールなどを混合したもの）、トルエン等の芳香族炭 化水素系溶媒 (より好ましくはアルコールなどを混合したもの）、へキサン、ヘプタン、 オクタン等の脂肪族炭化水素系溶媒、水 (より好ましくは界面活性剤を含有するもの）
、ァセトニトリル等の-トリル系溶媒、酢酸ェチル等のエステル系溶媒、アンモニア水 等のアミン系化合物を含む溶媒等が好適である。
[0076] 施工液は、絶縁層 14に対する濡れ性を調節するための界面活性剤等の添加物や、 活性層 20によるトランジスタ特性を調節し得るドーパント、活性層 20中のキャリアの 濃度を調節するための材料等を更に含んでいてもよい。なお、施工液として例示した 上記の溶媒は、単独で用いてもよぐ 2種又はそれ以上を混合して用いてもよい。 [0077] 半導体膜 22と絶縁層 14との間に施工液を介在させて、これらを貼りあわせる方法と しては、例えば、半導体膜 22及び絶縁層 14のうちの一方の表面上に施工液を塗布 した後、他方をこの施工液上に積層する方法が挙げられる。また、これ以外の方法と しては、半導体膜 22と絶縁層 14との間を所定のギャップ (隙間）を隔てて保持してお き、このギャップ中に施工液を注入する方法等も例示できる。これらの方法において 、施工液が、上述したように絶縁層 14との接触角が 120度以下となるものであると、 絶縁層 14の表面を効率よく濡らすことが可能となり、貼りあわせを一層良好に行うこと が可能となる。
[0078] なお、施工液を介した貼りあわせの際には、半導体膜 22の全てが施工液中に溶出し ないようにする。半導体膜 22の全てが溶出してしまうと、均一な活性層 20を形成する ことが困難となるカゝらである。半導体膜 22の溶出を避けるためには、施工液として、 半導体膜 22の溶解度パラメータ (SP値)とは異なる溶解度パラメータを持つものを用 いることが好ましい。なお、貼りあわせにおいて、半導体膜 22は全てが溶解していな ければよく、一部溶解が生じて 、ても問題はな 、。
[0079] そして、以上の方法で貼付工程を実施した後、施工液を用いた場合は、この施工液 中の不要な揮発成分を除去する除去工程を実施する。これにより、半導体膜 22と絶 縁層 14とが密着し、第 1実施形態のトランジスタ 100が得られる（図 7 (d) )。なお、こ の除去工程において、施工液は全て除去してもよぐ一部が残るようにしてもよい。例 えば、絶縁層 14と活性層 20との接着性が良好に保たれるのであれば、施工液を全 て除去してもよい。
[0080] トランジスタ 100における活性層 20の厚さは、 10nm以上であると好ましぐ 40nm以 上であるとより好ましぐ 200nm以上であると更に好ましい。活性層 20の厚さが 10η m以上であると、十分良好なトランジスタ特性が得られるようになり、更に厚い活性層 20とすることで、一層移動度の高いトランジスタが得られ易くなる。また、活性層 20の 厚さを厚くすることで、製造時に受ける物理的損傷等による不都合を生じ難くなる傾 向にある。所望の厚さの活性層 20を得るには、半導体膜 22の段階で厚さを適宜調 整しておくことが好ましい。なお、活性層の好適な厚さは、下記の第 2及び第 3実施形 態のトランジスタにおいても同様である。 [0081] 以上の第 1実施形態のトランジスタの製造方法においては、半導体膜 22の延伸後、 これを絶縁層 14と貼りあわせたが、本発明のトランジスタの製造方法はこれに限定さ れず、半導体膜 22を絶縁層 14と貼りあわせた後に、この半導体膜 22の延伸を行うよ うにしてもよい。この場合、例えば、半導体膜 22を絶縁層 14と貼りあわせた後、半導 体膜 22が貼り付けられた積層基板 30全体を延伸させることで、貼りあわせ後の半導 体膜 22の延伸を行うことができる。また、貼りあわせ前の延伸と、貼りあわせ後の延伸 の両方を行ってもよい。
[0082] ここで、本発明においては、半導体膜 22を延伸させた後に、これを絶縁層 14と貼り あわせることがより好ましい。この場合、あら力じめ半導体膜 22の延伸を行うことによ つて、この半導体膜 22の配向性を適度に調整することができるようになる。また、本発 明では、貼付工程において加熱及び Z又は加圧を行っていることから、延伸の操作 により半導体膜 22の絶縁層 14等に対する密着性を阻害する要因（半導体膜 22の歪 み等）が生じていたとしても、絶縁層 14に対して良好に半導体膜 22を貼り付けること ができる。
[0083] なお、上述の如ぐ優れたキャリア移動度を達成するには、半導体膜 22の延伸により 当該膜に配向が生じて 、ることが望ま 、が、必ずしも配向が生じて 、なくてもょ 、。 延伸によって半導体膜 22が好適な形状になるなど、配向以外の要因によってもトラ ンジスタのキャリア移動度が向上する場合がある。
[0084] (第 2実施形態のトランジスタの製造方法）
次に、第 2実施形態に係るトランジスタの好適な製造方法について説明する。
[0085] 図 8は、第 2実施形態に係るトランジスタの製造方法を示す工程図である。この製造 方法においては、まず、ゲート電極 12と、ゲート電極 12上に形成された絶縁層 14と 、絶縁層 14上に形成されたソース電極 16及びドレイン電極 18とを備える素子基板 3 2を準備する（図 8 (a) )。ここで、ゲート電極 12は、基板としての機能も兼ねるもので ある。このようなゲート電極 12としては、例えば、高濃度ドープシリコンやアルミ等の金 属基板が好適である。絶縁層 14、ソース及びドレイン電極 16, 18は、上記第 1実施 形態と同様にして形成することができる。
[0086] また、素子基板 32の製造とともに、有機半導体化合物を含有する活性層 20となるベ き半導体膜 22を準備する（図 8 (b) )。それから、第 1実施形態と同様に半導体膜 22 の延伸を行う。そして、半導体膜 22と素子基板 32における絶縁層 14とを、加熱及び Z又は加圧を行いながら貼り合わせる貼付工程を行う（図 8 (c) )。この貼付工程にお いて施工液を用いた場合は、必要に応じて施工液中の不要な揮発成分を除去する 除去工程を更に行う。これにより、第 2実施形態に係るトランジスタ 105が得られる（図 8 (d) )。
[0087] この第 2実施形態においても、半導体膜 22の延伸は、絶縁層 14との貼りあわせ前で はなぐ貼りあわせ後に行ってもよい。この場合、未延伸の半導体膜 22を絶縁層 14と 貼りあわせた後、半導体膜 22が貼り付けられた素子基板 32の全体を所定方向に延 伸させる。
[0088] (第 3実施形態のトランジスタの製造方法）
次に、第 3実施形態に係るトランジスタの製造方法を説明する。
[0089] 図 9は、第 3実施形態に係るトランジスタの製造方法を示す工程図である。この製造 方法においては、活性層を形成するための材料として、半導体膜 22と支持フィルム 5 2とを貼りあわせた積層体を用いる。
[0090] すなわち、本実施形態では、まず、ゲート電極 12と、ゲート電極 12の両面に形成さ れた絶縁層 14と、一方の絶縁層 14上に形成されたソース電極 16及びドレイン電極 1 8とを備える素子基板 34を準備する（図 9 (a) )。また、これとは別に、第 1実施形態に おける半導体膜 22に代えて、積層体 50 (支持フィルム 52上に半導体膜 22を積層し たもの）を準備する（図 9 (b) )。なお、素子基板 34における絶縁層 14、ソース電極 16 及びドレイン電極 18は、上記第 1実施形態と同様にして形成可能である。
[0091] 積層体 50における支持フィルム 52は、無機材料、有機材料いずれからなるものであ つてもよい。例えば、ポリシロキサン、フッ素系榭脂、ポリエチレン、ポリプロピレン、メ チルペンテン榭脂、ポリカーボネイト、ポリイミド、ポリアミド、塩化ビュル、塩化ビ-リ デン、アクリル榭脂、メタタリル榭脂、ポリスチレン、ナイロン、ポリエステル、ポリビュル アルコール等が例示できる。
[0092] ここで、半導体膜 22を絶縁層 14と貼りあわせる前に配向させる場合には、半導体膜 22単独で配向させる方法と、積層体 50の形成後に配向させる方法とが考えられる。 後者の場合、支持フィルム 52としては、所定の配向操作に対応できるものが好ましい 。このような支持フィルム 52としては、例えば、ポリエチレン、ポリプロピレン、メチルぺ ンテン樹脂、ポリカーボネイト、ポリイミド、ポリアミド、塩化ビニル、塩ィ匕ビユリデン、メ タクリル榭脂、ナイロン、ポリエステル、ポリビュルアルコール等が好適である。
[0093] また、支持フィルム 52は、支持フィルム 52に積層した半導体膜 22との剥離を促進す るような機能性を有する層を備えていてもよい。例えば、このような層としては、光を熱 に変換する機能を有する層や熱により膨張する層等が挙げられる。これらの層は、熱 によって支持フィルム 52と半導体膜 22との剥離を促進することができる。したがって 、支持フィルム 52がこれらの層を有する場合、積層体 50と絶縁層 14とを貼りあわせ る貼付工程の後、光の照射や加熱を行うことによって、容易に支持フィルム 52を活性 層 20から剥離することができるようになる。
[0094] さらに、支持フィルム 52が、上記のような光を熱に変換する機能を有する層や熱によ り膨張する層を有する場合は、活性層 20のパターユングが容易となる場合がある。す なわち、例えば、積層体 50を絶縁層 14に貼り付けた後、半導体膜 22の所定部分に 支持フィルム 52を介して光を照射したり、こてによる加熱を行ったりする。こうすると、 半導体膜の光照射部分や加熱部分が絶縁層 14上に転写される一方、これ以外の 部分は支持フィルム 52とともに剥離され易くなる。その結果、半導体膜 22の上記所 定部分のみが絶縁層 14上に残り、これによりパターユングされた活性層 20が形成さ れること〖こなる。
[0095] 積層体 50は、例えば、支持フィルム 52とあらカゝじめ形成した半導体膜 22との貼り合 わせや、支持フィルム 52への有機半導体ィ匕合物の直接的付与、支持フィルム 52へ の有機半導体ィ匕合物の溶液の直接的塗布により形成できる。支持フィルム 52への有 機半導体ィ匕合物の直接的付与は、例えば、固体の有機半導体化合物の場合、支持 フィルム 52上への有機半導体化合物の蒸着、溶融物のスプレーコート、昇華付与等 により行うことができる。
[0096] また、支持フィルム 52への有機半導体ィ匕合物の溶液の直接的塗布は、例えば、スピ ンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート 法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スク リーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット印刷法等により行う ことができる。
[0097] 半導体膜 22を、絶縁層 14への貼り付け前に配向させる場合は、積層体 50の状態で 行うことができる。配向は、例えば、上述した第 1実施形態と同様、 1軸延伸、 2軸延 伸、液中膨潤延伸などにより行うことができる。この場合、半導体膜 22とともに支持フ イルム 52も延伸されることとなる。
[0098] また、半導体膜 22を構成している有機半導体ィ匕合物が液晶性を有している場合は、 延伸のほか、液晶の配向手法として知られているその他の方法で半導体膜 22の配 向を行ってもよい。このような方法としては、例えば、「液晶の基礎と応用」（松本正一 、角田巿良共著、工業調査会 1991年)第 5章、「強誘電性液晶の構造と物性」（福田 敦夫、竹添秀男共著、コロナ社、 1990年)第 7章、「液晶」第 3卷第 1号 (1999年) 3 〜16頁等に記載の方法等が挙げられる。これらの配向方法は、前述の第 1及び 2実 施形態や、後述の第 4〜第 6実施形態においても、延伸に代えて行うことができる。
[0099] このような配向方法としては、例えば、ラビング法、光配向法、シ アリング法 (ずり応 力印加法)や引き上げ塗布法が簡便かつ有用で特に利用しやすい。
[0100] ラビング法とは、支持フィルム 52を布などで軽く擦る方法である。支持フィルム 52を 擦る布としては、ガーゼやポリエステル、コットン、ナイロン、レーヨンなどの布を用いる ことができる。ラビングに用いる布は、配向させる膜にあわせて適宜選択することがで きる。この場合、支持フィルム 52上に別途配向膜を形成すると、より配向性能が高く なる。この配向膜としては、ポリイミド、ポリアミド、ポリビュルアルコール、ポリエステル 、ナイロンなどが挙げられ、市販の液晶用配向膜も適用できる。配向膜はスピンコート 法やフレキソ印刷などで形成することができる。
[0101] また、光配向法とは、支持フィルム 52上に配向膜を形成し、偏光 UV光照射あるいは UV光を斜入射照射することによって配向機能を持たせる方法である。配向膜として は、ポリイミド、ポリアミド、ポリビニルシンナメートなどが挙げられ、市販の液晶用配向 膜も適用できる。
[0102] このようなラビング法ゃ光配向法によって、上記の処理を施した支持フィルム 52上に 積層された有機半導体化合物（半導体膜 22)を配向させることができる。この配向は 、支持フィルム 52上において、有機半導体ィ匕合物が液晶相または等方相の温度とな るようにすることで生じる。また、有機半導体化合物を、配向処理を施した後の支持フ イルム 52上に付与することによつても、支持フィルム 52上に形成される半導体膜 22 を酉己向させることができる。
[0103] さらに、支持フィルム 52上に有機半導体化合物を塗布する場合、塗布を、有機半導 体ィ匕合物を支持フィルム 52上にのせ、その Tg以上か或いは液晶相又は等方相を示 すような温度に設定し、ロッドなどで一方向にコーティングすることにより行うことで、 配向を生じさせることができる。また、有機半導体ィ匕合物を有機溶媒に溶解した溶液 を調製し、これをスピンコートやフレキソ印刷などで塗布してもよい。なお、有機半導 体ィ匕合物が液晶性を持たない場合であっても、蒸着が可能なものであれば、この有 機半導体ィ匕合物を、配向処理をした支持フィルム 52上にェピタキシアル的に蒸着さ せることで、配向された有機半導体化合物からなる層（半導体膜 22)を得ることができ る。
[0104] また、シェアリング法とは、支持フィルム 52上にのせた有機半導体ィ匕合物の上に別の 基板をのせ、有機半導体ィヒ合物が液晶相又は等方相になる温度下で上方の基板を 一方向にずらす方法である。このとき、支持フィルム 52として、上記ラビング法ゃ光配 向法で記載したような配向処理を施した支持層を有するものを用いると、より配向度 が高い半導体膜 22が得られる。上方の基板としては、ガラスや高分子フィルム等が 挙げられ、金属製のロッド等でもよい。
[0105] さらに、引き上げ塗布法とは、支持フィルム 52を有機半導体ィ匕合物の溶液に浸し、 引き上げることで、配向した有機半導体化合物の層（半導体膜 22)を支持フィルム 52 上に形成する方法である。有機半導体化合物の溶液に用いる有機溶剤や、支持フィ ルム 52の引き上げ速度等の条件は特に限定されないが、所望とする有機半導体ィ匕 合物の配向度にあわせて選択、調整することが好ましい。
[0106] 以上、半導体膜 22の配向方法について幾つか説明したが、第 1〜第 6実施形態の いずれにおいても、簡便性や有用性の観点から、配向は延伸によって行うことが好ま しい。
[0107] 次いで、素子基板 34及び積層体 50を準備した後には、積層体 50と素子基板 34〖こ おける絶縁層 14とを、加熱及び Z又は加圧をしながら貼りあわせる貼付工程を実施 する（図 9 (c) )。この加熱や加圧の条件は、第 1実施形態と同様とすることができる。 また、貼付工程は、上記加熱及び Z又は加圧に加え、密着性の更なる向上や、施工 液の除去の更なる促進のため、減圧条件下で行ってもよ!、。
[0108] そして、第 3実施形態のトランジスタの製造方法においても、例えば、貼付工程で施 工液を用いた場合は、必要に応じてこの施工液中の不要な揮発成分を除去する除 去工程を実施する。その結果、支持フィルム 52が活性層 20上に積層された状態の 第 3実施形態のトランジスタ 110が得られる（図 9 (d) )。なお、このトランジスタ 110の 完成後、支持フィルム 52は除去してもよぐ実用上問題なければそのまま積層させて おいてもよい。支持フィルム 52を積層させておく場合は、この支持フィルム 52として は、活性層 20の特性を低下させる要因 (物理的損傷、大気等によるガスの影響、帯 電等)から保護できる機能を兼ね備えるものを適用することが好ましい。
[0109] なお、半導体膜 22を配向させる工程と貼付工程とは、上述したようにどちらを先に実 施してもよいが、特に延伸以外の方法によって半導体膜 22を配向させる場合は、先 に半導体膜 22の配向を行った後に、この配向した半導体膜 22を用いて貼付工程を 実施することが好ましい。こうすれば、所望の配向を有する活性層 20がより得られ易 くなる傾向にある。
[0110] (第 4実施形態のトランジスタの製造方法）
次に、第 4実施形態に係るトランジスタの製造方法を説明する。
[0111] 図 10は、第 4実施形態に係るトランジスタの製造方法を示す工程図である。この製造 方法においては、まず、ゲート電極 12と、この上に形成された絶縁層 14とを備える第 1の素子基板 36を準備する（図 10 (a) )。このゲート電極 12は、基板としての機能を 兼ね備えるものである。ゲート電極 12及び絶縁層 14の構成及び製造方法は、第 2実 施形態等と同様にして行うことができる。
[0112] また、第 1の素子基板 36の製造とともに、有機半導体化合物を含有する活性層 20と なるべき半導体膜 22を準備する（図 10 (b) )。続いて、適宜、この半導体膜 22の延伸 や、その他配向性を付与するための処理を行う。それから、半導体膜 22と第 1の素子 基板 36における絶縁層 14とを、加熱及び Z又は加圧をしながら貼り合わせる貼付 工程を行う（図 10 (c) )。こうして、素子基板 36上に活性層 20が形成された第 2の素 子基板 60を形成する（図 10 (d) )。この貼付工程では、半導体膜 22の代わりに、第 3 実施形態のような積層体 50を用いてもよい。この場合、貼り付け後、積層体 50にお ける支持フィルム 52を除去して力も次の操作を行う。
[0113] そして、この第 2の素子基板 60における活性層 20上に、第 1実施形態等と同様にし てソース電極 16及びドレイン電極 18を形成し、これにより第 4実施形態に係るトラン ジスタ 115を得る（図 10 (e) )。
[0114] この第 4実施形態のトランジスタの製造においても、半導体膜 22の延伸やその他の 配向操作は、半導体膜 22の貼り付け前に行ってもよぐ貼り付け後に行ってもよい。
[0115] (第 5実施形態のトランジスタの製造方法）
次に、第 5実施形態に係るトランジスタの好適な製造方法について説明する。
[0116] 図 11及び図 12は、第 5実施形態に係るトランジスタの製造方法を示す工程図である 。この製造方法では、まず、基板 10と、この上に形成されたソース電極 16を備える第 1の素子基板 38を準備する（図 11 (a) )。
[0117] また、これとは別に、有機半導体化合物を含有する活性層 20となるべき半導体膜 22 を準備し（図 11 (b) )、この半導体膜 22に対して延伸やその他の配向操作を行う。そ れから、この半導体膜 22と第 1の素子基板 38におけるソース電極 16とを、加熱及び Z又は加圧しながら貼り合わせる第 1の貼付工程を行う（図 11 (c) )。かかる第 1の貼 付工程は、第 1実施形態等と同様にして実施することができる。そして、半導体膜 22 を第 1の素子基板 38に密着させ、この半導体膜 22から活性層 20を形成する（図 11 ( d) ) G
[0118] 次に、第 1の素子基板 38上に形成された活性層 20上に、複数 (ここでは 4つ）のゲー ト電極 12を形成し、これにより第 2の素子基板 62を得る（図 11 (e) )。このゲート電極 12も、第 1実施形態等と同様のものを適用できる。
[0119] この第 2の素子基板 62 (図 12 (e) )とともに、有機半導体化合物を含有する活性層 2 4となるべき半導体膜 26を別に準備する（図 12 (f ) )。この半導体膜 26についても、 適宜、延伸やその他の配向操作を行う。この半導体膜 26を構成する有機半導体ィ匕 合物としては、上記の活性層 20と同様のものを適用してもよぐ異なるものを適用して ちょい。
[0120] それから、この半導体膜 26と、第 2の積層基板 62における活性層 20とを、加熱及び Z又は加圧しながら貼りあわせる第 2の貼付工程を実施する（図 12 (g) )。これにより 、半導体膜 26が、活性層 20上にゲート電極 12を覆うようにして貼り付けられる。この 第 2の貼付工程も、第 1実施形態等と同様に行うことができる。なお、第 1及び第 2の 貼付工程では、上述した実施形態と同様に施工液を用いることができるが、これらの 工程での施工液は、同じものを使用してもよぐ異なるものを使用してもよい。
[0121] 上記の第 2の貼付工程により、半導体膜 26を、ゲート電極 12を挟むように活性層 20 に対して密着させ、活性層 24を形成させる（図 12 (h) )。こうして形成された活性層 2 4上に、第 1実施形態等と同様にしてドレイン電極 18を形成し、これにより第 5実施形 態に係るトランジスタ 120を得る（図 12 (i) )。なお、この第 5実施形態のトランジスタの 製造工程において、活性層 20及び 24のうちのどちらか一方は、例えば、特開 2004 — 006476号公報に記載のような方法によって形成してもよい。また、第 1や第 2の貼 付工程では、半導体膜 22の代わりに、第 3実施形態のような積層体 50を用いてもよ い。この場合、貼り付け後、積層体 50における支持フィルム 52を除去して力もその後 の操作を行う。
[0122] 上記第 5実施形態のトランジスタの製造方法では、活性層 20及び 24を形成するため の半導体膜 22及び 26の両方について延伸等の配向操作を行った力 これに限定さ れず、少なくとも一方の半導体膜について延伸等の処理を行えば、キャリア移動度の 向上を図ることができる。また、本実施形態では、各貼付工程において、未延伸の半 導体膜 22, 26をそれぞれ貼り付けた後に、これらを貼り付けた後の基板 (例えば、第 1の素子基板 38や第 2の素子基板 62)に対して延伸等の配向操作を行ってもよい。 さらに、一方の半導体膜は延伸前に貼り付け、他方の半導体膜は延伸後に貼り付け るようにしてちょい。
[0123] (第 6実施形態のトランジスタの製造方法）
次に、第 6実施形態に係るトランジスタの好適な製造方法について説明する。
[0124] 図 13及び図 14は、第 6実施形態に係るトランジスタの製造方法を示す工程図である 。この製造方法においては、まず、基板 10と、この上にソース電極 16及びドレイン電 極 18を備える素子基板 64を準備する（図 13 (a) )。このソース電極 16及びドレイン電 極 18は、第 1実施形態等と同様の方法で形成することができる。
[0125] また、素子基板 64の製造とともに、有機半導体化合物を含有する活性層 20となるベ き半導体膜 22を準備する（図 13 (b) )。続いて、この半導体膜 22に、適宜上述したよ うな延伸やその他の配向性を付与するための操作を行う。そして、延伸又は配向後 の半導体膜 22と、素子基板 64における基板 10とを、加熱及び Z又は加圧しながら 貼り合わせる貼付工程を行う（図 13 (c) )。これにより、基板 10上に、ソース電極 16及 びドレイン電極 18を覆うように活性層 20が形成される（図 13 (d) )。
[0126] それから、この活性層 20上に、第 1実施形態等と同様にして絶縁層 14を形成する（ 図 14 (e)。そして、このようにして形成された絶縁層 14上に、第 1実施形態と同様に してゲート電極 12を形成し、これにより第 6実施形態に係るトランジスタ 125を得る（図 14 (f) )。
[0127] なお、この第 6実施形態のトランジスタの製造においても、貼付工程において、半導 体膜 22の代わりに、第 3実施形態のような積層体 50を用いることができる。この場合 、貼り付け後に積層体 50における支持フィルム 52を除去して力も続く操作を行う。ま た、支持フィルム 52が、絶縁層 14としての機能を兼ね備えるものである場合は、支持 フィルム 52を除去することなくそのまま絶縁層 14としてもよ 、。
[0128] 以上、好適な有機半導体素子及びその製造方法の例として、第 1〜第 6実施形態の トランジスタ及びその製造方法を説明した力 本発明におけるトランジスタやその製 造方法は、必ずしも上述した実施形態に限定されず、適宜変更したものであってもよ い。
[0129] 例えば、まず、各実施形態のトランジスタにおける活性層 20 (第 5実施形態にあって は活性層 20及び 24)は、それぞれ単一層のものである必要はなぐ複数層からなる ものであってもよい。活性層 20, 24が複数層のものである場合、これらの複数の層は それぞれ同じ材料力も構成されるものであっても、異なる材料力も構成されるもので あってもよい。このような複数層からなる活性層 20, 24は、活性層 20, 24を形成する ための半導体膜 22, 26の上に、必要に応じてその上に残っている支持フィルム等を 除去した後に、同じ又は異なる種類の半導体膜を更に積層することで形成することが できる。
[0130] また、上述した実施形態では、いずれもソース電極 16やドレイン電極 18と、活性層 2 0又は 24とが直接接した構造となっていた力 これに限定されず、ソース電極 16及び Z又はドレイン電極 18と活性層 20, 24との間に、有機半導体化合物とは異なる化合 物からなる層が介在していてもよい。これにより、ソース電極 16及びドレイン電極 18と 、活性層 20, 24との間の接触抵抗が低減され、トランジスタのキャリア移動度を更に 向上させることができるようになる。有機半導体ィ匕合物とは異なる化合物としては、ド ナー性の化合物、ァクセプター性の化合物、チオール基を有する化合物等が挙げら れる。
[0131] ここで、ドナー性の化合物としては、テトラチアフルバレン、テトラメチルテトラチアフル ノ レン、テトラセレナチアフルバレン；ジフエニルフエ二レンジァミン、テトラフエニルフ ェニレンジァミン、テトラフエニルジアミノジフエニル、ポリビニルカルバゾール等のアミ ン化合物;アルカリ金属、アルカリ土類金属、希土類金属や、これらの金属と有機化 合物との錯体等が挙げられる。
[0132] また、ァクセプター性の化合物としては、ヨウ素、臭素、塩素、塩化ヨウ素、臭素化ヨウ 素等のハロゲン;硫酸、無水硫酸、二酸化硫黄、硫酸塩等の酸化硫黄化合物;硝酸 、二酸化窒素、硝酸塩等の酸化窒素無水物;過塩素酸、次亜塩素酸等のハロゲン化 化合物；テトラフルォロホウ酸、テトラフルォロホウ酸塩、リン酸、リン酸塩、トリフルォロ 酢酸等の酸又はその塩;テトラシァノキノジメタン、テトラクロロテトラシァノキノジメタン 、テトラフルォロテトラシァノキノジメタン、テトラシァノエチレン、ジクロロシアノエチレ ン、ジクロロジシァノキノン、テトラクロロキノン等が挙げられる。
[0133] さらに、チオール基を有する化合物としては、アルキルチオール類、フッ素化アルキ ルチオール類等のアルキルチオール化合物、芳香族チオール類、フッ素化アルキ ル芳香族チオール類、フッ素化芳香族チオール類、ニトロ芳香族チオール類、ァミノ 芳香族チオール類等の芳香族チオール化合物等が挙げられる。
[0134] これらの化合物力もなる層は、例えば、上記化合物の溶液や気体を、ソース電極 16 やドレイン電極 18の表面に接触させて、上記化合物をこの接触表面に吸着させるこ とで形成することができる。 [0135] また、上述した各実施形態のトランジスタにおいては、ソース電極 16やドレイン電極 1 8の厚さは特に制限されない。ただし、第 1〜第 3及び第 5実施形態のように、ソース 電極 16やドレイン電極 18上に活性層 20や 24等が形成される場合は、活性層 20, 2 4との密着性を更に良好とするため、ソース電極 16やドレイン電極 18は、これらの電 極としての機能が損なわれな 、範囲でできるだけ薄！、ことが好ま 、。
[0136] さらに、第 1〜第 6実施形態のトランジスタは、上述した素子構成を完成させた後に封 止を行い、封止トランジスタとすることができる。これにより、トランジスタが大気力も遮 断されるほか、物理損傷等からも保護されることとなり、トランジスタの特性の低下を抑 えることが可能となる。
[0137] 封止の方法としては、素子構成を、絶縁性ポリマー、 UV硬化榭脂、熱硬化榭脂ゃ無 機の酸ィ匕シリコン膜ゃ窒化シリコン膜等でカバーする方法、素子構成に対し、ガラス 板やフィルムを UV硬化榭脂ゃ熱硬化榭脂等で貼りあわせる方法等が挙げられる。 大気との遮断を効果的に行うためには、トランジスタを作成した後、封止するまでのェ 程を大気に曝すことなく (例えば、乾燥した窒素雰囲気中、真空中で保管する。）行う ことが好ましい。
[0138] さらにまた、上述したトランジスタは、好適に半導体装置に適用される。半導体装置と しては、無線タグ、ディスプレイ、大面センサ等が挙げられる。半導体装置において、 例えばトランジスタは、単独で又は他のトランジスタと複数組み合わされることによつ て論理回路を構成することができる。具体的には、半導体装置であるディスプレイの 画素のスイッチング用トランジスタ、信号ドライバー回路素子、メモリ回路素子、信号 処理回路素子等として好適である。ディスプレイとしては、電子ペーパー、液晶又は 有機 LED等、幅広く応用可能である。
実施例
[0139] 以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は 以下の実施例に何ら限定されるものではない。
<有機半導体化合物 >
[0140] ポリ（3—へキシルチオフェン）及びポリ（3—ォクチルチオフェン）は、アルドリッチ社よ り購入したものを用いた。また、これらのポリ（3—へキシルチオフェン)及びポリ（3— ォクチノレチォフェン）は、レジオレギュラーなものを用いた。
[トランジスタの製造及びその評価]
[0141] 以下に示すように、実施例 1〜3及び比較例 1〜5のトランジスタを、それぞれ図 15又 は 16に示した工程に準拠して作製し、また、これにより得られた各トランジスタの特性 を評価した。
[実施例 1]
[0142] (トランジスタの製造）
(1)素子基板の作製
まず、図 15 (a)に示すように、基板を兼ねるゲート電極となる高濃度にドープされた n—型シリコン基板 201の表面を熱酸ィ匕して、シリコン酸ィ匕膜からなる絶縁層 203を 2 OOnm形成し、これを支持基板とした。次に、図 15 (b)に示すように、この基板 201の 一方の絶縁層 203の表面に、真空蒸着法により金を厚さ 65nmとなるように蒸着し、 弓 Iき出し線とパッドを有するソース電極 204a及びドレイン電極 204bを形成した。この ときの電極のチャネル幅は 500 μ m、チャネル長は 20 μ mであった。
[0143] 続いて、文献 . R. Wasserman, et al. , Langmuir, Vol. 5, pl074, 1989) に記載の方法を参照して、絶縁層 203の表面を、ォクチルトリクロロシランのオクタン 溶液 (6mmolZl)に浸漬して修飾し、これにより素子基板 206を形成した。
[0144] (2)延伸積層体の作製
一方、素子基板 206とは別に、活性層形成用の積層体を準備した。すなわち、まず 、大気下で、ポリ（3—へキシルチオフェン）のクロ口ホルム溶液（2. 0wt%)を調整し た。
[0145] 次いで、図 15 (c)〖こ示すように、窒素雰囲気のグローブボックス内で、ポリ（3—へキ シルチオフェン）のクロ口ホルム溶液を、支持フィルム 207であるポリエチレンフィルム 上に、スピンコート法（lOOOrpm)で塗布した。こうして、ポリエチレンの支持フィルム 2 07上にポリ（3—へキシルチオフェン)膜 208が積層された積層体 205を形成した。
[0146] その後、窒素雰囲気下、 100°Cでこの積層体 205を 2. 5倍に一軸延伸した。これに より、延伸後の支持フィルム 217及び延伸後のポリ（3—へキシルチオフェン)膜 218 力もなる延伸積層体 215を得た (図 15 (d) )。 [0147] ここで、延伸積層体 215におけるポリ（3 へキシルチオフェン)膜 218の配向状態を 以下に示すようにして確認した。すなわち、まず、延伸積層体 215の一部を切り取り、 これを、そのポリ（3 へキシルチオフェン)膜 218面が接するように、ホットプレート上 で 60°Cに加熱したスライドガラスに圧着させた。それから、支持フィルム 217のみをピ ンセットで剥離することで、ポリ（3 へキシルチオフェン)膜 218をスライドガラスに転 写した。この転写されたポリ（3 へキシルチオフェン)膜 218を、偏光顕微鏡により観 察した。その結果、ポリ（3 へキシルチオフェン)膜 218は、上述した積層体 205の 延伸方向に配向していることが確認された。
[0148] (3)トランジスタの作製
次いで、図 15 (e)〖こ示すように、ソース電極 204a及びドレイン電極 204bが形成さ れている絶縁層 203の上に、延伸積層体 215を、そのポリ（3 へキシルチオフェン） 膜 218力 ソース電極 204aとドレイン電極 204bとが形成されている絶縁層 203と対 向するようにピンセットでのせた。さらに、延伸積層体 215の表面を上から、ベンコット ン (旭化成）にて非常にやわら力べこすった。この際、延伸積層体 215の延伸方向は、 ソース電極 204aとドレイン電極 204bとを結ぶ方向と平行となるようにした。
[0149] その後、延伸積層体 215をのせた素子基板 206を、ホットプレートを用いて窒素雰囲 気下、 80°C、 40分で加熱した。こうして、実施例 1のトランジスタ 200を得た（図 15 (f)
) o
[0150] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを + 50〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 1. 7 X 10 cm ZVsであつ 7こ。
[実施例 2]
[0151] (トランジスタの製造）
(3)のトランジスタの作製において、延伸積層体 215を素子基板 206にのせた後、 これに荷重 0. 47kgZcm2を力けるとともに、ホットプレートで窒素雰囲気下、 80°Cで 40分、さらに 90°Cで 45分の加熱を行ったこと以外は、実施例 1と同様にして実施例 2のトランジスタ 200を得た。
[0152] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを + 50〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 2. 8 X 10 cm ZVsであつ 7こ。
[実施例 3]
[0153] (トランジスタの製造）
(3)のトランジスタの作製において、延伸積層体 215を素子基板 206にのせた後、 これに、窒素雰囲気下で 2. 7kg/cm2の荷重を 30分かける操作のみを行ったこと以 外は、実施例 1と同様にして実施例 3のトランジスタ 200を得た。
[0154] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを + 50〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 8. 1 X 10 cm ZVsであ た Q
[比較例 1]
[0155] (トランジスタの製造）
(3)のトランジスタの作製において、延伸積層体 215をのせた素子基板 206の加熱を 行わな力つたこと以外は、実施例 1と同様にして比較例 1のトランジスタ 200を得た。
[0156] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを + 50〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 2. 0 X 10 cm ZVsであつ 7こ。
[比較例 2]
[0157] (トランジスタの製造）
(1)素子基板の作製 まず、図 15 (a)及び (b)に示す製造工程に従い、実施例 1と同様にして素子基板 2 06を得た。
[0158] (2)積層体の作製
一方、素子基板 206とは別に、図 15 (c)に示すように活性層形成用の積層体を準 備した。すなわち、まず、大気下で、ポリ（3—へキシルチオフェン）のクロ口ホルム溶 液（2. Owt%)を調整した。
[0159] 次いで、窒素雰囲気のグローブボックス内で、ポリ（3 へキシルチオフェン）のクロ 口ホルム溶液を、支持フィルム 207であるポリエチレンフィルム上に、スピンコート法（ lOOOrpm)で塗布した。こうして、ポリエチレンの支持フィルム 207上にポリ（3 へキ シルチオフェン)膜 208が積層された積層体 205を形成した。そして、比較例 2にお いては、この積層体 205の延伸は行わずに、そのまま適当な大きさにカットし、トラン ジスタの作製に用いた。
(3)トランジスタの作製
次いで、図 16 (a)〖こ示すように、ソース電極 204a及びドレイン電極 204bが形成さ れている絶縁層 203の上に、積層体 205を、そのポリ（3 へキシルチオフェン)膜 20 8力 ソース電極 204aとドレイン電極 204bとが形成されている絶縁層 203と対向する ようにピンセットでのせた。さらに、積層体 205の表面を上から、ベンコットン (旭化成） にて非常にやわら力べこすった。
[0160] その後、積層体 205をのせた素子基板 206に、ホットプレートを用いて窒素雰囲気下 、 80°C、 40分の加熱を行った。こうして、ポリ（3 へキシルチオフェン）からなる未延 伸の活性層 228を備える比較例 2のトランジスタ 210を得た（図 16 (b) )。
[0161] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを + 50〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 1. 1 X 10 cm ZVsであつ 7こ。
[比較例 3]
[0162] (トランジスタの製造） (3)のトランジスタの作製において、積層体 205を素子基板 206上にのせた後（図 1 6 (a) )、これに 0. 47kgZcm2の荷重をかけるとともに、ホットプレートを用いて窒素雰 囲気下、 80°Cで 40分、さらに 90°Cで 45分の加熱を行ったこと以外は、比較例 2と同 様にして、ポリ（3 へキシルチオフェン)力もなる未延伸の活性層 228を備える比較 ί列 3のトランジスタ 210を得た。
[0163] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを +40〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 2. 0 X 10 cm ZVsであ た Q
[比較例 4]
[0164] (トランジスタの製造）
(3)のトランジスタの作製において、積層体 205を素子基板 206上にのせた後（図 16 (a) )、これに、窒素雰囲気下で 2. 7kgZcm2の荷重を 30分間かける操作のみを行 つたこと以外は比較例 2と同様にして、ポリ（3 へキシルチオフェン)力もなる未延伸 の活性層 228を備える比較例 4のトランジスタ 210を得た（図 16 (b) )。
[0165] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを + 50〜一 40、ソース一ドレイン間電圧 V を一 40V印加して、トラン
G SD
ジスタ特性の測定を行った。その結果、 I—V特性力も得られた移動度は 7. 6 X 10"3 cm / v"sであつ 7こ。
[比較例 5]
[0166] (トランジスタの製造）
(3)のトランジスタの作製において、積層体 205を素子基板 206にのせた後（図 16 (a
) )、その加熱を行わな力つたこと以外は、比較例 1と同様にして比較例 5のトランジス タ 210を得た。
[0167] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを + 50〜一 40、ソース一ドレイン間電圧 V を一 40V印加して、トラン
G SD
ジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 5. 7 X 10"3 cm / v"sであつ 7こ。
[実施例 4]
[0168] (トランジスタの製造）
素子基板として、素子基板 206におけるソース電極 204a及びドレイン電極 204b上 に、 4 （トリフルォロメチル）チォフエノールの層 500を更に形成した素子基板 216 ( 図 18参照）を用いたこと以外は、実施例 1と同様にしてトランジスタの製造を行い、図 17に示すように、ソース電極 204a及びドレイン電極 204bと、活' 14層 220との間に 4 （トリフルォロメチル）チォフエノールの層 500を有するトランジスタ 300を得た。 4 (トリフルォロメチル）チォフエノールの層 500は、素子基板 206の形成後、これを 4— (トリフルォロメチル）チオフヱノールのエタノール溶液（ImmolZL)に 0. 5時間浸漬 すること〖こより形成した。
[0169] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを +40〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 4. 1 X 10 cm ZVsであ た Q
[比較例 6]
[0170] (トランジスタの製造）
(3)のトランジスタの製造において、延伸積層体 215に代えて、比較例 2と同様の未 延伸の積層体 205を用いたこと以外は、実施例 4と同様にしてトランジスタを得た。こ れにより、活性層 220及び延伸後の支持フィルム 217の代わりに、未延伸の活性層 2 28及び未延伸の支持フィルム 207をそれぞれ有すること以外は実施例 4のトランジス タ 300と同様の構成を有する比較例 6のトランジスタを得た。
[0171] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを +40〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 2. 7 X 10 cm ZVsであつ 7こ。
[実施例 5]
[0172] (トランジスタの製造）
(1)素子基板の作製
まず、実施例 1と同様にして素子基板 206を作製した後、そのソース電極 204a及 びドレイン電極 204b上に、実施例 4と同様にして 4 （トリフルォロメチル）チオフエノ 一ルの層 500を更に形成し、素子基板 216 (図 18)を得た。
[0173] (2)延伸積層体の作製
実施例 1と同様にして延伸積層体 215を得た。
[0174] (3)トランジスタの作製
次いで、図 18に示すように、素子基板 216における絶縁層 203の上に、施工液 9と してメタノールの液滴をスポイドで置き、この施工液 9を介して延伸積層体 215を、そ のポリ（3 へキシルチオフェン）膜 218が、ソース電極 204aとドレイン電極 204bとが 形成されている絶縁層 203と対向するようにピンセットでのせた。この際、延伸積層体 215の延伸方向は、ソース電極 204aとドレイン電極 204bとを結ぶ方向と平行となる ようにした。そして、施工液 9であるメタノールが乾燥除去されるまで静置した。これに より延伸積層体 215は、ソース電極 204aとドレイン電極 204bを覆うようにして、絶縁 層 203上に自然に密着された。次いで、実施例 4と同様にして 80°C、 40分の加熱処 理を行った。こうして、実施例 4のトランジスタ 300と同様の構成を有する実施例 5のト ランジスタを得た。
[0175] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを +40〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 1. 2 X 10 cm ZVsであつ 7こ。
[比較例 7]
[0176] (トランジスタの製造） (3)のトランジスタの製造において、延伸積層体 215に代えて、比較例 2と同様の未 延伸の積層体 205を用いたこと以外は、実施例 5と同様にしてトランジスタを得た。こ れにより、施工液 9を介した貼りあわせにより未延伸の活性層 228が形成された、比 較例 6と同様の構成を有する比較例 7のトランジスタを得た。
[0177] (I V特性の測定）
得られたトランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下、 ゲート電圧 Vを +40〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、トラ
G SD
ンジスタ特性の測定を行った。その結果、 I—V特性カゝら得られた移動度は 8. 8 X 10 cm ZVsであ た Q
[0178] 実施例 1〜5及び比較例 1〜7で得られたトランジスタの特性を、表 1及び表 2にまと めて示した。表 1は、いずれも活性層を形成すべき半導体膜の延伸を行って得られ た実施例 1〜5及び比較例 1のトランジスタで得られた特性を示しており、表 2は、半 導体膜の延伸を行わなカゝつた比較例 2〜7のトランジスタで得られた特性を示してい る。各表中、移動度向上率の値は、いずれも活性層の形成時に加熱及び加圧を行
\
わな力つた場合に得られたトランジスタの移動度を 100%として算出した値であり、加 熱及び Z又は加圧によって移動度が向上した割合を示している。
[0179] [表 1]
4一（トリフルォロメチル） 移動度 活性層形成条件
チォフエノールの層の有無 向上率（％) 比較例 1 加熱及び加圧無し 無し 2.0 x 1 0— 3 1 00 実施例 1 加熱 無し 1 . 7 1 0" 2 8 7 4 実施例 2 加熱及び加圧 無し 2.8 X 2 1 402 実施例 3 加圧 無し 8. 1 X 3 408 実施例 4 加熱 有り 4. 1 1 0— 2 2055 実施例 5 加熱及び施工液 有り 1 .2 1 0 - 1 577 9 [0180] [表 2]
Figure imgf000040_0001
[0181] 表 1及び表 2より、活性層を形成する半導体膜の延伸による配向を行った実施例 1 〜 5のトランジスタは、活性層の形成の際に加熱及び Z又は加圧を行うことによる移 動度の向上が著しぐその結果優れたトランジスタ特性を有することが確認された。
[0182] また、例えば、実施例 1と比較例 2、実施例 2と比較例 3、実施例 3と比較例 4のよう に、活性層の形成条件を同じとした場合は、延伸を行った各実施例のトランジスタの 方力 延伸しな力つた比較例のものよりも移動度が高ぐ優れたトランジスタ特性を発 揮し得ることが判明した。さらに、比較例 1と比較例 5との比較より、延伸だけでは、加 熱や加圧を組み合わせて行った場合ほどの移動度の向上が生じないことが確認され た。さらにまた、実施例 4のようにソース及びドレイン電極と活性層との間に 4 （トリフ ルォロメチル)チォフエノールの層を設けたり、実施例 5のように施工液を用いた貼り あわせを行ったりすることで、更なる移動度の向上が生じていた。そして、比較例 6、 7 との比較から、延伸した活性層を有する場合は、未延伸の場合に比して上記効果が 顕著に優れるようになることが判明した。
[0183] [実施例 6〜： L 1]
(トランジスタの製造）
(2)の延伸積層体の作製において、ポリ（3 へキシルチオフェン）に代えて、ポリ（ 3—ォクチルチオフェン）を用い、且つ、積層体 205を 3. 5倍に一軸延伸し、且つ加 熱時間を 1時間としたこと以外は、実施例 1と同様にして実施例 6〜： L 1のトランジスタ を製造した。実施例 6〜： L 1においては、積層体 5の形成に用いるポリ（3—ォクチル チォフェン)のクロ口ホルム溶液の濃度を変化させることで種々の膜厚を有するポリ（3 キシルチオフェン)膜 208を形成し、これによりそれぞれ膜厚が異なる活性層 22 0を有する各種のトランジスタを得た。
[0184] (I V特性の測定）
得られた各トランジスタに対し、シリコン基板 201をゲート電極として、窒素雰囲気下 、ゲート電圧 Vを +40〜一 40V、ソース一ドレイン間電圧 V を一 40V印加して、ト
G SD
ランジスタ特性の測定を行い、得られた I—V特性カゝら移動度を算出した。得られた結 果を、各実施例のトランジスタにおける活性層 220の膜厚とともに表 3に示す。
[表 3]
Figure imgf000041_0001
[0185] 表 3より、活性層の膜厚が大きいほど、高い移動度が得られることが判明した。
[0186] 以上より、半導体膜に配向性を付与し、且つ、半導体膜を加熱及び Z又は加圧し ながら隣接層と貼りあわせることによって、キャリア移動度が高ぐ優れたトランジスタ 特性を有するトランジスタが得られることが確認された。

Claims

請求の範囲
[1] 有機半導体化合物を含む半導体膜からなる活性層を有するトランジスタの製造方法 であって、
前記半導体膜を延伸する工程と、
前記半導体膜を、前記活性層を形成させる面に対して加熱及び Z又は加圧をしな 力 sら貼り付けて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。
[2] 有機半導体化合物を含む半導体膜からなる活性層を有するトランジスタの製造方法 であって、
前記半導体膜を配向させる工程と、
前記半導体膜を、前記活性層を形成させる面に対して加熱及び z又は加圧をしな 力 Sら貼り付けて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。
[3] 有機半導体化合物を含む半導体膜からなる活性層を有するトランジスタの製造方法 であって、
前記半導体膜を延伸して配向させる工程と、
前記半導体膜を、前記活性層を形成させる面に対して加熱及び Z又は加圧をしな 力 Sら貼り付けて、前記活性層を得る工程と、
を含む、トランジスタの製造方法。
[4] 前記半導体膜を、前記面との間に施工液を介在させて当該面に貼り付ける、請求項
1〜3のいずれか一項に記載のトランジスタの製造方法。
[5] ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合物を含む 半導体膜からなる活性層、前記電流経路を通る電流を制御するゲート電極、並びに 、前記活性層と前記ゲート電極との間に配置される絶縁層を有するトランジスタの製 造方法であって、
前記半導体膜を延伸する工程と、
前記半導体膜を、加熱及び Z又は加圧しながら前記絶縁層と貼りあわせて、前記 活性層を得る工程と、 を含む、トランジスタの製造方法。
[6] ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合物を含む 半導体膜からなる活性層、前記電流経路を通る電流を制御するゲート電極、並びに 、前記活性層と前記ゲート電極との間に配置される絶縁層を有するトランジスタの製 造方法であって、
前記半導体膜を配向させる工程と、
前記半導体膜を、加熱及び Z又は加圧しながら前記絶縁層と貼りあわせて、前記 活性層を得る工程と、
を含む、トランジスタの製造方法。
[7] ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合物を含む 半導体膜からなる活性層、前記電流経路を通る電流を制御するゲート電極、並びに 、前記活性層と前記ゲート電極との間に配置される絶縁層を有するトランジスタの製 造方法であって、
前記半導体膜を延伸して配向させる工程と、
前記半導体膜を、加熱及び z又は加圧しながら前記絶縁層と貼りあわせて、前記 活性層を得る工程と、
を含む、トランジスタの製造方法。
[8] 前記半導体膜を、前記絶縁層との間に施工液を介在させて当該絶縁層と貼りあわせ る、請求項 5〜7のいずれか一項に記載のトランジスタの製造方法。
[9] 前記トランジスタは、前記ソース電極及び Z又は前記ドレイン電極と前記活性層との 間に、前記有機半導体ィ匕合物とは異なる化合物からなる層を有するものである、請 求項 5〜8のいずれか一項に記載のトランジスタの製造方法。
[10] 有機半導体ィ匕合物を含む半導体膜からなる活性層を有するトランジスタであって、 前記活性層は、延伸された前記半導体膜からなり、且つ、前記半導体膜が前記活 性層を形成させる面に加熱及び Z又は加圧をしながら貼り付けられて形成されたも のである、トランジスタ。
[11] 有機半導体ィ匕合物を含む半導体膜からなる活性層を有するトランジスタであって、 前記活性層は、配向された前記半導体膜からなり、且つ、前記半導体膜が前記活 性層を形成させる面に加熱及び z又は加圧をしながら貼り付けられて形成されたも のである、トランジスタ。
[12] 有機半導体ィ匕合物を含む半導体膜からなる活性層を有するトランジスタであって、 前記活性層は、延伸して配向された前記半導体膜からなり、且つ、前記半導体膜 が前記活性層を形成させる面に加熱及び Z又は加圧をしながら貼り付けられて形成 されたものである、トランジスタ。
[13] 前記活性層は、前記半導体膜が前記面との間に施工液を介在させた状態で当該面 に貼り付けられて形成されたものである、請求項 10〜12のいずれか一項に記載のト ランジスタ。
[14] ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合物を含む 半導体膜からなる活性層、前記電流経路を通る電流を制御するゲート電極、並びに 、前記活性層と前記ゲート電極との間に配置される絶縁層を有し、
前記活性層は、延伸された前記半導体膜からなり、且つ、前記半導体膜を加熱及 び Z又は加圧をしながら前記絶縁層と貼りあわせることで形成されたものである、トラ ンジスタ。
[15] ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合物を含む 半導体膜からなる活性層、前記電流経路を通る電流を制御するゲート電極、並びに 、前記活性層と前記ゲート電極との間に配置される絶縁層を有し、
前記活性層は、配向された前記半導体膜からなり、且つ、前記半導体膜を加熱及 び Z又は加圧をしながら前記絶縁層と貼りあわせることで形成されたものである、トラ ンジスタ。
[16] ソース電極及びドレイン電極、これらの間の電流経路となり有機半導体ィ匕合物を含む 半導体膜からなる活性層、前記電流経路を通る電流を制御するゲート電極、並びに 、前記活性層と前記ゲート電極との間に配置される絶縁層を有し、
前記活性層は、延伸により配向された前記半導体膜からなり、且つ、前記半導体膜 を、加熱及び Z又は加圧しながら前記絶縁層と貼りあわせることで形成されたもので ある、トランジスタ。
[17] 前記活性層は、前記半導体膜が前記絶縁層との間に施工液を介在させた状態で当 該絶縁層と貼りあわされて形成されたものである、請求項 14〜16のいずれか一項に 記載のトランジスタ。
[18] 前記ソース電極及び Z又は前記ドレイン電極と前記活性層との間に、前記有機半導 体ィ匕合物とは異なる化合物力もなる層を有する、請求項 14〜17のいずれか一項に 記載のトランジスタ。
[19] 請求項 10〜18のいずれか一項に記載のトランジスタを有する、半導体装置。
PCT/JP2006/317133 2005-08-31 2006-08-30 トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体装置 WO2007026781A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/065,004 US8247264B2 (en) 2005-08-31 2006-08-30 Transistor, method for manufacturing same, and semiconductor device comprising such transistor
CN2006800318291A CN101253609B (zh) 2005-08-31 2006-08-30 晶体管及其制造方法、以及具有该晶体管的半导体装置
GB0804217A GB2445487B (en) 2005-08-31 2006-08-30 Transistor, method for manufacturing same, and semiconductor device comprising such transistor
DE112006002267T DE112006002267T5 (de) 2005-08-31 2006-08-30 Transistor, Verfahren zu seiner Herstellung und Halbleiterbauelement mit einem solchen Transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005251592 2005-08-31
JP2005-251592 2005-08-31

Publications (1)

Publication Number Publication Date
WO2007026781A1 true WO2007026781A1 (ja) 2007-03-08

Family

ID=37808866

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/317133 WO2007026781A1 (ja) 2005-08-31 2006-08-30 トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体装置

Country Status (7)

Country Link
US (1) US8247264B2 (ja)
KR (1) KR20080047542A (ja)
CN (1) CN101253609B (ja)
DE (1) DE112006002267T5 (ja)
GB (1) GB2445487B (ja)
TW (1) TWI416633B (ja)
WO (1) WO2007026781A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2175481A1 (en) * 2007-07-10 2010-04-14 Sumitomo Chemical Company, Limited Process for producing organic semiconductor element, organic semiconductor element, and organic semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723439A (zh) * 2011-03-29 2012-10-10 中国科学院微电子研究所 基于有机场效应晶体管的存储单元、存储器及其制备方法
WO2014072873A1 (en) * 2012-11-06 2014-05-15 Empire Technology Development Llc Bi-polar organic semiconductors for thermoelectric power generation
US9882109B2 (en) 2012-11-06 2018-01-30 Empire Technology Development Llc Bi-polar organic semiconductors for thermoelectric power generation
JP6809223B2 (ja) * 2015-04-01 2021-01-06 東レ株式会社 整流素子、その製造方法および無線通信装置
DE102016104254A1 (de) * 2016-03-09 2017-10-26 Friedrich-Schiller-Universität Jena Verfahren zur Herstellung einer halbleitenden Folie und elektronisches Bauelement
US20180240861A1 (en) * 2017-02-23 2018-08-23 International Business Machines Corporation Multilayer dielectric for metal-insulator-metal capacitor (mimcap) capacitance and leakage improvement
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation
CN113540352B (zh) * 2021-06-18 2023-05-23 吉林大学 溶液加工与真空蒸镀结合制备有机晶体薄膜的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07206599A (ja) * 1993-10-06 1995-08-08 Matsushita Electric Ind Co Ltd 導電性有機材料配向膜の製造方法及び導電性有機材料配向膜を用いた有機電子素子の製造方法
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
JP2005101520A (ja) * 2003-09-24 2005-04-14 Lucent Technol Inc 凹凸パターン化を伴う半導体層

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4913867A (en) * 1989-02-02 1990-04-03 The Ohio State University Research Foundation Thermal process for stretch-orientation of polyaniline films and fibers
JPH07221367A (ja) 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法
CN1153088C (zh) * 1995-09-25 2004-06-09 菲利浦电子有限公司 电致发光照明系统以及具有这种系统的平板图像显示装置
US6107117A (en) 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US6380346B1 (en) * 2000-01-18 2002-04-30 Chien-Chung Han Heterogeneous reaction method for preparing functionalized polyanilines
KR100409017B1 (ko) * 2000-06-23 2003-12-06 주식회사 엘지화학 다성분계 복합 분리막 및 그의 제조방법
WO2003007397A2 (en) 2001-07-09 2003-01-23 Plastic Logic Limited Solution influenced alignment
JP4234952B2 (ja) 2002-05-31 2009-03-04 株式会社リコー 縦型有機トランジスタ
DE10226370B4 (de) 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6661024B1 (en) * 2002-07-02 2003-12-09 Motorola, Inc. Integrated circuit including field effect transistor and method of manufacture
US7535019B1 (en) * 2003-02-18 2009-05-19 Nanosolar, Inc. Optoelectronic fiber
JP2004356422A (ja) 2003-05-29 2004-12-16 National Institute Of Advanced Industrial & Technology 電界効果型トランジスタおよびその製造方法
JP4433746B2 (ja) 2003-09-29 2010-03-17 Ｔｄｋ株式会社 有機電界効果トランジスタ及びその製造方法
JP4878841B2 (ja) * 2003-10-30 2012-02-15 パナソニック株式会社 導電性薄膜の製造方法および薄膜トランジスタの製造方法
US7477013B2 (en) * 2004-08-12 2009-01-13 E. I. Du Pont De Nemours And Company Organic light emitting devices with distinct resistance regions
JP2006150323A (ja) * 2004-11-01 2006-06-15 Japan Gore Tex Inc 隔膜およびその製法、並びに該隔膜を備えた熱交換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07206599A (ja) * 1993-10-06 1995-08-08 Matsushita Electric Ind Co Ltd 導電性有機材料配向膜の製造方法及び導電性有機材料配向膜を用いた有機電子素子の製造方法
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
JP2005101520A (ja) * 2003-09-24 2005-04-14 Lucent Technol Inc 凹凸パターン化を伴う半導体層

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2175481A1 (en) * 2007-07-10 2010-04-14 Sumitomo Chemical Company, Limited Process for producing organic semiconductor element, organic semiconductor element, and organic semiconductor device
EP2175481A4 (en) * 2007-07-10 2013-09-04 Sumitomo Chemical Co PROCESS FOR MANUFACTURING AN ORGANIC SEMICONDUCTOR ELEMENT, ORGANIC SEMICONDUCTOR ELEMENT AND ORGANIC SEMICONDUCTOR EQUIPMENT

Also Published As

Publication number Publication date
GB0804217D0 (en) 2008-04-23
DE112006002267T5 (de) 2008-07-17
KR20080047542A (ko) 2008-05-29
TW200729351A (en) 2007-08-01
GB2445487A (en) 2008-07-09
TWI416633B (zh) 2013-11-21
US8247264B2 (en) 2012-08-21
US20090267055A1 (en) 2009-10-29
GB2445487B (en) 2011-11-02
CN101253609B (zh) 2012-06-13
CN101253609A (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
US7977149B2 (en) Transistor, organic semiconductor device, and method for manufacture of the transistor or device
WO2007026781A1 (ja) トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体装置
KR101379616B1 (ko) 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
JP2009021297A (ja) 有機半導体素子の製造方法、有機半導体素子及び有機半導体装置
JP2008010541A (ja) 有機半導体材料、有機半導体膜、有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP4867168B2 (ja) 有機薄膜トランジスタの製造方法
KR101110086B1 (ko) 치밀화층들로 형성된 능동 채널들을 갖는 유기 전계-효과 트랜지스터들
WO2005122278A1 (ja) 有機半導体薄膜、有機半導体デバイス、有機薄膜トランジスタ及び有機エレクトロルミネッセンス素子
JP2005072569A (ja) 有機電界効果トランジスタ
EP2117059B1 (en) Organic Thin Film Transistors
JP2010531056A (ja) Ｎ，ｎ’−ビス（１，１−ジヒドロペルフルオロ−ｃ３−ｃ５−アルキル）ペリレン−３，４：９，１０−テトラカルボン酸ジイミドの使用
JP2007096288A (ja) トランジスタ及びその製造方法、並びに、このトランジスタを有する半導体装置
JP2013543251A (ja) プリンテッドエレクトロニクスにおける両親媒性タンパク質
JP2007273594A (ja) 電界効果トランジスタ
JP2005109028A (ja) 有機電界効果トランジスタ及びその製造方法
JP5023630B2 (ja) 有機半導体素子の製造方法
CA2675081C (en) Electronic device comprising semiconducting polymers
JP5254540B2 (ja) トランジスタ、有機半導体素子及びこれらの製造方法
WO2011101993A1 (ja) 太陽電池およびその製造方法
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP6303358B2 (ja) 薄膜トランジスタ
JP4830489B2 (ja) 有機薄膜トランジスタの製造方法及び該製造方法により作製される有機薄膜トランジスタとそのシート
Kim et al. Device fabrications of organic thin-film transistors
KR20120002126A (ko) 가스의 흐름을 이용한 용액 반도체의 모폴로지 제어 방법, 이를 이용한 유기 박막 트랜지스터 및 그의 제조 방법
JP2009111002A (ja) 有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680031829.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12065004

Country of ref document: US

Ref document number: 1020087004754

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1120060022679

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 0804217

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20060830

WWE Wipo information: entry into national phase

Ref document number: 0804217.8

Country of ref document: GB

RET De translation (de og part 6b)

Ref document number: 112006002267

Country of ref document: DE

Date of ref document: 20080717

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06797105

Country of ref document: EP

Kind code of ref document: A1