WO2006112310A1 - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
WO2006112310A1
WO2006112310A1 PCT/JP2006/307703 JP2006307703W WO2006112310A1 WO 2006112310 A1 WO2006112310 A1 WO 2006112310A1 JP 2006307703 W JP2006307703 W JP 2006307703W WO 2006112310 A1 WO2006112310 A1 WO 2006112310A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
width
electrode
data
data electrode
Prior art date
Application number
PCT/JP2006/307703
Other languages
English (en)
French (fr)
Inventor
Tomohiro Murakoso
Kenji Ogawa
Toru Ando
Kentaro Ueda
Yohei Koshio
Ryuichi Murai
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to CN2006800002123A priority Critical patent/CN101031988B/zh
Priority to US10/594,161 priority patent/US8212477B2/en
Publication of WO2006112310A1 publication Critical patent/WO2006112310A1/ja
Priority to US13/401,985 priority patent/US8330367B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/26—Address electrodes
    • H01J2211/265—Shape, e.g. cross section or pattern

Definitions

  • the present invention relates to a plasma display panel used for a large display device or the like.
  • An AC surface discharge type panel representative of a plasma display panel (hereinafter abbreviated as PDP) has a front plate and a back plate arranged to face each other. A large number of discharge cells are formed between the front plate and the back plate.
  • PDP plasma display panel
  • On the front plate a plurality of pairs of display electrodes consisting of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes.
  • a plurality of parallel data electrodes are formed on a back glass substrate, a dielectric layer is formed so as to cover them, and a plurality of partition walls are formed on the back plate in parallel with the data electrodes.
  • a phosphor layer is formed on the surface of the dielectric layer and the side surfaces of the barrier ribs. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode and the data electrode cross three-dimensionally, and the discharge gas is sealed in the internal discharge space.
  • a discharge cell is formed in a portion where the display electrode and the data electrode face each other. In the PDP having such a configuration, discharge is performed in the gas in each discharge cell to generate ultraviolet rays, and the RGB phosphors of each color are excited and emitted by the ultraviolet rays, thereby performing color display.
  • a subfield method is generally used as a method for driving a PDP.
  • one field period is divided into a plurality of subfields, and gradation display is performed by combining subfields that emit light.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • initializing discharge is performed in the discharge cells, and the wall charge history for individual previous discharge cells is erased, and wall charges necessary for the subsequent address operation are formed.
  • scan pulses are sequentially applied to the scan electrodes.
  • a write pulse corresponding to an image signal to be displayed is applied to the data electrode.
  • address discharge is selectively performed between the scan electrode and the data electrode. Occurs and selectively forms wall charges.
  • the sustain period a predetermined number of sustain pulses corresponding to the luminance weight are applied between the scan electrode and the sustain electrode, and a discharge occurs selectively in the discharge cell in which the wall charge due to the address discharge is formed.
  • the discharge cell emits light.
  • the PDP has been increased in size, and at the same time, has been advanced in high definition. It is becoming increasingly difficult to accurately manufacture discharge cells over the entire surface of such PDPs.
  • the discharge is stabilized without being greatly affected by the dimensional accuracy of each electrode.
  • power consumption increases. If the shape of the data electrode is designed so that the power consumption does not increase, the discharge becomes unstable due to the influence of the dimensional accuracy of the electrode. Thus, it is difficult to achieve both discharge stability and reduced power consumption with the data electrode shape according to the conventional technology.
  • the present invention provides a PDP capable of stable address discharge over the entire display screen while suppressing an increase in power consumption even in a large size and high definition.
  • the PDP of the present invention has a first substrate, a plurality of pairs of display electrodes, a second substrate, and a plurality of data electrodes.
  • the display electrode is composed of a scan electrode and a sustain electrode arranged in parallel to each other on the first substrate.
  • the second substrate is disposed to face the first substrate, and forms a discharge space between the second substrate and the first substrate.
  • the data electrode is disposed on the second substrate in a direction orthogonal to the display electrode. The width of the data electrode is wider at the periphery of the second substrate than at the center of the second substrate.
  • FIG. 1 is an exploded perspective view showing a structure of a plasma display panel (PDP) according to Embodiment 1 of the present invention.
  • PDP plasma display panel
  • FIG. 2 is an electrode array diagram of the PDP shown in FIG.
  • FIG. 3 is a drive voltage waveform diagram applied to each electrode of the PDP shown in FIG.
  • FIG. 4A is a plan view showing the shape of the data electrode of the PDP shown in FIG.
  • FIG. 4B is an enlarged view of the data electrode shown in FIG. 4A.
  • FIG. 4C is an enlarged view of another data electrode of the PDP according to Embodiment 1 of the present invention.
  • FIG. 5 is a correlation diagram between the width of the data electrode of the PDP and the write margin.
  • FIG. 6 is a diagram showing another shape of the data electrode of the PDP in the first embodiment of the present invention.
  • FIG. 7A is a plan view showing the shape of the data electrode of the PDP in the second embodiment of the present invention.
  • FIG. 7B is a plan view showing another shape of the data electrode of the PDP in the second embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of the plasma display panel in accordance with the first exemplary embodiment of the present invention.
  • a transparent electrode 2A constituting a scanning electrode 2 as a display electrode
  • a transparent electrode 3A constituting a sustaining electrode 3
  • Auxiliary electrodes 2B and 3B are formed on them. That is, the scan electrode 2 is composed of a transparent electrode 2A and an auxiliary electrode 2B, and the sustain electrode 3 is composed of a transparent electrode 3A and an auxiliary electrode 3B.
  • Scan electrodes 2 and sustain electrodes 3 are provided in parallel and alternately.
  • a dielectric layer 6 is formed on the substrate 1 so as to cover the transparent electrodes 2A and 3A and the auxiliary electrodes 2B and 3B.
  • the dielectric layer 6 can be formed by applying a glass paste using, for example, a die coating method and then firing.
  • a protective layer 7 is formed on the dielectric layer 6.
  • the protective layer 7 can be formed, for example, by using a magnesium oxide oxide film forming process such as a vacuum evaporation method.
  • the front plate 22 is configured by sequentially forming the scan electrode 2, the sustain electrode 3, the dielectric layer 6, and the protective layer 7 on the substrate 1.
  • a plurality of data electrodes 10 are formed in a stripe shape on a rear glass substrate (hereinafter referred to as a substrate) 8 as a second substrate. Details of the shape of the data electrode 10 will be described later.
  • the data electrode 10 can be formed, for example, by applying a photosensitive silver (Ag) paste by a screen printing method or the like, patterning it by a photolithography method or the like, and baking it.
  • a base dielectric layer (hereinafter referred to as a dielectric layer) 9 is formed so as to cover the data electrode 10. Dielectric layer 9 is fired after applying glass paste by screen printing, for example. By doing so, it can be formed.
  • a stripe-shaped or cross-shaped partition wall 11 is formed on the dielectric layer 9.
  • the partition wall 11 is made of a photosensitive paste mainly composed of an aggregate such as Al 2 O and glass frit.
  • Such a photosensitive paste can be formed by forming a film by a screen printing method, a die coating method, or the like, patterning by a photolithography method, and baking. Alternatively, it may be formed by repeatedly applying a paste containing a glass material by a screen printing method or the like at a predetermined pitch, followed by baking.
  • phosphor layers 12 that emit red, green, and blue light respectively are formed.
  • the phosphor layer 12 can be formed, for example, by applying a phosphor ink containing phosphor particles and an organic binder, followed by baking.
  • the back plate 23 is configured by sequentially forming the data electrode 10, the dielectric layer 9, the partition wall 11, and the phosphor layer 12 on the substrate 8.
  • a low-melting glass frit is applied to the peripheral portion of the back plate 23 and dried, and the back plate 23 and the front plate 22 are disposed to face each other and heat-treated and sealed. Then, after the discharge space 24 between the front plate 22 and the back plate 23 is evacuated to a high vacuum, a discharge gas such as neon or xenon is sealed to complete a plasma display panel (hereinafter referred to as PDP) 21.
  • PDP plasma display panel
  • FIG. 2 is an electrode array diagram of PDP21.
  • M columns of data electrodes 10 are arranged in the column direction, and n rows of scan electrodes 2 and n rows of sustain electrodes 3 are arranged alternately in the row direction.
  • m X n discharge cells 15 including a pair of scan electrodes 2, sustain electrodes 3, and one data electrode 10 are formed in the discharge space 24.
  • the power described as one field period is composed of a plurality of subfields having an initialization period, an address period, and a sustain period may be another subfield structure.
  • FIG. 3 is a drive voltage waveform diagram applied to each electrode of the PDP 21.
  • the data electrode 10 and the sustain electrode 3 are held at the ground potential, and a ramp waveform voltage that gradually increases is applied to the scan electrode 2.
  • sustain electrode 3 is maintained at a positive voltage
  • scan electrode 2 A ramp waveform voltage that gradually falls is applied to.
  • a positive wall voltage Vw suitable for the write operation is accumulated on the data electrode 10.
  • the wall voltage on the electrode means a voltage generated by wall charges accumulated on the dielectric layers 6 and 9 and the phosphor layer 12 covering each electrode.
  • the wall voltage history for each individual discharge cell 15 is erased, and the initialization operation for forming the wall voltage necessary for the subsequent address discharge is completed.
  • a positive address pulse voltage Vd is applied to the data electrode 10 corresponding to the discharge cell 15 to be displayed, and a negative scan pulse voltage Va is applied to the corresponding scan electrode 2.
  • a voltage difference is generated at the intersection between the upper portion of the data electrode 10 and the upper portion of the scan electrode 2.
  • This voltage difference is a value obtained by adding the positive wall voltage Vw above the data electrode 10 to the sum of the absolute values of the address pulse voltage Vd and the scan pulse voltage Va, and exceeds the discharge start voltage.
  • a discharge is generated between the data electrode 10 and the scan electrode 2 and progresses to a discharge between the sustain electrode 3 and the scan electrode 2.
  • FIG. 4A is a diagram in which the data electrodes 10 are formed in a stripe pattern on the substrate 8, and FIG. 4B is an enlarged view of a circled portion of the data electrodes 10 in FIG. 4A.
  • the substrate 8 is used in FIGS. 4A and 4B.
  • the lead wire of the data electrode 10 to the outside is omitted.
  • the width of the data electrode 10 in the peripheral portion of the substrate 8 is wider than the width in the central portion of the substrate 8. That is, the width of the data electrode 10 at the end portion side of the data electrode 10, that is, at the end portion 101 disposed at the upper and lower portions in FIG. 4A is wider than the width of the central portion 102.
  • the width at the end 101 which is the 3 Omm portion including the upper end of the data electrode 10 and the 30 mm portion including the lower end, is 130 ⁇ m, and the width of the central portion 102 is 100 / zm.
  • the pitch of the data electrodes 10 is about 270 m.
  • the width of the data electrode 10D may be continuously increased from the central portion of the substrate 8 toward the peripheral portion of the substrate 8. That is, the width of the data electrode 10D is continuously widened from the central portion 102 disposed at the central portion of the substrate 8 toward the end portion 101 disposed at the peripheral portion of the substrate 8.
  • the width of the data electrode 10D is changed continuously, the discharge characteristics of the discharge cell 15 also change continuously. As a result, the display quality does not deteriorate due to discontinuities in brightness.
  • the influence of the relative displacement between the partition wall 11 and the data electrodes 10 and 10D can be considered.
  • the PDP 21 increases in size and definition, it becomes difficult to form the discharge cells 15 with high accuracy over the entire surface of the PDP 21.
  • errors due to the expansion and contraction of the mask and the substrates 1 and 8 and errors due to alignment are integrated. Therefore, the dimensional accuracy of the discharge cell 15 in the peripheral part of the PDP 21 is lowered.
  • the width of the data electrode 10 is narrow, the voltage applied to the data electrodes 10 and 10D may not be sufficiently transmitted to the inside of the discharge space 24 if the relative positions of the partition walls and the data electrodes 10 and 10D are shifted. There is. As a result, address discharge may be difficult to occur. Therefore, if the width of the data electrodes 10 and 10D is wide enough, the data voltage can be reliably transmitted to the inside of the discharge space 24 even if the relative position between the partition wall 11 and the data electrodes 10 and 10D is shifted. As a result, address discharge occurs stably.
  • a decrease in wall voltage on the data electrodes 10 and 10D can be considered.
  • the peripheral portion of the PDP 21 there is a high possibility that a gap is generated between the discharge cells 15 due to variations in the height of the barrier ribs 11 and uneven thickness of the dielectric layers 6 and 9.
  • a wall voltage suitable for the write operation is accumulated on the data electrodes 10 and 10D.
  • charged particles come from the adjacent discharge cells 15 and the wall charges on the data electrodes 10 and 10D are neutralized, and the wall voltage decreases.
  • the voltage applied to the discharge cell 15 during the address discharge is insufficient, and the address discharge may become unstable.
  • the width of the data electrodes 10 and 10D is sufficiently wide, the capacitance of the data electrodes 10 and 10D increases, so that more charges are required to change the wall voltage.
  • the width of the data electrodes 10 and 10D is sufficiently wide, the capacitance of the data electrodes 10 and 10D increases, so that more charges are required to change the wall voltage.
  • the address discharge is stabilized without a shortage of the voltage applied to the discharge cells 15 during the address discharge.
  • the write discharge can be stabilized by widening the data electrodes 10 and 10D for any of the factors.
  • FIG. 5 is a correlation diagram between the width of the data electrode 10 and the write margin when the width of the data electrode 10 is uniformly extended over the entire panel in a 1366 ⁇ 768 pixel 50 inch wide nonel.
  • the address margin is an index of the stability of the address discharge.
  • FIG. 5 shows changes in the write voltage when the width of the data electrode 10 is changed with reference to the write voltage required for stable write operation when the width of the data electrode 10 is 100 m.
  • FIG. 5 shows a change in electric power for driving the data electrode 10 (hereinafter referred to as data electric power) with reference to the case where the width of the data electrode 10 is 100 m. It can be seen that the write margin increases as the width of the data electrode 10 is increased. However, since the capacity of the data electrode 10 increases as the width of the data electrode 10 increases, it can be seen that the data power increases.
  • the discharge cells 15 in which the address discharge becomes unstable are localized in the peripheral area of the PDP 21, that is, in the peripheral area of the substrate 8.
  • the write margin of the electric cell 15 is small.
  • the write margin increases. Therefore, it is not necessary to increase the width of the data electrode 10 over the entire surface of the PDP 21.
  • the width of the data electrode 10 is widened at the periphery of the PDP 21, and the width of the data electrode 10 is narrowed at the center of the PDP 21, thereby stabilizing the address discharge and suppressing the increase in data power. it can.
  • an increase in the data power can be suppressed to about 1% by limiting the area where the width of the data electrode 10 is wide to 30 mm above and below the data electrode 10.
  • the width of the end portion 101 with respect to the width of the central portion 102 is preferably more than 1.0 times and not more than 1.5 times. By increasing the upper limit to 1.5 times, the increase in data power can be suppressed to a few percent. In the above example, the width ratio is 1.3 times. Thus, by setting the ratio of the width to 1.3 times or more of the entire data electrode 10 on the substrate 8, stabilization of the address discharge and suppression of increase in data power can be realized in a balanced manner, which is more preferable.
  • the width of the end portion 101 is preferably 1Z2 or less of the interval between the partition walls 11. By setting the dimensions as described above, the data electrode 10 is surely disposed between the partition walls 11. The interval between the barrier ribs 11 corresponds to the pitch of the data electrodes 10.
  • FIG. 6 is a diagram showing the shape of data electrodes of another plasma display panel according to the present embodiment.
  • the width of the red discharge cell 15A is 250 / ⁇
  • the width of the green discharge cell 15B is 270 m
  • the width of the blue discharge sensor 15C is 290 m.
  • Discharge Senoles 15A, 15B, 15C [The widths of the central portions 102A, 102B, 102C of the corresponding data electrodes 10A, 10B, 10C are 100 m, for example.
  • the widths of the end portions 101A, 101B, and 101C which are the 30 mm portion including the upper end of the data electrodes 10A, 10B, and 10C and the 30 mm portion including the lower end, are 110 / ⁇ ⁇ , 130 ⁇ m, 130 / zm, respectively. It is. By forming the data electrodes 10A, 10B, and 10C in this way, stable address discharge can be performed over the entire display screen even if the widths of the discharge cells 15A, 15B, and 15C are different for each color.
  • FIG. 7A shows data electrodes of the plasma display panel in accordance with the second exemplary embodiment of the present invention. It is a top view which shows the shape of.
  • the present embodiment is greatly different from the first embodiment in that the width force of the data electrode disposed in the peripheral portion of the substrate 8 (plasma display panel) is larger than the width of the data electrode disposed in the central portion of the substrate 8. Wide, point. Since the other basic structure is almost the same as that of the first embodiment, detailed description thereof is omitted.
  • the data electrodes 10E and 10F are provided so that the central force of the substrate 8 is also directed toward the left and right peripheral portions so that the width is gradually increased.
  • the widths of the plurality of data electrodes are continuously increased by the central force of the substrate 8 being directed toward the peripheral portion of the substrate 8.
  • the data electrodes are provided so that the width of 100 data electrodes 10E from the left end of substrate 8 and 100 data electrodes from the right end is wider than the width of data electrode 10F in the central portion of substrate 8. Also good. That is, among the plurality of data electrodes, the width of the data electrode 10E disposed in the peripheral portion of the substrate 8 is wider than the width of the data electrode 10F disposed in the central portion of the substrate 8. For example, the width of the data electrode 10E is set to 130 ⁇ m, and the width of the data electrode 10F is set to 100 ⁇ m.
  • a data electrode may be provided. That is, the width of the peripheral data electrodes 10E arranged on the left and right of the substrate 8 (plasma display panel) is wide.
  • the width of the upper and lower end portions of the data electrode 10G arranged at the center of the substrate 8 is wide.
  • the width of the data electrode 10E provided in the peripheral portion of the substrate 8 may be substantially the same as the width of the upper and lower end portions of the data electrode 10G disposed in the central portion of the substrate 8.
  • the width of the central portion of the data electrode 10G is gradually narrowed toward the central portion of the substrate 8. This provides the same effect as the structure of FIG. 7A. Specifically, in a 50 inch wide nonnel of 1366 X 768 pixels, the width of the data electrode 10E and the data The width of the end of the data electrode 10G is 130 ⁇ m, the width of the center of the data electrode 10G adjacent to the data electrode 10E is 120 ⁇ m, and the width of the center of the data electrode 10G located at the center of the substrate 8 is 100. / zm. The width of the central portion of the data electrode 10G is continuously narrowed toward the central portion of the substrate 8.
  • the width of the data electrode is wide at the periphery of the panel, and the width of the data electrode is narrow at the center of the panel.
  • the region where the electrode width of the data electrode is increased and the width thereof are not limited to the above-described region or the above-described numerical values. It is desirable to set it optimally according to the characteristics of the discharge cell and the assembly accuracy of the plasma display panel.
  • the plasma display panel of the present invention is a large, high-definition panel, an increase in power consumption can be suppressed. In addition, stable address discharge is possible over the entire display screen. Therefore, it is useful as a panel for a display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　プラズマディスプレイパネルは第１の基板と、複数対の表示電極と、第２の基板と、複数のデータ電極とを有する。表示電極は第１の基板上に互いに平行に配置された走査電極と維持電極とから構成されている。第２の基板は第１の基板に対向配置され、第１の基板との間に放電空間を形成する。データ電極は第２の基板上に表示電極と直交する方向に配置されている。データ電極の幅は、第２の基板の周辺部において第２の基板の中央部におけるよりも広い。

Description

明 細 書
プラズマディスプレイパネノレ
技術分野
[0001] 本発明は、大型ディスプレイ装置等に用いられるプラズマディスプレイパネルに関 する。
背景技術
[0002] プラズマディスプレイパネル（以下、 PDPと略す）として代表的な交流面放電型パネ ルは、対向配置された前面板と背面板とを有する。これら前面板と背面板との間には 多数の放電セルが形成されている。前面板では、 1対の走査電極と維持電極とから なる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電 極を覆うように誘電体層と保護層とが形成されている。背面板には、背面ガラス基板 上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデ ータ電極と平行に複数の隔壁がそれぞれ形成されている。誘電体層の表面と隔壁の 側面とには、蛍光体層が形成されている。そして表示電極とデータ電極とが立体交 差するように、前面板と背面板とが対向配置されて密封され、内部の放電空間には 放電ガスが封入されて ヽる。表示電極とデータ電極とが対向する部分には放電セル が形成される。このような構成の PDPにおいて、各放電セル内のガス中で放電させ 紫外線を発生させ、この紫外線で RGB各色の蛍光体を励起発光させてカラー表示 が行われる。
[0003] PDPを駆動する方法としてはサブフィールド法が一般的である。この方法では、 1フ ィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合 わせによって階調表示を行う。各サブフィールドはそれぞれ初期化期間、書込み期 間、維持期間を有する。初期化期間には放電セル内で初期化放電が行われ、それ 以前の個々の放電セルに対する壁電荷の履歴が消されるとともに、続く書込み動作 のために必要な壁電荷が形成される。書込み期間では、走査電極に走査パルスが 順次印加される。また、データ電極には表示すべき画像信号に対応した書込みパル スが印加される。これにより走査電極とデータ電極との間で選択的に書込み放電が 起こり、選択的に壁電荷が形成される。維持期間では、走査電極と維持電極との間 に輝度重みに応じた所定の回数の維持パルスが印加され、書込み放電による壁電 荷が形成された放電セル内で選択的に放電が生じ、その放電セルが発光する。
[0004] ここで、画像を正しく表示するためには書込み期間における選択的な書込み放電 を確実に行うことが重要である。し力しながら書込み放電には不安定要因が多い。こ れらの要因として、たとえば各電極の寸法精度の影響を受けやすいことや、データ電 極上に形成された蛍光体層が放電を起こり難くしていることが挙げられる。これらの問 題点に対し、たとえば特開 2000— 100338号公報には、データ電極形状を工夫し て短時間で確実に書込み動作を行うことで電力消費を低減された PDPが開示されて いる。
[0005] PDPは大型化が進むと同時に高精細度ィ匕も進んでいる。このような PDPの全面に わたり精度よく放電セルを製作することがますます難しくなつている。一方、上述した 従来の技術によるデータ電極形状を適用することにより、各電極の寸法精度の影響 を大きく受けることなく放電が安定する。し力しながら、このデータ電極形状を適用す ると消費電力が増大する。消費電力が増大しない程度にデータ電極の形状を設計 すると電極の寸法精度の影響を受け放電が不安定になる。このように従来の技術に よるデータ電極形状では放電安定性と消費電力抑制とが両立し難い。
発明の開示
[0006] 本発明は、大型、高精細であっても、消費電力の増大を抑えつつ、表示画面全面 にわたり安定した書込み放電が可能な PDPを提供する。本発明の PDPは第 1の基 板と、複数対の表示電極と、第 2の基板と、複数のデータ電極とを有する。表示電極 は第 1の基板上に互いに平行に配置された走査電極と維持電極とから構成されて ヽ る。第 2の基板は第 1の基板に対向配置され、第 1の基板との間に放電空間を形成す る。データ電極は第 2の基板上に表示電極と直交する方向に配置されている。デー タ電極の幅は、第 2の基板の周辺部において第 2の基板の中央部におけるよりも広 い。この構成により、大型、高精細であっても、消費電力の増大が抑えられ、表示画 面全面にわたり安定した書込み放電が可能な PDPが得られる。
図面の簡単な説明 [0007] [図 1]図 1は本発明の実施の形態 1におけるプラズマディスプレイパネル（PDP)の構 造を示す分解斜視図である。
[図 2]図 2は図 1に示す PDPの電極配列図である。
[図 3]図 3は図 1に示す PDPの各電極に印加する駆動電圧波形図である。
[図 4A]図 4Aは図 1に示す PDPのデータ電極の形状を示す平面図である。
[図 4B]図 4Bは図 4Aに示すデータ電極の拡大図である。
[図 4C]図 4Cは本発明の実施の形態 1における PDPの他のデータ電極の拡大図で ある。
[図 5]図 5は PDPのデータ電極の幅と書込みマージンとの相関図である。
[図 6]図 6は本発明の実施の形態 1における PDPのデータ電極の他の形状を示す図 である。
[図 7A]図 7Aは本発明の実施の形態 2における PDPのデータ電極の形状を示す平 面図である。
[図 7B]図 7Bは本発明の実施の形態 2における PDPのデータ電極の他の形状を示す 平面図である。
符号の説明
[0008] 1 前面ガラス基板
2 走査電極
2A, 3A 透明電極
2B, 3B 補助電極
3 維持電極
6 誘電体層
7 保護層
8 背面ガラス基板
9 下地誘電体層
10, 10A, 10B, IOC, 10D, 10E, 10F, 10Gデータ電極
101, 101A, 101B, 101C 端部
102, 102A, 102B, 102C 中央部 11 隔壁
12 蛍光体層
15, 15 A, 15B, 15C 放電セノレ
21 プラズマディスプレイパネル
22 前面板
23 背面板
24 放電空間
発明を実施するための最良の形態
[0009] (実施の形態 1)
図 1は本発明の実施の形態 1におけるプラズマディスプレイパネルの構造を示す分 解斜視図である。第 1の基板である前面ガラス基板 (以下、基板） 1上には、表示電極 としての走査電極 2を構成する透明電極 2Aと、維持電極 3を構成する透明電極 3Aと が形成されている。それらの上にそれぞれ補助電極 2B、 3Bが形成されている。すな わち、走査電極 2は透明電極 2Aと補助電極 2Bとで構成され、維持電極 3は透明電 極 3Aと補助電極 3Bとで構成されている。走査電極 2と維持電極 3とは実質的に平行 に、かつ交互に設けられている。
[0010] そして透明電極 2A、 3A、補助電極 2B、 3Bを覆うように基板 1上に誘電体層 6が形 成されている。誘電体層 6は、たとえばダイコート法等を用いてガラスペーストを塗布 した後、焼成して形成することができる。そして、誘電体層 6上には保護層 7が形成さ れている。保護層 7は、たとえば酸ィ匕マグネシウムを真空蒸着法等の成膜プロセスを 用いて形成することができる。このように前面板 22は、基板 1上に走査電極 2と維持 電極 3、誘電体層 6、保護層 7が順次形成されて構成されている。
[0011] 第 2の基板である背面ガラス基板 (以下、基板) 8上には複数のデータ電極 10がスト ライプ状に形成されている。データ電極 10の形状の詳細については後述する。デー タ電極 10は、たとえば感光性銀 (Ag)ペーストをスクリーン印刷法等により塗布した後 フォトリソグラフィ一法等によってパターユングし、焼成することで形成することができ る。そして、データ電極 10を覆うように下地誘電体層（以下、誘電体層） 9が形成され ている。誘電体層 9は、たとえばガラスペーストをスクリーン印刷で塗布した後、焼成 すること〖こよって形成することができる。
[0012] そして、ストライプ状あるいは井桁状の隔壁 11が誘電体層 9上に形成されている。
隔壁 11は、たとえば Al O等の骨材とガラスフリットとを主剤とする感光性ペーストを
2 3
用いて形成することができる。すなわち、このような感光性ペーストをスクリーン印刷 法やダイコート法等により成膜し、フォトリソグラフィ一法によりパターユングし、焼成す ることで形成できる。または、ガラス材料を含むペーストをスクリーン印刷法等により所 定のピッチで繰り返し塗布した後、焼成することによって形成してもよ 、。
[0013] 隔壁 11同士の間の溝には、赤色、緑色、青色にそれぞれ発光する蛍光体層 12が 形成されている。蛍光体層 12は、たとえば蛍光体粒子と有機バインダとを含む蛍光 体インキを塗布した後、焼成すること〖こよって形成することができる。このように背面板 23は、基板 8上にデータ電極 10、誘電体層 9、隔壁 11、蛍光体層 12が順次形成さ れて構成されている。
[0014] そして、背面板 23の周辺部に低融点ガラスフリットを塗布して乾燥させ、背面板 23 と前面板 22とを対向配置させて加熱処理して封着する。そして、前面板 22と背面板 23との間の放電空間 24を高真空に排気した後、ネオン、キセノン等の放電ガスを封 入してプラズマディスプレイパネル（以下、 PDP) 21が完成する。
[0015] 図 2は PDP21の電極配列図である。列方向に m列のデータ電極 10が配列され、 行方向に n行の走査電極 2と n行の維持電極 3とが交互に配列されている。そして、 1 対の走査電極 2、維持電極 3と 1つのデータ電極 10とを含む放電セル 15が放電空間 24内に m X n個形成されている。例えば、 PDP21力 366 X 768画素の 50インチヮ ィドノ ネルの場合、 m= 1366 X 3であり、 n= 768である。
[0016] 次に、 PDP21を駆動するための駆動波形とそのタイミングについて説明する。なお 本実施の形態においては、 1フィールド期間が初期化期間、書込み期間、維持期間 を有する複数のサブフィールドから構成されているものとして説明する力 他のサブ フィールド構成であってもよ 、。
[0017] 図 3は、 PDP21の各電極に印加する駆動電圧波形図である。初期化期間では、デ ータ電極 10と維持電極 3とが接地電位に保持され、走査電極 2には緩やかに上昇す るランプ波形電圧が印加される。その後、維持電極 3は正電圧に保たれ、走査電極 2 には緩やかに下降するランプ波形電圧が印加される。この間に、放電セル 15では 2 回の微弱な初期化放電が起こり、走査電極 2上の壁電圧と維持電極 3上の壁電圧と が弱められる。また、データ電極 10上に書込み動作に適した正の壁電圧 Vwが蓄積 される。ここで、電極上の壁電圧とは各電極を覆う誘電体層 6、 9上や蛍光体層 12上 等に蓄積された壁電荷により生じる電圧をさす。以上により、それ以前の個々の放電 セル 15に対する壁電圧の履歴が消されるとともに、続く書込み放電に必要な壁電圧 を形成する初期化動作が終了する。
[0018] 書込み期間では、表示すべき放電セル 15に対応するデータ電極 10に正の書込み パルス電圧 Vdが印加されるとともに、対応する走査電極 2に負の走査パルス電圧 Va が印加される。すると、書込みパルス電圧 Vdと走査パルス電圧 Vaとを同時に印加さ れた放電セル 15において、データ電極 10上部と走査電極 2上部との交差部に電圧 差が生じる。この電圧差は、書込みパルス電圧 Vd、走査パルス電圧 Vaのそれぞれ の絶対値の和にデータ電極 10上部の正の壁電圧 Vwが加算された値となり、放電開 始電圧を超える。するとデータ電極 10と走査電極 2との間で放電が発生し、維持電 極 3と走査電極 2との間の放電に進展する。その結果、走査電極 2上に正の壁電圧が 蓄積され、維持電極 3上とデータ電極 10上とに負の壁電圧が蓄積される。一方、書 込みパルス電圧 Vdと走査パルス電圧 Vaとを同時に印加しなかった放電セル 15では 書込み放電は発生しない。このような書込み動作を全ての放電セル 15で行い、書込 み期間が終了する。
[0019] 維持期間においては、走査電極 2と維持電極 3とに正の維持パルス電圧 Vsが交互 に印加される。これにより、書込み放電を起こした放電セル 15に対してサブフィール ドの輝度の重み付けに対応した回数だけ維持放電が継続して行われる。一方、書込 み放電を起こさな力つた放電セル 15では維持放電は発生しな 、。他のサブフィール ドについても以上説明したのと同様の動作が行われる。このような機構で PDP21は 描画発光する。
[0020] 次にデータ電極 10の詳細な形状について説明する。図 4Aは基板 8上にデータ電 極 10をストライプ状に形成した図、図 4Bは図 4Aにおけるデータ電極 10の、円で囲 んだ部分の拡大図である。なお、図面を見やすくするために図 4A、図 4Bでは基板 8 の外部へのデータ電極 10の引き出し線は省略している。
[0021] 図 4A、図 4Bに示すように、基板 8の周辺部におけるデータ電極 10の幅は、基板 8 の中央部における幅よりも広い。すなわち、データ電極 10の端部側、すなわち図 4A における上部および下部に配置された端部 101におけるデータ電極 10の幅は中央 部 102の幅よりも広い。図 4Bに示す具体例としては、データ電極 10の上端を含む 3 Ommの部分と下端を含む 30mmの部分である端部 101における幅を 130 μ mとし、 中央部 102の幅を 100 /z mとしている。なお、データ電極 10のピッチはおよそ 270 mである。そしてこのようにデータ電極 10を設計することにより、表示画面全面にわた り安定した書込み放電が可能となる。
[0022] また、図 4Cに示すように、基板 8の中央部から基板 8の周辺部に向力つてデータ電 極 10Dの幅が連続的に広くなるようにしてもよい。すなわちデータ電極 10Dの幅は、 基板 8の中央部に配置された中央部 102から基板 8の周辺部に配置された端部 101 に向力つて連続的に広くなつている。データ電極 10Dの幅を連続的に変化させると 放電セル 15の放電特性も連続的に変化する。これにより、輝度の不連続等により表 示品質が低下することがな 、。
[0023] データ電極 10、 10Dを上述のような形状に構成にすることにより書込み放電が安 定する理由については完全に解明されたわけではないが、次のような要因が考えら れる。
[0024] 第 1の要因として、隔壁 11とデータ電極 10、 10Dとの相対位置ずれの影響が考え られる。 PDP21が大型化、高精細度化するにつれ、 PDP21の全面にわたり精度良 く放電セル 15を形成することが難しくなる。特に PDP21の周辺部では、マスクや基 板 1、 8の伸び縮みにともなう誤差や、位置合わせにともなう誤差等の製造時の誤差 が積算される。そのため、 PDP21の周辺部における放電セル 15の寸法精度が低下 する。特に、データ電極 10の幅が狭い場合、隔壁とデータ電極 10、 10Dとの相対位 置がずれると、データ電極 10、 10Dに印加された電圧が放電空間 24の内部に十分 に伝わらなくなる可能性がある。その結果、書込み放電が発生し難くなる可能性があ る。そこで、データ電極 10、 10Dの幅を充分広くすると、隔壁 11とデータ電極 10、 1 0Dとの相対位置がずれてもデータ電圧を放電空間 24内部に確実に伝えることがで きるので、安定して書込み放電が発生する。
[0025] 第 2の要因として、データ電極 10、 10D上の壁電圧の低下が考えられる。 PDP21 の周辺部では、隔壁 11の高さのばらつきや誘電体層 6、 9の厚みむら等により放電セ ル 15間に隙間が発生する可能性が高くなる。初期化期間においては、書込み動作 に適した壁電圧がデータ電極 10、 10D上に蓄積される。ここで放電セル 15間に隙 間があると隣接する放電セル 15から荷電粒子が飛来してデータ電極 10、 10D上の 壁電荷が中和され、壁電圧が低下する。そのため書込み放電時に放電セル 15に印 カロされる電圧が不足し書込み放電が不安定になる可能性がある。
[0026] データ電極 10、 10Dの幅を充分広くするとデータ電極 10、 10Dの容量が増加する ため、壁電圧を変化させるためにはより多くの電荷が必要となる。言いかえると、デー タ電極 10、 10Dの幅を充分広くすることで、荷電粒子が飛来してデータ電極 10、 10 D上の壁電荷を中和しても壁電圧の低下が小さく抑えられる。したがって、書込み放 電時に放電セル 15に印加される電圧が不足することなく書込み放電が安定する。こ のようにいずれの要因に対してもデータ電極 10、 10Dの幅を広くすることにより書込 み放電を安定させることができる。
[0027] 図 5は 1366 X 768画素の 50インチワイドノネルにおいて、データ電極 10の幅をパ ネル全面にわたり一律に広げたときの、データ電極 10の幅と書込みマージンとの相 関図である。書込みマージンは書込み放電の安定性の指標である。図 5は、データ 電極 10の幅が 100 mのときの安定した書込み動作に必要な書込み電圧を基準と して、データ電極 10の幅を変更したときの同書込み電圧の変化を示している。また図 5は、データ電極 10を駆動するための電力（以下、データ電力と称す)の変化を、デ ータ電極 10の幅が 100 mのときを基準にして示している。図 5力 、データ電極 10 の幅を広げることによって書込みマージンが増大することがわかる。しかしながらデー タ電極 10の幅を広くすることによりデータ電極 10の容量も増加するため、データ電力 ち増カロすることちわかる。
[0028] 一方、上述したように、書込み放電が不安定になる放電セル 15は PDP21の周辺 部の領域、すなわち基板 8の周辺部に局在している。実際、 PDP21の表示画面上の 各領域で書込み電圧マージンの大きさを測定すると、 PDP21の周辺部における放 電セル 15の書込みマージンは小さい。そして、 PDP21の中央部に行くにつれて書 込みマージンが大きい。したがって、 PDP21の全面においてデータ電極 10の幅を 広げる必要はない。すなわち PDP21の周辺部ではデータ電極 10の幅を広ぐ PDP 21の中央部ではデータ電極 10の幅を狭くすることで、書込み放電を安定させるとと もにデータ電力の増カロも抑制することができる。図 4Aに示す構造で、データ電極 10 の幅を広くする領域をデータ電極 10の上部および下部の 30mmに限定することによ りデータ電力の増加をおよそ 1%程度に抑えることができる。
[0029] なお、中央部 102の幅に対して端部 101の幅は、 1. 0倍を超え、 1. 5倍以下である ことが好ましい。上限を 1. 5倍とすることでデータ電力の増加を数％程度に抑えること ができる。前述の具体例では幅の比率は 1. 3倍となっている。このように基板 8上の データ電極 10全体に対し、幅の比率を 1. 3倍以上とすることにより、書込み放電の 安定化とデータ電力の増加抑制とをバランスよく実現できるのでより好ましい。なお、 端部 101の幅は隔壁 11同士の間隔の 1Z2以下とすることが好ましい。このような寸 法に設定することでデータ電極 10が確実に隔壁 11の間に配置される。隔壁 11同士 の間隔はデータ電極 10のピッチに相当する。
[0030] なお、上述の説明では、赤色、緑色、青色の放電セル 15の幅がすべて等しいもの として説明した力 放電セル 15の幅が色毎に異なっていてもよい。図 6は、本実施の 形態における他のプラズマディスプレイパネルのデータ電極の形状を示す図である。 例えば、赤色の放電セル 15Aの幅は 250 /ζ πι、緑色の放電セル 15Bの幅は 270 m、青色の放電セノレ 15Cの幅 ίま 290 mである。放電セノレ 15A、 15B、 15C【こそれ ぞれ対応するデータ電極 10A、 10B、 10Cの中央部 102A、 102B、 102Cの幅は例 えば、それぞれ 100 mである。またデータ電極 10A、 10B、 10Cの上端を含む 30 mmの部分と下端を含む 30mmの部分である端部 101A、 101B、 101Cの幅はそれ ぞれ 110 /ζ πι、 130 ^ m, 130 /z mである。このようにデータ電極 10A、 10B、 10Cを 形成することにより、放電セル 15A、 15B、 15Cの幅が色毎に異なっていても表示画 面全面にわたり安定した書込み放電が可能となる。
[0031] (実施の形態 2)
図 7Aは本発明の実施の形態 2におけるプラズマディスプレイパネルのデータ電極 の形状を示す平面図である。本実施の形態が実施の形態 1と大きく異なるところは、 基板 8 (プラズマディスプレイパネル）の周辺部に配置されたデータ電極の幅力 基 板 8の中央部に配置されたデータ電極の幅よりも広 、点である。それ以外の基本的 な構造は、ほぼ実施の形態 1と同様であるため詳細な説明を省略する。
[0032] 図 7Aに示すように、基板 8の中央部力も左右の周辺部に向力つて徐々に幅が広く なるようにデータ電極 10E、 10Fが設けられている。すなわち、複数のデータ電極の 幅は、基板 8の中央部力も基板 8の周辺部に向力つて連続的に広くなつている。この ように設計することで、放電セルの放電特性も徐々に変化する。そのため輝度の不連 続等により表示品質が低下することがない。さらに放電セルの幅が赤色、緑色、青色 で異なっている場合には、色毎に、パネル中央部力も左右の周辺部に向力つてデー タ電極の幅を広くすればよ！、。
[0033] あるいは、基板 8の左端から 100本分、および右端から 100本分のデータ電極 10E の幅が基板 8の中央部におけるデータ電極 10Fの幅に比べて広 、ようにデータ電極 を設けてもよい。すなわち、複数のデータ電極のうち、基板 8の周辺部に配置された データ電極 10Eの幅は、基板 8の中央部に配置されたデータ電極 10Fの電極幅より も広い。例えば、データ電極 10Eの幅を 130 μ m、データ電極 10Fの幅を 100 μ m に設定する。
[0034] また、図 7Bに示すように、データ電極を設けてもよ!ヽ。すなわち、基板 8 (プラズマ ディスプレイパネル）の左右に配置された周辺部のデータ電極 10Eの幅は広い。一 方、実施の形態 1におけるデータ電極 10やデータ電極 10Dと同様に、基板 8の中央 部に配置されたデータ電極 10Gの上下の端部の幅は広い。このように基板 8の上に 配置された複数のデータ電極 10E、 10Gのうち、少なくとも 1つのデータ電極 10Gの 端部側の幅がデータ電極 10Gの中央部の幅よりも広い構成であればよい。基板 8の 周辺部に設けられたデータ電極 10Eの幅は、基板 8の中央部に配置されたデータ電 極 10Gの上下の端部の幅と実質的に同じでよい。
[0035] さらに、データ電極 10Gの中央部の幅は基板 8の中央部に向かって徐々に狭くな つていることが好ましい。これにより図 7Aの構造と同様の効果が得られる。具体的に は、 1366 X 768画素の 50インチワイドノネルにおいて、データ電極 10Eの幅とデー タ電極 10Gの端部の幅を 130 μ m、データ電極 10Eに隣接するデータ電極 10Gの 中央部の幅を 120 μ m、基板 8の中央部に位置するデータ電極 10Gの中央部の幅 を 100 /z mとする。そしてデータ電極 10Gの中央部の幅を基板 8の中央部に向かつ て連続的に狭くしておく。
[0036] このように、書込み放電を安定させるためには必ずしもパネル全面にお!、てデータ 電極の幅を広げる必要はない。そして、上述したいずれの実施の形態においても、 パネル周辺部ではデータ電極の幅が広ぐパネル中央部ではデータ電極の幅が狭 い。このように構成することで、書込み放電が安定するとともにデータ電力の増加が 抑制できる。
[0037] なお、データ電極の電極幅を広げる領域とその幅については、上述の領域あるい は上述した数値に限定されるものではない。放電セルの特性、プラズマディスプレイ パネルの組み立て精度等に応じて、最適に設定することが望ま 、。
産業上の利用可能性
[0038] 本発明のプラズマディスプレイパネルは、大型、高精細なパネルであっても、消費 電力の増大を抑えられる。また表示画面全面にわたり安定した書込み放電が可能と なる。そのため、ディスプレイ装置用のパネルとして有用である。

Claims

請求の範囲
[1] 第 1の基板と、
前記第 1の基板上に互いに平行に配置された走査電極と維持電極とからなる複数対 の表示電極と、
前記第 1の基板に対向配置され、前記第 1の基板との間に放電空間を形成する第 2 の基板と、
前記第 2の基板上に前記表示電極と直交する方向に配置され、前記第 2の基板の周 辺部における幅が前記第 2の基板の中央部における幅よりも広い複数のデータ電極 と、を備えた、
プラズマディスプレイパネノレ。
[2] 前記複数のデータ電極のうち、少なくとも 1つのデータ電極の端部の幅は前記少なく とも 1つのデータ電極の中央部の幅よりも広い、
請求項 1記載のプラズマディスプレイパネル。
[3] 端部の幅が中央部の幅よりも広い前記データ電極の幅は、前記第 2の基板の中央部 力も前記第 2の基板の周辺部に向力つて連続的に広くなつている、
請求項 2記載のプラズマディスプレイパネル。
[4] 前記複数の前記データ電極のうち、前記第 2の基板の周辺部に配置されたデータ電 極の幅は、前記第 2の基板の中央部に配置されたデータ電極の電極幅よりも広い、 請求項 1記載のプラズマディスプレイパネル。
[5] 前記複数の前記データ電極の幅は、前記第 2の基板の中央部から前記第 2の基板 の周辺部に向かって連続的に広くなつている、
請求項 4記載のプラズマディスプレイパネル。
PCT/JP2006/307703 2005-04-14 2006-04-12 プラズマディスプレイパネル WO2006112310A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2006800002123A CN101031988B (zh) 2005-04-14 2006-04-12 等离子显示面板
US10/594,161 US8212477B2 (en) 2005-04-14 2006-04-12 Plasma display panel
US13/401,985 US8330367B2 (en) 2005-04-14 2012-02-22 Plasma display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005116893A JP4409470B2 (ja) 2005-04-14 2005-04-14 プラズマディスプレイパネル
JP2005-116893 2005-04-14

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/594,161 A-371-Of-International US8212477B2 (en) 2005-04-14 2006-04-12 Plasma display panel
US13/401,985 Continuation US8330367B2 (en) 2005-04-14 2012-02-22 Plasma display panel

Publications (1)

Publication Number Publication Date
WO2006112310A1 true WO2006112310A1 (ja) 2006-10-26

Family

ID=37115034

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/307703 WO2006112310A1 (ja) 2005-04-14 2006-04-12 プラズマディスプレイパネル

Country Status (4)

Country Link
US (2) US8212477B2 (ja)
JP (1) JP4409470B2 (ja)
CN (1) CN101031988B (ja)
WO (1) WO2006112310A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778419B1 (ko) 2006-11-27 2007-11-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP5991709B2 (ja) 2012-05-01 2016-09-14 株式会社ジャパンディスプレイ タッチパネル内蔵型液晶表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644907A (ja) * 1992-04-23 1994-02-18 Nec Corp プラズマディスプレイパネル
JP2003308783A (ja) * 2002-04-12 2003-10-31 Nec Kagoshima Ltd プラズマディスプレイパネル
JP2005091555A (ja) * 2003-09-16 2005-04-07 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626342B2 (ja) * 1997-12-19 2005-03-09 パイオニア株式会社 面放電型プラズマディスプレイパネル
US6479932B1 (en) * 1998-09-22 2002-11-12 Nec Corporation AC plasma display panel
JP3560481B2 (ja) 1998-09-22 2004-09-02 日本電気株式会社 Ａｃ型プラズマディスプレイパネル
WO2002101705A1 (en) * 2001-06-12 2002-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display
KR100542189B1 (ko) * 2003-09-04 2006-01-10 삼성에스디아이 주식회사 개선된 어드레스전극구조를 갖는 플라즈마 디스플레이 패널
KR100528926B1 (ko) * 2003-09-25 2005-11-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644907A (ja) * 1992-04-23 1994-02-18 Nec Corp プラズマディスプレイパネル
JP2003308783A (ja) * 2002-04-12 2003-10-31 Nec Kagoshima Ltd プラズマディスプレイパネル
JP2005091555A (ja) * 2003-09-16 2005-04-07 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Also Published As

Publication number Publication date
CN101031988A (zh) 2007-09-05
US20080272696A1 (en) 2008-11-06
JP4409470B2 (ja) 2010-02-03
US20120146974A1 (en) 2012-06-14
JP2006294542A (ja) 2006-10-26
CN101031988B (zh) 2010-09-29
US8330367B2 (en) 2012-12-11
US8212477B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
KR100784597B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
JPH1196919A (ja) ガス放電表示パネル
JPH11288250A (ja) プラズマ表示パネル及びその駆動方法
JP4212184B2 (ja) プラズマディスプレイ装置
WO2006112310A1 (ja) プラズマディスプレイパネル
JP4670990B2 (ja) プラズマディスプレイパネル
JP2005249949A (ja) プラズマディスプレイパネルの駆動方法
EP1763058A2 (en) Plasma display panel
JP5050345B2 (ja) プラズマディスプレイパネル
KR100747948B1 (ko) 플라즈마 디스플레이 패널
US20090146568A1 (en) Plasma display panel
JP2008004436A (ja) プラズマディスプレイパネルおよびその製造方法
KR101095822B1 (ko) 플라즈마 디스플레이 패널
US7781970B2 (en) Plasma display panel
KR20070040272A (ko) 플라즈마 디스플레이 패널의 에이징 방법 및 장치
JP2005317321A (ja) プラズマディスプレイパネル
JP4258351B2 (ja) プラズマディスプレイパネル
JP4461733B2 (ja) プラズマディスプレイパネルの駆動方法
JP4262648B2 (ja) プラズマディスプレイパネル
JP2005100738A (ja) プラズマディスプレイパネル
JP4661981B2 (ja) プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
JP2005019011A (ja) Ａｃ型プラズマディスプレイパネル及びその製造方法
JP2001356733A (ja) プラズマディスプレイパネルの駆動装置
KR20100019756A (ko) 플라즈마 디스플레이 패널
WO2007029287A1 (ja) 発光管アレイの駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1020067016550

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10594161

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 10594161

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680000212.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1020067016550

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06731650

Country of ref document: EP

Kind code of ref document: A1