JP2001356733A

JP2001356733A - プラズマディスプレイパネルの駆動装置

Info

Publication number: JP2001356733A
Application number: JP2000178892A
Authority: JP
Inventors: Kunio Takayama; 邦夫高山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-06-14
Filing date: 2000-06-14
Publication date: 2001-12-26

Abstract

(57)【要約】【課題】データパルスの印加の際、表示電極Ｙだけで
なく、表示電極Ｘと表示電極Ｙとを均等に用いることに
より、少ない部品点数で、アドレス動作マージンの改善
を実現する。【解決手段】放電空間を介して対向する一対の基板上
に表示用の面放電を発生させるための対となる複数の第
１電極及び第２電極と、第１電極及び第２電極と交差し
て第１電極又は第２電極との間でセル選択用の放電を発
生させるための複数の第３電極とを設けたプラズマディ
スプレイパネルの駆動において、第１電極又は第２電極
に走査電圧を印加する走査電圧印加回路と、第３電極に
データ電圧を印加するデータ電圧印加回路と、走査電圧
の印加に際し、第１電極と第２電極とのいずれか一方の
電極に走査電圧を印加するとともに、第１電極への走査
電圧の印加と第２電極への走査電圧の印加とがほぼ均等
に行われるように走査電圧印加回路を制御する制御回路
とで駆動装置を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル（ＰＤＰ）の駆動装置に関し、さらに詳しく
は、一般にＡＣ方式の３電極面放電型と呼ばれるＰＤＰ
に好適に用いられるプラズマディスプレイパネルの駆動
装置に関する。

【０００２】

【従来の技術】ＰＤＰは、電極を持つ一対の基板を対向
配置して周辺を封止し、内部に放電空間を形成した表示
パネルであり、電極間に電圧を印加することで放電を発
生させ、その際に生ずる紫外線で蛍光体を励起して画像
を表示するデバイスである。

【０００３】このＰＤＰとして、上述したカラー表示用
ＰＤＰとして代表的なＡＣ方式の３電極面放電型ＰＤＰ
を例に挙げて説明する。図１２はパネル構造を部分的に
示す斜視図である。

【０００４】ＰＤＰ１０は、前面側の基板１１と背面側
の基板２１を備え、前面側の基板１１の内側面には、発
光表示の面放電を行うための対となる第１と第２の電極
Ｘ，Ｙ（以下、表示電極Ｘ，Ｙというが、単にＸ電極、
Ｙ電極ということもある）が水平方向に平行に設置され
ている。表示電極Ｘと表示電極Ｙは、それぞれ透明電極
１２と金属からなるバス電極１３とで構成されている。
そして、その上に誘電体層１４が形成された構成となっ
ている。

【０００５】背面側の基板２１の内側面には、上記電極
と直交するようにアドレス（データ）用の電極Ａ（以
下、アドレス電極Ａというが、単にＡ電極ということも
ある）が設置され、アドレス電極Ａ間には、放電空間を
仕切るための隔壁２２が配置され、隔壁２２間の細長い
溝内（アドレス電極Ａの上部）にはＲ（赤）用、Ｇ
（緑）用、Ｂ（青）用の蛍光体層２３が形成されてい
る。

【０００６】表示は、全てのセルを初期化した後、ＡＹ
電極間（Ａ電極とＹ電極との間）で、点灯すべきセルを
選択するためのアドレス用の放電を発生させる。そし
て、その放電に引き続きＸＹ電極間（Ｘ電極とＹ電極と
の間）で面放電を連続的に交互に発生させてセルの点灯
を維持することにより行う。

【０００７】図１３は上記ＰＤＰの駆動回路の構成を示
すブロック図である。この図に示すように、駆動回路
は、表示電極Ｘに駆動電圧を印加するＸ側ドライバ１０
１と、表示電極Ｙに駆動電圧を印加するＹ側ドライバ１
０２と、アドレス電極Ａに駆動電圧を印加するアドレス
側ドライバ１０３と、これらのドライバ１０１，１０
２，１０３を制御する制御回路１０４から構成されてい
る。Ｘ側ドライバ１０１は、全ての表示電極Ｘにいっせ
いに電圧を印加する共通ドライバのみで構成され、Ｙ側
ドライバ１０２は、表示電極Ｙに順次電圧を印加するス
キャンドライバと全ての表示電極Ｙにいっせいに電圧を
印加する共通ドライバとで構成されている。

【０００８】図１４は階調表示を行うための１フィール
ドの構成を示す説明図である。このＰＤＰ１０の駆動で
は、通常、階調を表示するために、１フィールドを複数
のサブフィールド（以下、ＳＦ）に分けて表示する。そ
して、ＳＦ毎に、全てのセルの電荷を初期化するための
放電を発生させる初期化過程、点灯すべきセルを選択す
るためのアドレス放電を発生させるアドレス過程、点灯
セルに表示放電（維持放電又はサスティン放電ともい
う）を連続的に交互に発生させてセルの点灯を維持する
表示過程を設定し、各ＳＦで表示放電の回数を異ならせ
て、ＳＦの組み合わせにより階調を表現するようにして
いる。

【０００９】図１５は従来の駆動波形を示す説明図であ
り、表示電極Ｘ，Ｙとアドレス電極Ａに印加する電圧波
形を示したものである。初期化過程においては、まず、
パネル全面のセルの壁電荷を消去する。この消去は、初
期化の書込消去パルスの立ち上がりの放電で、先ずパネ
ル全面のセルに壁電荷を大量に蓄積し、次にパルスの立
ち下がりにおいて、壁電圧のみで放電を起こすことによ
り行われる。

【００１０】続くアドレス過程において、表示電極Ｙに
順次スキャンパルスを印加し、同時に表示データに基づ
いて点灯させるべきセルのアドレス電極Ａに対してデー
タパルス（データ電圧）を印加し、ＡＹ電極間でアドレ
ス放電を発生させて壁電荷を蓄積する。なお、データパ
ルスはアドレスパルスともいう。

【００１１】さらに続く表示過程において、表示電極
Ｘ，Ｙに表示放電パルスを印加し、ＸＹ電極間で面放電
を発生させることにより、壁電荷が蓄積されたセルのみ
を点灯させる。

【００１２】

【発明が解決しようとする課題】しかしながら、図１５
に示した従来の駆動波形による駆動では、アドレス過程
において、スキャンパルスの印加時期が遅いセル、つま
り初期化過程の書込消去パルスによる放電の後、アドレ
ス放電を起こすまでの待ち時間が長いセルでは、この待
ち時間の間、放電はしないがデータパルスのみが印加さ
れた状態となる。この状態においては、実効的なセルの
電圧はＡＹ電極間が放電開始閾値近くになっている。

【００１３】このため、アドレス放電を起こすまでの待
ち時間が長いセルほど、初期化過程において充分に消去
できなかった壁電荷や空間電荷（以下、総称して不正電
荷と呼ぶ）が、この状態における各電極の印加電圧が作
る電場によって、各電極に集まってくる。

【００１４】図１６はアドレス過程でのスキャンパルス
の拡大図、図１７（ａ）、図１７（ｂ）及び図１７
（ｃ）は１つのセル内における表示電極Ｘ，Ｙとアドレ
ス電極Ａのアドレス放電前とアドレス放電後の電荷の状
態を示す説明図であり、図１７（ａ）はアドレス過程の
最初にアドレス放電が発生されるセル（図１６中のスキ
ャンパルスＰ１でアドレス放電が発生されるセル）を示
し、図１７（ｂ）はアドレス過程の第２回目にアドレス
放電が発生されるセル（図１６中のスキャンパルスＰ２
でアドレス放電が発生されるセル）を示し、図１７
（ｃ）はアドレス過程の最後にアドレス放電が発生され
るセル（図１６中のスキャンパルスＰｎでアドレス放電
が発生されるセル）をそれぞれ示す。

【００１５】これらの図に示すように、ＳＦの最後にア
ドレス放電が発生されるセルでは、ＡＹ電極間のセルの
電圧が放電開始閾値近くにあることから、取り分けＡＹ
電極間に不正電荷が集まりやすくなっている。

【００１６】したがって、アドレス放電を起こすまでの
待ち時間が長いセルほど、ＡＹ電極間の壁電圧が減少し
（図１７（ｃ）参照）、アドレス放電ミスを起こしやす
くなる。その結果、充分なアドレス放電が行われず、表
示放電が行われないセルが生じやすくなり、パネル全体
での駆動時においてアドレス動作マージンが狭くなると
いった問題があった。

【００１７】従来では、この問題を避けるために、スキ
ャンパルスが印加されているときのＹ電極の電圧と、ス
キャンパルスが印加されていないときのＹ電極の電圧と
の差電圧を、充分大きな値に設定するようにしており、
例えば、図１６において、Ｖyau −Ｖyas ＝１２０Ｖ程
度に設定していた。しかしながら、この差電圧を大きく
することは、ドライバＬＳＩの耐圧を上げることに等し
く、コストアップとなっていた。

【００１８】一方、アドレス動作マージン悪化への対策
として、ＬＳＩの耐圧を上げずにすむ方法も提案されて
いる。例えば、特開平１１−６５５１６号公報に記載の
ＰＤＰの駆動方法および駆動装置では、アドレス過程に
おいて印加するデータパルスの電圧を、アドレス過程内
において徐々に増加させていくことで、ＡＹ電極間壁電
圧減少に起因するＡＹ電極間の実効的な電圧の減少を補
正し、アドレス放電までの待ち時間が長いセルにおいて
も安定したアドレス放電を実現させるようにしている。

【００１９】しかしながら、この駆動方法および駆動装
置では、アドレス過程における印加電圧を徐々に変化さ
せるための電圧変調回路が必要であり、このために回路
規模が大きくなってしまうという問題があった。

【００２０】本発明は、このような事情を考慮してなさ
れたもので、スキャンパルスの印加の際、表示電極Ｙだ
けでなく、表示電極Ｘと表示電極Ｙとを均等に用いるこ
とにより、少ない部品点数で、アドレス動作マージンの
改善を実現するようにしたプラズマディスプレイパネル
の駆動装置を提供するものである。

【００２１】

【課題を解決するための手段】本発明は、放電空間を介
して対向する一対の基板上に表示用の面放電を発生させ
るための対となる複数の第１電極及び第２電極と、第１
電極及び第２電極と交差して第１電極又は第２電極との
間でセル選択用の放電を発生させるための複数の第３電
極とを設けたプラズマディスプレイパネルの駆動におい
て、第１電極又は第２電極に走査電圧を印加する走査電
圧印加回路と、第３電極にデータ電圧を印加するデータ
電圧印加回路と、走査電圧の印加に際し、第１電極と第
２電極とのいずれか一方の電極に走査電圧を印加すると
ともに、第１電極への走査電圧の印加と第２電極への走
査電圧の印加とがほぼ均等に行われるように走査電圧印
加回路を制御する制御回路を備えてなるプラズマディス
プレイパネルの駆動装置である。

【００２２】

【発明の実施の形態】本発明において、一対基板は、ガ
ラス、石英、シリコン等の基板や、これらの基板上に、
電極、絶縁膜、誘電体層、保護膜等の所望の構成物を形
成した基板が含まれる。

【００２３】第１電極及び第２電極は、表示用の面放電
を発生させることができるものであればよく、各種の導
電性の材料を用いて形成することができる。前面側の基
板には、通常、透明電極が形成され、背面側の基板に
は、通常、金属電極が形成される。透明電極の材料とし
ては、例えばＩＴＯ、ＳｎＯ₂などが挙げられる。金属
電極の材料としては、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、
Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積
層構造）などが挙げられる。これらの電極は、蒸着法、
スパッタ法等の成膜法とエッチング法を組み合わせるこ
とにより、所望の本数、厚さ、幅及び間隔で形成するこ
とができる。

【００２４】第３電極は、第１電極又は第２電極との間
でセル選択用の放電を発生させることができるものであ
ればよく、第１電極及び第２電極と同じ材料及び形成方
法で形成することができる。

【００２５】走査電圧印加回路は、第１電極又は第２電
極に走査電圧を印加する回路であり、通常、ドライバと
呼ばれるものである。このドライバとしては、当該分野
で公知の、例えば市販のドライバを適用することができ
る。

【００２６】データ電圧印加回路は、第１電極又は第２
電極に印加される走査電圧に同期させて、第３電極にデ
ータ電圧を印加することが可能な回路であればよく、こ
の回路も当該分野で公知の回路を適用することができ
る。

【００２７】制御回路は、走査電圧の印加に際し、第１
電極と第２電極とのいずれか一方の電極に走査電圧を印
加するとともに、第１電極への走査電圧の印加と第２電
極への走査電圧の印加とがほぼ均等に行われるように走
査電圧印加回路を制御する回路である。この制御回路
は、望ましくは１フィールドの期間を複数のサブフィー
ルドに分割し、サブフィールド毎に、セルの電荷を初期
化する初期化過程（アドレス準備過程）と、点灯すべき
セルを選択するアドレス過程と、点灯セルに表示用の面
放電を発生させてセルの点灯を維持する表示過程とを繰
り返し実行し、各サブフィールドのアドレス過程が、第
１電極に走査電圧を印加しその間に第３電極にデータ電
圧を印加する第１サブアドレス過程と、第２電極に走査
電圧を印加しその間に第３電極にデータ電圧を印加する
第２サブアドレス過程とで構成されるように、走査電圧
印加回路とデータ電圧印加回路とを制御する回路であ
る。

【００２８】この場合、第１サブアドレス過程で走査電
圧を印加する第１電極とこれと対になる第２電極との電
極対グループと、第２サブアドレス過程で走査電圧を印
加する第２電極とこれと対になる第１電極との電極対グ
ループとが、パネルのほぼ中央から第３電極の長手方向
に二分されるように制御してもよいし、第１サブアドレ
ス過程で走査電圧を印加する第１電極とこれと対になる
第２電極との電極対グループと、第２サブアドレス過程
で走査電圧を印加する第２電極とこれと対になる第１電
極との電極対グループとが、第３電極の長手方向に交互
に配置されるように制御してもよい。

【００２９】すなわち、対となる第１電極と第２電極の
内、第１電極側に走査電圧を印加する電極対の数と、第
２電極側に走査電圧を印加する電極対の数とがほぼ均等
であればよく、例えばパネルの上下で２分して、上側は
第１電極側に走査電圧を印加し、下側は第２電極側に走
査電圧を印加するようにしてもよい。また、その逆でも
よい。あるいは、電極配置の奇数ラインと偶数ラインと
いうように、１本おきに２分してもよい。その他、例え
ば３本ずつ又は４本ずつというように、所定本数ずつで
２分してもよい。

【００３０】上記構成において、第１サブアドレス過程
における第２電極の印加電圧を生成するための電源、又
は、第２サブアドレス過程における第１電極の印加電圧
を生成するための電源は、他の印加電圧を生成するため
の電源とは独立に設定されていてもよい。

【００３１】以下、本発明の実施の形態を実施例に基づ
き図面を参照して説明する。なお、これによって本発明
が限定されるものではない。

【００３２】まず、本発明のＰＤＰの駆動装置が適用さ
れるＰＤＰの構成について説明する。本発明のＰＤＰの
駆動装置は、ＡＣ方式やＤＣ方式に限らず、セル内に一
対の表示電極と１つのアドレス電極を有し、一方の表示
電極を用いてスキャンパルスを印加する３電極型のＰＤ
Ｐであればどのような構造のＰＤＰにも適用可能である
が、図１２に示したＡＣ方式の３電極面放電型のＰＤＰ
に好適に用いられるので、以下では本発明の駆動装置を
このＡＣ方式の３電極面放電型のＰＤＰに適用した例で
説明する。

【００３３】図１２に示したように、ＰＤＰ１０は、前
面側の基板１１と背面側の基板２１を備えている。これ
らの基板１１，２１は、通常、ガラスで形成されてい
る。

【００３４】前面側の基板１１の内側面に形成された表
示電極Ｘ，Ｙは、ＩＴＯ、ＳｎＯ₂などの透明電極１２
と、電極の抵抗を下げるための、例えばＡｇ、Ａｕ、Ａ
ｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ
／Ｃｒの積層構造）等からなる金属製のバス電極１３か
ら構成されている。表示電極Ｘ，Ｙは、蒸着法、スパッ
タ法等の成膜法とエッチング法を組み合わせることによ
り、所望の本数、厚さ、幅及び間隔で形成する。表示電
極Ｘ，Ｙのいずれか一方がスキャン電極として用いられ
る。

【００３５】誘電体層１４は、ＰＤＰに通常使用されて
いる材料で形成される。具体的には、例えば低融点ガラ
ス粉末とバインダーとからなるペーストを基板上にパタ
ーン印刷法などで塗布し、焼成することにより形成する
ことができる。

【００３６】誘電体層１４の上には、表示の際の放電に
より生じるイオンの衝突による損傷から誘電体層１４を
保護するための保護膜が設けられることもある。この保
護膜は、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等か
らなる。

【００３７】背面側の基板２１の内側面に形成されたア
ドレス電極Ａは、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ
及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構
造）等から構成される。アドレス電極Ａも表示電極Ｘ，
Ｙと同様に、蒸着法、スパッタ法等の薄膜法とエッチン
グ法を組み合わせる（Ａｇの場合は印刷などの厚膜法を
用いる）ことにより、所望の本数、厚さ、幅及び間隔で
形成する。

【００３８】隔壁２２は、サンドブラスト法、印刷法、
フォトエッチング法等により形成することができる。例
えば、低融点ガラス粉末とバインダーとからなるペース
トを基板２１上に塗布して焼成した後、サンドブラスト
法で切削することにより形成することができる。また、
バインダーに感光性の樹脂を使用し、マスクを用いた露
光及び現像の後、焼成することにより形成することも可
能である。

【００３９】蛍光体層２３は、蛍光体粉末とバインダー
とを含む蛍光体ペーストを隔壁２２間の溝内にスクリー
ン印刷、又はディスペンサーを用いた方法などで塗布
し、これを各色毎に繰り返した後、焼成することにより
形成することができる。また、この蛍光体層２３は、蛍
光体粉末とバインダーとを含むシート状の蛍光体層材料
（いわゆるグリーンシート）を使用し、フォトリソ法で
形成することもできる。この場合、所望の色のシートを
基板上の表示領域全面に貼り付けて、露光、現像を行
い、これを各色毎に繰り返すことで、対応する隔壁間に
各色の蛍光体層を形成することができる。

【００４０】ＰＤＰ１０は、上記した前面側のパネルア
センブリと背面側のパネルアセンブリとを、表示電極
Ｘ，Ｙとアドレス電極Ａとが直交するように対向配置
し、周囲を封止し、隔壁２２で囲まれた空間にネオン、
キセノンなどの放電ガスを充填することにより作製され
る。このＰＤＰ１０では、一対の表示電極Ｘ，Ｙとアド
レス電極Ａとの交差部の放電空間が表示の最小単位であ
る１つのセル領域（単位発光領域）となる。

【００４１】なお、この構成は一例であり、本発明はこ
れに限定されることなく、３電極型のＰＤＰであればど
のような構造のＰＤＰにも適用することができる。

【００４２】図１８はアドレス放電待ち時間量と壁電圧
変化量の関係を示すグラフである。このグラフは、図１
５に示した従来の駆動波形でＰＤＰを駆動した場合、つ
まりアドレス過程において表示電極Ｙのみにスキャンパ
ルスを印加した場合の壁電圧変化量を示している。アド
レス放電待ち時間量とは、初期化過程の書込消去パルス
による放電の後、アドレス過程でアドレス放電を起こす
までの待ち時間である。

【００４３】図中、黒丸印はＡＸ電極間の壁電圧の変化
量（ＡＸ間壁電圧変化量）を示し、白丸印はＡＹ電極間
の壁電圧の変化量（ＡＹ間壁電圧変化量）を示し、白角
印はＸＹ電極間の壁電圧の変化量（ＸＹ間壁電圧変化
量）を示している。

【００４４】このグラフに示すように、初期化過程の書
込消去パルスによる放電の後、ＡＹ間壁電圧は、アドレ
ス放電を起こすまでの待ち時間が長くなるほど減少す
る。ところが、ＡＸ間壁電圧及びＸＹ間壁電圧は、ＡＹ
間壁電圧に比べると、その減少量は微々たるものであ
る。これは、発明が解決しようとする課題の項で説明し
たように、アドレス放電を起こすまでの待ち時間が長い
セルでは、ＡＹ電極間の実効的な電圧がＡＹ電極間の放
電開始閾値近くになっているためである。したがって、
アドレス放電を起こすまでの待ち時間が長いセルに関し
ては、壁電圧が殆ど減少していないＡＸ電極間でアドレ
ス放電を起こせば、アドレス放電ミスの発生を防止でき
る。

【００４５】このため、本例では、アドレス過程でスキ
ャンパルスを印加する際、表示電極Ｙだけでなく、表示
電極Ｘと表示電極Ｙとを均等に用い、これにより少ない
部品点数で、アドレス動作マージンの改善を実現する。

【００４６】図１は本発明のＰＤＰの駆動回路の構成を
示すブロック図である。この図に示すように、本駆動回
路は、表示電極Ｘに駆動電圧を印加するＸ側ドライバ１
と、表示電極Ｙに駆動電圧を印加するＹ側ドライバ２
と、アドレス電極Ａに駆動電圧を印加するアドレス側ド
ライバ３と、これらのドライバ１，２，３を制御する制
御回路４とを備えた構成となっている。そして、Ｘ側ド
ライバ１とＹ側ドライバ２との双方に、それぞれスキャ
ンドライバと共通ドライバとを設けている。

【００４７】本ＰＤＰ１０の駆動は、従来と同様に、階
調を表示するために、図１４で示したように、１フィー
ルドを複数のＳＦに分けて表示する。そして、ＳＦ毎
に、全てのセルの電荷を初期化するための放電を発生さ
せる初期化過程、点灯すべきセルを選択するためのアド
レス放電を発生させるアドレス過程、点灯セルに表示放
電を連続的に交互に発生させてセルの点灯を維持する表
示過程を設定し、各ＳＦで表示放電の回数を異ならせ
て、ＳＦの組み合わせにより階調を表現する。

【００４８】ただし、アドレス過程が従来とは異なり、
アドレス過程を、表示電極Ｘ，Ｙのペアの内、Ｙ電極に
スキャンパルスを印加しながらＡ電極にデータパルスを
印加するサブアドレス過程Ａと、Ｘ電極にスキャンパル
スを印加しながらＡ電極にデータパルスを印加するサブ
アドレス過程Ｂとの２つのサブアドレス過程で構成す
る。この点を以下に詳述する。

【００４９】図２は本駆動回路による駆動波形を示す説
明図であり、表示電極Ｘ，Ｙとアドレス電極Ａに印加す
る電圧波形を示したものである。初期化過程において
は、まず、パネル全面のセルの壁電荷を消去する。この
消去は、初期化の書込消去パルスの立ち上がりの放電
で、先ずパネル全面のセルに壁電荷を大量に蓄積し、次
にパルスの立ち下がりにおいて、壁電圧のみで放電を起
こすことにより行う。この初期化過程は図１５で示した
従来と同じ駆動波形を用いてもよい。

【００５０】続いてアドレス過程を実施する。このアド
レス過程では、表示電極Ｘ，Ｙを表示電極Ｘ_A，Ｙ_Aと
表示電極Ｘ_B，Ｙ_Bとの２つのグループにほぼ均等に分
ける。分けかたは後述するが任意である。そして、前半
部分のサブアドレス過程Ａでは、表示電極Ｘ_A，Ｙ_Aの
グループをＹ_A電極を用いてスキャンし、後半部分のサ
ブアドレス過程Ｂでは、表示電極Ｘ_B，Ｙ_Bのグループ
をＸ_B電極を用いてスキャンする。

【００５１】具体的には、サブアドレス過程Ａでは、Ｙ
_A電極群に順次スキャンパルスを印加し、同時に表示デ
ータに従って点灯させるべきセルのＡ電極に対してデー
タパルスを印加し、アドレス放電を発生させて壁電荷を
蓄積する。また、サブアドレス過程Ｂでは、Ｘ_B電極群
に順次スキャンパルスを印加し、同時に表示データに従
って点灯させるべきセルのＡ電極に対してデータパルス
を印加し、アドレス放電を発生させて壁電荷を蓄積す
る。

【００５２】すなわち、サブアドレス過程ＡではＹ_A電
極群へのスキャンパルスの印加により、セル内で、Ｙ_A
電極を陰極、Ａ電極及びＸ_A電極を陽極としたアドレス
放電を起こす。ここでは、Ｙ_A電極群：｛Ｙ₁〜
Ｙ_n/2｝、Ｙ_B電極群：｛Ｙ_n/2+1〜Ｙ_n｝、Ｘ_A電極
群：｛Ｘ₁〜Ｘ_n/2｝、Ｘ_B電極群：｛Ｘ_n/2+1〜
Ｘ_n｝としている。アドレス放電後は、Ｙ_A電極には正
の壁電荷が蓄積され、Ｘ_A電極には負の壁電荷が蓄積さ
れる。

【００５３】サブアドレス過程Ａからサブアドレス過程
Ｂに移行する際、Ｘ電極の印加電圧の変化およびＹ電極
の印加電圧の変化によって、サブアドレス過程Ａにおい
てアドレス放電を行ったセルに対して、Ｙ_A電極とＸ_A
電極間で先発表示放電発光を一回だけ起こす。先発表示
放電発光後には、Ｙ_A電極には負の壁電荷が蓄積され、
Ｘ_A電極には正の壁電荷が蓄積される。

【００５４】サブアドレス過程ＢではＸ_B電極群へのス
キャンパルスの印加により、セル内で、Ｘ_B電極を陰
極、Ａ電極及びＹ_B電極を陽極としたアドレス放電を起
こす。アドレス放電後は、Ｘ_B電極には正の壁電荷が蓄
積され、Ｙ_B電極には負の壁電荷が蓄積される。

【００５５】したがって、アドレス過程後には、Ｙ_A電
極群及びＹ_B電極群には負の壁電荷が蓄積されており、
Ｘ_A電極群及びＸ_B電極群には正の壁電荷が蓄積されて
いる。

【００５６】そして、表示過程において、先頭のパルス
をＸ電極に印加し、ＸＹ電極間で表示放電を発生させ、
これを連続的に交互に発生させることにより、壁電荷が
蓄積さたセルのみを点灯させる。

【００５７】上記したＡ群の表示電極Ｘ_A，Ｙ_AとＢ群
の表示電極Ｘ_B，Ｙ_Bのグループ分けは、電極数がほぼ
均等であればよく、どの位置の電極をどの群に所属させ
るのかは任意である。例えばパネルの上下で２分しても
よいし、電極配置の奇数ラインと偶数ラインというよう
に２分してもよい。その他、例えば３本ずつ又は４本ず
つといういように、所定本数ずつで２分してもよい。

【００５８】図３はＸ側ドライバの回路構成を示す説明
図、図４はＹ側ドライバの回路構成を示す説明図であ
る。図３において、３１はタイミングコントロール回
路、３２は表示放電パルス回路及び書き込み消去パルス
回路、３３は電源Ｖxa、３４は電源Ｖxas 、３５は電源
Ｖxau 、３６はＸ電極用の第１スキャンドライバＬＳ
Ｉ、３７はＸ電極用の第２スキャンドライバＬＳＩであ
る。

【００５９】図４において、４１はタイミングコントロ
ール回路、４２は表示放電パルス回路、４３は電源Ｖy
a、４４は電源Ｖyas 、４５は電源Ｖyau 、４６はＹ電
極用の第１スキャンドライバＬＳＩ、４７はＹ電極用の
第２スキャンドライバＬＳＩである。

【００６０】従来のドライバに対し、Ｘ側ドライバで
は、図中破線で囲んだ電源回路ＣＸ１、電源回路ＣＸ
２、ダイオードＣＸ３を追加している。Ｙ側ドライバで
は、図中破線で囲んだ電源回路ＣＹ１、電源回路ＣＹ
２、ダイオードＣＹ３を追加している。また、従来と比
較して、スキャンドライバＬＳＩの点数の１／２が、Ｙ
側ドライバからＸ側ドライバへ移動している。

【００６１】印加電圧について説明すると、初期化過程
及び表示過程における印加電圧値は従来と同様であり、
書込消去パルスは３００Ｖ程度、表示放電パルスは１６
０Ｖ程度に設定しておけばよい。

【００６２】アドレス過程における印加電圧値は、例え
ば、Ｖa ＝５０Ｖ、Ｖxa＝８０Ｖ、Ｖxau ＝−８０Ｖ、
Ｖxas ＝−１７０Ｖ、Ｖya＝８０Ｖ、Ｖyau ＝−８０
Ｖ、Ｖyas ＝−１７０Ｖなどに設定する。この電圧設定
値はあくまで一例あり、放電開始電圧の閾値が異なるパ
ネル構造においては、別の設定値になり得る。

【００６３】ここで、表示電極Ｘと表示電極Ｙの構造が
対称であれば、Ｖya＝Ｖxa、Ｖyas＝Ｖxas 、Ｖyau ＝
Ｖxau とすることができ、電源の追加は不要となるの
で、ダイオードとＦＥＴのみを追加すればよい。

【００６４】図３と図４とで異なる部分は、Ｘ側ドライ
バには書き込み消去パルス回路が設けられているという
点だけである。したがって、入力する制御信号のみを変
更すれば、Ｘ側ドライバとＹ側ドライバとを共用するこ
とができ、回路基板製造コストを削減することができ
る。

【００６５】このように、アドレス過程を２つに分け、
それぞれのアドレス放電時の電場を異ならせることによ
り、アドレス放電までの待ち時間が長いセルにおいても
充分なアドレス放電強度を維持でき、従来より少ない部
品点数の追加で、アドレス動作マージンを改善すること
ができる。

【００６６】図５は放電開始電圧が異なるパネルの駆動
波形を示す説明図、図６及び図７はその駆動波形を印加
するための回路構成を示す説明図である。放電開始電圧
の閾値が異なるパネルにおいては、上述した駆動波形と
は異なる駆動波形を印加し、そのための駆動回路も異な
るものを用いる。

【００６７】図５に示した駆動波形は、図２の駆動波形
でＹ_B電極群に印加したパルスＰ３の電圧Ｖyau を電圧
Ｖyas の値に変更し、Ｘ_A電極群に印加したパルスＰ４
の電圧Ｖxau を電圧Ｖxas の値に変更した例を示してい
る。他の電圧波形は図２と同じである。

【００６８】図６はＸ側ドライバの回路構成を示す説明
図、図７はＹ側ドライバの回路構成を示す説明図であ
る。図６の回路では、Ｘ_A電極群に印加するパルスＰ４
を電圧Ｖxas の値にするためにダイオードＣＸ４を設け
ている。他の回路要素は図３と同じである。図７の回路
では、Ｙ_B電極群に印加するパルスＰ３を電圧Ｖyas の
値にするためにダイオードＣＹ４を設けている。他の回
路要素は図４と同じである。

【００６９】図８及び図９は別電源を追加した場合の回
路構成を示す説明図であり、図８はＸ側ドライバの回路
構成を示し、図９はＹ側ドライバの回路構成を示してい
る。放電開始電圧の閾値が異なるパネルにおいて異なる
駆動波形を印加する場合、別電源を設けるようにしても
よい。例えば、図５の駆動波形を変更し、Ｙ_B電極群に
印加するパルスＰ３を別電源から得て電圧Ｖyyの値に
し、Ｘ_A電極群に印加するパルスＰ４を別電源から得て
電圧Ｖxxの値にしてもよい。

【００７０】図８の回路では、Ｘ_A電極群に印加するパ
ルスＰ４を電圧Ｖxxの値にするために電源Ｖxx３８を設
けている。他の回路要素は図６と同じである。図９の回
路では、Ｙ_B電極群に印加するパルスＰ３を電圧Ｖyyの
値にするために電源Ｖyy４８を設けている。他の回路要
素は図７と同じである。

【００７１】以上のように、従来ではＶyau −Ｖyas ＝
１２０Ｖ程度であったものが、Ｖyau −Ｖyas ＝９０Ｖ
程度以下まで抑制でき、より安価な低耐圧ＬＳＩを利用
できる。

【００７２】以上の例では、初期化過程を矩形波で構成
していたが、初期化過程をランプ波で構成することもで
きる。図１０は初期化過程をランプ波で構成した場合の
駆動波形を示す説明図である。この図に示すように、初
期化過程で、書込消去パルスとしてランプ波を印加して
もよい。アドレス過程及び表示過程の電圧波形は図２と
同じである。

【００７３】また、以上の例では、アドレス放電で電荷
を形成したセルが点灯する、いわゆる書き込みアドレス
方式で駆動した例を示したが、アドレス放電の強弱によ
り点灯／非点灯を制御するプライミングアドレス方式で
駆動してもよい。また、アドレス放電で電荷を消去しな
かったセルが点灯する、いわゆる消去アドレス方式で駆
動してもよい。

【００７４】図１１は消去アドレス方式で駆動した場合
の駆動波形を示す説明図である。消去アドレス方式で
は、全てのセルに一定の電荷をほぼ均一に形成した後、
点灯させないセルにアドレス放電を発生させる。したが
って、アドレス放電の生じなかったセルのみが点灯する
ことになる。この方式で駆動すると、表示過程の直前に
は、点灯させるべきセルのＹ電極には正の電荷、Ｘ電極
には負の電荷が形成されるので、表示過程の先頭のパル
スはＹ電極に印加する。

【００７５】なお、本発明の趣旨は、アドレス過程にお
けるアドレス放電時の電場を変えることにあるので、以
上で述べてきた実施の形態はあくまでも一例に過ぎな
い。さらにまた、実施の形態で述べた初期化過程、表示
過程の構成に拘束されるものではない。

【００７６】

【発明の効果】本発明によれば、従来のプラズマディス
プレイパネルの駆動装置と比較して、より少ない部品点
数でアドレス動作マージンを改善させることができる。

【図面の簡単な説明】

【図１】本発明のＰＤＰの駆動回路の構成を示すブロッ
ク図である。

【図２】実施例の駆動回路による駆動波形を示す説明図
である。

【図３】実施例の駆動回路のＸ側ドライバの回路構成を
示す説明図である。

【図４】実施例の駆動回路のＹ側ドライバの回路構成を
示す説明図である。

【図５】実施例の放電開始電圧が異なるパネルの駆動波
形を示す説明図である。

【図６】実施例の放電開始電圧が異なる駆動回路のＸ側
ドライバの回路構成を示す説明図である。

【図７】実施例の放電開始電圧が異なる駆動回路のＹ側
ドライバの回路構成を示す説明図である。

【図８】実施例の別電源を追加した場合のＸ側ドライバ
の回路構成を示す説明図である。

【図９】実施例の別電源を追加した場合のＹ側ドライバ
の回路構成を示す説明図である。

【図１０】実施例の初期化過程をランプ波で構成した場
合の駆動波形を示す説明図である。

【図１１】実施例の消去アドレス方式で駆動した場合の
駆動波形を示す説明図である。

【図１２】本発明の駆動装置が適用されるＡＣ方式の３
電極面放電型ＰＤＰを部分的に示す斜視図である。

【図１３】従来のＰＤＰの駆動回路の構成を示すブロッ
ク図である。

【図１４】階調表示を行うための１フィールドの構成を
示す説明図である。

【図１５】従来の駆動波形を示す説明図である。

【図１６】従来のアドレス過程でのスキャンパルスの拡
大図である。

【図１７】従来の１つのセル内における表示電極Ｘ，Ｙ
とアドレス電極Ａのアドレス放電前とアドレス放電後の
電荷の状態を示す説明図である。

【図１８】アドレス放電待ち時間量と壁電圧変化量の関
係を示すグラフである。

【符号の説明】

１Ｘ側ドライバ２Ｙ側ドライバ３アドレス側ドライバ４制御回路１０ＰＤＰ１１前面側の基板１２透明電極１３バス電極１４誘電体層２１背面側の基板２２隔壁２３蛍光体層３１タイミングコントロール回路３２表示放電パルス回路及び書き込み消去パルス回路３３電源Ｖxa ３４電源Ｖxas ３５電源Ｖxau ３６Ｘ電極用の第１スキャンドライバＬＳＩ３７Ｘ電極用の第２スキャンドライバＬＳＩ４１タイミングコントロール回路４２表示放電パルス回路４３電源Ｖya ４４電源Ｖyas ４５電源Ｖyau ４６Ｙ電極用の第１スキャンドライバＬＳＩ４７Ｙ電極用の第２スキャンドライバＬＳＩＡアドレス電極Ｘ，Ｙ表示電極

Claims

【特許請求の範囲】

【請求項１】放電空間を介して対向する一対の基板上
に表示用の面放電を発生させるための対となる複数の第
１電極及び第２電極と、第１電極及び第２電極と交差し
て第１電極又は第２電極との間でセル選択用の放電を発
生させるための複数の第３電極とを設けたプラズマディ
スプレイパネルの駆動において、第１電極又は第２電極に走査電圧を印加する走査電圧印
加回路と、第３電極にデータ電圧を印加するデータ電圧印加回路
と、走査電圧の印加に際し、第１電極と第２電極とのいずれ
か一方の電極に走査電圧を印加するとともに、第１電極
への走査電圧の印加と第２電極への走査電圧の印加とが
ほぼ均等に行われるように走査電圧印加回路を制御する
制御回路を備えてなるプラズマディスプレイパネルの駆
動装置。
【請求項２】制御回路は、１フィールドの期間を複数
のサブフィールドに分割し、サブフィールド毎に、セル
の電荷を初期化する初期化過程と、点灯すべきセルを選
択するアドレス過程と、点灯セルに表示用の面放電を発
生させてセルの点灯を維持する表示過程とを繰り返し実
行し、アドレス過程が、第１電極に走査電圧を印加しそ
の間に第３電極にデータ電圧を印加する第１サブアドレ
ス過程と、第２電極に走査電圧を印加しその間に第３電
極にデータ電圧を印加する第２サブアドレス過程とで構
成されるように、走査電圧印加回路とデータ電圧印加回
路とを制御する請求項１記載のプラズマディスプレイパ
ネルの駆動装置。
【請求項３】第１サブアドレス過程で走査電圧を印加
する第１電極とこれと対になる第２電極との電極対グル
ープと、第２サブアドレス過程で走査電圧を印加する第
２電極とこれと対になる第１電極との電極対グループと
が、パネルのほぼ中央から第３電極の長手方向に二分さ
れていることを特徴とする請求項２記載のプラズマディ
スプレイパネルの駆動装置。
【請求項４】第１サブアドレス過程で走査電圧を印加
する第１電極とこれと対になる第２電極との電極対グル
ープと、第２サブアドレス過程で走査電圧を印加する第
２電極とこれと対になる第１電極との電極対グループと
が、第３電極の長手方向に交互に配置されていることを
特徴とする請求項２記載のプラズマディスプレイパネル
の駆動装置。
【請求項５】第１サブアドレス過程における第２電極
の印加電圧を生成するための電源、又は、第２サブアド
レス過程における第１電極の印加電圧を生成するための
電源、あるいはその両方が、他の印加電圧を生成するた
めの電源とは独立に設定されていることを特徴とする請
求項２記載のプラズマディスプレイパネルの駆動装置。
【請求項６】画面の行毎に面放電を生じさせるための
電極対を構成する第１及び第２の表示電極と、前記電極
対を放電空間に対して絶縁する誘電体層と、前記第１及
び第２の表示電極の双方と前記誘電体層を挟んで交差す
るアドレス電極とを有したプラズマディスプレイパネル
を、画面を構成するセル全ての電荷を初期化するアドレ
ス準備過程、点灯すべきセルを選択するアドレス過程、
点灯セルの点灯を維持する表示過程の順で駆動する方法
において、前記アドレス過程を少なくとも前半部と後半部に分割
し、前半部は前記第１の表示電極に走査電圧を印加して
アドレス動作を行い、後半部は第２の表示電極に走査電
圧を印加してアドレス動作を行うことを特徴とするプラ
ズマディスプレイパネルの駆動方法。