WO2006080457A1

WO2006080457A1 - 短パルスレーダ及びその制御方法

Info

Publication number: WO2006080457A1
Application number: PCT/JP2006/301349
Authority: WO
Inventors: Tasuku Teshirogi; Masaharu Uchino; Sumio Saito; Masanori Ejima
Original assignee: Anritsu Corporation; Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-01-28
Filing date: 2006-01-27
Publication date: 2006-08-03
Also published as: JP4377940B2; CN1942779A; EP1736795A1; JPWO2006080457A1; EP1736795A4

Description

明細書

短パルスレーダ及びその制御方法

技術分野

[0001] 本発明は短パルスレーダ（short range radars)及びその制御方法に係り、特に、幅の狭いパルス波（短パルス波）を所定周期で空間に放射し、空間にある物体からの反射波を受信して検波し、その検波出力に基づいて空間にある物体の解析を行う短パルスレーダのうち、車載用レーダ（automotive radars)や視覚障害者の歩行支援用レーダ等のために割り当てられて、る 22〜29GHzの UWB (Ultra— Wideb and)で使用する短パルスレーダにおいて、国際無線通信規則（RR)の規定を正しく遵守できるようにするための技術を採用した短パルスレーダ及びその制御方法に関する。

背景技術

[0002] 車載用の近距離レーダや視覚障害者のためのレーダとして、 UWBを用いた短パルスレーダが実用化されようとしている。

[0003] UWBを用いる短パルスレーダは、通常のレーダと同様に、送信部のアンテナから短パルス波を空間に放射し、その空間に存在する物体による反射波を受信して、物体の解析処理を行う。

[0004] 図 13は、この種の短パルスレーダの要部構成を示すブロック図である。

[0005] すなわち、この短パルスレーダにおいては、キャリア信号発生器 1から出力された U

WB内の所定周波数のキャリア信号 CA力スィッチ回路 2に入力される。

[0006] このスィッチ回路 2をパルス発生器 3から所定周期で出力されたパルス信号 Paで開閉することにより、バースト波 Baが生成される。

[0007] そして、このバースト波 Baは、送信部 5の増幅器 5aで増幅された後、アンテナ 5bから短パルス波 Ptとして探査対象空間 1に放射される。

[0008] また、この短パルス波 Ptを受けた物体 laからの反射波 Prは、受信部 6のアンテナ 6 aで受信された後、その受信信号 Rが増幅器 6bで増幅される。

[0009] そして、この増幅された受信信号！^ が直交検波回路 6cに入力される。 [0010] この直交検波回路 6cは、キャリア信号発生器 1から出力されたキャリア信号 Sをローカル信号として受信信号を直交検波することにより、そのベースバンド成分 I、 Q を出力する。

[0011] そして、図示しない信号処理部等により、ベースバンド成分 I、 Qに基づいて受信信号 Rの強度が求められると共に、パルス発生器 3よりパルス信号 Paが出力されたタイミンダカ所定レベル以上の振幅が検出されるまでの時間やその強度等に基づいて、探査対象空間 1に存在する物体 laの大きさや距離などの物体情報が求められる。発明の開示

[0012] しかしながら、上記の従来の短パルスレーダのように、キャリア信号 CAの経路に揷入されたスィッチ回路 2を開閉してバースト波 Baを生成する構成では、スィッチ回路 2 のアイソレーションの不完全性によりリークが生じ、キャリア信号の出力を完全に停止させることができな!/、と!/ヽぅ問題がある。

[0013] 特に、前記したように周波数の高い UWBでは、このキャリアリークを防止することが困難であると共に、 UWBを用いる短パルスレーダではパルスオフの時間がパルスォンの時間よりも約 4倍長くなるため、キャリアリーク電力が非常に大きくなる結果、その短パルス Ptのスペクトラム密度 Sxは、例えば、図 14に示すように、キャリア周波数 fc の位置にリーク成分 CA^ が大きく突出したものになる。

[0014] このリーク成分は、正規の送信タイミングに出力された短パルス波に対する反射波の実質的な受信感度を制限することになり、レーダ探査範囲を狭め、低反射率の障害物の検出を困難にする。

[0015] また、前記 UWBレーダシステムに関して、 FCC (米国連邦通信委員会）は、次の非特許文献 1にお、て、図 15に示すようなスペクトラムマスクを規定して、る。

非特許文献 1 :FCC 04- 285 "SECOND REPORT AND ORDER AND SECOND MEMORANDAM OPINION AND ORDER"

[0016] このスペクトラムマスクは、 2004年 12月 16日付けで開示されたもので、それ以前のものより一段と厳、規格となって、る。

[0017] このスペクトラムマスクにおいて、 UWBのうち、 1. 61〜23. 12GHzの範囲及び 29 . 0GHz以上の範囲の電力密度は一 61. 3dBmZMHz以下、 23. 12〜23. 6GHz 、 24. 0〜29. 0GHzの範囲の電力密度は—41. 3dBmZMHz以下に規定されている。

[0018] また、電波天文や地球探査衛星 (EESS)のパッシブセンサーを保護するため、国際無線通信規則 (RR)で意図的に電波発射を禁じている 23. 6〜24. OGHzのいわゆる RR電波発射禁止帯では従来のレベルより 20dB低! 、一 61. 3dBm/MHzに抑えられている。

[0019] 上記帯域内における放射電力密度が規制されているので、上記のようなリーク成分 S' が大きいと、その分だけ正規の送信タイミングにおける出力レベルを低く設定しなければならず、探査距離等が大きく制限されてしまう。

[0020] そこで、図 15に示しているように、 UWBのうち、 41. 3dBmZMHzより高い電力密度が許されているドッブラレーダ用の 24. 05〜24. 25GHzの狭帯域（Short R ange Device : SRD)に、短パルス Ptのキャリア周波数を一致させて、そのリーク成分 CA^ による問題を避けることも考えられている。

[0021] しかし、この SRDの近傍には、前述の RR電波発射禁止帯が存在し、しかも、上記のようにパルス信号でキャリア信号を断続したパルス変調信号は、数 100MHz〜2G Hzのスペクトラム幅を有して、るので、上記のように RR電波発射禁止帯の近傍の S RD帯にキャリア周波数を設定した場合、その短パルスのスペクトラムのかなり高、レベルの部分が RR電波発射禁止帯に重なってしま、、上記最新のスペクトラムマスクのように 61. 3dBm以下に抑えることは極めて困難である。

[0022] このような背景から、本願発明者等は、送信指示信号に基づくパルスのオン時のみ発振し、該ノルスのオフ時には発振が停止する、いわゆるバースト発振器を用いる U WBレーダを次の特許文献 1により提案して！/、る。

特許文献 l :WO 2005Z117256 (2005年 12月 8日）発明の名称発振出力のリークを防止可能とするレーダ用発振器

[0023] このレーダ用発振器に用いられるバースト発振器は原理的にキャリアリークが生じないため、任意のスペクトル配置が可能となり、スペクトルの主要部分を RR電波発射禁止帯力十分離して配置することにより、地球探査衛星などとの干渉を十分低く抑えることができる。 [0024] さらに、本願発明者等は、バースト発振器と、 RR電波発射禁止帯に利得のノッチを有する送信アンテナの両方を用いることにより、 RR電波発射禁止帯ではスペクトルピークより、容易に 20dB以上放射電力密度を低減させることが可能となる UWBレーダを次の特許文献 2により提案して、る。

特許文献 2 : PCTZJP2005Z020859 (2005年 11月 14日）発明の名称円偏波アンテナ及びそれを用いるレーダ装置

[0025] このレーダ装置とし適用される UWBレーダでは、受信系の構成を簡易化する目的で検波回路として、自乗検波器を用いている。

[0026] しかしながら、自乗検波器は一般にダイナミックレンジが狭ぐ高感度検波が難しいため、受信系に利得可変の低雑音増幅器 (LNA)を用いて受信感度を補正しなければならな!、と!/、う問題がある。

[0027] 本発明の目的は、以上のような従来技術の問題を解決するため、送信指示信号を受ける毎に、所定幅の第 1パルスと、該第 1パルスと同一幅で予め設定された時間だけ遅延した第 2パルスとを含む 1対のパルスを発生し、該 1対のパルスのうち先に発生した第 1パルスに基づいてバースト波の短パルス波を空間に放射させることにより、 U WBレーダとして規定されているスペクトルマスクを遵守しながら RR電波発射禁止帯への妨害が起こらないようにすることができる送信系を有すると共に、該 1対のパルスのうち後に発生した第 2パルスをローカル信号に用いて直交検波することにより、ダイナミックレンジが広く高感度検波を行うことができる受信系を有する短パルスレーダ及びその制御方法を提供することである。

[0028] 前記目的を達成するために、本発明の第 1の態様によると、

送信指示信号 (S)を受ける毎に、所定幅の第 1パルス (Pa)と、該第 1パルスと同一幅で予め設定された時間 (Td)だけ該第 1パルスよりも遅延した第 2パルス (Pb)とを含む 1対のパルスを発生する対パルス発生器（21)と、

前記対パルス発生器から出力される前記第 1及び第 2パルスを含む 1対のパルスを受けている期間に発振動作して所定のキャリア周波数の信号を第 1バースト波 (Ba) として前記第 1パルスに同期して出力すると共に、前記所定のキャリア周波数の信号を第 2バースト波 (Bb)として前記第 2パルスに同期して出力し、前記第 1及び第 2パルスを含む 1対のパルスが入力されていない期間に前記発振動作を停止するバースト発振器 (22)と、

前記バースト発振器力前記第 1パルスに同期して出力される前記第 1バースト波を短パルス波 (Pt)として探査対象空間（1)へ放射する送信部（25)と、

前記送信部から前記探査対象空間へ放射された前記第 1バースト波による短パルス波の反射波を受信し、該受信した信号を、前記バースト発振器から前記第 2パルスに同期して出力される第 2バースト波をローカル信号として検波する受信部（30)と、前記送信指示信号を前記対パルス発生器に出力すると共に、該対パルス発生器が出力する第 1パルスと第 2パルスとの間隔を可変制御する制御部（50)と、

を具備する短パルスレーダが提供される。

[0029] また、前記目的を達成するために、本発明の第 2の態様によると、

前記受信部は、前記受信した信号を前記第 2バースト波をローカル信号として直交検波することを特徴とする第 1の態様に従う短パルスレーダが提供される。

[0030] また、前記目的を達成するために、本発明の第 3の態様によると、

前記バースト発振器と前記送信部との間及び前記バースト発振器と前記受信部との間に設けられ、前記バースト発振器力出力された前記第 1及び第 2バースト波を前記送信部または前記受信部の、ずれかに選択的に入力するためのスィッチ（23) と、

前記スィッチを制御して、前記バースト発振器力出力された前記第 1バースト波を前記送信部に入力させ、前記第 2バースト波を前記受信部に入力させるスィッチ切換回路（24)と、

をさらに備えたことを特徴とする第 1の態様に従う短パルスレーダが提供される。

[0031] また、前記目的を達成するために、本発明の第 4の態様によると、

前記送信部には、前記第 1バースト波に所定時間の遅延を与える固定遅延器（25 d)が設けられてヽることを特徴とする第 1の態様に従う短パルスレーダが提供される。

[0032] また、前記目的を達成するために、本発明の第 5の態様によると、

前記対パルス発生器は、

所定周波数 (fc)のクロック信号 (C)と、前記制御部からの前記遅延時間に対応した所定ビット数 Lの周波数データ（Df)とを受け、正弦波 1周期分の波形データを記憶しているアドレス長 (L)の内部のリードオンリメモリ（ROM)に対して、前記周波数データを前記クロック信号の周期で積算した値でアドレス指定して前記波形データを順次読み出してデジタル Zアナログ (DZA)変換することにより、前記クロック信号の所定周波数、前記アドレス長及び前記周波数データで決まる周波数 (fe)の正弦波状の信号を出力するダイレクトデジタルシンセサイザ (DDS： 21a)と、

前記 DDSから出力される前記正弦波状の信号の高域成分を除去して正弦波信号を出力するローパスフィルタ（LPF : 21b)と、

前記 LPFから出力される前記正弦波信号に対する波形整形処理を行ヽ、デューティ比 50で互いにレベルが反転した前記正弦波状の信号の周波数に対応した周期 (T e)の 2相の第 1及び第 2の可変周期パルス (Pe、 Pe' )を出力する波形整形回路（2 lc)と、

前記波形整形回路から出力される前記第 1の可変周期パルスが入力され、前記送信指示信号が入力されて力前記第 1の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第 1パルス (Pa)を出力する第 1パルス発生回路（ 21d)と、

前記波形整形回路から出力される前記第 2の可変周期パルスが入力され、前記送信指示信号が入力されて力前記第 2の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第 2パルス (Pa)を出力する第 2パルス発生回路（ 21e)と、

第 1パルス発生回路から出力される前記第 1パルス及び前記第 2パルス発生回路から出力される前記第 2パルスとの論理和をとるオア回路（21f)と、

を備えたことを特徴とする第 1の態様に従う短パルスレーダが提供される。

また、前記目的を達成するために、本発明の第 6の態様によると、

前記バースト発振器は、共振器 (22e)を負荷とする増幅器 (22f)の出力を帰還回路（22b)により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもつて発振させるように構成されていると共に、前記増幅器の入力端あるいは出力端とァースラインとの間を、スィッチ回路（22c)により開閉し、前記バースト発振器 22をして発振動作状態と発振停止状態とを切り換えるように構成されて!ヽることを特徴とする第 1の態様に従う短パルスレーダが提供される。

[0034] また、前記目的を達成するために、本発明の第 7の態様によると、

前記バースト発振器は、共振器 (22e)を負荷とする増幅器 (22f)の出力を帰還回路（22b)により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもつて発振させるように構成されていると共に、前記増幅器の電源供給ラインにスィッチ回路（22c)を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されていることを特徴とする第 1の態様に従う短パルスレーダが提供される。

[0035] また、前記目的を達成するために、本発明の第 8の態様によると、

前記バースト発振器は、共振器 (22e)を負荷とする増幅器 (22f)の出力を帰還回路（22b)により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもつて発振させるように構成されていると共に、前記増幅器の電源供給ラインに第 1のスイッチ回路（22c)を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されており、さらに前記第 1のスィッチ回路と反対の関係で開閉動作する第 2 のスィッチ回路（22g)を用い、前記第 1のスィッチ回路により前記増幅器に対する電源供給が停止している間だけ前記第 2のスィッチ回路を閉じて前記共振器に所定電流を流しておき、前記第 1のスィッチ回路が閉じて前記増幅器に対する電源が供給されるタイミングに前記第 2のスィッチ回路を開くことにより、前記共振器に過度現象による共振周波数の信号成分を発生させ、前記バースト発振器をして発振動作状態に速やかに移行させることを特徴とする第 1の態様に従う短パルスレーダが提供される。

[0036] また、前記目的を達成するために、本発明の第 9の態様によると、

前記スィッチは、共通接点と、第 1及び第 2の接点とを有し、前記共通接点と前記第 1の接点を介して前記第 1バースト波を前記送信部に入力させると共に、前記共通接点と前記第 2の接点を介して前記第 2バースト波を前記受信部に入力させる 1回路 2 接点型のスィッチカゝら構成されていることを特徴とする第 3の態様に従う短パルスレーダが提供される。

[0037] また、前記目的を達成するために、本発明の第 10の態様によると、

前記スィッチは、前記第 1バースト波を前記送信部に入力させる第 1のスィッチ（23 a)と、前記第 2バースト波を前記受信部に入力させる第 2のスィッチ（23b)とから構成されていることを特徴とする第 3の態様に従う短パルスレーダが提供される。

[0038] また、前記目的を達成するために、本発明の第 11の態様によると、

前記第 1及び第 2のスィッチは、それぞれ、

ブリッジ接続された第 1乃至第 4のダイオード (D1〜D4)と、

前記第 1乃至第 4のダイオードのうち逆方向接続された第 1の 2つのダイオード (D1 、 D2)の接続点力もアースの間に逆方向に挿入された第 5のダイオード (D5)と、前記第 1乃至第 4のダイオードのうち逆方向接続された第 2の 2つのダイオード (D3 、D4)の接続点カゝらアースの間に順方向に接続された第 6のダイオード (D6)と、前記第 1の 2つのダイオードの接続点と前記第 2の 2つのダイオードの各逆方向接続点の間に接続され、前記スィッチ切換回路からの切換信号 (Q)のレベルに応じて電流の方向が反転される電流源 (I)とを備え、

前記電流源 Iの電流の方向が、前記第 5及び第 6のダイオードをオフ、前記第 1乃至第 4のダイオードをオンとする方向であるときのみ、前記第 1及び第 3のダイオードの接続点に入力される第 1または第 2バースト波 (Ba, Bb)を前記第 2及び第 4のダイオードの接続点から出力するように構成されていることを特徴とする第 10の態様に従う短パルスレーダが提供される。

[0039] また、前記目的を達成するために、本発明の第 12の態様によると、

対パルス発生器 (₂₁)、バースト発振器 (₂₂)、受信部（₃₀)、送信部（₂₅)及び制御部（50)を準備するステップと、

前記制御部（50)によって、送信指示信号を出力するステップと、

前記対パルス発生器 (21)によって、前記制御部からの前記送信指示信号 (S)を受ける毎に、所定幅の第 1パルス (Pa)と、該第 1パルスと同一幅で予め設定された時間 (Td)だけ該第 1パルスよりも遅延した第 2パルス (Pb)とを含む 1対のノルスを発生するステップと、前記制御部（50)によって、前記対パルス発生器が出力する第 1パルスと第 2パルスとの間隔を可変制御するステップと、

前記バースト発振器 (22)によって、前記対パルス発生器から出力される前記第 1 及び第 2パルスを含む 1対のノルスを受けている期間に発振動作して所定のキャリア周波数の信号を第 1バースト波 (Ba)として前記第 1パルスに同期して出力すると共に、前記所定のキャリア周波数の信号を第 2バースト波（Bb)として前記第 2パルスに同期して出力し、前記第 1及び第 2パルスを含む 1対のパルスが入力されていない期間に前記発振動作を停止するステップと、

前記送信部（25)によって、前記バースト発振器力前記第 1パルスに同期して出力される前記第 1バースト波を短パルス波 (Pt)として探査対象空間（1)へ放射するステツプと、

前記受信部（30)によって、前記送信部から前記探査対象空間へ放射された前記第 1バースト波による短パルス波の反射波を受信し、該受信した信号を、前記バースト発振器力前記第 2パルスに同期して出力される第 2バースト波をローカル信号として検波するステップと、

を具備する短パルスレーダの制御方法が提供される。

[0040] また、前記目的を達成するために、本発明の第 13の態様によると、

前記検波するステップは、前記受信部によって、前記受信した信号を前記第 2バースト波をローカル信号として直交検波することを特徴とする第 12の態様に従う短パルスレーダの制御方法が提供される。

[0041] また、前記目的を達成するために、本発明の第 14の態様によると、

スィッチ（23)及びスィッチ切換回路（24)を準備するステップと、

前記スィッチ (23)によって、前記バースト発振器から出力された前記第 1及び第 2 バースト波を前記送信部または前記受信部のいずれかに選択的に入力するステップと、

前記スィッチ切換回路（24)によって、前記スィッチを制御して、前記バースト発振器から出力された前記第 1バースト波を前記送信部に入力させ、前記第 2バースト波を前記受信部に入力させるステップと、をさらに備えたことを特徴とする第 12の態様に従う短パルスレーダの制御方法が提供される。

[0042] また、前記目的を達成するために、本発明の第 15の態様によると、

前記送信部には、前記第 1バースト波に所定時間の遅延を与える固定遅延器（25 d)が設けられていることを特徴とする第 12の態様に従う短パルスレーダの制御方法が提供される。

[0043] また、前記目的を達成するために、本発明の第 16の態様によると、

前記対パルス発生器は、

所定周波数 (fc)のクロック信号 (C)と、前記制御部からの前記遅延時間に対応した所定ビット数 Lの周波数データ（Df)とを受け、正弦波 1周期分の波形データを記憶しているアドレス長 (L)の内部のリードオンリメモリ（ROM)に対して、前記周波数データを前記クロック信号の周期で積算した値でアドレス指定して前記波形データを順次読み出してデジタル Zアナログ変換することにより、前記クロック信号の所定周波数、前記アドレス長及び前記周波数データで決まる周波数 (fe)の正弦波状の信号を出力するダイレクトデジタルシンセサイザ (DDS： 21a)と、

前記波形整形回路から出力される前記第 1の可変周期パルスが入力され、前記送信指示信号が入力されて力前記第 1の可変周期パルスのレベルが最初に立ち下力タイミングに同期した所定幅の第 1パルス (Pa)を出力する第 1パルス発生回路（ 21d)と、

前記波形整形回路から出力される前記第 2の可変周期パルスが入力され、前記送信指示信号が入力されて力前記第 2の可変周期パルスのレベルが最初に立ち下力 ¾タイミングに同期した所定幅の第 2パルス (Pa)を出力する第 2パルス発生回路（ 21e)と、

第 1パルス発生回路から出力される前記第 1パルス及び前記第 2パルス発生回路力も出力される前記第 2パルスとの論理和をとるオア回路（21f)と、

を備えたことを特徴とする第 12の態様に従う短パルスレーダの制御方法が提供される。

[0044] また、前記目的を達成するために、本発明の第 17の態様によると、

前記バースト発振器は、共振器 (22e)を負荷とする増幅器 (22f)の出力を帰還回路（22b)により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもつて発振させるように構成されていると共に、前記増幅器の入力端あるいは出力端とァースラインとの間を、スィッチ回路（22c)により開閉し、前記バースト発振器 22をして発振動作状態と発振停止状態とを切り換えるように構成されて!ヽることを特徴とする第 12の態様に従う短パルスレーダの制御方法が提供される。

[0045] また、前記目的を達成するために、本発明の第 18の態様によると、

前記バースト発振器は、共振器 (22e)を負荷とする増幅器 (22f)の出力を帰還回路（22b)により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもつて発振させるように構成されていると共に、前記増幅器の電源供給ラインにスィッチ回路（22c)を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されていることを特徴とする第 12の態様に従う短パルスレーダの制御方法が提供される。

[0046] また、前記目的を達成するために、本発明の第 19の態様によると、

前記バースト発振器は、共振器 (22e)を負荷とする増幅器 (22f)の出力を帰還回路（22b)により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもつて発振させるように構成されていると共に、前記増幅器の電源供給ラインに第 1のスイッチ回路（22c)を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されており、さらに前記第 1のスィッチ回路と反対の関係で開閉動作する第 2 のスィッチ回路（22g)を用い、前記第 1のスィッチ回路により前記増幅器に対する電源供給が停止している間だけ前記第 2のスィッチ回路を閉じて前記共振器に所定電流を流しておき、前記第 1のスィッチ回路が閉じて前記増幅器に対する電源が供給されるタイミングに前記第 2のスィッチ回路を開くことにより、前記共振器に過度現象による共振周波数の信号成分を発生させ、前記バースト発振器をして発振動作状態に速やかに移行させることを特徴とする第 12の態様に従う短パルスレーダの制御方法が提供される。

[0047] 以上のように構成される本発明による短パルスレーダ及びその制御方法では、第 1 パルスと該第 1パルスカゝら所定時間遅延した第 2パルスとを含む 1対のパルスをバースト発振器に入力し、スィッチにより、バースト発振器力ゝら第 1パルスに同期して発振出力された第 1バースト波を短パルス波として送信部カゝら探査対象空間に放射し、その反射波を受信部で受信し、その受信した信号を、バースト発振器力第 2パルスに同期して発振出力された第 2バースト波をローカル信号として検波するようにしている

[0048] このような本発明による短パルスレーダ及びその制御方法では、検波方式が!/、わゆる直線検波方式であるので、自乗検波方式に比べて高感度で、広いダイナミックレンジの受信が可能となる。

[0049] また、本発明による短パルスレーダ及びその制御方法では、スィッチにより、バースト発振器力出力された第 1バースト波を送信部に入力し、第 2バースト波を受信部に入力する構成であるので、探査対象空間への第 2バースト波の放射を防止することができ、さらに、第 1及び第 2バースト波の出力電力を必要最小限にでき、低消費電力化を図ることができる。

[0050] また、本発明による短パルスレーダ及びその制御方法では、スィッチから出力された第 1バースト波を固定遅延器により所定時間遅延するような構成とすることにより、第 1及び第 2バースト波の時間差をあまり接近させなくとも、近距離にあるターゲットの検出が可能となる。

[0051] すなわち、第 1及び第 2バースト波の時間差が接近していると、バースト発振器の過渡特性や発生する熱に起因して、第 2バースト波の発振周波数や波形が第 1バースト波とずれてくるという問題がある。 [0052] しかるに、上記のように第 1バースト波を固定遅延器により所定時間遅延する構成として、第 1及び第 2バースト波の時間差を固定することにより、上記の問題を回避することができる。

図面の簡単な説明

[0053] [図 1]図 1は、本発明の第 1の実施形態による短パルスレーダの構成を説明するために示すブロック図である。

[図 2]図 2は、図 1の要部の動作を説明するために示すタイミングチャートである。

[図 3]図 3は、図 1の要部の構成例を示すブロック図である。

[図 4]図 4は、図 3の構成例の動作を説明するために示すタイミングチャートである。

[図 5]図 5は、図 1の要部の構成例を示すブロック図である。

[図 6]図 6は、図 1の要部の他の構成例を示すブロック図である。

[図 7]図 7は、図 1の要部の他の構成例を示すブロック図である。

[図 8]図 8は、図 1の要部の他の構成例を示すブロック図である。

[図 9]図 9は、図 8の構成例の具体回路例を示す図である。

[図 10]図 10は、本発明で採用する直線検波方式と従来技術による自乗検波方式とのダイナミックレンジの比較を示す特性図である。

[図 11]図 11は、図 1の動作を説明するために示すタイミングチャートである。

[図 12]図 12は、本発明の第 2の実施形態による短パルスレーダの構成を説明するために示すブロック図である。

[図 13]図 13は、従来の短パルスレーダ装置の構成例を示すブロック図である。

[図 14]図 14は、従来の短パルスレーダ装置の動作を説明するためのスペクトラム特

'性図である。

[図 15]図 15は、 UWBにおける FCC勧告のスペクトラムマスクを示す図である。

発明を実施するための最良の形態

[0054] 以下、図面に基づいて本発明の幾つかの実施の形態を説明する。

[0055] (第 1実施形態）

図 1は、本発明の第 1の実施形態による短パルスレーダの構成を説明するために示すブロック図である。 [0056] 本発明に係る短パルスレーダ 20は、基本的には、送信指示信号 Sを受ける毎に、所定幅の第 1パルス Paと、該第 1パルスと同一幅で予め設定された時間 Tdだけ該第 1パルスよりも遅延した第 2パルス Pbとを含む 1対のパルスを発生する対パルス発生器 21と、前記対パルス発生器 21から出力される前記第 1及び第 2パルス Pa、 Pbを含む 1対のパルスを受けている期間に発振動作して所定のキャリア周波数の信号を第 1 バースト波 Baとして前記第 1パルス Paに同期して出力すると共に、前記所定のキヤリァ周波数の信号を第 2バースト波 Bbとして前記第 2パルス Pbに同期して出力し、前記第 1及び第 2パルス Pa、 Pbを含む 1対のパルスが入力されていない期間に前記発振動作を停止するバースト発振器 22と、前記バースト発振器 22から前記第 1パルス Paに同期して出力される前記第 1バースト波 Baを短パルス波 Ptとして探査対象空間 1へ放射する送信部 25と、前記送信部 25から前記探査対象空間 1へ放射された前記第 1バースト波 Baによる短パルス波の反射波 Prを受信し、該受信した信号 Rを、前記バースト発振器 22から前記第 2パルス Pbに同期して出力される第 2バースト波 Bb をローカル信号として検波する受信部 30と、前記送信指示信号 Sを前記対パルス発生器 21に出力すると共に、該対パルス発生器 21が出力する第 1パルス Paと第 2パルス Pbとの間隔を可変制御する制御部 50とを有している。

[0057] また、本発明に係る短パルスレーダの制御方法は、基本的には、対パルス発生器 2 1、バースト発振器 22、受信部 30及び制御部 50を準備するステップと、前記制御部 50によって、送信指示信号 Sを出力するステップと、前記対パルス発生器 21によつて、前記制御部 50からの前記送信指示信号 Sを受ける毎に、所定幅の第 1パルス Pa と、該第 1パルス Paと同一幅で予め設定された時間 Tdだけ該第 1パルスよりも遅延した第 2パルス Pbとを含む 1対のパルスを発生するステップと、前記制御部 50によって、前記対パルス発生器 21が出力する第 1パルス Paと第 2パルス Pbとの間隔を可変制御するステップと、前記バースト発振器 22によって、前記対パルス発生器 21から出力される前記第 1及び第 2パルス Pa、 Pbを含む 1対のパルスを受けている期間に発振動作して所定のキャリア周波数の信号を第 1バースト波 Baとして前記第 1パルス Pa に同期して出力すると共に、前記所定のキャリア周波数の信号を第 2バースト波 Bbとして前記第 2パルス Pbに同期して出力し、前記第 1及び第 2パルス Pa、 Pbを含む 1 対のパルスが入力されていない期間に前記発振動作を停止するステップと、前記送信部 25によって、前記バースト発振器 22から前記第 1パルス Paに同期して出力される前記第 1バースト波 Baを短パルス波 Ptとして探査対象空間 1へ放射するステップと、前記受信部 30によって、前記送信部 25から前記探査対象空間 1へ放射された前記第 1バースト波 Baによる短パルス波 Ptの反射 Pr波を受信し、該受信した信号 Rを、前記バースト発振器 22から前記第 2パルス Pbに同期して出力される第 2バースト波 B bをローカル信号として検波するステップとを有している。

[0058] 具体的には、図 1に示すように、この短パルスレーダ 20の対パルス発生器 21は、後述する制御部 50から供給される図 2の（a)に示すように立ち上がりで送信を指示する信号 Sを受ける毎に、図 2の (b)に示すように、所定幅 (例えば、 Ins)の第 1パルス Pa と、該第 1パルス Paと同一幅で予め設定された時間 Tdだけ遅延した第 2パルス Pbとを 1対のパルスとして出力する。

[0059] この対パルス発生器 21は、第 1パルス Paと第 2パルス Pbの間に正確な遅延時間 T dを与えるために、例えば、図 3に示すような構成を有している。

[0060] 図 3において、ダイレクトデジタルシンセサイザ (DDS) 21aは、所定周波数 fc (例えば、 200MHz)のクロック信号 Cと、後述する制御部 50からの遅延時間 Tdに対応した所定ビット数 Lの周波数データ Dfとを受け、正弦波 1周期分の波形データを記憶しているアドレス長 Lの内部のリードオンリメモリ（ROM)に対して、周波数データ Dfをクロック周期で積算した値でアドレス指定して波形データを順次読み出し、これをデジタル Zアナログ (DZA)変換して、クロック信号 Cの周波数 fc、アドレス長 L及び周波数データ Dfで決まる周波数 feの正弦波状 (厳密には、正弦波に沿って階段状に変化する波形)の信号をローパスフィルタ (LPF) 21bに出力する。

[0061] LPF21bは、 DDS21aからの DZA変換出力の高域成分（例えば、 71MH以上の成分)を除去して正弦波信号を生成して波形整形回路 21cに出力する。

[0062] 波形整形回路 21cは、 LPF21bからの正弦波信号に対する波形整形処理を行い、図 4の（a)、（b)に示すように、デューティ比 50で互いにレベルが反転した周波数 fe ( 周期 Te)の 2相の第 1及び第 2の可変周期パルス Pe、 Pe' を出力する。

[0063] この第 1及び第 2の可変周期パルス Pe、 Pe' の周波数 feは、クロック信号 Cの周波数 f cの 1Z2以下の範囲で、

fe = Df-fe/2^L

となる。

[0064] また、第 1及び第 2の可変周期パルス Pe、 Pe' の周期 Teは、クロック信号 Cの周波数 fcの周期 Tcの 2倍以上の範囲で、

Te=Tc-2^L/Df

となる。

[0065] ここで、周波数データ Dfの値が Aから A+ 1に 1ポイントだけ変化したときの第 1及び第 2の可変周期パルス Pe、 Pe' の周期 Teの変化 ΔΤ (時間分解能）は、次のように表すことができる。

[0066] ΔΤ= (Tc-2^L) { (1/A) -[1/(A+1)]}

= (Tc-2^L){l/[A(A+l)]}

上記式で Aが 1に比べて十分大き!/、とき、

AT=(Tc-2^L) (1/A²)

となる。

[0067] 例えば、 Tc = 5ns、 2^L=2³²を概略値 4X 10⁹とし、 A=l X 10⁶とすると、

ΔΤ=20/(1Χ10¹²)=0.02 (ns)

となる。

[0068] つまり、第 1及び第 2の可変周期パルス Pe、 Pe' は、周波数データ Dfが 1 X 10⁶の近傍での時間分解能は 0.02nsとなる。

[0069] また、 A= 10 X 10⁶の場合には 0.2psとなる。

[0070] これらのデータ設定範囲においては、第 1及び第 2の可変周期パルス Pe、 Pe' の可変周期は、短パルス Ptの幅（Ins)に比べて十分小さい時間分解能が得られ、ほぼ連続的にその周期を可変することができる。

[0071] 第 1の可変周期パルス Peは、第 1パルス発生回路 21dに入力されると共に、第 2の可変周期パルス P は第 2パルス発生回路 21eに入力される。

[0072] そして、第 1パルス発生回路 21dは、図 4の（c)に示すような送信指示信号 Sが入力されて力第 1の可変周期ノルス Peのレベルが最初に立ち下がるタイミングに同期した所定幅（InS)の第 1パルス Paを図 4の（d)に示すように生成して、オア回路 21fに出力する。

[0073] また、第 2パルス発生回路 21eは、第 1パルス発生回路 21dから第 1パルス Paが出力されて力第 2の可変周期ノルス P のレベルが最初に立ち下がるタイミングと同期した所定幅（Ins)の第 2パルス Pbを図 4の（e)に示すように生成して、オア回路 21 fに出力する。

[0074] したがって、第 1パルス Paと第 2パルス Pbとの論理和をとるオア回路 21fからは、図

4の（f)に示すように、第 1パルス Paが出力されてから、 Td=TeZ2だけ遅延した第 2 パルス Pbが出力されることになる。

[0075] これにより、図 4の（a)乃至（e)に示すように、第 1の可変周期パルス Peの周期を Te から Te' まで大きくすれば、第 1パルス Paに対する第 2パルスの遅延時間は Tdから

Td' まで長くすることができる。

[0076] ここで、遅延時間 Td=TeZ2はクロック信号 Cの周波数精度に依存して非常に安定であり、前記したように、第 1及び第 2の可変周期パルス Pe、 Pe' の可変周期を微細〖こ変ィ匕させることができる。

[0077] したがって、対パルス発生器 21によって生成される 2つのパルス Pa、 Pbの間の遅延時間 Tdは、安定且つ高!、分解能で可変することができる。

[0078] このようにして、対パルス発生器 21によって生成された対パルスは、バースト発振器 22に入力される。

[0079] バースト発振器 22は、対パルス発生器 21から出力される 2つのパルス Pa、 Pbを受けている間、発振動作して所定のキャリア周波数の信号を出力し、 2つのパルス Pa、 Pbが入力されて、な、期間は発振動作を停止させるように構成されて、る。

[0080] このようなバースト発振器 22としては種々の構成が考えられる。

[0081] 例えば、図 5は、共振器を用いたバースト発振器 22の構成例を示している。

[0082] このバースト発振器 22は、共振器 22eを負荷とする増幅器 22fの出力を帰還回路 2 2bにより増幅器 22fの入力側に正帰還して共振器 22eの共振周波数でもって発振させるように構成している。

[0083] 帰還回路 22bは、例えば、抵抗 (またはコイル）とコンデンサによる L型、 T型等の L PFで構成される。

[0084] この場合、増幅器 22fの入力端あるいは出力端とアースラインとの間を、スィッチ回路 22cにより開閉し、バースト発振器 22をして発振動作状態と発振停止状態とを切り換える。

[0085] スィッチ回路 22cは、増幅器 22fの入力端 (または出力端でもよい）とアースラインの間を開閉するように挿入されており、パルス Pa、 Pbがハイレベル (パルス入力状態）のときには開いてバースト発振器 22をして発振動作状態とすると共に、ノレス Pa、 P bがローレベル (パルス非入力状態）のときには閉じてバースト発振器 22をして発振停止状態とする。

[0086] 以下同様に、スィッチ回路 22cが開いている間、上記動作が繰り返されることになり

、バースト発振器 ₂₂からは、共振器 22eの共振周波数を有するバースト波が発振出力されることになり、スィッチ回路 22cが閉じると発振動作が停止する。

[0087] ここで、バースト発振器 22の発振周波数は、例えば、 26. 5GHzとなるように、共振器 22eの共振周波数が設定されて、る。

[0088] 上記のようにパルス Pa、 Pbによってバースト発振器 22の発振動作そのものを制御しているので、原理的にキャリア漏れは発生しない。

[0089] したがって、 UWBの使用に際して規定されている電力密度の制限は、発振時に出力される短パルス波の瞬時パワーにっ、てのみ考慮すればよぐ規定されて、る電力を最大限有効に使用することができる。

[0090] また、キャリア漏れがな、ので、 UWBのスペクトラムマスクの任意の位置にメイン口ーブを配置することができ、そのメイローブのほぼ全体が RR電波発射禁止帯と重ならなヽよう〖こすることがでさる。

[0091] また、図 6に示すバースト発振器 22のように、増幅器 22fの電源供給ラインにスイツチ回路 22cを接続し、増幅器 22fに対する電源の供給 (バイアス電源も含む)を規制して、発振動作を停止させることもできる。

[0092] ただし、増幅器 22fに対する電源供給を制御してバースト波を発生させる構成の場合、電源を供給しても発振動作がすぐに開始されなヽ場合が考えられる。

[0093] このような場合には、図 7に示すバースト発振器 22のように、スィッチ回路 22cと逆に開閉動作するスィッチ回路 22gを用い、増幅器 22fに対する電源供給が停止している間だけスィッチ回路 22gを閉じて共振器 22eに所定電流を流しておき、スィッチ回路 22cが閉じて電源が供給されるタイミングにスィッチ回路 22gを開くことにより、共振器 22eに過度現象による共振周波数の信号成分を発生させ、発振状態に速やかに移行させることができる。

[0094] なお、ここでは、説明を簡単にするためにスィッチ回路 22cとスィッチ回路 22gとが逆の開閉動作をするようにしていたが、上記の発振起動は、スィッチ回路 22gが開いたときに共振器 22eに生じる過渡現象を利用しているので、スィッチ回路 22gによる共振器 22eへの電流供給は、スィッチ回路 22cによる電源供給が開始される直前の所定時間のみ行えばよい。

[0095] なお、上記の共振型の各バースト発振器 22において、共振器 22eを LC型のものだけでなぐ伝送路型 (例えば、 λ Ζ4型)の共振器で構成してもよい。

[0096] 図 1に戻ると、上記バースト発振器 22から出力されるバースト波 Ba、 Bbは、スィッチ 23に入力される。

[0097] このスィッチ 23は、バースト発振器 22から出力されたバースト波 Ba、 Bbを送信部 2 5と受信部 30にそれぞれ振り分けるためのものであり、スィッチ切換回路 24により、第 1パルス Paに同期してバースト発振器 22から出力された第 1バースト波 Baを送信部 2 5に入力し、第 2パルス Pbに同期して出力された第 2バースト波 Bbを受信部 30に入力させる。

[0098] ここで、スィッチ 23は、図 1に示したような 1回路 2接点型のスィッチだけでなぐ図 8 に示すように、それぞれ独立して第 1バースト波 Baを送信部 25に入力させると共に、第 2バースト波 Bbを受信部 30に入力させるために、 2つのオンオフ型（2回路 2接点型）の第 1及び第 2のスィッチ 23a、 23bを用いて構成してもよヽ。

[0099] 図 1において、スィッチ切換回路 24は、スィッチ 23の切換制御を行う回路であり、例えば、対パルス発生器 21の第 1パルス発生回路 21dから出力される第 1パルス Pa が立ち下がった時にスィッチ 23を受信部 30側に接続させ、第 2パルス発生回路 21e 力も出力される第 2パルス Pbが立ち下がった時にスィッチ 23を送信部 25側に接続させる。 [0100] 図 9は、第 1及び第 2のスィッチ 23a、 23bとして使用可能な回路の一方のみを示している例である。

[0101] この第 1及び第 2のスィッチ 23a、 23bは、それぞれ、ブリッジ接続された第 1乃至第 4のダイオード D1〜D4と、前記第 1乃至第 4のダイオードのうち逆方向接続された第 1の 2つのダイオード Dl、 D2の接続点からアースの間に逆方向に挿入された第 5のダイオード D5と、前記第 1乃至第 4のダイオード D1〜D4のうち逆方向接続された第 2の 2つのダイオード D3、D4の接続点からアースの間に順方向に接続された第 6のダイオード D6と、前記第 1の 2つのダイオード Dl、 D2の接続点と前記第 2の 2つのダィオード D3、 D4の各逆方向接続点の間に接続され、前記スィッチ切換回路 24からの切換信号 Qのレベルに応じて電流の方向が反転される電流源 Iとを備え、前記電流源 Iの電流の方向が、前記第 5及び第 6のダイオード D5、 D6をオフ、前記第 1乃至第 4のダイオード D1〜D4をオンとする方向であるときのみ、前記第 1及び第 3のダイオード Dl、 D3の接続点に入力された第 1または第 2バースト波 Ba, Bbを前記第 2及び第 4のダイオード D2、 D4の接続点から出力するように構成されている。

[0102] すなわち、この第 1及び第 2のスィッチ 23a、 23bの場合、電流源 Iが図示の向きに電流を流す状態になっているとき、ダイオード D5、 D6はオフ、ダイオード D1〜D4はオンとなり、ダイオード Dl、 D3の接続点に入力された第 1または第 2バースト波 Ba, Bbはダイオード D2、 D4の接続点から出力される。

[0103] また、電流源 Iが図示の状態と逆方向に電流を流す状態になっているとき、ダイォード D5、 D6はオン、ダイオード D1〜D4はオフとなり、ダイオード Dl、 D3の接続点に入力された第 1または第 2バースト波 Ba, Bbはダイオード D2、 D4の接続点に伝達されない。

[0104] このような構成の第 1及び第 2のスィッチ 23a、 23bの 26GHzにおけるオンオフ比は約 35dBとなっている。

[0105] 上記第 1及び第 2のスィッチ 23a、 23bの回路例で、各ダイオードの代わりに、 npn 型トランジスタのベースとコレクタ間を短絡させて構成したダイオードを用いることも可能である。

[0106] この場合、スィッチ素子としてのオン抵抗を小さくすることができるので、 26GHzにおけるオンオフ比は約 51dBとなっている。

[0107] 図 1に戻ると、送信部 25は、スィッチ 23を介して入力された第 1バースト波 Baを、電力増幅器 25aにより規定電力に増幅して、バンドレギュレーションフィルタ（BRF) 25b によって RR電波発射禁止帯などの不要成分を除去して短パルス波 Ptとして送信ァンテナ 25cから探査対象空間 1へ放射する。

[0108] 受信部 30は、探査対象空間 1へ放射された短パルス波 Ptの反射波 Prをアンテナ 3

Oaで受信し、その受信信号 Rを LNA (低雑音増幅器) 30bにより増幅した後、帯域幅

2GHz程度のバンドパスフィルタ (BPF) 30cにより帯域制限し、この帯域制限した受信信号！^ を直交検波回路 30dに入力する。

[0109] なお、電力増幅器 25a及び LNA30bの増幅度は、後述する制御部 50によって可変することができるようになってヽる。

[0110] 直交検波回路 30dは、スィッチ 23を介して入力される第 2バースト波 Bbをローカル信号として受信信号を直交検波し、 2つの直交するベースバンド成分 I、 Qをサンプルホールド回路 30e、 30fに入力する。

[0111] ここで、直交検波回路 30dは、いわゆる直線検波器であり、その入出力特性 (dB値

)は、自乗検波器のそれと比較において、図 10に示すようなダイナミックレンジ特性を有している。

[0112] この図 10に示すダイナミックレンジ特性から、サンプルホールド回路 30e、 30fへの入力範囲に収まるための検波器入力範囲、すなわち検波器のダイナミックレンジは、直交検波の方が自乗検波よりも dB値で約 2倍広、特性を有して、ること分かる。

[0113] また、図 10に示すダイナミックレンジ特性力も分力るように、直交検波方式では検波器入力が小さくても検波できるので、高感度受信が必要とされる UWBレーダに有効である。

[0114] 直交検波器の内部は図示していないが、例えば、 LNA30bの出力信号 (または第 2のバースト信号)を、分配器を用いて 2分配した後、ハイブリッド回路で 90度の位相差を持つ 2つの信号を生成し、 2つのミキサーを用いて、等位相に 2分配した第 2のバ一スト信号 (または LNA30bの出力信号）と混合することにより、ベースバンド成分 I及び Qの 2チャンネルの出力信号を得るように構成することができる。 [0115] そして、これらの I、 Q信号が 2チャンネルのサンプルホールド回路 30e、 30fに入力される。

[0116] サンプルホールド回路 30e、 30fは、第 2パルス Pbが入力している間の所定タイミングにおけるベースバンド成分 I' 、Q' を抽出する。

[0117] このベースバンド成分^ 、Q' は、アナログ Zデジタル (AZD)変翻 35、 36によりそれぞれデジタル値に変換されて信号処理部 40に入力される。

[0118] 信号処理部 40は、ベースバンド成分 I' 、Q' 力受信信号の振幅値 Vを求め

、その振幅を所定のしきい値 rと比較し、振幅値 Vがしきい値 rより大きい場合には、探查対象空間 1に短パルス波を反射する物体 laが存在していると判定し、その判定結果などを含む情報を制御部 50に通知する。

[0119] また、信号処理部 40は、ベースバンド成分 I' 、Q' 力も求められる受信信号

の振幅値 Vがしきい値 r以下のときには、探査対象空間 1に短パルス波を反射する物体 laが存在して、な、と判定し、その判定結果などを含む情報を制御部 50に通知する。

[0120] 制御部 50は、信号処理部 40からの情報に基づき、対パルス発生器 21、送信部 25 、受信部 30に対する各種制御を行い、探査対象空間 1に存在する物体 laについての距離や大きさ等の情報を収集し、必要であればアラームを発生する。

[0121] また、制御部 50は、探査距離を可変するために、対パルス発生器 21が出力する第 1パルス Paと第 2パルス Pbの間隔（遅延時間） Tdを可変制御する。

[0122] 図 11は、探査対象の距離を徐々に長くして行く場合の動作例を説明するために示すタイミングチャートである。

[0123] この場合、制御部 50は、図 11の（a)に示すように、送信指示信号 Sを所定周期（例えば、： s)で対パルス発生器 21に出力すると共に、第 1パルス Paに対する第 2 パルス Pbの遅延時間 Td (すなわち、前記した周波数データ Df)を順次大きく変更する。

[0124] この制御により、対パルス発生器 21から出力される第 1パルス Paと第 2パルス Pbの間隔は、図 11の（b)に示すように Tdl、Td2、…と広がっていく。

[0125] このとき探査漏れ領域を発生させないように、遅延時間 Td(i)、 Td (i+ 1)の差は、探査対象空間 1に放射する短パルス波 Ptのパルス幅（Ins)と等しくなるように設定される。

[0126] つまり、第 1パルス Paと第 2パルス Pbの間隔は、 Insずつ広くなり、それに従ってバ一スト発振器 22から出力される第 1バースト波 Ba、第 2バースト波 Bbの間隔も図 14 の（c)に示すように広がって、く。

[0127] この第 1パルス Paに同期して発振出力された第 1バースト波 Baは、スィッチ 23により送信部 25に入力され、送信部 25からは、図 11の（d)に示すように、第 1バースト波 Baに対応した短パルス波 Ptが探査対象空間 1へ放射される。

[0128] この短パルス波 Ptを受けた物体 laからの反射波 Prが受信部 30で受信されると、その受信信号 Rが図 14の（e)に示すように、直交検波回路 30dに入力される。

[0129] しかるに、図 14の（f)に示す左部のように、第 2バースト波 Bbが受信信号 Rよりも前で互いに重ならないタイミングに直交検波回路 30dに入力された場合、ベースバンド成分 I' 、Q' に基づいて得られる振幅値 VIは図 11の（g)に示すようにほぼゼロ（ノィズ成分）となり、しきい値 rを超えないので、この段階では物体 laは検知されない。

[0130] そして、図 11の（a)〜（g)の各中央部で示しているように、パルス Pa、 Pbの間隔が Tdlから Td2に広がって、第 2バースト波 Bbが受信信号 Rの先頭部に重なり合うタイミングで直交検波回路 30dに入力されると、ベースバンド成分 I' 、Q' に基づいて得られる振幅値 V2がしきい値 rより大きくなることにより、物体 laの存在が検知される

[0131] さらに、図 11の（a)〜（g)の各右部で示しているように、パルス Pa、 Pbの間隔が Td 3に広がって、第 2バースト波 Bbと受信信号 Rとが丁度重なり合うタイミングで直交検波回路 30dに入力されると、ベースバンド成分 I' 、Q' に基づいて得られる振幅値 V3は、さらに大きくなる。

[0132] 以下同様の処理が繰り返され、パルス Pa、 Pbの間隔がさらに広がると、第 2バースト波 Bbと受信信号 Rとが重なり合う時間が短くなり、ベースバンド成分 I' 、 Q' に基づ、て得られる受信信号 Rの振幅値 Vは徐々に小さくなる。

[0133] したがって、最大の振幅値 Vが得られたときのパルス間隔 Tdxを求め、光速 XTdx Z2を算出すれば、物体 laまでの距離を把握することができる。 [0134] そして、最大振幅値等から物体 laの材質 (反射率が高、か否か)等も推定することができる。

[0135] 制御部 50は、上記のような探査処理を行って物体 laの存在、距離などの情報を求め、必要なとき、例えば，反射率が高い物体が近くにあるような場合にアラームを出力して警告する。

[0136] 上記したように、第 1バースト波 Baと第 2バースト波 Bbをスィッチ 23により送信部 25 と受信部 30に振り分ける構成の場合、第 1バースト波 Baがスィッチ 23を介して受信部 30にリークすることが考えられる。

[0137] しかるに、前記したように、スィッチ 23のオンオフ比は 35〜51dB程得られると共に、第 1バースト波 Baのリーク成分のレベルは非常に小さいので、このときのリーク成分は直交検波回路 30dを正常動作させるレベルにはならず、検波出力は無視できる程小さい。

[0138] また、逆に、第 2バースト波 Bbがスィッチ 23を介して送信部 25にリークすることが考えられる。

[0139] しかるに、この場合も、前記と同様にそのレベルは非常に小さぐし力も、出力時間は Ins程度と非常に短かいので、このときのリーク成分により本来の短パルス波の出力が制限されることはなぐそのスペクトラムを規定のスペクトラムマスク内に収めることがでさる。

[0140] (第 2実施形態）

図 12は、本発明の第 2の実施形態による短パルスレーダ 20' の構成を説明するために示すブロック図である。

[0141] なお、図 12において、前述した図 1に示される第 1の実施形態による短パルスレーダ 20の構成と同様に構成される部分については、同一参照符号を付してそれらの説明を省略するのとする。

[0142] 上記第 1の実施形態では、可変周期パルス Peの立ち上がりと立ち下がりのタイミングにそれぞれ同期するように第 1パルス Paと第 2パルス Pbを生成しているので、その間隔をゼロまで小さくするためには可変周期ノルス Peの周期を、例えば、 Insまで短くしなければならず、実現が困難で、近距離の探査が難しくなることが考えられる。 [0143] また、たとえ対パルス発生器 21でこのような短い間隔の対パルスを発生できたとしても、スィッチ 23の切り換え速度を極めて高速にしなければならず、その点においても実現が困難となることが考えられる。

[0144] そこで、この第 2の実施形態による短パルスレーダ 20' では、スィッチ 23から送信部 25に出力された第 1バースト波 Baを固定遅延器 25dにより所定時間遅延して、探查対象空間 1へ放射することによって、上述した近距離の探査が難しくなるという問題を解決することができるようにして、る。

[0145] この場合、対パルス発生器 21において出力可能な第 1パルス Paと第 2パルス Pbとの間で設定可能な最小遅延時間 TdOに探査対象空間 1に放射する短パルス波 Ptのパルス幅（Ins)を加えた所定遅延時間を固定遅延器 25dによって与えることにより、空間に出射される短パルス波 Ptに対する第 2バースト波 Bbの遅延時間をそのパルス幅とほぼ等しくすることができ、至近距離力もの探査が可能となる。

[0146] なお、図 12では、固定遅延器 25dの挿入位置をアンテナ 25cへの給電ラインで兼用するようにしている。

[0147] しかるに、固定遅延器 25dは、スィッチ 23とアンテナ 25cの間の任意の位置に挿入することができると共に、複数の固定遅延器を送信部 25内に分散して挿入するようにしてちよい。

[0148] また、遅延時間が異なる複数の固定遅延器 25dを送信部 25に選択的に挿入できるように構成して探査距離を広い間隔で可変し、その広い間隔の間を対パルス発生器 21の遅延時間 Tdの可変制御で補間することも可能である。

[0149] また、前記実施形態では、スィッチ 23により第 1バースト波 Baと第 2バースト波 Bbをそれぞれ送信部 25と受信部 30に振り分けている。

[0150] しかるに、バースト発振器 22と送信部 25の間をオンオフするスィッチ (前記スィッチ 23a)のみを設け、送信部 25には前記同様に第 1バースト波 Baだけが入力され、受信部 30には第 1バースト波 Baと第 2バースト波 Bbが入力されるように構成してもよい

[0151] この場合、直交検波回路 30dには本来のローカル信号としての第 2バースト波 Bbが入力されると共に、第 1バースト波 Baもローカル信号として入力されることになる。 [0152] しかるに、この第 1バースト波 Baによるローカル信号と同タイミングに直交検波回路 30dに入力される受信信号は、探査に不要なノイズ成分であり、し力もそのタイミングが分力つて、るので、信号処理部 40で容易に除去することができる。

[0153] したがって、以上のような本発明によれば、従来技術の問題を解決するため、送信指示信号を受ける毎に、所定幅の第 1パルスと、該第 1パルスと同一幅で予め設定された時間だけ遅延した第 2パルスとを含む 1対のパルスを発生し、該 1対のパルスのうち先に発生した第 1パルスに基づいてバースト波の短パルス波を空間に放射させることにより、 UWBレーダとして規定されているスペクトルマスクを遵守しながら RR電波発射禁止帯への妨害が起こらないようにすることができる送信系を有すると共に、該 1 対のパルスのうち後に発生した第 2パルスをローカル信号に用いて直交検波することにより、ダイナミックレンジが広く高感度検波を行うことができる受信系を有する短パルスレーダ及びその制御方法を提供することができる。

Claims

請求の範囲

[1] 送信指示信号を受ける毎に、所定幅の第 1パルスと、該第 1パルスと同一幅で該第 1パルスより予め設定された時間だけ遅延した第 2パルスとを含む 1対のパルスとして発生する対パルス発生器と、

前記対パルス発生器カゝら出力される前記第 1及び第 2パルスを含む 1対のパルスが入力されている期間に発振動作を行って、所定のキャリア周波数の信号を第 1バースト波として前記第 1パルスに同期して出力すると共に、前記所定のキャリア周波数の信号を第 2バースト波として前記第 2パルスに同期して出力し、前記第 1及び第 2パルスを含む 1対のパルスが入力されていない期間は前記発振動作を停止させるバースト発振器と、

前記バースト発振器力前記第 1パルスに同期して出力される前記第 1バースト波を探査対象空間へ放射する送信部と、

前記送信部から前記探査対象空間へ放射された前記第 1バースト波の反射波を受信し、該受信した信号を、前記バースト発振器力前記第 2パルスに同期して出力される第 2バースト波をローカル信号として検波する受信部と、

前記送信指示信号を前記対パルス発生器に出力すると共に、該対パルス発生器が出力する第 1パルスと第 2パルスとの間隔を可変制御する制御部と、

を具備する短パルスレーダ。

[2] 前記受信部は、前記受信信号を前記第 2バースト波をローカル信号として直交検波することを特徴とする請求項 1に記載の短パルスレーダ。

[3] 前記バースト発振器と前記送信部との間及び前記バースト発振器と前記受信部との間に設けられ、前記バースト発振器力出力される前記第 1または第 2バースト波を前記送信部または前記受信部のいずれかに選択的に入力するためのスィッチと、前記スィッチを制御して、前記バースト発振器から出力される前記第 1バースト波を前記送信部に入力させ、前記第 2バースト波を前記受信部に入力させるスィッチ切換回路と、をさらに具備することを特徴とする請求項 1に記載の短パルスレーダ。

[4] 前記送信部は、前記バースト発振器から出力される前記第 1バースト波に固定の遅延を与える固定遅延器を有してヽることを特徴とする請求項 1に記載の短パルスレーダ。

[5] 前記対パルス発生器は、

所定周波数のクロック信号と、前記制御部からの前記遅延時間に対応した所定ビット数 Lの周波数データとを受け、正弦波 1周期分の波形データを記憶しているアドレス長の内部のリードオンリメモリに対して、前記周波数データを前記クロック信号の周期で積算した値でアドレス指定して前記波形データを順次読み出してデジタル Zァナログ変換することにより、前記クロック信号の所定周波数、前記アドレス長及び前記周波数データで決まる周波数の正弦波状の信号を出力するダイレクトデジタルシンセサイザ（DDS)と、

前記 DDSから出力される前記正弦波状の信号の高域成分を除去して正弦波信号を出力するローパスフィルタ（LPF)と、

前記 LPFから出力される前記正弦波信号に対する波形整形処理を行ヽ、デューティ比 50で互いにレベルが反転した前記正弦波状の信号の周波数に対応した周期の 2相の第 1及び第 2の可変周期パルスを出力する波形整形回路と、

前記波形整形回路から出力される前記第 1の可変周期パルスが入力され、前記送信指示信号が入力されて力前記第 1の可変周期パルスのレベルが最初に立ち下力タイミングに同期した所定幅の第 1パルスを出力する第 1パルス発生回路と、前記波形整形回路から出力される前記第 2の可変周期パルスが入力され、前記送信指示信号が入力されて力前記第 2の可変周期パルスのレベルが最初に立ち下力 ¾タイミングに同期した所定幅の第 2パルスを出力する第 2パルス発生回路と、第 1パルス発生回路から出力される前記第 1パルス及び前記第 2パルス発生回路力出力される前記第 2パルスとの論理和をとるオア回路と、

を備えたことを特徴とする請求項 1に記載の短パルスレーダ。

[6] 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の入力端あるいは出力端とアースラインとの間を、スィッチ回路により開閉し、前記バースト発振器をして発振動作状態と発振停止状態とを切り換えるように構成されてヽることを特徴とする請求項 1に記載の短パルスレーダ。

[7] 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインにスィッチ回路を接続すること〖こより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されていることを特徴とする請求項 1に記載の短パルスレーダ。

[8] 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインに第 1のスィッチ回路を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されており、さらに前記第 1のスィッチ回路と反対の関係で開閉動作する第 2のスィッチ回路を用い、前記第 1のスィッチ回路により前記増幅器に対する電源供給が停止している間だけ前記第 2のスィッチ回路を閉じて前記共振器に所定電流を流しておき、前記第 1のスイツチ回路が閉じて前記増幅器に対する電源が供給されるタイミングに前記第 2のスイツチ回路を開くことにより、前記共振器に過度現象による共振周波数の信号成分を発生させ、前記バースト発振器をして発振動作状態に速やかに移行させることを特徴とする請求項 1に記載の短パルスレーダ。

[9] 前記スィッチは、共通接点と、第 1及び第 2の接点とを有し、前記共通接点と前記第 1の接点を介して前記第 1バースト波を前記送信部に入力させると共に、前記共通接点と前記第 2の接点を介して前記第 2バースト波を前記受信部に入力させる 1回路 2 接点型のスィッチ力構成されてヽることを特徴とする請求項 3に記載の短パルスレーダ。

[10] 前記スィッチは、前記第 1バースト波を前記送信部に入力させる第 1のスィッチと、前記第 2バースト波を前記受信部に入力させる第 2のスィッチとから構成されていることを特徴とする請求項 3に記載の短パルスレーダ。

[11] 前記第 1及び第 2のスィッチは、それぞれ、ブリッジ接続された第 1乃至第 4のダイオードと、

前記第 1乃至第 4のダイオードのうち逆方向接続された第 1の 2つのダイオードの接続点からアースの間に逆方向に挿入された第 5のダイオードと、

前記第 1乃至第 4のダイオードのうち逆方向接続された第 2の 2つのダイオードの接続点からアースの間に順方向に接続された第 6のダイオードと、

前記第 1の 2つのダイオードの接続点と前記第 2の 2つのダイオードの各逆方向接続点の間に接続され、前記スィッチ切換回路からの切換信号のレベルに応じて電流の方向が反転される電流源とを備え、

前記電流源の電流の方向が、前記第 5及び第 6のダイオードをオフ、前記第 1乃至第 4のダイオードをオンとする方向であるときのみ、前記第 1及び第 3のダイオードの接続点に入力される第 1または第 2バースト波を前記第 2及び第 4のダイオードの接続点から出力するように構成されていることを特徴とする請求項 10に記載の短パルスレーダ。

対パルス発生器、バースト発振器、受信部、送信部及び制御部を準備するステップと、

前記制御部によって、送信指示信号を出力するステップと、

前記対パルス発生器によって、前記制御部からの前記送信指示信号を受ける毎に、所定幅の第 1パルスと、該第 1パルスと同一幅で予め設定された時間だけ該第 1パルスよりも遅延した第 2パルスとを含む 1対のパルスを発生するステップと、

前記制御部によって、前記対パルス発生器が出力する第 1パルスと第 2パルスとの間隔を可変制御するステップと、

前記バースト発振器によって、前記対パルス発生器力出力される前記第 1及び第 2パルスを含む 1対のパルスを受けている期間に発振動作を行って所定のキャリア周波数の信号を第 1バースト波として前記第 1パルスに同期して出力すると共に、前記所定のキャリア周波数の信号を第 2バースト波として前記第 2パルスに同期して出力し、前記第 1及び第 2パルスを含む 1対のパルスが入力されていない期間に前記発振動作を停止するステップと、

前記送信部によって、前記バースト発振器力前記第 1パルスに同期して出力される前記第 1バースト波を短パルス波として探査対象空間へ放射するステップと、前記受信部によって、前記送信部から前記探査対象空間へ放射された前記第 1バ一スト波による短パルス波の反射波を受信し、該受信した信号を、前記バースト発振器力前記第 2パルスに同期して出力される第 2バースト波をローカル信号として検波するステップと、

を具備する短パルスレーダの制御方法。

[13] 前記検波するステップは、前記受信部によって、前記受信した信号を前記第 2バースト波をローカル信号として直交検波することを特徴とする請求項 12に記載の短パルスレーダの制御方法。

[14] スィッチ及びスィッチ切換回路を準備するステップと、

前記スィッチによって、前記バースト発振器から出力された前記第 1及び第 2バースト波を前記送信部または前記受信部のいずれかに選択的に入力するステップと、前記スィッチ切換回路によって、前記スィッチを制御して、前記バースト発振器から出力された前記第 1バースト波を前記送信部に入力させ、前記第 2バースト波を前記受信部に入力させるステップと、

をさらに備えたことを特徴とする請求項 12に記載の短パルスレーダの制御方法。

[15] 前記送信部には、前記第 1バースト波に所定時間の遅延を与える固定遅延器が設けられていることを特徴とする請求項 12に記載の短パルスレーダの制御方法。

[16] 前記対パルス発生器は、

前記 DDSから出力される前記正弦波状の信号の高域成分を除去して正弦波信号を出力するローパスフィルタ（LPF)と、前記 LPFから出力される前記正弦波信号に対する波形整形処理を行ヽ、デューティ比 50で互いにレベルが反転した前記正弦波状の信号の周波数に対応した周期の 2相の第 1及び第 2の可変周期パルスを出力する波形整形回路と、

を備えたことを特徴とする請求項 12に記載の短パルスレーダの制御方法。

[17] 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の入力端あるいは出力端とアースラインとの間を、スィッチ回路により開閉し、前記バースト発振器をして発振動作状態と発振停止状態とを切り換えるように構成されていることを特徴とする請求項 12に記載の短パルスレーダの制御方法。

[18] 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインにスィッチ回路を接続すること〖こより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されていることを特徴とする請求項 12に記載の短パルスレーダの制御方法。

[19] 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインに第 1のスィッチ回路を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されており、さらに前記第 1のスィッチ回路と反対の関係で開閉動作する第 2のスィッチ回路を用い、前記第 1のスィッチ回路により前記増幅器に対する電源供給が停止している間だけ前記第 2のスィッチ回路を閉じて前記共振器に所定電流を流しておき、前記第 1のスイツチ回路が閉じて前記増幅器に対する電源が供給されるタイミングに前記第 2のスイツチ回路を開くことにより、前記共振器に過度現象による共振周波数の信号成分を発生させ、前記バースト発振器をして発振動作状態に速やかに移行させることを特徴とする請求項 12に記載の短パルスレーダの制御方法。