JPWO2006080457A1 - 短パルスレーダ及びその制御方法 - Google Patents

短パルスレーダ及びその制御方法 Download PDF

Info

Publication number
JPWO2006080457A1
JPWO2006080457A1 JP2007500606A JP2007500606A JPWO2006080457A1 JP WO2006080457 A1 JPWO2006080457 A1 JP WO2006080457A1 JP 2007500606 A JP2007500606 A JP 2007500606A JP 2007500606 A JP2007500606 A JP 2007500606A JP WO2006080457 A1 JPWO2006080457 A1 JP WO2006080457A1
Authority
JP
Japan
Prior art keywords
pulse
burst
output
circuit
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007500606A
Other languages
English (en)
Other versions
JP4377940B2 (ja
Inventor
扶 手代木
扶 手代木
政治 内野
政治 内野
澄夫 斉藤
澄夫 斉藤
正憲 江島
正憲 江島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Anritsu Corp
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp, Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Anritsu Corp
Publication of JPWO2006080457A1 publication Critical patent/JPWO2006080457A1/ja
Application granted granted Critical
Publication of JP4377940B2 publication Critical patent/JP4377940B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/0209—Systems with very large relative bandwidth, i.e. larger than 10 %, e.g. baseband, pulse, carrier-free, ultrawideband
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/282—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
    • G01S7/038—Feedthrough nulling circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

対パルス発生器は、送信指示信号を受ける毎に、所定幅の第１パルスと、該第１パルスと同一幅で該第１パルスより遅延した第２パルスとを含む１対のパルスを発生する。バースト発振器は、前記１対のパルスが入力されている期間に発振動作して、所定のキャリア周波数の信号を第１バースト波として前記第１パルスに同期して出力すると共に第２バースト波として前記第２パルスに同期して出力し、１対のパルスが入力されていない期間は前記発振動作を停止する。送信部は前記第１バースト波を短パルス波として探査対象空間へ放射する。受信部は反射波を受信し、前記第２バースト波をローカル信号として検波する。制御部は第１パルスと第２パルスとの間隔を可変制御する。

Description

本発明は短パルスレーダ（ｓｈｏｒｔ ｒａｎｇｅ ｒａｄａｒｓ）及びその制御方法に係り、特に、幅の狭いパルス波（短パルス波）を所定周期で空間に放射し、空間にある物体からの反射波を受信して検波し、その検波出力に基づいて空間にある物体の解析を行う短パルスレーダのうち、車載用レーダ（ａｕｔｏｍｏｔｉｖｅ ｒａｄａｒｓ）や視覚障害者の歩行支援用レーダ等のために割り当てられている２２〜２９ＧＨｚのＵＷＢ（Ｕｌｔｒａ−Ｗｉｄｅｂａｎｄ）で使用する短パルスレーダにおいて、国際無線通信規則（ＲＲ）の規定を正しく遵守できるようにするための技術を採用した短パルスレーダ及びその制御方法に関する。
車載用の近距離レーダや視覚障害者のためのレーダとして、ＵＷＢを用いた短パルスレーダが実用化されようとしている。
ＵＷＢを用いる短パルスレーダは、通常のレーダと同様に、送信部のアンテナから短パルス波を空間に放射し、その空間に存在する物体による反射波を受信して、物体の解析処理を行う。
図１３は、この種の短パルスレーダの要部構成を示すブロック図である。
すなわち、この短パルスレーダにおいては、キャリア信号発生器１から出力されたＵＷＢ内の所定周波数のキャリア信号ＣＡが、スイッチ回路２に入力される。
このスイッチ回路２をパルス発生器３から所定周期で出力されたパルス信号Ｐａで開閉することにより、バースト波Ｂａが生成される。
そして、このバースト波Ｂａは、送信部５の増幅器５ａで増幅された後、アンテナ５ｂから短パルス波Ｐｔとして探査対象空間１に放射される。
また、この短パルス波Ｐｔを受けた物体１ａからの反射波Ｐｒは、受信部６のアンテナ６ａで受信された後、その受信信号Ｒが増幅器６ｂで増幅される。
そして、この増幅された受信信号Ｒ′が直交検波回路６ｃに入力される。
この直交検波回路６ｃは、キャリア信号発生器１から出力されたキャリア信号Ｓをローカル信号として受信信号Ｒ′を直交検波することにより、そのベースバンド成分Ｉ、Ｑを出力する。
そして、図示しない信号処理部等により、ベースバンド成分Ｉ、Ｑに基づいて受信信号Ｒの強度が求められると共に、パルス発生器３よりパルス信号Ｐａが出力されたタイミングから所定レベル以上の振幅が検出されるまでの時間やその強度等に基づいて、探査対象空間１に存在する物体１ａの大きさや距離などの物体情報が求められる。
しかしながら、上記の従来の短パルスレーダのように、キャリア信号ＣＡの経路に挿入されたスイッチ回路２を開閉してバースト波Ｂａを生成する構成では、スイッチ回路２のアイソレーションの不完全性によりリークが生じ、キャリア信号の出力を完全に停止させることができないという問題がある。
特に、前記したように周波数の高いＵＷＢでは、このキャリアリークを防止することが困難であると共に、ＵＷＢを用いる短パルスレーダではパルスオフの時間がパルスオンの時間よりも約４倍長くなるため、キャリアリーク電力が非常に大きくなる結果、その短パルスＰｔのスペクトラム密度Ｓｘは、例えば、図１４に示すように、キャリア周波数ｆｃの位置にリーク成分ＣＡ′が大きく突出したものになる。
このリーク成分ＣＡ′は、正規の送信タイミングに出力された短パルス波に対する反射波の実質的な受信感度を制限することになり、レーダ探査範囲を狭め、低反射率の障害物の検出を困難にする。
また、前記ＵＷＢレーダシステムに関して、ＦＣＣ（米国連邦通信委員会）は、次の非特許文献１において、図１５に示すようなスペクトラムマスクを規定している。
ＦＣＣ ０４−２８５"ＳＥＣＯＮＤ ＲＥＰＯＲＴ ＡＮＤ ＯＲＤＥＲ ＡＮＤ ＳＥＣＯＮＤ ＭＥＭＯＲＡＮＤＡＭ ＯＰＩＮＩＯＮ ＡＮＤ ＯＲＤＥＲ"
このスペクトラムマスクは、２００４年１２月１６日付けで開示されたもので、それ以前のものより一段と厳しい規格となっている。
このスペクトラムマスクにおいて、ＵＷＢのうち、１．６１〜２３．１２ＧＨｚの範囲及び２９．０ＧＨｚ以上の範囲の電力密度は−６１．３ｄＢｍ／ＭＨｚ以下、２３．１２〜２３．６ＧＨｚ、２４．０〜２９．０ＧＨｚの範囲の電力密度は−４１．３ｄＢｍ／ＭＨｚ以下に規定されている。
また、電波天文や地球探査衛星（ＥＥＳＳ）のパッシブセンサーを保護するため、国際無線通信規則（ＲＲ）で意図的に電波発射を禁じている２３．６〜２４．０ＧＨｚのいわゆるＲＲ電波発射禁止帯では従来のレベルより２０ｄＢ低い−６１．３ｄＢｍ／ＭＨｚに抑えられている。
上記帯域内における放射電力密度が規制されているので、上記のようなリーク成分Ｓ′が大きいと、その分だけ正規の送信タイミングにおける出力レベルを低く設定しなければならず、探査距離等が大きく制限されてしまう。
そこで、図１５に示しているように、ＵＷＢのうち、−４１．３ｄＢｍ／ＭＨｚより高い電力密度が許されているドップラレーダ用の２４．０５〜２４．２５ＧＨｚの狭帯域（Ｓｈｏｒｔ Ｒａｎｇｅ Ｄｅｖｉｃｅ：ＳＲＤ）に、短パルスＰｔのキャリア周波数を一致させて、そのリーク成分ＣＡ′による問題を避けることも考えられている。
しかし、このＳＲＤの近傍には、前述のＲＲ電波発射禁止帯が存在し、しかも、上記のようにパルス信号でキャリア信号を断続したパルス変調信号は、数１００ＭＨｚ〜２ＧＨｚのスペクトラム幅を有しているので、上記のようにＲＲ電波発射禁止帯の近傍のＳＲＤ帯にキャリア周波数を設定した場合、その短パルスのスペクトラムのかなり高いレベルの部分がＲＲ電波発射禁止帯に重なってしまい、上記最新のスペクトラムマスクのように−６１．３ｄＢｍ以下に抑えることは極めて困難である。
このような背景から、本願発明者等は、送信指示信号に基づくパルスのオン時のみ発振し、該パルスのオフ時には発振が停止する、いわゆるバースト発振器を用いるＵＷＢレーダを次の特許文献１により提案している。
ＷＯ ２００５／１１７２５６（２００５年１２月８日）発明の名称 発振出力のリークを防止可能とするレーダ用発振器
このレーダ用発振器に用いられるバースト発振器は原理的にキャリアリークが生じないため、任意のスペクトル配置が可能となり、スペクトルの主要部分をＲＲ電波発射禁止帯から十分離して配置することにより、地球探査衛星などとの干渉を十分低く抑えることができる。
さらに、本願発明者等は、バースト発振器と、ＲＲ電波発射禁止帯に利得のノッチを有する送信アンテナの両方を用いることにより、ＲＲ電波発射禁止帯ではスペクトルピークより、容易に２０ｄＢ以上放射電力密度を低減させることが可能となるＵＷＢレーダを次の特許文献２により提案している。
ＰＣＴ／ＪＰ２００５／０２０８５９（２００５年１１月１４日）発明の名称 円偏波アンテナ及びそれを用いるレーダ装置
このレーダ装置とし適用されるＵＷＢレーダでは、受信系の構成を簡易化する目的で検波回路として、自乗検波器を用いている。
しかしながら、自乗検波器は一般にダイナミックレンジが狭く、高感度検波が難しいため、受信系に利得可変の低雑音増幅器（ＬＮＡ）を用いて受信感度を補正しなければならないという問題がある。
本発明の目的は、以上のような従来技術の問題を解決するため、送信指示信号を受ける毎に、所定幅の第１パルスと、該第１パルスと同一幅で予め設定された時間だけ遅延した第２パルスとを含む１対のパルスを発生し、該１対のパルスのうち先に発生した第１パルスに基づいてバースト波の短パルス波を空間に放射させることにより、ＵＷＢレーダとして規定されているスペクトルマスクを遵守しながらＲＲ電波発射禁止帯への妨害が起こらないようにすることができる送信系を有すると共に、該１対のパルスのうち後に発生した第２パルスをローカル信号に用いて直交検波することにより、ダイナミックレンジが広く高感度検波を行うことができる受信系を有する短パルスレーダ及びその制御方法を提供することである。
前記目的を達成するために、本発明の第１の態様によると、
送信指示信号（Ｓ）を受ける毎に、所定幅の第１パルス（Ｐａ）と、該第１パルスと同一幅で予め設定された時間（Ｔｄ）だけ該第１パルスよりも遅延した第２パルス（Ｐｂ）とを含む１対のパルスを発生する対パルス発生器（２１）と、
前記対パルス発生器から出力される前記第１及び第２パルスを含む１対のパルスを受けている期間に発振動作して所定のキャリア周波数の信号を第１バースト波（Ｂａ）として前記第１パルスに同期して出力すると共に、前記所定のキャリア周波数の信号を第２バースト波（Ｂｂ）として前記第２パルスに同期して出力し、前記第１及び第２パルスを含む１対のパルスが入力されていない期間に前記発振動作を停止するバースト発振器（２２）と、
前記バースト発振器から前記第１パルスに同期して出力される前記第１バースト波を短パルス波（Ｐｔ）として探査対象空間（１）へ放射する送信部（２５）と、
前記送信部から前記探査対象空間へ放射された前記第１バースト波による短パルス波の反射波を受信し、該受信した信号を、前記バースト発振器から前記第２パルスに同期して出力される第２バースト波をローカル信号として検波する受信部（３０）と、
前記送信指示信号を前記対パルス発生器に出力すると共に、該対パルス発生器が出力する第１パルスと第２パルスとの間隔を可変制御する制御部（５０）と、
を具備する短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第２の態様によると、
前記受信部は、前記受信した信号を前記第２バースト波をローカル信号として直交検波することを特徴とする第１の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第３の態様によると、
前記バースト発振器と前記送信部との間及び前記バースト発振器と前記受信部との間に設けられ、前記バースト発振器から出力された前記第１及び第２バースト波を前記送信部または前記受信部のいずれかに選択的に入力するためのスイッチ（２３）と、
前記スイッチを制御して、前記バースト発振器から出力された前記第１バースト波を前記送信部に入力させ、前記第２バースト波を前記受信部に入力させるスイッチ切換回路（２４）と、
をさらに備えたことを特徴とする第１の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第４の態様によると、
前記送信部には、前記第１バースト波に所定時間の遅延を与える固定遅延器（２５ｄ）が設けられていることを特徴とする第１の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第５の態様によると、
前記対パルス発生器は、
所定周波数（ｆｃ）のクロック信号（Ｃ）と、前記制御部からの前記遅延時間に対応した所定ビット数Ｌの周波数データ（Ｄｆ）とを受け、正弦波１周期分の波形データを記憶しているアドレス長（Ｌ）の内部のリードオンリメモリ（ＲＯＭ）に対して、前記周波数データを前記クロック信号の周期で積算した値でアドレス指定して前記波形データを順次読み出してデジタル／アナログ（Ｄ／Ａ）変換することにより、前記クロック信号の所定周波数、前記アドレス長及び前記周波数データで決まる周波数（ｆｅ）の正弦波状の信号を出力するダイレクトデジタルシンセサイザ（ＤＤＳ：２１ａ）と、
前記ＤＤＳから出力される前記正弦波状の信号の高域成分を除去して正弦波信号を出力するローパスフィルタ（ＬＰＦ：２１ｂ）と、
前記ＬＰＦから出力される前記正弦波信号に対する波形整形処理を行い、デューティ比５０で互いにレベルが反転した前記正弦波状の信号の周波数に対応した周期（Ｔｅ）の２相の第１及び第２の可変周期パルス（Ｐｅ、Ｐｅ′）を出力する波形整形回路（２１ｃ）と、
前記波形整形回路から出力される前記第１の可変周期パルスが入力され、前記送信指示信号が入力されてから前記第１の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第１パルス（Ｐａ）を出力する第１パルス発生回路（２１ｄ）と、
前記波形整形回路から出力される前記第２の可変周期パルスが入力され、前記送信指示信号が入力されてから前記第２の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第２パルス（Ｐａ）を出力する第２パルス発生回路（２１ｅ）と、
第１パルス発生回路から出力される前記第１パルス及び前記第２パルス発生回路から出力される前記第２パルスとの論理和をとるオア回路（２１ｆ）と、
を備えたことを特徴とする第１の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第６の態様によると、
前記バースト発振器は、共振器（２２ｅ）を負荷とする増幅器（２２ｆ）の出力を帰還回路（２２ｂ）により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の入力端あるいは出力端とアースラインとの間を、スイッチ回路（２２ｃ）により開閉し、前記バースト発振器２２をして発振動作状態と発振停止状態とを切り換えるように構成されていることを特徴とする第１の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第７の態様によると、
前記バースト発振器は、共振器（２２ｅ）を負荷とする増幅器（２２ｆ）の出力を帰還回路（２２ｂ）により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインにスイッチ回路（２２ｃ）を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されていることを特徴とする第１の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第８の態様によると、
前記バースト発振器は、共振器（２２ｅ）を負荷とする増幅器（２２ｆ）の出力を帰還回路（２２ｂ）により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインに第１のスイッチ回路（２２ｃ）を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されており、さらに前記第１のスイッチ回路と反対の関係で開閉動作する第２のスイッチ回路（２２ｇ）を用い、前記第１のスイッチ回路により前記増幅器に対する電源供給が停止している間だけ前記第２のスイッチ回路を閉じて前記共振器に所定電流を流しておき、前記第１のスイッチ回路が閉じて前記増幅器に対する電源が供給されるタイミングに前記第２のスイッチ回路を開くことにより、前記共振器に過度現象による共振周波数の信号成分を発生させ、前記バースト発振器をして発振動作状態に速やかに移行させることを特徴とする第１の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第９の態様によると、
前記スイッチは、共通接点と、第１及び第２の接点とを有し、前記共通接点と前記第１の接点を介して前記第１バースト波を前記送信部に入力させると共に、前記共通接点と前記第２の接点を介して前記第２バースト波を前記受信部に入力させる１回路２接点型のスイッチから構成されていることを特徴とする第３の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第１０の態様によると、
前記スイッチは、前記第１バースト波を前記送信部に入力させる第１のスイッチ（２３ａ）と、前記第２バースト波を前記受信部に入力させる第２のスイッチ（２３ｂ）とから構成されていることを特徴とする第３の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第１１の態様によると、
前記第１及び第２のスイッチは、それぞれ、
ブリッジ接続された第１乃至第４のダイオード（Ｄ１〜Ｄ４）と、
前記第１乃至第４のダイオードのうち逆方向接続された第１の２つのダイオード（Ｄ１、Ｄ２）の接続点からアースの間に逆方向に挿入された第５のダイオード（Ｄ５）と、
前記第１乃至第４のダイオードのうち逆方向接続された第２の２つのダイオード（Ｄ３、Ｄ４）の接続点からアースの間に順方向に接続された第６のダイオード（Ｄ６）と、
前記第１の２つのダイオードの接続点と前記第２の２つのダイオードの各逆方向接続点の間に接続され、前記スイッチ切換回路からの切換信号（Ｑ）のレベルに応じて電流の方向が反転される電流源（Ｉ）とを備え、
前記電流源Ｉの電流の方向が、前記第５及び第６のダイオードをオフ、前記第１乃至第４のダイオードをオンとする方向であるときのみ、前記第１及び第３のダイオードの接続点に入力される第１または第２バースト波（Ｂａ，Ｂｂ）を前記第２及び第４のダイオードの接続点から出力するように構成されていることを特徴とする第１０の態様に従う短パルスレーダが提供される。
また、前記目的を達成するために、本発明の第１２の態様によると、
対パルス発生器（２１）、バースト発振器（２２）、受信部（３０）、送信部（２５）及び制御部（５０）を準備するステップと、
前記制御部（５０）によって、送信指示信号を出力するステップと、
前記対パルス発生器（２１）によって、前記制御部からの前記送信指示信号（Ｓ）を受ける毎に、所定幅の第１パルス（Ｐａ）と、該第１パルスと同一幅で予め設定された時間（Ｔｄ）だけ該第１パルスよりも遅延した第２パルス（Ｐｂ）とを含む１対のパルスを発生するステップと、
前記制御部（５０）によって、前記対パルス発生器が出力する第１パルスと第２パルスとの間隔を可変制御するステップと、
前記バースト発振器（２２）によって、前記対パルス発生器から出力される前記第１及び第２パルスを含む１対のパルスを受けている期間に発振動作して所定のキャリア周波数の信号を第１バースト波（Ｂａ）として前記第１パルスに同期して出力すると共に、前記所定のキャリア周波数の信号を第２バースト波（Ｂｂ）として前記第２パルスに同期して出力し、前記第１及び第２パルスを含む１対のパルスが入力されていない期間に前記発振動作を停止するステップと、
前記送信部（２５）によって、前記バースト発振器から前記第１パルスに同期して出力される前記第１バースト波を短パルス波（Ｐｔ）として探査対象空間（１）へ放射するステップと、
前記受信部（３０）によって、前記送信部から前記探査対象空間へ放射された前記第１バースト波による短パルス波の反射波を受信し、該受信した信号を、前記バースト発振器から前記第２パルスに同期して出力される第２バースト波をローカル信号として検波するステップと、
を具備する短パルスレーダの制御方法が提供される。
また、前記目的を達成するために、本発明の第１３の態様によると、
前記検波するステップは、前記受信部によって、前記受信した信号を前記第２バースト波をローカル信号として直交検波することを特徴とする第１２の態様に従う短パルスレーダの制御方法が提供される。
また、前記目的を達成するために、本発明の第１４の態様によると、
スイッチ（２３）及びスイッチ切換回路（２４）を準備するステップと、
前記スイッチ（２３）によって、前記バースト発振器から出力された前記第１及び第２バースト波を前記送信部または前記受信部のいずれかに選択的に入力するステップと、
前記スイッチ切換回路（２４）によって、前記スイッチを制御して、前記バースト発振器から出力された前記第１バースト波を前記送信部に入力させ、前記第２バースト波を前記受信部に入力させるステップと、
をさらに備えたことを特徴とする第１２の態様に従う短パルスレーダの制御方法が提供される。
また、前記目的を達成するために、本発明の第１５の態様によると、
前記送信部には、前記第１バースト波に所定時間の遅延を与える固定遅延器（２５ｄ）が設けられていることを特徴とする第１２の態様に従う短パルスレーダの制御方法が提供される。
また、前記目的を達成するために、本発明の第１６の態様によると、
前記対パルス発生器は、
所定周波数（ｆｃ）のクロック信号（Ｃ）と、前記制御部からの前記遅延時間に対応した所定ビット数Ｌの周波数データ（Ｄｆ）とを受け、正弦波１周期分の波形データを記憶しているアドレス長（Ｌ）の内部のリードオンリメモリ（ＲＯＭ）に対して、前記周波数データを前記クロック信号の周期で積算した値でアドレス指定して前記波形データを順次読み出してデジタル／アナログ変換することにより、前記クロック信号の所定周波数、前記アドレス長及び前記周波数データで決まる周波数（ｆｅ）の正弦波状の信号を出力するダイレクトデジタルシンセサイザ（ＤＤＳ：２１ａ）と、
前記ＤＤＳから出力される前記正弦波状の信号の高域成分を除去して正弦波信号を出力するローパスフィルタ（ＬＰＦ：２１ｂ）と、
前記ＬＰＦから出力される前記正弦波信号に対する波形整形処理を行い、デューティ比５０で互いにレベルが反転した前記正弦波状の信号の周波数に対応した周期（Ｔｅ）の２相の第１及び第２の可変周期パルス（Ｐｅ、Ｐｅ′）を出力する波形整形回路（２１ｃ）と、
前記波形整形回路から出力される前記第１の可変周期パルスが入力され、前記送信指示信号が入力されてから前記第１の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第１パルス（Ｐａ）を出力する第１パルス発生回路（２１ｄ）と、
前記波形整形回路から出力される前記第２の可変周期パルスが入力され、前記送信指示信号が入力されてから前記第２の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第２パルス（Ｐａ）を出力する第２パルス発生回路（２１ｅ）と、
第１パルス発生回路から出力される前記第１パルス及び前記第２パルス発生回路から出力される前記第２パルスとの論理和をとるオア回路（２１ｆ）と、
を備えたことを特徴とする第１２の態様に従う短パルスレーダの制御方法が提供される。
また、前記目的を達成するために、本発明の第１７の態様によると、
前記バースト発振器は、共振器（２２ｅ）を負荷とする増幅器（２２ｆ）の出力を帰還回路（２２ｂ）により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の入力端あるいは出力端とアースラインとの間を、スイッチ回路（２２ｃ）により開閉し、前記バースト発振器２２をして発振動作状態と発振停止状態とを切り換えるように構成されていることを特徴とする第１２の態様に従う短パルスレーダの制御方法が提供される。
また、前記目的を達成するために、本発明の第１８の態様によると、
前記バースト発振器は、共振器（２２ｅ）を負荷とする増幅器（２２ｆ）の出力を帰還回路（２２ｂ）により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインにスイッチ回路（２２ｃ）を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されていることを特徴とする第１２の態様に従う短パルスレーダの制御方法が提供される。
また、前記目的を達成するために、本発明の第１９の態様によると、
前記バースト発振器は、共振器（２２ｅ）を負荷とする増幅器（２２ｆ）の出力を帰還回路（２２ｂ）により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインに第１のスイッチ回路（２２ｃ）を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されており、さらに前記第１のスイッチ回路と反対の関係で開閉動作する第２のスイッチ回路（２２ｇ）を用い、前記第１のスイッチ回路により前記増幅器に対する電源供給が停止している間だけ前記第２のスイッチ回路を閉じて前記共振器に所定電流を流しておき、前記第１のスイッチ回路が閉じて前記増幅器に対する電源が供給されるタイミングに前記第２のスイッチ回路を開くことにより、前記共振器に過度現象による共振周波数の信号成分を発生させ、前記バースト発振器をして発振動作状態に速やかに移行させることを特徴とする第１２の態様に従う短パルスレーダの制御方法が提供される。
以上のように構成される本発明による短パルスレーダ及びその制御方法では、第１パルスと該第１パルスから所定時間遅延した第２パルスとを含む１対のパルスをバースト発振器に入力し、スイッチにより、バースト発振器から第１パルスに同期して発振出力された第１バースト波を短パルス波として送信部から探査対象空間に放射し、その反射波を受信部で受信し、その受信した信号を、バースト発振器から第２パルスに同期して発振出力された第２バースト波をローカル信号として検波するようにしている。
このような本発明による短パルスレーダ及びその制御方法では、検波方式がいわゆる直線検波方式であるので、自乗検波方式に比べて高感度で、広いダイナミックレンジの受信が可能となる。
また、本発明による短パルスレーダ及びその制御方法では、スイッチにより、バースト発振器から出力された第１バースト波を送信部に入力し、第２バースト波を受信部に入力する構成であるので、探査対象空間への第２バースト波の放射を防止することができ、さらに、第１及び第２バースト波の出力電力を必要最小限にでき、低消費電力化を図ることができる。
また、本発明による短パルスレーダ及びその制御方法では、スイッチから出力された第１バースト波を固定遅延器により所定時間遅延するような構成とすることにより、第１及び第２バースト波の時間差をあまり接近させなくとも、近距離にあるターゲットの検出が可能となる。
すなわち、第１及び第２バースト波の時間差が接近していると、バースト発振器の過渡特性や発生する熱に起因して、第２バースト波の発振周波数や波形が第１バースト波とずれてくるという問題がある。
しかるに、上記のように第１バースト波を固定遅延器により所定時間遅延する構成として、第１及び第２バースト波の時間差を固定することにより、上記の問題を回避することができる。
図１は、本発明の第１の実施形態による短パルスレーダの構成を説明するために示すブロック図である。 図２は、図１の要部の動作を説明するために示すタイミングチャートである。 図３は、図１の要部の構成例を示すブロック図である。 図４は、図３の構成例の動作を説明するために示すタイミングチャートである。 図５は、図１の要部の構成例を示すブロック図である。 図６は、図１の要部の他の構成例を示すブロック図である。 図７は、図１の要部の他の構成例を示すブロック図である。 図８は、図１の要部の他の構成例を示すブロック図である。 図９は、図８の構成例の具体回路例を示す図である。 図１０は、本発明で採用する直線検波方式と従来技術による自乗検波方式とのダイナミックレンジの比較を示す特性図である。 図１１は、図１の動作を説明するために示すタイミングチャートである。 図１２は、本発明の第２の実施形態による短パルスレーダの構成を説明するために示すブロック図である。 図１３は、従来の短パルスレーダ装置の構成例を示すブロック図である。 図１４は、従来の短パルスレーダ装置の動作を説明するためのスペクトラム特性図である。 図１５は、ＵＷＢにおけるＦＣＣ勧告のスペクトラムマスクを示す図である。
以下、図面に基づいて本発明の幾つかの実施の形態を説明する。
（第１実施形態）
図１は、本発明の第１の実施形態による短パルスレーダの構成を説明するために示すブロック図である。
本発明に係る短パルスレーダ２０は、基本的には、送信指示信号Ｓを受ける毎に、所定幅の第１パルスＰａと、該第１パルスと同一幅で予め設定された時間Ｔｄだけ該第１パルスよりも遅延した第２パルスＰｂとを含む１対のパルスを発生する対パルス発生器２１と、前記対パルス発生器２１から出力される前記第１及び第２パルスＰａ、Ｐｂを含む１対のパルスを受けている期間に発振動作して所定のキャリア周波数の信号を第１バースト波Ｂａとして前記第１パルスＰａに同期して出力すると共に、前記所定のキャリア周波数の信号を第２バースト波Ｂｂとして前記第２パルスＰｂに同期して出力し、前記第１及び第２パルスＰａ、Ｐｂを含む１対のパルスが入力されていない期間に前記発振動作を停止するバースト発振器２２と、前記バースト発振器２２から前記第１パルスＰａに同期して出力される前記第１バースト波Ｂａを短パルス波Ｐｔとして探査対象空間１へ放射する送信部２５と、前記送信部２５から前記探査対象空間１へ放射された前記第１バースト波Ｂａによる短パルス波の反射波Ｐｒを受信し、該受信した信号Ｒを、前記バースト発振器２２から前記第２パルスＰｂに同期して出力される第２バースト波Ｂｂをローカル信号として検波する受信部３０と、前記送信指示信号Ｓを前記対パルス発生器２１に出力すると共に、該対パルス発生器２１が出力する第１パルスＰａと第２パルスＰｂとの間隔を可変制御する制御部５０とを有している。
また、本発明に係る短パルスレーダの制御方法は、基本的には、対パルス発生器２１、バースト発振器２２、受信部３０及び制御部５０を準備するステップと、前記制御部５０によって、送信指示信号Ｓを出力するステップと、前記対パルス発生器２１によって、前記制御部５０からの前記送信指示信号Ｓを受ける毎に、所定幅の第１パルスＰａと、該第１パルスＰａと同一幅で予め設定された時間Ｔｄだけ該第１パルスよりも遅延した第２パルスＰｂとを含む１対のパルスを発生するステップと、前記制御部５０によって、前記対パルス発生器２１が出力する第１パルスＰａと第２パルスＰｂとの間隔を可変制御するステップと、前記バースト発振器２２によって、前記対パルス発生器２１から出力される前記第１及び第２パルスＰａ、Ｐｂを含む１対のパルスを受けている期間に発振動作して所定のキャリア周波数の信号を第１バースト波Ｂａとして前記第１パルスＰａに同期して出力すると共に、前記所定のキャリア周波数の信号を第２バースト波Ｂｂとして前記第２パルスＰｂに同期して出力し、前記第１及び第２パルスＰａ、Ｐｂを含む１対のパルスが入力されていない期間に前記発振動作を停止するステップと、前記送信部２５によって、前記バースト発振器２２から前記第１パルスＰａに同期して出力される前記第１バースト波Ｂａを短パルス波Ｐｔとして探査対象空間１へ放射するステップと、前記受信部３０によって、前記送信部２５から前記探査対象空間１へ放射された前記第１バースト波Ｂａによる短パルス波Ｐｔの反射Ｐｒ波を受信し、該受信した信号Ｒを、前記バースト発振器２２から前記第２パルスＰｂに同期して出力される第２バースト波Ｂｂをローカル信号として検波するステップとを有している。
具体的には、図１に示すように、この短パルスレーダ２０の対パルス発生器２１は、後述する制御部５０から供給される図２の（ａ）に示すように立ち上がりで送信を指示する信号Ｓを受ける毎に、図２の（ｂ）に示すように、所定幅（例えば、１ｎｓ）の第１パルスＰａと、該第１パルスＰａと同一幅で予め設定された時間Ｔｄだけ遅延した第２パルスＰｂとを１対のパルスとして出力する。
この対パルス発生器２１は、第１パルスＰａと第２パルスＰｂの間に正確な遅延時間Ｔｄを与えるために、例えば、図３に示すような構成を有している。
図３において、ダイレクトデジタルシンセサイザ（ＤＤＳ）２１ａは、所定周波数ｆｃ（例えば、２００ＭＨｚ）のクロック信号Ｃと、後述する制御部５０からの遅延時間Ｔｄに対応した所定ビット数Ｌの周波数データＤｆとを受け、正弦波１周期分の波形データを記憶しているアドレス長Ｌの内部のリードオンリメモリ（ＲＯＭ）に対して、周波数データＤｆをクロック周期で積算した値でアドレス指定して波形データを順次読み出し、これをデジタル／アナログ（Ｄ／Ａ）変換して、クロック信号Ｃの周波数ｆｃ、アドレス長Ｌ及び周波数データＤｆで決まる周波数ｆｅの正弦波状（厳密には、正弦波に沿って階段状に変化する波形）の信号をローパスフィルタ（ＬＰＦ）２１ｂに出力する。
ＬＰＦ２１ｂは、ＤＤＳ２１ａからのＤ／Ａ変換出力の高域成分（例えば、７１ＭＨ以上の成分）を除去して正弦波信号を生成して波形整形回路２１ｃに出力する。
波形整形回路２１ｃは、ＬＰＦ２１ｂからの正弦波信号に対する波形整形処理を行い、図４の（ａ）、（ｂ）に示すように、デューティ比５０で互いにレベルが反転した周波数ｆｅ（周期Ｔｅ）の２相の第１及び第２の可変周期パルスＰｅ、Ｐｅ′を出力する。
この第１及び第２の可変周期パルスＰｅ、Ｐｅ′の周波数ｆｅは、クロック信号Ｃの周波数ｆｃの１／２以下の範囲で、
ｆｅ＝Ｄｆ・ｆｅ／２Ｌ
となる。
また、第１及び第２の可変周期パルスＰｅ、Ｐｅ′の周期Ｔｅは、クロック信号Ｃの周波数ｆｃの周期Ｔｃの２倍以上の範囲で、
Ｔｅ＝Ｔｃ・２Ｌ／Ｄｆ
となる。
ここで、周波数データＤｆの値がＡからＡ＋１に１ポイントだけ変化したときの第１及び第２の可変周期パルスＰｅ、Ｐｅ′の周期Ｔｅの変化ΔＴ（時間分解能）は、次のように表すことができる。
ΔＴ＝（Ｔｃ・２Ｌ）｛（１／Ａ）−［１／（Ａ＋１）］｝
＝（Ｔｃ・２Ｌ）｛１／［Ａ（Ａ＋１）］｝
上記式でＡが１に比べて十分大きいとき、
ΔＴ＝（Ｔｃ・２Ｌ）（１／Ａ２）
となる。
例えば、Ｔｃ＝５ｎｓ、２Ｌ＝２３２を概略値４×１０９とし、Ａ＝１×１０６とすると、
ΔＴ＝２０／（１×１０１２）＝０．０２（ｎｓ）
となる。
つまり、第１及び第２の可変周期パルスＰｅ、Ｐｅ′は、周波数データＤｆが１×１０６の近傍での時間分解能は０．０２ｎｓとなる。
また、Ａ＝１０×１０６の場合には０．２ｐｓとなる。
これらのデータ設定範囲においては、第１及び第２の可変周期パルスＰｅ、Ｐｅ′の可変周期は、短パルスＰｔの幅（１ｎｓ）に比べて十分小さい時間分解能が得られ、ほぼ連続的にその周期を可変することができる。
第１の可変周期パルスＰｅは、第１パルス発生回路２１ｄに入力されると共に、第２の可変周期パルスＰｅ′は第２パルス発生回路２１ｅに入力される。
そして、第１パルス発生回路２１ｄは、図４の（ｃ）に示すような送信指示信号Ｓが入力されてから第１の可変周期パルスＰｅのレベルが最初に立ち下がるタイミングに同期した所定幅（１ｎＳ）の第１パルスＰａを図４の（ｄ）に示すように生成して、オア回路２１ｆに出力する。
また、第２パルス発生回路２１ｅは、第１パルス発生回路２１ｄから第１パルスＰａが出力されてから第２の可変周期パルスＰｅ′のレベルが最初に立ち下がるタイミングと同期した所定幅（１ｎｓ）の第２パルスＰｂを図４の（ｅ）に示すように生成して、オア回路２１ｆに出力する。
したがって、第１パルスＰａと第２パルスＰｂとの論理和をとるオア回路２１ｆからは、図４の（ｆ）に示すように、第１パルスＰａが出力されてから、Ｔｄ＝Ｔｅ／２だけ遅延した第２パルスＰｂが出力されることになる。
これにより、図４の（ａ）乃至（ｅ）に示すように、第１の可変周期パルスＰｅの周期をＴｅからＴｅ′まで大きくすれば、第１パルスＰａに対する第２パルスの遅延時間はＴｄからＴｄ′まで長くすることができる。
ここで、遅延時間Ｔｄ＝Ｔｅ／２はクロック信号Ｃの周波数精度に依存して非常に安定であり、前記したように、第１及び第２の可変周期パルスＰｅ、Ｐｅ′の可変周期を微細に変化させることができる。
したがって、対パルス発生器２１によって生成される２つのパルスＰａ、Ｐｂの間の遅延時間Ｔｄは、安定且つ高い分解能で可変することができる。
このようにして、対パルス発生器２１によって生成された対パルスは、バースト発振器２２に入力される。
バースト発振器２２は、対パルス発生器２１から出力される２つのパルスＰａ、Ｐｂを受けている間、発振動作して所定のキャリア周波数の信号を出力し、２つのパルスＰａ、Ｐｂが入力されていない期間は発振動作を停止させるように構成されている。
このようなバースト発振器２２としては種々の構成が考えられる。
例えば、図５は、共振器を用いたバースト発振器２２の構成例を示している。
このバースト発振器２２は、共振器２２ｅを負荷とする増幅器２２ｆの出力を帰還回路２２ｂにより増幅器２２ｆの入力側に正帰還して共振器２２ｅの共振周波数でもって発振させるように構成している。
帰還回路２２ｂは、例えば、抵抗（またはコイル）とコンデンサによるＬ型、Ｔ型等のＬＰＦで構成される。
この場合、増幅器２２ｆの入力端あるいは出力端とアースラインとの間を、スイッチ回路２２ｃにより開閉し、バースト発振器２２をして発振動作状態と発振停止状態とを切り換える。
スイッチ回路２２ｃは、増幅器２２ｆの入力端（または出力端でもよい）とアースラインの間を開閉するように挿入されており、パルスＰａ、Ｐｂがハイレベル（パルス入力状態）のときには開いてバースト発振器２２をして発振動作状態とすると共に、パルスＰａ、Ｐｂがローレベル（パルス非入力状態）のときには閉じてバースト発振器２２をして発振停止状態とする。
以下同様に、スイッチ回路２２ｃが開いている間、上記動作が繰り返されることになり、バースト発振器２２からは、共振器２２ｅの共振周波数を有するバースト波が発振出力されることになり、スイッチ回路２２ｃが閉じると発振動作が停止する。
ここで、バースト発振器２２の発振周波数は、例えば、２６．５ＧＨｚとなるように、共振器２２ｅの共振周波数が設定されている。
上記のようにパルスＰａ、Ｐｂによってバースト発振器２２の発振動作そのものを制御しているので、原理的にキャリア漏れは発生しない。
したがって、ＵＷＢの使用に際して規定されている電力密度の制限は、発振時に出力される短パルス波の瞬時パワーについてのみ考慮すればよく、規定されている電力を最大限有効に使用することができる。
また、キャリア漏れがないので、ＵＷＢのスペクトラムマスクの任意の位置にメインローブを配置することができ、そのメイローブのほぼ全体がＲＲ電波発射禁止帯と重ならないようにすることができる。
また、図６に示すバースト発振器２２のように、増幅器２２ｆの電源供給ラインにスイッチ回路２２ｃを接続し、増幅器２２ｆに対する電源の供給（バイアス電源も含む）を規制して、発振動作を停止させることもできる。
ただし、増幅器２２ｆに対する電源供給を制御してバースト波を発生させる構成の場合、電源を供給しても発振動作がすぐに開始されない場合が考えられる。
このような場合には、図７に示すバースト発振器２２のように、スイッチ回路２２ｃと逆に開閉動作するスイッチ回路２２ｇを用い、増幅器２２ｆに対する電源供給が停止している間だけスイッチ回路２２ｇを閉じて共振器２２ｅに所定電流を流しておき、スイッチ回路２２ｃが閉じて電源が供給されるタイミングにスイッチ回路２２ｇを開くことにより、共振器２２ｅに過度現象による共振周波数の信号成分を発生させ、発振状態に速やかに移行させることができる。
なお、ここでは、説明を簡単にするためにスイッチ回路２２ｃとスイッチ回路２２ｇとが逆の開閉動作をするようにしていたが、上記の発振起動は、スイッチ回路２２ｇが開いたときに共振器２２ｅに生じる過渡現象を利用しているので、スイッチ回路２２ｇによる共振器２２ｅへの電流供給は、スイッチ回路２２ｃによる電源供給が開始される直前の所定時間のみ行えばよい。
なお、上記の共振型の各バースト発振器２２において、共振器２２ｅをＬＣ型のものだけでなく、伝送路型（例えば、λ／４型）の共振器で構成してもよい。
図１に戻ると、上記バースト発振器２２から出力されるバースト波Ｂａ、Ｂｂは、スイッチ２３に入力される。
このスイッチ２３は、バースト発振器２２から出力されたバースト波Ｂａ、Ｂｂを送信部２５と受信部３０にそれぞれ振り分けるためのものであり、スイッチ切換回路２４により、第１パルスＰａに同期してバースト発振器２２から出力された第１バースト波Ｂａを送信部２５に入力し、第２パルスＰｂに同期して出力された第２バースト波Ｂｂを受信部３０に入力させる。
ここで、スイッチ２３は、図１に示したような１回路２接点型のスイッチだけでなく、図８に示すように、それぞれ独立して第１バースト波Ｂａを送信部２５に入力させると共に、第２バースト波Ｂｂを受信部３０に入力させるために、２つのオンオフ型（２回路２接点型）の第１及び第２のスイッチ２３ａ、２３ｂを用いて構成してもよい。
図１において、スイッチ切換回路２４は、スイッチ２３の切換制御を行う回路であり、例えば、対パルス発生器２１の第１パルス発生回路２１ｄから出力される第１パルスＰａが立ち下がった時にスイッチ２３を受信部３０側に接続させ、第２パルス発生回路２１ｅから出力される第２パルスＰｂが立ち下がった時にスイッチ２３を送信部２５側に接続させる。
図９は、第１及び第２のスイッチ２３ａ、２３ｂとして使用可能な回路の一方のみを示している例である。
この第１及び第２のスイッチ２３ａ、２３ｂは、それぞれ、ブリッジ接続された第１乃至第４のダイオードＤ１〜Ｄ４と、前記第１乃至第４のダイオードのうち逆方向接続された第１の２つのダイオードＤ１、Ｄ２の接続点からアースの間に逆方向に挿入された第５のダイオードＤ５と、前記第１乃至第４のダイオードＤ１〜Ｄ４のうち逆方向接続された第２の２つのダイオードＤ３、Ｄ４の接続点からアースの間に順方向に接続された第６のダイオードＤ６と、前記第１の２つのダイオードＤ１、Ｄ２の接続点と前記第２の２つのダイオードＤ３、Ｄ４の各逆方向接続点の間に接続され、前記スイッチ切換回路２４からの切換信号Ｑのレベルに応じて電流の方向が反転される電流源１とを備え、前記電流源Ｉの電流の方向が、前記第５及び第６のダイオードＤ５、Ｄ６をオフ、前記第１乃至第４のダイオードＤ１〜Ｄ４をオンとする方向であるときのみ、前記第１及び第３のダイオードＤ１、Ｄ３の接続点に入力された第１または第２バースト波Ｂａ，Ｂｂを前記第２及び第４のダイオードＤ２、Ｄ４の接続点から出力するように構成されている。
すなわち、この第１及び第２のスイッチ２３ａ、２３ｂの場合、電流源Ｉが図示の向きに電流を流す状態になっているとき、ダイオードＤ５、Ｄ６はオフ、ダイオードＤ１〜Ｄ４はオンとなり、ダイオードＤ１、Ｄ３の接続点に入力された第１または第２バースト波Ｂａ，ＢｂはダイオードＤ２、Ｄ４の接続点から出力される。
また、電流源Ｉが図示の状態と逆方向に電流を流す状態になっているとき、ダイオードＤ５、Ｄ６はオン、ダイオードＤ１〜Ｄ４はオフとなり、ダイオードＤ１、Ｄ３の接続点に入力された第１または第２バースト波Ｂａ，ＢｂはダイオードＤ２、Ｄ４の接続点に伝達されない。
このような構成の第１及び第２のスイッチ２３ａ、２３ｂの２６ＧＨｚにおけるオンオフ比は約３５ｄＢとなっている。
上記第１及び第２のスイッチ２３ａ、２３ｂの回路例で、各ダイオードの代わりに、ｎｐｎ型トランジスタのベースとコレクタ間を短絡させて構成したダイオードを用いることも可能である。
この場合、スイッチ素子としてのオン抵抗を小さくすることができるので、２６ＧＨｚにおけるオンオフ比は約５１ｄＢとなっている。
図１に戻ると、送信部２５は、スイッチ２３を介して入力された第１バースト波Ｂａを、電力増幅器２５ａにより規定電力に増幅して、バンドレギュレーションフィルタ（ＢＲＦ）２５ｂによってＲＲ電波発射禁止帯などの不要成分を除去して短パルス波Ｐｔとして送信アンテナ２５ｃから探査対象空間１へ放射する。
受信部３０は、探査対象空間１へ放射された短パルス波Ｐｔの反射波Ｐｒをアンテナ３０ａで受信し、その受信信号ＲをＬＮＡ（低雑音増幅器）３０ｂにより増幅した後、帯域幅２ＧＨｚ程度のバンドパスフィルタ（ＢＰＦ）３０ｃにより帯域制限し、この帯域制限した受信信号Ｒ′を直交検波回路３０ｄに入力する。
なお、電力増幅器２５ａ及びＬＮＡ３０ｂの増幅度は、後述する制御部５０によって可変することができるようになっている。
直交検波回路３０ｄは、スイッチ２３を介して入力される第２バースト波Ｂｂをローカル信号として受信信号Ｒ′を直交検波し、２つの直交するベースバンド成分Ｉ、Ｑをサンプルホールド回路３０ｅ、３０ｆに入力する。
ここで、直交検波回路３０ｄは、いわゆる直線検波器であり、その入出力特性（ｄＢ値）は、自乗検波器のそれと比較において、図１０に示すようなダイナミックレンジ特性を有している。
この図１０に示すダイナミックレンジ特性から、サンプルホールド回路３０ｅ、３０ｆへの入力範囲に収まるための検波器入力範囲、すなわち検波器のダイナミックレンジは、直交検波の方が自乗検波よりもｄＢ値で約２倍広い特性を有していること分かる。
また、図１０に示すダイナミックレンジ特性から分かるように、直交検波方式では検波器入力が小さくても検波できるので、高感度受信が必要とされるＵＷＢレーダに有効である。
直交検波器の内部は図示していないが、例えば、ＬＮＡ３０ｂの出力信号（または第２のバースト信号）を、分配器を用いて２分配した後、ハイブリッド回路で９０度の位相差を持つ２つの信号を生成し、２つのミキサーを用いて、等位相に２分配した第２のバースト信号（またはＬＮＡ３０ｂの出力信号）と混合することにより、ベースバンド成分Ｉ及びＱの２チャンネルの出力信号を得るように構成することができる。
そして、これらのＩ、Ｑ信号が２チャンネルのサンプルホールド回路３０ｅ、３０ｆに入力される。
サンプルホールド回路３０ｅ、３０ｆは、第２パルスＰｂが入力している間の所定タイミングにおけるベースバンド成分Ｉ′、Ｑ′を抽出する。
このベースバンド成分Ｉ′、Ｑ′は、アナログ／デジタル（Ａ／Ｄ）変換器３５、３６によりそれぞれデジタル値に変換されて信号処理部４０に入力される。
信号処理部４０は、ベースバンド成分Ｉ′、Ｑ′から受信信号Ｒ′の振幅値Ｖを求め、その振幅を所定のしきい値ｒと比較し、振幅値Ｖがしきい値ｒより大きい場合には、探査対象空間１に短パルス波を反射する物体１ａが存在していると判定し、その判定結果などを含む情報を制御部５０に通知する。
また、信号処理部４０は、ベースバンド成分Ｉ′、Ｑ′から求められる受信信号Ｒ′の振幅値Ｖがしきい値ｒ以下のときには、探査対象空間１に短パルス波を反射する物体１ａが存在していないと判定し、その判定結果などを含む情報を制御部５０に通知する。
制御部５０は、信号処理部４０からの情報に基づき、対パルス発生器２１、送信部２５、受信部３０に対する各種制御を行い、探査対象空間１に存在する物体１ａについての距離や大きさ等の情報を収集し、必要であればアラームを発生する。
また、制御部５０は、探査距離を可変するために、対パルス発生器２１が出力する第１パルスＰａと第２パルスＰｂの間隔（遅延時間）Ｔｄを可変制御する。
図１１は、探査対象の距離を徐々に長くして行く場合の動作例を説明するために示すタイミングチャートである。
この場合、制御部５０は、図１１の（ａ）に示すように、送信指示信号Ｓを所定周期（例えば、１μｓ）で対パルス発生器２１に出力すると共に、第１パルスＰａに対する第２パルスＰｂの遅延時間Ｔｄ（すなわち、前記した周波数データＤｆ）を順次大きく変更する。
この制御により、対パルス発生器２１から出力される第１パルスＰａと第２パルスＰｂの間隔は、図１１の（ｂ）に示すようにＴｄ１、Ｔｄ２、…と広がっていく。
このとき探査漏れ領域を発生させないように、遅延時間Ｔｄ（ｉ）、Ｔｄ（ｉ＋１）の差は、探査対象空間１に放射する短パルス波Ｐｔのパルス幅（１ｎｓ）と等しくなるように設定される。
つまり、第１パルスＰａと第２パルスＰｂの間隔は、１ｎｓずつ広くなり、それに従ってバースト発振器２２から出力される第１バースト波Ｂａ、第２バースト波Ｂｂの間隔も図１４の（ｃ）に示すように広がっていく。
この第１パルスＰａに同期して発振出力された第１バースト波Ｂａは、スイッチ２３により送信部２５に入力され、送信部２５からは、図１１の（ｄ）に示すように、第１バースト波Ｂａに対応した短パルス波Ｐｔが探査対象空間１へ放射される。
この短パルス波Ｐｔを受けた物体１ａからの反射波Ｐｒが受信部３０で受信されると、その受信信号Ｒが図１４の（ｅ）に示すように、直交検波回路３０ｄに入力される。
しかるに、図１４の（ｆ）に示す左部のように、第２バースト波Ｂｂが受信信号Ｒよりも前で互いに重ならないタイミングに直交検波回路３０ｄに入力された場合、ベースバンド成分Ｉ′、Ｑ′に基づいて得られる振幅値Ｖ１は図１１の（ｇ）に示すようにほぼゼロ（ノイズ成分）となり、しきい値ｒを超えないので、この段階では物体１ａは検知されない。
そして、図１１の（ａ）〜（ｇ）の各中央部で示しているように、パルスＰａ、Ｐｂの間隔がＴｄ１からＴｄ２に広がって、第２バースト波Ｂｂが受信信号Ｒの先頭部に重なり合うタイミングで直交検波回路３０ｄに入力されると、ベースバンド成分Ｉ′、Ｑ′に基づいて得られる振幅値Ｖ２がしきい値ｒより大きくなることにより、物体１ａの存在が検知される。
さらに、図１１の（ａ）〜（ｇ）の各右部で示しているように、パルスＰａ、Ｐｂの間隔がＴｄ３に広がって、第２バースト波Ｂｂと受信信号Ｒとが丁度重なり合うタイミングで直交検波回路３０ｄに入力されると、ベースバンド成分Ｉ′、Ｑ′に基づいて得られる振幅値Ｖ３は、さらに大きくなる。
以下同様の処理が繰り返され、パルスＰａ、Ｐｂの間隔がさらに広がると、第２バースト波Ｂｂと受信信号Ｒとが重なり合う時間が短くなり、ベースバンド成分Ｉ′、Ｑ′に基づいて得られる受信信号Ｒの振幅値Ｖは徐々に小さくなる。
したがって、最大の振幅値Ｖが得られたときのパルス間隔Ｔｄｘを求め、光速×Ｔｄｘ／２を算出すれば、物体１ａまでの距離を把握することができる。
そして、最大振幅値等から物体１ａの材質（反射率が高いか否か）等も推定することができる。
制御部５０は、上記のような探査処理を行って物体１ａの存在、距離などの情報を求め、必要なとき、例えば，反射率が高い物体が近くにあるような場合にアラームを出力して警告する。
上記したように、第１バースト波Ｂａと第２バースト波Ｂｂをスイッチ２３により送信部２５と受信部３０に振り分ける構成の場合、第１バースト波Ｂａがスイッチ２３を介して受信部３０にリークすることが考えられる。
しかるに、前記したように、スイッチ２３のオンオフ比は３５〜５１ｄＢ程得られると共に、第１バースト波Ｂａのリーク成分のレベルは非常に小さいので、このときのリーク成分は直交検波回路３０ｄを正常動作させるレベルにはならず、検波出力は無視できる程小さい。
また、逆に、第２バースト波Ｂｂがスイッチ２３を介して送信部２５にリークすることが考えられる。
しかるに、この場合も、前記と同様にそのレベルは非常に小さく、しかも、出力時間は１ｎｓ程度と非常に短かいので、このときのリーク成分により本来の短パルス波の出力が制限されることはなく、そのスペクトラムを規定のスペクトラムマスク内に収めることができる。
（第２実施形態）
図１２は、本発明の第２の実施形態による短パルスレーダ２０′の構成を説明するために示すブロック図である。
なお、図１２において、前述した図１に示される第１の実施形態による短パルスレーダ２０の構成と同様に構成される部分については、同一参照符号を付してそれらの説明を省略するのとする。
上記第１の実施形態では、可変周期パルスＰｅの立ち上がりと立ち下がりのタイミングにそれぞれ同期するように第１パルスＰａと第２パルスＰｂを生成しているので、その間隔をゼロまで小さくするためには可変周期パルスＰｅの周期を、例えば、１ｎｓまで短くしなければならず、実現が困難で、近距離の探査が難しくなることが考えられる。
また、たとえ対パルス発生器２１でこのような短い間隔の対パルスを発生できたとしても、スイッチ２３の切り換え速度を極めて高速にしなければならず、その点においても実現が困難となることが考えられる。
そこで、この第２の実施形態による短パルスレーダ２０′では、スイッチ２３から送信部２５に出力された第１バースト波Ｂａを固定遅延器２５ｄにより所定時間遅延して、探査対象空間１へ放射することによって、上述した近距離の探査が難しくなるという問題を解決することができるようにしている。
この場合、対パルス発生器２１において出力可能な第１パルスＰａと第２パルスＰｂとの間で設定可能な最小遅延時間Ｔｄ０に探査対象空間１に放射する短パルス波Ｐｔのパルス幅（１ｎｓ）を加えた所定遅延時間を固定遅延器２５ｄによって与えることにより、空間に出射される短パルス波Ｐｔに対する第２バースト波Ｂｂの遅延時間をそのパルス幅とほぼ等しくすることができ、至近距離からの探査が可能となる。
なお、図１２では、固定遅延器２５ｄの挿入位置をアンテナ２５ｃへの給電ラインで兼用するようにしている。
しかるに、固定遅延器２５ｄは、スイッチ２３とアンテナ２５ｃの間の任意の位置に挿入することができると共に、複数の固定遅延器を送信部２５内に分散して挿入するようにしてもよい。
また、遅延時間が異なる複数の固定遅延器２５ｄを送信部２５に選択的に挿入できるように構成して探査距離を広い間隔で可変し、その広い間隔の間を対パルス発生器２１の遅延時間Ｔｄの可変制御で補間することも可能である。
また、前記実施形態では、スイッチ２３により第１バースト波Ｂａと第２バースト波Ｂｂをそれぞれ送信部２５と受信部３０に振り分けている。
しかるに、バースト発振器２２と送信部２５の間をオンオフするスイッチ（前記スイッチ２３ａ）のみを設け、送信部２５には前記同様に第１バースト波Ｂａだけが入力され、受信部３０には第１バースト波Ｂａと第２バースト波Ｂｂが入力されるように構成してもよい。
この場合、直交検波回路３０ｄには本来のローカル信号としての第２バースト波Ｂｂが入力されると共に、第１バースト波Ｂａもローカル信号として入力されることになる。
しかるに、この第１バースト波Ｂａによるローカル信号と同タイミングに直交検波回路３０ｄに入力される受信信号は、探査に不要なノイズ成分であり、しかもそのタイミングが分かっているので、信号処理部４０で容易に除去することができる。
したがって、以上のような本発明によれば、従来技術の問題を解決するため、送信指示信号を受ける毎に、所定幅の第１パルスと、該第１パルスと同一幅で予め設定された時間だけ遅延した第２パルスとを含む１対のパルスを発生し、該１対のパルスのうち先に発生した第１パルスに基づいてバースト波の短パルス波を空間に放射させることにより、ＵＷＢレーダとして規定されているスペクトルマスクを遵守しながらＲＲ電波発射禁止帯への妨害が起こらないようにすることができる送信系を有すると共に、該１対のパルスのうち後に発生した第２パルスをローカル信号に用いて直交検波することにより、ダイナミックレンジが広く高感度検波を行うことができる受信系を有する短パルスレーダ及びその制御方法を提供することができる。

Claims (19)

  1. 送信指示信号を受ける毎に、所定幅の第１パルスと、該第１パルスと同一幅で該第１パルスより予め設定された時間だけ遅延した第２パルスとを含む１対のパルスとして発生する対パルス発生器と、
    前記対パルス発生器から出力される前記第１及び第２パルスを含む１対のパルスが入力されている期間に発振動作を行って、所定のキャリア周波数の信号を第１バースト波として前記第１パルスに同期して出力すると共に、前記所定のキャリア周波数の信号を第２バースト波として前記第２パルスに同期して出力し、前記第１及び第２パルスを含む１対のパルスが入力されていない期間は前記発振動作を停止させるバースト発振器と、
    前記バースト発振器から前記第１パルスに同期して出力される前記第１バースト波を探査対象空間へ放射する送信部と、
    前記送信部から前記探査対象空間へ放射された前記第１バースト波の反射波を受信し、該受信した信号を、前記バースト発振器から前記第２パルスに同期して出力される第２バースト波をローカル信号として検波する受信部と、
    前記送信指示信号を前記対パルス発生器に出力すると共に、該対パルス発生器が出力する第１パルスと第２パルスとの間隔を可変制御する制御部と、
    を具備する短パルスレーダ。
  2. 前記受信部は、前記受信信号を前記第２バースト波をローカル信号として直交検波することを特徴とする請求項１に記載の短パルスレーダ。
  3. 前記バースト発振器と前記送信部との間及び前記バースト発振器と前記受信部との間に設けられ、前記バースト発振器から出力される前記第１または第２バースト波を前記送信部または前記受信部のいずれかに選択的に入力するためのスイッチと、
    前記スイッチを制御して、前記バースト発振器から出力される前記第１バースト波を前記送信部に入力させ、前記第２バースト波を前記受信部に入力させるスイッチ切換回路と、をさらに具備することを特徴とする請求項１に記載の短パルスレーダ。
  4. 前記送信部は、前記バースト発振器から出力される前記第１バースト波に固定の遅延を与える固定遅延器を有していることを特徴とする請求項１に記載の短パルスレーダ。
  5. 前記対パルス発生器は、
    所定周波数のクロック信号と、前記制御部からの前記遅延時間に対応した所定ビット数Ｌの周波数データとを受け、正弦波１周期分の波形データを記憶しているアドレス長の内部のリードオンリメモリに対して、前記周波数データを前記クロック信号の周期で積算した値でアドレス指定して前記波形データを順次読み出してデジタル／アナログ変換することにより、前記クロック信号の所定周波数、前記アドレス長及び前記周波数データで決まる周波数の正弦波状の信号を出力するダイレクトデジタルシンセサイザ（ＤＤＳ）と、
    前記ＤＤＳから出力される前記正弦波状の信号の高域成分を除去して正弦波信号を出力するローパスフィルタ（ＬＰＦ）と、
    前記ＬＰＦから出力される前記正弦波信号に対する波形整形処理を行い、デューティ比５０で互いにレベルが反転した前記正弦波状の信号の周波数に対応した周期の２相の第１及び第２の可変周期パルスを出力する波形整形回路と、
    前記波形整形回路から出力される前記第１の可変周期パルスが入力され、前記送信指示信号が入力されてから前記第１の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第１パルスを出力する第１パルス発生回路と、
    前記波形整形回路から出力される前記第２の可変周期パルスが入力され、前記送信指示信号が入力されてから前記第２の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第２パルスを出力する第２パルス発生回路と、
    第１パルス発生回路から出力される前記第１パルス及び前記第２パルス発生回路から出力される前記第２パルスとの論理和をとるオア回路と、
    を備えたことを特徴とする請求項１に記載の短パルスレーダ。
  6. 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の入力端あるいは出力端とアースラインとの間を、スイッチ回路により開閉し、前記バースト発振器をして発振動作状態と発振停止状態とを切り換えるように構成されていることを特徴とする請求項１に記載の短パルスレーダ。
  7. 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインにスイッチ回路を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されていることを特徴とする請求項１に記載の短パルスレーダ。
  8. 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインに第１のスイッチ回路を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されており、さらに前記第１のスイッチ回路と反対の関係で開閉動作する第２のスイッチ回路を用い、前記第１のスイッチ回路により前記増幅器に対する電源供給が停止している間だけ前記第２のスイッチ回路を閉じて前記共振器に所定電流を流しておき、前記第１のスイッチ回路が閉じて前記増幅器に対する電源が供給されるタイミングに前記第２のスイッチ回路を開くことにより、前記共振器に過度現象による共振周波数の信号成分を発生させ、前記バースト発振器をして発振動作状態に速やかに移行させることを特徴とする請求項１に記載の短パルスレーダ。
  9. 前記スイッチは、共通接点と、第１及び第２の接点とを有し、前記共通接点と前記第１の接点を介して前記第１バースト波を前記送信部に入力させると共に、前記共通接点と前記第２の接点を介して前記第２バースト波を前記受信部に入力させる１回路２接点型のスイッチから構成されていることを特徴とする請求項３に記載の短パルスレーダ。
  10. 前記スイッチは、前記第１バースト波を前記送信部に入力させる第１のスイッチと、前記第２バースト波を前記受信部に入力させる第２のスイッチとから構成されていることを特徴とする請求項３に記載の短パルスレーダ。
  11. 前記第１及び第２のスイッチは、それぞれ、
    ブリッジ接続された第１乃至第４のダイオードと、
    前記第１乃至第４のダイオードのうち逆方向接続された第１の２つのダイオードの接続点からアースの間に逆方向に挿入された第５のダイオードと、
    前記第１乃至第４のダイオードのうち逆方向接続された第２の２つのダイオードの接続点からアースの間に順方向に接続された第６のダイオードと、
    前記第１の２つのダイオードの接続点と前記第２の２つのダイオードの各逆方向接続点の間に接続され、前記スイッチ切換回路からの切換信号のレベルに応じて電流の方向が反転される電流源とを備え、
    前記電流源の電流の方向が、前記第５及び第６のダイオードをオフ、前記第１乃至第４のダイオードをオンとする方向であるときのみ、前記第１及び第３のダイオードの接続点に入力される第１または第２バースト波を前記第２及び第４のダイオードの接続点から出力するように構成されていることを特徴とする請求項１０に記載の短パルスレーダ。
  12. 対パルス発生器、バースト発振器、受信部、送信部及び制御部を凖備するステップと、
    前記制御部によって、送信指示信号を出力するステップと、
    前記対パルス発生器によって、前記制御部からの前記送信指示信号を受ける毎に、所定幅の第１パルスと、該第１パルスと同一幅で予め設定された時間だけ該第１パルスよりも遅延した第２パルスとを含む１対のパルスを発生するステップと、
    前記制御部によって、前記対パルス発生器が出力する第１パルスと第２パルスとの間隔を可変制御するステップと、
    前記バースト発振器によって、前記対パルス発生器から出力される前記第１及び第２パルスを含む１対のパルスを受けている期間に発振動作を行って所定のキャリア周波数の信号を第１バースト波として前記第１パルスに同期して出力すると共に、前記所定のキャリア周波数の信号を第２バースト波として前記第２パルスに同期して出力し、前記第１及び第２パルスを含む１対のパルスが入力されていない期間に前記発振動作を停止するステップと、
    前記送信部によって、前記バースト発振器から前記第１パルスに同期して出力される前記第１バースト波を短パルス波として探査対象空間へ放射するステップと、
    前記受信部によって、前記送信部から前記探査対象空間へ放射された前記第１バースト波による短パルス波の反射波を受信し、該受信した信号を、前記バースト発振器から前記第２パルスに同期して出力される第２バースト波をローカル信号として検波するステップと、
    を具備する短パルスレーダの制御方法。
  13. 前記検波するステップは、前記受信部によって、前記受信した信号を前記第２バースト波をローカル信号として直交検波することを特徴とする請求項１２に記載の短パルスレーダの制御方法。
  14. スイッチ及びスイッチ切換回路を準備するステップと、
    前記スイッチによって、前記バースト発振器から出力された前記第１及び第２バースト波を前記送信部または前記受信部のいずれかに選択的に入力するステップと、
    前記スイッチ切換回路によって、前記スイッチを制御して、前記バースト発振器から出力された前記第１バースト波を前記送信部に入力させ、前記第２バースト波を前記受信部に入力させるステップと、
    をさらに備えたことを特徴とする請求項１２に記載の短パルスレーダの制御方法。
  15. 前記送信部には、前記第１バースト波に所定時間の遅延を与える固定遅延器が設けられていることを特徴とする請求項１２に記載の短パルスレーダの制御方法。
  16. 前記対パルス発生器は、
    所定周波数のクロック信号と、前記制御部からの前記遅延時間に対応した所定ビット数Ｌの周波数データとを受け、正弦波１周期分の波形データを記憶しているアドレス長の内部のリードオンリメモリに対して、前記周波数データを前記クロック信号の周期で積算した値でアドレス指定して前記波形データを順次読み出してデジタル／アナログ変換することにより、前記クロック信号の所定周波数、前記アドレス長及び前記周波数データで決まる周波数の正弦波状の信号を出力するダイレクトデジタルシンセサイザ（ＤＤＳ）と、
    前記ＤＤＳから出力される前記正弦波状の信号の高域成分を除去して正弦波信号を出力するローパスフィルタ（ＬＰＦ）と、
    前記ＬＰＦから出力される前記正弦波信号に対する波形整形処理を行い、デューティ比５０で互いにレベルが反転した前記正弦波状の信号の周波数に対応した周期の２相の第１及び第２の可変周期パルスを出力する波形整形回路と、
    前記波形整形回路から出力される前記第１の可変周期パルスが入力され、前記送信指示信号が入力されてから前記第１の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第１パルスを出力する第１パルス発生回路と、
    前記波形整形回路から出力される前記第２の可変周期パルスが入力され、前記送信指示信号が入力されてから前記第２の可変周期パルスのレベルが最初に立ち下がるタイミングに同期した所定幅の第２パルスを出力する第２パルス発生回路と、
    第１パルス発生回路から出力される前記第１パルス及び前記第２パルス発生回路から出力される前記第２パルスとの論理和をとるオア回路と、
    を備えたことを特徴とする請求項１２に記載の短パルスレーダの制御方法。
  17. 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の入力端あるいは出力端とアースラインとの間を、スイッチ回路により開閉し、前記バースト発振器をして発振動作状態と発振停止状態とを切り換えるように構成されていることを特徴とする請求項１２に記載の短パルスレーダの制御方法。
  18. 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインにスイッチ回路を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されていることを特徴とする請求項１２に記載の短パルスレーダの制御方法。
  19. 前記バースト発振器は、共振器を負荷とする増幅器の出力を帰還回路により前記増幅器の入力側に正帰還して前記共振器の共振周波数でもって発振させるように構成されていると共に、前記増幅器の電源供給ラインに第１のスイッチ回路を接続することにより、前記増幅器に対する電源の供給をオンオフ規制し、前記バースト発振器をして発振動作状態と発振停止状態とに切り換えるように構成されており、さらに前記第１のスイッチ回路と反対の関係で開閉動作する第２のスイッチ回路を用い、前記第１のスイッチ回路により前記増幅器に対する電源供給が停止している間だけ前記第２のスイッチ回路を閉じて前記共振器に所定電流を流しておき、前記第１のスイッチ回路が閉じて前記増幅器に対する電源が供給されるタイミングに前記第２のスイッチ回路を開くことにより、前記共振器に過度現象による共振周波数の信号成分を発生させ、前記バースト発振器をして発振動作状態に速やかに移行させることを特徴とする請求項１２に記載の短パルスレーダの制御方法。
JP2007500606A 2005-01-28 2006-01-27 短パルスレーダ及びその制御方法 Expired - Fee Related JP4377940B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005021629 2005-01-28
JP2005021629 2005-01-28
PCT/JP2006/301349 WO2006080457A1 (ja) 2005-01-28 2006-01-27 短パルスレーダ及びその制御方法

Publications (2)

Publication Number Publication Date
JPWO2006080457A1 true JPWO2006080457A1 (ja) 2008-06-19
JP4377940B2 JP4377940B2 (ja) 2009-12-02

Family

ID=36740481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007500606A Expired - Fee Related JP4377940B2 (ja) 2005-01-28 2006-01-27 短パルスレーダ及びその制御方法

Country Status (4)

Country Link
EP (1) EP1736795A4 (ja)
JP (1) JP4377940B2 (ja)
CN (1) CN1942779A (ja)
WO (1) WO2006080457A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906500B (zh) * 2004-10-14 2010-09-29 安立股份有限公司 小尺寸低功耗短程雷达及其控制的方法
EP2509233A3 (en) * 2008-05-27 2012-12-26 Panasonic Corporation Reception device
WO2016202368A1 (en) * 2015-06-16 2016-12-22 Telefonaktiebolaget Lm Ericsson (Publ) Quadrature phase detector circuit, quadrature phase corrector, multi-antenna radio circuit, radio station and method
CN105207692B (zh) * 2015-08-31 2018-08-03 海能达通信股份有限公司 无线通讯设备及其控制关时隙功率的方法
JP6568493B2 (ja) * 2016-03-18 2019-08-28 株式会社Ｓｏｋｅｎ 物体検知装置
CN110045372B (zh) * 2019-03-11 2021-03-23 西安电子科技大学 超宽带脉冲信号发射装置及超宽带脉冲雷达系统
TWI789853B (zh) * 2021-07-29 2023-01-11 立積電子股份有限公司 雷達裝置及干擾抑制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272736A (en) * 1979-06-11 1981-06-09 Motorola, Inc. Start stop oscillator having fixed starting phase
JPS6093331U (ja) * 1983-12-01 1985-06-26 横河・ヒユーレツト・パツカード株式会社 スイツチ回路
JPS61137404A (ja) * 1984-12-10 1986-06-25 Sony Corp スタ−ト・ストツプ発振器
US4727339A (en) * 1986-10-30 1988-02-23 Rca Corporation Start-stop oscillator having fixed starting phase and minimized quiescent power dissipation
US5117230A (en) * 1991-04-12 1992-05-26 The United States Of America As Represented By The Secretary Of The Army Electronic target radar simulator
JP3182454B2 (ja) * 1992-05-14 2001-07-03 郁男 荒井 可変周期相関型探知装置ならびに可変周期相関型信号検出装置
US5682164A (en) * 1994-09-06 1997-10-28 The Regents Of The University Of California Pulse homodyne field disturbance sensor
US5966090A (en) * 1998-03-16 1999-10-12 Mcewan; Thomas E. Differential pulse radar motion sensor
US6239736B1 (en) * 1999-04-21 2001-05-29 Interlogix, Inc. Range-gated radar motion detector
US6459404B1 (en) * 2000-08-28 2002-10-01 Raytheon Company DDS spur mitigation in a high performance radar exciter
EP2698645A2 (en) * 2004-05-31 2014-02-19 Anritsu Corporation Radar oscillator capable of preventing leak of oscillation output
US7474164B2 (en) * 2005-01-28 2009-01-06 Anritas Corporation Radar oscillator

Also Published As

Publication number Publication date
EP1736795A1 (en) 2006-12-27
WO2006080457A1 (ja) 2006-08-03
JP4377940B2 (ja) 2009-12-02
CN1942779A (zh) 2007-04-04
EP1736795A4 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
US20080246650A1 (en) Short Range Radar and Method of Controlling the Same
JP4377940B2 (ja) 短パルスレーダ及びその制御方法
US7812760B2 (en) Short-range radar and control method thereof
JP5284354B2 (ja) 受信装置
JP4544866B2 (ja) 自動車及び他の商業用途用のパルス圧縮レーダシステム
US7209523B1 (en) Ultra-wideband receiver and transmitter
US7664160B2 (en) Transmitting device, receiving device, and communication system
JP4271039B2 (ja) 超広帯域インパルス生成および変調回路
US20070132633A1 (en) Small-sized low-power dissipation short-range radar that can arbitrarily change delay time between transmission and reception with high time resolution and method of controlling the same
ES2779317T3 (es) Sistemas relacionados con la radiodifusión de banda ultra ancha que comprenden un salto dinámico de frecuencia y de ancho de banda
JP4241646B2 (ja) 受信装置、送信装置及び無線システム
KR20110003310A (ko) 동기 방법 및 장치
JPH1054874A (ja) 連続波広帯域精密距離測定レーダ装置
US8358237B2 (en) Wireless sensor apparatus
KR100697642B1 (ko) 레이더 장치
Lee et al. A $ K $-Band CMOS UWB Radar Transmitter With a Bi-Phase Modulating Pulsed Oscillator
JP4216240B2 (ja) 短パルスレーダ
JP3778906B2 (ja) 短パルス発生回路及びその短パルス発生回路を用いたレーダ装置
Lee et al. A CMOS Ultra-wideband radar transmitter with pulsed oscillator
JP5390780B2 (ja) パルス発生方法、パルス発生装置およびレーダ装置
JP4408092B2 (ja) 無線通信方法、無線送信方法、無線通信システムおよび無線送信機
US7274922B2 (en) Circuit arrangement for generating an IQ-signal
JP2008249498A (ja) レーダ装置
KR101561344B1 (ko) 하이브리드 uwb 펄스 생성 장치
EP2843851A2 (en) Wireless communication system and data transmitter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees