CN107690751B - 正交相位检测器电路、正交相位校正器、多天线无线电电路、无线电站和方法 - Google Patents

正交相位检测器电路、正交相位校正器、多天线无线电电路、无线电站和方法 Download PDF

Info

Publication number
CN107690751B
CN107690751B CN201580080965.9A CN201580080965A CN107690751B CN 107690751 B CN107690751 B CN 107690751B CN 201580080965 A CN201580080965 A CN 201580080965A CN 107690751 B CN107690751 B CN 107690751B
Authority
CN
China
Prior art keywords
frequency
signal
circuit
phase
quadrature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580080965.9A
Other languages
English (en)
Other versions
CN107690751A (zh
Inventor
S.埃克
S.马特蒂斯森
T.佩尔斯森
H.斯乔兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN107690751A publication Critical patent/CN107690751A/zh
Application granted granted Critical
Publication of CN107690751B publication Critical patent/CN107690751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0491Circuits with frequency synthesizers, frequency converters or modulators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/02Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

用于包括使用公共参考振荡器信号的多个频率合成器的多天线无线电电路的正交相位检测器电路被公开。正交相位检测器包括:布置成收集指示所述多个频率合成器的第一频率合成器的第一正交信号生成频率划分器电路的内部状态的第一状态值和指示所述多个频率合成器的第二频率合成器的第二正交信号生成频率划分器电路的内部状态的第二状态值的第一电路、布置成从第一状态值和第二状态值来确定第一频率合成器的正交信号和第二频率合成器的正交信号是同相还是异相的第二电路、以及布置成提供指示第一频率合成器的正交信号和第二频率合成器的正交信号是同相还是异相的输出信号的第三电路。

Description

正交相位检测器电路、正交相位校正器、多天线无线电电路、 无线电站和方法
技术领域
本发明一般涉及用于包括使用公共参考振荡器信号的多个频率合成器的多天线无线电电路的正交相位检测器电路、和正交相位校正器、具有此类正交相位检测器电路的多天线无线电电路及无线电站、以及多天线无线电布置(arrangement)的方法。
背景技术
随着无线电电路变得更复杂且还被设计成在还要更高频率工作,元件倾向于耗用更多功率。频率划分器(frequency divider)是无线电电路的重要元件,并且被例如用于合成期望的频率和相位的信号。例如,多带无线电电路依赖于用于在不同可控制频率生成信号的能力。另一示例是波束成形的应用,其中多个天线由带有控制的相位的信号来馈送,使得所述多个天线的布置提供期望的方向特性。
预见的是,蜂窝系统可使用毫米波。频率可在此类情况中在从大约15到60GHz的范围内变化。为了在室外使用系统,与60GHz室内系统相比,更长的循环前缀可被使用。对此,OFDM调制中的更紧密副载波间距可以是有利的,然而提出严苛的相位噪声要求。同时波束成形被有利地支持以增大系统的范围和容量。大量的天线元件然后被使用。在每个元件的信号将具有控制波束方向的单独相移。一个关键实现备选是要在本地振荡器信号中施加相移。在此类情况中优选使得本地振荡器频率是可编程的以能够在不同信道上和在不同带中操作。各个本地振荡器能然后被放置在对天线元件的紧密附近中,使得天线之间的本地振荡器相位噪声不相关。对于单边带上/下变频所使用的正交相位本地振荡器信号的生成的一个备选是使用频率划分器。
本地振荡器生成电路的实现有益地向取得低相位噪声、单独可编程相位、可编程频率,和/或将信号分发到波束成形系统中所有收发器(都不会耗用过多功率)而努力。
能够生成带有90度相移的信号的正交频率划分器可具有两个不同模式的操作。所述两个模式让其输出相位相对于彼此移位了180度。操作的实际模式取决于划分器的初始状态,关于其两个可能性的每个可能性理想地具有50%可能性。在多天线系统中,组合通过被180度移位的正交本地振荡器信号来下/上变频的天线流将不导致如所打算的信号的结构性组合。这在其中每个信号路径被转变成数字域并被然后组合的接收器中能在数字基带中被补偿,但是如果组合要在模拟域中被完成,则这需要在组合之前被校正。在传送器中,这在模拟域中也需要相同关注。
LO信号的实际相位关系的直接检测能被完成,但将要求大的注意(特别是在mm波频率)以真正确信信号比较被正确进行而不会在将信号分发到比较的点时丢失信息。如果高于10GHz的信号的直接取样要被完成,则存在用于执行取样的50ps窗口,其当在可能覆盖若干平方厘米的天线阵列上路由取样信号时将要求大的注意。
频率划分器的初始状态能被控制,尽管不琐碎(not trivially),但将要求各个合成器以同样的方式来决定。因此,考虑到它们之间的失配,这是困难的。
因此提供用于减轻此问题的电子电路的手段是期望。
发明内容
根据第一方面,提供了一种用于多天线无线电电路的正交相位检测器电路。多天线无线电电路包括使用公共参考振荡器信号的多个频率合成器。正交相位检测器包括第一电路,布置成收集第一状态值和第二状态值,所述第一状态值指示所述多个频率合成器的第一频率合成器的第一正交信号生成频率划分器电路的内部状态,所述第二状态值指示所述多个频率合成器的第二频率合成器的第二正交信号生成频率划分器电路的内部状态。正交相位检测器进一步包括第二电路,布置成从第一状态值和第二状态值来确定第一频率合成器的正交信号和第二频率合成器的正交信号是同相还是异相。正交相位检测器进一步包括第三电路,布置成提供指示第一频率合成器的正交信号和第二频率合成器的正交信号是同相还是异相的输出信号。
第一电路可包括到第一频率划分器电路的控制信号和第二频率划分器电路的控制信号的连接。第二电路可被布置成观测相应控制信号的最小有效位,和确定第一频率合成器和第二频率合成器在最小有效位相等时是同相的,和确定第一频率合成器的正交信号和第二频率合成器的正交信号在最小有效位之间存在差异时是异相的。第二电路可包括接收相应控制信号的最小有效位的异或电路,并且第三电路包括异或电路的输出。
根据第二方面,提供了一种用于多天线无线电电路的正交相位校正器。多天线无线电电路包括使用公共参考振荡器信号的多个频率合成器。正交相位校正器包括根据第一方面的正交相位检测器和布置成基于正交相位检测器的输出将校正信号提供到第二频率合成器从而促使第二频率合成器改变相位的校正信号电路。
校正信号可被布置成临时适配(adapt)用于第二频率划分器的划分因子和第二频率划分器的控制信号中的任何一个。
根据第三方面,提供了一种包括对于相应天线的多个频率合成器的多天线无线电电路,其中所述多个频率合成器的至少两个频率合成器正使用公共参考振荡器信号,并且各自包括布置成接收振荡信号以及在具有由划分比所定义的与振荡信号的频率关系的频率输出输出信号的反馈频率划分器电路。频率划分器电路包括:第一频率划分器,布置成接收振荡信号,并输出不同相位的且各自带有振荡信号的1/M的频率的N个信号;第二频率划分器,布置成接收所述N个信号中的一个信号,并通过由提供到第二频率划分器的第一控制信号所给出的值来频率划分所接收的信号;N个锁存器电路,各自被布置成在相应锁存器电路的计时输入来接收所述N个信号的相应一个信号,和在相应锁存器电路的输入来接收第二频率划分器的输出;复用器电路,布置成接收所述N个锁存器电路的输出,和输出输出信号所基于的、基于提供到复用器电路的第二控制信号从所接收的信号中选择的信号;以及控制电路,布置成基于划分比来提供第一控制信号和第二控制信号。多天线无线电电路进一步包括根据第二方面的正交相位校正器。
状态值可包括第二控制信号。
所述多个频率合成器的第一频率合成器的内部状态值可与所述多个频率合成器的其余频率合成器的每个内部状态值相比以用于分别地确定它们的正交信号关于第一频率合成器的正交信号是同相还是异相。要成为第一频率合成器的所述多个频率合成器中的频率合成器可被动态确定。备选地,要成为第一频率合成器的所述多个频率合成器中的频率合成器可以是固定的。
控制电路可以是状态机布置成对于电子电路的输出信号的每个循环基于划分比和由复用器电路对于输出信号的前面循环所选择的相位来提供第一和第二控制信号。控制电路可包括:整数划分器(integer divider)电路,布置成将划分比除以M,并提供整数商值和整数余数值;模M计数器,布置成接收余数值作为输入和输出信号作为计时输入,和输出计数值和进位值;以及加法器电路,布置成将商值和进位值相加以形成第一控制信号,其中第二控制信号基于计数值。控制电路可包括布置成接收计数值作为输入和电子电路的输出信号作为计时信号的锁存器电路,其中来自锁存器电路的输出是第二控制信号。
根据第四方面,提供了一种包括根据第三方面的多天线无线电电路和包括各自与所述多个频率合成器的相应一个频率合成器关联的多个天线元件的天线布置的无线电站。
根据第五方面,提供了一种多天线无线电布置的方法。多天线无线电布置具有各自与多个频率合成器的相应一个频率合成器关联的多个天线元件,其中频率合成器的至少两个频率合成器各自包括布置成接收振荡信号并在具有由划分比所定义的与振荡信号的频率关系的频率输出输出信号的反馈正交信号生成频率划分器电路,并且反馈正交信号生成频率划分器各自由布置成对于反馈正交信号生成频率划分器的输出信号的每个循环基于划分比和对于输出信号的前面循环所选择的相位来提供控制信号的状态机所控制。所述方法包括:收集第一状态值和第二状态值,所述第一状态值指示所述多个频率合成器的第一频率合成器的第一正交信号生成频率划分器电路的内部状态,所述第二状态值指示所述多个频率合成器的第二频率合成器的第二正交信号生成频率划分器电路的内部状态;从第一状态值和第二状态值来确定第一频率合成器的正交信号和第二频率合成器的正交信号是同相还是异相;以及提供指示第一频率合成器的正交信号和第二频率合成器的正交信号是同相还是异相的相位状态信号。
正交信号生成频率划分器电路可包括:第一频率划分器,布置成接收振荡信号,并输出不同相位的且各自带有振荡信号的1/M的频率的N个信号;第二频率划分器,布置成接收所述N个信号中的一个信号,并通过由提供到第二频率划分器的第一控制信号所给出的值来频率划分所接收的信号;N个锁存器电路,各自被布置成在相应锁存器电路的计时输入来接收所述N个信号的相应一个信号,和在相应锁存器电路的输入来接收第二频率划分器的输出;以及复用器电路,布置成接收所述N个锁存器电路的输出,和输出输出信号所基于的、基于提供到复用器电路的第二控制信号从所接收的信号中所选择的信号,其中相应状态机包括布置成基于划分比来提供第一控制信号和第二控制信号的控制电路。所述状态可包括第一频率划分器电路的控制信号和第二频率划分器电路的控制信号,并且所述确定可包括观测相应控制信号的最小有效位、并确定第一频率合成器和第二频率合成器在最小有效位相等时是同相的、并确定第一频率合成器和第二频率合成器当在最小有效位之间存在差异时是异相的。
所述方法可包括基于所述确定将校正信号提供到第二频率合成器,以及基于所述校正信号来改变第二频率合成器的相位。相位的改变可包括临时适配用于第二频率划分器的划分因子和第二频率划分器的控制信号中的任何一个。
本发明的其它目的、特征和优点将从以下详细公开、从随附从属权利要求以及从附图中呈现。一般地,在权利要求中所使用的所有术语要根据技术领域中它们的平常意义来解译,除非在本文中以其它方式来显式定义。对“一(a/an)/所述[元件、装置、组件、部件、步骤、等等]”的所有引用要被直率地解译为指的是所述元件、装置、组件、部件、步骤、等等的至少一个实例,除非以其它方式来显式陈述。本文中所公开的任何方法的步骤不必须以所公开的确切顺序来执行,除非被显式陈述。
附图说明
本发明的以上以及附加目的、特征和优点将参考附图通过本发明的优选实施例的以下说明性且非限制性的详细描述来更好理解。
图1示出了被提供了来自参考振荡器的在准确定义的频率的参考信号以能够通过天线在所期望的频率传送/接收信号的接收器、传送器或收发器。
图2示意性地示出了锁相环路。
图3是框图,其示出了根据一实施例的多个无线电单元和正交相位检测器。
图4示意性地示出了根据一实施例的监测多天线无线电电路的多个无线电单元的正交相位检测器。
图5示意性地示出了根据一实施例的频率划分器电路。
图6是框图,其示意性地示出了根据一实施例的正交相位检测器。
图7示意性地示出了根据一实施例的网络节点。
图8示意性地示出了根据一实施例的终端装置。
图9是流程图,其示出了根据一实施例的方法。
图10到17是信号图。
图18示意性地示出了计算机可读介质和布置成运行存储在该计算机可读介质上的程序代码的处理器。
具体实施方式
图1非常示意性地示出了被提供以来自参考振荡器102的在准确定义的频率参考信号以能够通过相应天线104在所期望的频率传送/接收信号的接收器、传送器或收发器100。参考振荡器102通常提供固定的频率。为了能够实现在所期望频率的发送/传送,频率基于所述参考信号被合成。对此,锁相环路(PLL)可被使用。对于例如如在背景技术节中所讨论的接收器/传送器/收发器的更复杂任务(诸如波束成形),它不仅是被期望的信号的频率;它还是该信号的校正相位。
图2示意性地示出了PLL 200。PLL接收来自参考振荡器202的参考信号。PLL 200包括相位检测器204、滤波器206、控制的振荡器208和频率划分器。相位检测器204将参考信号的相位和控制的振荡器208的输出的频率划分的副本相比。相位检测器204因此输出指示其之间的相位差的信号。相位检测器204的输出信号由滤波器206来滤波以提供对于控制的振荡器206的恰当控制信号,控制的振荡器206进而基于那个控制信号来输出振荡信号。控制的振荡器208可以是电压控制的振荡器,其中控制信号通过电压来定义。其它类型的控制的振荡器可也被使用,例如数字地控制的振荡器,其中控制信号是数字值。由控制的振荡器208所输出的振荡信号是PLL 200的输出,并且通过经由频率划分器210来馈送回输出信号,PLL将向其中所馈送回并频率划分的信号变得等于参考信号的锁定的状态而努力,这暗示PLL200的输出信号和参考信号之间的关系将由频率划分器210来定义。那就是说,通过相位检测器204提供指示相位差的信号(该信号然后经由以上所示出的结构来影响控制的振荡器208),所馈送回的、频率划分的信号和参考信号在相位和频率中变得平均相等。因此,表达“相等”在此不要被直译为以上所提及的信号在所有时间是精确相等的,而要被直译为所馈送回的、频率划分的信号带有实际实现的约束被调节成在相位和频率中尽可能地接近于参考信号。通过用划分比来控制频率划分器210,PLL 200的输出的期望的性质能被取得。粗略地说,通过能够实现划分比的任何值,PLL 200的输出信号的任何性质能被取得。以下参考图3和4所示出的频率划分器的实施例提供用于能够实现传统上已难以取得的各种划分比。
对于操作以上所指示类型的无线电电路,带有相位控制的本地振荡器信号的生成是期望的。该主题已在例如Analog Integrated Circuits and Signal Processing,Vol.67,No.3,pp.309-318,2011中的由A.Axholt和H.Sjöland所作的“A PLL based 12 GHzLO generator with digital phase control in 90 nm CMOS”以及Analog IntegratedCircuits and Signal Processing,Vol.80,No.1,pp.23-32,2014中的由A.Axholt和H.Sjöland所作的“A 60 GHz receiver front-end with PLL based phase controlled LOgeneration for phased-arrays”中被讨论。对于波束成形,每个天线元件被连接到收发器,并且每个收发器接收来自相位控制的锁相环路(PLL)的本地振荡器(LO)信号。所有PLL接收公共较低频率参考信号,例如在低千兆赫兹范围中。以此方式,将参考信号跨无线电芯片分发是足够的,这相比直接分发LO信号能在更低得多的频率被完成。PLL将然后将参考在本地乘以更高频率,并生成正交LO信号。通过使用公共参考信号,PLL的输出信号将在频率和相位中是固定的。数字地控制的电流源可被用于将电流注入到PLL的环路滤波器内,其将产生输出信号的非常准确控制的且线性的相移。然而,如在前言节中所讨论的,作为正交划分器(quadrature divider)操作的频率划分器可取决于频率划分器的初始状态而在不同模式中操作。如果正交划分器正形成合成器反馈划分器的第一阶段,其由于缩减的功率耗用而在带有分发的LO信号的系统中是优选的,则相位关系能通过(在被决定时)反馈划分器的状态来间接检测。特定地使用对于改进的划分器分辨率来选择来自固定划分器的信号的相位旋转器(如以下将被讨论的),与来自其它合成器的对应信号相比所选择的实际信号能给出关于正交划分器的当前状态的信息。根据实施例,在某些时间实例比较如参考图1所示出的多天线系统中的不同反馈划分器相位旋转器的状态是被建议的。比较的结果是同相或异相。基于该结果,例如通过执行异相的每个合成器的相位跃变来校正可能的相位不平衡是可行的。快速相位跃变可例如通过合成器振荡器的直接调制来执行。图3是框图,其示出了例如多天线无线电电路的接收器、传送器或收发器的多个无线电单元302,各自包括带有作为正交划分器操作的可编程频率划分器的PLL。指示如以下将由示例所提供的状态的来自无线电单元302的对应信号被提供到正交相位检测器300,其提供指示任何无线电单元是否以及优选地哪个无线电单元是同相或异相的结果信号。该结果可被提供到校正信号电路303,其提供用于影响相应无线电电路302以达到同相的信号。正交相位检测器300和校正信号电路303的功能可被实现在正交相位控制电路301中。
状态可每个参考循环被更新一次。考虑在非常高频率(比方说高于10GHz)上操作的多天线无线电电路,如果监测相位是否正确要在无线电单元的LO信号上被直接完成,则在天线阵列的所有>10GHz正交LO信号上的相位比较将要求少于50ps的取样窗口。在此所建议的手段显著缓和那些要求。代替在天线阵列的所有>10GHz正交LO信号上进行相位比较,考虑少于500MHz的参考频率,多于2ns的取样窗口是可行的,其中每个合成器相位旋转器的数字状态能被取样。这与取样窗口将低于50ps所在的检测相比显著缓和需求。
根据一些实施例的检测划分器的状态的方式要求没有附加模拟硬件。状态可在那从控制相位旋转的数字状态机被读出。根据一些实施例,校正相位不平衡的方式要求没有附加硬件。如果校正要被快速完成,例如快于PLL时间常数,则用于调制合成器振荡器的附加电路被需要。对于一些实施例,调制电路也可被用于此目的。对于一些实施例,调整在系统的启动被完成一次,并且附加决定在执行校正时将不显著影响总吞吐量。
以下是为了参考图4-6所给出的示例的更容易理解而提供的关于频率划分器的讨论。为了使频率带有高分辨率可编程,并仍能够使用对于低噪声被期望的高晶体参考频率,所谓的小数N频率合成被应用。在小数N频率合成器中,反馈路径中的有效频率划分是非整数。这通过具有划分器的变化模数来达成,即它交替用不同数来划分。这以如下方式来执行:平均除数等于目标值。分析除数的系列的频率内容,平均将产生通过量化噪声所达成的正确的直流(DC)值。取决于变化如何被完成,量化噪声将采取不同谱形状。在经典电路中,划分器被周期地调制,创建被称为小数杂散(spur)的强频调。在现在的电路中,流行转而使用德尔塔-西格玛调制器,其代替杂散而产生高通定形的噪声。具有高通定形的噪声是有益的,因为PLL具有因而抑制它的低通特性。然而,一些设计约束在环路带宽上,并且滤波器特性必须对于要被抑制到低于其它噪声源的级别的量化噪声被满足。对于每个天线元件收发器,带有可编程模数的非常快的频率划分器因而被需要。
通过对于最高频率使用固定除数划分器,其例如可通过预定标器来除以二或四,暗示更少复杂度的电路。除以二或四也是有益的,因为它能产生由收发器所需要的正交信号。通过使用固定除数来保持此第一频率划分电路尽可能简单是有益的。然而,由此所暗示的问题是频率分辨率。如果随后的划分器能仅除以整数,则分辨率变成M输入时钟循环,其中M是预定标器的除数,其在以上示例中等于二或四。通过正交划分器的使用和在输出相位之间的切换(其中后来的相位之间的相位差等于电压控制的振荡器(VCO)循环),完整分辨率能被复原如例如在IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULARPAPERS,VOL.55,NO.7,2008年8月中的由Brian A.Floyd所作的“Sub-Integer FrequencySynthesis Using Phase-Rotating Frequency Dividers”中所讨论的。
对于相位旋转多模数划分器的一个方式是在多相位划分器输出在相位之间直接移动。使用仅四个相位,相关相移大到90度,这意味着来自不同相位的脉冲之间的很少重叠。这使得在多GHz的切换是棘手的。如果切换未在正确时机(即当来自连续相位的脉冲正彼此重叠时)被完成,则输出易于含有假信号(glitch),在随后的划分器阶段中可能导致误计数。用于减轻(relieve)相位旋转操作的一个方式是进一步划分并创建甚至更多相位,如例如在IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.38,NO.6,2003年6月中的由KeliuShu等人所作的“A 2.4-GHz Monolithic Fractional-N Frequency Synthesizer WithRobust Phase-Switching Prescaler and Loop Capacitance Multiplier”中所讨论的。相位差变得更小(例如在Keliu等人的45度中)并且连续相位之间的相移对时间准确度较少敏感。该解决方案的缺点是划分器树增长,引起过多功率耗用,以及并行划分器可在两个不同状态中带有不同相位顺序来启动。实际状态因此需要被检测和校正。
即使相位差被使得更小,可能在除附近相位的相位之间切换也是不太可能的。是天性的原因,在带有覆盖完整时期的8个相等间隔相位的相位旋转器中在相位0和相位4之间切换将是困难的。使用(N+1)/N预定标器来取得连续划分比的普通方式是应用所谓的吞咽计数器(swallow counter)。相位旋转器划分器继之以两个计数器,其中S计数器(即吞咽计数器)计数带有旋转的次数,并且P计数器计数带有和不带有旋转的循环的完整次数。使用带有8个相位的相位旋转器,输出除以8或除以9。此手段的问题是存在对于完整划分比覆盖可取得的最小总划分比。这可能听起来不可思议,但通过以下示例来阐明:首先,计数3个输出脉冲带有旋转而然后2个不带有,总输出是8*3+9*2=42。变更成8*2+9*3=43产出连续划分比等等上至8*0+9*5=45。通过P=6,最小划分比是8*6+9*0=48,即通过8/9划分器,46-47不是有效划分比。这将要求施加于最高可能参考频率。考虑例如~500MHz的参考频率,其对20GHz的VCO频率将是棘手的,因为7个或更多连续划分比对于德尔塔-西格玛小数N PLL中的使用是普通的。
图4示意性地示出监测例如多天线无线电电路的多个无线电单元402的正交相位检测器400。每个无线电单元402被假定成具有如以上所示出的布置,包含充当使用复用信号的另一方式的相位旋转器的频率划分器电路404。在输入频率的1/M(例如1/4)操作的第一可配置频率划分器406负责粗略划分,而由N个相位φ1、φ2、…φN所完成的重计时给出精细分辨率。例如,N可以是四(如在以下所示出的示例中被使用的)但可以例如是2P,其中P是整数,或N可以是适合于实现的任何其它整数。
在以下示例中,M被选定是4并且N被选定是4。这提供用于容易可用的正交信号。为了更简单理解的缘故,正交信号的仅一个信号(例如同相信号)被示出,但有技术的读者容易理解如何提供完整正交信号。根据一个示例,由第一频率划分器406所进行的频率划分可在两个步骤中被执行,在所述两个步骤中第一除以二划分器提供正交信号,并且所述正交信号之一(例如同相信号)由第二除以二划分器来划分,这提供带有相位值φ1、φ2、…φN的四个信号。因为反馈划分器406在PLL中,如以上所示出的,正交信号的同相部分和正交部分两者将得到与其期望的频率和相位。因此,此手段的益处是输出脉冲之间的相位差在初始除以4(0°、90°、180°、270°)之后在第二频率划分器中被除以划分值Q。即,进入复用器的相位之间的相关相位差减小到0°、(90/Q)°、(180/Q)°、(270/Q)°。因此,通过例如Q>4,在非连续相位之间进行相移是可能的。这能够实现仅一个可配置划分器和复用器412的使用。
带有不同相位φ1、φ2、…φN的N个形成的版本的频率划分的信号被相应用于计时锁存器电路410。这能够实现将带有对应相移的输入信号提供到锁存器电路410。随着输入到锁存器电路410,来自第二频率划分器408的输出被使用。第二频率划分器408是可配置的,并提供通过Q的频率划分,其中Q由第一控制信号来确定。锁存器电路410的输出被提供到复用器412,其中频率划分器电路404的输出基于第二控制信号来选择。
从复用器412所提供的信号可然后通过输入信号(例如由锁存器电路413)来再次重计时,该计时将改进频率划分器电路输出的抖动性能。
除数的数字控制被应用在第二划分器408的输入和复用器412的控制输出。控制可由控制电路414来提供。控制可涉及使用状态机,其正留意当前所选择的相位并且其的依赖是随后的划分比、选择下个Q值、输出相位和切换时机。尽管频率相对低并且相位正重叠,没有假信号的相位切换可被确保。带有固定划分比41的情形的示例将要求对于(Q,MUX)的型式:(10,1)、(10,2)、(10,3)、(11,0)、(10,1)、(10,2)、(10,3)、(11,0)、…。
检测器400监测控制电路414,以及优选地监测控制电路414的某些内信号,从其中相应无线电单元402的相位状态可容易被推导。在此,图5将示出频率划分器的示例,其除控制频率划分器的简洁方式还提供非常高效(尤其在其低复杂度的意义中)的监测无线电单元是否与彼此同相,这将参考图6来示出。如在图4中的,为了更简单理解的缘故,正交信号的仅一个正交信号(例如,同相信号)被示出,但有技术的读者容易理解如何提供完整正交信号。
图5示意性地示出充当相位旋转器的频率划分器电路504(其类似于参考图4所示出的频率划分器电路),包括第一频率划分器506、第二频率划分器508、N个锁存器电路510、以及复用器512,并可选地还有输出信号锁存器电路513。生成对于第一频率划分器506和复用器512的控制的控制逻辑可如图5中所示意性地示出的来实现。取决于第二频率划分器实现,用于对于所述两个控制信号控制切换时机的附加电路可被需要。跟随以上示例使用以上划分比,清楚的是,控制逻辑能生成序列。对于复用器控制信号的延迟元件528可被提供,因为第二频率划分器508通常在新输出循环的开始之前需要其划分比。延迟元件528可以是通过提供到复用器512的相移的信号之一来计时的锁存器。优选地,相移的信号的带有最大相移的那一个信号对于计时被选择以用于提供没有假信号的操作。
要被应用的划分比(例如,如以上所提及示例的41)被提供到整数划分器522,其基于由频率划分器506所应用的划分因子M来提供商值和余数值。余数值被提供到模M计数器524,其通过频率划分器电路504的输出信号来计时。模M计数器提供计数值和进位值。进位值被提供到加法器526,其将进位值加到商值以提供对于第二频率划分器的控制信号,所述第二频率划分器因此被控制以基于该控制信号来执行频率划分,即通过加得的值来划分频率。模M计数器将计数值提供到延迟元件528,其基于到复用器512的所有输出被决定的定时来输出计数值作为对于复用器512的控制信号,复用器512选择相移的信号的所述那一个信号来相应输出。包括整数划分器522、模M接收器、加法器526和延迟元件528的此状态机机制因此使频率划分器电路504根据如以上所讨论的期望的划分比来提供频率划分。
对于用于波束成形的多天线无线电电路情形,所有无线电单元将在相同频率操作,即带有相同划分比。考虑要被布置成选择来自锁存器电路510的四个信号中的一个的复用器512。这可通过例如来自模M接收器528的2比特控制信号来控制。通过观测来自两个无线电单元的这些控制信号,正交相位状态可被检测。图6示出关于正交相位检测器600的示例。正交相位检测器600从两个无线电单元接收如以上所提及的控制信号602、604。从控制信号602、604的每个中,最小有效位(LSB)由相应信号析取器606、608来析取,并且逻辑信号被相应提供到异或(XOR)门614。异或门614提供逻辑信号616,其将指示无线电单元的正交信号是否同相。那就是说,当LSB相等(即都是0或都是1)导致作为示出信号616的逻辑0时,无线电单元的正交信号是同相的。否则,逻辑1是指示相位错误的输出。因为不同控制电路可以是异步的,所以输入或输出可需要信号稳定所在的时间实例(例如,在不被用于对于PLL的相位比较的参考时钟的边缘)被取样。
返回到图1,带有相应PLL的接收器/传送器/收发器(各自包含以上所示出的频率划分器)可在无线电站中被使用。无线电站可例如是无线通信网络的网络节点(例如,网络节点诸如蜂窝网络的基站或短距离通信网络的接入点等等),或无线通信网络的终端装置中,例如电话、调制解调器、通信卡、等等,其可被布置成在蜂窝网络和/或短距离通信网络等等中操作。
图7示意性地示出根据一实施例的此类网络节点700。网络节点700(其变成它在其中操作的系统的接入网络的一部分)包括天线布置702,天线布置702包括在一个或更多多天线无线电电路中实现的多个天线以及多个接收器704和/或传送器706。网络节点700可还包括布置成控制接收器704和/或传送器706的处理器708。网络节点700可还包括一个或更多输入接口710和/或输出接口712。在此,接口710、712可包括信令接口、运营商接口、等等。
图8示意性地示出根据一实施例的此类终端800。终端800包括天线布置802,天线布置802包括在一个或更多多天线无线电电路中实现的多个天线以及多个接收器804和/或传送器606。终端800可还包括布置成控制接收器804和/或传送器806的处理器808。终端800可还包括一个或更多输入接口810和/或输出接口812。在此,接口810、812可包括信令接口、用户接口、等等。
图9是流程图,其示出根据一实施例的频率划分的方法。诸如如以上所示出的控制信号的内部状态值从相应无线电单元被收集900。相应无线电单元的PLL的反馈频率划分器由状态机来控制,所述状态机布置成基于对于输出信号的在前循环的所选择的相位和划分比而对于反馈正交信号生成频率划分器的输出信号的每个循环来提供控制信号。基于所收集的内部状态值,无线电单元的LO信号是同相还是异相被确定902。相位状态信号基于确定902来提供904。确定902可包括(对于以上所讨论的频率划分器结构)观测相应控制信号的最小有效值,以及确定第一频率合成器和第二频率合成器在最小有效值相等时是同相的、和确定第一频率合成器和第二频率合成器当在最小有效值之间存在不同时是异相的。可选地,所述方法还包括提供905校正信号,据此相位在出错的(erring)无线电单元中被改变907。这可包括将校正信号提供到出错的频率合成器,和基于校正信号来改变出错的频率合成器的相位(例如通过临时适配用于出错的频率划分器的划分因子和/或临时适配出错的频率划分器的控制信号)。
以上所示出的实施例示出基于以巧妙方式来交互以实现控制电路的少数标准操作元件的状态机机制。这还在非常高的频率提供用于可靠和低功率的操作。控制电路可还以其它方式来实现,例如将控制的序列提供到第二频率划分器和复用器的混合硬件软件解决方案。此类解决方案可例如使用查找表来提供不同划分比的序列。对于此类解决方案的相位状态的检测可包含观测指示控制机制中某些状态的值。
图10和11是简图,其示出相应对于划分比39和41的示例,其中所述机制可被采用。这些划分比是要被示出的被选择的示例,因为它们是关于通常难以取得的划分比的示例。
图10是信号图,其示出以上所讨论的信号的一些。信号1000-1003示出由第一频率划分器406、506所提供的带有不同相位的N个形成的信号,在此是4个。信号1004示出来自第二频率划分器408、508的输出。信号1005示出由相应锁存器电路410、510所提供的版本的信号(即在复用器412、512的输入可用并因此用于选择)。信号1006示出频率划分器电路404、504的所选择的输出信号。信号1007示出被提供到给出要被应用的划分比的频率划分器电路的控制信号。在由图10所示出的示例中,该划分比是39。信号1008示出被提供到第二频率划分器408、508的第一控制信号,其在此被指示在9和10之间转换,并且结果能在信号1004和1005的循环的变化中被看到。信号1009示出被提供到复用器412、512以用于输出信号1006的选择的第二控制信号。
图11是类似于图10的信号图,其示出以上所讨论的但对于另一划分比(即41)的信号的一些。信号1100-1103示出由第一频率划分器406、506所提供的带有不同相位的所述N个形成的信号,在此是4个。信号1104示出来自第二频率划分器408、508的输出。信号1105示出由相应锁存器电路410、510所提供的版本的信号(即在复用器412、512的输入可用并因此用于选择)。信号1106示出频率划分器电路404、504的所选择的输出信号。信号1107示出被提供到给出要被应用的划分比的频率划分器电路的控制信号。在由图11所示出的示例中,该划分比是41。信号1108示出被提供到第二频率划分器408、508的第一控制信号,其在此被指示在10和11之间转换,并且结果能在信号1104和1105的循环的变化中被看到。信号1109示出被提供到复用器412、512以用于输出信号1106的选择的第二控制信号。
图12是信号图,其示出其中第一和第二无线电单元的两个同样的合成器已锁定成公共参考的情况。所使用的划分比在每个时间瞬间对两个合成器相等。显然,对于除正交划分器以外的相应合成器的输出VVCO_1和VVCO_2是异相的,如由正交信号的相应同相信号Vi_1和Vi_2所指示的,这在此情况中是不期望的。这是通过以上所讨论的手段所减轻的问题。图13是信号图,其示出一个合成器的瞬态信号。此简图基于以上所示出的示例,其中由第一频率划分器所进行的频率划分在两个步骤中被执行,在所述两个步骤中第一除以二的划分器提供正交信号,并且所述正交信号中的一个信号(在此是同相信号Vi)由第二除以二的划分器来划分,这提供带有相位值φ1、φ2、φ3、φ4的四个信号Vφ1、Vφ2、Vφ3、Vφ4。最上的(uppermost)是合成器输出VVCO,继之以正交划分器输出Vi和除以四输出信号Vφ1、Vφ2、Vφ3、Vφ4。通过图12中的情境,对于同相反馈划分器输出,不同相位在每个时间瞬间在所述两个合成器中被选择。这在图14中被示出,其中对于一个时间瞬间,相位φ1正触发对于第一合成器的划分器输出Vdiv_1(如从信号Vφ1_1所看到的),并且相位φ4正触发对于第二合成器的划分器输出Vdiv_2(如从信号Vφ4_2所看到的)。
再次观测图12到14,清楚的是,为了使Vi_1和Vdiv_1对于所述两个无线电单元同相,触发相位从相位φ4向前到相位φ1或向后到相位φ3的移位是可能的解决方案。这暗示对于同相正交信号的条件是0或2的复用器所选择的相位数中的瞬间差异。使用图5的示例划分器,监测所述两个合成器的控制信号足够于检测相位关系。这在图15中被示出,其中相同德尔塔西格玛调制器(DSM)序列引起对于无线电单元的所述两个合成器的复用器控制信号Vctrl2_1、Vctrl2_2的似随机变化,但是因为正交信号是异相的,所以对复用器的控制信号正以非偶数不断地相异。考虑如参考图6所示出的确定,这导致所确定的差异信号(观测相位控制信号不同的绝对值)停留于1的值,如对于Vcorr所指示的。参考信号Vref为了时间参考目的而被指示。那就是说,划分比取决于DSM序列,并且例如参考图10和11所示出的那些序列1008、1108的序列然后是如以上所示出的划分器控制状态机的实际状态的结果。
图16是信号图,其对应于图15的简图,但对于其中所述两个无线电单元的合成器与彼此同相的情况。类似地,图17是信号图,其对应于图12的简图,但对于其中所述两个无线电单元的合成器与彼此同相的情况。
以上通过所述手段的不同实施例和备选所示出的所述手段适合于能够例如波束成形的多天线无线电电路。此类布置可包括以上所讨论的类型的众多无线电单元,并因此包括众多频率合成器。根据以上所示出的任何手段,所述众多频率合成器的第一频率合成器的内部状态值可与所述众多频率合成器的其余频率合成器的每个内部状态值相比以用于分别地确定它们的正交信号关于第一频率合成器的正交信号是同相还是异相。因此频率合成器之一可在那个意义中被认为是主频率合成器。主频率合成器可以是固定的频率合成器,但那不是必要的;主频率合成器可动态地被确定。该动态确定可例如在例如对于波束成形所涉及的天线和无线电单元的数量被确定所在的某一波束成形模式的设置被做出。
根据本发明的方法可对于一些实施例通过处理部件(诸如计算机和/或处理器)的援助而适合于实现,特别是对于第一控制信号和第二控制信号的序列由如以上所讨论的硬件软件解决方案所提供所在的情况。因此,提供了计算机程序,其包括布置成促使处理部件、处理器、或计算机执行根据以上所描述的任何实施例的任何方法和手段的步骤的指令。计算机程序优选包括被存储在如在图18中所示出的计算机可读介质1800上的程序代码,其能由处理部件、处理器、或计算机1802来加载并运行以促使它相应执行根据本发明的实施例(优选地如以上所描述的任何实施例)的所述方法。计算机1802和计算机程序产品1800能被布置成顺序地运行程序代码,其中任何所述方法的动作被逐步执行。处理部件、处理器、或计算机1802优选地是通常被称为嵌入式系统的事物。因此,图18中所描绘的计算机可读介质1800和计算机1802应被直译成是仅为了说明性目的以提供原理的理解,并不要被直译为元件的任何直接说明。
本发明已主要参考少数实施例在上面被描述。然而,如由本领域技术人员所容易领会的,除以上所公开实施例的其它实施例在如随附专利权利要求所定义的本发明的范畴内是同等可能的。

Claims (19)

1.一种用于多天线无线电电路的正交相位检测器(300、400、600),所述多天线无线电电路包括使用公共参考振荡器信号的多个频率合成器,所述正交相位检测器包括:
第一电路(606、608),布置成收集第一状态值和第二状态值,所述第一状态值指示所述多个频率合成器的第一频率合成器的第一正交信号生成频率划分器电路(210、404、504)的内部状态,所述第二状态值指示所述多个频率合成器的第二频率合成器的第二正交信号生成频率划分器电路的内部状态;
第二电路(614),布置成从所述第一状态值和所述第二状态值来确定所述第一频率合成器的正交信号和所述第二频率合成器的正交信号是同相还是异相;以及
第三电路(614),布置成提供输出信号,所述输出信号指示所述第一频率合成器的正交信号和所述第二频率合成器的正交信号是同相还是异相。
2.权利要求1所述的正交相位检测器,其中所述第一电路(606、608)包括到所述第一频率划分器电路的控制信号(602)和所述第二频率划分器电路的控制信号(604)的连接。
3.权利要求2所述的正交相位检测器,其中所述第二电路被布置成观测相应控制信号的最小有效位,和确定所述第一频率合成器和所述第二频率合成器在所述最小有效位相等时是同相的,以及确定所述第一频率合成器的正交信号和所述第二频率合成器的正交信号在所述最小有效位之间存在差异时是异相的。
4.权利要求3所述的正交相位检测器,其中所述第二电路包括接收相应控制信号的所述最小有效位(610、612)的异或电路(614),并且所述第三电路包括所述异或电路的输出(616)。
5.一种用于多天线无线电电路的正交相位校正器(301),所述多天线无线电电路包括使用公共振荡器信号的多个频率合成器,所述正交相位校正器包括:
权利要求1到4的任一项的正交相位检测器(300、400、600);以及
校正信号电路(303、403),布置成基于所述正交相位检测器的输出将校正信号提供到所述第二频率合成器,从而促使所述第二频率合成器改变相位。
6.权利要求5所述的正交相位校正器,其中所述校正信号被布置成临时适配以下任一项:
用于所述第二频率划分器的划分因子;以及
所述第二频率划分器的控制信号。
7.一种多天线无线电电路,包括:
对于相应天线的多个频率合成器,其中所述多个频率合成器的至少两个频率合成器
正使用公共参考振荡器信号;以及
各自包括反馈频率划分器电路(210、404、504),布置成接收振荡信号以及在具有由划分比所定义的与所述振荡信号的频率关系的频率输出输出信号,
其中所述频率划分器电路包括:
第一频率划分器(406、506),布置成接收所述振荡信号,并输出不同相位的且各自带有所述振荡信号的1/M的频率的N个信号;
第二频率划分器(408、508),布置成接收所述N个信号中的一个信号,并通过由提供到所述第二频率划分器的第一控制信号所给出的值来频率划分所接收的信号;
N个锁存器电路(410、510),各自被布置成在相应锁存器电路的计时输入来接收所述N个信号的相应一个信号,以及在相应锁存器电路的输入来接收所述第二频率划分器的输出;
复用器电路(412、512),布置成接收所述N个锁存器电路的输出,以及输出所述输出信号所基于的、基于提供到所述复用器电路的第二控制信号从所接收的信号中选择的信号;以及
控制电路(414、520),布置成基于所述划分比来提供所述第一控制信号和所述第二控制信号;以及
权利要求5或6的正交相位校正器(301)。
8.权利要求7所述的多天线无线电电路,其中状态值包括所述第二控制信号。
9.权利要求7或8所述的多天线无线电电路,其中所述多个频率合成器的第一频率合成器的内部状态值与所述多个频率合成器的其余频率合成器的每个内部状态值相比以用于分别地确定它们的正交信号关于所述第一频率合成器的正交信号是同相还是异相。
10.权利要求9所述的多天线无线电电路,其中要成为所述第一频率合成器的所述多个频率合成器中的频率合成器被动态确定。
11.权利要求9所述的多天线无线电电路,其中要成为所述第一频率合成器的所述多个频率合成器中的频率合成器是固定的。
12.权利要求7或8所述的多天线无线电电路,其中所述控制电路是状态机,布置成对于电子电路的输出信号的每个循环基于所述划分比和由所述复用器电路对于所述输出信号的前面循环所选择的相位来提供所述第一控制信号和所述第二控制信号。
13.权利要求12所述的多天线无线电电路,其中所述控制电路(520)包括:
整数划分器电路(522),布置成将所述划分比除以M,并提供整数商值和整数余数值;
模M计数器(524),布置成接收所述余数值作为输入和所述输出信号作为计时输入,以及输出计数值和进位值;
加法器电路(526),布置成将所述商值和所述进位值相加以形成所述第一控制信号,
其中所述第二控制信号基于所述计数值。
14.权利要求13所述的多天线无线电电路,其中所述控制电路(520)包括锁存器电路(528),布置成接收所述计数值作为输入和所述电子电路的输出信号作为计时信号,其中来自所述锁存器电路的输出是所述第二控制信号。
15.一种无线电站(700、800),包括:
权利要求7到14的任一项的多天线无线电电路;以及
天线布置(702、802),包括各自与所述多个频率合成器的相应一个频率合成器关联的多个天线元件。
16.一种多天线无线电布置的方法,所述多天线无线电布置带有各自与多个频率合成器的相应一个频率合成器关联的多个天线元件,其中所述频率合成器的至少两个频率合成器各自包括布置成接收振荡信号并在具有由划分比所定义的与所述振荡信号的频率关系的频率输出正交信号的反馈正交信号生成频率划分器电路,并且所述反馈正交信号生成频率划分器各自由布置成对于所述反馈正交信号生成频率划分器的输出信号的每个循环基于所述划分比和对于所述输出信号的前面循环所选择的相位来提供控制信号的状态机所控制,所述方法包括:
收集(900)第一状态值和第二状态值,所述第一状态值指示所述多个频率合成器的第一频率合成器的第一正交信号生成频率划分器电路的内部状态,所述第二状态值指示所述多个频率合成器的第二频率合成器的第二正交信号生成频率划分器电路的内部状态;
从所述第一状态值和所述第二状态值来确定(902)所述第一频率合成器的正交信号和所述第二频率合成器的正交信号是同相还是异相;以及
提供(904)指示所述第一频率合成器的正交信号和所述第二频率合成器的正交信号是同相还是异相的相位状态信号。
17.权利要求16所述的方法,其中所述正交信号生成频率划分器电路包括:第一频率划分器,布置成接收所述振荡信号,并输出不同相位的且各自带有所述振荡信号的1/M的频率的N个信号;第二频率划分器,布置成接收所述N个信号中的一个信号,并通过由提供到所述第二频率划分器的第一控制信号所给出的值来频率划分所接收的信号;N个锁存器电路,各自被布置成在相应锁存器电路的计时输入来接收所述N个信号的相应一个信号,以及在相应锁存器电路的输入来接收所述第二频率划分器的输出;以及复用器电路,布置成接收所述N个锁存器电路的输出,以及输出所述输出信号所基于的、基于提供到所述复用器电路的第二控制信号从所接收的信号中选择的信号,其中相应状态机包括布置成基于所述划分比来提供所述第一控制信号和所述第二控制信号的控制电路,其中所述状态机的状态包括所述第一频率划分器电路的控制信号和所述第二频率划分器电路的控制信号,并且所述确定包括观测相应控制信号的最小有效位、并确定所述第一频率合成器和所述第二频率合成器在所述最小有效位相等时是同相的、以及确定所述第一频率合成器和所述第二频率合成器在所述最小有效位之间存在差异时是异相的。
18.权利要求16或17所述的方法,包括
基于所述确定将校正信号提供(905)到所述第二频率合成器;以及
基于所述校正信号来改变(907)所述第二频率合成器的相位。
19.权利要求18所述的方法,其中相位的所述改变(907)包括临时适配以下任一项:
用于所述第二频率划分器的划分因子;以及
所述第二频率划分器的控制信号。
CN201580080965.9A 2015-06-16 2015-06-16 正交相位检测器电路、正交相位校正器、多天线无线电电路、无线电站和方法 Active CN107690751B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/063498 WO2016202368A1 (en) 2015-06-16 2015-06-16 Quadrature phase detector circuit, quadrature phase corrector, multi-antenna radio circuit, radio station and method

Publications (2)

Publication Number Publication Date
CN107690751A CN107690751A (zh) 2018-02-13
CN107690751B true CN107690751B (zh) 2021-01-12

Family

ID=53434335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580080965.9A Active CN107690751B (zh) 2015-06-16 2015-06-16 正交相位检测器电路、正交相位校正器、多天线无线电电路、无线电站和方法

Country Status (5)

Country Link
US (1) US10103738B2 (zh)
EP (1) EP3311492B1 (zh)
CN (1) CN107690751B (zh)
BR (1) BR112017026676B1 (zh)
WO (1) WO2016202368A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11126215B2 (en) 2017-12-18 2021-09-21 Telefonaktiebolaget Lm Ericsson (Publ) Clock signal polarity controlling circuit
US11012162B2 (en) 2017-12-18 2021-05-18 Telefonaktiebolaget Lm Ericsson (Publ) Local oscillator leakage detecting and cancellation
US10680623B2 (en) 2018-04-17 2020-06-09 Huawei Technologies Co., Ltd. System for coherent distribution of oscillator signal
WO2021038281A1 (en) * 2019-08-30 2021-03-04 Telefonaktiebolaget Lm Ericsson (Publ) A round-free cryptographic hashing device for secure and low-latency communications
CN110636232B (zh) * 2019-09-05 2020-06-23 北方工业大学 视频播放内容选择系统及方法
CN112468140B (zh) * 2019-09-09 2024-08-09 瑞昱半导体股份有限公司 时脉资料回复装置及方法
RU203900U1 (ru) * 2020-12-22 2021-04-26 Общество с ограниченной ответственностью "Газпром трансгаз Ухта" Коммутационно-диагностическое устройство для измерения параметров дуплексной радиостанции
CN115065361B (zh) * 2022-08-19 2022-12-06 深圳芯盛思技术有限公司 一种优化相位噪声的频率综合器架构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168245A (en) * 1991-10-30 1992-12-01 International Business Machines Corporation Monolithic digital phaselock loop circuit having an expanded pull-in range
CN1148294A (zh) * 1995-04-13 1997-04-23 索尼公司 频率调制信号解调器电路以及通信终端设备
CN1614878A (zh) * 2004-12-10 2005-05-11 清华大学 锁相环路形式的正交信号相位校准器
CN1750525A (zh) * 2004-09-13 2006-03-22 株式会社日立制作所 正交检测器、正交解调器及采样正交解调器
CN1909376A (zh) * 2005-05-04 2007-02-07 瑞昱半导体股份有限公司 相位及频率检测电路
CN1942779A (zh) * 2005-01-28 2007-04-04 安立股份有限公司 短脉冲雷达及其控制方法
CN101083454B (zh) * 2006-05-04 2010-11-03 西门子公司 用于高频放大器的调节器
GB2488511A (en) * 2011-01-19 2012-09-05 Elonics Ltd Divider re-timing circuit for a PLL generating quadrature local oscillator signals
US8415999B2 (en) * 2010-07-28 2013-04-09 International Business Machines Corporation High frequency quadrature PLL circuit and method
CN203084081U (zh) * 2012-11-30 2013-07-24 张秀兰 一种信号正交检测装置
US8994460B2 (en) * 2012-11-13 2015-03-31 International Business Machines Corporation Implementing compact current mode logic (CML) inductor capacitor (LC) voltage controlled oscillator (VCO) for high-speed data communications

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168245A (en) * 1991-10-30 1992-12-01 International Business Machines Corporation Monolithic digital phaselock loop circuit having an expanded pull-in range
EP0540119A2 (en) * 1991-10-30 1993-05-05 International Business Machines Corporation Monolithic digital phaselock loop circuit
CN1148294A (zh) * 1995-04-13 1997-04-23 索尼公司 频率调制信号解调器电路以及通信终端设备
CN1750525A (zh) * 2004-09-13 2006-03-22 株式会社日立制作所 正交检测器、正交解调器及采样正交解调器
CN1614878A (zh) * 2004-12-10 2005-05-11 清华大学 锁相环路形式的正交信号相位校准器
CN1942779A (zh) * 2005-01-28 2007-04-04 安立股份有限公司 短脉冲雷达及其控制方法
CN1909376A (zh) * 2005-05-04 2007-02-07 瑞昱半导体股份有限公司 相位及频率检测电路
CN101083454B (zh) * 2006-05-04 2010-11-03 西门子公司 用于高频放大器的调节器
US8415999B2 (en) * 2010-07-28 2013-04-09 International Business Machines Corporation High frequency quadrature PLL circuit and method
US8581648B2 (en) * 2010-07-28 2013-11-12 International Business Machines Corporation High frequency quadrature PLL circuit and method
GB2488511A (en) * 2011-01-19 2012-09-05 Elonics Ltd Divider re-timing circuit for a PLL generating quadrature local oscillator signals
US8994460B2 (en) * 2012-11-13 2015-03-31 International Business Machines Corporation Implementing compact current mode logic (CML) inductor capacitor (LC) voltage controlled oscillator (VCO) for high-speed data communications
CN203084081U (zh) * 2012-11-30 2013-07-24 张秀兰 一种信号正交检测装置

Also Published As

Publication number Publication date
US20180226977A1 (en) 2018-08-09
US10103738B2 (en) 2018-10-16
CN107690751A (zh) 2018-02-13
EP3311492B1 (en) 2019-03-13
EP3311492A1 (en) 2018-04-25
BR112017026676B1 (pt) 2023-02-14
WO2016202368A1 (en) 2016-12-22
BR112017026676A2 (pt) 2018-08-14

Similar Documents

Publication Publication Date Title
CN107690751B (zh) 正交相位检测器电路、正交相位校正器、多天线无线电电路、无线电站和方法
US10312923B2 (en) Electronic circuit, phase-locked loop, transceiver circuit, radio station and method of frequency dividing
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US7521974B2 (en) Translational phase locked loop using a quantized interpolated edge timed synthesizer
WO2001024357A1 (en) Method and apparatus for a frequency synthesizer having a compensated sigma delta modulator output signal
US20070066262A1 (en) Frequency synthesizer architecture for multi-band ultra-wideband system
TW200904010A (en) Cost effective low noise single loop synthesizer
Choi et al. A spur suppression technique using an edge-interpolator for a charge-pump PLL
EP3084966A1 (en) Local oscillator signal generation using delay locked loops
JP4903969B2 (ja) 回転周波数合成器
EP3117524B1 (en) Frequency synthesizer
US8067989B1 (en) Alternate clock apparatus and methods for improving radio performance
Thirunarayanan et al. A ΣΔ based direct all-digital frequency synthesizer with 20 Mbps frequency modulation capability and 3μs startup latency
Guo et al. A DLL fractional M/N frequency synthesizer
Wu et al. An FMDLL based dual-loop frequency synthesizer for 5 GHz WLAN applications
Chang The Design and Application of CMOS PLL-Based Frequency Synthesizers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant