WO2006051992A1 - 定電流駆動装置 - Google Patents

定電流駆動装置 Download PDF

Info

Publication number
WO2006051992A1
WO2006051992A1 PCT/JP2005/020978 JP2005020978W WO2006051992A1 WO 2006051992 A1 WO2006051992 A1 WO 2006051992A1 JP 2005020978 W JP2005020978 W JP 2005020978W WO 2006051992 A1 WO2006051992 A1 WO 2006051992A1
Authority
WO
WIPO (PCT)
Prior art keywords
mirror
current
constant current
field effect
circuit
Prior art date
Application number
PCT/JP2005/020978
Other languages
English (en)
French (fr)
Inventor
Yoshimitsu Tanaka
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/585,338 priority Critical patent/US7808284B2/en
Priority to EP05806605A priority patent/EP1811358B1/en
Priority to DE602005024292T priority patent/DE602005024292D1/de
Priority to KR1020067013364A priority patent/KR101127494B1/ko
Publication of WO2006051992A1 publication Critical patent/WO2006051992A1/ja

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix

Definitions

  • the present invention is applied to drive a display device in which current driving elements such as organic electroluminescent elements (hereinafter referred to as organic EL elements) and light emitting diodes (hereinafter referred to as LEDs) are arranged in a matrix. And a constant current drive device.
  • current driving elements such as organic electroluminescent elements (hereinafter referred to as organic EL elements) and light emitting diodes (hereinafter referred to as LEDs) are arranged in a matrix.
  • LEDs light emitting diodes
  • line sequential driving is performed to drive a display device in which current driving elements 1 are arranged in a matrix.
  • current sources 2a, 2b and 2c are generally used as drive sources for the current drive element 1.
  • connection switches 3 a, 3 b and 3 c are sequentially connected by connection switches 3 a, 3 b and 3 c to display an image. It is sufficient to select and flow current according to the brightness of the image in each vertical line. In this case, since it is line sequential, the current of each vertical line needs to flow simultaneously in synchronization with the horizontal lines.
  • the current sources 2a, 2b and 2c are respectively set as constant currents, and a pulse width modulation signal (P WM (P u 1 se W idth) according to the brightness of the image. M odulation)) Turn on / off connection switch 4 a, 4 b, 4 c. That is, according to the brightness of the image, the horizontal lines of the connection switches 4a, 4b and 4c are connected within the time selected by the connection switches 3a, 3b and 3c. Just do it. If you want to make it brighter, increase the on-time, and if you want darker, shorten the on-time.
  • P WM P u 1 se W idth
  • reference numeral 5 denotes an operational amplifier circuit constituting a constant current generation unit, and the non-inverted input terminal + of this operational amplifier circuit 5 is used to determine the value of constant current I Reference voltage V Ground via a battery 6 to obtain ref, and ground the inverting input terminal 1 of this operational amplifier circuit 5 via a resistor 7.
  • the gate of the field effect transistor 9 of this circuit is formed on the other side of the circuit of the memory circuit.
  • connection switch 4 a Connect the source of the field effect transistor 1 1 connected to the gate 1 to the power supply terminal 10 and connect the drain of this field effect transistor 1 1 to the connection switch 4 a, for example.
  • R is the resistance of resistor 7 o.
  • This constant current I also flows through the field effect transistor 1 1 of the mirror side which constitutes the current effect transistor 9 and the current mirror circuit.
  • I is supplied via the connection switch 4 a to the current drive element 1 that constitutes the display.
  • the constant current circuit as shown in FIG. 5 When the constant current circuit as shown in FIG. 5 is used as the current sources 2a, 2b and 2c of the display as shown in FIG. 4, the constant current circuit as shown in FIG. 5 is used. For example, as many as 500 pieces are needed, the circuit scale is increased and the power consumption is increased.
  • a constant current driver has been proposed.
  • the parts corresponding to those in FIG. 5 will be assigned the same reference numerals as in FIG.
  • the non-inverting input terminal + of the operational amplification circuit 5 constituting the constant current generation unit is grounded via the battery 6 to obtain the reference voltage V ref to determine the value of the constant current I.
  • the number of output terminals of this operation width circuit 5 corresponds to the number of full-lent mirror circuits, for example 500 in FIG. 6, and in FIG. 6, three n-type field effect transistors 8a, 8b, The sources of the field effect transistors 8a, 8b and 8c are connected to one of the inverting input terminals of the operational amplifier circuit 5, respectively.
  • diode-connected p-type field effect transistors 9a, 9a which respectively form the reference side of the force-lens mirror circuit, are connected to the drains of the field-effect transistors 8a 8b and 8c, respectively.
  • 9 b
  • each source of transistor 9 a, 9 b and 9 c Connect to the connection point of each gate and drain of 9 Connect each source of transistor 9 a, 9 b and 9 c to the power supply terminal 10 to which positive DC voltage is supplied.
  • the respective gates of the field effect transistor 9a, 9b and 9c constitute the mirror side of the current mirror circuit!
  • the field effect transistor 1 1 a, lib and 11 c are respectively connected to the respective gates, and the sources of the field effect transistor 1 1 a, l 1 b and 1 1 c are connected to a power supply terminal.
  • the drains of the field effect transistors 1 1 a, 1 1 b and 1 1 c are connected to 10, for example, to connection switches 4 a, 4 b and 4 c, respectively.
  • the constant current I is supplied from the field effect transistors 9a, 9b and 9c, respectively, and the field effect transistors 9a, 9b and
  • the constant current I flows through the transistors 1 1 a, lib and 1 1 c, and this constant current I is, for example, a connection switch. It is supplied to the current drive element 1 which composes the display device through the channels 4a, 4b and 4c.
  • Patent Document 1 As a constant current drive device of a display device in which current drive elements are arranged in a matrix, one disclosed in Patent Document 1 is also proposed.
  • Patent Document 1 Japanese Patent Application Laid-Open Publication No. 11-183850 Disclosure of the Invention
  • the constant current drive device comprises a plurality of force lenticular mirror circuits comprising a reference transistor and a mirror transistor, and respective mirror transistors of the plurality of force lenticular circuits.
  • the current of mirror side transistor is fixed so that the current of mirror side transistor becomes constant according to the first switching means to connect with the transistor on the rear side and the cycle of selection of multiple current mirror circuits.
  • the reference voltage switching means for switching the reference voltage of the current generator and the constant current generator match the cycle of this selection. And second switching means connected to the reference side transistor of the path.
  • the reference voltage of the constant current generator is switched so that the current on the mirror side becomes constant in accordance with the selection cycle of a plurality of current mirror circuits. Therefore, for example, even if there are variations in the characteristics of the field effect transistor used, it is possible to eliminate the variation in the value of constant current I.
  • the current mirror has a constant current only on the mirror side due to the current holding capacity, except for the selected current mirror circuit among the plurality of force lent mirror circuits. Power consumption is improved by almost half.
  • FIG. 1 is a block diagram showing an example of the best mode for carrying out the constant current drive device of the present invention.
  • FIG. 2 is a configuration diagram for explaining FIG.
  • FIG. 3 is a diagram for explaining FIG. 1;
  • FIG. 4 is a configuration diagram showing an example of a display device in which current drive elements are arranged in a matrix.
  • FIG. 5 is a block diagram showing an example of a constant current circuit.
  • FIG. 6 is a block diagram showing an example of a constant current drive device. BEST MODE FOR CARRYING OUT THE INVENTION
  • the inverting input terminal 1 of the arithmetic wide band circuit 5 constituting the constant current generating unit is grounded via the resistor 7.
  • the output terminal of the operational amplification circuit 5 is connected to the gate of the n-type field effect transistor 8, and the source of the field effect transistor 8 is connected to the inverting input terminal 1 of the operational width circuit 5.
  • p-type field effect transistors 20 a, 20 b and 20 c respectively forming the connection of the drain of field effect transistor 8 constituting the constant current generating portion
  • the source of each of the field effect transistors 2 0 a, 2 0 b and 2 0 c that make up this connection switch is connected to the drain of the 2nd channel, and each source is used to form the reference side of the current mirror circuit P
  • Power source connected to the respective drains of the field effect transistors 9a, 9b and 9c, and the sources of the field effect transistors 9a, 9b and 9c are supplied with positive DC voltage. Connect to terminal 10.
  • P-type field effect transistors constituting the mirror side of the force-lent mirror circuit of the field effect transistor 9a, 9b and the husband A of 9c are respectively formed by the P type field effect transistor 1 1 a, 1 1 b and Each field effect transistor 1 1 a, 1 1 and 1 1 c is connected to a power supply terminal 10, and each field effect transistor 1 is connected to each gate of 1 1 c.
  • connection switches 4 a, 4 b and 4 c respectively.
  • the current holding capacitors 21a, 21b and 21c for holding the gate voltage for holding the current of the field-effect transistors lla, lib and 11c on the mirror side respectively. Connect to power supply terminal 1 0.
  • the drains of the field effect transistors 9a, 9b and 9c are connected to form a switch, respectively.
  • the field effect transistor of the shape is connected to each drain of the transistors 2 2 a, 2 2 b and 2 2 c, and this field effect transistor 2 2 a, 2 2 b and 2 2 c respectively.
  • the source of each is connected to each of the field effect transistors 9a, 9b and 9c, respectively.
  • reference numeral 23 denotes a calendar mirror circuit selection which sequentially selects a power limiter mirror circuit configured by a microcomputer and the like, and sequentially reads out a reference voltage set in advance.
  • the reference voltage readout circuit, and the clock signal as shown in FIG. 3A generated by the current mirror circuit selection and reference voltage readout circuit 2 3 is shown as a shift resister.
  • the selected pulses are sequentially supplied to the shift registers 24a, 2d as shown in Figs. 3B, 3C, and 3D in synchronization with this clock signal.
  • This shift register 24a is connected to each gate of the i field effect transistor 20a and 22a which form a connection switch. A selection pulse is applied to this shift register 24a.
  • the field effect transistors 2 0 a and 2 2 a are designed to be connected, and the shift resistors 24 b are connected to each other 3 ⁇ 4:
  • the field effect transistors 2 0 b and 2 A selection pulse is provided to this shift register 2 4 b in contact with each gate of 2 b.
  • the field effect transistors 20 b and 22 b of the field effect transistors 20 c and 22 c form a connection switch so that the field effect transistors 20 b and 22 b are turned on and the shift register 24 c is connected. This field effect transistor is connected to each gate when the selection pulse is supplied to this shift register 24c.
  • the field effect transistors 2 0 a and 2 2 a, 2 0 b, 2 2 b, 2 0 c, and 2 2 c, which constitute the connection switch, are sequentially shifted by the clock signal. Because they are turned on sequentially by the selected node, they do not turn on simultaneously.
  • 25 represents the constant current I flowing through each of the mirror side field effect transistors 1 1 a, 1 1 b and 1 1 c of the plurality of current mirror circuits shown in FIG.
  • the field effect that constitutes each current mirror circuit is constant, and it is supplied to the non-inverted input terminal + of the operational amplifier circuit 5 in advance in response to variations in transistor characteristics.
  • 3 F measure the reference voltages V a, V b and V c respectively, and store a storage device such as a ROM stored in the specified address. Show.
  • This storage device 25 is used for the selection of the calendar mirror circuit and for the mirror mirror circuit of the charge mirror circuit 2 3.
  • a predetermined reference voltage for supplying a constant current I to the field effect transistor is read out at a read address as shown in FIG. 3E.
  • the digital reference voltage read out from the storage device 2 5 is supplied to the digital / light conversion circuit 2 6, and the output side of the digital analog conversion circuit 2 6 is provided.
  • the reference voltages V a V b and V c shown in Fig. 3F to be obtained are supplied to the non-inverted input terminal + of the operation width circuit 5 in synchronization with the selection of the current mirror circuit.
  • the field effect transistor 20a which forms this connection switch
  • the current mirror circuit is on the reference side
  • Field effect transistor 9a is a field effect transistor of a constant current generating portion
  • the constant current I flows in the field effect transistor 1 1 a of the laser side.
  • the memory device is selected by the read signal from the current mirror circuit selection and reference voltage read circuit.
  • the reference voltage V a of one of the No. 1 color mirror circuits is read out, and this reference voltage V a is supplied to the non-inverting input terminal 10 of the operational amplifier circuit 5.
  • a constant current I flows taking into account the variations in the characteristics of the field effect transistors 9a and 11a.
  • the current of the field-effect transistor 9 b 9 c on the reference side is “0”.
  • the current of the field effect mirror 1 1 b and 1 1 c on the mirror side is “0” only at the very beginning, but after being selected by the selection pulse, the current holding capacity 21 b, 2
  • the charge held at 1 c can keep the constant current I flowing o
  • the problem is solved by turning on 2 2 a, 2 O b, and 2 2 b, 2 0 c, and 2 2 c periodically.
  • the power range selection circuit and the reference voltage extraction circuit are selected.
  • V b and V c are generated and supplied to the non-inverting input terminal 10 of the operation width circuit 5, the field effect on the mirror side is fixed to a fixed value for each of the transistors 1 1 b and 1 1 c.
  • Current I can flow o
  • the current of the mirror side field effect transistors 1 1 a, 1 1 b and 11 c is constant so as to be constant in accordance with the selection cycle of a plurality of force lenticular mirror circuits.
  • the current mirror may have the current holding capacity 2 1 a, 2 1 b, 2 1 other than the selected current mirror circuit among the plurality of current mirror circuits. Since the constant current I is made to flow only to the field effect transistors lla, lib, 11 c on the mirror side by c, the power consumption is improved by about half.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Amplifiers (AREA)

Description

明細書
定電流駆動装置 技術分野
本発明は有機エレク トロルミネセンス素子 （以下有機 E L素子 と称する） や発光ダイオー ド （以下 L E D と称する） 等の電流駆 動素子をマ ト リ ックス状に配置した表示装置を駆動するのに適用 して好適な定電流駆動装置に関する。 背景技術
従来、 有機 E L素子や L E D等の電流駆動素子 1 を図 4に示す 如くマ ト リ ックス状に配置した表示装置が提案されている。 図 4 例は説明を簡単にするためこの電流駆動素子 1 をマ ト リ ックス状 に 3 X 3個と したものが記載されているが、 実際にはマ ト リ ック ス状に例えば 5 0 0 X 5 0 0個の画像表示装置が実現されている。
図 4に示す如き、 電流駆動素子 1 をマ ト リ ックス状に配置した 表示装置を駆動するのに線順次駆動が行なわれている。この場合、 この電流駆動素子 1 の駆動源には一般的に電流源 2 a， 2 b , 2 c が用いられている。
この図 4に示す如き、 電流駆動素子 1 をマ ト リ ックス状に配置 した表示装置において、 画像を表示するのには、 接続スィ ッチ 3 a , 3 b , 3 c で横のラインを順次選択し、 縦の各ラインに画像 の輝度に応じた電流を流せば良い。 この場合、 線順次であるので 縦の各ライ ンの電流は、 横のラインと同期して一斉に流す必要が ある。
この画像の輝度に応じた電流を流すのに、 電流源 2 a， 2 b , 2 c を夫々定電流と し、画像の輝度に応じたパルス幅変調信号（ P WM ( P u 1 s e W i d t h M o d u l a t i o n )) によ り 接続スィ ッチ 4 a， 4 b， 4 c をオン · オフする。 即ち、 画像の 輝度に応じて接続スィ ッチ 4 a， 4 b , 4 c を横のラインが接続 スィッチ 3 a ， 3 b , 3 c によ り選ばれている時間内でオン一ォ フすれば良い。 明るく したいときには、 オン時間を長く、 暗く し たいときにはオン時間を短くする。
従来、 こ の電流源 2 a， 2 b , 2 c に使用される定電流回路と して図 5 に示す如きものが提案されている。 こ の図 5 にっき説明 するに、 5 は定電流発生部を構成する演算増幅回路を示し、 こ の 演算増幅回路 5 の非反転入力端子 +を定電流 I の値を決定する リ ファ レンス電圧 V r e f を得る電池 6を介して接地し、 この演算 増幅回路 5 の反転入力端子一を抵抗器 7を介して接地する。
またヽ この演算增幅回路 5 の出力端子を n形の電界効果トラ ン ジスタ 8 のゲー トに接続し、 この電界効果 トラ ンジスタ 8 のソー スを演算增幅回路 5 の反転入力 子一に接続し、 この電界効果 ト ランジス タ 8 の ドレィ ンをカ レン ト ミ ラー回路の V ファ レンス側 卜ランジスタを構成するダイォ一 ド接続した p形の電界効果 トラ
-,、、 - ンンスタ 9 の ド、レインとゲー ト との接続点に接続し 、 の電界効 果卜ランジスタ 9のソ一スを正の直流電圧が供給される m源端子
1 0に接続する o
の電界効果トランジスタ 9のゲー トをカレン 卜 ミ ラ一回路の ヽヽラ一側 卜ランジスタを構成する P形の電界効果 卜ランジスタ 1
-
1 のゲ一 トに接続し の電界効果 トランジスタ 1 1 のソースを 電源端子 1 0 に接続し、 こ の電界効果ト ラ ンジスタ 1 1 の ドレイ ンを例えば接続スィ ッチ 4 a に接続する如くする o
の定電流発生部の電界効果 卜ラ ンジスタ 8 の ド、レイ ンーソー ス間に流れる電流 I は
I V r e f 十 R
となり一定の電流値とな Ό o で、 V r e f は電池 6による リ ファ レンス電圧、 Rは抵抗器 7 の抵抗値でめ o。
- の定電流 I は、 電界効果トランジスタ
電界効果 トランジスタ 9 とカ レン ト ミ ラ一回路を構成する ミ ラー 側の 界効果 トランジスタ 1 1 にもこの定電流 I が流れ、 この定
I が例えば接続スィ ッチ 4 a を介して表示装置を構成する電 流駆動素子 1 に供給される。
斯る図 5 に示す如き定電流回路を図 4 に示す如き表示装置の電 流源 2 a， 2 b， 2 c と して使用したとさには、 この図 5 に示す 如き定電流回路を例えば 5 0 0個も必要と し回路規模が大き く な ると共に消費電力が大き く なる不都合がある。
そこで定電流発生部の演算増幅回路 5 、 電池 6及び抵抗器 7 を 全力 レン ト ミ ラー回路に共通とするよ う にした図 6 に示す如き電 流駆動素子 1 をマ ト リ ックス状に配した定電流駆動装置が提案さ れている。 この図 6にっき説明するにこの図 6 において、 図 5 に 対応する部分には同一符号を付して、 その詳細説明は省略する。
- の図 6 においては定電流発生部を構成する演算増幅回路 5 の 非反転入力端子 +を定電流 I の値を決定する リ ファ レンス電圧 V r e f を得る電池 6 を介して接地し、 この演算増幅回路 5 の反転 a 入力端子一を抵抗器 7 を介して接地する ο
また 、 この演算增幅回路 5 の出力端子を全力レン ト ミラー回路 に応じた数、 例えば 5 0 0個、 図 6では 3個の n形の電界効果ト ランジスタ 8 a , 8 b及び 8 c の夫々のゲー トに接続し、 この電 界効果 ト ランジスタ 8 a， 8 b及び 8 c の夫々のソースを演算増 幅回路 5 の反転入力端子一に接続する。
また 、 この電界効果 トランジスタ 8 a 8 b及び 8 cの夫々の ド、レィ ンを夫々力 レン ト ミ ラー回路のリ ファ レンス側を構成する ダイォ一ド接続した p形の電界効果トランジスタ 9 a， 9 b及ぴ
9 c の夫々のゲー ト と ドレ ンとの接続点に接続し、 この電界効 果 ト ランジスタ 9 a， 9 b及ぴ 9 c の夫々のソースを正の直流電 圧が供給される電源端子 1 0に接続する。
この電界効果ト ラ ンジスタ 9 a， 9 b及び 9 c の夫々のゲー ト を夫々カ レン トミ ラー回路のミラー側を構成する ！）形の電界効果 トランジスタ 1 1 a , l i b及び 1 1 c の夫々のゲー トに夫々接 続し、この電界効果 ト ラ ンジスタ 1 1 a， l 1 b及び 1 1 c の夫々 のソースを電源端子 1 0 に接続し、 この電界効果 トラ ンジスタ 1 1 a , 1 1 b及ぴ 1 1 c の夫々の ドレイ ンを夫々例えば接続スィ ツチ 4 a， 4 b及び 4 c に接続する如くする。
この定電流発生部の電界効果トラ ンジスタ 8 a ， 8 b及び 8 c の夫々の レイン一ソース間に流れる電流 I は
I V r e (n は並列に接続されるカ レン ト ：ミ ラーの数） となり一定の電流値となる。
この定 流 I は、 夫々電界効果 トランジスタ 9 a， 9 b及び 9 cから夫 供給され 、 この電界効果 ト ラ ンジスタ 9 a ， 9 b及ぴ
9 c と夫 カ レン ト ミ ラー回路を構成する ミ ラー側の夫々の電界 効果 卜ランジスタ 1 1 a , l i b及び 1 1 c にも の定電流 I が流れ、 この定電流 I が例えば接続スィ ッチ 4 a， 4 b及び 4 c を介して表示装置を構成する電流駆動素子 1 に供給される。
従来、 電流駆動素子をマ ト リ ックス状に配した表示装置の定電 流駆動装置と して特許文献 1 に開示されたものも提案されている。
〔特許文献 1〕 特開平 1 1一 3 3 8 5 6 1号公報 発明の開示
然しながら、 図 6 に示す如さ、 曾界効果 卜ランジスタ 8 a， 8 b , 8 c， 9 a , 9 b ， 9 c ， 1 1 a ， 1 1 b , 1 1 c には特性 のパラツキがあり 、 この電界効果 h ランジスタの特性のパラツキ によ り夫々の定電流 I の値にバラッキを生じる不都合がある と共 に複数例えば 5 0 0個のカ レン ト ミ ラー回路においては、 常にリ フ ァ レンス側 ト ラ ンジスタ と ミ ラー側 ト ラ ンジス タ と に同 じ電流 が流れるので消費電力が大となる不都合がある。
本発明は、 斯る点に鑑み、 電界効果 ト ラ ンジス タ に特性のバラ ツキがあっても定電流 I の値にバラツキがないよ う にする と共に 消費電力を改善するこ とを目的とする。
本発明による定電流駆動装置は、 リ フ ァ レンス側 ト ラ ンジスタ 及びミラー側 トランジスタよ り成る複数の力 レン ト ミ ラー回路と、 この複数の力 レン ト ミ ラー回路の夫々のミ ラー側 トランジスタに 設けた電流保持用容量と、 この複数のカ レン ト ミ ラー回路を一定 の周期で順次選択する順次選択手段と、 この複数のカ レン トミラ 一回路の夫々のリ ファ レンス側 トランジスタ及ぴミ ラー側 トラン ジスタとを接続する第 1 のスィ ッチ手段と、 この複数のカ レン ト ミ ラー回路の選択の周期に合わせてミ ラー側 ト ラ ンジス タ の電流 が一定になるよ う に定電流発生部のリ ファ レンス電圧を切り換え る リ ファ レンス電圧切換手段と、 こ の定電流発生部をこの選択の 周期に合わせて、 この複数のカ レン ト ミ ラー回路のリ フ ァ レンス 側 トランジスタに接続する第 2 のスィ ツチ手段とを有する。
上述本発明によれば、 複数のカ レン ト ミ ラー回路の選択の周期 に合わせてミ ラー側の電流が一定になるよ う に定電流発生部のリ ファ レンス電圧を切り換えるよ う にしているので例えば使用する 電界効果ト ラ ンジスタ の特性にバラツキがあっても定電流 I の値 のバラツキをなくすこ とができる。
また本発明によれば、 複数の力 レン ト ミ ラー回路の う ちの選択 されたカレン ト ミ ラー回路以外のカ レン ト ミ ラー回路は電流保持 用容量によ り ミ ラー側にのみ定電流 I を流すよ う にしているので、 消費電力が略々半分に改善される。 図面の簡単な説明
図 1 は本発明定電流駆動装置を実施するための最良の形態の例 を示す構成図である。
図 2は図 1 の説明に供する構成図である。
図 3は図 1 の説明に供する線図である。
図 4は電流駆動素子をマ ト リ ックス状に配した表示装置の例を 示す構成図である。
図 5は定電流回路の例を示す構成図である。
図 6は定電流駆動装置の例を示す構成図である。 発明を実施するための最良の形態
以下、 図 1 、 図 2及び図 3 を参照して本発明定電流駆動装置を 実施するための最良の形態の例につき説明する。 この図 1、 図 2 において、 図 6 に対応する部分には同一符号を付して示す。
本例においては、 図 1 に示す如く 、 定電流発生部を構成する演 算增幅回路 5 の反転入力端子一を抵抗器 7を介して接地する。 こ の演算増幅回路 5 の出力端子を n形の電界効果トランジスタ 8の ゲー トに接続し、 この電界効果 ト ランジスタ 8 のソースを演算增 幅回路 5 の反転入力端子一に接続する。
また、 本例においては、 この定電流発生部を構成する電界効果 トランジスタ 8の ドレイ ンを夫々接続スィ ッチを構成する p形の 電界効果 トランジスタ 2 0 a , 2 0 b及び 2 0 c の夫々の ドレイ ンに接続し、 この接続スィ ツチを構成する電界効果 ト ランジスタ 2 0 a , 2 0 b及び 2 0 c の夫々のソースを夫々カ レン ト ミ ラー 回路のリ ファ レンス側を構成する P形の電界効果トランジスタ 9 a , 9 b及ぴ 9 c の夫々の ドレインに接続し、 この電界効果 トラ ンジスタ 9 a , 9 b及び 9 c の夫々のソースを正の直流電圧が供 給される電源端子 1 0に接続する。 この電界効果 ト ランジスタ 9 a， 9 b及ぴ 9 c の夫 Aのゲー 卜 を夫々力 レン ト ミ ラー回路の ミ ラー側を構成する P形の電界効果 卜ランジスタ 1 1 a， 1 1 b及び 1 1 c の夫々のゲー トに夫々接 し 、この電界効果 ト ラ ンジス タ 1 1 a， l 1 及ぴ 1 1 c の夫々 のソースを電源端子 1 0 に接続し、 この電界効果 ト ランジスタ 1
1 a ， 1 1 b及び 1 1 c の夫々 の ド レイ ンを夫々例えば接続スィ クチ 4 a , 4 b及び 4 c に接続する如くする。
本例においては、 電界効果 ト ランジスタ 9 a ， 9 b及び 9 c の 夫 のゲー ト と電界効果 ト ラ ンジス タ 1 1 a , l i b及び 1 1 c の夫々のゲ一 ト との夫々 の接続点を夫々 ミ ラー側の電界効果 ト ラ ンジス タ l l a， l i b及び 1 1 c の電流を保持するためのゲー 卜電圧を保持する電流保持用容量 2 1 a , 2 1 b及び 2 1 c を介 して電源端子 1 0 に接続する。
また本例においては、 電界効果 ト ランジスタ 9 a， 9 b及ぴ 9 c の夫々の ドレイ ンを夫々接続スィ ツチを構成する ！）形の電界効 果 卜ランジスタ 2 2 a， 2 2 b及び 2 2 c の夫々の ドレイ ンに接 続し 、この電界効果 ト ラ ンジス タ 2 2 a , 2 2 b及ぴ 2 2 c の夫々 のソースを電界効果 トラ ンジスタ 9 a , 9 b及び 9 c の夫々のゲ 一卜に夫々接続する。
また、 図 1 において、 2 3 はマイ ク ロ コ ンビユータ等よ り構成 された力 レン ト ミ ラー回路を順次選択する と共に予め設定された リ フ ァ レンス電圧を順次読み出すカ レン ト ミ ラー回路選択及ぴリ ファ レンス電圧読み出し回路を示し、 このカ レン ト ミ ラー回路選 択及ぴリ ブ ァ レンス電圧読み出し回路 2 3 が発生する図 3 Aに示 す如きク ロ ック信号をシフ ト レジス タ 2 4 a， 2 4 b， 2 4 c に 供給する と共にこのク ロ ック信号に同期して選択パルスを図 3 B， C及ぴ Dに示す如く順次、 シフ ト レジスタ 2 4 a， 2 4 b及び 2 4 c に供給し、 このシフ ト レジス タ 2 4 a， 2 4 b及ぴ 2 4 c を 所定周期毎に選択する如くする。
このシフ ト レジス タ 2 4 a を接続スィ ッチを 成する i界効果 トラ ンジス タ 2 0 a 及び 2 2 a の夫々 のゲ一 トに接続し こ のシ フ 卜 レジスタ 2 4 a に選択パルスが供給されたときに -
、 の電界 効果トランジスタ 2 0 a及ぴ 2 2 a力 Sォンとなる如く し 、 またシ フ 卜 レジスタ 2 4 b を接続スィ ツチ ¾：構成する電界効果 卜ラ ンジ スタ 2 0 b及ぴ 2 2 b の夫々のゲー トに接 し このシフ ト レジ スタ 2 4 b に選択パルスが供 -
Figure imgf000010_0001
さに、 の電界効果 トラ ンジスタ 2 0 b及び 2 2 b がオンとなる如く し 、 またシフ ト レジ ス タ 2 4 c を接続スィ ツチを構成する電界効果 卜ランジスタ 2 0 c及び 2 2 c の夫々 のゲー ト に接 ii9Cし、 こ のシフ 卜 レジス タ 2 4 c に選択パルスが供給されたときに、 この電界効果トランジスタ
2 0 c及び 2 2 c がオンとなる如くする
従つて、 接続スィ ッチを構成する電界効果トランジスタ 2 0 a 及び 2 2 a と 2 0 b及び 2 2 b と 2 0 c及ぴ 2 2 c とがク ロ ック 信号によ り順次シフ トする選択ノ ノレスによ り順次オンされる ので 同時にオンするこ とはない。
例えば、 選択パルスがシフ ト レジスタ 2 4 a に供給されたとき は図 2 に示す如く 、 電界効果トランジスタ 2 0 a及び 2 2 a がォ ンし、 電界効果ト ラ ンジス タ 2 0 b及ぴ 2 2 b と 2 0 c及び 2 2 c とはオフ している状態であ Ό o
図 1 において、 2 5 は、 この複数のカ レン ト ミラー回路の夫々 の ミ ラー側の電界効果 ト ラ ンジスタ 1 1 a ， 1 1 b 及び 1 1 c に 流れる定電流 I の値が図 3 Gに示す如く 一定になる様に、 夫々の カ レン ト ミ ラー回路を構成する電界効果.ト ラ ンジスタ の特性のバ ラツキに対応し、 予め演算増幅回路 5 の非反転入力端子 +に供給 する図 3 Fに示す如き リ フ ァ レンス電圧 V a ， V b , V c を夫々 測定して、 所定ァ ドレスに記憶した R O M等よ り成る記憶装置を 示す。
こ の記憶装置 2 5 は 、 カ レン ト ミ ラー回路選択及ぴリ ブ レン £h imみ出し回路 2 3 よ りのカレン ト ミ ラー回路のミ ラ一側の
、、ヽ
電界効果トランンスタに一定の定電流 I を流す予め定めたリ ファ レンス電圧を図 3 Eに示す如き読み出しァ ドレスで読み出す如く する。
こ の記憶装置 2 5 よ り読み出されたデジタルのリ フ ァ レンス電 圧をデジタ/レ ―ァナ グ変換回路 2 6 に供給し、 こ のデジタルー アナ口グ変換回路 2 6 の出力側に得られる図 3 Fに示す如さ リ フ ア レンス電圧 V a V b , V c をカ レン ト ミラー回路の選択に同 期して演算增幅回路 5 の非反転入力端子 +に供給する如く する。
本例は上述の如 <構成されている ので、 例えば第 1番目のシフ ト レジスタ 2 4 a が選択パルスによ り選択されたときは、 図 2に 示す如く接続スィ チを構成する電界効果ト ラ ンジス タ 2 0 a及 ぴ 2 2 aがォンし 、 接続スィ ッチを構成する電界効果 トランジス タ 2 0 b及び 2 2 b と 2 0 c及び 2 2 c とはオフ状態である
この接続スィ クチを構成する電界効果 ト ランジス タ 2 0 a及ぴ
2 2 a がオンしているカ レン ト ミ ラー回路はリ フ ァ レンス側の電
、ヽ、
界効果トランンスタ 9 aが定電流発生部の電界効果 トランジスタ
8に接続され 、
、 ヽ ラ 側の電界効果 ト ラ ンジスタ 1 1 a に定電流 I が流れる。
この場合、 本例においては、 カレン ト ミ ラー回路選択及ぴリ フ ア レンス電圧読み出し回路より の読み出し信号によ り 、 記憶装置
2 5から第 1番自 のカ レン トミ ラー回路のリ フ ァ レンス電圧 V a が読み出され、 こ のリ フ ァ レンス電圧 V aが演算増幅回路 5 の非 反転入力端子十に供給され、 電界効果 トランジスタ 9 a及び 1 1 a の特性のバラツキを考慮して定電流 I が流れる。
こ の ときは、 電流保持用容量 2 l a に電流が流れ、 こ の電流保 持用容量 2 1 a にミ ラー側の電界効果 ト ラ ンジス タ 1 1 a に定電 流を流し続けるためのゲー ト電圧を保持する電荷が充電される。
第 2及び第 3番目のシフ ト レジスタ 2 4 b及び 2 4 c が選択パ ルスによ り選択されたときも上述同様に動作する。
この接続スィ ツチを構成する電界効果 hランジスタ 2 0 b及び
2 2 b と 2 0 c及ぴ 2 2 c とがオフとな ている力レン ト ミ ラー 回路はリ フア レンス側の電界効果 トランジス タ 9 b 9 c の電流 は 「 0」 である。 ミ ラー側の電界効果 卜ラ ンジスタ 1 1 b , 1 1 c の電流は一番最初だけ 「 0」 であるが 、 選択パルスによ り選択 された後は 、 電流保持用容量 2 1 b， 2 1 c に保持された電荷に よ り定電流 I を流し続けるこ とができる o
一 、 流保持用容量 2 1 a， 2 1 b 5 2 1 c に蓄禾貝した電荷 は時間が経過する と放電するので適当な周期で充電する必要があ るが、 接続スィ ツチを構成する電界効果卜ラ ンジスタ 2 0 a及び
2 2 a と 2 O b及ぴ 2 2 b と 2 0 c及び 2 2 c とが IS]期的にオン することで解決している。
また、 第 2番目及び第 3番目のシフ トレジスタ 2 4 b及ぴ 2 4 c が選択パルスによ り選択されたときは 、 力レン 卜 ミ ラ一回路選 択及びリ フ ァ レンス電圧 み出し回路 2 3 よ り の み出し信号に よ り記憶装置 2 o に d憶した第 2及ぴ第 3番目の力 レン ト ミ ラー 回路の電界効果 トランジスタ 9 b， 1 1 b及ぴ 9 C ， 1 1 cの特 性のバラツキを考慮した一定の定電流 I を流す V ファ レンス電圧
V b及ぴ V c を み出し 、 これを演算增幅回路 5 の非反転入力端 子十に供給しているのでゝ ミ ラー側の電界効果 卜ランジスタ 1 1 b及ぴ 1 1 c に一定の定電流 I を流すことがでさる o
本例によれば 、 複数の力レン ト ミ ラー回路の選択の周期に合わ せてミ ラー側電界効果 トランジスタ 1 1 a， 1 1 b ， 1 1 cの電 流が一定になるよ う に定 i流発生部のリ ファ レンス電圧 V a , V b， V c を切り換えるよ う にしているので電界効果 トランジスタ の特性にバラツキがあっても定電流 I の値のバラツキをなくすこ とができる。
また本例によれば、 複数のカレン ト ミ ラー回路のう ちの選択さ れたカ レン ト ミ ラー回路以外のカ レン ト ミ ラー回路は電流保持用 容量 2 1 a， 2 1 b , 2 1 c によ り ミ ラー側の電界効果トランジ スタ l l a， l i b , 1 1 c にのみ定電流 I を流すよ うにしてい るので、 消費電力が略々半分に改善される。
尚、 上述例は、 電界効果 トランジスタを使用してカ レン ト ミ ラ 一回路を構成した例につき述べたが、 この電界効果ト ランジスタ の代わり に トランジスタを使用しても良いこ とは勿論である。 また、 本発明は上述例に限るこ となく 、 本発明の要旨を逸脱す ることなく 、 その他種々の構成が採り得るこ とは勿論である。

Claims

請求の範囲
1 . リ フ ァ レンス側及びミ ラー側よ り成る複数のカ レン ト ミ ラー 回路と、
前記複数のカレン ト ミ ラー回路の夫々のミ ラー側に設けた電流 保持用容量と、
前記複数の力レン ト ミ ラー回路を一定の周期で順次選択する順 次選択手段と、
前記複数のカ レン ト ミ ラー回路の夫々 の リ フ ァ レンス側及びミ ラー側とを接続する第 1 のスィ ッチ手段と、 前記複数のカ レン ト ミ ラー回路の選択の周期に合わせてミ ラー側の電流が一定になる よ う に定電流発生部のリ フ ァ レンス電圧を切り換える リ フ ァ レン ス電圧切換手段と、
前記定電流発生部を前記選択の周期に合わせて、 前記複数の力 レン ト ミ ラー回路のリ ファ レンス側に接続する第 2 のスィ ツチ手 段とを有することを特徴とする定電流駆動装置。
2 . 請求の範囲第 1項記載の定電流駆動装置において、 前記電流 保持用容量は前記カ レン ト ミ ラー回路が選択されている ときに充 電するよ う にしたことを特徴とする定電流駆動装置。
3 . 請求の範囲第 1項記載の定電流駆動装置において、 前記リ フ ァ レンス電圧切換手段は、
前記力レン ト ミ ラー回路の各 トランジスタの特性のパラツキ に対応した複数のリ フ ァ レンス電圧を記憶した記憶手段と、
前記記憶手段の各リ フ ァ レンス電圧をカ レン トミ ラーの選択 周期に同期して読み出す読み出し手段と、
前記読み出し手段のデジタルリ ファ レ ンス電圧をアナロ グ リ フ ァ レンス電圧に変換するデジタル - アナログ変換回路とから 構成されることを特徴とする定電流駆動装置。
4 . 請求の範囲第 1項記載の定電流駆動装置において、 前記カ レ ン ト ミ ラー回路のミ ラー側トランジスタの出力に直列にスィ ツチ ング素子と表示素子の直列回路が接続されたことを特徴とする定 電流駆動装置。
5 . 前記表示素子が有機 E L素子であることを特徴とする請求の 範囲第 4項に記載の定電流駆動装置。
6 . 前記表示素子が発光ダイォー ド素子であるこ とを特徴とする 請求の範囲第 4項に記載の定電流駆動装置。
7 . 前記カレン ト ミ ラー回路のリ ファ レンス側 トランジスタ、 ミ ラー側 トランジスタ及び第 1、 第 2 のスイ ッチング手段は、 電界 効果 トランジスタでそれぞれ構成されていることを特徴とする請 求の範囲第 1項に記載の定電流駆動装置。
PCT/JP2005/020978 2004-11-10 2005-11-09 定電流駆動装置 WO2006051992A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/585,338 US7808284B2 (en) 2004-11-10 2005-11-09 Constant current drive device
EP05806605A EP1811358B1 (en) 2004-11-10 2005-11-09 Constant current driving device
DE602005024292T DE602005024292D1 (de) 2004-11-10 2005-11-09 Konstantstromtreiber
KR1020067013364A KR101127494B1 (ko) 2004-11-10 2005-11-09 정전류 구동장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004326794A JP4311340B2 (ja) 2004-11-10 2004-11-10 定電流駆動装置
JP2004-326794 2004-11-10

Publications (1)

Publication Number Publication Date
WO2006051992A1 true WO2006051992A1 (ja) 2006-05-18

Family

ID=36336657

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/020978 WO2006051992A1 (ja) 2004-11-10 2005-11-09 定電流駆動装置

Country Status (7)

Country Link
US (1) US7808284B2 (ja)
EP (1) EP1811358B1 (ja)
JP (1) JP4311340B2 (ja)
KR (1) KR101127494B1 (ja)
DE (1) DE602005024292D1 (ja)
TW (1) TW200636654A (ja)
WO (1) WO2006051992A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809030B2 (ja) * 2005-09-28 2011-11-02 株式会社リコー 駆動回路及びその駆動回路を用いた電子機器
KR20100076971A (ko) * 2007-09-12 2010-07-06 코닝 인코포레이티드 광역 동적 범위에 걸쳐 정밀 전류를 생성하기 위한 방법 및 장치
JP4565283B2 (ja) 2008-06-10 2010-10-20 マイクロン テクノロジー， インク． 電圧調整系
US8183892B2 (en) 2009-06-05 2012-05-22 Fairchild Semiconductor Corporation Monolithic low impedance dual gate current sense MOSFET
US8816600B2 (en) 2011-05-13 2014-08-26 Nxp B.V. Method of power and temperature control for high brightness light emitting diodes
CN102722213B (zh) * 2012-06-26 2014-03-26 昆明物理研究所 应用倒置电压跟随器的光伏探测器读出单元电路
CN103632635B (zh) * 2013-11-08 2016-04-13 电子科技大学 功率管分组混合驱动电路
CN104485073B (zh) * 2014-12-25 2017-02-22 广东威创视讯科技股份有限公司 Led显示屏亮度调节方法及系统
US20180348805A1 (en) * 2017-05-31 2018-12-06 Silicon Laboratories Inc. Bias Current Generator
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62121492A (ja) * 1985-11-22 1987-06-02 日立超エル・エス・アイエンジニアリング株式会社 デイスプレイモジユ−ル
JPH0219909A (ja) * 1988-07-08 1990-01-23 Canon Inc 定電流回路
JP2000081920A (ja) * 1998-09-07 2000-03-21 Canon Inc 電流出力回路
JP2003187988A (ja) * 2001-12-20 2003-07-04 Sharp Corp 白色発光ダイオードの駆動装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963071A (en) * 1998-01-22 1999-10-05 Nanoamp Solutions, Inc. Frequency doubler with adjustable duty cycle
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
KR100566813B1 (ko) * 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP3610923B2 (ja) * 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
CN100371962C (zh) * 2001-08-29 2008-02-27 株式会社半导体能源研究所 发光器件、发光器件驱动方法、以及电子设备
KR100618574B1 (ko) * 2001-12-29 2006-08-31 엘지.필립스 엘시디 주식회사 유기 전계 발광 소자의 구동 회로
JP2003273749A (ja) * 2002-03-18 2003-09-26 Seiko Epson Corp 信号伝送装置及び信号伝送方法、電子装置並びに電子機器
JP3866606B2 (ja) * 2002-04-08 2007-01-10 Ｎｅｃエレクトロニクス株式会社 表示装置の駆動回路およびその駆動方法
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4662698B2 (ja) * 2003-06-25 2011-03-30 ルネサスエレクトロニクス株式会社 電流源回路、並びに電流設定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62121492A (ja) * 1985-11-22 1987-06-02 日立超エル・エス・アイエンジニアリング株式会社 デイスプレイモジユ−ル
JPH0219909A (ja) * 1988-07-08 1990-01-23 Canon Inc 定電流回路
JP2000081920A (ja) * 1998-09-07 2000-03-21 Canon Inc 電流出力回路
JP2003187988A (ja) * 2001-12-20 2003-07-04 Sharp Corp 白色発光ダイオードの駆動装置

Also Published As

Publication number Publication date
US20090121750A1 (en) 2009-05-14
KR101127494B1 (ko) 2012-03-23
EP1811358A1 (en) 2007-07-25
US7808284B2 (en) 2010-10-05
EP1811358A4 (en) 2009-01-21
JP4311340B2 (ja) 2009-08-12
KR20070085046A (ko) 2007-08-27
EP1811358B1 (en) 2010-10-20
JP2006139405A (ja) 2006-06-01
TWI309402B (ja) 2009-05-01
TW200636654A (en) 2006-10-16
DE602005024292D1 (de) 2010-12-02

Similar Documents

Publication Publication Date Title
WO2006051992A1 (ja) 定電流駆動装置
US10764975B2 (en) Pulse-width-modulation control of micro light emitting diode
US6376994B1 (en) Organic EL device driving apparatus having temperature compensating function
US7453383B2 (en) Digital-to-analog converting circuit, electrooptical device, and electronic apparatus
JP5132868B2 (ja) ディスプレイ・ドライバ回路
TWI358706B (en) Image display apparatus
JP4632655B2 (ja) 発光表示装置
TWI239499B (en) Drive current regulator circuit, organic EL element drive circuit using the same drive current regulator circuit and organic EL display device using the same organic EL element drive circuit
JP2007256344A (ja) 電源回路、ｌｃｄドライバｉｃ、ｌｃｄドライバ回路、液晶表示装置
US20150130780A1 (en) Organic light emitting display and driving method thereof
US20020005825A1 (en) Electro-luminescence panel
JP2004118181A (ja) 駆動回路及び表示装置及び情報表示装置
TW200303511A (en) Organic el drive circuit and organic el display device using the same
CN109754756B (zh) 像素电路及其驱动方法、显示基板、显示装置
JP2005077864A5 (ja)
US6972547B2 (en) Power supply for positive and negative output voltages
TWI292254B (ja)
JP2004192743A (ja) 電圧発生回路
JP2000284751A (ja) エレクトロルミネセンス表示装置
WO2009154310A1 (en) Light-emitting apparatus
CN101473456B (zh) 发光二极管驱动电路
TWI252462B (en) Image display apparatus having gradation potential generating circuit
TWI298474B (ja)
CN100476937C (zh) 图像显示设备及显示设备控制方法
JP4563692B2 (ja) 表示パネルの電流駆動回路及び電流駆動装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 1020067013364

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10585338

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005806605

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2005806605

Country of ref document: EP