JP2000284751A - エレクトロルミネセンス表示装置 - Google Patents
エレクトロルミネセンス表示装置Info
- Publication number
- JP2000284751A JP2000284751A JP11094345A JP9434599A JP2000284751A JP 2000284751 A JP2000284751 A JP 2000284751A JP 11094345 A JP11094345 A JP 11094345A JP 9434599 A JP9434599 A JP 9434599A JP 2000284751 A JP2000284751 A JP 2000284751A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- display device
- voltage
- drive thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005401 electroluminescence Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 製造工程の簡素化を図り、かつ、エレクトロ
ルミネセンス素子に流れる電流値の調整を簡単にしたエ
レクトロルミネセンス表示装置を提供する。 【解決手段】 エレクトロルミネセンス表示装置２は、
一画素分のエレクトロルミネセンス素子４と、当該素子
４を駆動する駆動回路６とを複数個備えてなる。駆動回
路６は、複数の選択信号Ｓｔ１，Ｓｔ２，Ｓｔ３に応じ
て階調信号Ｓｋ１，Ｓｋ２，Ｓｋ３を出力する複数の選
択トランジスタＴｒ１，Ｔｒ２，Ｔｒ３と、選択トラン
ジスタＴｒ１，Ｔｒ２，Ｔｒ３からの階調信号Ｓｋ１，
Ｓｋ２，Ｓｋ３を当該素子４の駆動電圧としてそれぞれ
保持するラッチ回路Ｌｈ１，Ｌｈ２，Ｌｈ３と、ラッチ
回路Ｌｈ１，Ｌｈ２及び／又はＬｈ３に蓄積された駆動
電圧を入力ゲートＧ１，Ｇ２，Ｇ３に受入れフローティ
ングゲートＦＧを介して出力電流値を制御するドライブ
薄膜トランジスタＱとから構成されている。
ルミネセンス素子に流れる電流値の調整を簡単にしたエ
レクトロルミネセンス表示装置を提供する。 【解決手段】 エレクトロルミネセンス表示装置２は、
一画素分のエレクトロルミネセンス素子４と、当該素子
４を駆動する駆動回路６とを複数個備えてなる。駆動回
路６は、複数の選択信号Ｓｔ１，Ｓｔ２，Ｓｔ３に応じ
て階調信号Ｓｋ１，Ｓｋ２，Ｓｋ３を出力する複数の選
択トランジスタＴｒ１，Ｔｒ２，Ｔｒ３と、選択トラン
ジスタＴｒ１，Ｔｒ２，Ｔｒ３からの階調信号Ｓｋ１，
Ｓｋ２，Ｓｋ３を当該素子４の駆動電圧としてそれぞれ
保持するラッチ回路Ｌｈ１，Ｌｈ２，Ｌｈ３と、ラッチ
回路Ｌｈ１，Ｌｈ２及び／又はＬｈ３に蓄積された駆動
電圧を入力ゲートＧ１，Ｇ２，Ｇ３に受入れフローティ
ングゲートＦＧを介して出力電流値を制御するドライブ
薄膜トランジスタＱとから構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、１画素分のエレク
トロルミネセンス素子と、この１画素分のエレクトロル
ミネセンス素子を駆動する駆動回路とを複数配置して構
成されたエレクトロルミネセンス表示装置に係り、特に
エレクトロルミネセンス素子を駆動する電荷を蓄積する
静電容量と、前記ドライブ薄膜トランジスタの相互コン
ダクタンスの値とによって規制される電荷を１画素分の
エレクトロルミネセンス素子に与えて階調表示を可能と
したエレクトロルミネセンス表示装置に関する。
トロルミネセンス素子と、この１画素分のエレクトロル
ミネセンス素子を駆動する駆動回路とを複数配置して構
成されたエレクトロルミネセンス表示装置に係り、特に
エレクトロルミネセンス素子を駆動する電荷を蓄積する
静電容量と、前記ドライブ薄膜トランジスタの相互コン
ダクタンスの値とによって規制される電荷を１画素分の
エレクトロルミネセンス素子に与えて階調表示を可能と
したエレクトロルミネセンス表示装置に関する。
【０００２】
【従来の技術】従来のエレクトロルミネセンス表示装置
は、例えば特開平８−１２９３５９号公報に記載されて
いるように、１画素分のエレクトロルミネセンス素子
と、この１画素分のエレクトロルミネセンス素子を駆動
する駆動回路とを複数配置して構成してなるものが知ら
れている。
は、例えば特開平８−１２９３５９号公報に記載されて
いるように、１画素分のエレクトロルミネセンス素子
と、この１画素分のエレクトロルミネセンス素子を駆動
する駆動回路とを複数配置して構成してなるものが知ら
れている。
【０００３】このエレクトロルミネセンス表示装置にお
ける前記駆動回路は、１画素分のエレクトロルミネセン
ス素子を複数のドライブ薄膜トランジスタで選択的に駆
動できるようにしたものであり、具体的には次のように
構成されている。すなわち、複数のドライブ薄膜トラン
ジスタは並列接続されており、これら並列回路はエレク
トロルミネセンス素子に直列接続されている。また、複
数のドライブ薄膜トランジスタとエレクトロルミネセン
ス素子の直列回路は電源に接続されている。
ける前記駆動回路は、１画素分のエレクトロルミネセン
ス素子を複数のドライブ薄膜トランジスタで選択的に駆
動できるようにしたものであり、具体的には次のように
構成されている。すなわち、複数のドライブ薄膜トラン
ジスタは並列接続されており、これら並列回路はエレク
トロルミネセンス素子に直列接続されている。また、複
数のドライブ薄膜トランジスタとエレクトロルミネセン
ス素子の直列回路は電源に接続されている。
【０００４】そして、各ドライブ薄膜トランジスタは、
それぞれ相互コンダクタンスを異にしたもので構成され
ている。各ドライブ薄膜トランジスタには、駆動電圧を
保持するラッチ回路が設けられている。これらラッチ回
路は、選択トランジスタに接続されており、この選択ト
ランジスタから供給されるアナログ駆動電圧を保持でき
るようになっている。
それぞれ相互コンダクタンスを異にしたもので構成され
ている。各ドライブ薄膜トランジスタには、駆動電圧を
保持するラッチ回路が設けられている。これらラッチ回
路は、選択トランジスタに接続されており、この選択ト
ランジスタから供給されるアナログ駆動電圧を保持でき
るようになっている。
【０００５】ドライブ薄膜トランジスタは、ラッチ回路
に蓄積された駆動電圧にしたがった電流を流し、エレク
トロルミネセンス素子に流れる電流値を制御している。
に蓄積された駆動電圧にしたがった電流を流し、エレク
トロルミネセンス素子に流れる電流値を制御している。
【０００６】ところで、エレクトロルミネセンス素子を
駆動する電流量は数マイクロアンペア程度と小さい値で
ある。そこで、最小寸法のドライブ薄膜トランジスタを
デジタル信号でスイッチングすると、そのままではドラ
イブ薄膜トランジスタの抵抗が小さいため、微小電流領
域を制御することが不可能になる。
駆動する電流量は数マイクロアンペア程度と小さい値で
ある。そこで、最小寸法のドライブ薄膜トランジスタを
デジタル信号でスイッチングすると、そのままではドラ
イブ薄膜トランジスタの抵抗が小さいため、微小電流領
域を制御することが不可能になる。
【０００７】このため、ドライブ薄膜トランジスタのゲ
ートの長さを大きくしたり、ドライブ薄膜トランジスタ
に直列に高抵抗を接続したりして、エレクトロルミネセ
ンス素子に流れる電流を制御していた。
ートの長さを大きくしたり、ドライブ薄膜トランジスタ
に直列に高抵抗を接続したりして、エレクトロルミネセ
ンス素子に流れる電流を制御していた。
【０００８】
【発明が解決しようとする課題】しかしながら、ドライ
ブ薄膜トランジスタに対する上述した従来の対策では、
画素内において、ドライブ薄膜トランジスタや抵抗の専
有する面積が大きくなり、エレクトロルミネセンス素子
の面積が小さくなってしまうという欠点があった。
ブ薄膜トランジスタに対する上述した従来の対策では、
画素内において、ドライブ薄膜トランジスタや抵抗の専
有する面積が大きくなり、エレクトロルミネセンス素子
の面積が小さくなってしまうという欠点があった。
【０００９】また、従来のエレクトロルミネセンス表示
装置によれば、デジタル信号で駆動するため、階調数の
増加に伴ってドライブ薄膜トランジスタも増加するの
で、前述の欠点に加えた他にエレクトロルミネセンス表
示装置を製造する上の歩留りが低下するなどの問題があ
った。
装置によれば、デジタル信号で駆動するため、階調数の
増加に伴ってドライブ薄膜トランジスタも増加するの
で、前述の欠点に加えた他にエレクトロルミネセンス表
示装置を製造する上の歩留りが低下するなどの問題があ
った。
【００１０】そこで、本発明の目的は、上述した問題点
を解決し、製造工程の簡素化を図り、かつ、エレクトロ
ルミネセンス素子に流れる電流値の調整を簡単にしたエ
レクトロルミネセンス表示装置を提供することにある。
を解決し、製造工程の簡素化を図り、かつ、エレクトロ
ルミネセンス素子に流れる電流値の調整を簡単にしたエ
レクトロルミネセンス表示装置を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るエレクトロルミネセンス表示装置は、
一画素分のエレクトロルミネセンス素子と、前記一画素
分のエレクトロルミネセンス素子を駆動する駆動回路と
を複数個備えてなるエレクトロルミネセンス表示装置に
おいて、前記駆動回路は、複数の選択信号に応じて階調
信号を出力する複数の選択トランジスタと、前記各選択
トランジスタからの階調信号を前記エレクトロルミネセ
ンス素子の駆動電圧としてそれぞれ保持するラッチ回路
と、前記ラッチ回路に蓄積された駆動電圧を入力ゲート
に受入れフローティングゲートを介して前記エレクトロ
ルミネセンス素子に流れる電流値を制御する少なくとも
一つのドライブ薄膜トランジスタとを備えたことを特徴
とする。
め、本発明に係るエレクトロルミネセンス表示装置は、
一画素分のエレクトロルミネセンス素子と、前記一画素
分のエレクトロルミネセンス素子を駆動する駆動回路と
を複数個備えてなるエレクトロルミネセンス表示装置に
おいて、前記駆動回路は、複数の選択信号に応じて階調
信号を出力する複数の選択トランジスタと、前記各選択
トランジスタからの階調信号を前記エレクトロルミネセ
ンス素子の駆動電圧としてそれぞれ保持するラッチ回路
と、前記ラッチ回路に蓄積された駆動電圧を入力ゲート
に受入れフローティングゲートを介して前記エレクトロ
ルミネセンス素子に流れる電流値を制御する少なくとも
一つのドライブ薄膜トランジスタとを備えたことを特徴
とする。
【００１２】本発明に係るエレクトロルミネセンス表示
装置では、複数の階調信号が各ラッチ回路に蓄積されて
おり、これらが各入力ゲートに別々に入力されるように
なっていて、各ラッチ回路からの電荷量が各入力ゲート
に印加されると、その電荷量に応じてフローティングゲ
ートを介してチャネル層にチャネルが形成される。これ
により、ドライブ薄膜トランジスタの相互コンダクタン
スが変化し、その相互コンダクタンスに応じて電流が流
れることになり、この電流に応じてエレクトロルミネセ
ンス素子が発光する。
装置では、複数の階調信号が各ラッチ回路に蓄積されて
おり、これらが各入力ゲートに別々に入力されるように
なっていて、各ラッチ回路からの電荷量が各入力ゲート
に印加されると、その電荷量に応じてフローティングゲ
ートを介してチャネル層にチャネルが形成される。これ
により、ドライブ薄膜トランジスタの相互コンダクタン
スが変化し、その相互コンダクタンスに応じて電流が流
れることになり、この電流に応じてエレクトロルミネセ
ンス素子が発光する。
【００１３】本発明の他の形態では、前記ドライブ薄膜
トランジスタは、前記各チッチ回路に蓄積された駆動電
圧をそれぞれ受け入れる入力ゲートと、前記各入力ゲー
ト及び他の回路とも絶縁されているフローティングゲー
トとを備え、前記各数の入力ゲートを選択して駆動電圧
をフローティングゲートを介して受け入れることによ
り、前記ドライブ薄膜トランジスタの相互コンダクタン
スを段階的に設定可能としたことを特徴とする。この形
態では、入力ゲートにはデジタルの階調信号が入力され
るものであり、複数の入力ゲートに印加される電荷量に
応じて相互コンダクタンスが変化して出力電流値を可変
することができる。
トランジスタは、前記各チッチ回路に蓄積された駆動電
圧をそれぞれ受け入れる入力ゲートと、前記各入力ゲー
ト及び他の回路とも絶縁されているフローティングゲー
トとを備え、前記各数の入力ゲートを選択して駆動電圧
をフローティングゲートを介して受け入れることによ
り、前記ドライブ薄膜トランジスタの相互コンダクタン
スを段階的に設定可能としたことを特徴とする。この形
態では、入力ゲートにはデジタルの階調信号が入力され
るものであり、複数の入力ゲートに印加される電荷量に
応じて相互コンダクタンスが変化して出力電流値を可変
することができる。
【００１４】本発明のさらに他の形態では、前記ドライ
ブ薄膜トランジスタは、前記フローティングゲートと複
数の入力ゲートとの対向面積を種々に設定し、前記複数
の入力ゲートを任意に選択することにより、前記ドライ
ブ薄膜トランジスタの相互コンダクタンスを種々設定可
能にしてなることを特徴とする。この形態では、入力ゲ
ートとフローティングゲートとの対向面積に応じて相互
コンダクタンスが変化する。
ブ薄膜トランジスタは、前記フローティングゲートと複
数の入力ゲートとの対向面積を種々に設定し、前記複数
の入力ゲートを任意に選択することにより、前記ドライ
ブ薄膜トランジスタの相互コンダクタンスを種々設定可
能にしてなることを特徴とする。この形態では、入力ゲ
ートとフローティングゲートとの対向面積に応じて相互
コンダクタンスが変化する。
【００１５】本発明の他の形態では、前記ドライブ薄膜
トランジスタは、前記複数の入力ゲートのうちの１つの
入力ゲートに所定の電圧を印加しておき、これ以外の入
力ゲートに電圧を印加したときに出力電流が流れ始める
しきい値電圧を、前記所定の電圧値によって制御可能に
したことを特徴とする。この形態では、一つの入力ゲー
トに所定の電圧を印加可能にして、しきい値電圧を制御
可能にしている。
トランジスタは、前記複数の入力ゲートのうちの１つの
入力ゲートに所定の電圧を印加しておき、これ以外の入
力ゲートに電圧を印加したときに出力電流が流れ始める
しきい値電圧を、前記所定の電圧値によって制御可能に
したことを特徴とする。この形態では、一つの入力ゲー
トに所定の電圧を印加可能にして、しきい値電圧を制御
可能にしている。
【００１６】さらに他の形態では、前記ドライブ薄膜ト
ランジスタは、前記フローティングゲートに電荷を注入
することにより、入力ゲートに電圧を印加したときに出
力電流が流れ始めるしきい値電圧を制御可能にしたこと
を特徴とする。
ランジスタは、前記フローティングゲートに電荷を注入
することにより、入力ゲートに電圧を印加したときに出
力電流が流れ始めるしきい値電圧を制御可能にしたこと
を特徴とする。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１８】〔第１の実施の形態〕図１は、本発明の第
１の実施の形態を示す回路図である。この図１におい
て、エレクトロルミネセンス表示装置２は、一画素分の
エレクトロルミネセンス素子４と、前記一画素分のエレ
クトロルミネセンス素子４を駆動する駆動回路６とを複
数個備えてなる構成されている。
１の実施の形態を示す回路図である。この図１におい
て、エレクトロルミネセンス表示装置２は、一画素分の
エレクトロルミネセンス素子４と、前記一画素分のエレ
クトロルミネセンス素子４を駆動する駆動回路６とを複
数個備えてなる構成されている。
【００１９】また、上述した駆動回路６は、複数の選択
信号Ｓｔ１，Ｓｔ２，Ｓｔ３に応じて階調信号Ｓｋ１，
Ｓｋ２，Ｓｋ３を出力する複数の選択トランジスタＴｒ
１，Ｔｒ２，Ｔｒ３と、前記各選択トランジスタＴｒ
１，Ｔｒ２，Ｔｒ３からの階調信号Ｓｋ１，Ｓｋ２，Ｓ
ｋ３を前記エレクトロルミネセンス素子４の駆動電圧と
してそれぞれ保持するラッチ回路Ｌｈ１，Ｌｈ２，Ｌｈ
３と、前記各ラッチ回路Ｌｈ１，Ｌｈ２，Ｌｈ３に蓄積
された各駆動電圧を入力ゲートＧ１，Ｇ２，Ｇ３に受入
れフローティングゲートＦＧを介して前記エレクトロル
ミネセンス素子４に流れる電流値を制御する少なくとも
一つのドライブ薄膜トランジスタＱとを備えている。
信号Ｓｔ１，Ｓｔ２，Ｓｔ３に応じて階調信号Ｓｋ１，
Ｓｋ２，Ｓｋ３を出力する複数の選択トランジスタＴｒ
１，Ｔｒ２，Ｔｒ３と、前記各選択トランジスタＴｒ
１，Ｔｒ２，Ｔｒ３からの階調信号Ｓｋ１，Ｓｋ２，Ｓ
ｋ３を前記エレクトロルミネセンス素子４の駆動電圧と
してそれぞれ保持するラッチ回路Ｌｈ１，Ｌｈ２，Ｌｈ
３と、前記各ラッチ回路Ｌｈ１，Ｌｈ２，Ｌｈ３に蓄積
された各駆動電圧を入力ゲートＧ１，Ｇ２，Ｇ３に受入
れフローティングゲートＦＧを介して前記エレクトロル
ミネセンス素子４に流れる電流値を制御する少なくとも
一つのドライブ薄膜トランジスタＱとを備えている。
【００２０】さらに、詳細に説明すると、選択トランジ
スタＴｒ１，Ｔｒ２，Ｔｒ３のゲートには、選択信号Ｓ
ｔ１，Ｓｔ２，Ｓｔ３がそれぞれ印加されるようになっ
ている。また、選択トランジスタＴｒ１，Ｔｒ２，Ｔｒ
３の各一方の電極には、階調信号Ｓｋ１，Ｓｋ２，Ｓｋ
３が印加されるようになっている。選択トランジスタＴ
ｒ１，Ｔｒ２，Ｔｒ３の他方の電極は、それぞれラッチ
回路Ｌｈ１，Ｌｈ２，Ｌｈ３に接続されている。
スタＴｒ１，Ｔｒ２，Ｔｒ３のゲートには、選択信号Ｓ
ｔ１，Ｓｔ２，Ｓｔ３がそれぞれ印加されるようになっ
ている。また、選択トランジスタＴｒ１，Ｔｒ２，Ｔｒ
３の各一方の電極には、階調信号Ｓｋ１，Ｓｋ２，Ｓｋ
３が印加されるようになっている。選択トランジスタＴ
ｒ１，Ｔｒ２，Ｔｒ３の他方の電極は、それぞれラッチ
回路Ｌｈ１，Ｌｈ２，Ｌｈ３に接続されている。
【００２１】ラッチ回路Ｌｈ１，Ｌｈ２，Ｌｈ３は、こ
の実施の形態では、コンデンサＣ１，Ｃ２，Ｃ３から構
成されている。コンデンサＣ１，Ｃ２，Ｃ３の各一端は
共通にされて電源の一方の出力端子に接続されている。
また、コンデンサＣ１，Ｃ２，Ｃ３の他端は、各選択ト
ランジスタＴｒ１，Ｔｒ２，Ｔｒ３の他方の電極に接続
されるとともに、ドライブ薄膜トランジスタＱの各入力
ゲートＧ１，Ｇ２，Ｇ３に接続されている。
の実施の形態では、コンデンサＣ１，Ｃ２，Ｃ３から構
成されている。コンデンサＣ１，Ｃ２，Ｃ３の各一端は
共通にされて電源の一方の出力端子に接続されている。
また、コンデンサＣ１，Ｃ２，Ｃ３の他端は、各選択ト
ランジスタＴｒ１，Ｔｒ２，Ｔｒ３の他方の電極に接続
されるとともに、ドライブ薄膜トランジスタＱの各入力
ゲートＧ１，Ｇ２，Ｇ３に接続されている。
【００２２】ドライブ薄膜トランジスタＱは、複数の入
力ゲートＧ１，Ｇ２，Ｇ３と、フローティングゲートＦ
Ｇとを備えている。このフローティングゲートＦＧは、
他の回路と独立しており、入力ゲートＧ１，Ｇ２，Ｇ３
とチャネル層との間に配置されている。ドライブ薄膜ト
ランジスタＱのソースは、電源の一方の出力端子に接続
されている。また、ドライブ薄膜トランジスタＱのドレ
インは、ダイオード表示されたエレクトロルミネセンス
素子４のアノードに接続されている。
力ゲートＧ１，Ｇ２，Ｇ３と、フローティングゲートＦ
Ｇとを備えている。このフローティングゲートＦＧは、
他の回路と独立しており、入力ゲートＧ１，Ｇ２，Ｇ３
とチャネル層との間に配置されている。ドライブ薄膜ト
ランジスタＱのソースは、電源の一方の出力端子に接続
されている。また、ドライブ薄膜トランジスタＱのドレ
インは、ダイオード表示されたエレクトロルミネセンス
素子４のアノードに接続されている。
【００２３】前記エレクトロルミネセンス素子４のカソ
ードは、電源の他方の出力端子に接続されている。
ードは、電源の他方の出力端子に接続されている。
【００２４】このように構成された第１の実施の形態の
動作を説明する。選択信号Ｓｔ１，Ｓｔ２，Ｓｔ３によ
って選択トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のうちの
所定の選択トランジスタＴｒが選択される。このとき、
階調信号Ｓｋ１，Ｓｋ２及び／又は階調信号Ｓｋ３が伝
達されると、選択された選択トランジスタＴｒを介して
ラッチ回路Ｌｈ１，Ｌｈ２及び／又はラッチ回路Ｌｈ３
のコンデンサＣ１，Ｃ２及び／又はコンデンサＣ３に階
調信号が記憶保持される。前記選択されたコンデンサＣ
１，Ｃ２及び／又はコンデンサＣ３の電圧は、選択トラ
ンジスタＴｒ１，Ｔｒ２及び／又は選択トランジスタＴ
ｒ３が非選択期間においても記憶保持されている。
動作を説明する。選択信号Ｓｔ１，Ｓｔ２，Ｓｔ３によ
って選択トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のうちの
所定の選択トランジスタＴｒが選択される。このとき、
階調信号Ｓｋ１，Ｓｋ２及び／又は階調信号Ｓｋ３が伝
達されると、選択された選択トランジスタＴｒを介して
ラッチ回路Ｌｈ１，Ｌｈ２及び／又はラッチ回路Ｌｈ３
のコンデンサＣ１，Ｃ２及び／又はコンデンサＣ３に階
調信号が記憶保持される。前記選択されたコンデンサＣ
１，Ｃ２及び／又はコンデンサＣ３の電圧は、選択トラ
ンジスタＴｒ１，Ｔｒ２及び／又は選択トランジスタＴ
ｒ３が非選択期間においても記憶保持されている。
【００２５】この選択されたコンデンサＣ１，Ｃ２及び
／又はコンデンサＣ３の電荷量は、フローティングゲー
トＦＧを介してチャネル層にチャネルを形成させる。す
なわち、これにより、ドライブ薄膜トランジスタＱはオ
ンとなり、入力ゲートＧ１，Ｇ２及び／又は入力ゲート
Ｇ３とソースとの間の電圧により決まるドライブ薄膜ト
ランジスタＱの相互コンダクタンスに従って電流が流れ
ることになり、エレクトロルミネセンス素子４が発光す
ることになる。
／又はコンデンサＣ３の電荷量は、フローティングゲー
トＦＧを介してチャネル層にチャネルを形成させる。す
なわち、これにより、ドライブ薄膜トランジスタＱはオ
ンとなり、入力ゲートＧ１，Ｇ２及び／又は入力ゲート
Ｇ３とソースとの間の電圧により決まるドライブ薄膜ト
ランジスタＱの相互コンダクタンスに従って電流が流れ
ることになり、エレクトロルミネセンス素子４が発光す
ることになる。
【００２６】この第１の実施の形態によれば、次の利点
がある。
がある。
【００２７】（１）エレクトロルミネセンス素子の面積
を大きくとるとこができる。
を大きくとるとこができる。
【００２８】（２）個々にドライブ薄膜トランジスタを
形成させるのでははなく、フローティングゲートによっ
て複数の入力ゲートをもった構造としているので、製造
する上での歩留りは低下しない。
形成させるのでははなく、フローティングゲートによっ
て複数の入力ゲートをもった構造としているので、製造
する上での歩留りは低下しない。
【００２９】（３）階調信号及び選択信号ともにデジタ
ルで駆動するため、動作が安定している。
ルで駆動するため、動作が安定している。
【００３０】〔第２の実施の形態〕図２は、同第２の実
施の形態に係るドライブ薄膜トランジスタの構造を示す
平面図である。この図２において、ドライブ薄膜トラン
ジスタＱは次のように構成されている。チャネル層Ｍに
は、ソース電極Ｓ及びドレイン電極Ｄを形成してある。
これらソース電極Ｓ及びドレイン電極Ｄの間のチャネル
層ＭにフローティングゲートＦＧが配置されている。フ
ローティングゲートＦＧは、さらに図示右側に延長され
ており、このフローティングゲートＦＧと入力ゲートＧ
１，Ｇ２，Ｇ３とを対向させている。ここで、入力ゲー
トＧ１，Ｇ２，Ｇ３は、フローティングゲートＦＧとの
間で対向する面積Ｎ１，Ｎ２．Ｎ３（図２では斜線で示
している）を変化させている。フローティングゲートＦ
Ｇは、入力ゲートＧ１，Ｇ２，Ｇ３はもちろん、その他
の回路とも絶縁されている。
施の形態に係るドライブ薄膜トランジスタの構造を示す
平面図である。この図２において、ドライブ薄膜トラン
ジスタＱは次のように構成されている。チャネル層Ｍに
は、ソース電極Ｓ及びドレイン電極Ｄを形成してある。
これらソース電極Ｓ及びドレイン電極Ｄの間のチャネル
層ＭにフローティングゲートＦＧが配置されている。フ
ローティングゲートＦＧは、さらに図示右側に延長され
ており、このフローティングゲートＦＧと入力ゲートＧ
１，Ｇ２，Ｇ３とを対向させている。ここで、入力ゲー
トＧ１，Ｇ２，Ｇ３は、フローティングゲートＦＧとの
間で対向する面積Ｎ１，Ｎ２．Ｎ３（図２では斜線で示
している）を変化させている。フローティングゲートＦ
Ｇは、入力ゲートＧ１，Ｇ２，Ｇ３はもちろん、その他
の回路とも絶縁されている。
【００３１】このように第２の実施の形態では、前記ド
ライブ薄膜トランジスタＱは、前記フローティングゲー
トＦＧと複数の入力ゲートＧ１，Ｇ２，Ｇ３との対向面
積Ｎ１，Ｎ２，Ｎ３を種々に設定し、前記複数の入力ゲ
ートＧ１，Ｇ２，Ｇ３に選択信号Ｓｔ１，Ｓｔ２，Ｓｔ
３を与えて選択することにより、前記ドライブ薄膜トラ
ンジスタＱの相互コンダクタンスを種々設定可能にな
る。
ライブ薄膜トランジスタＱは、前記フローティングゲー
トＦＧと複数の入力ゲートＧ１，Ｇ２，Ｇ３との対向面
積Ｎ１，Ｎ２，Ｎ３を種々に設定し、前記複数の入力ゲ
ートＧ１，Ｇ２，Ｇ３に選択信号Ｓｔ１，Ｓｔ２，Ｓｔ
３を与えて選択することにより、前記ドライブ薄膜トラ
ンジスタＱの相互コンダクタンスを種々設定可能にな
る。
【００３２】この第２の実施の形態では、複数の入力ゲ
ートＧ１，Ｇ２，Ｇ３に選択的に電圧を与えることによ
り、ドライブ薄膜トランジスタＱは“２”のゲートの数
乗通りの電流値を流すことができることになる。
ートＧ１，Ｇ２，Ｇ３に選択的に電圧を与えることによ
り、ドライブ薄膜トランジスタＱは“２”のゲートの数
乗通りの電流値を流すことができることになる。
【００３３】〔第３の実施の形態〕図３は、同第３の実
施の形態を示す回路図である。この図３では、複数の入
力ゲートＧｃ，Ｇ１，Ｇ２のうちの１つの入力ゲートＧ
ｃに所定の電圧Ｖｃを印加しておき、これ以外の入力ゲ
ートＧ１，Ｇ２にはラッチ回路Ｌｈ１，Ｌｈ２で記憶保
持されている階調信号を供給できるようにしたものであ
り、選択トランジスタＴｒ１，Ｔｒ２が二つ、ラッチ回
路Ｌｈ１，Ｌｈ２が二つとなったこと以外は第１の実施
の形態とまったく同一の構成である。したがって、回路
構成の説明は省略する。
施の形態を示す回路図である。この図３では、複数の入
力ゲートＧｃ，Ｇ１，Ｇ２のうちの１つの入力ゲートＧ
ｃに所定の電圧Ｖｃを印加しておき、これ以外の入力ゲ
ートＧ１，Ｇ２にはラッチ回路Ｌｈ１，Ｌｈ２で記憶保
持されている階調信号を供給できるようにしたものであ
り、選択トランジスタＴｒ１，Ｔｒ２が二つ、ラッチ回
路Ｌｈ１，Ｌｈ２が二つとなったこと以外は第１の実施
の形態とまったく同一の構成である。したがって、回路
構成の説明は省略する。
【００３４】この第３の実施の形態では、入力ゲートＧ
ｃに印加される電圧Ｖｃによって、ドライブ薄膜トラン
ジスタＱが流し得る電流量を制御している。すなわち、
電圧Ｖｃによって、他の入力ゲートＧ１，Ｇ２に電圧が
印加されたときに、ドライブ薄膜トランジスタＱの出力
電流が流れ始めるしきい値電圧を、制御できることにな
る。
ｃに印加される電圧Ｖｃによって、ドライブ薄膜トラン
ジスタＱが流し得る電流量を制御している。すなわち、
電圧Ｖｃによって、他の入力ゲートＧ１，Ｇ２に電圧が
印加されたときに、ドライブ薄膜トランジスタＱの出力
電流が流れ始めるしきい値電圧を、制御できることにな
る。
【００３５】したがって、階調信号Ｓｋ１，Ｓｋ２の電
圧や階調数の調節が可能になる。また、ドライブ薄膜ト
ランジスタＱやエレクトロルミネセンス素子４の特性が
ばらついても、画素の間の輝度のばらつきを調整するこ
とができる。
圧や階調数の調節が可能になる。また、ドライブ薄膜ト
ランジスタＱやエレクトロルミネセンス素子４の特性が
ばらついても、画素の間の輝度のばらつきを調整するこ
とができる。
【００３６】〔第４の実施の形態〕図４は、同第４の実
施の形態を示す図である。この図４において、ドライブ
薄膜トランジスタＱは、しきい値を調整するための電圧
を印加する入力ゲートＧｃと、三つの入力ゲートＧ１，
Ｇ２，Ｇ３とを備えたものであり、他の構成は第３の実
施の形態と同様であるので説明を省略する。
施の形態を示す図である。この図４において、ドライブ
薄膜トランジスタＱは、しきい値を調整するための電圧
を印加する入力ゲートＧｃと、三つの入力ゲートＧ１，
Ｇ２，Ｇ３とを備えたものであり、他の構成は第３の実
施の形態と同様であるので説明を省略する。
【００３７】この第４の実施の形態によれば、８階調に
エレクトロルミネセンス素子４を駆動できるほか、入力
ゲートＧ１，Ｇ２，Ｇ３のしきい値電圧を入力ゲートＧ
ｃによって可変させることができる。
エレクトロルミネセンス素子４を駆動できるほか、入力
ゲートＧ１，Ｇ２，Ｇ３のしきい値電圧を入力ゲートＧ
ｃによって可変させることができる。
【００３８】〔第５の実施の形態〕第５の実施の形態
は、回路構成として、第１の実施形態と同様なものを用
いドライブ薄膜トランジスタは、更にフローティングゲ
ートＦＧに電荷を注入することにより、しきい値電圧を
制御可能にしている。ここで、しきい値とは、他の入力
ゲートＧ１，Ｇ２,Ｇ３に電圧を印加したときに、ドラ
イブ薄膜トランジスタＱが出力電流を流し始めるとき
の、入力ゲート電圧のことをいっている。
は、回路構成として、第１の実施形態と同様なものを用
いドライブ薄膜トランジスタは、更にフローティングゲ
ートＦＧに電荷を注入することにより、しきい値電圧を
制御可能にしている。ここで、しきい値とは、他の入力
ゲートＧ１，Ｇ２,Ｇ３に電圧を印加したときに、ドラ
イブ薄膜トランジスタＱが出力電流を流し始めるとき
の、入力ゲート電圧のことをいっている。
【００３９】したがって、第５の実施の形態によれば、
他の入力ゲートのしきい値電圧を調整可能になり、各種
の応用が可能になる。
他の入力ゲートのしきい値電圧を調整可能になり、各種
の応用が可能になる。
【００４０】なお、上記第１の実施の形態及び第４の実
施の形態において、１画素分のエレクトロルミネセンス
素子４について３つの選択トランジスタＴｒ１，Ｔｒ
２，Ｔｒ３による動作で説明し、第３の実施の形態では
２つの選択トランジスタＴｒ１，Ｔｒ２による動作で説
明したが、階調数に応じて４つ以上の選択トランジスタ
Ｔｒを使用することもできる。すなわち、選択トランジ
スタの数によって、“２”の選択トランジスタの数乗の
階調を実現することができる。
施の形態において、１画素分のエレクトロルミネセンス
素子４について３つの選択トランジスタＴｒ１，Ｔｒ
２，Ｔｒ３による動作で説明し、第３の実施の形態では
２つの選択トランジスタＴｒ１，Ｔｒ２による動作で説
明したが、階調数に応じて４つ以上の選択トランジスタ
Ｔｒを使用することもできる。すなわち、選択トランジ
スタの数によって、“２”の選択トランジスタの数乗の
階調を実現することができる。
【００４１】また、上記第１の実施の形態や第２の実施
の形態では、ラッチ回路Ｌｈは３つあるいは２つのコン
デンサＣによって構成したもので説明したが、これに限
ることなく、階調信号Ｓｋを記憶保持できるものであれ
ば、メモリーやフリップフロップ等を用いてもよい。
の形態では、ラッチ回路Ｌｈは３つあるいは２つのコン
デンサＣによって構成したもので説明したが、これに限
ることなく、階調信号Ｓｋを記憶保持できるものであれ
ば、メモリーやフリップフロップ等を用いてもよい。
【００４２】さらに、ドライブ薄膜トランジスタは、異
なるチャンネルのものであってもよい。上記第１〜第５
の実施形態では、エレクトロルミネッセンス素子とし
て、例えば有機エレクトロルミネッセンス素子を用いる
ことができる。
なるチャンネルのものであってもよい。上記第１〜第５
の実施形態では、エレクトロルミネッセンス素子とし
て、例えば有機エレクトロルミネッセンス素子を用いる
ことができる。
【００４３】
【発明の効果】以上説明したように本発明によれば次の
効果を奏する。
効果を奏する。
【００４４】（１）エレクトロルミネセンス素子の面積
を大きくとるとこができる。
を大きくとるとこができる。
【００４５】（２）個々にドライブ薄膜トランジスタを
形成させるのでははなく、フローティングゲートによっ
て複数の入力ゲートをもった構造としているので、製造
する上での歩留りが向上する。
形成させるのでははなく、フローティングゲートによっ
て複数の入力ゲートをもった構造としているので、製造
する上での歩留りが向上する。
【００４６】（３）階調信号及び選択信号ともにデジタ
ルで駆動するため、動作が安定している。
ルで駆動するため、動作が安定している。
【図１】本発明の第１の実施の形態を示す回路図であ
る。
る。
【図２】同第２の実施の形態に係るドライブ薄膜トラン
ジスタの構造を示す平面図である。
ジスタの構造を示す平面図である。
【図３】同第３の実施の形態を示す回路図である。
【図４】同第４の実施の形態を示す図である。
２ エレクトロルミネセンス表示装置 ４ エレクトロルミネセンス素子 ６ 駆動回路 Ｔｒ１，Ｔｒ２，Ｔｒ３ 選択トランジスタ Ｑ ドライブ薄膜トランジスタ
Claims (5)
- 【請求項１】 一画素分のエレクトロルミネセンス素子
と、前記一画素分のエレクトロルミネセンス素子を駆動
する駆動回路とを複数個備えてなるエレクトロルミネセ
ンス表示装置において、 前記駆動回路は、複数の選択信号に応じて階調信号を出
力する複数の選択トランジスタと、前記各選択トランジ
スタからの階調信号を前記エレクトロルミネセンス素子
の駆動電圧としてそれぞれ保持するラッチ回路と、前記
ラッチ回路に蓄積された駆動電圧を入力ゲートに受入れ
フローティングゲートを介して前記エレクトロルミネセ
ンス素子に流れる電流値を制御する少なくとも一つのド
ライブ薄膜トランジスタとを備えたことを特徴とするエ
レクトロルミネセンス表示装置。 - 【請求項２】 前記ドライブ薄膜トランジスタは、前記
各チッチ回路に蓄積された駆動電圧をそれぞれ受け入れ
る入力ゲートと、前記各入力ゲート及び他の回路とも絶
縁されているフローティングゲートとを備え、前記各数
の入力ゲートを選択して駆動電圧をフローティングゲー
トを介して受け入れることにより、前記ドライブ薄膜ト
ランジスタの相互コンダクタンスを段階的に設定可能と
した請求項１記載のエレクトロルミネセンス表示装置。 - 【請求項３】 前記ドライブ薄膜トランジスタは、前記
フローティングゲートと複数の入力ゲートとの対向面積
を種々に設定し、前記複数の入力ゲートを任意に選択す
ることにより、前記ドライブ薄膜トランジスタの相互コ
ンダクタンスを種々設定可能にしてなることを特徴とす
る請求項２記載のエレクトロルミネセンス表示装置。 - 【請求項４】 前記ドライブ薄膜トランジスタは、前記
複数の入力ゲートのうちの１つの入力ゲートに所定の電
圧を印加しておき、これ以外の入力ゲートに電圧を印加
したときに出力電流が流れ始めるしきい値電圧を、前記
所定の電圧値によって制御可能にしたことを特徴とする
請求項２記載のエレクトロルミネセンス表示装置。 - 【請求項５】 前記ドライブ薄膜トランジスタは、前記
フローティングゲートに電荷を注入することにより、入
力ゲートに電圧を印加したときに出力電流が流れ始める
しきい値電圧を制御可能にしたことを特徴とする請求項
２記載のエレクトロルミネセンス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09434599A JP3635976B2 (ja) | 1999-03-31 | 1999-03-31 | エレクトロルミネセンス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09434599A JP3635976B2 (ja) | 1999-03-31 | 1999-03-31 | エレクトロルミネセンス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000284751A true JP2000284751A (ja) | 2000-10-13 |
| JP3635976B2 JP3635976B2 (ja) | 2005-04-06 |
Family
ID=14107706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09434599A Expired - Fee Related JP3635976B2 (ja) | 1999-03-31 | 1999-03-31 | エレクトロルミネセンス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635976B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030086168A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004341314A (ja) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| JP2004341368A (ja) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR100489166B1 (ko) * | 2003-03-06 | 2005-05-11 | 엘지.필립스 엘시디 주식회사 | 유기전계발광소자를 이용한 디스플레이 장치 |
| KR100489272B1 (ko) * | 2002-07-08 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그의 구동방법 |
| US7138967B2 (en) | 2001-09-21 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7170479B2 (en) | 2002-05-17 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7184034B2 (en) | 2002-05-17 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2008151991A (ja) * | 2006-12-18 | 2008-07-03 | Seiko Epson Corp | 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器 |
| CN100413307C (zh) * | 2001-10-25 | 2008-08-20 | 夏普株式会社 | 显示元件及其灰度驱动方法 |
| US7474285B2 (en) | 2002-05-17 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| JP2009003403A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びその製造方法 |
| US7511687B2 (en) | 2002-05-17 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic apparatus and navigation system |
| US7532209B2 (en) | 2002-05-17 | 2009-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| JP2011507005A (ja) * | 2007-11-02 | 2011-03-03 | ケンブリッジ ディスプレイ テクノロジー リミテッド | 画素駆動回路 |
| US7928945B2 (en) | 2003-05-16 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
-
1999
- 1999-03-31 JP JP09434599A patent/JP3635976B2/ja not_active Expired - Fee Related
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138967B2 (en) | 2001-09-21 | 2006-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US8599109B2 (en) | 2001-09-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7859520B2 (en) | 2001-09-21 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7502037B2 (en) | 2001-10-25 | 2009-03-10 | Sharp Kabushiki Kaisha | Display element and gray scale driving method thereof |
| CN100413307C (zh) * | 2001-10-25 | 2008-08-20 | 夏普株式会社 | 显示元件及其灰度驱动方法 |
| KR20030086168A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| US7170479B2 (en) | 2002-05-17 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| KR100961627B1 (ko) | 2002-05-17 | 2010-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 구동 방법 |
| US7864143B2 (en) | 2002-05-17 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7184034B2 (en) | 2002-05-17 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7852297B2 (en) | 2002-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7474285B2 (en) | 2002-05-17 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| JP4566523B2 (ja) * | 2002-05-17 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7511687B2 (en) | 2002-05-17 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic apparatus and navigation system |
| US7532209B2 (en) | 2002-05-17 | 2009-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display apparatus and driving method thereof |
| JP4489373B2 (ja) * | 2002-05-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR100489272B1 (ko) * | 2002-07-08 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그의 구동방법 |
| KR100489166B1 (ko) * | 2003-03-06 | 2005-05-11 | 엘지.필립스 엘시디 주식회사 | 유기전계발광소자를 이용한 디스플레이 장치 |
| US7928945B2 (en) | 2003-05-16 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US8643591B2 (en) | 2003-05-16 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP2004341314A (ja) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| JP4583724B2 (ja) * | 2003-05-16 | 2010-11-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2004341368A (ja) * | 2003-05-16 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP4623939B2 (ja) * | 2003-05-16 | 2011-02-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2008151991A (ja) * | 2006-12-18 | 2008-07-03 | Seiko Epson Corp | 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器 |
| JP2009003403A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びその製造方法 |
| US8030656B2 (en) | 2007-06-22 | 2011-10-04 | Samsung Mobile Display Co., Ltd. | Pixel, organic light emitting display and associated methods, in which a pixel transistor includes a non-volatile memory element |
| US8450121B2 (en) | 2007-06-22 | 2013-05-28 | Samsung Display Co., Ltd. | Method of manufacturing an organic light emitting display |
| JP2010217901A (ja) * | 2007-06-22 | 2010-09-30 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置の製造方法 |
| JP4531798B2 (ja) * | 2007-06-22 | 2010-08-25 | 三星モバイルディスプレイ株式會社 | 有機電界発光表示装置及びその画素 |
| JP2011507005A (ja) * | 2007-11-02 | 2011-03-03 | ケンブリッジ ディスプレイ テクノロジー リミテッド | 画素駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635976B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635976B2 (ja) | エレクトロルミネセンス表示装置 | |
| KR100296113B1 (ko) | 전기발광소자 | |
| KR100795459B1 (ko) | 능동 매트릭스 전계 발광 디스플레이 디바이스 | |
| US6693388B2 (en) | Active matrix display | |
| US7046225B2 (en) | Light emitting device display circuit and drive method thereof | |
| JP4197647B2 (ja) | 表示装置及び半導体装置 | |
| US7609234B2 (en) | Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same | |
| US6498438B1 (en) | Current source and display device using the same | |
| US6744414B2 (en) | Electro-luminescence panel | |
| US7944415B2 (en) | Organic light emitting diode display device and a driving method thereof | |
| US7196681B2 (en) | Driving circuit for light emitting elements | |
| KR100639690B1 (ko) | 표시얼룩의 발생을 억제한 화상표시장치 | |
| US20030214465A1 (en) | Display apparatus and driving method thereof | |
| US20040263440A1 (en) | Display device and driving method thereof | |
| JP2003005710A (ja) | 電流駆動回路及び画像表示装置 | |
| JP2006053535A (ja) | 有機発光表示装置の単位画素、有機発光表示装置並びに表示装置 | |
| US7537946B2 (en) | Display apparatus | |
| US20060071887A1 (en) | Active matrix display and drive method thereof | |
| JP4210830B2 (ja) | 電流駆動回路および画像表示装置 | |
| US20040239654A1 (en) | Drive circuit for light emitting elements | |
| US7812793B2 (en) | Active matrix organic electroluminescent display device | |
| KR100524281B1 (ko) | 전자 회로, 전자 장치 및 전자 기기 | |
| JP2006507531A (ja) | アクティブマトリクスエレクトロルミネッセンス表示装置 | |
| KR101185897B1 (ko) | 이미지 디스플레이 디바이스와 디스플레이 디바이스 제어 방법 | |
| JP2003345307A (ja) | 表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |