WO2006043346A1 - 半導体装置製造方法 - Google Patents

半導体装置製造方法 Download PDF

Info

Publication number
WO2006043346A1
WO2006043346A1 PCT/JP2005/003761 JP2005003761W WO2006043346A1 WO 2006043346 A1 WO2006043346 A1 WO 2006043346A1 JP 2005003761 W JP2005003761 W JP 2005003761W WO 2006043346 A1 WO2006043346 A1 WO 2006043346A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
current
semiconductor device
sic
manufacturing
Prior art date
Application number
PCT/JP2005/003761
Other languages
English (en)
French (fr)
Inventor
Takashi Fuyuki
Yukiharu Uraoka
Tomoaki Hatayama
Hiroshi Yano
Yukie Yamamoto
Original Assignee
Kansai Technology Licensing Organization Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Technology Licensing Organization Co., Ltd. filed Critical Kansai Technology Licensing Organization Co., Ltd.
Publication of WO2006043346A1 publication Critical patent/WO2006043346A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device such as a Schottky diode or a MESFET (Metal Semiconductor Field Effect Transistor) having a Schottky junction in which a semiconductor (SiC) and a metal are joined.
  • a semiconductor device such as a Schottky diode or a MESFET (Metal Semiconductor Field Effect Transistor) having a Schottky junction in which a semiconductor (SiC) and a metal are joined.
  • the method of the present invention is not limited to the manufacture of a semiconductor device having a Schottky junction, but can be applied to the case where an ohmic electrode is bonded to SiC.
  • a Schottky junction is a junction between a semiconductor and a metal, and a potential barrier is generated due to the difference between the work functions of the two, thereby moving the carriers to the semiconductor force metal in the forward direction.
  • a voltage is applied, a current flows, and when a voltage is applied in a direction in which carriers move from metal to semiconductor (reverse direction), the current does not flow.
  • a Schottky-junction semiconductor metal junction has a rectifying action and can be used as a diode (Schottky diode).
  • a field effect transistor (MESFET) using the semiconductor as a channel and the metal as a gate electrode can be formed.
  • SiC Schottky diode power using SiC as a semiconductor has attracted attention because of its heat resistance and pressure resistance.
  • SiC Schottky diodes are currently used as discrete devices, but are expected to become the basic elements of highly integrated circuits in the future.
  • SiC Schottky diodes have been manufactured by depositing metal on a SiC substrate using a sputtering method or a vacuum evaporation method.
  • simply depositing metal on the SiC substrate has the problem that the height of the potential barrier (barrier height) and current-voltage characteristics vary from device to device. This is thought to be due to the fact that the bonding state of SiC and metal differs from device to device, and that the work functions of SiC and metal change sensitively.
  • Noria Height Since the value of is determined according to the application of the Schottky diode, it must be avoided that it varies.
  • Non-Patent Document 1 describes that after depositing Ti (titanium) on a SiC substrate by sputtering, annealing is performed at 500 ° C.
  • Patent Document 1 describes the purpose of improving the heat resistance of a Schottky electrode (metal).
  • a SiC substrate is heated to a high temperature of 500 to 800 ° C., and a metal is deposited on the substrate by a vapor deposition method.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2000-106444 ([0011]-[0021], [0032])
  • Non-Patent Document 1 D. Defives et al., “Electrical properties of non-uniform Ti / 4H-SiC Schottky junctions”, Materials' Science 'and' Engineering, (Switzerland), 1999, B61-62 395-401 (D. Denves et al., "Electrical characterization of inhomogeneous Ti / 4H- SiC Schottky contacts, Materials science and Engineering, 1999, Vol. B61-62, pp. 395-401)
  • the problem to be solved by the present invention is that it is a simple process, but it is possible to reduce the variation of each element in the Noria height and current-voltage characteristics, and to improve the current-voltage characteristics.
  • An object of the present invention is to provide a method of manufacturing a semiconductor device using SiC capable of controlling the value of Noria height.
  • a method for manufacturing a semiconductor device according to the present invention to solve the above-mentioned problems is characterized in that a metal is deposited on a substrate while heating the SiC substrate to a predetermined temperature of 400 ° C or lower. Let's say.
  • Such semiconductor devices include Schottky diodes and MESFETs.
  • the thickness of the metal layer is preferably 10 mm or more.
  • the SiC substrate when a metal is deposited on a SiC substrate, the SiC substrate is heated to 400 ° C or lower, so that the resulting Schottky diode has a higher height, current voltage, and voltage than when the heating is not performed. Variations in characteristics between elements are reduced. In addition, the slope of the current-voltage characteristic curve becomes larger. The reason for this is not specified, but one possible reason is that, for example, the moisture adsorbed on the substrate surface evaporates due to the heating, thereby cleaning the interface between the SiC and the metal.
  • the heating temperature and the varian and itite there is a correlation between the heating temperature and the varian and itite.
  • the Noriano and the Ito become higher as the heating temperature is increased in the temperature range of 400 ° C or lower.
  • the heating temperature for obtaining the desired variano andite can be obtained in advance by a simple preliminary experiment.
  • the method according to the present invention is characterized in that the SiC substrate is heated to 400 ° C or lower when the metal is deposited, and thereby various effects as described above can be obtained. Therefore, after that Whether or not annealing is to be performed does not have any effect on these effects. If it is necessary to simplify the manufacturing process of a semiconductor device, the annealing should be omitted. If you need to further improve the characteristics, you can do annealing.
  • the annealing temperature may be the same as the conventional method (100 ° C-500 ° C).
  • the metal includes, for example, any one of Ti, Ni, Mo, Au, or a combination of two or more, or any one of these, one or more, and other A combination of these metals can be used.
  • a Schottky junction can be obtained.
  • the bonded metal can be used as a normal electrode, and metal-SiC can be obtained by lowering the barrier height by the method of the present invention. The contact resistance between / J, can be reduced.
  • sputtering As a method for depositing the metal, sputtering, vacuum deposition, MBE (molecular beam epitaxy), resistance wire heating, EB (electron beam) deposition, or the like can be used.
  • MBE molecular beam epitaxy
  • resistance wire heating As a method for depositing the metal, it is desirable to increase the degree of vacuum, that is, reduce the pressure (for example, 10 Pa or less).
  • the present invention it is possible to reduce the variation of each device in the Noria height and current-voltage characteristics of the obtained semiconductor device. This improves the yield when manufacturing the semiconductor device. In addition, the slope of the current-voltage characteristic curve becomes larger, and the rectification characteristics are improved.
  • the barrier height can be controlled by adjusting the heating temperature, a semiconductor device having the barrier height required by the consumer can be manufactured in a custom-made manner.
  • FIG. 1 is a cross-sectional view showing one embodiment of a semiconductor device manufacturing method according to the present invention.
  • FIG. 2 is a cross-sectional view showing another embodiment of a semiconductor device manufacturing method according to the present invention.
  • FIG. 3 is a graph showing the forward current voltage characteristics of the Schottky diode (without annealing) obtained by this example.
  • FIG. 4 is a graph showing the ideal factor and the near height of the Schottky diode (without annealing) obtained by this example.
  • FIG. 5 is a graph showing the reverse current voltage characteristics of the Schottky diode (without annealing) obtained by this example.
  • FIG. 6 is a graph showing the forward current voltage characteristics of the Schottky diode (with annealing) obtained by this example.
  • FIG. 7 is a graph showing ideal factors and barrier heights of Schottky diodes (with and without annealing) obtained by this example.
  • the surface of the SiC substrate 11 made of n-type 4H-S1C semiconductor that has been epitaxially grown is cleaned.
  • the RCA method is first used for cleaning, and then the SiC substrate 11 is heated in oxygen gas to form the oxide film 12 on the surface (a-1).
  • the SiC substrate 11 is heated in oxygen gas to form the oxide film 12 on the surface (a-1).
  • an electrode ohmic electrode
  • the Ni electrode layer 13 was used as the ohmic electrode.
  • This Ni electrode layer 13 is obtained by depositing Ni on the surface of the SiC substrate 11 without heating the SiC substrate 11 by a resistance wire heating vapor deposition method (bl), and then annealing the substrate at 1000 ° C in Ar gas. (b-2).
  • metal layer 14 is formed by depositing Ti on the surface of SiC substrate 11 (on the opposite side of Ni electrode layer 13) using DC sputtering.
  • (cl) devices were fabricated at three heating temperatures of 100 ° C, 200 ° C and 400 ° C for the purpose of investigating changes in Schottky diode characteristics due to the heating temperature at this time. did.
  • the SiC substrate 11 was heated at the same temperature as when the metal layer 14 was formed, the A1 electrode layer 15 was formed by depositing A1 on the surface of the metal layer 14 using DC sputtering (c-2 ).
  • a Schottky diode 10 was obtained in which the SiC substrate (semiconductor layer) 11 and the metal layer 14 having repulsive force were joined and sandwiched between the Ni electrode layer 13 and the A1 electrode layer 15.
  • a Schottky diode 10 obtained by the above method was further annealed.
  • the Schottky diode 10 was annealed at 500 ° C. in Ar gas.
  • Fig. 3 shows a device fabricated without annealing after forming the metal layer 14 by the method of Fig. 1 and applying a voltage so that electrons move from the semiconductor layer 11 to the metal layer 14.
  • the forward current-voltage characteristics are shown.
  • the vertical axis is the current, and is expressed in linear scale in (a) and logarithmic scale in (b).
  • the heating temperature when forming the metal layer 14 is 100 ° C, 200 ° C, and 400 ° C, and as a comparative example, the semiconductor layer 11 is not heated when the metal layer 14 is formed (the temperature of the substrate). Shows an example of a room temperature (24 ° C) device.
  • the devices with heating temperatures of 100 ° C and 200 ° C have a larger slope of the current-voltage curve in the voltage region where the current changes abruptly than the device of the comparative example. This means that the characteristics of the Schottky diode are improved by heating when the metal layer 14 is formed.
  • the slope of the current-voltage curve of the device with a heating temperature of 400 ° C is slightly larger than that of the device of the comparative example.
  • Fig. 4 shows the results of obtaining the nore height and the ideal factor for the forward current-voltage characteristic force using a thermionic model.
  • the ideal factor is an index indicating how far the junction between the semiconductor and the metal is away from the ideal state. The closer to this value S1, the more the slope of the current-voltage curve in the voltage region where the current changes abruptly. Large, meaning that the joint is close to the ideal state.
  • the measurement results for a plurality of elements are shown for each heating temperature, and the variation in characteristics for each element is shown.
  • FIG. 4 shows that the element that heated the semiconductor layer 11 when forming the metal layer 14 was closer to the ideal factor force than the element that was not heated, that is, the junction was closer to the ideal state.
  • Ma Noriano and Ito increase as the heating temperature increases. This indicates that the barrier height can be controlled by the heating temperature when the metal layer 14 is formed.
  • the element that has been heated has a smaller ideality factor, and the variation power S of the Varian and Ito than the element that has not been heated. That is, by manufacturing a Schottky diode using the method of the present invention, variation in device quality is reduced and yield is improved. Small variation is also advantageous in controlling the barrier height value.
  • Fig. 5 shows the reverse current-voltage characteristics (leakage current characteristics) when a voltage is applied in the direction opposite to that in the measurement of Fig. 3 for the element that was annealed after formation of the metal layer 14. The measurement results are shown.
  • the element heated when forming the metal layer 14 has a leakage current force S1—two orders of magnitude smaller than the element not heated, and the diode rectification characteristics are good.
  • FIG. 6 shows the results of forward voltage and current measurement performed on an element that was annealed at a temperature of 500 ° C. after the metal layer 14 was formed.
  • the current on the vertical axis is expressed in linear scale in (a) and in logarithmic scale in (b).
  • Figure 7 shows the results of performing forward voltage and current measurements for a number of devices obtained at the same heating temperature (100 ° C and 200 ° C), and determining the barrier height and ideal factor.
  • This figure also shows the result of finding the nore height and ideal factor of the element that was not annealed (same as in Figure 4). From Fig. 7, it can be seen that the ideal factor ⁇ approaches, that is, the junction approaches the ideal state by performing the seal.
  • annealing is getting higher by performing annealing. Therefore, it is desirable that annealing be performed when the device is manufactured with a high Norano and Ito.
  • annealing can be omitted if the manufacturing process is to be simplified, and annealing is sometimes performed when the junction is brought closer to an ideal state.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　本発明は、バリアハイトや電流−電圧特性について素子毎のばらつきを小さくすると共に、電流−電圧特性を向上させることができ、更にバリアハイトの値を制御することができる、SiCを用いた半導体装置の製造方法を提供することを目的とする。この目的を達成するために、SiC基板１１を400°C以下の所定温度に加熱しつつ、スパッタ法等の方法により該SiC基板１１上に金属を堆積することにより金属層１４を形成する。この方法により製造されるショットキーダイオードは、従来のSiCを用いたショットキーダイオードよりも半導体層１１と金属層１４の接合がより理想的な状態に近くなり、それによりバリアハイトや電流−電圧特性について素子毎のばらつきが小さくなると共に、電流−電圧特性が向上する。また、加熱温度によりバリアハイトの値を制御できる。

Description

半導体装置製造方法
技術分野
[0001] 本発明は半導体である SiC (炭化ケィ素）と金属を接合したショットキー接合を有する ショットキーダイオードや MESFET (Meta卜 Semiconductor Field Effect Transistor)等 の半導体装置の製造方法に関する。なお、本発明の方法はショットキー接合を有す る半導体装置の製造に限定されるものではなぐ SiCにォーミック電極を接合する場 合にち適用することがでさる。
背景技術
[0002] ショットキー接合は、半導体と金属を接合したものであって、両者の仕事関数の差 に起因して電位障壁が生じることにより、半導体力 金属にキャリアを移動させる方向 (順方向）に電圧を印加した時には電流が流れ、金属から半導体にキャリアを移動さ せる方向（逆方向）に電圧を印加した時には電流が流れないという整流作用を有する ものである。なお、半導体と金属を接合したものであっても、その種類 (仕事関数）に よっては整流作用が生じず、そのような接合はショットキー接合には該当しない。ショ ットキー接合した半導体 金属接合体は整流作用を有するため、ダイオード (ショット キーダイオード）として用いることができる。また、上記半導体をチャネル、上記金属を ゲート電極とする電界効果トランジスタ (MESFET)を形成することができる。
[0003] 近年、半導体として SiCを用いたショットキーダイオード力 その耐熱性及び耐圧性 の点から注目されている。 SiCショットキーダイオードは、現在はディスクリートデバイス として使用されているが、将来は高集積回路の基本素子となるものと期待されている
[0004] 従来、 SiCショットキーダイオードは、スパッタ法ゃ真空蒸着法を用いて、 SiCの基板 上に金属を堆積することにより製造されていた。しかし、単に SiC基板上に金属を堆積 しただけでは、電位障壁の高さ（バリアハイト）や電流 電圧特性が素子毎にばらつく という問題があった。これは、 SiCと金属の接合の状態が素子毎に異なり、それにより SiC及び金属の仕事関数が敏感に変化することに起因すると考えられる。ノリアハイト の値はショットキーダイオードの用途に応じて定められるものであるため、それがばら つくことは避けなければならない。また、ショットキーダイオードの電流 電圧特性は、 電圧が 0から順方向に大きくなるに従って電流が急激に増大する、即ち電流 電圧曲 線の傾きが大きい、ことが望ましい。しかし、現在製造されている SiCショットキーダイ オードは、一般のショットキーダイオードと比較してこの傾きが小さぐまた、そのばら つきが大き 、ことが指摘されて 、る。
[0005] ノ リアハイトのばらつき、或いは電流 電圧曲線の傾きのばらつきを小さくするため 、従来は SiC基板上に金属を堆積した後にァニールを行っていた。例えば、非特許 文献 1には、スパッタ法により SiC基板上に Ti (チタン)を堆積した後に 500°Cでァニー ルすることが記載されて 、る。
[0006] 一方、特許文献 1には、ショットキー電極 (金属）の耐熱性を高めることを目的に、
SiC基板を 500— 800°Cという高温に加熱した状態で該基板上に金属を気相成長法に より堆積することが記載されて!ヽる。
[0007] 特許文献 1 :特開 2000- 106444号公報（[0011]— [0021]、 [0032])
非特許文献 1 : D. Defives他 5名、「不均一な Ti/4H-SiCショットキー接合の電気的性 質」、マテリアルス'サイエンス 'アンド 'エンジニアリング、 （スイス）、 1999年、 B61-62 、 395- 401へ ~~ン (D. Denves et al., "Electrical characterization of inhomogeneous Ti/4H- SiC Schottky contacts, Materials science and Engineering, 1999, Vol. B61-62, pp. 395-401)
発明の開示
発明が解決しょうとする課題
[0008] 将来、 SiCショットキーダイオードを集積回路化する場合には、その接合部分の製造 工程ができるだけ単純ィ匕されて ヽることが望まれる。現在のように金属の堆積工程と は別にァニール工程を行わなければならないとすると、多層積層が必要とされる集積 回路製造の大きな障害となる。
[0009] また、ショットキーダイオードに限らずあらゆる電子デバイスは、その特性を任意に 設定できることが要望される。この点に関して、従来の SiCショットキーダイオード等は 、 ノリアハイト等の特性を所望の値に設定することが難しいという問題があった。上記 特許文献 1及び非特許文献 1は、これらの点に関しては特に開示するところがない。
[0010] 本発明が解決しょうとする課題は、単純な工程でありながら、ノリアハイトや電流 電圧特性について素子毎のばらつきを小さくすることができると共に、電流 電圧特 性を向上させることができ、更にノリアハイトの値を制御することができる、 SiCを用い た半導体装置の製造方法を提供することにある。
課題を解決するための手段
[0011] 上記課題を解決するために成された本発明に係る半導体装置製造方法は、 SiC基 板を 400°C以下の所定温度に加熱しつつ、該基板上に金属を堆積することを特徴と する。
[0012] これにより、半導体である SiCと金属を接合した半導体装置が得られる。このような半 導体装置には、ショットキーダイオードや MESFET等がある。ショットキーダイオードの 場合、金属層の厚さは 10應以上とすることが望ましい。
[0013] 本発明では、 SiC基板上に金属を堆積する際に SiC基板を 400°C以下に加熱するこ とにより、得られるショットキーダイオードは該加熱を行わない場合よりもノ リアハイトや 電流 電圧特性における素子毎のばらつきが小さくなる。また、電流 電圧特性曲線 の傾きがより大きくなる。その理由は特定されていないが、例えば基板表面に吸着し ていた水分が該加熱により蒸発することで SiCと金属の界面が清浄になることが理由 の 1つとして考えられる。
[0014] なお、上記加熱温度を 400°Cよりも高くすると、却って素子毎のばらつきが大きくな つたり、電流 電圧特性曲線の立ち上がりが鈍くなつたりする。これは、高い温度 (ェ ネルギー）により SiCと金属の界面にダメージが与えられるためであると推測される。
[0015] また、この加熱温度とバリアノ、イトの間には相関がある。例えば、金属に Tiを用いた 場合には、 400°C以下の温度範囲においては加熱温度を高くするほどノリアノ、イトが 高くなる。これを利用すると、適切な温度で加熱を行うことにより、需要者の要望に応 じたノリアハイトを有する半導体装置を製造することができるようになる。所望のバリア ノ、イトを得るための加熱温度は、予め簡単な予備実験により求めておくことができる。
[0016] 本発明に係る方法は、金属を堆積する際に SiC基板を 400°C以下に加熱するという 点にその特徴があり、それにより上記のような種々の効果が得られる。従って、その後 にァニールを行うか否かは、このような効果に何ら影響をもたらすものではなぐ半導 体装置の製造工程を簡略ィ匕する必要があるときはァニールを省略すればょ 、し、半 導体装置の特性を更に向上させる必要があるときはァニールを行えばよ 、。了ニー ル温度は、従来より行われている方法と同程度の温度（100°C— 500°C)でよい。
[0017] 本発明においては、金属には例えば Ti, Ni, Mo, Auのうちのいずれ力 1種又は 2種 以上を組み合わせたもの、あるいはこれらのうちのいずれ力 1種又は 2種以上と他の 金属を組み合わせたものを用いることができる。これらの金属と SiCを接合すること〖こ より、ショットキー接合を得ることができる。なお、用いる金属によってはショットキー接 合にならないこともある力 その場合には、接合された金属を通常の電極として用い ることができ、本発明の方法によりバリアハイトを低くすることで金属- SiC間の接触抵 抗を/ J、さくすることができる。
[0018] 金属を堆積する方法にはスパッタ法、真空蒸着法、 MBE (分子ビームェピタキシャ ル)法、抵抗線加熱蒸着法、 EB (電子ビーム)蒸着法、等を用いることができる。また、 金属を堆積する際には、真空度を高ぐ即ち圧力を低く（例えば 10Pa以下に)すること が望ましい。
発明の効果
[0019] 本発明により、得られる半導体装置のノリアハイトや電流 電圧特性における素子 毎のばらつきを小さくすることができる。これにより、半導体装置を製造する際の歩留 まりが向上する。また、電流 電圧特性曲線の傾きがより大きくなり、整流特性が向上 する。
[0020] 更に、加熱温度を調節することによりバリアハイトを制御することができるため、需要 者の求めるバリアハイトを有する半導体装置をオーダーメイドで製造することができる 図面の簡単な説明
[0021] [図 1]本発明に係る半導体装置製造方法の一実施例を示す断面図。
[図 2]本発明に係る半導体装置製造方法の他の実施例を示す断面図。
[図 3]本実施例により得られたショットキーダイオード (ァニールなし)の順方向電流 電圧特性を示すグラフ。 [図 4]本実施例により得られたショットキーダイオード (ァニールなし)の理想因子及び ノ リアハイトを示すグラフ。
[図 5]本実施例により得られたショットキーダイオード (ァニールなし)の逆方向電流 電圧特性を示すグラフ。
[図 6]本実施例により得られたショットキーダイオード (ァニールあり）の順方向電流 電圧特性を示すグラフ。
[図 7]本実施例により得られたショットキーダイオード（ァニールあり及びァニールなし )の理想因子及びバリアハイトを示すグラフ。
符号の説明
[0022] 10…ショットキーダイオード
11 SiC基板 (半導体層）
12…酸化膜
13〜Ni電極層
14…金属層
15—A1電極層
発明を実施するための最良の形態
[0023] 本発明に係る半導体装置製造方法の一実施例として、 SiCを半導体層とするショッ トキ一ダイオードの製造方法について図 1を用いて説明する。まず、ェピタキシャル 成長をさせた n型 4H-S1C半導体から成る SiC基板 11の表面を洗浄する。本実施例で は、まず RCA法による洗浄を行い、次に酸素ガス中で SiC基板 11を加熱することによ り表面に酸ィ匕膜 12を形成した (a-1)後、酸ィ匕膜 12を除去する (a-2)ことにより、清浄な 表面を有する SiC基板 11を得た。次に、 SiC基板 11の一方の面に電極 (ォーミック電 極）を形成する。本実施例では、このォーミック電極として Ni電極層 13を用いた。この Ni電極層 13は、 SiC基板 11を加熱することなぐ SiC基板 11の表面に抵抗線加熱蒸 着法により Niを堆積し (b-l)、次に基板を Arガス中' 1000°Cでァニールする (b-2)ことに より形成した。
[0024] Ni電極層 13を形成した SiC基板 11を加熱しつつ、 SiC基板 11の表面（Ni電極層 13 の反対側）に DCスパッタ法を用いて Tiを堆積することにより金属層 14を形成した (c-l)o本実施例では、この時の加熱温度によるショットキーダイオードの特性の変化 を調べる目的で、 100°C、 200°C及び 400°Cの 3種類の加熱温度でそれぞれ素子を作 製した。更に、金属層 14を形成した際と同じ温度で SiC基板 11を加熱しつつ、金属 層 14の表面に DCスパッタ法を用いて A1を堆積することにより A1電極層 15を形成した (c-2)。これにより、 SiC基板（半導体層） 11と Ή力も成る金属層 14を接合し、それを Ni 電極層 13及び A1電極層 15で挟んだショットキーダイオード 10が得られた。
[0025] 併せて、上記の方法により得られたショットキーダイオード 10を更にァニールしたも のも作製した。本実施例では、図 2に示すように、ショットキーダイオード 10を Arガス 中 · 500°Cでァニールした。
[0026] 図 3—図 7を用いて、本実施例により得られたショットキーダイオードの特性につい て説明する。図 3は、図 1の方法により金属層 14を形成した後にァニールを行うことな く作製された素子につ!、て、半導体層 11から金属層 14に電子が移動するように電 圧を印加した際の順方向電流 電圧特性を示す。縦軸は電流であり、（a)では線形ス ケールで、（b)では対数スケールで、それぞれ表した。ここでは、金属層 14形成時の 加熱温度が 100°C、 200°C及び 400°Cである素子と、比較例として、金属層 14の形成 時に半導体層 11を加熱しな 、 (基板の温度が室温 (24°C))素子の例を示した。加熱 温度が 100°C及び 200°Cである素子は比較例の素子よりも、電流が急変する電圧領 域における電流 電圧曲線の傾きが大きい。このことは、金属層 14形成時に加熱を 行うことによりショットキーダイオードの特性が向上したことを意味する。加熱温度が 400°Cである素子の電流 電圧曲線の傾きは比較例の素子よりもわずかに大きい。
[0027] 図 4に、順方向電流 電圧特性力も熱電子モデルを用いてノ リアハイトと理想因子 を求めた結果を示す。ここで、理想因子は半導体と金属の接合が理想的な状態から どの程度離れているかを表す指標であり、この値力 S1に近いほど、電流が急変する電 圧領域における電流 電圧曲線の傾きが大きい、即ち接合が理想的な状態に近いこ とを意味する。また、この図では、各加熱温度毎に複数個の素子についての測定結 果を示して素子毎の特性のばらつきを示した。
[0028] 図 4から、金属層 14の形成時に半導体層 11を加熱した素子は、加熱を行わなかつ た素子よりも理想因子力^に近い、即ち接合が理想的な状態に近いことがわかる。ま た、加熱温度が高くなるに従ってノリアノ、イトは高くなる。このことは、金属層 14形成 時の加熱温度によりバリアハイトを制御することができることを示している。更に、加熱 を行った素子は加熱を行わな力つた素子よりも理想因子及びバリアノ、イトのばらつき 力 S小さい。即ち、本発明の方法を用いてショットキーダイオードを製造することにより 素子の品質のばらつきが小さくなり、歩留まりが向上する。ばらつきが小さいことはバ リアハイトの値を制御する点においても有利である。
[0029] 図 5に、金属層 14の形成後にァニールを行わな力つた素子について、図 3の測定 の時とは逆方向に電圧を印加した際の逆方向電流 電圧特性 (リーク電流特性)を測 定した結果を示す。金属層 14形成時に加熱を行った素子は加熱を行わなかった素 子よりもリーク電流力 S1— 2桁小さくなり、ダイオードの整流特性が良好であるといえる。
[0030] 次に、金属層 14の形成後に 500°Cの温度でァニールを行った素子について順方 向電圧 電流測定を行った結果を図 6に示す。縦軸の電流は、（a)では線形スケール で、（b)では対数スケールで、それぞれ表した。このような順方向電圧 電流測定を同 じ加熱温度（100°C及び 200°C)で得られた複数の素子に対して行 、、バリアハイトと 理想因子を求めた結果を図 7に示す。この図には併せて、ァニールを行わなかった 素子のノ リアハイトと理想因子を求めた結果（図 4と同じもの)も示した。図 7から、了二 ールを行うことにより理想因子カ^に近づぐ即ち接合が理想的な状態に近づくことが わかる。また、ノリアハイトはァニールを行うことにより高くなつている。従って、ノリア ノ、イトが高 、素子を作製する場合にはァニールを行うことが望ま ヽ。 ノリアハイトが 小さい素子を作製する場合には、製造工程を簡略ィ匕したいときにはァニールを省略 すればよ!、し、接合をより理想的な状態に近づけた 、ときにはァニールを行えばょ ヽ

Claims

請求の範囲
[1] SiC基板を 400°C以下の所定温度に加熱しつつ、該基板上に金属を堆積することを 特徴とする半導体装置製造方法。
[2] 前記所定温度を所望のノリアハイトに応じて定めることを特徴とする請求項 1に記 載の半導体装置製造方法。
[3] 前記金属堆積基板を更に 100°C— 500°Cでァニールすることを特徴とする請求項 1 又は 2に記載の半導体装置製造方法。
[4] 前記金属が Ti, Ni, Mo, Auのいずれ力 1種又は 2種以上の組み合わせを含むもの であることを特徴とする請求項 1一 3のいずれかに記載の半導体装置製造方法。
[5] 前記金属の堆積をスパッタ法、真空蒸着法、 MBE法、抵抗線加熱蒸着法、 EB蒸着 法のいずれかにより行うことを特徴とする請求項 1一 4のいずれかに記載の半導体装 置製造方法。
[6] 前記金属を厚さ 10應以上堆積することを特徴とする請求項 1一 5のいずれかに記 載の半導体装置製造方法。
PCT/JP2005/003761 2004-10-20 2005-03-04 半導体装置製造方法 WO2006043346A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004305334A JP2006120761A (ja) 2004-10-20 2004-10-20 半導体装置製造方法
JP2004-305334 2004-10-20

Publications (1)

Publication Number Publication Date
WO2006043346A1 true WO2006043346A1 (ja) 2006-04-27

Family

ID=36202772

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/003761 WO2006043346A1 (ja) 2004-10-20 2005-03-04 半導体装置製造方法

Country Status (2)

Country Link
JP (1) JP2006120761A (ja)
WO (1) WO2006043346A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094392A (ja) 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2010068008A (ja) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP5598015B2 (ja) 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5455973B2 (ja) 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
JP2014053393A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP5738376B2 (ja) * 2013-10-02 2015-06-24 三菱電機株式会社 炭化珪素ショットキバリアダイオードの製造方法
JP7505402B2 (ja) 2020-12-25 2024-06-25 株式会社デンソー 炭化珪素半導体ウェハおよび炭化珪素半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101100A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2000106444A (ja) * 1998-07-31 2000-04-11 Sanyo Electric Co Ltd ショットキー電極、ショットキー電極の形成方法、半導体素子、及び半導体素子の製造方法
JP2002261295A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106444A (ja) * 1998-07-31 2000-04-11 Sanyo Electric Co Ltd ショットキー電極、ショットキー電極の形成方法、半導体素子、及び半導体素子の製造方法
JP2000101100A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2002261295A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法

Also Published As

Publication number Publication date
JP2006120761A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
WO2006043346A1 (ja) 半導体装置製造方法
US8269259B2 (en) Gated AlGaN/GaN heterojunction Schottky device
Umezawa et al. 1 Ω on-resistance diamond vertical-Schottky barrier diode operated at 250° C
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US9536967B2 (en) Recessed ohmic contacts in a III-N device
US10276667B1 (en) High voltage breakdown tapered vertical conduction junction transistor
Li et al. GaN Schottky barrier diode with TiN electrode for microwave rectification
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
JP2000196109A (ja) 窒化物系ｉｉｉ―ｖ族化合物半導体装置の電極構造
JP2012533184A (ja) 単極半導体部品と半導体装置の製造方法
US11817481B2 (en) Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
JP2016537828A (ja) ヘテロ接合に基づくｈｅｍｔトランジスタ
JP2006352006A (ja) 整流素子およびその製造方法
JP4327114B2 (ja) 窒化物半導体装置
JP4613682B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
CN108878509B (zh) 氮化镓晶体管及其制造方法
KR20230131792A (ko) 니켈-코발트 합금/산화갈륨 기반 전력 반도체 장치 및 그 제조 방법
US8980732B2 (en) Method for manufacturing silicon carbide schottky barrier diode
JP2008244006A (ja) ダイオード及びその製造方法
KR101665863B1 (ko) 정류 다이오드 및 그 제조방법
JP6757728B2 (ja) ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。
JP2011142355A (ja) 整流素子
JP2009060065A (ja) 窒化物半導体装置
KR101615304B1 (ko) 쇼트키 배리어 다이오드의 제조 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05720033

Country of ref document: EP

Kind code of ref document: A1