WO2006040935A1

WO2006040935A1 - 演算増幅器

Info

Publication number: WO2006040935A1
Application number: PCT/JP2005/017984
Authority: WO
Inventors: Kouichi Hanada; Masanori Kayama; Naohiro Nomura; Akira Noguchi
Original assignee: Rohm Co., Ltd
Priority date: 2004-10-15
Filing date: 2005-09-29
Publication date: 2006-04-20
Also published as: US20090189693A1; JP2006115255A; CN101036290A; US7532076B2; US7692492B2; JP3874776B2; CN100514845C; US20080012641A1; TWI358894B; TW200629717A

Description

明細書

演算増幅器

技術分野

[0001] 本発明は、演算増幅器に関し、特にその回路保護技術に関する。

背景技術

[0002] 演算増幅器は、電子回路を構成する基本回路としてあらゆる用途において広く用いられている。このような演算増幅器は、 LSIの一部に集積化されて使用される場合の他、プリント基板上などに実装される単体のパッケージ商品としても多くの用途で必要とされている。

[0003] このような回路部品のパッケージ品では、特にサージ、静電気などに対する信頼性が強く要求されている。演算増幅器を単体のノッケージ品として構成した場合、反転、非反転入力端子は外部電極として引き出されることになるため、これらの入力端子に対して保護回路を設ける必要性がある。

[0004] 演算増幅器の反転、非反転入力端子は、差動入力対を構成するトランジスタに接続されており、静電気放電（Electro Static Discharge、以下 ESDと略す）などに対して保護を行う必要がある。こうした演算増幅器の保護に関しては例えば特許文献 1に記載されている。

[0005] 特許文献 1 :特開平 11 74742号公報

発明の開示

発明が解決しょうとする課題

[0006] 上記文献に記載の技術においては、差動入力対を構成するトランジスタをバイポーラトランジスタにすることによって耐圧を向上させる手法がとられている。しかしながら、バイポーラトランジスタであっても、ベースェミッタ間、あるいはベースコレクタ間に数百 V力ゝら数 kV近い高い電圧が印加されるとその信頼性に影響を受ける場合がある。

[0007] 本発明はこうした課題に鑑みてなされたものであり、その目的は、高耐圧性を備えた演算増幅器の提供にある。

課題を解決するための手段 [0008] 本発明のある態様は演算増幅器に関する。この演算増幅器は、反転入力端子および非反転入力端子に接続される入力差動対を構成する少なくとも一方のトランジスタの制御端子に力ソード端子が接続され、接地電位端子にアノード端子が接続される保護ダイオードを備える。

[0009] 「制御端子」とは、バイポーラトランジスタではベース端子を、電界効果トランジスタ（以下 FETと略す)ではゲート端子を!、う。

この態様によれば、保護ダイオードを反転、非反転入力端子と固定電位である接地電位間に設けることによって、差動対を構成するトランジスタにサージ電流が流れる前に保護ダイオードが逆方向にオンし、トランジスタに印加される電圧がクランプされるため、耐圧を高めることができる。

なお、本明細書における「演算増幅器」は、入力差動対を備えるコンパレータも含む広い概念である。

[0010] 入力差動対を構成するトランジスタは PNP型ノイポーラトランジスタであって、保護ダイオードのサイズは、力ソード端子力もアノード端子に向力つて流れる逆方向電流力 Sトランジスタのベース電流と略等しくなるように設定されてもょ、。

[0011] ノイポーラトランジスタを用いることによって FETよりも高耐圧とすることができ、さらに、ダイオードの逆方向電流を利用して、バイポーラトランジスタのベース電流を接地に逃がすことによって、演算増幅器の入力端子に接続される回路にベース電流が与える影響を低減することができる。

[0012] 本発明の別の態様もまた、演算増幅器である。この演算増幅器は、反転入力端子および非反転入力端子に接続される入力差動対を構成する少なくとも一方のトランジスタの制御端子にアノード端子が接続され、固定電位である電源電圧端子にカソード端子が接続される保護ダイオードを備える。

[0013] この態様によれば、電源電圧端子ある!、は反転、非反転入力端子にサージが入力された場合においても、トランジスタを保護することができる。

[0014] 入力差動対を構成するトランジスタは NPN型バイポーラトランジスタであって、保護ダイオードのサイズは、力ソード端子力もアノード端子に向力つて流れる逆方向電流力 Sトランジスタのベース電流と略等しくなるように設定されてもょ、。 [0015] ノイポーラトランジスタを用いることによって FETよりも高耐圧とすることができ、さらに、保護ダイオードの逆方向電流を利用して、バイポーラトランジスタのベース電流を保護ダイオードを介して供給することによって、演算増幅器の入力端子に接続される回路にベース電流が与える影響を低減することができる。

[0016] 保護ダイオードは、複数個並列に接続されてもよい。

複数のダイオードを並列にトリミングによって面積が調節できるように形成することによって、半導体製造プロセスなどのばらつきによってトランジスタの耐圧が変化した場合に、保護ダイオードのサイズをトランジスタの耐圧に応じて調節することができる。さらに、半導体製造プロセスのばらつきなどによってトランジスタの電流増幅率がばらついた場合には演算増幅器のバイアス電流、すなわち差動入力対を構成するトランジスタのベース電流がばらつくことになるため、このベース電流に応じて保護ダイォードのサイズを調節することにより、入力端子に接続される回路に及ぼす影響を低減することができる。

[0017] 演算増幅器は一体集積化されており、保護ダイオードは、該保護ダイオードが接続される反転入力端子あるいは非反転入力端子に対応する電極パッドと隣接して設けられてちよい。

[0018] なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。発明の効果

[0019] 本発明に係る演算増幅器によれば、高い耐圧を得ることができる。

図面の簡単な説明

[0020] [図 1]実施の形態に係る演算増幅器の構成を示す回路図である。

[図 2]図 1の演算増幅器における反転入力端子の周辺回路を示す図である。

[図 3]図 3 (a)、（b)は、図 1の演算増幅器の反転、非反転入力端子の電極パッドおよび第 1、第 2保護ダイオードの半導体チップ上の配置を示す図である。

[図 4]差動増幅回路の構成の変形例を示す図である。

[図 5]差動増幅回路の変形例および保護ダイオードの接続形態を示す図である。符号の説明 [0021] Ql 第 1バイポーラトランジスタ、 Q2 第 2バイポーラトランジスタ、 Q3 第 3バイポーラトランジスタ、 Q4 第 4バイポーラトランジスタ、 Q5 第 5バイポーラトランジスタ、 Q6 第 6バイポーラトランジスタ、 D1 第 1保護ダイオード、 D2 第 2保護ダイオード、 D3 第 3保護ダイオード、 D4 第 4保護ダイオード、 10 差動増幅回路、 12 定電流源、 20 増幅回路、 100 演算増幅器、 102 反転入力端子、 104 非反転入力端子、 106 出力端子。

発明を実施するための最良の形態

[0022] 図 1は、実施の形態に係る演算増幅器 100の構成を示す回路図である。この演算増幅器 100は、入力段に設けられた差動増幅回路 10と、後段の増幅回路 20を含んでおり、反転入力端子 102および非反転入力端子 104に入力される信号を差動増幅して出力端子 106から出力する。以降の図において、同一の構成要素には同一の符号を付し、重複した説明を省略する。

[0023] 差動増幅回路 10は、第 1から第 6バイポーラトランジスタ Q1〜Q6と、定電流源 12、第 1、第 2保護ダイオード Dl、 D2を含む。

第 1バイポーラトランジスタ Ql、第 3バイポーラトランジスタ Q3は、いずれも PNP型ノ《イポーラトランジスタであって、ダーリントン接続されており、第 1バイポーラトランジスタ Q1のベース端子には、反転入力端子 102が接続されて、る。

同様に、第 2バイポーラトランジスタ Q2、第 4バイポーラトランジスタ Q4も、いずれも PNP型バイポーラトランジスタでありダーリントン接続され、第 2バイポーラトランジスタ Q2のベース端子には、非反転入力端子 104が接続されて、る。

[0024] 第 1、第 3バイポーラトランジスタ Ql、 Q3と、第 2、第 4バイポーラトランジスタ Q2、 Q 4は、差動増幅回路 10において差動入力対を構成している。第 3バイポーラトランジスタ Q3および第 4バイポーラトランジスタ Q4のェミッタ端子は互いに共通に、定電流源 12に接続されている。

第 5バイポーラトランジスタ Q5および第 6バイポーラトランジスタ Q6は NPN型バイポーラトランジスタであって、ベース、ェミッタ端子が共通に接続されてカレントミラー回路を形成している。この第 5、第 6バイポーラトランジスタ Q5、 Q6は、差動入力対を構成する第 1、第 3バイポーラトランジスタ Ql、 Q3および第 2、第 4バイポーラトランジスタ Q2、 Q4に対して定電流負荷として機能する。

[0025] 本実施の形態に係る演算増幅器 100において、その差動入力対を構成する第 1、第 2バイポーラトランジスタ Ql、 Q2のベース端子と接地電位間には、それぞれ第 1保護ダイオード Dl、第 2保護ダイオード D2が接続されている。これらの保護ダイオードは、力ソード端子がバイポーラトランジスタのベース端子側に、アノード端子が接地電位側となるように接続される。

[0026] 第 4バイポーラトランジスタ Q4および第 6バイポーラトランジスタ Q6の接続点は増幅回路 20に接続されている。この増幅回路 20は、一般的な演算増幅器の出力段の構成するものであればよぐその回路形式は何であってもよい。

[0027] 以上のように構成された演算増幅器 100の回路保護について説明する。反転入力端子 102あるいは非反転入力端子 104から数百 V力も数 kVのサージ電圧が入力されると、第 1保護ダイオード Dl、第 2保護ダイオード D2が逆方向にオンすることになる。このとき、第 1保護ダイオード Dl、第 2保護ダイオード D2には逆方向に大電流が流れ、アノード力ソード間の電位差は、ツエナー電圧 Vzでクランプされる。その結果、第 1バイポーラトランジスタ Q1、第 2バイポーラトランジスタ Q2のベースェミッタ間には、ツエナー電圧 Vz以上の電圧が印加されることはないため、保護ダイオードのツエナ一電圧 Vzを、バイポーラトランジスタのベースェミッタ間あるいはベースコレクタ間耐電圧よりも低く設定することによって、バイポーラトランジスタの信頼性に影響を及ぼす高電圧が印加されるのを未然に防ぐことができる。

[0028] つぎに、本実施の形態に係る演算増幅器 100における保護ダイオードのサイズについて説明する。

差動増幅回路 10において差動対を構成する第 3バイポーラトランジスタ Q3、第 4バイポーラトランジスタ Q4には、定電流源 12によってバイアス電流が流れている。ここで、バイポーラトランジスタのベース電流 lbとコレクタ電流 Icには、電流増幅率 j8を用いて Ic=Ib X j8の関係が成り立つている。

いま、定電流源 12によって、 2 X Ixの電流が生成されているとすると、第 3バイポーラトランジスタ Q3および第 4バイポーラトランジスタ Q4には平衡時においてそれぞれ I Xのコレクタ電流が流れることになる。したがって、第 3、第 4バイポーラトランジスタ Q3 、 Q4のベース電流はそれぞれ IxZ βの電流が流れることになる。

[0029] 差動対を構成する第 1から第 4トランジスタ Q1〜Q4は、一つの集積回路内に近接して形成されるため、その電流増幅率 j8はいずれも等しいと考えられる。第 3バイポーラトランジスタ Q3、第 4バイポーラトランジスタ Q4のベース電流は、それぞれにダーリントン接続されている第 1バイポーラトランジスタ Q1、第 2バイポーラトランジスタ Q2 のコレクタ電流に相当するから、第 1バイポーラトランジスタ Q1および第 2バイポーラトランジスタ Q2のベース電流は、 IxZ ( j8 X j8 )で与えられることになる。

[0030] この第 1、第 2バイポーラトランジスタ Ql、 Q2のベース電流はそれぞれ、反転入力端子 102、非反転入力端子 104からこの演算増幅器 100の外部へと流れ出ることになる。一般的には、演算増幅器 100の入力インピーダンスに対して、演算増幅器 10 0の反転入力端子 102、非反転入力端子 104に接続される回路の出力インピーダンスは十分に低いため、上記のベース電流が回路動作に及ぼす影響はそれほど問題となることはない。ところが、演算増幅器 100の反転入力端子 102、あるいは非反転入力端子 104に、フォトダイオードなどのように、入力信号に対応する検出電流を出力するような素子が接続される場合において、その検出電流が微弱であるような場合には、第 1バイポーラトランジスタ Ql、第 2バイポーラトランジスタ Q2に流れるベース電流が、回路動作に及ぼす影響が無視できない場合がある。

[0031] そこで、このような場合には、本実施の形態に係る演算増幅器 100の保護ダイォードのサイズを以下のようにして決定することが望ま、。

第 1保護ダイオード D1、第 2保護ダイオード D2として設けられているダイオードに逆方向に印加される電圧がツエナー電圧 Vzよりも小さい場合には、これらのダイォードには力ソード端子力アノード端子に向力つて微少な逆方向電流が流れている。この保護ダイオードに流れる逆方向電流は、ダイオードのサイズに比例する。

[0032] そこで、このダイオードのサイズを調節し、保護ダイオードに流れる逆方向電流と、平衡時に第 1バイポーラトランジスタ Q1、第 2バイポーラトランジスタ Q2に流れるベース電流と実質的に等しくなるようにすることによって、第 1、第 2バイポーラトランジスタ Ql、 Q2に流れるベース電流は、第 1、第 2保護ダイオード Dl、 D2を介して接地へと流れること〖こなる。その結果、反転入力端子 102および非反転入力端子 104から外部へと電流が流れなくなるため、外部に接続される回路に及ぼす影響を低減することができる。ここでバイポーラトランジスタのベース電流と保護ダイオードの逆方向電流をどの程度等しくすればよいかは、外部に接続される回路に応じて決めればよいが、少なくとも 1Z2倍から 2倍以内とすることが望ましい。

[0033] 第 1保護ダイオード Dl、第 2保護ダイオード D2は、複数のダイオードを並列に接続して形成してもよい。図 2は、図 1の演算増幅器 100における反転入力端子 102の周辺回路を示している。

[0034] 図 2において、第 1保護ダイオード D1は、ダイオード 30が 4つ並列に接続されて形成されており、それぞれのダイオード 30は配線によって接続されている。このダイォ一ド間を接続する配線をレーザトリミングにより切断し、並列に接続されるダイオードの数を変更することによって、第 1保護ダイオード D1のサイズを調節することができる

[0035] 保護ダイオードのサイズは、たとえば次のような事情によって調節する必要がある。

まず、保護対象となっているバイポーラトランジスタの耐圧は、演算増幅器 100を製造する半導体製造プロセスなどのばらつきによって変化することになる。一方で、保護ダイオードの保護能力はダイオードのツエナー電圧 Vzの他、そのサイズによっても決まる。そこで、ノイポーラトランジスタの耐圧に応じてダイオード 30を接続する配線をトリミングし、所望のサイズとすることによって保護対象のバイポーラトランジスタを適切に保護することが可能となる。

[0036] また、半導体製造プロセスのばらつきなどによってバイポーラトランジスタの電流増幅率 j8がばらついた場合には演算増幅器 100のバイアス電流、すなわち差動入力対を構成する第 1、第 2バイポーラトランジスタ Ql、 Q2のベース電流もばらつくことになる。したがって、演算増幅器 100の反転入力端子 102、非反転入力端子 104に接続される回路にベース電流が与える影響を低減する必要がある場合には、ベース電流と逆方向電流が等しくなるように第 1保護ダイオード D1、第 2保護ダイオード D2のサイズをトリミングによって調節することができる。

[0037] また、半導体集積回路の設計においては、同一のマスクを複数の製品で共通して用いたい場合もある。たとえば演算増幅器 100に要求されるスルーレートなどの特性が製品ごとに異なる場合には、それに応じてノィァス電流、すなわち第 1、第 2バイポーラトランジスタ Ql、 Q2のベース電流も変更される場合がある。このときにダイオードサイズをトリミングによって調整可能に形成することによって、大幅に設計変更することなく複数の製品〖こ対応させることができる。

[0038] 図 3 (a)、（b)は、図 1の演算増幅器 100の反転入力端子 102、非反転入力端子 10 4の電極パッド、第 1保護ダイオード Dl、第 2保護ダイオード D2の半導体チップ上の配置を示す図である。図 3 (a)、（b)に示すように、演算増幅器 100を構成するノイボーラトランジスタは、半導体チップ上の中心の領域 200に形成される。

半導体チップの外周には、この領域 200を囲うようにして反転入力端子 102、非反転入力端子 104、接地端子 GND、電源電圧端子 Vccなどの電極パッドが配置される。

[0039] 保護ダイオードのサイズは、電極パッドのサイズと同程度となる。そこで、保護ダイォードを半導体チップの外周部に電極パッドと並べて配置している。すなわち、第 1、第 2保護ダイオード Dl、 D2はそれぞれ、反転入力端子 102、非反転入力端子 104に対応する電極パッドと隣接して設けられて、る。

[0040] 反転入力端子 102、非反転入力端子 104にサージ電圧が入力されて保護ダイォ一ドが逆方向にオンすると、保護ダイオードには大電流が流れる。そのため、保護ダィオードのアノード端子が接続される接地電位は、図 3 (a)、（b)に示すように太い接地配線 40によって接地端子 GNDと接続されている。この接地配線 40は、領域 200 を囲うようにして敷設されて、る。接地配線 40によって演算増幅器 100を構成する回路素子の周辺を囲うことによって、外部からのノイズなどが除去されることになるため、演算増幅器 100の動作をより安定化させることができる。

[0041] 図 3 (a)のように反転入力端子 102、非反転入力端子 104を隣り合わせて配置した場合、差動対を構成する第 1〜第 4バイポーラトランジスタ Q1〜Q4は、近接して配置されるため、配線の引き回しを最短とすることができる。

また、図 3 (b)のように配置した場合には、第 1保護ダイオード Dl、第 2保護ダイォード D2が隣接することになるため、ダイオードの特性を均一にそろえることが可能となる。また、反転入力端子 102、非反転入力端子 104間の信号の干渉を低減することがでさる。

[0042] このように、本実施の形態に係る演算増幅器 100によれば、保護ダイオードによつて差動入力対を構成する第 1、第 2バイポーラトランジスタ Ql、 Q2を保護することが可能となる。さらに保護ダイオードのサイズを調節することによって、第 1、第 2バイポーラトランジスタ Q1、Q2に流れるベース電流が演算増幅器 100の外部へ及ぼす影響を低減することが可能となる。

[0043] 差動増幅回路 10における保護ダイオードの接続態様には様々な変形例が考えられる。図 4は、こうした差動増幅回路 10の構成の変形例を示す。図 4に示す差動増幅回路 10bは、図 1に示す差動増幅回路 10と同一の回路素子によって構成されているが、保護ダイオードの接続が異なっている。

[0044] すなわち、図 4の差動増幅回路 10bにおいては、差動増幅対を構成する第 1バイポーラトランジスタ Ql、第 2バイポーラトランジスタ Q2は、それぞれのベース端子と電源電圧端子 Vcc間に、第 3保護ダイオード D3、第 4保護ダイオード D4を備えている。

[0045] ノイポーラトランジスタのベース端子および電源電圧間にも第 3、第 4保護ダイォード D3、 D4を設けることによって、電源電圧端子 Vccにサージ電圧が印加された場合や、反転入力端子 102、非反転入力端子 104に負のサージ電圧が印加された場合などにおいても、これらの保護ダイオードが逆方向にオンし、ツエナー電圧 Vzにクランプされるため、第 1〜第 4バイポーラトランジスタ Q1〜Q4に耐圧以上の電圧が印カロされることを防止することができ、回路の信頼性をさらに高めることができる。

[0046] また、図 4の差動増幅回路 10bが通常動作をする際に、第 1保護ダイオード D1には、力ソード端子力アノード端子に向かって、すなわち反転入力端子 102から接地端子 GNDに向力つて微少な逆方向電流 Irlが流れている。同様に、第 3保護ダイォード D3にも、電源電圧端子 Vcc力も反転入力端子 102に向力つて微少な逆方向電流 I r3が流れている。各保護ダイオードの逆方向電流の大きさは、それぞれのダイオードサイズにほぼ比例した値となる。

[0047] したがって、第 1バイポーラトランジスタ Q1のベース電流を lbとすると、第 1、第 3保護ダイオード Dl、 D3のサイズを、 Ib=Irl— Ir3が成り立つように設定した場合、演算増幅器 100の反転入力端子 102に接続される回路にバイアス電流が与える影響を低減することができる。非反転入力端子 104側についても同様である。

[0048] 図 5は、差動増幅回路および保護ダイオードの接続形態の別の変形例を示す。図

1、図 4の差動増幅回路 10はいずれも PNP型のバイポーラトランジスタによって入力差動対が形成されていた力図 5の差動増幅回路 10cにおいては、 NPN型バイポーラトランジスタによって入力差動対が形成されている。 NPN型のバイポーラトランジスタでは、ベース電流 lbは、トランジスタに流れ込む方向に流れる。そこで、第 3保護ダィオード D3を、反転入力端子 102および電源電圧端子 Vcc間に設けている。なお、入力差動対を構成するバイポーラトランジスタは必ずしもダーリントン接続されている必要はなぐ図 5に示すように 1段構成であってもよい。

[0049] その結果、電源電圧端子 Vccにサージ電圧が印加された場合や、反転入力端子 1

02、非反転入力端子 104に負のサージ電圧が印加された場合などにおいて、第 3、第 4保護ダイオード D3、 D4が逆方向にオンし、ツエナー電圧 Vzにクランプされるため、第 1、第 2バイポーラトランジスタ Ql、 Q2に耐圧以上の電圧が印加されることを防止することができ、回路の信頼性をさらに高めることができる。

また、このとき第 3保護ダイオード D3のサイズを調節し、第 3保護ダイオード D3に流れる逆方向電流 Ir3と、第 1バイポーラトランジスタ Q1のベース電流 lbを略等しく設定することにより、演算増幅器 100の反転入力端子 102に接続される回路にバイアス電流が与える影響を低減することができる。非反転入力端子 104側についても同様である。

[0050] 上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

[0051] 実施の形態では、演算増幅器 100を構成するトランジスタ素子がバイポーラトランジスタの場合を例に説明した力 FETであってもよい。いずれのトランジスタを用いるかについては、半導体の製造プロセスや要求される特性、コストなどに応じて選択すればよい。

[0052] 図 1、図 4、図 5に示す以外にも差動増幅回路 10の回路構成およびダイオードの接続形式については様々な変形例が考えられる。たとえば、必ずしも反転入力端子 10 2および非反転入力端子 104の両方に保護ダイオードを設ける必要はなぐいずれか一方の入力端子にのみ保護ダイオードを設けてもよぐ図 4において、第 1、第 3保護ダイオード Dl、 D3のみを備える構成としてもよい。

そのほか、図 5において第 1、第 2バイポーラトランジスタ Ql、 Q2は更にそれぞれのベース端子と接地端子間にも保護ダイオードを備えていても良い。また、図 5の第 1、第 2バイポーラトランジスタ Q1、Q2には別のトランジスタがダーリントン接続されていても良ぐそれぞれのベース端子と接地端子間に保護ダイオードを設け、あるいは更にベース端子と電源電圧端子間にも保護ダイオードを設けても良い。逆に図 1、図 4 の入力差動対をダーリントン形式ではなぐ一段構成とし、第 3、第 4バイポーラトランジスタ Q3, Q4のベースと固定電位間に保護ダイオードを設けても良い。

[0053] さらに、図 1、図 4、図 5の差動増幅回路 10において、保護ダイオード D1〜D4のァノード端子あるいは力ソード端子に、保護抵抗を接続してもよい。また、第 1バイポーラトランジスタ Ql、第 2バイポーラトランジスタ Q2のコレクタ端子、あるいはベース端子に保護抵抗を設けてもよい。この場合、保護ダイオード D1〜D4による回路保護をより安定なものとすることができる。

[0054] また、保護ダイオードとしては、ショットキーダイオードやツエナーダイオードなどのダイオードのうち、保護対象となるバイポーラトランジスタの耐圧とツエナー電圧の関係から適切なものを選択すればよ!ヽ。

[0055] また、本実施の形態で説明した演算増幅器には、一般的に演算増幅器として製品化される汎用 ICの他、単体で IC化される汎用のコンパレータなども含まれ、コンパレータにおいても、差動入力対に保護ダイオードを設けることにより本発明を適用することができる。

産業上の利用可能性

[0056] 本発明は、高い耐圧を必要とする演算増幅器に利用することができる。

Claims

請求の範囲

[1] 反転入力端子および非反転入力端子に接続される入力差動対を構成する少なくとも一方のトランジスタの制御端子に力ソード端子が接続され、接地電位端子にァノード端子が接続される保護ダイオードを備えることを特徴とする演算増幅器。

[2] 前記入力差動対を構成するトランジスタは PNP型ノイポーラトランジスタであって、前記保護ダイオードのサイズは、力ソード端子カゝらアノード端子に向カゝつて流れる逆方向電流が前記トランジスタのベース電流と略等しくなるように設定されたことを特徴とする請求項 1に記載の演算増幅器。

[3] 反転入力端子および非反転入力端子に接続される入力差動対を構成する少なくとも一方のトランジスタの制御端子にアノード端子が接続され、電源電圧端子にカソード端子が接続される保護ダイオードを備えることを特徴とする演算増幅器。

[4] 前記入力差動対を構成するトランジスタは NPN型バイポーラトランジスタであって、前記保護ダイオードのサイズは、力ソード端子カゝらアノード端子に向カゝつて流れる逆方向電流が前記トランジスタのベース電流と略等しくなるように設定されたことを特徴とする請求項 3に記載の演算増幅器。

[5] 前記保護ダイオードは、複数個並列に接続されることを特徴とする請求項 1から 4のいずれかに記載の演算増幅器。

[6] 前記演算増幅器は一体集積化されており、前記保護ダイオードは、該保護ダイォードが接続される前記反転入力端子あるいは前記非反転入力端子に対応する電極ノ^ドと隣接して設けられることを特徴とする請求項 1から 4のいずれかに記載の演算増幅器。