WO2006018941A1

WO2006018941A1 - 判別回路、ゲイン調整回路、信号処理回路、及び電気機器

Info

Publication number: WO2006018941A1
Application number: PCT/JP2005/012738
Authority: WO
Inventors: Shinji Yano; Hidetoshi Nishikawa
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2004-08-18
Filing date: 2005-07-11
Publication date: 2006-02-23
Anticipated expiration: 2007-02-18
Also published as: CN100568749C; TW200625842A; CN101006653A; KR100890293B1; CN101572531B; US20070285155A1; CN101572531A; KR20070046178A; KR20080049852A

Abstract

　本発明に係る判別回路は、入力信号についてノイズと休止区間を挟んで繰り返される信号とを判別する判別回路であって、カットオフ周波数が前記ノイズの周波数より小さく前記休止区間を挟んで繰り返される信号の１フレームと前記休止区間とを合わせた周期の逆数より大きいローパスフィルタと、前記ローパスフィルタの出力に応じて前記入力信号がノイズか休止区間を挟んで繰り返される信号かを判定する判定回路とを備える判別回路である。このような構成により、ノイズと休止区間を挟んで繰り返される信号とを判別でき尚かつ小型化を図ることができる。

Description

明細書

判別回路、ゲイン調整回路、信号処理回路、及び電気機器

技術分野

[0001] 本発明は、ノイズと休止区間を挟んで繰り返される信号とを判別する判別回路並びにそれを備えた信号処理回路及び電気機器に関する。また、本発明は、長い休止区間を挟んで繰り返される信号を入力する可変利得器 (可変利得増幅器或ヽは可変利得減衰器)のゲインを調整するゲイン調整回路並びにそれを備えた信号処理回路及び電気機器に関する。

背景技術

[0002] 従来の信号処理回路として、ここでは赤外線リモコン送信機力送信される光信号を受光する受光回路を例に挙げて説明する。従来の受光回路の一般的な回路構成を Fig. 11に示す。

[0003] Fig. 11に示す従来の受光回路は、フォトダイオード 1と、電流電圧変換回路 2と、アンプ 14と、バンドパスフィルタ 4と、検波回路 15と、パルス変調信号復調回路 7と、トランジスタ 8と、プルアップ抵抗 9と、出力端子 10とによって構成されており、ノイズと休止区間を挟んで繰り返される信号とを判別する判別回路を具備していない。

[0004] 赤外線リモコン送信機（図示せず)から送信される光信号はフォトダイオード 1によつて電流信号に変換され、その電流信号が電流電圧変換回路 2によって電圧信号に変換され、その電圧信号がアンプ 14によって増幅された後バンドパスフィルタ 4に入力される。

[0005] バンドパスフィルタ 4は、入力した信号の所定範囲の周波数成分のみを通過させ検波回路 15に送出する。バンドパスフィルタ 4の出力信号は、例えば Fig. 12に示すようになる。 Fig. 12に示すバンドパスフィルタ 4の出力信号 S4は、蛍光灯の点灯に伴つて発生する周波数 100〜120Hzのノイズ Nと、赤外線リモコン送信機カゝら送信される光信号に基づく信号 Sとを有して、る。

[0006] 検波回路 15は、バンドパスフィルタ 4の出力信号 S4が Fig. 12に示す検波レベル L Vより大きいか否かを判定し、バンドパスフィルタ 4の出力信号 S4が検波レベル LVより大きい場合は Lowレベルであり、バンドパスフィルタ 4の出力信号 S4が検波レベル LVより大きくない場合は Highレベルである信号 S15を生成してパルス変調信号復調回路 7に出力する。また、検波回路 15は、バンドパスフィルタ 4の出力信号 S4が所定値より大きくなつたことを検知すると、検波レベル LVを第 1の所定値から第 2の所定値（>第 1の所定値）に切り換え、バンドパスフィルタ 4の出力信号 S4が所定の期間継続して所定値以下であることを検知すると、検波レベル LVを第 2の所定値力ゝら第 1 の所定値に切り換える。

[0007] 検波回路 15の出力信号 S15は、蛍光灯の点灯に伴って発生する周波数 100〜1 20Hzのノイズ Nに基づくノイズパルス NPと、赤外線リモコン送信機から送信される光信号に基づく信号 Sに基づく信号パルス SPとを有している。

[0008] パルス変調信号復調回路 7は、パルス変調信号である検波回路 15の出力信号 S1 5を復調し、その復調した信号をトランジスタ 8のベースに出力する。トランジスタ 8のェミッタは接地され、トランジスタ 8のコレクタはプルアップ抵抗 9に接続され、トランジスタ 8のコレクタとプルアップ抵抗 9との接続ノードに出力端子 10が接続されるので、出力端子 10から出力される信号は、パルス変調信号復調回路 7から出力される信号の反転信号になる。

特許文献 1：特表 2001— 502147号公報

発明の開示

発明が解決しょうとする課題

[0009] 出力端子 10から出力される信号は、例えばマイクロコンピュータに入力される。マイクロコンピュータがノイズパルス NPに基づくパルスを無視（除去やキャンセル等）できるものであれば誤動作は起こらないが、マイクロコンピュータがノイズパルス NPに基づくパルスを無視（除去やキャンセル等)できな、ものであれば誤動作が起こるおそれがあった。

[0010] 上記の問題点を解決するためには、ノイズと休止区間を挟んで繰り返される信号とを判別する判別回路を設け、当該判別回路によってノイズが検出されるとアンプ 13 のゲインを小さくするという方策が考えられる。なお、特許文献 1にはノイズと休止区間を挟んで繰り返される信号とを判別する判別方法が開示されて、るが、特許文献 1 で開示されている判別方法を実現する回路はカウンタ等を具備する必要があり回路規模を小さくすることができな力つた。

[0011] 従来の信号処理回路の中には、 Fig. 9に示すような長い休止区間 RT (信号発生区間 STの 2〜4倍)を挟んで繰り返される信号を処理する信号処理回路 (例えば、海外メーカー向けの赤外線リモコン送信機カゝら送信される光信号を受光する受光回路等)がある。

[0012] Fig. 9に示すような長い休止区間 RTを挟んで繰り返される信号を処理する信号処理回路には、信号認識レベル V signalを用いて信号を認識する信号認識部が設けら

T

れている。 Fig. 9に示すような長い休止区間 RTを挟んで繰り返される信号を処理する信号処理回路において、無信号時に Fig. 10に示すような周期的なノイズが入ってきて、そのノイズのレベルが信号認識レベル V signaはり大きい場合、ノイズが前記信

T

号認識部によって信号として認識され、誤動作の主要因となる。

[0013] そこで、誤動作を防止するために、信号とノイズを判別し信号とノイズをそれぞれ検出する判別手段を設け、前記判別手段によってノイズが検出されると、前記信号認識部よりも前段に設けられる可変利得器のゲインを小さくして、ノイズのレベルが信号認識レベル V signaはり大きくならな、ようにする方策が考えられる。

T

[0014] ここで、信号とノイズを判別し信号とノイズをそれぞれ検出する判別手段として、例えば上述した特許文献 1に開示されている技術が挙げられる。特許文献 1に開示されて、る技術は、長、休止区間 Tpを挟んで繰り返される信号とノイズを判別する方法であって、チヱック区間 Tcheck (例えば、 96mS)中にノイズの周期より長く且つ休止区間 Tpより短い休止区間 Td (例えば、 24mS)が発生すれば信号であると認識し、チェック区間 Tcheck中に休止区間 Tdが発生しなければノイズであると認識することを特徴している。

[0015] し力しながら、特許文献 1に開示されている技術を用いた場合は、チェック区間 Tch eck毎に信号かノイズかを認識するため、ゲイン調整速度が遅!ヽとヽぅ問題があった。例えば、ゲインが 128段階であって、 Fig. 9に示すような信号を処理する場合、最小ゲインから最大ゲインに移行するのに 12. 7S ( = 127 X 100mS)必要であり、最大ゲインから最小ゲインに移行するのに 12. 7S ( = 127 X lOOmS)必要である。 [0016] 本発明は、ノイズと休止区間を挟んで繰り返される信号とを判別でき尚かつ小型化を図ることができる判別回路並びにそれを備えた信号処理回路及び電気機器を提供することを第 1の目的とする。また、本発明は、ゲイン調整速度が速いゲイン調整回路並びにそれを備えた信号処理回路及び電気機器を提供することを第 2の目的とする課題を解決するための手段

[0017] 上記第 1の目的を達成するために、本発明に係る判別回路は、入力信号についてノイズと所定の時間を挟んで繰り返される信号とを判別する判別回路であって、前記ノイズの周波数より小さく前記所定の時間を挟んで繰り返される信号の 1フレームと前記所定の時間とを合わせた周期の逆数より大きいカットオフ周波数を有するローパスフィルタと、前記ローパスフィルタの出力に応じて前記入力信号がノイズか所定の時間を挟んで繰り返される信号かを判定する判定回路とを備える構成である。

[0018] このような構成によると、前記入力信号が前記ノイズであれば前記ローパスフィルタは Highレベルを保持する信号を出力し、前記入力信号が前記所定の時間を挟んで繰り返される信号であれば前記ローパスフィルタは前記所定の時間を挟んで繰り返される信号の 1フレームに対応する Highレベル期間と前記所定の時間に対応する Lo wレベル期間とを繰り返す信号を出力するので、前記ローパスフィルタの出力波形に基づ、てノイズと所定の時間を挟んで繰り返される信号とを判別することができる。また、上記構成の判別回路は、前記ローパスフィルタの出力波形に基づいてノイズと所定の時間を挟んで繰り返される信号とを判別するので、カウンタ等を具備する必要がなく回路規模を小さくすることができる。

[0019] また、上記第 1の目的を達成するために、本発明に係る信号処理回路は、可変利得器 (可変利得増幅器或いは可変利得減衰器)と、前記可変利得器の出力に基づく信号を入力し、その入力した信号にっヽてノイズと所定の時間を挟んで繰り返される信号とを判別する判別回路と、前記判別回路の判別結果に応じて前記可変利得器のゲインを制御するゲイン制御回路とを備え、前記判別回路を上述した本発明に係る判別回路とする構成としている。上記本発明に係る信号処理回路が、前記可変利得器の出力信号に基づく信号を入力するバンドパスフィルタを備え、前記判別回路が前記バンドパスフィルタの出力信号に基づく信号を入力するようにしてもよぐ更に前記バンドパスフィルタの出力信号に基づく信号を処理する信号処理部を備えるようにしてもよい。また、上記第 1の目的を達成するために、本発明に係る電気機器は、上記、ずれかの構成の本発明に係る信号処理回路を備える構成として、る。

[0020] 上記第 2の目的を達成するために、本発明に係るゲイン調整回路は、入力信号と所定のノイズレベル電圧とを比較する比較回路と、前記比較回路の出力に基づく信号に応じて所定の加算値又は所定の減算値を出力する加減算値計算回路と、ゲイン値を一時的に記憶するゲインレジスタと、前記加減算値計算回路力出力される所定の加算値又は所定の減算値と前記ゲインレジスタカゝら出力されるゲイン値とを演算し、演算結果を前記ゲイン値として前記ゲインレジスタに出力する加減算器と、前記ゲインレジスタから出力されるゲイン値に応じて外部可変利得器のゲインを調整するゲイン制御部とを備える構成 (以下、第 1の構成ともいう）としている。

[0021] このような構成によると、特許文献 1に開示されている技術のようにチェック区間 Tch eck毎に信号かノイズかを認識するのではなく、前記入力信号が信号であるかノイズであるかの判別を行わずにゲイン調整を行う方式になるため、ゲイン調整速度を速くすることができる。

[0022] また、第 1の構成のゲイン調整回路において、所定の周期のクロック信号を発振する発振器と、前記比較回路の出力をセット端子に入力し、前記クロック信号をリセット端子に入力し、前記加減算値計算回路に出力データを送出するセットリセットフリツプフロップとを備え、前記ゲインレジスタが前記クロック信号に基づ、てクロック動作を行うようにしてもよい。

[0023] このような構成によると、前記所定の周期をノイズの周期より長く且つ Fig. 9に示す休止区間 RTより短い期間にすることで、ゲインを上げる際でもゲインを下げる際でもゲイン調整速度を速くすることができる。

[0024] また、第 1の構成のゲイン調整回路において、クロック信号を発振する発振器と、前記判定部の出力をリセット端子に入力し、リセットされなければ第 1の時間毎にパルス出力を行う第 1のカウンタと、第 1のカウンタの出力をリセット端子に入力し、リセットされなければ第 2の時間毎にパルス出力を行う第 2のカウンタとを備え、前記ゲインレジスタ、第 1のカウンタ、及び第 2のカウンタが前記クロック信号に基づいて動作し、前記加減算値計算回路が、第 2のカウンタ力のパルス出力を入力すると所定の減算値を出力し、第 1のカウンタ力ものパルス出力を入力すると所定の加算値を出力するようにしてもよい。

[0025] このような構成によると、第 1の時間をノイズの周期より長く且つ Fig. 9に示す休止区間 RTより短くし、第 2の時間を Fig. 9に示す信号発生区間 STと休止区間 RTとを加算した時間にすることで、ゲインを上げる際のゲイン調整速度を速くすることができる。

[0026] また、外部可変利得器のゲインが必要以上に下がった場合でも Fig. 9に示す休止区間 RT中に必要なゲインまで復帰できるようにする観点或いはゲインを上げる際のゲイン調整速度を更に速くする観点から、上記いずれかの構成のゲイン調整回路において、前記所定の加算値を前記所定の減算値の絶対値よりも大きくすることが望ましい。

[0027] また、ゲイン値のばたつきを抑制する観点から、上記、ずれかの構成のゲイン調整回路において、前回の所定の加算値又は所定の減算値を一時的に記憶する記憶部を備え、前記加減算器が、前記記憶部が記憶している前回の所定の加算値又は所定の減算値と前記加減算値計算回路力出力される所定の加算値又は所定の減算値とが同一でなければ、前記加減算値計算回路から出力される所定の加算値又は所定の減算値と前記ゲインレジスタ力出力されるゲイン値とを演算せずに、前記ゲインレジスタから出力されるゲイン値をそのまま前記ゲイン値として前記ゲインレジスタに出力するようにしてもよ!、。

[0028] また、上記第 2の目的を達成するために、本発明に係る信号処理回路は、可変利得器と、前記可変利得器の出力に基づく信号を処理する信号処理部と、前記可変利得器の出力に基づく信号を入力し、前記可変利得器のゲインを調整するゲイン調整回路とを備え、前記ゲイン調整回路を上述した本発明に係るゲイン調整回路とする構成としている。また、上記第 2の目的を達成するために、本発明に係る電気機器は、上述した本発明に係る本発明に係る信号処理回路 (可変利得器と、前記可変利得器の出力に基づく信号を処理する信号処理部と、前記可変利得器の出力に基づく信号を入力し、前記可変利得器のゲインを調整するゲイン調整回路とを備え、前記ゲイン調整回路を上述した本発明に係るゲイン調整回路とする構成の信号処理回路 )を備える構成としている。

発明の効果

[0029] 本発明によると、ノイズと休止区間を挟んで繰り返される信号とを判別でき尚かつ小型化を図ることができる判別回路並びにそれを備えた信号処理回路及び電気機器を実現することができる。また、本発明によると、ゲイン調整速度が速いゲイン調整回路並びにそれを備えた信号処理回路及び電気機器を実現することができる。

図面の簡単な説明

[0030] [図 1]は、本発明に係る受光回路の一構成例を示す図である。

[図 2A]、

圆 2B]、

[図 2C]及び

[図 2D]は、 Fig. 1に示す本発明に係る受光回路の各部信号波形を示す図である。

[図 3]は、本発明に係る受光回路の他の構成例を示す図である。

[図 4]は、本発明に係る受光回路の他の構成例を示す図である。

[図 5]は、 Fig. 4に示す受光回路が具備する加減算器の動作フローチャートである。

[図 6]は、本発明に係る受光回路の他の構成例を示す図である。

[図 7]は、 Fig. 6に示す受光回路が具備するカウンタの一構成例を示す図である。

[図 8]は、 Fig. 6に示す受光回路の各部出力のタイミングチャートである。

[図 9]は、長い休止区間 RTを挟んで繰り返される信号の波形の一例を示す図である

[図 10]は、周期的なノイズの波形の一例を示す図である。

[図 11]は、従来の受光回路の一般的な回路構成を示す図である。

[図 12]は、 Fig. 11に示す従来の受光回路の各部信号波形を示す図である。

符号の説明

[0031] 1 フォトダイ才ード

2 電流電圧変換回路 3 可変利得増幅器、アンプ

4 バンドパスフィルタ

5 オペアンプ

6、 22 定電圧源

7 パルス変調信号復調回路

8 トランジスタ

9 プルアップ抵抗

10 出力端子

11 ローパスフィルタ

12 判定回路

13 AGC回路

21 比較器

23 発振器

24 セットリセットフリップフロップ

25 加減算値計算回路

26、 26' 加減算器

27、 27' ゲインレジスタ

28 電圧電流変換回路

100 判別回路

200〜202 ゲイン調整回路

AND1 論理積回路

FFl〜FFn フリップフロップ

INV1 否定回路

発明を実施するための最良の形態

本発明の実施形態について図面を参照して以下に説明する。ノイズと休止区間を挟んで繰り返される信号とを判別でき尚かつ小型化を図ることができる判別回路を備えた本発明に係る信号処理回路として、ここでは赤外線リモコン送信機から送信される光信号を受光する受光回路を例に挙げて説明する。ノイズと休止区間を挟んで繰り返される信号とを判別でき尚かつ小型化を図ることができる判別回路を備えた本発明に係る受光回路の一構成例を Fig. 1に示す。なお、 Fig. 1において Fig. 11と同一の部分には同一の符号を付す。

[0033] Fig. 1に示す受光回路は、フォトダイオード 1と、電流電圧変換回路 2と、ゲインが可変する可変利得増幅器 3と、バンドパスフィルタ 4と、オペアンプ 5と、定電圧源 6 と、パルス変調信号復調回路 7と、トランジスタ 8と、プルアップ抵抗 9と、出力端子 10 と、ノイズと休止区間を挟んで繰り返される信号とを判別する判別回路 100と、可変利得増幅器 3のゲインを制御するゲイン制御回路（以下、 AGC (Automatic Gain Cont rol)回路という） 13とによって構成されている。

[0034] 赤外線リモコン送信機（図示せず)から送信される光信号はフォトダイオード 1によつて電流信号に変換され、その電流信号が電流電圧変換回路 2によって電圧信号に変換され、その電圧信号が可変利得増幅器 3によって増幅された後バンドパスフィルタ 4に入力される。

[0035] バンドパスフィルタ 4は、入力した信号の所定範囲の周波数成分のみを通過させォぺアンプ 5の非反転入力端子及び判別回路 100に送出する。

[0036] オペアンプ 5は、バンドパスフィルタ 4の出力信号と定電圧源 6から出力される信号認識レベル電圧 V signalとの比較結果を増幅してパルス変調信号復調回路 7に出力

T

する。

[0037] パルス変調信号復調回路 7は、パルス変調信号であるオペアンプ 5の出力信号を復調し、その復調した信号をトランジスタ 8のベースに出力する。トランジスタ 8のェミツタは接地され、トランジスタ 8のコレクタはプルアップ抵抗 9に接続され、トランジスタ 8 のコレクタとプルアップ抵抗 9との接続ノードに出力端子 10が接続されるので、出力端子 10から出力される信号は、パルス変調信号復調回路 7から出力される信号の反転信号になる。このように、 Fig. 1に示す受光回路は、パルス変調信号である光信号を受光し、その光信号のパルス発生に対応して Lowレベル、その光信号のパルス不発生に対応して Highレベルとなるコード信号を出力することができる。

[0038] 判別回路 100は、バンドパスフィルタ 4の出力信号に含まれているノイズと休止区間を挟んで繰り返される信号とを判別し、その判別結果を AGC回路 13に出力する。 A GC回路 13は、判別回路 100によってノイズが判別されている場合に可変利得増幅器 3のゲインを小さくし、判別回路 100によって休止区間を挟んで繰り返される信号が判別されている場合に可変利得増幅器 3のゲインを大きくする。これにより、ノイズが信号認識レベル V signaはり大きくなることを防止することができる。したがって、例

T

えば出力端子 10から出力される信号がノイズに基づくパルスを無視（除去やキャンセル等)できないマイクロコンピュータに入力されたとしても、誤動作が起こるおそれがなくなる。

[0039] ここで、 Fig. 1に示す受光回路の特徴部分である判別回路 100について詳細に説明する。判別回路 100は、ローパスフィルタ 11と判定回路 12とによって構成されている。

[0040] ローパスフィルタ 11は、バンドパスフィルタ 4の出力信号の所定周波数（カットオフ周波数)より小さい周波数成分のみを通過させ判定回路 12に送出する。

[0041] 赤外線リモコン送信機から光信号が送信されて!ヽなヽ状態で蛍光灯が点灯して、る場合、バンドパスフィルタ 4の出力信号は Fig. 2Aに示すように蛍光灯の点灯に伴つて発生する周波数 100〜 120Hzのノイズのみで構成される。一方、赤外線リモコン送信機から光信号が送信されてヽる状態で蛍光灯が点灯して!/ヽな、場合、バンドパスフィルタ 4の出力信号は Fig. 2Cに示すように赤外線リモコン送信機カゝら送信される光信号に基づく信号のみで構成される。

[0042] バンドパスフィルタ 4の出力信号が Fig. 2Aに示す波形であれば Fig. 2Bに示すように Highレベルを保持する信号を出力し、バンドパスフィルタ 4の出力信号が Fig. 2 Cに示す波形であれば Fig. 2Dに示すように赤外線リモコン送信機カゝら送信される光信号の 1フレーム Fに対応する Highレベル期間と赤外線リモコン送信機から送信される光信号の各フレーム間に挟まれる休止区間 RTに対応する Lowレベル期間とを繰り返す信号を出力するように、ローパスフィルタ 11の時定数を定める。なお、 Fig. 2Dに示す信号の Highレベル期間と Lowレベル期間とを合わせた期間 Tは 100〜 1 50mSである。

[0043] 判別回路 12は、ローパスフィルタ 11の出力信号の Highレベル期間が所定期間（例えば 150ms)より大きい場合バンドパスフィルタ 4の出力信号を蛍光灯の点灯に伴つて発生する周波数 100〜120Hzのノイズと判定し、ローパスフィルタ 11の出力信号の Highレベル期間が所定期間より大きくない場合バンドパスフィルタ 4の出力信号を休止区間を挟んで繰り返される信号と判定する。ローパスフィルタ 11の出力信号の Lowレベル期間すなわち信号の休止区間 RTでゲインを上げれば、平均的なゲインは信号入力時の方が高く設定できるため、ローパスフィルタ 11の出力信号の Highレベル期間をノイズがある状態と判定し、ローパスフィルタ 11の出力信号の Lowレベル期間をノイズがない状態と判定しても、ノイズ除去の効果が得られる。

[0044] なお、バンドパスフィルタ 4の出力信号力 Fig. 2Aや Fig. 2Cに示す信号波形ではなぐ Fig. 12に示す信号 S4のように蛍光灯の点灯に伴って発生する周波数 100 〜120Hzのノイズ Nに基づくノイズパルス NPと、赤外線リモコン送信機から送信される光信号に基づく信号 Sに基づく信号パルス SPとを有している場合、可変利得増幅器 3のゲインが大きければ、ローパスフィルタ 11の出力信号は Fig. 2Bに示すようになり、判別回路 100によってノイズが判別される。そして、このように判別回路 100によってノイズが判別されると、 AGC回路 13が可変利得増幅器 3のゲインを小さくするので、ノイズが信号認識レベル V signaはり大きくなることを防止することができる。

T

[0045] 判別回路 100は、ローパスフィルタ 11の出力波形に基づいてノイズと休止区間を挟んで繰り返される信号とを判別するので、カウンタ等を具備する必要がなく回路規模を/ J、さくすることができる。

[0046] 上述した Fig. 1に示す受光回路は当該受光回路力出力される信号に基づいて機器全体を制御する制御部を備えた各種電気機器 (例えば、 TVやオーディオ機器等）に搭載することができる。また、本実施形態では受光素子としてフォトダイオードを用いたが、フォトトランジスタ等の他の受光素子を用いても構わな、。

[0047] ゲイン調整速度が速!ヽゲイン調整回路を備えた本発明に係る信号処理回路として、ここでは海外メーカー向けの赤外線リモコン送信機カゝら送信される光信号を受光する受光回路を例に挙げて説明する。

[0048] ゲイン調整速度が速!、ゲイン調整回路を備えた本発明に係る受光回路の一構成例を Fig. 3〖こ示す。なお、 Fig. 3において Fig. 1と同一の部分には同一の符号を付す。 Fig. 3に示す受光回路は、フォトダイオード 1と、電流—電圧変換回路 2と、ゲインが可変するアンプ 3と、バンドパスフィルタ 4と、オペアンプ 5と、定電圧源 6と、パルス変調信号復調回路 7と、トランジスタ 8と、プルアップ抵抗 9と、出力端子 10と、ゲイン調整回路 200とによって構成されて、る。

[0049] 赤外線リモコン送信機（図示せず)から送信される光信号はフォトダイオード 1によつて電流信号に変換され、その電流信号が電流電圧変換回路 2によって電圧信号に変換され、その電圧信号がアンプ 3によって増幅された後バンドパスフィルタ 4に入力される。

[0050] バンドパスフィルタ 4は、入力した信号の所定範囲の周波数成分のみを通過させォぺアンプ 5の非反転入力端子及びゲイン調整回路 200に送出する。

[0051] オペアンプ 5は、バンドパスフィルタ 4の出力信号と定電圧源 6から出力される信号認識レベル電圧 V signalとの比較結果を増幅してパルス変調信号復調回路 7に出力

T

する。なお、赤外線リモコン送信機（図示せず)からフォトダイオード 1に送られる光信号がパルス変調信号であるので、オペアンプ 5の出力信号もパルス変調信号となる。パルス変調信号復調回路 7は、パルス変調信号であるオペアンプ 5の出力信号を復調し、その復調した信号をトランジスタ 8のベースに出力する。トランジスタ 8のェミッタは接地され、トランジスタ 8のコレクタはプルアップ抵抗 9に接続され、トランジスタ 8のコレクタとプルアップ抵抗 9との接続ノードに出力端子 10が接続されるので、出力端子 10から出力される信号は、パルス変調信号復調回路 7から出力される信号の反転信号になる。

[0052] ゲイン調整回路 200は、バンドパスフィルタ 4の出力信号に応じてアンプ 3のゲインを調整する。

[0053] このように、 Fig. 3に示す受光回路は、パルス変調信号である光信号を受光し、その光信号のパルス発生に対応して Lowレベル、その光信号のパルス不発生に対応して Highレベルとなるコード信号を出力することができる。また、詳細を後述するゲイン調整回路 200がアンプ 3のゲインを調整するので、ノイズが信号認識レベル電圧 V signaはり大きくなることを防止することができる。

T

[0054] ここで、 Fig. 3に示す受光回路の特徴部分であるゲイン調整回路 200について詳細に説明する。ゲイン調整回路 200は、比較器 21と、定電圧源 22と、発振器 (OSC ) 23と、セットリセットフリップフロップ 24と、加減算値計算回路 25と、加減算器 26と、ゲインレジスタ 27と、電圧—電流変換回路 28とによって構成されている。ゲイン値を一時的に記憶するゲインレジスタ 27は、 7bitのレジスタであるので、ゲイン値は 128 段階に調整可能である。

[0055] 比較器 21は、バンドパスフィルタ 4の出力信号が信号であるかノイズであるかの判別を行っておらず、バンドパスフィルタ 4の出力信号が定電圧源 22から出力されるノィズレベル電圧 V noise (<V signal)より大きければ Highレベルの信号を、バンドパ

T T

スフィルタ 4の出力信号が定電圧源 22から出力されるノイズレベル電圧 V noiseより

T

大きくなければ Lowレベルの信号をセットリセットフリップフロップ 24のセット端子に出力する。

[0056] 発振器 23から発振される所定の周期（ノイズの周期より長く且つ Fig. 9に示す休止区間 RTより短い期間、本実施形態では 20mS)のクロック信号によって、前記所定の周期毎にセットリセットフリップフロップ 24がリセットされる。

[0057] 加減算値計算回路 25は、セットリセットフリップフロップ 24の出力が Highレベルであれば所定の減算値 (本実施形態では 1)を出力し、セットリセットフリップフロップ 2 4の出力が Lowレベルであれば所定の加算値 (本実施形態では 2)を出力する。そして、加減算器 26は、ゲインレジスタ 27が出力するゲイン値（7bitのデジタルデータ）と加減算値計算回路 25が出力する減算値或いは加算値とを演算し、演算結果をゲイン値（7bitのデジタルデータ）としてゲインレジスタ 27に出力する。

[0058] ゲインレジスタ 27は、発振器 23から発振されるクロック信号に基づいて前記所定の周期毎にクロック動作を行う。ゲインレジスタ 27が出力するゲイン値（7bitのデジタルデータ）は加減算器 26以外に電圧-電流変換回路 28にも出力される。電圧-電流変換回路 28は、電圧信号であるゲイン値（7bitのデジタルデータ）をアナログ電流信号に変換し、そのアナログ電流信号によってアンプ 3のゲインを可変する。

[0059] Fig. 3に示す受光回路のゲイン調整回路 200では、例えば、 Fig. 9に示すような信号を処理する場合、最小ゲイン力も最大ゲインに移行するのに 1. 27S ( = 127 X 20mS ÷ 2 (加算値)）必要であり、最大ゲイン力最小ゲインに移行するのに 2. 54S ( = 127 X 20mS)必要である。一方、特許文献 1に開示されている技術を用いた場合は、同様の条件で、最小ゲイン力最大ゲインに移行するのに 12. 7S必要であり、最大ゲインから最小ゲインに移行するのに 12. 7S必要である。このように、 Fig. 3 に示す受光回路のゲイン調整回路 200は、特許文献 1に開示されて!ヽる技術を用いた場合に比べてゲイン調整速度が速い。したがって、 Fig. 3に示す受光回路は、急にノイズが発生した場合 (例えば蛍光灯が急に点灯した場合等）の対応がよりスムーズになる。

[0060] また、特許文献 1に開示されて!ヽる技術を用いた場合、チェック区間 Tcheckをカウントする複数のフリップフロップ力成るカウンタが必要である力 Fig. 3に示す受光回路のゲイン調整回路 200ではカウンタの代わりに複数の論理ゲートから成る計算回路ブロック (加減算値計算回路 25及び加減算器 26)を設けている。カウンタと計算回路ブロックの回路規模を比較すると、計算回路ブロックの方がカウンタに比べて断然回路規模が小さくすることができるので、 Fig. 3に示す受光回路のゲイン調整回路 200は小型化及び低コストィ匕を図ることができる。

[0061] Fig. 3に示す受光回路のゲイン調整回路 200は、ノイズと信号の判別を行っていない。このため、 Fig. 3に示す受光回路が信号を受け続けた場合、信号がノイズレベル電圧 V noiseより大きいのでアンプ 3のゲインが必要以上に下がることがある。しかし

T

ながら、信号区間 STと信号区間 STとの間には休止区間 RT(Fig. 9参照）があるので、休止区間 RT中に必要なゲインまで復帰できれば何ら不具合は生じない。なお、休止区間 RT中に必要なゲインまで復帰できるように、加算値を減算値の絶対値よりも大きく設定しておくことが望ましい。加算値を大きくするほどゲインの復帰が確実になるが、加算値を大きくし過ぎるとノイズも信号と認識されるおそれがあるため、加算値を適切な値に設定する必要がある。

[0062] 次に、ゲイン調整速度が速いゲイン調整回路を備えた本発明に係る受光回路の他の構成例を Fig. 4に示す。なお、 Fig. 4において Fig. 3と同一の部分には同一の符号を付し詳細な説明を省略する。 Fig. 4に示す受光回路は、 Fig. 3に示す受光回路のゲイン調整回路 200をゲイン調整回路 201に置換した構成である。そして、ゲイン調整回路 201は、ゲイン調整回路 200の加減算器 26及びゲインレジスタ 27をそれぞれ加減算器 26'及びゲインレジスタ 27'に置換した構成である。 [0063] 以下、ゲイン調整回路 201について説明する。ゲイン調整回路 201は、比較器 21 と、定電圧源 22と、発振器 (OSC) 23と、セットリセットフリップフロップ 24と、加減算値計算回路 25と、加減算器 26'と、ゲインレジスタ 27'と、電圧-電流変換回路 28とによって構成されている。ゲイン値を一時的に記憶するゲインレジスタ 27'は、 9bitのレジスタであって、上位 7bitをゲイン値の一時記憶用に用いるので、ゲイン値は 128 段階に調整可能である。

[0064] 比較器 21は、バンドパスフィルタ 4の出力信号が信号である力ゾィズであるかの判別を行っておらず、バンドパスフィルタ 4の出力信号が定電圧源 22から出力されるノィズレベル電圧 V noise (<V signal)より大きければ Highレベルの信号を、バンドパ

T T

T

[0065] 発振器 23から発振される所定の周期（ノイズの周期より長く且つ Fig. 9に示す休止区間 RTより短い期間、本実施形態では 20mS)のクロック信号によって、前記所定の周期毎にセットリセットフリップフロップ 24がリセットされる。

[0066] 加減算値計算回路 25は、セットリセットフリップフロップ 24の出力が Highレベルであれば所定の減算値 (本実施形態では 1)を出力し、セットリセットフリップフロップ 2 4の出力が Lowレベルであれば所定の加算値 (本実施形態では 2)を出力する。

[0067] 加減算器 26'は、ゲインレジスタ 27'が出力するゲイン値（上位 7bitのデジタルデータ)及び前回の加減算値 (下位 2ビットのデジタルデータ）と、加減算値計算回路 2 5が出力する減算値或いは加算値 (今回の加減算値)とを入力する (Fig. 5のステツプ # 10)。

[0068] ゲインレジスタ 27'が出力する前回の加減算値（下位 2ビットのデジタルデータ）と加減算値計算回路 25が出力する減算値或いは加算値 (今回の加減算値)とが同じ値であれば（Fig. 5のステップ # 20の YES)、加減算器 26，は、ゲインレジスタ 27，が出力するゲイン値 (上位 7bitのデジタルデータ）と加減算値計算回路 25が出力する減算値或いは加算値 (今回の加減算値)とを演算し、演算結果をゲイン値 (上位 7bit のデジタルデータ）としてゲインレジスタ 27'に出力するとともに（Fig. 5のステップ # 30)、加減算値計算回路 25が出力する減算値或いは加算値 (今回の加減算値)を保持すべき加減算値（下位 2ビットのデジタルデータ）としてゲインレジスタ 27，に出力する（Fig. 5のステップ # 40)。一方、ゲインレジスタ 27'が出力する前回の加減算値 (下位 2ビットのデジタルデータ）と加減算値計算回路 25が出力する減算値或いは加算値 (今回の加減算値）とが異なる値であれば (Fig. 5のステップ # 20の NO)、加減算器 26 'は、ゲインレジスタ 27'が出力するゲイン値（上位 7bitのデジタルデータ）をそのままゲイン値（上位 7bitのデジタルデータ）としてゲインレジスタ 27'に出力するとともに (Fig. 5のステップ # 50)、加減算値計算回路 25が出力する減算値或いは加算値 (今回の加減算値)を保持すべき加減算値 (下位 2ビットのデジタルデータ)としてゲインレジスタ 27'に出力する（Fig. 5のステップ # 60)。

[0069] ゲインレジスタ 27'は、発振器 23から発振されるクロック信号に基づいて前記所定の周期毎にクロック動作を行う。ゲインレジスタ 27'が出力するゲイン値（上位 7bitのデジタルデータ）は加減算器 26'以外に電圧—電流変換回路 28にも出力される。電圧—電流変換回路 28は、電圧信号であるゲイン値 (上位 7bitのデジタルデータ)をアナログ電流信号に変換し、そのアナログ電流信号によってアンプ 3のゲインを可変する。

[0070] Fig. 4に示す受光回路のゲイン調整回路 201は、 Fig. 3に示す受光回路のゲイン調整回路 200と同様の効果を奏するとともに、加算値が連続して加減算器 26'に入力されなければゲイン値は上がらず、減算値が連続して加減算器 26'に入力されなければゲイン値は下がらな、ので、ゲイン値のばたつきを抑制することができる。

[0071] 次に、ゲイン調整速度が速いゲイン調整回路を備えた本発明に係る受光回路の更に他の構成例を Fig. 6に示す。なお、 Fig. 6において Fig. 3と同一の部分には同一の符号を付し詳細な説明を省略する。 Fig. 6に示す受光回路は、 Fig. 3に示す受光回路のゲイン調整回路 200をゲイン調整回路 202に置換した構成である。そして、ゲイン調整回路 202は、ゲイン調整回路 200のセットリセットフリップフロップ 24をカウンタ 29及び 30に置換した構成である。

[0072] 以下、ゲイン調整回路 202について説明する。ゲイン調整回路 202は、比較器 21 と、定電圧源 22と、発振器 (OSC) 23と、加減算値計算回路 25と、加減算器 26と、ゲインレジスタ 27と、電圧電流変換回路 28と、カウンタ 29及び 30とによって構成されている。ゲイン値を一時的に記憶するゲインレジスタ 27は、 7bitのレジスタであるので、ゲイン値は 128段階に調整可能である。

[0073] 比較器 21は、バンドパスフィルタ 4の出力信号が信号であるかノイズであるかの判別を行っておらず、バンドパスフィルタ 4の出力信号が定電圧源 22から出力されるノィズレベル電圧 V noise (<V signal)より大きければ Highレベルの信号を、バンドパ

T T

T

大きくなければ Lowレベルの信号をカウンタ 29のリセット端子に出力する。カウンタ 2 9の出力は、カウンタ 30のリセット端子及び加減算値計算回路 25に送出される。カウンタ 30の出力は加減算値計算回路 25に送出される。

[0074] カウンタ 29及び 30は、発振器 23から発振されるクロック信号に基づいてカウンタ動作を行う。カウンタ 29及び 30は、例えば Fig. 7に示すように、複数のフリップフロップ FFl〜FFnと、否定回路 INV1と、論理積回路 AND1とから成る構成にするとよい。

[0075] カウンタ 29は、リセットされなければ、ノイズの周期より長く且つ Fig. 9に示す休止区間 RTより短い所定の時間（本実施形態では 20mS)毎にパルス出力を行う。カウンタ 29は、比較器 21の出力が Highレベルになるとリセットされる。カウンタ 30は、リセットされなければ、 Fig. 9に示す信号発生区間 STと休止区間 RTとを加算した時間 (本実施形態では lOOmS)毎にパルス出力を行う。カウンタ 30は、カウンタ 29のパルス出力によってリセットされる。

[0076] したがって、無信号時の比較器 21の出力 OUT21、カウンタ 30の出力 OUT30、及びカウンタ 29の出力 OUT29のタイミングチャートは Fig. 8のようになる。なお、 Fig . 8において T1はノイズが無い区間を示し、 T2はノイズが有る区間を示している。

[0077] 加減算値計算回路 25は、カウンタ 30からのパルス出力を入力すると所定の減算値

(本実施形態では 1)を出力し、カウンタ 29からのパルス出力を入力すると所定の加算値 (本実施形態では 1)を出力する。そして、加減算器 26は、ゲインレジスタ 27 が出力するゲイン値 (7bitのデジタルデータ）と加減算値計算回路 25が出力する減算値或いは加算値とを演算し、演算結果をゲイン値（7bitのデジタルデータ）としてゲインレジスタ 27〖こ出力する。 [0078] ゲインレジスタ 27は、発振器 23から発振されるクロック信号に基づいて前記所定の周期毎にクロック動作を行う。ゲインレジスタ 27が出力するゲイン値（7bitのデジタルデータ）は加減算器 26以外に電圧-電流変換回路 28にも出力される。電圧-電流変換回路 28は、電圧信号であるゲイン値（7bitのデジタルデータ）をアナログ電流信号に変換し、そのアナログ電流信号によってアンプ 3のゲインを可変する。

[0079] Fig. 6に示す受光回路のゲイン調整回路 202では、例えば、 Fig. 9に示すような信号を処理する場合、最小ゲイン力も最大ゲインに移行するのに 2. 54S ( = 127 X 20mS)必要であり、最大ゲイン力最小ゲインに移行するのに 12. 7S ( = 127 X 10 OmS)必要である。一方、特許文献 1に開示されている技術を用いた場合は、同様の条件で、最小ゲイン力最大ゲインに移行するのに 12. 7S必要であり、最大ゲインから最小ゲインに移行するのに 12. 7S必要である。このように、 Fig. 6に示す受光回路のゲイン調整回路 202は、特許文献 1に開示されて!、る技術を用いた場合に比べてゲインを上げる際のゲイン調整速度が速い。また、加算値を減算値の絶対値よりも大きく設定することにより、ゲインを上げる際のゲイン調整速度を更に速くすることができる。

[0080] また、 Fig. 6に示す受光回路においても、 Fig. 3に示す受光回路力も Fig. 4に示す受光回路への変更と同様の変更を施すことができる。力かる変形を施すことにより、ゲイン値のばたつきを抑制することができる。

[0081] なお、上述した Fig. 3、 Fig. 4、 Fig. 6の本発明に係る受光回路は当該受光回路から出力される信号に基づ!ヽて機器全体を制御する制御部を備えた各種電気機器 ( 例えば、 TVやオーディオ機器等）に搭載することができる。また、本実施形態では受光素子としてフォトダイオードを用いた力フォトトランジスタ等の他の受光素子を用いても構わない。また、各種設定値 (ゲインの段階数、信号発生区間 STの数値、休止区間 RTの数値、加算値、減算値等）は上述した実施形態で用いた値に限定されることはない。

産業上の利用可能性

[0082] 本発明の判別回路と本発明のゲイン調整回路は、それぞれ信号処理回路 (例えば、受光回路)等に適用することができる。また、前記受光回路は、当該受光回路から出力される信号に基づいて機器全体を制御する制御部を備えた各種電気機器 (例えば、 TVやオーディオ機器等）に搭載することができる。

Claims

請求の範囲

[1] ローパスフィルタと、判定回路とを備え、入力信号についてノイズと所定の時間を挟んで繰り返される信号とを判別する判別回路であって、

前記ローパスフィルタは、前記ノイズの周波数より小さく前記所定の時間を挟んで繰り返される信号の 1フレームと前記所定の時間とを合わせた周期の逆数より大きいカットオフ周波数を有し、

前記判定回路は、前記ローパスフィルタの出力に応じて前記入力信号がノイズか所定の時間を挟んで繰り返される信号かを判定することを特徴とする判定回路。

[2] 可変利得器と、前記可変利得器の出力に基づく信号を入力し、その入力した信号についてノイズと所定の時間を挟んで繰り返される信号とを判別する判別回路と、前記判別回路の判別結果に応じて前記可変利得器のゲインを制御するゲイン制御回路とを備える信号処理回路であって、

前記判別回路は、ローパスフィルタ及び判定回路を備え、

前記判定回路は、前記ローパスフィルタの出力に応じて前記入力信号がノイズか所定の時間を挟んで繰り返される信号かを判定することを特徴とする信号処理回路。

[3] 前記可変利得器の出力信号に基づく信号を入力するバンドパスフィルタを備え、前記判別回路が前記バンドパスフィルタの出力信号に基づく信号を入力する請求項 2に記載の信号処理回路。

[4] 前記バンドパスフィルタの出力信号に基づく信号を処理する信号処理部を備える請求項 3に記載の信号処理回路。

[5] 信号処理回路を備える電気機器であって、

前記信号処理回路は、可変利得器と、前記可変利得器の出力に基づく信号を入力し、その入力した信号についてノイズと所定の時間を挟んで繰り返される信号とを判別する判別回路と、前記判別回路の判別結果に応じて前記可変利得器のゲインを制御するゲイン制御回路とを備え、前記判別回路は、ローパスフィルタ及び判定回路を備え、

前記判定回路は、前記ローパスフィルタの出力に応じて前記入力信号がノイズか所定の時間を挟んで繰り返される信号かを判定することを特徴とする電気機器。

[6] 前記信号処理回路がさらに前記可変利得器の出力信号に基づく信号を入力するノンドノスフイノレタを備え、

前記判別回路が前記バンドパスフィルタの出力信号に基づく信号を入力する請求項 5に記載の電気機器。

[7] 前記信号処理回路が前記バンドパスフィルタの出力信号に基づく信号を処理する信号処理部を備える請求項 6に記載の電気機器。

[8] 入力信号と所定のノイズレベル電圧とを比較する比較回路と、

前記比較回路の出力に基づく信号に応じて所定の加算値又は所定の減算値を出力する加減算値計算回路と、

ゲイン値を一時的に記憶するゲインレジスタと、

前記加減算値計算回路から出力される所定の加算値又は所定の減算値と前記ゲインレジスタから出力されるゲイン値とを演算し、演算結果を前記ゲイン値として前記ゲインレジスタに出力する加減算器と、

前記ゲインレジスタから出力されるゲイン値に応じて外部可変利得器のゲインを調整するゲイン制御部とを備えることを特徴とするゲイン調整回路。

[9] 所定の周期のクロック信号を発振する発振器と、

前記比較回路の出力をセット端子に入力し、前記クロック信号をリセット端子に入力し、前記加減算値計算回路に出力データを送出するセットリセットフリップフロップとを備え、

前記ゲインレジスタ力前記クロック信号に基づ、てクロック動作を行う請求項 8に記載のゲイン調整回路。

[10] クロック信号を発振する発振器と、前記判定部の出力をリセット端子に入力し、リセットされなければ第 1の時間毎にパルス出力を行う第 1のカウンタと、

第 1のカウンタの出力をリセット端子に入力し、リセットされなければ第 2の時間毎にパノレス出力を行う第 2のカウンタとを備え、

前記ゲインレジスタ、第 1のカウンタ、及び第 2のカウンタが、前記クロック信号に基づいて動作し、

前記加減算値計算回路が、第 2のカウンタ力のパルス出力を入力すると所定の減算値を出力し、第 1のカウンタ力ものパルス出力を入力すると所定の加算値を出力する請求項 8に記載のゲイン調整回路。

[11] 前記所定の加算値が前記所定の減算値の絶対値よりも大きい請求項 8に記載のゲイン調整回路。

[12] 前回の所定の加算値又は所定の減算値を一時的に記憶する記憶部を備え、前記加減算器が、前記記憶部が記憶して、る前回の所定の加算値又は所定の減算値と前記加減算値計算回路力出力される所定の加算値又は所定の減算値とが同一でなければ、前記加減算値計算回路から出力される所定の加算値又は所定の減算値と前記ゲインレジスタから出力されるゲイン値とを演算せずに、前記ゲインレジスタから出力されるゲイン値をそのまま前記ゲイン値として前記ゲインレジスタに出力する請求項 8に記載のゲイン調整回路。

[13] 可変利得器と、前記可変利得器の出力に基づく信号を処理する信号処理部と、前記可変利得器の出力に基づく信号を入力し、前記可変利得器のゲインを調整するゲイン調整回路とを備える信号処理回路であって、

前記ゲイン調整回路が、入力信号と所定のノイズレベル電圧とを比較する比較回路と、前記比較回路の出力に基づく信号に応じて所定の加算値又は所定の減算値を出力する加減算値計算回路と、ゲイン値を一時的に記憶するゲインレジスタと、前記加減算値計算回路から出力される所定の加算値又は所定の減算値と前記ゲインレジスタから出力されるゲイン値とを演算し、演算結果を前記ゲイン値として前記ゲインレジスタに出力する加減算器と、前記ゲインレジスタから出力されるゲイン値に応じて外部可変利得器のゲインを調整するゲイン制御部とを備えることを特徴とする信号処理回路。

信号処理回路を備える電気機器であって、

前記信号処理回路が、可変利得器と、前記可変利得器の出力に基づく信号を処理する信号処理部と、前記可変利得器の出力に基づく信号を入力し、前記可変利得器のゲインを調整するゲイン調整回路とを備え、

前記ゲイン調整回路が、入力信号と所定のノイズレベル電圧とを比較する比較回路と、前記比較回路の出力に基づく信号に応じて所定の加算値又は所定の減算値を出力する加減算値計算回路と、ゲイン値を一時的に記憶するゲインレジスタと、前記加減算値計算回路から出力される所定の加算値又は所定の減算値と前記ゲインレジスタから出力されるゲイン値とを演算し、演算結果を前記ゲイン値として前記ゲインレジスタに出力する加減算器と、前記ゲインレジスタから出力されるゲイン値に応じて外部可変利得器のゲインを調整するゲイン制御部とを備えることを特徴とする電気機器。