WO2005103777A1 - 光導波路チップ及びその製造方法 - Google Patents

光導波路チップ及びその製造方法 Download PDF

Info

Publication number
WO2005103777A1
WO2005103777A1 PCT/JP2005/007631 JP2005007631W WO2005103777A1 WO 2005103777 A1 WO2005103777 A1 WO 2005103777A1 JP 2005007631 W JP2005007631 W JP 2005007631W WO 2005103777 A1 WO2005103777 A1 WO 2005103777A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical waveguide
waveguide layer
main surface
wafer
substrate
Prior art date
Application number
PCT/JP2005/007631
Other languages
English (en)
French (fr)
Inventor
Takafumi Yokino
Katsumi Shibayama
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP20050734698 priority Critical patent/EP1739463B1/en
Priority to US11/587,143 priority patent/US7680366B2/en
Publication of WO2005103777A1 publication Critical patent/WO2005103777A1/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes

Definitions

  • the present invention relates to an optical waveguide chip and a method for manufacturing the same.
  • An optical waveguide chip is used to split or couple light traveling in an optical transmission medium such as an optical fiber.
  • a buried optical waveguide chip has a polymer optical waveguide layer composed of a core that guides light and a clad that covers the core, on a substrate that also has Si force.
  • a method for manufacturing such an optical waveguide chip is, for example, as follows. First, a lower cladding layer is formed on a Si wafer. Next, a core layer having a higher refractive index than the lower clad layer is formed in an arbitrary planar shape on the lower clad layer by a photolithography technique, an etching technique, or the like. Subsequently, an upper clad layer is formed so as to cover the core layer. Then, the Si wafer on which the lower clad layer, the core layer, and the upper clad layer are formed is cut into chips along a predetermined line to obtain an optical waveguide chip.
  • FIG. 1 is a diagram for explaining this method.
  • this method after an optical waveguide 102 is formed on a wafer-like substrate 101, a part of the optical waveguide 102 and the substrate 101 is cut by a dicing blade 103. By this cutting, the end face 102a of the optical waveguide 102 is formed, and a step portion 10 lb having the same side surface as the end face 102a of the optical waveguide 102 is formed on the substrate 101.
  • Patent Document 1 munitions generated by cutting the substrate 101 are finely pulverized between the substrate 101 and the dicing blade 103 to become fine particles, whereby the optical waveguide end face 102 is polished. It has been pointed out that there is an effect that is. Also, in Patent Document 1, when the dicing blade 103 dices the substrate by full cutting (all the substrate is urged in the thickness direction), the dicing blade 103 is half cut (the substrate is left in the thickness direction). In comparison with dicing by cutting, a large amount of chipping (chipping) occurs, which damages the end face of the optical waveguide and makes the optical waveguide easy to peel off. Has been plucked. Therefore, the manufacturing method of Patent Document 1 attempts to form a favorable optical waveguide end face by controlling the polishing action of the cannonball by the cutting depth of the substrate of the dicing blade 103.
  • Patent Document 1 JP-A-11 337757
  • the inventors have studied the conventional method for manufacturing an optical waveguide chip, and as a result, have found the following problems. That is, in the conventional method for manufacturing an optical waveguide chip disclosed in Patent Document 1, when a wafer having a relatively hard material force such as Si is cut by dicing, chipping may occur on the cut surface of the wafer. is there. Then, the optical waveguide layer may be peeled off by the wafer surface force due to the chipping of the wafer.
  • the region (a) in FIG. 2 is an appearance photograph showing a state in which the optical waveguide layer 105 is peeled off when the Si wafer 104 on which the optical waveguide layer 105 having the polymer force is formed is diced. . Further, a region (b) in FIG.
  • FIG. 2 is a cross-sectional photograph of the Si wafer 104 and the optical waveguide layer 105 shown in the region (a). As shown in the photographs of FIG. 2, when the wafer 104 is cut by the conventional dicing method, it can be seen that the surface strength of the optical waveguide layer 105 may be peeled off by the chipping.
  • the present invention has been made to solve the above-described problems, and has an optical waveguide having a structure for effectively avoiding or suppressing peeling of an optical waveguide layer when a wafer is cut.
  • an optical waveguide having a structure for effectively avoiding or suppressing peeling of an optical waveguide layer when a wafer is cut.
  • An optical waveguide chip includes a substrate having a main surface, and an optical waveguide layer formed on the main surface of the substrate and having a core portion for guiding light.
  • the optical waveguide chip is located at a central side of the main surface at a predetermined distance from the edge of the main surface of at least a part of the side surface of the optical waveguide layer.
  • the optical waveguide chip having the above-described structure at least a part of the side surface of the optical waveguide layer is located closer to the center of the main surface than the side surface of the substrate including the edge of the main surface.
  • the edge of the main surface that is, Even if chipping or cracking occurs due to chipping in the cut portion (c), the influence is unlikely to reach the optical waveguide layer. Therefore, according to the optical waveguide chip of the present invention, peeling of the optical waveguide layer when cutting the wafer can be effectively avoided or suppressed.
  • the peripheral region of the main surface of the substrate may not be covered with the optical waveguide layer.
  • the area of the contact area of the optical waveguide in contact with the main surface is smaller than the area of the entire main surface.
  • the optical waveguide chip having the above-described structure is formed by forming an optical waveguide layer having a core portion for guiding light on a wafer that is to be a substrate, and forming a line to be cut on the wafer surface.
  • the optical waveguide layer may be formed by removing a part of the optical waveguide layer covering the region including and cutting the wafer so as to divide the region along the line to be cut.
  • the wafer is cut so as to divide the region on the main surface from which a part of the optical waveguide layer has been removed. Is effectively reduced, and peeling of the optical waveguide layer at the time of wafer cutting is suitably avoided or suppressed.
  • the shortest distance from the other side surface of the optical waveguide layer to the edge of the main surface is equal to the side force of the optical waveguide layer coincident with the light input / output end of the core portion. It is preferably smaller than the shortest distance to the edge.
  • the optical waveguide layer may have a thin film portion located on the outer peripheral region including the edge of the main surface of the substrate and thinner than the central portion of the optical waveguide layer.
  • the optical waveguide layer is on the side coinciding with the side surface of the substrate including the edge of the main surface. And a side surface located on the center side of the main surface by a predetermined distance from the edge of the main surface. The inventors have found that the thinner the optical waveguide layer in the vicinity of the cut portion at the time of cutting the wafer, the harder it is to peel off the surface force of the wafer at the time of cutting the wafer.
  • the region in contact with the edge of the main surface is covered with the thin film portion of the optical waveguide layer.
  • the peeling of the optical waveguide layer due to chipping can be suitably avoided or suppressed.
  • the optical waveguide chip having the above-described structure has an optical waveguide layer having a core portion for guiding light on a wafer, and covers an area including a line to be cut on the wafer surface.
  • a portion of the layer may be formed by forming a thinner film portion than other portions of the optical waveguide layer, and cutting the wafer so as to divide the thin film portion along a line to be cut.
  • the wafer is cut so as to divide the thin film portion when the wafer is cut, so that peeling of the optical waveguide layer due to chipping can be suitably avoided or suppressed. .
  • the thickness of the thin film portion is preferably smaller than the distance between the core portion and the main surface.
  • the relationship between the distance between the core portion and the main surface and the thickness of the thin film portion is determined by the relationship between the distance between the core portion and the main surface and the thickness of the thin film portion in an arbitrary cross section of the optical waveguide chip. Means a relationship.
  • the width of the thin film portion located between the side surface of the optical waveguide layer coincident with the light input / output end of the core portion and the edge of the main surface is equal to the optical waveguide chip.
  • the width is preferably smaller than the width of the thin film portion located between the other side surface of the wave guide layer and the edge of the main surface.
  • the optical waveguide layer preferably contains a polymer. Yes.
  • the optical waveguide layer contains a polymer
  • the optical waveguide layer is softer than the substrate, so that the optical waveguide layer is easily peeled off by chipping when cutting the wafer.
  • peeling of the optical waveguide layer can be suitably avoided or suppressed even when the optical waveguide layer contains a polymer. .
  • the method for manufacturing an optical waveguide chip according to the present invention includes a cutting step of cutting the wafer along a line to be cut by the optical waveguide layer having a core portion for guiding light.
  • this cutting step includes a step of removing at least a part of the optical waveguide layer covering a region including the line to be cut on the wafer surface, and a step of cutting the wafer so as to divide the region along the line to be cut. And a step of performing.
  • the wafer when the wafer is cut, the wafer is cut so as to divide a region where at least a part of the optical waveguide layer has been removed on the wafer surface. Even if cracks occur, it is difficult for the influence to reach the optical waveguide layer. Therefore, according to the method for manufacturing an optical waveguide chip according to the present invention, peeling of the optical waveguide layer during wafer cutting can be effectively avoided or suppressed.
  • optical waveguide chip and the method of manufacturing the same according to the present invention peeling of the optical waveguide layer during wafer cutting can be effectively avoided or suppressed.
  • FIG. 1 is a view for explaining a conventional method for manufacturing an optical waveguide chip.
  • FIG. 2 shows a conventional method using a Si wafer with a polymer optical waveguide layer formed on the surface.
  • 4 is a photograph showing a state of an optical waveguide layer when dicing is performed in FIG.
  • FIG. 3 is a diagram showing a configuration of an optical waveguide chip according to a first embodiment of the present invention.
  • FIG. 4 is a plan view showing a main surface of a substrate in the optical waveguide chip according to the first embodiment.
  • FIG. 5 is a plan view showing a wafer product used for manufacturing an optical waveguide chip.
  • FIG. 6 is an enlarged cross-sectional view showing the III-III cross section of the product shown in FIG. 5.
  • [7] is a diagram for explaining an example of manufacturing the optical waveguide chip according to the first embodiment (part 1).
  • [8] is a diagram for explaining an example of manufacturing the optical waveguide chip according to the first example (part 2).
  • [9] is a diagram for explaining another example of manufacturing the optical waveguide chip according to the first embodiment.
  • FIG. 10 is a diagram for explaining the effect of the optical waveguide chip according to the first embodiment (the figure).
  • FIG. 11 is a diagram for explaining an effect of the optical waveguide chip according to the first embodiment (the figure).
  • FIG. 12 is a diagram for explaining an effect of the optical waveguide chip according to the first embodiment (the figure).
  • [13] is a diagram showing a configuration of a modified example of the optical waveguide chip according to the first embodiment.
  • FIG. 14 is a diagram showing a configuration of an optical waveguide chip according to a second embodiment of the present invention.
  • FIG. 15 is a diagram showing a structure near a side surface of the optical waveguide chip according to the second embodiment.
  • FIG. 16 is a diagram for explaining an example of manufacturing the optical waveguide chip according to the second embodiment (part 1).
  • FIG. 17 is a view for explaining an example of manufacturing the optical waveguide chip according to the second example (part 2).
  • FIG. 18 is a view for explaining another example of manufacturing the optical waveguide chip according to the second embodiment.
  • FIG. 19 A part of the appearance of the optical waveguide chip according to the second example was photographed obliquely from above. It is a photograph.
  • FIG. 20 is an enlarged photograph of a portion of the photograph shown in FIG.
  • FIG. 21 is a photograph of a part of the external appearance of the optical waveguide chip according to the second example, taken by an upward force.
  • FIG. 22 is a photograph of a part of the appearance of the optical waveguide chip according to the second example, taken by a lateral force.
  • FIG. 23 is a diagram showing a configuration of a modified example of the optical waveguide chip according to the second embodiment.
  • FIG. 3 is a diagram showing the configuration of the first embodiment of the optical waveguide chip according to the present invention.
  • a region (a) is a plan view of the optical waveguide chip according to the first embodiment
  • a region (b) is A sectional view corresponding to the II section of the optical waveguide chip 1 in the region (a) is shown.
  • a region (c) in FIG. 3 is a cross-sectional view corresponding to a II-II cross section of the optical waveguide chip 1 in the region (a).
  • the II-II section is set along the core 7 of the optical waveguide chip 1.
  • FIG. 4 is a plan view showing the main surface 3a of the substrate 3 provided in the optical waveguide chip 1 according to the first embodiment.
  • the optical waveguide chip 1 according to the first embodiment is a so-called embedded optical waveguide chip.
  • the optical waveguide chip 1 includes a substrate 3 and an optical waveguide layer 5.
  • the substrate 3 can be formed using a material such as silicon, quartz, glass epoxy, ceramic, or polyimide.
  • the substrate 3 has a rectangular planar shape, and has a main surface 3a, a pair of side surfaces 3b, and another pair of side surfaces 3c.
  • the main surface 3a has a region 3e adjacent to the edge of the main surface 3a and a region 3d occupying the main surface 3a other than the region 3e.
  • the area 3e is set so as to surround the area 3d.
  • the optical waveguide layer 5 is provided on the region 3d on the main surface 3a of the substrate 3. That is, the optical waveguide layer 5 is provided on a region other than the region 3e on the main surface 3a of the substrate 3, and the region 3e is not covered by the optical waveguide layer 5.
  • the optical waveguide layer 5 is formed in a rectangular shape having a pair of side surfaces 5a and another pair of side surfaces 5b. Since the optical waveguide layer 5 is provided on a region other than the region 3e, the side surfaces 5a and 5b are located closer to the center of the substrate 3 than the corresponding side surfaces 3b and 3c of the substrate 3, respectively. In other words, the side surfaces 5a and 5b are provided at positions set back from the side surfaces 3b and 3c of the substrate 3, respectively.
  • the optical waveguide layer 5 has a clad 6 and a core 7 having a higher refractive index than the clad 6.
  • the clad portion 6 is formed in a layer on the region 3d on the main surface 3a of the substrate 3, and the core portion 7 is formed inside the clad portion 6.
  • the core portion 7 has a Y-shaped planar shape connecting between the pair of side surfaces 5a of the optical waveguide layer 5. Further, one side surface 5a of the pair of side surfaces 5a functions as a light input / output end 7a, and the other side surface 5a functions as two light input / output ends 7b and 7c.
  • the core unit 7 can branch the light incident from the light input / output end 7a and emit the split light from each of the light input / output ends 7b and 7c. Further, the core section 7 can combine the light incident from each of the light input / output ends 7b and 7c, and emit the combined light from the light input / output end 7a.
  • the width L of a portion extending along the side surface 5a of the optical waveguide layer 5 coinciding with the light input / output ends 7a to 7c of the core portion 7 is It is set smaller than the width L of the portion extending along the side surface 5b of the vehicle.
  • the setback width L of the side surface 5a of the optical waveguide layer 5 corresponding to a to 7c with respect to the side surface 3b of the substrate 3 is set smaller than the setback width L of the other side surface 5b with respect to the side surface 3c.
  • Materials constituting the optical waveguide layer 5 include polyimide, benzocyclobutene resin, and silicon.
  • Organic polymers (polymers) whose main ingredients are polystyrene, polymethylmethacrylate (PMMA), epoxy, acrylate, etc., quartz, LiNbO, LiTaO, ZnO, NbO, TaO, Si
  • Inorganic materials such as N and YIG (YFeO) can be exemplified.
  • YIG YFeO
  • Examples of the system material include those in which H in the CH group of each exemplified material is replaced with fluorine or deuterium.
  • FIG. 5 is a plan view showing a wafer product 10 used for manufacturing the optical waveguide chip 1
  • FIG. 6 is an enlarged sectional view showing a III-III section of the wafer product 10 shown in FIG. .
  • FIG. 6 shows a cross section of the core portion 18 included in the optical waveguide layer 20 along the longitudinal direction.
  • a planned cutting line A is assumed on the wafer product 10.
  • the planned cutting line A is a boundary line between the optical waveguide chips manufactured by cutting the wafer product 10 into chips, and is a virtual line assumed on the wafer product 10.
  • the wafer product 10 includes the wafer 4 having the same strength as Si. On the main surface 4a of the wafer 4, an area 4b extending along the line A to be cut is assumed. Further, the wafer product 10 includes an optical waveguide layer 20 formed on the main surface 4a of the wafer 4. The optical waveguide layer 20 has a core 18 and a cladding layer 19.
  • the manufacturing method of the wafer product 10 is as follows. First, after cleaning the main surface 4a of the wafer 4, a lower clad layer 19a, which is a part of the clad layer 19, is laminated on the main surface 4a. As a material of the lower cladding layer 19a, the above-mentioned organic polymer or inorganic material is used.
  • a core layer having a higher refractive index than the lower cladding layer 19a is laminated on the lower cladding layer 19a, and the core layer is exposed to an arbitrary shape (Y-shape in this embodiment) by a photolithography technique, an etching technique, or the like.
  • the core 18 is formed by the “development” etching.
  • an upper clad layer 19b having the same material strength as the lower clad layer 19a is laminated so as to cover the core portion 18 and the lower clad layer 19a.
  • the wafer product 10 is completed.
  • the optical waveguide layer 20 is made of a polymer, it is preferable that the optical waveguide layer 20 be formed relatively thick in order to prevent inclusion of voids (cavities).
  • a mask 41 is formed on the upper cladding layer 19b as shown in a region 5 (a) in FIG. Made.
  • Masks include general photoresist and O-resistant resist, as well as A1
  • a groove 55 having a bottom in the lower cladding layer 19a is formed by the dicing blade 61.
  • the bottom of the groove 55 is located on the region 4b of the main surface 4a of the wafer 4, and the groove 55 is formed such that the width of the bottom of the groove 55 is substantially the same as the width of the region 4b.
  • a thin dicing blade 62 as shown in area (c) in FIG. 5 may be used. In this case, by repeating dicing while moving the dicing blade 62 in the width direction of the region 4b, a groove 55 having a width corresponding to the width of the region 4b is formed.
  • the portion of the lower cladding layer 19a remaining at the bottom of the groove 55 (ie, the portion of the lower cladding layer 19a that is not covered by the mask 41) is shown in a region (d) in FIG.
  • the ions 66 induced by the discharge of the reactive gas are removed by dry etching such as reactive ion etching in which a force is applied to the main surface 4a side of the wafer 4.
  • a groove 53 separating the optical waveguide layer 20 is formed along the cut line A, and the optical waveguide layer 5 having the side surfaces 5a and 5b and including the core portion 7 and the clad portion 6 is formed.
  • the light input / output ends 7a to 7c of the core portion 7 are formed.
  • the wafer 4 is cut using a dicing blade 63 thinner than the dicing blade 61. At this time, the wafer 4 is cut so as to divide the area 4b of the main surface 4a along the line A to be cut.
  • the wafer 4 may be cut using a thinner dicing blade 64 as shown in regions (b) and (c) in FIG. In this case, after the wafer 4 is cut (see the area (b) in FIG. 8), the dicing blade 64 is moved in the width direction of the area 4b and the cutting of the wafer 4 is repeated so that the area 4b has an arbitrary width. (See area (c) in Fig. 8).
  • the wafer 4 is cut along the cutting line A (see FIG. 5), and the substrate 3 having the side surfaces 3b and 3c is formed as shown in a region (d) in FIG.
  • the optical waveguide chip 1 including the substrate 3 and the optical waveguide layer 5 is completed.
  • the area 4b is divided As a result, a region 3e of the main surface 3a of the optical waveguide chip 1 is formed.
  • a wafer product having the optical waveguide layer 20 on the wafer 4 is prepared by the same method as the above-described manufacturing method. Then, a mask 41 is formed on the upper cladding layer 19b as shown in a region (a) in FIG. Subsequently, the partial force of the mask 41 located on the region 4b of the main surface 4a of the wafer 4 is removed as shown in a region (b) of FIG. At this time, the opening 41a is formed such that its width is substantially the same as the width of the region 4b.
  • the portion of the optical waveguide layer 20 that is not covered by the mask 41 (that is, the portion corresponding to the opening 41a) is, for example, as shown in a region (c) in FIG.
  • the induced ions 66 are removed by dry etching such as reactive ion etching in which the force on the side of the main surface 4a of the ueno 4 also collides.
  • the groove 53 separating the optical waveguide layer 20 is formed, and the optical waveguide layer 5 having the side surfaces 5a and 5b and including the core portion 7 and the clad portion 6 is formed.
  • the light input / output ends 7a to 7c of the core 7 are formed.
  • a region 4b along the line A to be cut on the main surface 4a of the ueno 4 is exposed.
  • optical waveguide chip 1 including the substrate 3 and the optical waveguide layer 5 is completed by the same steps as those of the manufacturing method described above (see regions (a) to (d) in FIG. 8).
  • optical waveguide chip 1 effects of the optical waveguide chip 1 according to the first embodiment will be described.
  • the inventors faced a phenomenon in which the optical waveguide layer was separated from the wafer when the wafer on which the optical waveguide layer was formed was cut and chipped. When this phenomenon was verified, it was found that the deeper the cutting depth when dicing the wafer, the more noticeable the peeling of the optical waveguide layer. Further verification revealed that debris from wafer chubbing pushed up the optical waveguide layer, causing the optical waveguide layer to detach from the wafer.
  • the side surfaces 5a of the optical waveguide layer 5 and Each of 5b is provided closer to the center of substrate 3 than each of side surfaces 3b and 3c of substrate 3.
  • the edge of the main surface 3a ie, the cut portion of the wafer 4
  • the influence hardly reaches the optical waveguide layer 5. Therefore, according to the optical waveguide chip 1, peeling of the optical waveguide layer 5 when cutting the wafer 4 can be effectively avoided or suppressed.
  • FIG. 10 is a diagram for explaining another effect of the optical waveguide chip 1.
  • the side surfaces 5a and 5b are provided closer to the center of the chip than the side surfaces 3b and 3c, respectively, so that the space beside the side surfaces 5a and 5b serves as an adhesive pool. That is, as shown in a region (a) of FIG.
  • the optical fiber 71 and the optical waveguide chip By setting the refractive index of the adhesive 77 to a value between the refractive index of the core 73 of the optical fiber 71 and the refractive index of the core 7 in the optical waveguide layer 5, the optical fiber 71 and the optical waveguide chip The coupling loss between them is reduced.
  • an adhesive 77 is provided between the core 73 of the optical fiber 71 and the core portion of the optical waveguide layer. It cannot be interposed (see the area (b) in FIG. 10), or the adhesive 77 cannot stay between the core 73 of the optical fiber 71 and the core of the optical waveguide layer, and slips downward (see FIG. 10). (See area (c) in 10)).
  • the optical waveguide chip 1 such disadvantages do not occur, and the optical fiber 71 and the optical waveguide chip 1 can be suitably coupled.
  • FIG. 11 is a partial cross-sectional view for explaining still another effect of the optical waveguide chip 1.
  • the side surfaces 5a and 5b are provided closer to the center of the chip than the side surfaces 3b and 3c, respectively, so that when the optical waveguide chip 1 is handled by the tweezers 65 or the like, the optical waveguide layer 5 Prevent damage.
  • the tweezers 65 When the optical waveguide chip 1 is gripped by the tweezers 65 or the like, the tweezers 65 often contact the side surface of the optical waveguide chip 1 obliquely. At this time, when the side surface of the optical waveguide layer and the side surface of the chip are aligned with each other, as shown in the area (b) in FIG.
  • the tweezers 65 directly hit the optical waveguide layer, and The layer may be damaged.
  • the optical waveguide chip 1 according to the first embodiment as shown in the area (a) in FIG. 11, contact between the optical waveguide layer 5 and the tweezers 65 can be prevented. . Therefore, according to the optical waveguide chip 1, damage to the optical waveguide layer 5 when the optical waveguide chip 1 is handled can be prevented.
  • a region 3e that is not covered with the optical waveguide layer 5 exists in contact with the edge of the main surface 3a.
  • the optical waveguide chip 1 and the method of manufacturing the same according to the first embodiment when the wafer 4 on which the optical waveguide layer 5 is formed is cut, the optical waveguide layer 5 on the main surface 4a is removed. The wafer 4 is cut so as to divide the region 4b. Thereby, the influence of the chipping of the weno 4 on the optical waveguide layer 5 is effectively reduced, and peeling of the optical waveguide layer 5 when the wafer 4 is cut is suitably avoided or suppressed.
  • the optical waveguide chip 1 includes the light input / output ends 7 a to 7 c of the core 7 in the region 3 e of the main surface 3 a of the substrate 3 which is not covered by the optical waveguide layer 5.
  • the width L of the region 3e along the other side surface 5b from the edge of the main surface 3a is smaller.
  • FIG. 12 is a diagram for explaining the effect of the width L being smaller than the width L.
  • the distance between the end face 73a of the core 73 of the optical fiber 71 and the light input / output end 7a (or 7b, 7c) of the core 7 of the optical waveguide layer 5 increases, and the light from the optical fiber 71 is reduced. It spreads before it enters the light entrance / exit end 7a. Therefore, the coupling loss between the optical fiber 71 and the optical waveguide layer 5 increases.
  • the width L of the region 3e along the side surface 5a of the optical waveguide layer 5 is relatively small as shown in the region (a) in FIG.
  • the end face 73a of the core 73 and the light input / output end 7 of the core 7 a (or 7b, 7c) can be reduced, and coupling loss can be reduced.
  • the side surface 3c of the substrate 3 along the region 3e having a relatively large width L is gripped, so that the optical waveguide layer 5 is damaged.
  • the optical waveguide layer 5 may include a polymer.
  • a conventional optical waveguide chip see, for example, FIG. 2
  • the optical waveguide layer when the optical waveguide layer contains a polymer, the optical waveguide layer is softer than the substrate, so that the optical waveguide layer is easily peeled off by chipping when cutting the wafer.
  • the upper cladding layer it is preferable to laminate the upper cladding layer thickly in order to prevent voids (cavities) from being mixed into narrow portions such as the branch portion of the core portion. In this case, the optical waveguide layer is more easily peeled off by the chipping.
  • the optical waveguide chip 1 according to the first embodiment even when the optical waveguide layer 5 contains a polymer, peeling of the optical waveguide layer 5 is preferably avoided or suppressed.
  • FIG. 13 is a diagram showing a configuration of a modification of the optical waveguide chip according to the first embodiment.
  • a region (a) is a plan view of a modification of the optical waveguide chip la according to the first embodiment.
  • (b) is a cross-sectional view corresponding to the IV-IV cross section of the optical waveguide chip la in the region (a), and the region (c) is V—V in the optical waveguide chip la in the region (a).
  • a cross-sectional view corresponding to the cross section is shown.
  • the VV cross section is set along the core 9 of the optical waveguide chip la.
  • the optical waveguide chip la according to this modification and the optical waveguide chip 1 according to the first embodiment differ in the shape of the optical waveguide layer.
  • the optical waveguide layer 8 according to this modification is a ridge type.
  • the configuration of the substrate 3 in this modified example is the same as the configuration of the substrate 3 in the first embodiment.
  • the optical waveguide layer 8 in this modification uses the same material as the optical waveguide layer 5 according to the first embodiment to form the main surface 3a. It is provided on the area 3d. That is, the optical waveguide layer 8 is provided on a region other than the region 3e on the main surface 3a of the substrate 3, and the region 3e is not covered by the optical waveguide layer 8.
  • the optical waveguide layer 8 is The planar shape is rectangular, and has a pair of side surfaces 8a and another pair of side surfaces 8b. The side surfaces 8a and 8b of the optical waveguide layer 8 are provided closer to the center of the substrate 3 than the side surfaces 3b and 3c of the substrate 3, respectively.
  • the optical waveguide layer 8 has a core part 9 and a clad part 15.
  • the clad portion 15 is formed in a layer on the region 3d.
  • the core 9 is provided on the surface 15a of the clad 15.
  • the core portion 9 has a Y-shaped planar shape connecting the pair of side surfaces 8a of the optical waveguide layer 8, has a light input / output end 9a on one side surface 8a of the pair of side surfaces 8a, and has the other side surface 8a. Has two light input / output ends 9b and 9c.
  • the optical waveguide chip la according to this modification has the following effects, similarly to the optical waveguide chip 1 according to the first embodiment. That is, in the optical waveguide chip la, the side surfaces 8a and 8b of the optical waveguide layer 8 are provided closer to the center of the substrate 3 than the side surfaces 3b and 3c of the substrate 3, and the region 3e not covered by the optical waveguide layer 8 is the main surface.
  • the wafer on which the optical waveguide layer 8 is formed is cut into chips by being in contact with the edge of the optical waveguide layer 3a, even if chipping or cracking due to chipping occurs at the edge of the main surface 3a, the effect is not affected. It is difficult to reach layer 8.
  • the optical waveguide chip la according to this modification, peeling of the optical waveguide layer 8 when cutting the wafer is preferably avoided or suppressed.
  • the configuration in which the side surface of the optical waveguide layer is provided near the center of the substrate as described above is applicable not only to the embedded optical waveguide chip 1 but also to the ridge type optical waveguide chip la.
  • the configuration in which the side surface of the optical waveguide layer is provided near the center of the chip can be applied to other types of optical waveguide chips as long as the optical waveguide chip has a structure in which the optical waveguide layer is formed on a substrate. is there.
  • FIG. 14 is a diagram showing a configuration of an optical waveguide chip according to a second embodiment of the present invention, wherein a region (a) is a plan view of an optical waveguide chip lb according to the second embodiment, and a region (b) is And a cross-sectional view corresponding to the VI-VI cross section of the optical waveguide chip lb shown in the area (a).
  • the area (c) shows a cross-sectional view corresponding to the VII-VII cross section of the optical waveguide chip lb shown in the area (a).
  • the section VII-VII is set along the core 7 of the optical waveguide chip lb.
  • the configuration of the substrate 3 is the same as the configuration of the substrate 3 in the first embodiment, so that the configuration of the second embodiment will be described with reference to FIG. The configuration will be described.
  • an optical waveguide chip lb includes a substrate 3 and an optical waveguide layer 11.
  • the optical waveguide layer 11 is provided on the main surface 3a of the substrate 3.
  • the optical waveguide layer 11 has a thin film portion 11c on the region 3e of the main surface 3a, and the thickness of the thin film portion 11c is thinner than other portions of the optical waveguide layer 11.
  • a portion of the optical waveguide layer 11 provided on the region 3d of the main surface 3a is formed in a rectangular shape having a pair of side surfaces 11a and another pair of side surfaces lib.
  • the side surfaces 11a and 1 lb are located closer to the center of the substrate 3 than the side surfaces 3b and 3c of the substrate 3, respectively! In other words, the side surfaces 11a and 11b are provided at positions knocked from the side surfaces 3b and 3c of the substrate 3, respectively.
  • the optical waveguide layer 11 has a clad part 17 and a core part 7 having a higher refractive index than the clad part 17.
  • the clad portion 17 is formed in a layer on the region 3d on the main surface 3a of the substrate 3, and forms a thin film portion 11c on the region 3e.
  • the core 7 is formed inside the clad 17. Since the configuration and shape of the core 7 are the same as the configuration and shape of the core 7 in the first embodiment, detailed description will be omitted. Further, the material forming the optical waveguide layer 11 is the same as that of the optical waveguide layer 5 in the first embodiment.
  • region (a) in FIG. 15 is an enlarged cross-sectional view near the side surface 11 a of the optical waveguide layer 11.
  • the area (b) is an enlarged cross-sectional view near the side face ib of the optical waveguide layer 11.
  • the setback width L of the side surface 11a of the optical waveguide layer 11 having the light input / output ends 7a to 7c of the core portion 7 with respect to the side surface 3b of the substrate 3 is set with respect to the side surface 3c of the other side surface l ib.
  • the thickness t of the thin film portion 11c is equal to the thickness of the core portion 7 and the substrate 3.
  • the thickness of the thin film portion 11c is
  • the thickness t of the thin film portion 11c for example, the core portion 7 and the substrate 3
  • t 20 / zm. Also, more preferably
  • a groove having a bottom in the lower cladding layer 19a is formed by the dicing blade 61, so that the lower cladding layer 19a is thinner than the lower cladding layer 19a.
  • Portion 51 is formed.
  • the thin film portion 51 is formed on the region 4b of the main surface 4a of the wafer 4, and the thin film portion 51 is formed such that the width of the thin film portion 51 is substantially the same as the width of the region 4b.
  • the dicing blade 61 having a thickness corresponding to the width of the region 4b of the main surface 4a may be used.
  • a thin dicing blade 62 as shown in area (b) in FIG. 16 may be used. In this case, by dicing the dicing blade 62 in the width direction of the region 4b and repeating dicing, the thin film portion 51 having a width corresponding to the width of the region 4b can be formed.
  • the wafer 4 is cut using a dicing blade 63 thinner than the dicing blade 61 as shown in a region (a) in FIG. At this time, the wafer 4 is cut so as to divide the thin film portion 51 (see the areas (a) and (b) in FIG. 16) along the cut line A.
  • the wafer 4 may be cut using a thin dicing blade 64 as shown in the area (b) and the area (c) in FIG. In this case, after the cutting of the wafer 4 (see the area (b) in FIG. 17), the thinning portion 51 is arbitrarily widened by repeating the cutting of the wafer 4 while moving the dicing blade 64 in the width direction of the area 4b. It is divided (see the area (c) in FIG.
  • the wafer 4 is cut along the cut line A (see FIG. 5), and an optical waveguide chip lb including the substrate 3 and the optical waveguide layer 11 is completed.
  • the thin film portion 51 becomes the thin film portion 11c in the optical waveguide chip 1 by being divided.
  • a mask 41 is formed on the upper cladding layer 19b of the wafer product 10.
  • the portion of the mask 41 corresponding to the region 4b of the main surface 4a of the ueno 4 is removed, and an opening 41a is formed in the mask 41.
  • the opening 41a is formed such that its width is substantially the same as the width of the region 4b.
  • a portion of the optical waveguide layer 20 that is not covered by the mask 41 (that is, a portion corresponding to the opening 41a) is, for example, discharged by a reactive gas as shown in a region (c) in FIG.
  • the induced ions 66 are removed to a depth reaching the lower cladding layer 19a by dry etching such as reactive ion etching in which the induced ions collide with the main surface 4a of the ueno 4.
  • dry etching such as reactive ion etching in which the induced ions collide with the main surface 4a of the ueno 4.
  • an optical waveguide chip lb including the substrate 3 and the optical waveguide layer 11 is completed through the same steps as the above-described manufacturing method (see regions (a) to (c) in FIG. 17).
  • the side surfaces 1 la and 1 lb of the optical waveguide layer 11 are provided closer to the center of the substrate 3 than the respective side surfaces 3 b and 3 c of the substrate 3.
  • FIGS. 19 to 22 are photographs showing the above-described effects of the optical waveguide chip lb and the method of manufacturing the same.
  • FIG. 19 is a photograph of a part of the appearance of the optical waveguide chip lb taken from obliquely above.
  • FIG. 20 is an enlarged photograph of a part of the photograph shown in FIG.
  • FIG. 21 is a photograph in which a part of the appearance of the optical waveguide chip lb is also photographed with an upward force.
  • FIG. 22 is a photograph of a part of the appearance of the optical waveguide chip lb, which also includes a lateral force.
  • the side surfaces 1 la and 1 lb of the optical waveguide layer 11 are different from the side surfaces 3 b and 3 c of the substrate 3. It can also be seen that the separation of the optical waveguide layer 11 is effectively avoided by providing the layer near the center of the chip. In particular, as can be seen from the photographic power of FIG. 22, chipping C occurs at the edge of the main surface 3a of the substrate 3. In spite of this, peeling of the optical waveguide layer 11 is effectively suppressed.
  • the optical waveguide chip lb according to the second embodiment has the following effects. That is, when the optical waveguide chip lb and the optical transmission line such as an optical fiber are bonded to each other, the space beside the side surfaces 1 la and 1 lb serves as an adhesive pool, and the optical fiber and the optical waveguide chip lb are joined together. Good binding of Further, since the side surfaces 11a and l ib of the optical waveguide layer 11 are provided closer to the center of the chip than the side surfaces 3b and 3c of the substrate 3, when the optical waveguide chip lb is gripped by tweezers or the like, the optical waveguide layer 11 Damage is prevented.
  • the optical waveguide layer 11 on the region 3e in contact with the edge of the main surface 3a is a thin film portion 11c.
  • the inventors have found that the thinner the optical waveguide layer near the cut portion when cutting the wafer, the harder the surface force of the optical waveguide layer is to be peeled off when cutting the wafer.
  • the thinner the optical waveguide layer is, the smaller the stress difference is and the harder it is to peel off. Therefore, according to the optical waveguide chip lb according to the second embodiment, the optical waveguide layer 11 on the region 3e in contact with the edge of the main surface 3a is the thin film portion 11c, so that the optical waveguide layer 20 is formed.
  • the optical waveguide layer 11 is preferably peeled. Avoided or suppressed.
  • the wafer 4 on which the optical waveguide layer 20 is formed is cut so as to divide the thin film portion 51. Even if chipping or cracking occurs in the wafer 4 due to the rubbing, peeling of the optical waveguide layer 11 is preferably avoided or suppressed.
  • the thickness t of the thin film portion 11c is determined by the distance t between the core portion 7 and the main surface 3a.
  • the inventors of the present invention have conducted intensive studies and found a suitable thickness of the thin film portion 11c. That is, by setting the thickness t of the thin film portion 11c to be smaller than the interval t, the thickness of the substrate 3 is reduced.
  • the width L from the edge of the main surface 3a of the thin film portion 11c along the side surface 11a of the optical waveguide layer 11 having the light input / output ends 7a to 7c of the core portion 7 is Other in layer 11
  • FIG. 23 is a diagram showing a modification of the optical waveguide chip lc according to the second embodiment, where a region (a) is a plan view of the optical waveguide chip lc according to this modification, and a region (b) is a region ( A sectional view corresponding to the VIII-VIII section of the optical waveguide chip lc shown in a), and a region (c) is a sectional view corresponding to the IX-IX section of the optical waveguide chip lc shown in the region (a). Is shown.
  • the IX-IX cross section is set along the core 9 of the optical waveguide chip lc.
  • the optical waveguide chip lc according to this modification and the optical waveguide chip lb according to the second embodiment are different in the shape of the optical waveguide layer. That is, while the optical waveguide layer 11 in the second embodiment is a buried type, the optical waveguide layer 13 in this modification is a ridge type. Note that the configuration of the substrate 3 in this modification is the same as the configuration of the substrate 3 in the first embodiment.
  • the optical waveguide layer 13 in this modification is formed on the main surface 3a using the same material as the optical waveguide layer 11 in the second embodiment. It is provided in. That is, in the optical waveguide layer 13, the thin film portion 13c is provided on the region 3e of the main surface 3a, and the other portion is provided on the region 3d of the main surface 3a.
  • the portion of the optical waveguide layer 13 provided on the region 3d has a rectangular planar shape, and has a pair of side surfaces 13a and another pair of side surfaces 13b.
  • the side surfaces 13a and 13b of the optical waveguide layer 13 are provided closer to the center of the substrate 3 than the side surfaces 3b and 3c of the substrate 3, respectively.
  • the optical waveguide layer 13 has a core part 9 and a clad part.
  • the clad portion 14 is formed in a layer on the region 3d of the main surface 3a, and a part thereof forms a thin film portion 13c on the region 3e.
  • the core section 9 is provided on the surface 14a of the clad section 14.
  • the core portion 9 has a Y-shaped planar shape connecting a pair of side surfaces 13a of the optical waveguide layer 13, has a light input / output end 9a on one side surface 13a of the pair of side surfaces 13a, and has the other side surface. 13a has two light input / output ends 9b and 9c.
  • the optical waveguide chip lc according to this modification has the following effects, similarly to the optical waveguide chip lb according to the above-described second embodiment. That is, in the optical waveguide chip lc, the side surfaces 13a and 13b of the optical waveguide layer 13 are provided closer to the center of the substrate 3 than the side surfaces 3b and 3c of the main surface 3, respectively, and are located on the region 3e in contact with the edge of the main surface 3a. Since the optical waveguide layer 13 is the thin film portion 13c, even when chipping or cracking due to chipping occurs at the edge of the main surface 3a when the wafer on which the optical waveguide layer is formed is cut into chips. The peeling of the optical waveguide layer 13 is preferably avoided or suppressed.
  • the optical waveguide chip and the method of manufacturing the same according to the present invention are not limited to the above-described embodiment and modifications, and various modifications are possible.
  • the planar shape of the core portion is not limited to the Y-shape as in the first and second embodiments described above, but may be formed into various planar shapes as necessary.
  • the planar shape of the optical waveguide chip can be various polygonal shapes in addition to the rectangular shape as in each of the above embodiments.
  • all four side surfaces of the optical waveguide layer are provided closer to the center of the chip than the side surfaces of the substrate, but at least a part of the side surfaces of the optical waveguide layer is provided.
  • the side surface may be provided closer to the center of the chip than the side surface of the substrate corresponding to the side surface.
  • the region (region 3e) that is in contact with the edge of the main surface is set so as to be in contact with the entire edge of the main surface as in each of the above-described embodiments. May be set to.
  • the optical waveguide chip according to the present invention is applicable to an optical component that branches or couples light propagating in an optical transmission medium such as an optical fiber.

Abstract

　　この発明は、ウェハを切断する際の光導波路層の剥離を効果的に回避又は抑制するための構造を備えた光導波路チップ等に関する。当該光導波路チップは、主面を有する基板と、基板の主面上に形成された光導波路層とを備える。光導波路層は、クラッド部、クラッド部内に設けられ、クラッド部よりも高い屈折率を有するコア部を備え、その側面の少なくとも一部が主面の縁から所定距離だけ該主面の中央側に位置している。この構成は、光導波路層が、主面の縁を含む周辺領域に薄膜部分を有する構成を含む。このように光導波路層がその周辺に薄膜部分を有する場合、光導波路層は、主面の縁を含む基板側面と一致した側面と、該主面の縁から所定距離だけ離間した側面を有する。このような構成により、ウェハをチップ単位に切断する際に、切断される基板における主面の縁においてチッピングが生じても、基板上に形成された光導波路層の剥離が効果的に抑制される。

Description

明 細 書
光導波路チップ及びその製造方法
技術分野
[0001] この発明は、光導波路チップ及びその製造方法に関するものである。
背景技術
[0002] 光ファイバなどの光伝送媒体中を進む光を分波あるいは結合するため、光導波路 チップが用いられる。例えば埋込み型の光導波路チップは、 Si等力もなる基板上に、 光を導波するコアと該コアを覆うクラッドとで構成されたポリマー製の光導波路層を備 える。このような光導波路チップの製造方法は、例えば次のとおりである。まず、 Siゥ ェハ上に下部クラッド層が形成される。次に、下部クラッド層上に該下部クラッド層より も高い屈折率のコア層が、フォトリソグラフィ技術やエッチング技術などにより任意の 平面形状で形成される。続いて、コア層を覆うように上部クラッド層が形成される。そし て、下部クラッド層、コア層、及び上部クラッド層が形成された Siウェハが所定のライン に沿ってチップ状に切断されることにより、光導波路チップが得られる。
[0003] 上述のような光導波路チップの製造方法における、 Siウェハをチップ状に切断する ための技術としては、例えば特許文献 1に開示された光導波路チップの製造方法が ある。図 1は、この方法を説明するための図である。この方法は、ウェハ状の基板 101 上に光導波路 102が形成された後、光導波路 102及び基板 101の一部がダイシン グブレード 103により切削される。この切削により光導波路 102の端面 102aが形成さ れるとともに基板 101に光導波路 102の端面 102aと同一面の側面を持つ段差部 10 lbが形成される。特許文献 1では、基板 101が切削されることにより生じる砲粒が基 板 101とダイシングブレード 103の間で細力べ粉砕されることで細かな粒子となり、そ れによって光導波路端面 102が研磨される作用がある点が指摘されている。また、特 許文献 1では、ダイシングブレード 103が基板をフルカット（基板を厚み方向に全て力 ット）でダイシングしてしまうと、ダイシングブレード 103をハーフカット（基板を厚み方 向に残して一部をカット）でダイシングする場合と比べて大きなチッビング (欠け）が生 じてしまい、それにより光導波路端面が傷つき、光導波路が剥がれやすくなる点も指 摘されている。そのため、特許文献 1の製造方法は、ダイシングブレード 103の基板 のカット深さによって砲粒による研磨作用を制御し、良好な光導波路端面を形成しよ うとしている。
特許文献 1：特開平 11 337757
発明の開示
発明が解決しょうとする課題
[0004] 発明者らは、従来の光導波路チップの製造方法にっ 、て検討した結果、以下のよ うな課題を発見した。すなわち、特許文献 1に開示された従来の光導波路チップの製 造方法では、 Siのように比較的固い材料力もなるウェハをダイシングによって切断す ると、ウェハの切断面にチッビングが発生することがある。そして、ウェハのチッビング によって光導波路層がウェハ表面力 剥がれてしまうおそれがある。ここで、図 2中の 領域 (a)は、ポリマー力もなる光導波路層 105が表面上に形成された Siウェハ 104を ダイシングしたときに、光導波路層 105が剥がれた様子を示す外観写真である。また 、図 2中の領域 (b)は、領域 (a)に示された Siウェハ 104及び光導波路層 105の切断 面写真である。図 2の各写真に示されたように、従来のダイシング方法によってウェハ 104を切断すると、チッビングによって光導波路層 105がウェハ 104の表面力も剥が れる場合があることがわかる。
[0005] この発明は、上述のような課題を解決するためになされたものであり、ウェハを切断 する際の光導波路層の剥離を効果的に回避又は抑制するための構造を備えた光導 波路チップ及びその製造方法を提供することを目的として!/ヽる。
課題を解決するための手段
[0006] この発明に係る光導波路チップは、主面を有する基板と、基板の主面上に形成さ れた、光を導波するコア部を有する光導波路層とを備える。特に、当該光導波路チッ プは、上述の課題を解決するために、光導波路層の側面の少なくとも一部力 主面 の縁よりも所定距離だけ該主面の中央側に位置して 、る。
[0007] 上述のような構造を備えた光導波路チップでは、光導波路層の側面の少なくとも一 部が主面の縁を含む基板側面よりも該主面の中央側よりに位置して ヽることから、光 導波路層が形成されたウェハをチップ単位に切断する際に、主面の縁 (すなわちゥェ ハの切断部分）においてチッビングによる欠けや割れが生じても、その影響が光導波 路層に及び難い。したがって、この発明に係る光導波路チップによれば、ウェハを切 断する際の光導波路層の剥離が効果的に回避又は抑制され得る。
[0008] この発明に係る光導波路チップにおいて、基板の主面の周辺領域は光導波路層 に覆われていなくてもよい。この場合、当該光導波路チップにおいて、主面と接触し ている光導波路の接触領域の面積は、主面全体の面積よりも小さい。このように当該 光導波路チップでは、光導波路層に覆われて 、な 、領域が主面の縁に沿って存在 することにより、光導波路層が形成されたウェハをチップ単位に切断する際に、チッピ ングによる光導波路層への影響が効果的に低減され、ウェハを切断する際の光導波 路層の剥離が好適に回避又は抑制される。
[0009] 上述のような構造を有する光導波路チップは、その一部が基板となるべきウェハ上 に光を導波するコア部を有する光導波路層を形成し、ウェハ表面のうち切断予定ライ ンを含む領域を覆う光導波路層の一部を除去し、そして、該領域を切断予定ラインに 沿って分割するようにウェハを切断して形成され得る。このように製造された光導波路 チップは、ウェハ切断の際に、主面上における光導波路層の一部が除去された領域 を分割するようにウェハが切断されるので、チッビングによる光導波路層への影響が 効果的に低減され、ウェハ切断の際の光導波路層の剥離が好適に回避又は抑制さ れる。
[0010] この発明に係る光導波路チップにおいて、コア部の光入出射端に一致した光導波 路層の側面力 主面の縁までの最短距離は、光導波路層の他の側面から主面の縁 までの最短距離よりも小さいのが好ましい。この構成により、コア部の光入出射端と光 ファイバ等の光学部品とが接合される際、基板側面に当接された光学部品の側面と 光入出射端との距離が短縮され、結合損失が効果的に低減され得る。また、光導波 路チップがピンセット等で掴まれる際、主面の縁からの幅が比較的大きな領域に沿つ た基板側面が掴まれることにより、光導波路層の損傷が防がれることになる。
[0011] さらに、この発明に係る光導波路チップにおいて、光導波路層は、基板における主 面の縁を含む外周領域上に位置する、光導波路層の中央部分よりも薄い薄膜部分 を有してもよい。この場合、光導波路層は、主面の縁を含む基板側面と一致する側 面と、主面の縁よりも所定距離だけ該主面の中央側に位置する側面とを有することに なる。発明者らは、ウェハ切断時における切断部分付近の光導波路層が薄いほど、 ウェハ切断時に光導波路層がウェハ表面力も剥がれにくいことを見出した。したがつ て、当該光導波路チップによっても、主面の縁に接する領域が光導波路層の薄膜部 分により覆われることにより、光導波路層が形成されたウェハをチップ単位に切断す る際に、チッビングによる光導波路層の剥離が好適に回避又は抑制され得る。
[0012] 上述のような構造を有する光導波路チップは、ウェハ上に光を導波するコア部を有 する光導波路層を形成し、ウェハ表面のうち切断予定ラインを含む領域を覆う光導波 路層の一部に該光導波路層の他の部分よりも薄い薄膜部分を形成し、そして、該薄 膜部分を切断予定ラインに沿って分割するようにウェハを切断して形成され得る。こ のように製造された光導波路チップによれば、ウェハ切断の際に、薄膜部分を分割 するようにウェハが切断されるので、チッビングによる光導波路層の剥離が好適に回 避又は抑制され得る。
[0013] 上述のような構造を有する光導波路チップにぉ 、て、薄膜部分の厚みは、コア部と 主面との間隔よりも小さ 、のが好ま 、。薄膜部分の厚みがこのように設定されること により、チッビングによる光導波路層の剥離がより効果的に回避又は抑制され得る。 なお、この明細書において、コア部と主面との間隔と薄膜部分の厚さとの関係は、光 導波路チップの任意の断面における、コア部と主面との間隔と薄膜部分の厚さとの関 係を意味する。
[0014] この発明に係る光導波路チップにお!、て、コア部の光入出射端と一致する光導波 路層の側面と主面の縁との間に位置する薄膜部分の幅は、光導波路層の他の側面 と主面の縁との間に位置する薄膜部分の幅よりも小さいのが好ましい。この構成によ り、コア部の光入出射端と光ファイバ等の光学部品とが接続される際、基板側面に当 接された光学部品の側面と光入出射端との距離が短縮され、結合損失が低減され 得る。また、光導波路チップがピンセット等で掴まれる際、主面の縁からの幅が比較 的大きい薄膜部分に沿った基板側面が掴まれることにより、光導波路層の損傷が効 果的に防止される。
[0015] この発明に係る光導波路チップにおいて、光導波路層は重合体を含むのが好まし い。光導波路層が重合体を含む場合、光導波路層は基板と比べて軟らかくなるため 、ウェハ切断の際にチッビングによって光導波路層が剥がれ易くなる。これに対し、上 述のような構造を有する、この発明に係る光導波路チップによれば、光導波路層が 重合体を含む場合であっても光導波路層の剥離が好適に回避又は抑制され得る。
[0016] また、この発明に係る光導波路チップの製造方法は、光を導波するコア部を有する 光導波路層がウェハを切断予定ラインに沿って切断する切断工程を備える。特に、こ の切断工程は、ウェハ表面の切断予定ラインを含む領域を覆う光導波路層の少なく とも一部を除去する工程と、該領域を切断予定ラインに沿って分割するようにウエノ、 を切断する工程とを含む。
[0017] 当該製造方法では、ウェハ切断の際に、ウェハ表面における光導波路層の少なくと も一部が除去された領域を分割するようにウェハが切断されるので、その際にチッピ ングによる欠けや割れが生じても、その影響が光導波路層に及び難い。したがって、 この発明に係る光導波路チップの製造方法によれば、ウェハ切断の際に光導波路層 の剥離が効果的に回避又は抑制され得る。
[0018] なお、この発明に係る各実施例は、以下の詳細な説明及び添付図面によりさらに 十分に理解可能となる。これら実施例は単に例示のために示されるものであって、こ の発明を限定するものと考えるべきではない。
[0019] また、この発明のさらなる応用範囲は、以下の詳細な説明から明らかになる。しかし ながら、詳細な説明及び特定の事例はこの発明の好適な実施例を示すものではある 力 例示のためにのみ示されているものであって、この発明の思想及び範囲における 様々な変形および改良はこの詳細な説明から当業者には自明であることは明らかで ある。
発明の効果
[0020] この発明に係る光導波路チップ及びその製造方法によれば、ウェハ切断の際にお ける光導波路層の剥離が効果的に回避又は抑制され得る。
図面の簡単な説明
[0021] [図 1]は、従来の光導波路チップの製造方法を説明するための図である。
[図 2]は、ポリマーからなる光導波路層が表面上に形成された Siウェハを従来の方法 でダイシングしたときの光導波路層の状態を示す写真である。
[図 3]は、この発明に係る光導波路チップの第 1実施例の構成を示す図である。
[図 4]は、第 1実施例に係る光導波路チップにおける基板の主面を示す平面図である
[図 5]は、光導波路チップの製造に用いられるウェハ生産物を示す平面図である。
[図 6]は、図 5に示されたゥ ハ生産物の III III断面を示す拡大断面図である。 圆 7]は、第 1実施例に係る光導波路チップを製造する一例を説明するための図であ る（その 1)。
圆 8]は、第 1実施例に係る光導波路チップを製造する一例を説明するための図であ る（その 2)。
圆 9]は、第 1実施例に係る光導波路チップを製造する他の例を説明するための図で ある。
[図 10]は、第 1実施例に係る光導波路チップの効果を説明するための図である（その
1)。
[図 11]は、第 1実施例に係る光導波路チップの効果を説明するための図である（その
2)。
[図 12]は、第 1実施例に係る光導波路チップの効果を説明するための図である（その
3)。
圆 13]は、第 1実施例に係る光導波路チップの変形例の構成を示す図である。
[図 14]は、この発明に係る光導波路チップの第 2実施例の構成を示す図である。
[図 15]は、第 2実施例に係る光導波路チップの側面付近の構造を示す図である。
[図 16]は、第 2実施例に係る光導波路チップを製造する一例を説明するための図で ある（その 1)。
[図 17]は、第 2実施例に係る光導波路チップを製造する一例を説明するための図で ある（その 2)。
[図 18]は、第 2実施例に係る光導波路チップを製造する他の例を説明するための図 である。
[図 19]は、第 2実施例に係る光導波路チップの外観の一部を斜め上方カゝら撮影した 写真である。
[図 20]は、図 19に示された写真の一部を拡大した写真である。
[図 21]は、第 2実施例に係る光導波路チップの外観の一部を上方力 撮影した写真 である。
[図 22]は、第 2実施例に係る光導波路チップの外観の一部を側方力 撮影した写真 である。
[図 23]は、第 2実施例に係る光導波路チップの変形例の構成を示す図である。
符号の説明
[0022] 1、 la〜： Lc…光導波路チップ、 3…基板、 4…ウェハ、 5、 8、 11、 13· · ·光導波路層、 6、 14、 15、 17· · ·クラッド部、 7、 9、 18· · ·コア部、 10· · ·ウエノヽ生産物、 l lc、 13c、 51 …薄膜部分、 19· · ·クラッド層、 19a…下部クラッド層、 19b…上部クラッド層、 20· · ·光 導波路層、 61〜64· · ·ダイシングブレード、 66…イオン。
発明を実施するための最良の形態
[0023] 以下、この発明に係る光導波路チップ及びその製造方法を、図 3〜図 23を用いて 詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重 複する説明を省略する。また、必要に応じて上述の図 1及び図 2も参照することとする
[0024] (第 1実施例）
まず、この発明に係る光導波路チップ及びその製造方法の第 1実施例について説 明する。図 3は、この発明に係る光導波路チップの第 1実施例の構成を示す図であり 、領域 (a)には、第 1実施例に係る光導波路チップの平面図、領域 (b)には、領域 (a )の光導波路チップ 1の I I断面に相当する断面図が示されている。また、図 3中の 領域 (c)は、領域 (a)の光導波路チップ 1の II II断面に相当する断面図が示されて いる。なお、 II II断面は、光導波路チップ 1が有するコア部 7に沿って設定されてい る。また、図 4は、第 1実施例に係る光導波路チップ 1が備える基板 3の主面 3aを示す 平面図である。なお、この第 1実施例に係る光導波路チップ 1は、いわゆる埋込み型 の光導波路チップである。
[0025] 図 3中の領域 (a)〜(c)及び図 4を参照すると、第 1実施例に係る光導波路チップ 1 は、基板 3及び光導波路層 5を備える。基板 3は、例えばシリコン、石英、ガラスェポ キシ、セラミック、ポリイミドなどの材料を用いて形成され得る。基板 3は、矩形の平面 形状を有し、主面 3a、一対の側面 3b、及び他の一対の側面 3cを有する。主面 3aは 、図 4に示されたように、主面 3aの縁に隣接する領域 3eと、主面 3aにおける該領域 3 e以外を占める領域 3dとを有する。この第 1実施例では、領域 3eは領域 3dを囲んで 設定されている。
[0026] 光導波路層 5は、基板 3の主面 3aにおける領域 3d上に設けられている。すなわち、 光導波路層 5は、基板 3の主面 3aにおける領域 3e以外の領域上に設けられており、 領域 3eは光導波路層 5に覆われていない。光導波路層 5は、一対の側面 5a及び別 の一対の側面 5bを有する矩形状に成形されている。光導波路層 5が領域 3e以外の 領域上に設けられることにより、側面 5a及び 5bは、それぞれ基板 3の対応する側面 3 b及び 3cよりも基板 3の中央寄りに位置している。換言すれば、側面 5a及び 5bは、基 板 3の側面 3b及び 3cそれぞれからセットバックされた位置に設けられている。
[0027] 光導波路層 5は、クラッド部 6、及びクラッド部 6よりも屈折率が大きいコア部 7を有す る。クラッド部 6は、基板 3の主面 3aにおける領域 3d上に層状に形成されており、コア 部 7は、クラッド部 6の内部に形成されている。コア部 7は、光導波路層 5の一対の側 面 5a間を結ぶ Y字形の平面形状を有している。また、一対の側面 5aのうち一方の側 面 5aは光入出射端 7aとして機能し、他方の側面 5aは 2つの光入出射端 7b及び 7cと して機能する。コア部 7は、光入出射端 7aから入射した光を分岐し、分岐された光を 光入出射端 7b及び 7cのそれぞれから出射させることができる。また、コア部 7は、光 入出射端 7b及び 7cのそれぞれから入射した光を結合し、結合された光を光入出射 端 7aから出射させることができる。
[0028] ここで、主面 3aの縁に接する領域 3eにおいて、コア部 7の光入出射端 7a〜7cと一 致する光導波路層 5の側面 5aに沿って伸びる部分の幅 Lは、他の側面 5bに沿って 伸びる部分の幅 Lよりも小さく設定されている。換言すれば、コア部 7の光入出射端 7
2
a〜7cと一致する光導波路層 5の側面 5aの、基板 3の側面 3bに対するセットバック幅 Lは、他の側面 5bの側面 3cに対するセットバック幅 Lよりも小さく設定されている。
1 2
[0029] 光導波路層 5を構成する材料としては、ポリイミド、ベンゾシクロブテン榭脂、シリコ ーン、ポリメチルメタタリレート（PMMA)、エポキシ、アタリレートなどを主剤とする有 機系の重合体（ポリマー）や、石英、 LiNbO、 LiTaO、 ZnO、 Nb O、 Ta O、 Si
3 3 2 5 2 5 3
N、 YIG (Y Fe O )などの無機系材料を例示することができる。なお、上述の有機
4 3 5 12
系材料としては、例示した各材料の C H基における Hがフッ素や重水素に置換さ れたもの等も含まれる。
[0030] 次に、この第 1実施例に係る光導波路チップ 1の製造方法を、図 5〜図 8を用いて 説明する。図 5は、光導波路チップ 1の製造に用いられるウェハ生産物 10を示す平 面図であり、図 6は、図 5に示されたウェハ生産物 10の III III断面を示す拡大断面図 である。なお、図 6は、光導波路層 20に含まれるコア部 18の長手方向に沿った断面 を示している。図 5を参照すると、ウェハ生産物 10上には、切断予定ライン Aが想定さ れている。この切断予定ライン Aは、ウェハ生産物 10をチップ状に切断することにより 製造される光導波路チップ同士の境界線であり、ウェハ生産物 10上に想定される仮 想線である。
[0031] また、図 6を参照すると、ウェハ生産物 10は、 Si等力もなるウェハ 4を備える。ウェハ 4の主面 4aには、切断予定ライン Aに沿って延びる領域 4bが想定される。また、ゥェ ハ生産物 10は、ウェハ 4の主面 4a上に形成された光導波路層 20を備える。光導波 路層 20は、コア部 18及びクラッド層 19を有する。ウェハ生産物 10の製造方法は、次 の通りである。まず、ウェハ 4における主面 4aの洗浄後、主面 4a上にクラッド層 19の 一部である下部クラッド層 19aが積層される。下部クラッド層 19aの材料としては、上 述の有機系の重合体又は無機系材料を用いる。そして、下部クラッド層 19a上に下 部クラッド層 19aよりも高屈折率のコア層が積層され、フォトリソグラフィ技術やエッチ ング技術などによってコア層を任意形状 (この実施例では Y字形状）に露光 '現像'ェ ツチングすることにより、コア部 18が形成される。最後に、コア部 18及び下部クラッド 層 19aを覆うように、下部クラッド層 19aと同じ材料力もなる上部クラッド層 19bが積層 される。こうして、ウェハ生産物 10が完成する。なお、光導波路層 20が重合体からな る場合、ボイド (空洞）の混入を防ぐために光導波路層 20は比較的厚めに形成される のが好ましい。
[0032] まず、上部クラッド層 19b上に、図 7中の領域 5 (a)に示されたように、マスク 41が形 成される。マスクは、一般的なフォトレジストや O耐性のあるレジストの他、 A1などの
2
金属薄膜であってもよい。そして、図 7中の領域 (b)に示されたように、下部クラッド層 19aに底を有する溝 55がダイシングブレード 61によって形成される。このとき、ウェハ 4の主面 4aの領域 4b上に溝 55の底面が位置し、溝 55の底面の幅が領域 4bの幅と 略同様になるように、溝 55が形成される。このため、ダイシングブレード 61としては、 主面 4aの領域 4bの幅に応じた厚さのものを用いるとよい。あるいは、図 5中の領域（c )に示されたような薄いのダイシングブレード 62が使用されてもよい。この場合、ダイ シングブレード 62を領域 4bの幅方向に移動させながらダイシングを繰り返すことによ り、領域 4bの幅に応じた幅を有する溝 55が形成される。
[0033] 下部クラッド層 19aのうち溝 55の底に残っている部分 (すなわち、下部クラッド層 19 aのうちマスク 41によって覆われていない部分）は、図 7中の領域 (d)に示されたよう に、例えば反応性ガスの放電により誘起されたイオン 66をウエノ、 4の主面 4a側力 衝 突させる反応性イオンエッチングなどのドライエッチングによって除去される。こうして 、切断予定ライン Aに沿って光導波路層 20を分離する溝 53が形成され、側面 5a及 び 5bを有しコア部 7及びクラッド部 6を含む光導波路層 5が形成される。また、このとき 、コア部 7の光入出射端 7a〜7cが形成される。光導波路層 5を分離する溝 53が形成 されることにより、ウェハ 4の主面 4aにおける切断予定ライン Aに沿った領域 4bが露 出することとなる。
[0034] 続いて、図 8中の領域 (a)に示されたように、上記ダイシングブレード 61よりも薄い のダイシングブレード 63を用いて、ウェハ 4が切断される。このとき、主面 4aの領域 4b を切断予定ライン Aに沿って分割するようにウェハ 4が切断される。あるいは、図 8中 の領域 (b)及び (c)に示されたようなさらに薄 、のダイシングブレード 64を用いてゥェ ハ 4の切断が行われてもよい。この場合、ウェハ 4の切断後（図 8中の領域 (b)参照）、 ダイシングブレード 64を領域 4bの幅方向に移動させながらウエノ、 4の切断を繰り返 すことによって領域 4bが任意の幅に分割される（図 8中の領域 (c)参照)。こうして、 切断予定ライン A (図 5参照）に沿ってウェハ 4が切断され、図 8中の領域 (d)に示され たように、側面 3b及び 3cを有する基板 3が形成される。以上の工程を経て、基板 3及 び光導波路層 5を備える光導波路チップ 1が完成する。なお、領域 4bは、分割される ことによって光導波路チップ 1における主面 3aの領域 3eとなる。また、主面 3aにおい て光導波路層 5に覆われた領域力 領域 3dとなる。
[0035] ここで、図 9中に示された領域 (a)〜（c)を用いて、光導波路チップ 1の他の製造方 法について説明する。ここで説明する工程は、上述の製造方法における図 7中の領 域 (a)〜（d)に示された工程に対応しており、他の工程については上述の製造方法 と同様である。
[0036] まず、上述の製造方法と同様の方法により、ウェハ 4上に光導波路層 20を備えたゥ ェハ生産物が用意される。そして、上部クラッド層 19b上に、図 9中の領域 (a)に示さ れたように、マスク 41が形成される。続いて、ウェハ 4の主面 4aの領域 4b上に位置す るマスク 41の部分力 図 9中の領域 (b)に示されたように、除去され、マスク 41に開口 41aが形成される。このとき、開口 41aは、その幅が領域 4bの幅と略同様になるように 形成される。
[0037] 光導波路層 20のうちマスク 41に覆われない部分 (すなわち開口 41aに対応する部 分）は、図 9中の領域 (c)に示されたように、例えば反応性ガスの放電により誘起され たイオン 66をウエノ、 4の主面 4a側力も衝突させる反応性イオンエッチングなどのドラ ィエッチングによって除去される。こうして、光導波路層 20を分離する溝 53が形成さ れ、側面 5a及び 5bを有しコア部 7及びクラッド部 6を含む光導波路層 5が形成される 。このとき、コア部 7の光入出射端 7a〜7cが形成される。また、ウエノ、 4の主面 4aにお ける切断予定ライン Aに沿った領域 4bが露出する。
[0038] 以降、先に説明された製造方法と同様の工程 (図 8中の領域 (a)〜(d)参照）により 、基板 3及び光導波路層 5を備える光導波路チップ 1が完成する。
[0039] 次に、この第 1実施例に係る光導波路チップ 1の効果について説明する。発明者ら は、光導波路層が形成されたウェハを切断してチップィ匕する際に、光導波路層がゥ ハから剥離する現象に直面した。そして、この現象を検証したところ、ウェハをダイシ ングする際の切削深さが深いほど、光導波路層の剥離が顕著になることが見出され た。さらなる検証により、ウェハのチッビングによって生じた破片が光導波路層を押し 上げることによって、光導波路層がウェハから剥離していることが見出された。
[0040] これに対し、第 1実施例に係る光導波路チップ 1では、光導波路層 5の側面 5a及び 5bそれぞれが、基板 3の側面 3b及び 3cそれぞれよりも基板 3の中央寄りに設けられ ている。これにより、光導波路層 5が形成されたウェハ 4をチップ単位に切断する際（ 図 8中の領域 (a)〜（c)参照）、主面 3aの縁 (すなわちウェハ 4の切断部分）にお 、て チッビングによる欠けや割れが生じても、その影響が光導波路層 5に及び難くなる。し たがって、この光導波路チップ 1によれば、ウェハ 4を切断する際の光導波路層 5の 剥離が効果的に回避又は抑制され得る。
[0041] ここで、図 10は、光導波路チップ 1の別の効果を説明するための図である。光導波 路チップ 1では、側面 5a及び 5bがそれぞれ側面 3b及び 3cよりもチップ中央寄りに設 けられていることにより、側面 5a及び 5bの横の空間が接着剤溜まりの役割を果たす。 すなわち、図 10中の領域 (a)に示されたように、コア 73及びクラッド 75からなる光ファ ィバ 71などの光学部品と光導波路チップ 1とが結合される際には、光ファイバ 71の端 面 71aと基板 3の側面 3bとが当接した状態で、端面 71aと光導波路層 5の側面 5aと の間に生じる空間に光透過性の接着剤 77を流し込むことにより、光ファイバ 71と光 導波路チップ 1とが好適に結合される。また、接着剤 77の屈折率を光ファイバ 71のコ ァ 73の屈折率及び光導波路層 5におけるコア部 7の屈折率との間の値とすることによ り、光ファイバ 71と光導波路チップ 1との間の結合損失が低減される。
[0042] なお、光導波路層の側面と基板の側面とがー致している（同一面内にある）場合、 光ファイバ 71のコア 73と光導波路層のコア部との間に接着剤 77が介在できない（図 10中の領域 (b)参照）、あるいは、接着剤 77が光ファイバ 71のコア 73と光導波路層 のコア部との間に留まることができず、下方に抜けてしまう（図 10中の領域 (c)参照） といった不都合が生じるおそれがある。これに対し、この光導波路チップ 1によれば、 これらのような不都合は生じず、光ファイバ 71と光導波路チップ 1とが好適に結合さ れ得る。
[0043] また、図 11は、光導波路チップ 1のさらに別の効果を説明するための部分断面図で ある。光導波路チップ 1では、側面 5a及び 5bがそれぞれ側面 3b及び 3cよりもチップ 中央寄りに設けられて 、ることにより、当該光導波路チップ 1をピンセット 65等で取り 扱う際に、光導波路層 5の損傷を防げる。ピンセット 65等で光導波路チップ 1を掴む 際には、ピンセット 65が光導波路チップ 1の側面に対して斜めに接する場合が多い。 このとき、光導波路層の側面とチップの側面とがー致している場合には、図 11中の領 域 (b)に示されたように、ピンセット 65が光導波路層に直接当たり、光導波路層が損 傷するおそれがある。これに対し、第 1実施例に係る光導波路チップ 1によれば、図 1 1中の領域 (a)に示されたように、光導波路層 5とピンセット 65との接触を防ぐことがで きる。したがって、当該光導波路チップ 1によれば、光導波路チップ 1を取り扱う際の 光導波路層 5の損傷が防止され得る。
[0044] なお、この第 1実施例では、主面 3aにおいて、光導波路層 5に覆われていない領 域 3eが主面 3aの縁に接して存在する。これにより、光導波路層 5が形成されたウェハ 4をチップ単位に切断する際に、主面 3aの縁すなわちウェハ 4の主面 4aの切断部分 におけるチッビングによる光導波路層 5への影響が効果的に低減され、ウェハ 4を切 断する際の光導波路層 5の剥離が好適に回避又は抑制される。
[0045] また、第 1実施例に係る光導波路チップ 1及びその製造方法では、光導波路層 5が 形成されたウェハ 4を切断する際に、主面 4a上における光導波路層 5が除去された 領域 4bを分割するようにウェハ 4が切断される。これにより、ウエノ、 4のチッビングによ る光導波路層 5への影響が効果的に低減され、ウェハ 4を切断する際の光導波路層 5の剥離が好適に回避又は抑制される。
[0046] さらに、この第 1実施例では、光導波路チップ 1は、基板 3の主面 3aにおける光導 波路層 5に覆われていない領域 3eのうち、コア部 7の光入出射端 7a〜7cを有する光 導波路層 5の側面 5aに沿った領域 3eの主面 3aの縁からの幅 L力 光導波路層 5の
1
他の側面 5bに沿った領域 3eの主面 3aの縁からの幅 Lよりも小さいことが好ましい。
2
図 12は、幅 Lが幅 Lよりも小さいことによる効果を説明するための図である。光導波
1 2
路層 5の側面 5aに沿った領域 3eの幅 Lが比較的大きい場合、図 12中の領域 (b)に
1
示されたように、光ファイバ 71のコア 73の端面 73aと光導波路層 5のコア部 7の光入 出射端 7a (又は 7b、 7c)との距離が大きくなり、光ファイバ 71からの光が光入出射端 7aに入射するまでに広がってしまう。したがって、光ファイバ 71と光導波路層 5との間 の結合損失が大きくなつてしまう。これに対し、第 1実施例に係る光導波路チップ 1で は、図 12中の領域 (a)に示されたように光導波路層 5の側面 5aに沿った領域 3eの幅 Lが比較的小さく設定されているので、コア 73の端面 73aとコア部 7の光入出射端 7 a (又は 7b、 7c)との距離を小さくすることができ、結合損失を低減することができる。
[0047] 領域 3eの幅 Lが幅 Lよりも小さいことによって、次の効果も得られる。すなわち、図
1 2
11に示されたようにピンセット 65等で光導波路チップ 1を掴む場合に、比較的大きな 幅 Lを有する領域 3eに沿った基板 3の側面 3cを掴むことにより、光導波路層 5の損
2
傷をより効果的に防ぐことができる。
[0048] この第 1実施例において、光導波路層 5は、重合体を含んで構成されていてもよい 。従来の光導波路チップ (例えば図 2参照)では、光導波路層が重合体を含む場合、 光導波路層は基板と比べて軟らかいため、ゥヱハを切断する際にチッビングによって 光導波路層が剥がれ易くなる。また、上部クラッド層を積層する際、コア部の分岐部 分などの狭小な部分へのボイド (空洞）の混入を防ぐために上部クラッド層を厚く積層 することが好ましいが、その結果、ウェハを切断する際にチッビングによって光導波路 層がさらに剥がれ易くなつてしまう。これに対し、第 1実施例に係る光導波路チップ 1 によれば、光導波路層 5が重合体を含む場合であっても光導波路層 5の剥離が好適 に回避又は抑制される。
[0049] (変形例）
図 13は、第 1実施例に係る光導波路チップの変形例の構成を示す図であり、領域（ a)は、第 1実施例に係る光導波路チップ laの変形例の平面図を示し、領域 (b)は、 領域 (a)中の光導波路チップ laにおける IV— IV断面に相当する断面図を示し、また 、領域 (c)は、領域 (a)中の光導波路チップ laにおける V— V断面に相当する断面 図を示す。なお、 V— V断面は、光導波路チップ laが有するコア部 9に沿って設定さ れている。この変形例に係る光導波路チップ laと第 1実施例に係る光導波路チップ 1 とは、光導波路層の形状が異なる。すなわち、第 1実施例に係る光導波路層 5が埋込 み型であるのに対し、この変形例に係る光導波路層 8はリッジ型である。なお、この変 形例における基板 3の構成は、第 1実施例における基板 3の構成と同様である。
[0050] 図 13中の領域 (a)〜(c)を参照すると、この変形例における光導波路層 8は、第 1 実施例に係る光導波路層 5と同様の材料を用いて主面 3aの領域 3d上に設けられて いる。すなわち、光導波路層 8は、基板 3の主面 3aにおける領域 3e以外の領域上に 設けられており、領域 3eは光導波路層 8に覆われていない。光導波路層 8は、その 平面形状が矩形状を有し、一対の側面 8a、及び他の一対の側面 8bを有する。光導 波路層 8の側面 8a及び 8bは、それぞれ基板 3の側面 3b及び 3cよりも基板 3の中央 寄りに設けられている。また、光導波路層 8は、コア部 9及びクラッド部 15を有する。ク ラッド部 15は、領域 3d上に層状に形成されている。また、コア部 9は、クラッド部 15の 表面 15a上に設けられている。コア部 9は、光導波路層 8の一対の側面 8a間を結ぶ Y 字形の平面形状を有し、一対の側面 8aのうち一方の側面 8aに光入出射端 9aを有し 、他方の側面 8aに 2つの光入出射端 9b及び 9cを有する。
[0051] この変形例に係る光導波路チップ laは、第 1実施例に係る光導波路チップ 1と同様 に、次の効果を有する。すなわち、光導波路チップ laでは、光導波路層 8の側面 8a 及び 8bが基板 3の側面 3b及び 3cよりも基板 3の中央寄りに設けられ、光導波路層 8 に覆われていない領域 3eが主面 3aの縁に接して存在することにより、光導波路層 8 が形成されたウェハをチップ単位に切断する際に、主面 3aの縁においてチッビング による欠けや割れが生じても、その影響が光導波路層 8に及び難くなっている。した がって、この変形例に係る光導波路チップ laによれば、ウェハを切断する際の光導 波路層 8の剥離が好適に回避又は抑制される。このように、光導波路層の側面が基 板中央寄りに設けられる構成は、埋込み型の光導波路チップ 1に限らず、リッジ型の 光導波路チップ laにも適用可能である。また、光導波路層の側面がチップ中央寄り に設けられる構成は、基板上に光導波路層が形成された構造を有する光導波路チッ プであれば、他の型の光導波路チップにも適用可能である。
[0052] (第 2実施例）
次に、この発明に係る光導波路チップ及びその製造方法の第 2実施例について説 明する。図 14は、この発明に係る光導波路チップの第 2実施例の構成を示す図であ り、領域 (a)は、第 2実施例に係る光導波路チップ lbの平面図、領域 (b)は、領域 (a )に示された光導波路チップ lbの VI— VI断面に相当する断面図を示している。また、 領域 (c)は、領域 (a)に示された光導波路チップ lbの VII— VII断面に相当する断面 図を示している。なお、 VII— VII断面は、光導波路チップ lbが有するコア部 7に沿つ て設定されている。また、この第 2実施例において、基板 3の構成は第 1実施例にお ける基板 3の構成と同様なので、既に説明した図 4を参照しながら当該第 2実施例の 構成を説明する。
[0053] 図 14中の領域 (a)〜(c)及び図 4を参照すると、この第 2実施例に係る光導波路チ ップ lbは、基板 3及び光導波路層 11を備える。光導波路層 11は、基板 3の主面 3a 上に設けられている。光導波路層 11は、主面 3aの領域 3e上に薄膜部分 11cを有し ており、薄膜部分 11cの厚みは、光導波路層 11の他の部分と比較して薄くなつてい る。また、光導波路層 11のうち主面 3aの領域 3d上に設けられた部分は、一対の側面 11a及び別の一対の側面 l ibを有する矩形状に成形されている。すなわち、側面 11 a及び 1 lbは、それぞれ基板 3の側面 3b及び 3cよりも基板 3の中央寄りに位置して!/ヽ る。換言すれば、側面 11a及び l ibは、それぞれ基板 3の側面 3b及び 3cからセット ノ ックされた位置に設けられている。
[0054] 光導波路層 11は、クラッド部 17、及びクラッド部 17よりも屈折率が大きいコア部 7を 有する。クラッド部 17は、基板 3の主面 3aにおける領域 3d上に層状に形成されるとと もに、領域 3e上において薄膜部分 11cを構成している。また、コア部 7は、クラッド部 1 7の内部に形成されている。なお、コア部 7の構成及び形状については、第 1実施例 におけるコア部 7の構成及び形状と同様なので、詳細な説明を省略する。また、光導 波路層 11を構成する材料についても、第 1実施例における光導波路層 5と同様であ る。
[0055] ここで、図 15中の領域 (a)は、光導波路層 11の側面 11a付近の拡大断面図である 。また、領域 (b)は、光導波路層 11の側面 l ib付近の拡大断面図である。図 15中の これら領域 (a)及び (b)を参照すると、コア部 7の光入出射端 7a〜7cを有する光導波 路層 11の側面 11aに沿った薄膜部分 11cの主面 3aの縁からの幅 Lは、他の側面 11
3
bに沿った薄膜部分 l ieの主面 3aの縁からの幅 Lよりも小さく設定されている。換言
4
すれば、コア部 7の光入出射端 7a〜7cを有する光導波路層 11の側面 11aの、基板 3の側面 3bに対するセットバック幅 Lは、他の側面 l ibの側面 3cに対するセットバッ
3
ク幅 Lよりも小さく設定されている。また、薄膜部分 11cの厚さ tは、コア部 7と基板 3と
4 1
の間隔 tよりも小さく設定されている。換言すれば、薄膜部分 11cの厚みは、光導波
2
路チップ lbの製造時に基板 3上に積層される下部クラッド層 19a (図 6参照)よりも薄 くなつている。薄膜部分 11cの厚さ tの数値例としては、例えばコア部 7と基板 3との 間隔 t = 20〜50 /ζ πιのとき、 tく 20 /z mであるのが好ましい。また、さらに好ましくは
2 1
、 t = 20〜50 μ mのとき、 t < 5 mである。
2 1
[0056] 続いて、この第 2実施例に係る光導波路チップ 1の製造方法について図 16〜図 18 を参照して説明する。なお、この第 2実施例においても、第 1実施例で説明されたゥェ ハ生産物 10 (図 5及び図 6参照）が使用される。
[0057] まず、図 16中の領域 (a)に示されたように、下部クラッド層 19aに底を有する溝がダ イシングブレード 61によって形成されることにより、下部クラッド層 19aよりも薄 、薄膜 部分 51が形成される。このとき、ウェハ 4の主面 4aの領域 4b上に薄膜部分 51が位置 し、薄膜部分 51の幅が領域 4bの幅と略同様になるように、薄膜部分 51が形成される 。このため、ダイシングブレード 61としては、主面 4aの領域 4bの幅に応じた厚さのも のが使用されてもよい。あるいは、図 16中の領域 (b)に示されたような薄いダイシング ブレード 62が使用されてもよい。この場合、ダイシングブレード 62を領域 4bの幅方向 に移動させてダイシングを繰り返すことにより、領域 4bの幅に応じた幅を有する薄膜 部分 51が形成され得る。
[0058] ウェハ 4は、図 17中の領域（a)に示されたように、上記ダイシングブレード 61よりも 薄いダイシングブレード 63を用いて切断される。このとき、薄膜部分 51 (図 16中の領 域 (a)及び (b)参照）を切断予定ライン Aに沿って分割するようにウェハ 4が切断され る。あるいは、図 17中の領域 (b)及び領域 (c)に示されたような薄いダイシングブレ ード 64を用いてウェハ 4が切断されてもよい。この場合、ウエノ、 4の切断後（図 17中の 領域 (b)参照）、ダイシングブレード 64を領域 4bの幅方向に移動しながらウェハ 4の 切断を繰り返すことによって薄膜部分 51が任意の幅に分割される（図 17中の領域 (c )参照)。こうして、切断予定ライン A (図 5参照）に沿ってウェハ 4が切断され、基板 3 及び光導波路層 11を備える光導波路チップ lbが完成する。なお、薄膜部分 51は、 分割されることにより光導波路チップ 1における薄膜部分 11cとなる。
[0059] ここで、図 18を参照して、光導波路チップ lbの別の製造方法について説明する。
ここで説明される工程は、上述の製造方法として、図 16中の領域 (a)又は (b)に示さ れた工程に対応するものであり、他の工程については上述の製造方法と同様である [0060] まず、図 18中の領域（a)に示されたように、ウェハ生産物 10の上部クラッド層 19b 上にマスク 41が形成される。続いて、図 18中の領域 (b)に示されたように、ウエノ、 4の 主面 4aの領域 4bに対応するマスク 41の部分が除去され、マスク 41に開口 41aが形 成される。このとき、開口 41aは、その幅が領域 4bの幅と略同様になるように形成され る。
[0061] 光導波路層 20のうちマスク 41に覆われない部分 (すなわち開口 41aに対応する部 分）は、図 18中の領域 (c)に示されたように、例えば反応性ガスの放電により誘起さ れたイオン 66をウエノ、 4の主面 4a側力 衝突させる反応性イオンエッチングなどのド ライエッチングによって、下部クラッド層 19aに達する深さまで除去される。このように 、下部クラッド層 19aに底を有する溝が形成されることにより、下部クラッド層 19aよりも 薄 、薄膜部分 51が形成される。
[0062] 以降、上述の製造方法と同様の工程（図 17中の領域 (a)〜(c)参照）を経て、基板 3及び光導波路層 11を備える光導波路チップ lbが完成する。
[0063] 次に、第 2実施例に係る光導波路チップ lbの効果について説明する。この第 2実 施例に係る光導波路チップ lbでは、光導波路層 11の側面 1 la及び 1 lbそれぞれが 、基板 3の側面 3b及び 3cそれぞれよりも基板 3の中央寄りに設けられている。この構 造により、光導波路層 20が形成されたウェハ 4がチップ単位に切断される際、主面 3a の縁すなわちウェハ 4の切断部分においてチッビングによる欠けや割れが生じても、 光導波路層 11の剥離が効果的に回避又は抑制される。
[0064] ここで、図 19〜図 22は、光導波路チップ lb及びその製造方法の上述された効果 を実際に示す写真である。図 19は、光導波路チップ lbの外観の一部を斜め上方か ら撮影した写真である。図 20は、図 19に示された写真の一部を拡大した写真である 。図 21は、光導波路チップ lbの外観の一部を上方力も撮影した写真である。図 22 は、光導波路チップ lbの外観の一部を側方力も撮影した写真である。
[0065] 図 19〜図 22に示されたように、この第 2実施例に係る光導波路チップ lbによれば 、光導波路層 11の側面 1 la及び 1 lbが基板 3の側面 3b及び 3cよりもチップ中央寄り に設けられることによって、光導波路層 11の剥離が効果的に回避されていることが判 る。特に、図 22の写真力も判るように、基板 3の主面 3aの縁にチッビング Cが発生し て 、るにも拘わらず、光導波路層 11の剥離は効果的に抑制されて 、る。
[0066] この第 2実施例に係る光導波路チップ lbは、次の効果を有する。すなわち、光導波 路チップ lbと光ファイバ等の光伝送路とが互いに接合される際、側面 1 la及び 1 lb の横の空間が接着剤溜まりの役割を果たし、光ファイバと光導波路チップ lbとの良 好な結合が可能になる。また、光導波路層 11の側面 11a及び l ibが基板 3の側面 3 b及び 3cよりもチップ中央寄りに設けられることによって、光導波路チップ lbをピンセ ット等で掴む際に、光導波路層 11の損傷が防止される。
[0067] この第 2実施例では、主面 3aの縁に接する領域 3e上の光導波路層 11が、薄膜部 分 11cとなっている。発明者らは、ウェハ切断時における切断部分付近の光導波路 層が薄いほど、ウェハ切断時に光導波路層がウェハ表面力も剥がれにくいことを見出 した。これは基板と光導波路層の熱膨張係数が異なるため、光導波路層が薄いほど その応力差が小さくなり、剥がれにくいということが理由の一つに挙げられる。したが つて、この第 2実施例に係る光導波路チップ lbによれば、主面 3aの縁に接する領域 3e上の光導波路層 11が薄膜部分 11cとなっていることにより、光導波路層 20が形成 されたウェハ 4がチップ単位に切断される際に、主面 3aの縁すなわちウェハ 4の主面 4aにおける切断部分においてチッビングによる欠けや割れが生じても、光導波路層 11の剥離が好適に回避又は抑制される。
[0068] 第 2実施例に係る光導波路チップ lb及びその製造方法では、光導波路層 20が形 成されたウェハ 4の切断は、薄膜部分 51を分割するように行われるので、その際にチ ッビングによる欠けや割れがウェハ 4に生じても、光導波路層 11の剥離が好適に回 避又は抑制される。
[0069] この第 2実施例において、薄膜部分 11cの厚み tは、コア部 7と主面 3aとの間隔 tよ
1 2 りも小さい。発明者らは、鋭意研究の末、薄膜部分 11cの好適な厚みを見出した。す なわち、薄膜部分 11cの厚み tが間隔 tよりも小さく設定されることによって、基板 3の
1 2
チッビングによる光導波路層 11の剥離がより効果的に抑制され得る。
[0070] この第 2実施例において、コア部 7の光入出射端 7a〜7cを有する光導波路層 11の 側面 11aに沿った薄膜部分 11cの主面 3aの縁からの幅 Lは、光導波路層 11の他の
3
側面 l ibに沿った薄膜部分 11cの主面 3aの縁からの幅 Lよりも小さい。この構成に より、コア部 7の光入出射端 7a〜7cと光ファイバ等の光学部品とが結合される際、基 板 3の側面 3bに当接された光学部品の側面と光入出射端 7a〜7cとの距離が短縮さ れ、結合損失が低減される。また、光導波路チップ lbをピンセット等で掴む際に、主 面 3aの縁からの幅が比較的大きな薄膜部分 11cに沿った基板 3の側面 3cを掴むこと により、光導波路層 11の損傷がより効果的に防止される。
[0071] (変形例）
図 23は、第 2実施例に係る光導波路チップ lcの変形例を示す図であり、領域 (a) は、この変形例に係る光導波路チップ lcの平面図、領域 (b)は、領域 (a)に示された 光導波路チップ lcの VIII— VIII断面に相当する断面図、領域 (c)は、領域 (a)に示さ れた光導波路チップ lcの IX— IX断面に相当する断面図を示している。なお、 IX— IX 断面は、光導波路チップ lcが有するコア部 9に沿って設定されている。この変形例に 係る光導波路チップ lcと第 2実施例に係る光導波路チップ lbとは、光導波路層の形 状が異なる。すなわち、第 2実施例における光導波路層 11が埋込み型であるのに対 し、この変形例における光導波路層 13はリッジ型である。なお、この変形例における 基板 3の構成は、第 1実施例における基板 3の構成と同様である。
[0072] 図 23中の領域 (a)〜領域 (c)を参照すると、この変形例における光導波路層 13は 、第 2実施例における光導波路層 11と同様の材料を用いて主面 3a上に設けられて いる。すなわち、光導波路層 13のうち、薄膜部分 13cが主面 3aの領域 3e上に設けら れており、他の部分が主面 3aの領域 3d上に設けられている。光導波路層 13のうち 領域 3d上に設けられた部分は、その平面形状が矩形状を有し、一対の側面 13a、及 び他の一対の側面 13bを有する。光導波路層 13の側面 13a及び 13bは、それぞれ 基板 3の側面 3b及び 3cよりも基板 3の中央寄りに設けられている。また、光導波路層 13は、コア部 9及びクラッド部 14を有する。クラッド部 14は、主面 3aの領域 3d上に層 状に形成されるとともに、その一部は領域 3e上の薄膜部分 13cを構成している。コア 部 9は、クラッド部 14の表面 14a上に設けられている。コア部 9は、光導波路層 13の 一対の側面 13a間を結ぶ Y字形の平面形状を有し、一対の側面 13aのうち一方の側 面 13aに光入出射端 9aを有し、他方の側面 13aに 2つの光入出射端 9b及び 9cを有 する。 [0073] この変形例に係る光導波路チップ lcは、上述の第 2実施例に係る光導波路チップ lbと同様に、次の効果を有する。すなわち、光導波路チップ lcでは、光導波路層 13 の側面 13a及び 13bがそれぞれ主面 3の側面 3b及び 3cよりも基板 3の中央寄りに設 けられ、主面 3aの縁に接する領域 3e上の光導波路層 13が薄膜部分 13cとなってい ることにより、光導波路層が形成されたウェハがチップ単位に切断される際に、主面 3 aの縁においてチッビングによる欠けや割れが生じても、光導波路層 13の剥離が好 適に回避又は抑制される。
[0074] なお、この発明に係る光導波路チップ及びその製造方法は、上述の実施形態及び 変形例に限定されるものではなぐ他に様々な変形が可能である。例えば、コア部の 平面形状は、上述の第 1及び第 2実施例のような Y字形状に限られるものではなぐ 必要に応じて様々な平面形状に成形されてもよい。また、光導波路チップの平面形 状は、上記各実施例のような矩形以外にも、様々な多角形状とすることが可能である
[0075] また、上述の第 1及び第 2実施例では、光導波路層の 4つの側面全てが基板側面 よりもチップ中央寄りに設けられているが、光導波路層の側面のうち少なくとも一部の 側面が該側面に対応する基板側面よりもチップ中央寄りに設けられてもよい。また、 主面の縁に接する領域 (領域 3e)は、上記各実施例のように主面の縁全体に接する ように設定される以外にも、例えば主面の縁の少なくとも一部に接するように設定され てもよい。
[0076] 以上の本発明の説明から、本発明を様々に変形しうることは明らかである。そのよう な変形は、本発明の思想および範囲力 逸脱するものとは認めることはできず、すべ ての当業者にとって自明である改良は、以下の請求の範囲に含まれるものである。 産業上の利用可能性
[0077] この発明に係る光導波路チップは、光ファイバなどの光伝送媒体中を伝搬する光を 分波あるいは結合する光学部品に適用可能である。

Claims

請求の範囲
[1] 主面を有する基板と、
前記基板における主面上に形成された、光を導波するコア部を有する光導波路層 とを備え、
前記光導波路層の側面の少なくとも一部は、前記基板における主面の縁から所定 距離だけ該主面の中央側に位置して ヽる光導波路チップ。
[2] 主面を有する基板と、
前記基板における主面上に形成された、光を導波するコア部を有する光導波路層 とを備え、
前記光導波路層における主面に接触している領域の面積は、前記基板における主 面全体の面積よりも小さ!/、光導波路チップ。
[3] 請求項 1又は 2記載の光導波路チップにおいて、
前記基板の主面は、該主面の縁を含む領域であって前記光導波路層に覆われて いない領域を有する。
[4] 請求項 1又は 2記載の光導波路チップは、
ウェハ上に光を導波するコア部を有する光導波路層を形成し、
前記ウェハ表面のうち切断予定ラインを含む領域を覆う前記光導波路層の一部を 除去し、そして、
前記領域を前記切断予定ラインに沿って分割するように前記ウェハを切断すること により得られる。
[5] 請求項 3又は 4記載の光導波路チップにおいて、
前記コア部の光入出射端に一致する前記光導波路層の側面から前記基板におけ る主面の縁までの最短距離は、前記光導波路層の他の側面力 前記基板における 主面の縁までの最短距離よりも短 、。
[6] 請求項 1記載の光導波路チップにお!、て、
前記光導波路層は、前記基板における主面のうち該主面の縁を含む領域の少なく とも一部を覆う、前記光導波路層の中央部分よりも薄い薄膜部分を有する。
[7] 請求項 1記載の光導波路チップは、 ウェハ上に光を導波するコア部を有する光導波路層を形成し、
前記ウェハ表面のうち切断予定ラインを含む領域を覆う前記光導波路層の一部に 、該光導波路層の中央部分よりも薄い薄膜部分を形成し、そして、
前記薄膜部分を前記切断予定ラインに沿って分割するように前記ウェハを切断す ることにより得られる。
[8] 請求項 6又は 7記載の光導波路チップにおいて、
前記薄膜部分の厚みは、前記コア部と前記主面との間隔よりも小さい。
[9] 請求項 6〜8の！、ずれか一項記載の光導波路チップにお!、て、
前記コア部の光入出射端と一致する前記光導波路層の側面と前記主面の縁との 間に位置する薄膜部分の幅は、前記光導波路層の他の側面と前記主面の縁との間 に位置する薄膜部分の幅よりも小さ 、。
[10] 請求項 1〜9のいずれか一項記載の光導波路チップにおいて、
前記光導波路層は、重合体を含む。
[11] 光を導波するコア部を有する光導波路層が表面に形成されたゥ ハを切断予定ライ ンに沿って切断する切断工程を備えた光導波路チップの製造方法であって、 前記切断工程は、前記ウェハ表面のうち前記切断予定ラインを含む領域を覆う前 記光導波路層の少なくとも一部を除去する工程と、そして、前記領域を前記切断予 定ラインに沿って分割するように前記ウェハを切断する工程とを備えた光導波路チッ プの製造方法。
PCT/JP2005/007631 2004-04-22 2005-04-21 光導波路チップ及びその製造方法 WO2005103777A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP20050734698 EP1739463B1 (en) 2004-04-22 2005-04-21 Optical waveguide chip and method of manufacturing the same
US11/587,143 US7680366B2 (en) 2004-04-22 2005-04-21 Optical waveguide chip and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004127150A JP4440697B2 (ja) 2004-04-22 2004-04-22 光導波路基板及びその製造方法
JP2004-127150 2004-04-22

Publications (1)

Publication Number Publication Date
WO2005103777A1 true WO2005103777A1 (ja) 2005-11-03

Family

ID=35197118

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/007631 WO2005103777A1 (ja) 2004-04-22 2005-04-21 光導波路チップ及びその製造方法

Country Status (7)

Country Link
US (1) US7680366B2 (ja)
EP (2) EP1930757A1 (ja)
JP (1) JP4440697B2 (ja)
KR (1) KR20070004120A (ja)
CN (2) CN100465675C (ja)
TW (1) TWI368055B (ja)
WO (1) WO2005103777A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007058312A1 (ja) * 2005-11-18 2009-05-07 日立化成工業株式会社 光デバイス
WO2022107762A1 (ja) * 2020-11-18 2022-05-27 日東電工株式会社 光学接続構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5443494B2 (ja) * 2009-08-21 2014-03-19 株式会社東芝 光学素子および表示装置
TWI563299B (en) * 2012-12-28 2016-12-21 Hon Hai Prec Ind Co Ltd Vertical-type optical waveguide and manufacture method for same
WO2019035466A1 (ja) * 2017-08-16 2019-02-21 Ａｇｃ株式会社 ポリマー光導波路
US20220236482A1 (en) * 2019-06-03 2022-07-28 Nippon Telegraph And Telephone Corporation Optical Waveguide Chip
US11762154B2 (en) * 2020-08-01 2023-09-19 Ayar Labs, Inc. Systems and methods for passively-aligned optical waveguide edge-coupling

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002022993A (ja) * 2000-07-10 2002-01-23 Hitachi Chem Co Ltd 光導波路デバイスの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0868917A (ja) * 1994-08-31 1996-03-12 Fujitsu Ltd 光導波路と光ファイバーとの接合方法及び光導波路型デバイス
JPH08162718A (ja) * 1994-12-09 1996-06-21 Japan Aviation Electron Ind Ltd 光導波路を備えた半導体素子及びその製造方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
JPH10133041A (ja) * 1996-10-29 1998-05-22 Hitachi Cable Ltd フィルタ付導波路
EP0952470A3 (en) * 1998-04-23 2004-01-14 Nec Corporation A method of manufacturing a semiconductor optical waveguide array and an array-structured semiconductor optical device
JP3748330B2 (ja) 1998-05-25 2006-02-22 京セラ株式会社 光導波路基板およびその製造方法
US6270604B1 (en) * 1998-07-23 2001-08-07 Molecular Optoelectronics Corporation Method for fabricating an optical waveguide
US6445857B1 (en) * 1999-09-21 2002-09-03 Matsushita Electric Industrial Co., Ltd. Optical waveguide part, its manufacturing method, connection member, optical part, method for connecting optical waveguide part, and optical element
JP3774598B2 (ja) 1999-09-30 2006-05-17 株式会社日立製作所 ポリマ導波路基板の製造方法およびポリマ導波路基板
WO2002014917A1 (fr) * 2000-08-17 2002-02-21 Matsushita Electric Industrial Co., Ltd. Plaque de montage optique, module optique, emetteur/recepteur optique, systeme emetteur/recepteur optique et procede de fabrication de plaque de montage optique
JP3983019B2 (ja) * 2001-08-24 2007-09-26 シャープ株式会社 埋め込み構造を有する基板の製造方法および表示装置の製造方法
JP3858995B2 (ja) * 2002-07-02 2006-12-20 オムロン株式会社 光導波路装置の製造方法
JP2004069955A (ja) * 2002-08-06 2004-03-04 Fuji Xerox Co Ltd 高分子光導波路の製造方法
JP2004117706A (ja) * 2002-09-25 2004-04-15 Sumitomo Electric Ind Ltd 光集積素子、光集積素子の製造方法、及び光源モジュール
KR100476317B1 (ko) * 2002-10-24 2005-03-16 한국전자통신연구원 광결합 소자 및 그 제작 방법, 광결합 소자 제작을 위한마스터 및 그 제작 방법
KR100571351B1 (ko) * 2003-11-29 2006-04-17 한국전자통신연구원 동일 평판형 전송선로 구조의 초고주파 가변소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002022993A (ja) * 2000-07-10 2002-01-23 Hitachi Chem Co Ltd 光導波路デバイスの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1739463A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007058312A1 (ja) * 2005-11-18 2009-05-07 日立化成工業株式会社 光デバイス
JP4780532B2 (ja) * 2005-11-18 2011-09-28 日立化成工業株式会社 光デバイス
WO2022107762A1 (ja) * 2020-11-18 2022-05-27 日東電工株式会社 光学接続構造

Also Published As

Publication number Publication date
US20080212919A1 (en) 2008-09-04
EP1739463A1 (en) 2007-01-03
TWI368055B (en) 2012-07-11
CN1947043A (zh) 2007-04-11
TW200602702A (en) 2006-01-16
CN101482633B (zh) 2013-06-26
JP2005309159A (ja) 2005-11-04
CN101482633A (zh) 2009-07-15
EP1930757A1 (en) 2008-06-11
US7680366B2 (en) 2010-03-16
JP4440697B2 (ja) 2010-03-24
EP1739463B1 (en) 2012-08-08
EP1739463A4 (en) 2007-05-09
KR20070004120A (ko) 2007-01-05
CN100465675C (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
WO2005103777A1 (ja) 光導波路チップ及びその製造方法
US6911672B2 (en) Method and apparatus for preparing a plurality of dice in wafers
US20020164832A1 (en) Method for separating silica waveguides
EP3671298B1 (en) High-efficiency fiber-to-waveguide coupler
US6810189B2 (en) Optical waveguide and method for preparing the same
CN103502853A (zh) 光波电路及其制造方法
KR101313232B1 (ko) 도파로 절단면 형성 방법 및 이를 채용하는 포토닉스 소자
US20100272385A1 (en) Optical waveguide device and method of manufacturing optical waveguide device
JP2015191110A (ja) 光導波路結合構造および光導波路結合構造の製造方法
JP7346876B2 (ja) 光導波路素子
JPH0536825A (ja) 半導体チツプの切り出し方法
JP2001004852A (ja) 低損失光導波路及びその製造方法
US7224870B2 (en) Method of coupling fiber to waveguide
JPH0756036A (ja) 光導波路デバイス及びその製造方法
JP2015045789A (ja) スポットサイズ変換器
WO2022130454A1 (ja) 光導波路の光入出力部分の付近を保護するための金属層
JP6002795B1 (ja) スポットサイズ変換器
JP2001235643A (ja) 光電気回路基板
JP6601982B2 (ja) 光導波路基板の製造方法
TW202129325A (zh) 光波導及用於其生產的方法
JP3748330B2 (ja) 光導波路基板およびその製造方法
JP2003121888A (ja) 光部品およびその製造方法
JP2004029422A (ja) 平滑なコア端面を有するポリマー光導波路及びその製造方法
JP2005115047A (ja) 導波路基板およびその製造方法
JPH0333804A (ja) 導波路端面の研磨方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580012785.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2005734698

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067024447

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005734698

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067024447

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11587143

Country of ref document: US