WO2005091152A1 - データ転送制御システム - Google Patents

データ転送制御システム Download PDF

Info

Publication number
WO2005091152A1
WO2005091152A1 PCT/JP2005/001255 JP2005001255W WO2005091152A1 WO 2005091152 A1 WO2005091152 A1 WO 2005091152A1 JP 2005001255 W JP2005001255 W JP 2005001255W WO 2005091152 A1 WO2005091152 A1 WO 2005091152A1
Authority
WO
WIPO (PCT)
Prior art keywords
command
host
data transfer
target
processing
Prior art date
Application number
PCT/JP2005/001255
Other languages
English (en)
French (fr)
Inventor
Shinobu Machida
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/593,643 priority Critical patent/US20080244099A1/en
Publication of WO2005091152A1 publication Critical patent/WO2005091152A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0781—Error filtering or prioritizing based on a policy defined by the user or on a policy defined by a hardware/software module, e.g. according to a severity level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors

Definitions

  • the present invention relates to a data transfer control system for mutually converting an interface between a computer and a computer peripheral device.
  • FIG. 9 shows a configuration diagram of a conventional interface conversion system.
  • FIG. 10 is a flowchart showing steps of a conventional command processing.
  • 41 is a host such as a personal computer
  • 42 is a target such as a computer peripheral device
  • 43 is an IEEE1394 bus of a high-speed serial bus
  • 44 is an IDE (Integrated Drive Electronics) bus
  • 45 is an IEEE1394 bus 43 and an IDE bus.
  • a converter for performing protocol mutual conversion with 44, and 46 is an external control device for controlling the converter 45.
  • the converter 45 includes a host-oriented status transfer device 47, a data transfer processing device 48, and a command processing device 49.
  • the host status transfer device 47 transfers status information to the host 41 via the IEEE1394 bus 43.
  • the data transfer processing device 48 performs data transfer between the host 41 and the target 42, and determines whether data transfer on the IEEE1394 bus 43 side has been completed.
  • the command processing device 49 converts the protocol of a command received from the host 41 via the IEEE1394 bus 43, issues the command to the target 42 via the IDE bus 44, and further issues a command to the target 42 according to an instruction from the external control device 46. Issue the specified command to.
  • the host 41 communicates with the target 42 by using an IEEE1394 bus 4
  • step S402 when the converter 45 receives a command from the host 41, the external control device
  • the 46 creates status information for the received command. At this point, The status information is not written in the host-addressed status transfer device 47. Also, the status information prepared here should be the contents assuming that the processing of the received command has been completed normally.
  • step S403 the command processing device 49 performs protocol conversion of the received command for the target 42, and issues the converted command via the IDE bus 44.
  • step S404 the data transfer processing device 48 starts data transfer between the host 41 and the target 42.
  • the data is transferred by the amount specified by the command from the host 41 while the data transfer processor 48 performs protocol conversion between the IDE bus 44 and the IEEE1394 bus 43.
  • step S405 when the data transfer processing device 48 detects the end of the data transfer on the IEEE1394 bus 43 side, it notifies the external control device 46 of the end, and then the external control device 46 transmits the data transfer on the IDE bus 44 side. Detect the end.
  • step S406 Upon detecting the end of the data transfer on the IDE bus 44 side in step S405, the external control device 46 determines in step S406 whether the data transfer on the IDE bus 44 side has been normally completed.
  • step S406 If it is determined in step S406 that the data transfer has been completed normally, the flow branches to step S409 in order to transfer status information.
  • step S406 If it is determined in step S406 that the process has ended with an error, the process branches to step S407, and the external control device 46 sends a command for acquiring error information generated on the target 42 side to the command processing device 49. Issue and get error information.
  • step S408 the external control device 46 rewrites the status information prepared in step S402 with the obtained error information.
  • step S409 the external control device 46 writes the status information prepared in step S402 or step S408 to the host-addressed status transfer device 47.
  • step S410 the external control device 46 transfers status information to the host 41 via the IEEE1394 bus 43.
  • Patent Document 1 describes an apparatus that automatically processes status information for the above configuration.
  • Patent Document 1 JP-A-1-84472
  • the target determines whether or not the data transfer has been completed, determines whether or not the data transfer has been normally completed, and determines the status of the status transfer processing device to the host.
  • An external control device always intervenes in the process of writing information and transferring status information to the host.Therefore, there is a case where the default status information is transferred when data transfer ends normally.
  • the above-described process is always performed, and the time required for this process has hindered the improvement of the data transfer efficiency of the entire system.
  • the present invention has been made in view of the advantages of the present invention, and an object of the present invention is to improve the data transfer efficiency and reduce errors in an interface conversion system that performs conversion between arbitrary heterogeneous interfaces.
  • the goal is to provide high performance and flexibility in processing, and to provide high-speed use, self-service, and systems.
  • the processing from determination of whether or not data transfer on the target side has been completed to transfer of status information to the host is automated, and when an error occurs, an external control device is Error notification, and the external control device receiving this notification performs appropriate error processing.
  • a host having a first interface, a target having a second interface, a converter for performing mutual conversion between the first and second interfaces
  • a data transfer control system comprising an external control device for controlling the The converter includes a command processing device that issues a command received from the host via the first interface to the target via the second interface; and A data transfer processing device that performs data transfer processing between the host and the target while performing mutual conversion of the second interface, and status information created for the received command, A status transfer device for transferring to the host via the interface of the host, and a target command processing determination device for performing the command processing determination on the target side, wherein the target command processing determination device includes: Means for detecting the completion of the transfer and determining whether the data transfer has been normally completed; Means for writing the status information written in the status transfer device to the host, means for transferring the status information written in the status transfer device to the host to the host, and notification of the status of the target to the external control device. Means.
  • the converter may further include a command re-executing unit that, when an error occurs in the command processing, re-executes the command processing according to the content of the error.
  • the command re-execution unit may further include a re-execution number limiting unit that limits the number of re-executions.
  • the converter may further include a switching device that selectively switches the operation of the target command processing determining device to be enabled or disabled.
  • the converter further includes a specific command issuing unit that issues an arbitrary command to the target at an arbitrary timing regardless of an instruction from the host. Is also good.
  • the automatic control or the manual control is shared between the case where the data transfer ends normally and the case where the data transfer ends with an error. Transfer efficiency can be improved.
  • the intervention of an external control device is reduced, so that the data transfer is performed.
  • the external control device can perform other processing, and it is possible to use the external control device efficiently.
  • a flexible and stable system can be realized by causing the external control device to perform appropriate error processing.
  • the error processing load on the host can be reduced.
  • the processing time can be shortened compared to reissuing the command in which the error occurred from the host, so that the transfer efficiency of the entire system can be improved.
  • a deadlock of the system can be avoided by setting a limit on the number of reissues of a command.
  • the switching means enables or disables the automatic processing from the detection of the end of data transfer to the status information transfer. Therefore, it is possible to flexibly cope with various systems, and a user-friendly system can be realized.
  • a high frequency of issuance an arbitrary command is issued to the target in advance by using the time until a command is issued from the host, and the latest command on the target side for the command is issued.
  • pre-fetching status information if an arbitrary command from the host corresponds to a previously issued command, it is possible to immediately shift to status information transfer processing. The time is greatly reduced, and the transfer efficiency of the entire system is improved.
  • FIG. 1 is a configuration diagram of an interface conversion system of the present invention.
  • FIG. 2 is a flowchart showing a command processing step in Embodiment 1 of the present invention.
  • FIG. 3 is a comparison diagram of a command processing time between the present invention and a conventional one.
  • FIG. 4 is a flowchart showing steps of command processing in Embodiment 2 of the present invention.
  • FIG. 5 is a comparison diagram of command processing times in Embodiment 2 of the present invention.
  • Garden 6 is a configuration diagram of an interface conversion system according to the third embodiment of the present invention.
  • FIG. 7 is a flowchart showing the steps of command processing in Embodiment 4 of the present invention.
  • FIG. 8 is a comparison diagram of the command processing time in Embodiment 4 of the present invention.
  • FIG. 9 is a configuration diagram of a conventional interface conversion system.
  • FIG. 10 is a flowchart showing steps of a conventional command processing.
  • FIG. 1 is a configuration diagram showing an interface conversion system according to Embodiment 1 of the present invention.
  • 1 is a host such as a personal computer
  • 2 is a target such as a computer peripheral device (DVD-ROM / RAM, CD-ROM drive)
  • 3 is a high-speed serial bus IEEE139 4 bus
  • 4 is an IDE bus
  • 5 is Performs mutual protocol conversion between IEEE1394 bus 3 and IDE bus 4.
  • the converter 6 is an external control device such as a microcomputer for controlling the converter 5.
  • the converter 5 includes a status transfer device 7 for transferring status information to the host 1 via the IEEE1394 bus 3 and a data transfer processing device for performing a data transfer process between the host 1 and the target 2.
  • a command processor that issues commands issued from the host 1 to the target 2, and also issues a specified command to the target 2 under the direction of the external controller 6, and a target command that determines command processing on the target side
  • a processing determination device 10 is provided.
  • the target command processing determination device 10 detects the end of the data transfer on the target 2 side, determines whether the data transfer has been completed normally or ended in an error, and transmits the status information to the host.
  • the status information is written to the transfer device 7 and the status information is transferred from the status transfer device 7 to the host 1 to the host 1. Further, an error occurrence notification is sent to the external control device 6.
  • FIG. 2 is a flowchart showing a command processing step in the present invention.
  • FIG. 3 is a comparison diagram of the command processing time in the present invention.
  • the host 1 issues an arbitrary command via the IEEE1394 bus 3 to perform data transfer with the target 2, and as shown in FIG. 2, in step S101, the converter 5 The process waits until a command from the host 1 is received. When the command is received, the process branches to step S102.
  • step S102 when the converter 5 receives the command of the host 1, the target command processing determining device 10 writes status information for the received command to the status transfer device 7 for the host.
  • the status information to be written here shall be assuming that the processing of the received command has been completed normally.
  • step S103 the command processing device 9 performs protocol conversion of the received command for the target 2, and issues the converted command via the IDE bus 4.
  • step S104 the data transfer processing device 8 starts data transfer between the host 1 and the target 2.
  • the data is transferred by the amount specified by the host 1 while the data transfer processor 8 performs protocol conversion between the IDE bus 4 and the IEEE 1394 bus 3.
  • step S105 upon detecting that the data transfer between the host 1 and the target 2 has been completed, the target command processing determination device 10 has completed the data transfer on the target 2 side normally or ended with an error. Is automatically determined.
  • step S 106 the status information written in advance in step S 102 is transferred to the host-side status transfer device 7 in order to transfer the status information to the host 1. Let it. The status information is transferred to the host 1 via the IEEE1394 bus 3.
  • the external control device 6 since the external control device 6 does not intervene in the data transfer, from the host 1 side, the time from issuing the command to receiving the status information is shortened as compared with the related art. As a result, the command issuing interval can be shortened as a whole system, and the transfer efficiency can be improved.
  • the external control device 6 When the data transfer on the target 2 side ends in an error, the external control device 6 is notified of the occurrence of the error, and the external control device 6 performs processing for the error.
  • a method of this error notification a method is used in which a register is laid inside the converter 5 and information is set in the register and notified, or the external control device 6 is notified by an interrupt. . This is because the occurrence of an error can be notified to the external control device 6 with priority and speedy, and the load on the external control device 6 is not imposed unless necessary (error occurrence).
  • step S107 the external control device 6 that has received the error notification obtains error information generated on the target 2 side. Specifically, the external control device 6 instructs the command processing device 9 to issue a designated command for acquiring error information, and issues the designated command to the target 2 via the IDE bus 4. By doing so, error information is obtained.
  • step S108 the error information is written into the host-addressed status transfer device 7 in the converter 5.
  • the status information S "error information" written in advance in step S102 is rewritten as "normal end".
  • step S106 status information is transferred to the host 1 via the IEEE1394 bus 3.
  • control is performed so that appropriate error processing is performed with the external control device 6 interposed. Therefore, the data transfer efficiency of the entire system is reduced due to the interposition of the external control device 6, but an exceptional effect that the error processing can be surely performed and the stability of the entire system can be ensured can be obtained.
  • the host 1 receives the status information from the target 2 side, determines that a series of processes relating to the issued command has been completed, and issues the next command based on the returned status information. Force or determine whether to issue the same command again. Such processing depends on the host 1 and is not relevant to this system. In this system, the process returns to step S101 and waits for the next command.
  • the processing time is ⁇ 1 at the end of the command “A” and ⁇ 2 at the end of the command “ ⁇ ”. Has been shortened, that is, the power of S.
  • the automatic control or the manual control is shared between the case where the data transfer ends normally and the case where the data transfer ends with an error. And the transfer efficiency of the entire system can be improved.
  • the intervention of the external control device can be reduced, so that the external control device can perform other processing during data transfer, and the power of the external control device can be efficiently utilized.
  • a flexible and stable system can be realized by causing the external control device to perform appropriate error processing.
  • FIG. 4 is a flowchart showing the steps of the command processing in the present invention.
  • FIG. 5 is a comparison diagram of the command processing time in the present invention.
  • the target command processing determination device 10 notifies the external control device 6 of the occurrence of the error.
  • step S107 the external control device 6 that has received the error notification acquires error information generated on the target 2 side.
  • step S201 the external control device 6 determines the content of the acquired error information. If the content of the error is garbled or missing data, it is considered to be a problem due to a temporary external factor or the like on the IDE bus 4.Therefore, no fatal error has occurred on the target 2, and the command is reissued.
  • the process branches to step S102, and processing for reissuing the command to the target 2 via the IDE bus 4 is performed. At this time, since the status information has not been transferred to the host 1, the next command has not been received from the host 1. That is, the command processing device 9 is in a state where a command in which an error has occurred can be immediately reissued.
  • the status information (in this case, an error) obtained from the target 2 is written to the host-addressed status transfer device 7 in the conventional manner in step S108, and in step S106, The status information is transferred to the host 1 via the IEEE1394 bus 3, and a series of command processing ends.
  • processing time can be shortened compared to reissuing the command in which the error has occurred from the host, so that the transfer efficiency of the entire system can be improved.
  • FIG. 6 is a configuration diagram illustrating an interface conversion system according to the third embodiment.
  • the configuration of the interface conversion system according to the third embodiment enables or disables the function of the target command processing determination device 10 with respect to the interface conversion system of the first embodiment.
  • the switching device 31 is based on a set value set in a register laid inside the converter 5 or based on an input value of an input device externally connected to the converter 5. Then, the function of the target command processing determination device 10 is switched to be enabled or disabled.
  • the configuration is such that the target command processing determination device 10 and the host-addressed status transfer device 7 are connected.
  • the control described in the first embodiment is performed.
  • the target command processing determination device 10 When the target command processing determination device 10 is invalidated by the switching device 31, the target command processing determination device 10 and the host-addressed status transfer device 7 are released, so that the target 2
  • the end detects the end of the data transfer, determines whether the data transfer is completed normally or ends in an error, writes the status information to the status transfer device 7 addressed to the host, and sends the status information from the status transfer device 7 addressed to the host. Is transferred to the host 1 so that the external controller 6 performs a series of processes.
  • the switching means in the converter, the automatic processing from the data transfer end detection to the status information transfer can be enabled or disabled. This makes it possible to flexibly cope with various systems, realizing ease of use and systems.
  • any information can be added to the status information even when the data transfer is normally completed by the system.
  • it can also be applied to cases where you do not want to automatically transfer status information.
  • FIG. 7 is a flowchart showing the steps of the command processing in the fourth embodiment.
  • FIG. 8 is a comparison diagram of the command processing time.
  • the host 1 issues an arbitrary command via the IEEE1394 bus 3 in order to transfer data to and from the target 2, and as shown in FIG. (1) Wait until the command is received, and branch to step S302.
  • the flow branches to step S306.
  • step S302 status information is set assuming that the command processing has been completed normally, and the process proceeds to step S303.
  • step S303 the external control device 6 can process the command processing device 9 in a short time without data transfer that is frequently issued from the host 1 "Test Unit Ready Command (hereinafter referred to as TUR Command) is issued.
  • TUR Command is handled in the same way as the normal command processing between Host 1 and Target 2.
  • step S304 upon detecting that the TUR command processing has been completed, the target command processing determination device 10 automatically determines whether the command processing on the target 2 side has been completed normally or has been completed with an error. I do.
  • step S305 If the command processing has been normally completed, the process proceeds to step S305.
  • the status information acquired information is set in the flag prepared in advance to indicate that the status information of the TUR command has been acquired. Then, the process returns to step S301.
  • step S313 the external control device 6 that has received the error notification transmits the error information generated on the target 2 side. get.
  • step S314 the error information is written to the host-addressed status transfer device 7 in the converter 5. Then, the process proceeds to step S305.
  • FIG. 8 shows a correlation diagram between the command processing issued by the host 1 and the command pre-issue processing using the command reception waiting time from the host 1. This allows the converter
  • the latest status information for the TUR command is obtained at any time, and the status can be transferred immediately.
  • step S306 upon receiving a command from the host 1, in step S306, the received command
  • step S306 determines whether the reception command has acquired the latest status information of the TUR command.
  • the determination is made using the flag set in 305.
  • step S307 If the determination in step S307 is "YES", the flow branches to step S312 and the host
  • the transfer process may be performed immediately.
  • Step S307 If the determination in step S307 is “N ⁇ ” (the command issued by the host 1 is other than TUR, or the status information of the TUR command has not been acquired), the normal command processing is performed as in the first embodiment. (Step S308 ⁇ Step S309 ⁇ Step S310 ⁇ Step S31 1 ⁇ Step S312 or Step S308 ⁇ Step S309 ⁇ Step S310 ⁇ Step 3311 ⁇ Step 3315 ⁇ Step 3316 ⁇ Step 3312).
  • the ⁇ processing time is shortened before the normal termination.
  • an arbitrary command with a high frequency of issuance is issued to the target in advance by using the time until the command is issued from the host, and the target side responds to the command.
  • By pre-fetching the latest status information if an arbitrary command from the host corresponds to a pre-issued command, it is possible to immediately shift to status information transfer processing. The time is greatly reduced, and the transfer efficiency of the entire system is improved.
  • the present invention is to improve the transfer efficiency of the entire system by shortening the command processing time in a computer peripheral device having a high-speed serial bus IEEE1394, USB, IDE interface, or the like. Therefore, it is useful as a bridge system for realizing high-speed data transfer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

　ターゲット側のデータ転送が終了したかどうかの判別からホストへのステータス情報の転送までの処理を自動化し、エラー発生時は外部制御装置に対してエラー発生通知し、この通知を受けた外部制御装置が適切なエラー処理を行う。

Description

明 細 書
データ転送制御システム
技術分野
[0001] 本発明は、コンピュータとコンピュータ周辺装置との間でインターフェイスの相互変 換を行うためのデータ転送制御システムに関するものである。
背景技術
[0002] 図 9は、従来のインターフェイス変換システムに関する構成図を示す。また、図 10は 、従来のコマンド処理の工程を示す流れ図である。
[0003] 図 9において、 41はパソコン等のホスト、 42はコンピュータ周辺機器等のターゲット 、 43は高速シリアルバスの IEEE1394バス、 44は IDE (Integrated Drive Electronics )バス、 45は IEEE1394バス 43と IDEバス 44とのプロトコル相互変換を行う変換器、 46は変換器 45を制御する外部制御装置である。ここで、変換器 45は、ホスト宛ステ 一タス転送装置 47、データ転送処理装置 48及びコマンド処理装置 49から構成され ている。
[0004] 前記ホスト宛ステータス転送装置 47は、 IEEE1394バス 43を経由してホスト 41に ステータス情報を転送する。
[0005] 前記データ転送処理装置 48は、ホスト 41とターゲット 42との間のデータ転送を行 レ、、さらに IEEE1394バス 43側のデータ転送が終了したかどうかの判別を行う。
[0006] 前記コマンド処理装置 49は、ホスト 41から IEEE1394バス 43を経由して受信した コマンドをプロトコル変換して、 IDEバス 44経由でターゲット 42へ発行し、さらに外部 制御装置 46の指示によりターゲット 42へ指定コマンドを発行する。
[0007] 前記ホスト 41は、ターゲット 42との間でデータ転送を行うために、 IEEE1394バス 4
3を経由して任意のコマンドを発行し、図 10に示すように、ステップ S401で、変換器
45はホスト 41からのコマンドを受信するまで待ち続け、コマンドが受信されるとステツ プ S402に分岐する。
[0008] ステップ S402で、変換器 45がホスト 41からのコマンドを受信すると、外部制御装置
46は、受信したコマンドに対するステータス情報を作成する。なお、この時点では、ス テータス情報をホスト宛ステータス転送装置 47に書き込まない。また、ここで準備する ステータス情報は、受信コマンドの処理が正常終了したものと仮定した内容にしてお ぐ。
[0009] ステップ S403で、コマンド処理装置 49は、受信したコマンドをターゲット 42向けに プロトコル変換し、 IDEバス 44を経由して前記変換したコマンドを発行する。
[0010] ステップ S404で、データ転送処理装置 48は、ホスト 41とターゲット 42との間でデ ータ転送を開始する。なお、前記データは、データ転送処理装置 48が IDEバス 44と IEEE1394バス 43とのプロトコル変換を行いながら、ホスト 41がコマンドで指定した 分だけ転送される。
[0011] ステップ S405で、データ転送処理装置 48が IEEE1394バス 43側のデータ転送の 終了を検知すると外部制御装置 46へ終了通知し、続いて外部制御装置 46が IDEバ ス 44側のデータ転送の終了を検知する。
[0012] ステップ S405で、 IDEバス 44側のデータ転送の終了を検知すると、ステップ S406 で、外部制御装置 46は IDEバス 44側のデータ転送が正常終了したかを判定する。
[0013] ステップ S406でデータ転送が正常終了したと判定された場合には、ステータス情 報を転送するためにステップ S409に分岐する。
[0014] ステップ S406でエラー終了したと判定された場合には、ステップ S407に分岐し、 外部制御装置 46は、ターゲット 42側で発生したエラー情報を取得するためのコマン ドをコマンド処理装置 49に発行させ、エラー情報を取得する。
[0015] ステップ S408で、外部制御装置 46は、ステップ S402で準備されたステータス情報 を、前記取得したエラー情報に書き換える。
[0016] ステップ S409で、外部制御装置 46は、ステップ S402又はステップ S408で準備さ れたステータス情報をホスト宛ステータス転送装置 47に書き込む。
[0017] ステップ S410で、外部制御装置 46は、 IEEE1394バス 43を経由してホスト 41へ ステータス情報を転送する。
[0018] このように、従来のインターフェイス変換システムでは、ターゲット 42側のデータ転 送の終了を検知してからステータス情報をホストに転送するまでの処理 (ステップ S40
5— S410)全てを外部制御装置 46に任せてレ、た。 [0019] また、特許文献 1には、上記構成に対しステータス情報を自動的に処理する装置が 記載されている。
特許文献 1：特開平 1 - 84472号公報
発明の開示
発明が解決しょうとする課題
[0020] しかし、上述のような構成では、ターゲット側において、データ転送が終了したか否 かの判別、データ転送が正常に終了したか否かの判別、ホスト宛ステータス転送処 理装置へのステータス情報の書き込み及びホストへのステータス情報の転送処理と いった過程には、必ず外部制御装置が介在しているので、データ転送が正常に終了 したときに既定のステータス情報を転送する場合であっても必ず前記過程が実行さ れることとなり、この過程に要する時間がシステム全体のデータ転送効率の向上を妨 げていた。
[0021] また、前記過程を全て自動処理させる場合、ターゲット側で発生するあらゆる状況 に対応させる必要があり、さらにシステムによっても様々な状況が考えられるので、そ れらに全てに対応させる装置を開発したとしても、装置規模が大きくなり価格上昇を 避けることが難しい。
[0022] 本発明は、力かる点に鑑みてなされたものであり、その目的とするところは、任意の 異種インターフェイスの相互変換をするインターフェイス変換システムにおいて、デー タ転送効率を向上させ、エラーに対する処理を高性能かつ柔軟性を持たせ、高速で 使レ、勝手のょレ、システムを提供することにある。
課題を解決するための手段
[0023] 本発明は、上記目的に対して、ターゲット側のデータ転送が終了したかどうかの判 別からホストへのステータス情報の転送までの処理を自動化し、エラー発生時は外部 制御装置に対してエラー発生通知し、この通知を受けた外部制御装置が適切なエラ 一処理を行うようにした。
[0024] すなわち、本発明では、第 1のインターフヱイスを有するホストと、第 2のインターフエ イスを有するターゲットと、前記第 1及び第 2のインターフェイスの相互変換を行う変換 器と、前記変換器を制御する外部制御装置とを備えたデータ転送制御システムであ つて、前記変換器は、前記第 1のインターフェイス経由で受信した前記ホストからのコ マンドを、前記第 2のインターフェイスを経由して前記ターゲットに対して発行するコ マンド処理装置と、前記第 1及び第 2のインターフェイスの相互変換を行いながら、前 記ホストと前記ターゲットとの間のデータ転送処理を行うデータ転送処理装置と、前 記受信したコマンドに対して作成されたステータス情報を、前記第 1のインターフェイ スを経由して前記ホストに転送するホスト宛ステータス転送装置と、前記ターゲット側 のコマンド処理判別を行うターゲットコマンド処理判別装置とを備え、前記ターゲット コマンド処理判別装置は、前記データ転送の終了を検知し、前記データ転送が正常 終了した力、を判別する手段と、前記ステータス情報を前記ホスト宛ステータス転送装 置に書き込む手段と、前記ホスト宛ステータス転送装置に書き込まれた前記ステータ ス情報を前記ホストに転送させる手段と、前記外部制御装置に対して前記ターゲット の状態通知を行う手段とを備えるようにした。
[0025] また、本発明では、前記変換器は、前記コマンド処理でエラーが発生した場合、該 エラー内容に応じて前記コマンド処理を再実行させるコマンド再実行手段をさらに備 えていてもよい。
[0026] また、本発明では、前記コマンド再実行手段は、再実行の回数に制限を設ける再 実行回数制限手段をさらに備えていてもよい。
[0027] また、本発明では、前記変換器は、前記ターゲットコマンド処理判別装置の動作を 有効又は無効とするように選択的に切り替える切り替え装置をさらに備えていてもよ レ、。
[0028] また、本発明では、前記変換器は、前記ホストからの指示に関わらず、任意のコマ ンドを任意のタイミングで前記ターゲットに対して発行する特定コマンド発行手段をさ らに備えていてもよい。
発明の効果
[0029] 従って、本発明によれば、データ転送が正常終了した場合とエラー終了した場合と で自動制御又は手動制御の分担をさせることにより、正常終了時には、コマンド処理 時間を短縮してシステム全体の転送効率を向上させることができる。
[0030] また、コマンド処理において、外部制御装置の介在が少なくて済むので、データ転 送中は外部制御装置に他の処理をさせることができ、外部制御装置を効率よく活用 すること力 Sできる。
[0031] さらに、エラー終了時には、外部制御装置に適切なエラー処理を行わせることで柔 軟かつ安定したシステムを実現できる。
[0032] さらに、本発明によれば、エラー情報の内容に応じてコマンドを再発行させることで
、ホスト側のエラー処理負担を減らすことができる。また、エラーが発生したコマンドを ホストから再発行するよりも処理時間が短縮できるので、システム全体の転送効率を 向上させることができる。
[0033] さらに、本発明によれば、コマンド再発行の回数に制限を設けることで、システムの デッドロックを回避することができる。
[0034] さらに、本発明によれば、変換器に切り替え手段を搭載することで、該切り替え手段 によってデータ転送終了検知からステータス情報転送までの自動処理を有効又は無 効とするように切り替えられるから、様々なシステムに柔軟に対応することが可能にな り、使い勝手のよいシステムを実現できる。
[0035] さらに、本発明によれば、ホストからコマンドが発行されるまでの時間を利用して発 行頻度の高レ、任意コマンドを事前にターゲットへ発行し、そのコマンドに対するター ゲット側の最新ステータス情報を先取りしておくことで、ホストからの任意コマンドが事 前発行しているコマンドに該当する場合には、直ちにステータス情報の転送処理へと 移行できるので、コマンド受信からステータス情報転送までの時間が大幅に短縮され 、システム全体の転送効率が向上する。
図面の簡単な説明
[0036] [図 1]図 1は、本発明のインターフェイス変換システムの構成図である。
[図 2]図 2は、本発明の実施形態 1におけるコマンド処理の工程を示す流れ図である
[図 3]図 3は、本発明と従来とのコマンド処理時間の比較図である。
[図 4]図 4は、本発明の実施形態 2におけるコマンド処理の工程を示す流れ図である 園 5]図 5は、本発明の実施形態 2におけるコマンド処理時間の比較図である。 園 6]図 6は、本発明の実施形態 3におけるインターフェイス変換システムの構成図で ある。
園 7]図 7は、本発明の実施形態 4におけるコマンド処理の工程を示す流れ図である 園 8]図 8は、本発明の実施形態 4におけるコマンド処理時間の比較図である。
[図 9]図 9は、従来のインターフェイス変換システムの構成図である。
[図 10]図 10は、従来のコマンド処理の工程を示す流れ図である。
符号の説明
1 ホスト
2 ターゲット
3 IEEE1394ノくス
4 IDEバス
5 変換器
6 外部制御装置
7 ホスト宛ステータス転送装置
8 データ転送処理装置
9 コマンド処理装置
10 ターゲットコマンド処理判別装置
31 切り替え装置
発明を実施するための最良の形態
[0038] 以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施 形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制 限することを意図するものでは全くない。
[0039] (実施形態 1)
図 1は、本発明の実施形態 1に係るインターフェイス変換システムを示す構成図で ある。図 1において、 1はパソコン等のホスト、 2はコンピュータ周辺装置（DVD— RO M/RAM、 CD—ROMドライブ）等のターゲット、 3は高速シリアルバスの IEEE139 4バス、 4は IDEバス、 5は IEEE1394バス 3と IDEバス 4とのプロトコル相互変換を行 う変換器、 6は変換器 5を制御するマイコン等の外部制御装置である。
[0040] 前記変換器 5は、 IEEE1394バス 3を経由してホスト 1へステータス情報を転送する ホスト宛ステータス転送装置 7と、ホスト 1とターゲット 2との間のデータ転送処理を行う データ転送処理装置 8と、ホスト 1から発行されたコマンドをターゲット 2へ発行し、さら に外部制御装置 6の指示で指定コマンドをターゲット 2へ発行するコマンド処理装置 9と、ターゲット側のコマンド処理判別を行うターゲットコマンド処理判別装置 10とを備 えている。
[0041] 前記ターゲットコマンド処理判別装置 10は、ターゲット 2側において、データ転送の 終了を検知し、データ転送が正常に終了したか又はエラー終了したかを判別し、ステ 一タス情報をホスト宛ステータス転送装置 7に書き込み、前記ホスト宛ステータス転送 装置 7からステータス情報をホスト 1に転送する。さらに、外部制御装置 6に対してエラ 一発生通知を行う。
[0042] 図 2は、本発明におけるコマンド処理の工程を示す流れ図である。また、図 3は、本 発明におけるコマンド処理時間の比較図である。
[0043] 前記ホスト 1は、ターゲット 2との間でデータ転送を行うために、 IEEE1394バス 3を 経由して任意のコマンドを発行し、図 2に示すように、ステップ S101で、変換器 5はホ スト 1からのコマンドを受信するまで待ち続け、コマンドが受信されるとステップ S102 に分岐する。
[0044] ステップ S102で、変換器 5がホスト 1力 のコマンドを受信すると、ターゲットコマン ド処理判別装置 10は、受信したコマンドに対するステータス情報をホスト宛ステータ ス転送装置 7に書き込む。ここで書き込むステータス情報は、受信コマンドの処理が 正常終了したものと仮定した内容にする。
[0045] ステップ S103で、コマンド処理装置 9は、受信したコマンドをターゲット 2向けにプロ トコル変換し、 IDEバス 4を経由して前記変換したコマンドを発行する。
[0046] ステップ S104で、データ転送処理装置 8は、ホスト 1とターゲット 2との間でデータ転 送を開始する。なお、前記データは、データ転送処理装置 8が IDEバス 4と IEEE13 94バス 3とのプロトコル変換を行いながら、ホスト 1がコマンドで指定した分だけ転送さ れる。 [0047] ステップ S105で、ターゲットコマンド処理判別装置 10は、ホスト 1とターゲット 2との 間でのデータ転送が終了したことを検知すると、ターゲット 2側のデータ転送が正常 終了したか又はエラー終了したかを自動的に判別する。
[0048] 前記データ転送が正常終了の場合には、ステップ S106に進み、ステップ S102で 予め書き込んでおいたステータス情報をホスト 1へ転送するために、ホスト宛ステータ ス転送装置 7にステータス情報を転送させる。なお、ステータス情報は IEEE1394バ ス 3を経由してホスト 1へ転送される。
[0049] このように、データ転送に際して外部制御装置 6が介在しないため、ホスト 1側から 見ると、コマンドを発行してからステータス情報を受信するまでの時間が従来に比べ 短縮される。これにより、システム全体としてコマンド発行間隔の短縮を実現し転送効 率を向上することができる。
[0050] 前記ターゲット 2側のデータ転送がエラー終了の場合、外部制御装置 6に対してェ ラー発生の通知を行い、エラーに対する処理を外部制御装置 6に行わせる。なお、こ のエラー通知の方法として、変換器 5内部にレジスタを敷設しておき、該レジスタに情 報を設定して通知する、又は割り込みによって外部制御装置 6に通知するといつた手 段を用いる。これは、エラー発生を優先的に素早く外部制御装置 6へ通知できるよう にするためであり、さらに、必要（エラー発生）以外は外部制御装置 6に負担を掛けな いためでもある。
[0051] ステップ S107で、エラー通知を受けた外部制御装置 6は、ターゲット 2側で発生し たエラー情報を取得する。具体的には、外部制御装置 6からコマンド処理装置 9に対 してエラー情報を取得するための指定コマンドを発行するように指示し、 IDEバス 4を 経由して前記指定コマンドをターゲット 2に発行することにより、エラー情報を取得す る。
[0052] ステップ S108で、前記エラー情報を変換器 5内のホスト宛ステータス転送装置 7に 書き込む。これによりステップ S102で予め書込まれた"正常終了"とレ、うステータス情 報力 S"エラー情報"へと書き換えられることになる。
[0053] そして、ステップ S106で、 IEEE1394バス 3を経由してホスト 1へステータス情報を 転送する。 [0054] このように、エラー発生の場合には、外部制御装置 6を介在させて適切なエラー処 理を行うように制御する。したがって、外部制御装置 6が介在することでシステム全体 のデータ転送効率が低下してしまうが、確実にエラー処理を行いシステム全体の安 定性を確保することができるという格別の効果が得られる。
[0055] 前記ホスト 1は、ターゲット 2側からのステータス情報を受信することで、発行したコ マンドに関する一連の処理を終了したと判断し、返ってきたステータス情報に基づい て次のコマンドを発行する力 \又は再度同じコマンドを発行するかを決定する。このよ うな処理はホスト 1に依存することであり本システムには関係なレ、。本システムでのェ 程としてはステップ S101へ戻り次のコマンドを待つことになる。
[0056] 図 3に示すように、従来のコマンド処理と本発明のシステムによるコマンド処理とを 比較すると、コマンド" A"終了時で Δ Τ1、コマンド" Β"終了時で ΔΤ2分だけ処理時 間が短縮されてレ、ること力 S分力、る。
[0057] 以上のように、本実施形態 1によれば、データ転送が正常終了した場合とエラー終 了した場合とで自動制御又は手動制御の分担をさせることにより、正常終了時には、 コマンド処理時間を短縮してシステム全体の転送効率を向上させることができる。
[0058] また、コマンド処理において、外部制御装置の介在が少なくて済むので、データ転 送中は外部制御装置に他の処理をさせることができ、外部制御装置を効率よく活用 すること力 Sできる。
[0059] さらに、エラー終了時には、外部制御装置に適切なエラー処理を行わせることで柔 軟かつ安定したシステムを実現できる。
[0060] (実施形態 2)
次に、本発明の実施形態 2について説明する。なお、本実施形態 2におけるインタ 一フェイス変換システムの構成及び処理の流れは、基本的に実施形態 1と同様であ るので、実施形態 1と同じ部分については同じ符号を付し、相違点についてのみ説 明する。
[0061] 図 4は、本発明におけるコマンド処理の工程を示す流れ図である。また、図 5は、本 発明におけるコマンド処理時間の比較図である。
[0062] 図 4において、ホスト 1とターゲット 2との間のデータ転送が終了し、ターゲット 2側で エラーが発生すると、ターゲットコマンド処理判別装置 10は外部制御装置 6に対して エラー発生の通知をする。
[0063] ステップ S107で、エラー通知を受けた外部制御装置 6は、ターゲット 2側で発生し たエラー情報を取得する。
[0064] ステップ S201で、外部制御装置 6は、取得したエラー情報の内容を判別する。エラ 一内容がデータ化けやデータ欠け程度であれば、 IDEバス 4に対する一時的な外的 要因等による不具合と考えられるため、ターゲット 2では致命的なエラーが発生して おらず、コマンド再発行によるリカバリーが可能であると判断してステップ S102に分 岐し、 IDEバス 4を経由してターゲット 2に対してコマンドを再発行する処理を行う。こ のとき、ホスト 1に対してはステータス情報を転送していないので、ホスト 1から次のコ マンドを受信していなレ、。すなわち、コマンド処理装置 9は、エラー発生したコマンド が直ぐに再発行できる状態にある。
[0065] そして、再発行したコマンド処理が正常終了すれば、ホスト 1に対して正常終了のス テータス情報が転送される。これは、コマンド再発行処理に移行したときに、ステップ S102で正常終了のステータス情報がホスト宛ステータス転送装置 7へ既に書き込ま れているからである。これにより、ホスト 1は発行したコマンドが正常終了したものと判 別して、次のコマンド処理へ移行できる。
[0066] 上記以外の場合にはリカバリー不可能と判断して、ステップ S108で、従来通りター ゲット 2から取得したステータス情報 (この場合エラー）をホスト宛ステータス転送装置 7に書き込み、ステップ S106で、ステータス情報を IEEE1394バス 3経由でホスト 1 へ転送し、一連のコマンド処理を終了する。
[0067] なお、このようなコマンド再発行の実施には回数制限を設けるようにし、リカバリー処 理を規定回数実施した場合には、それ以降はリカバリー不可能と判断して通常のェ ラー時と同じくステータス情報 (エラー）をホスト 1へ転送するようにしてもよい。これに より、リカバリー処理の無限ループィ匕を避けることができる。
[0068] 図 5に示すように、従来のコマンド再発行と本発明のシステムによるコマンド再発行 とを比較すると、コマンド処理が正常終了するまでに ΔΤ時間短縮されることが分かる [0069] 以上のように、本実施形態 2によれば、エラー情報の内容に応じてコマンドを再発 行させることで、ホスト側のエラー処理負担を減らすことができる。
[0070] また、エラーが発生したコマンドをホストから再発行するよりも処理時間が短縮でき るので、システム全体の転送効率を向上させることができる。
[0071] さらに、コマンド再発行の回数に制限を設けることで、システムのデッドロックを回避 すること力 Sできる。
[0072] (実施形態 3)
さらに、本発明の実施形態 3について説明する。図 6は実施形態 3のインターフェイ ス変換システムを示す構成図である。
[0073] 図 6に示すように、本実施形態 3に係るインターフェイス変換システムの構成は、前 記実施形態 1のインターフェイス変換システムに対して、ターゲットコマンド処理判別 装置 10の機能を有効又は無効とするように選択的に切り替える切り替え装置 31を搭 載したものである。
[0074] ここで、前記切り替え装置 31は、変換器 5内部に敷設されたレジスタに設定された 設定値に基づいて、又は変換器 5に外部接続された入力機器力 入力される入力値 に基づいて、ターゲットコマンド処理判別装置 10の機能を有効又は無効とするように 切り替える。
[0075] 前記切り替え装置 31により、ターゲットコマンド処理判別装置 10が有効とされた場 合には、ターゲットコマンド処理判別装置 10とホスト宛ステータス転送装置 7とが接続 された構成になるので、前記実施形態 1で説明したような制御が行われる。
[0076] 前記切り替え装置 31により、ターゲットコマンド処理判別装置 10が無効とされた場 合には、ターゲットコマンド処理判別装置 10とホスト宛ステータス転送装置 7とが解放 された構成になるので、ターゲット 2側において、データ転送の終了を検知し、データ 転送が正常に終了したか又はエラー終了したかを判別し、ステータス情報をホスト宛 ステータス転送装置 7に書き込み、前記ホスト宛ステータス転送装置 7からステータス 情報をホスト 1に転送するという一連の処理を外部制御装置 6に行わせる。
[0077] 以上のように、本実施形態 3によれば、変換器に切り替え手段を搭載することで、デ ータ転送終了検知からステータス情報転送までの自動処理を有効又は無効とするよ うに切り替えられるから、様々なシステムに柔軟に対応することが可能になり、使い勝 手のょレ、システムを実現できる。
[0078] 例えば、システムによってデータ転送が正常終了した場合であっても任意の情報を ステータス情報に付加することができる。また、ステータス情報を転送する前に他の処 理を必要とするため、ステータス情報を自動的に転送させたくない場合にも応用でき る。
[0079] (実施形態 4)
また、本発明の実施形態 4について説明する。図 7は本実施形態 4におけるコマン ド処理の工程を示す流れ図である。また、図 8はコマンド処理時間の比較図である。
[0080] ホスト 1は、ターゲット 2との間でデータ転送を行うために、 IEEE1394バス 3を経由 して任意のコマンドを発行し、図 7に示すように、ステップ S301で、変換器 5はホスト 1 力、らのコマンドを受信するまで待ち続け、ステップ S302に分岐する。ステップ S301 でコマンドが受信されると、ステップ S306に分岐する。
[0081] ステップ S302で、コマンド処理が正常終了したものと仮定したステータス情報の設 定を行い、ステップ S 303に進む。
[0082] ステップ S303で、外部制御装置 6は、コマンド処理装置 9に対して、ホスト 1からの 発行頻度が高ぐデータ転送を伴わずに短時間で処理できる" Test Unit Ready コマンド（以下、 TURコマンドと称す）"を発行させる。この TURコマンドは、ホスト 1と ターゲット 2との間で通常行われているコマンド処理と同じように扱われる。
[0083] そして、ステップ S304で、ターゲットコマンド処理判別装置 10は、 TURコマンド処 理が終了したことを検知すると、ターゲット 2側のコマンド処理が正常終了したか又は エラー終了したかを自動的に判別する。
[0084] 前記コマンド処理が正常終了の場合には、ステップ S305に進み、ステップ S305で
TURコマンドのステータス情報が取得済みであることを示すために予め準備された フラグに、ステータス情報取得済みの情報をセットしておく。そして、ステップ S301へ 戻る。
[0085] 前記コマンド処理がエラー終了の場合には、ステップ S313に進み、ステップ S313 で、エラー通知を受けた外部制御装置 6は、ターゲット 2側で発生したエラー情報を 取得する。
[0086] ステップ S314で、前記エラー情報を変換器 5内のホスト宛ステータス転送装置 7に 書き込む。そして、ステップ S305に進む。
[0087] ホスト 1からのコマンドが受信されるまで、外部制御装置 6と変換器 5とによって上記 で説明した TURコマンド処理（ステップ S 301— S 305 )を繰り返す。
[0088] ここで、ホスト 1力、ら発行されたコマンド処理と、ホスト 1からのコマンド受信待ち時間 を利用したコマンド事前発行処理の相関図を図 8の下段に示す。これにより、変換器
5は TURコマンドに対する最新のステータス情報を随時取得することになり、すぐに 転送できる状態となる。
[0089] 次に、ホスト 1からのコマンドを受信すると、ステップ S306で、その受信コマンドが T
URコマンドかどうかを判定する。
[0090] ステップ S306での判定が「YES」の場合、ステップ S307に分岐して、前記受信コ マンドが TURコマンドの最新ステータス情報を取得済みであるかどうかを、ステップ S
305で設定されたフラグを用いて判定する。
[0091] ステップ S307での判定が「YES」の場合、ステップ S312に分岐して、直ちにホスト
1へステータス情報を転送する。なお、ステップ S302又はステップ S314において T
URコマンドの最新ステータス情報の設定は完了しているので、すぐに転送処理を行 つてもよい。
[0092] ステップ S307での判定が「N〇」の場合（ホスト 1力 発行されたコマンドが TUR以 外、又は TURコマンドのステータス情報が未取得）、前記実施形態 1と同様に通常の コマンド処理を行う（ステップ S308→ステップ S309→ステップ S310→ステップ S31 1→ステップ S312、又はステップ S308→ステップ S309→ステップ S310→ステップ 3311→ステップ3315→ステップ3316→ステップ3312)。
[0093] なお、本実施形態 4では、ホスト 1からのコマンドを待っている間、ターゲット 2に対し て発行するコマンドを TURコマンドで説明している力 これに限定するものではなぐ システムに応じてコマンド選択すればょレ、。
[0094] 図 8に示すように、従来のコマンド処理と本発明のシステムによるコマンド処理とを 比較すると、正常終了するまでに ΔΤ処理時間が短縮されることが分かる。 [0095] 以上のように、本実施形態 4によれば、ホストからコマンドが発行されるまでの時間 を利用して発行頻度の高い任意コマンドを事前にターゲットへ発行し、そのコマンド に対するターゲット側の最新ステータス情報を先取りしておくことで、ホストからの任意 コマンドが事前発行しているコマンドに該当する場合には、直ちにステータス情報の 転送処理へと移行できるので、コマンド受信からステータス情報転送までの時間が大 幅に短縮され、システム全体の転送効率が向上する。
産業上の利用可能性
[0096] 以上説明したように、本発明は、高速シリアルバスの IEEE1394、 USB、 IDEイン ターフェイス等を有するコンピュータ周辺機器等において、コマンド処理時間を短縮 してシステム全体の転送効率を向上させることができるという実用性の高い効果が得 られること力 、高速データ転送を実現するためのブリッジシステムとして有用である。

Claims

請求の範囲
[1] 第 1のインターフェイスを有するホストと、
第 2のインターフェイスを有するターゲットと、
前記第 1及び第 2のインターフェイスの相互変換を行う変換器と、
前記変換器を制御する外部制御装置とを備えたデータ転送制御システムであって 前記変換器は、
前記第 1のインターフェイス経由で受信した前記ホストからのコマンドを、前記第 2の インターフェイスを経由して前記ターゲットに対して発行するコマンド処理装置と、 前記第 1及び第 2のインターフェイスの相互変換を行いながら、前記ホストと前記タ 一ゲットとの間のデータ転送処理を行うデータ転送処理装置と、
前記受信したコマンドに対して作成されたステータス情報を、前記第 1のインターフ エイスを経由して前記ホストに転送するホスト宛ステータス転送装置と、
前記ターゲット側のコマンド処理判別を行うターゲットコマンド処理判別装置とを備 え、
前記ターゲットコマンド処理判別装置は、
前記データ転送の終了を検知し、前記データ転送が正常終了したかを判別する手 段と、
前記ステータス情報を前記ホスト宛ステータス転送装置に書き込む手段と、 前記ホスト宛ステータス転送装置に書き込まれた前記ステータス情報を前記ホスト に転送させる手段と、
前記外部制御装置に対して前記ターゲットの状態通知を行う手段とを備えているこ とを特徴とするデータ転送制御システム。
[2] 請求項 1に記載されたデータ転送制御システムにおレ、て、
前記変換器は、前記コマンド処理でエラーが発生した場合に、該エラー内容に応じ て前記コマンド処理を再実行させるコマンド再実行手段をさらに備えていることを特 徴とするデータ転送制御システム。
[3] 請求項 2に記載されたデータ転送制御システムにおレ、て、 前記コマンド再実行手段は、再実行の回数に制限を設ける再実行回数制限手段を さらに備えていることを特徴とするデータ転送制御システム。
[4] 請求項 1に記載されたデータ転送制御システムにおレ、て、
前記変換器は、前記ターゲットコマンド処理判別装置の動作を有効又は無効とする ように選択的に切り替える切り替え装置をさらに備えていることを特徴とするデータ転 送制御システム。
[5] 請求項 1に記載されたデータ転送制御システムにおレ、て、
前記変換器は、前記ホストからの指示に関わらず、任意のコマンドを任意のタイミン グで前記ターゲットに対して発行する特定コマンド発行手段をさらに備えていることを 特徴とするデータ転送制御システム。
PCT/JP2005/001255 2004-03-22 2005-01-28 データ転送制御システム WO2005091152A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/593,643 US20080244099A1 (en) 2004-03-22 2005-01-28 Data Transfer Control System

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-083373 2004-03-22
JP2004083373A JP2005275452A (ja) 2004-03-22 2004-03-22 データ転送制御システム

Publications (1)

Publication Number Publication Date
WO2005091152A1 true WO2005091152A1 (ja) 2005-09-29

Family

ID=34993896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/001255 WO2005091152A1 (ja) 2004-03-22 2005-01-28 データ転送制御システム

Country Status (4)

Country Link
US (1) US20080244099A1 (ja)
JP (1) JP2005275452A (ja)
CN (1) CN1934551A (ja)
WO (1) WO2005091152A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118195A1 (en) * 2012-02-10 2013-08-15 Hitachi, Ltd. Storage management method and storage system in virtual volume having data arranged astride storage devices
US10061780B2 (en) * 2014-04-28 2018-08-28 Bank Of America Corporation Information management command process device
KR102526608B1 (ko) * 2018-02-27 2023-05-02 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법
WO2020255309A1 (ja) * 2019-06-19 2020-12-24 三菱電機株式会社 命令変換装置、方法、及びプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146543A (ja) * 1984-08-10 1986-03-06 Fujitsu Ltd 転送装置の障害処理方式
JPS6266357A (ja) * 1985-09-18 1987-03-25 Nec Corp フアイル制御装置
JPS6381552A (ja) * 1986-09-25 1988-04-12 Nec Corp チヤネル装置のエラ−情報採集方法
JPH10254811A (ja) * 1997-03-12 1998-09-25 Sony Corp 電子機器制御装置および方法
JP2003122702A (ja) * 2001-10-10 2003-04-25 Hitachi Communication Technologies Ltd 記憶装置
JP2003186819A (ja) * 2001-12-17 2003-07-04 Ricoh Co Ltd セキュリティ機能付きｕｓｂ機器を備えたコンピュータシステム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520032B2 (ja) * 2000-06-14 2004-04-19 松下電器産業株式会社 データ処理装置
JP2002123806A (ja) * 2000-10-17 2002-04-26 Fujitsu Ltd Ｉｃカード、データ更新制御方法、データ／メッセージ復元制御方法、および制御プログラムを記録した記録媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146543A (ja) * 1984-08-10 1986-03-06 Fujitsu Ltd 転送装置の障害処理方式
JPS6266357A (ja) * 1985-09-18 1987-03-25 Nec Corp フアイル制御装置
JPS6381552A (ja) * 1986-09-25 1988-04-12 Nec Corp チヤネル装置のエラ−情報採集方法
JPH10254811A (ja) * 1997-03-12 1998-09-25 Sony Corp 電子機器制御装置および方法
JP2003122702A (ja) * 2001-10-10 2003-04-25 Hitachi Communication Technologies Ltd 記憶装置
JP2003186819A (ja) * 2001-12-17 2003-07-04 Ricoh Co Ltd セキュリティ機能付きｕｓｂ機器を備えたコンピュータシステム

Also Published As

Publication number Publication date
JP2005275452A (ja) 2005-10-06
US20080244099A1 (en) 2008-10-02
CN1934551A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
JP5512383B2 (ja) 計算機システム
US20180165232A1 (en) Slave device connected to master device via i2c bus and communication method thereof
US5937200A (en) Using firmware to enhance the functionality of a controller
WO2019205615A1 (zh) 触控显示装置及触控检测方法
WO2005091152A1 (ja) データ転送制御システム
JP4429331B2 (ja) Ｐｃｉデバイスのホットプラグにおけるモード設定方法及びｐｃｉバスを有するシステム
CN100592257C (zh) 可通过不同接口加载启动程序以启动主板的系统及其方法
US7506082B2 (en) Data transferring system using USB and method thereof
US20200379833A1 (en) Error handling method and associated error handling architecture for transmission interfaces
CN102073607A (zh) 服务器管理系统
JP4938944B2 (ja) エレベータの情報伝送制御装置
JP3958669B2 (ja) ドッキングシステムとのバス連結のための本体システム及びバス連結制御方法
JP4585249B2 (ja) 情報処理装置
JP3856341B2 (ja) インタフェース制御方式
US6507612B1 (en) Bus access controller
JP5516402B2 (ja) 情報処理装置及び情報処理装置の制御方法
CN117076373B (zh) 一种通信方法、spi控制器及单片机
US8656063B1 (en) Method of detecting addressing mode and electronic system thereof
CN114647607A (zh) 恢复通信接口中断的方法及通信接口控制器
JP2023135862A (ja) 通信制御装置および通信方法
JP2023145216A (ja) 通信制御装置および通信方法
CN104978173A9 (zh) 感测数据读取装置与其读取方法
JPH05225114A (ja) Ｉｏ制御装置
CN102253907A (zh) 超级输入输出模块、电脑系统及其控制方法
JP2504515B2 (ja) テスト・チャネル命令の実行制御方式

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580008770.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10593643

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase