CN114647607A - 恢复通信接口中断的方法及通信接口控制器 - Google Patents

恢复通信接口中断的方法及通信接口控制器 Download PDF

Info

Publication number
CN114647607A
CN114647607A CN202111494351.9A CN202111494351A CN114647607A CN 114647607 A CN114647607 A CN 114647607A CN 202111494351 A CN202111494351 A CN 202111494351A CN 114647607 A CN114647607 A CN 114647607A
Authority
CN
China
Prior art keywords
line
communication interface
signal
data line
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111494351.9A
Other languages
English (en)
Inventor
吴劭风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN114647607A publication Critical patent/CN114647607A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明揭露一种恢复通信接口中断的方法及通信接口控制器。通信接口包括一数据线及一时钟线。其中该方法包括：检测数据线或时钟线上的信号是否中断；检测数据线或时钟线上的信号的一中断时间是否大于一预设时间；依据中断时间是否大于预设时间，决定是否执行一错误恢复动作，使得数据线及时钟线返回到一初始状态。

Description

恢复通信接口中断的方法及通信接口控制器
技术领域
本发明有关于恢复通信接口中断的方法，特别有关于恢复集成总线电路(Inter-Integrated Circuit：I2C)中断的方法。
背景技术
在集成总线电路(I2C)传输过程中，因外力因素导致串列数据(SDA)信号及串列时钟(SCL)信号中断时，会产生信号异常的事件(例如信号挂起(hang up))，使得系统停滞。
在现有的机制中，正常情况下可以通过软件重新下指令，使得I2C重新启动。但在特定的时序下，仍会发生总线被拉住而无法释放的情形，从而导致系统停滞而无法通过软件下指令的方式让I2C重新启动。
发明内容
依据本发明实施例的恢复芯片之间一通信接口中断的方法，通信接口包括一数据线及一时钟线，方法包括：检测数据线或时钟线上的信号是否中断；检测数据线或时钟线上的信号的一中断时间是否大于一预设时间；依据中断时间是否大于预设时间，决定是否执行一错误恢复动作，使得数据线及时钟线返回到一初始状态。
如上所述的方法，其中，当中断时间大于预设时间，执行错误恢复动作，包括：判定数据线或时钟线已经进入一错误状态；强制释放数据线及/或时钟线；清除进入错误状态时所产生的所有错误旗标；将数据线及时钟线返回至初始状态，使得通信接口准备传输下一信号。
如上所述的方法，其中，当检测到数据线及时钟线上的信号并未中断，则判断通信接口是否已完成信号的传输。
如上所述的方法，其中，当判断通信接口已完成信号的传输，则停止通信接口的信号传输，并且释放数据线及时钟线，使得数据线及时钟线返回至初始状态。
如上所述的方法，其中，当判断通信接口并未完成信号的传输，则继续通信接口的信号传输，直到通信接口已完成信号的传输，或检测到数据线或时钟线上的信号已中断，或检测到数据线或时钟线上的信号的中断时间大于预设时间。
如上所述的方法，其中，通信接口为一集成总线电路(Inter-IntegratedCircuit：I2C)。数据线为一串列数据(SDA)线。时钟线为一串列时钟(SCL)线。
依据本发明实施例的通信接口控制器，通信接口控制器用以恢复芯片之间一通信接口的中断。通信接口包括一数据线及一时钟线。通信接口控制器包括一控制单元及一计时单元。控制单元检测数据线或时钟线上的信号是否中断。计时单元检测数据线或时钟线上的信号的一中断时间是否大于一预设时间。控制单元依据计时单元所检测中断时间是否大于预设时间，决定是否执行一错误恢复动作，使得数据线及时钟线返回到一初始状态。
如上述的通信接口控制器，其中，当中断时间大于预设时间，控制单元执行错误恢复动作，包括：判定数据线或时钟线已经进入一错误状态；强制释放数据线及/或时钟线；清除进入错误状态时所产生的所有错误旗标；将数据线及时钟线返回至初始状态，使得通信接口准备传输下一信号。
如上述的通信接口控制器，其中，当控制单元检测到数据线及时钟线上的信号并未中断，则判断通信接口是否已完成信号的传输。
如上述的通信接口控制器，其中，当控制单元判断通信接口已完成信号的传输，则停止通信接口的信号传输，并且释放数据线及时钟线，使得数据线及时钟线返回至初始状态。
如上述的通信接口控制器，其中，通信接口控制器为一集成总线电路(Inter-Integrated Circuit：I2C)控制器。通信接口为一集成总线电路。数据线为一串列数据(SDA)线。时钟线为一串列时钟(SCL)线。
本发明的恢复通信接口中断的方法及通信接口控制器在I2C接口的传输机制中，建立一个错误检测并恢复的机制，使得硬件在I2C数据传输过程中，能不断地检测错误状态。当判断为错误状态时，强制所有的总线自动释放，回复到初始状态，使得系统可以重新继续做I2C的数据传输。
附图说明
图1为本发明实施例的恢复芯片之间一通信接口中断的方法的流程图。
图2为本发明实施例的通信接口控制器的示意图。
S100,S102,S104:步骤
S106,S108,S110:步骤
S112,S114,S116:步骤
S118,S120,S122:步骤
S124:步骤200:通信接口控制器
202:计时单元
204:控制单元
206:串列数据接口
208:串列时钟接口
SDA:串列数据线
SCL:串列时钟线
250:通信接口控制器
252:计时单元
254:控制单元
256:串列数据接口
258:串列时钟接口
具体实施方式
本发明参照所附图式进行描述，其中遍及图式上的相同参考数字表示了相似或相同的器件。上述图式并没有依照实际比例大小描绘，其仅仅提供对本发明的说明。一些发明的型态描述于下方作为图解示范应用的参考。这意味着许多特殊的细节，关系及方法被阐述来对这个发明提供完整的了解。无论如何，本领域技术人员将认识到若没有一个或更多的特殊细节或用其他方法，此发明仍然可以被实现。
以其他例子来说，众所皆知的结构或操作并没有详细列出以避免对这发明的混淆。本发明并没有被阐述的行为或事件顺序所局限，如有些行为可能发生在不同的顺序亦或同时发生在其他行为或事件之下。此外，并非所有阐述的行为或事件都需要被执行在与现有发明相同的方法之中。
图1为本发明实施例的恢复芯片之间一通信接口中断的方法的流程图。在一些实施例中，通信接口为一集成总线电路(Inter-Integrated Circuit：I2C)接口，广泛用于芯片与芯片之间相沟通的总线。I2C接口包括一串列数据(Serial Data：SDA)线及一串列时钟(Serial Clock：SCL)线。串列数据线用以传输芯片与芯片之间的沟通数据或地址，而串列时钟线用以传输时钟信号。如图1所示，本发明的恢复通信接口(例如I2C)中断的方法首先开始传输数据(步骤S100)。在一些实施例中，在步骤S100中，本发明的恢复通信接口中断的方法会从一主控端(Master)传送一起始信号至一从属端(Slave)。举例来说，当本发明的恢复通信接口中断的方法执行步骤S100时，I2C接口的起始信号可例如为串列数据(SDA)线是由高准位变为低准位，并且串列时钟(SCL)维持在高准位。当从属端接收到来自主控端的起始信号时，从属端即知道主控端将开始传送数据。
接着，本发明的恢复通信接口(例如I2C)中断的方法执行I2C数据传输(步骤S102)。在一些实施例中，本发明的方法能以不同的传输速率将数据从主控端传输到从属端。举例来说，主控端能以标准模式(100千位元/秒)、快速模式(400千位元/秒)、快速模式(1百万位元/秒)、高速模式(3.4百万位元/秒)，以及超快速模式(5百万位元/秒)。相对地，本发明的方法能对应地调整串列数据及串列时钟的时序，用以符合不同传输速率的需求。
本发明的恢复通信接口中断的方法接着在步骤S104中，检测串列时钟(SCL)线上的信号是否中断。当检测到串列时钟(SCL)线上的信号并未中断，则本发明的方法直接继续执行步骤S108。当检测到串列时钟(SCL)线上的信号有中断，则本发明的方法执行步骤S106。接着，在步骤S106中，本发明的方法检测串列时钟(SCL)线上的信号的一中断时间是否大于一预设时间，并且依据串列时钟(SCL)线上的信号的中断时间是否大于预设时间，来决定是否进入步骤S112或步骤S108。当在步骤S106中串列时钟(SCL)线上的信号的中断时间并未大于预设时间时，则本发明的方法执行步骤S108。当在步骤S106中串列时钟(SCL)线上的信号的中断时间大于预设时间时，则本发明的方法执行步骤S112～S118的一错误恢复动作。
当在步骤S104中串列时钟(SCL)线上的信号并未中断，或步骤S106中串列时钟(SCL)线上的信号的中断时间并未大于预测时间时，本发明的方法执行步骤S108。在步骤S108，本发明的方法接着检测串列数据(SDA)线上的信号是否中断。当在步骤S108中检测到串列数据(SDA)线上的信号并未中断时，本发明的方法直接接续执行步骤S120。当在步骤S108中检测到串列数据(SDA)线上的信号有中断时，本发明的方法执行步骤S110。接着，在步骤S110中，本发明的方法检测串列数据(SDA)线上的信号的中断时间是否大于预设时间，并且依据串列数据(SDA)线上的信号的中断时间是否大于预设时间，来决定是否进入步骤S112或步骤S120。
当在步骤S110中串列数据(SDA)线上的信号的中断时间并未大于预设时间时，则本发明的方法执行步骤S120。当在步骤S110中串列数据(SDA)线上的信号的中断时间大于预设时间时，则本发明的方法执行步骤S112～S118的错误恢复动作。在一些实施例中，步骤S106及步骤S110中的预设时间可为3～5秒，但本发明不限于此。在一些实施例中，本发明的方法可先执行步骤S108，当步骤S108为“是”，则执行步骤S110。当步骤S110为“否”，本发明的方法再执行步骤S104及/或步骤S106。换句话说，本发明的方法中的步骤S104与步骤S108的顺序可相调换，因此步骤106及步骤S110的顺序亦可做对应调整。
当在步骤S106中串列时钟(SCL)线上的信号的中断时间大于预设时间，或步骤S110中串列数据(SDA)线上的信号的中断时间大于预设时间，本发明的方法皆会执行错误恢复动作。在错误恢复动作中，本发明的方法执行步骤S112，用以进入一错误状态。在错误状态中，本发明的方法会接着执行步骤S114，强制释放串列数据(SDA)线及串列时钟(SCL)线的状态。举例来说，本发明的方法会将串列数据(SDA)线及串列时钟(SCL)线的电压强制拉高回高准位。之后，本发明的方法执行步骤S116，用以清除在错误状态中所产生的错误旗标(flag)。
在一些实施例中，在I2C的通信过程中，当主控端(Master)或从属端(Slave)的I2C控制器发现通信异常时，例如串列数据或串列时钟中断，数据传输逾时等，I2C控制器皆会产生对应的错误码或状态码。换句话说，使用者可通过观察主控端或从属端的I2C控制器所产生的错误码或状态码(例如以旗标的形式呈现)，而得知目前I2C通信状态。本发明恢复通信接口中断的方法在步骤S116中清除所有的错误旗标，其目的为可让主控端或从属端的I2C控制器将串列数据(SDA)线及/或串列时钟(SCL)线状态回复至一初始状态(例如一拉高(pull high)状态)。之后，本发明的方法可执行步骤S118，而回到初始状态，并且在接收到另一起始信号后，再度回到步骤S100，用以继续执行另一轮的数据传输。
回到图1，当在步骤S108中检测到串列数据(SDA)线上的信号并未中断，或在步骤S110中检测到串列数据(SDA)线上的信号的中断时间并未大于预设时间，本发明的方法执行步骤S120，用以确认数据传输已完成。在一些实施例中，本发明的方法在步骤S120中会确认I2C接口的传输信号中是否存在一结束信号。例如，本发明的方法在步骤S120中会确认I2C接口中的串列数据(SDA)的信号是否由低准位变为高准位，同时串列时钟(SCL)的信号是否维持高准位。当在步骤S120中确认有结束信号时，亦即确认I2C的数据传输已完成，则本发明的方法接续执行步骤S122。当在步骤S120中确认并未有结束信号，亦即确认I2C的数据传输未完成，则本发明的方法回到步骤S102，用以继续进行I2C的数据传输。
接着，本发明的方法执行步骤S122，停止I2C接口的数据传输。最后，本发明的方法执行步骤S124，用以释放串列数据(SDA)线及串列时钟(SCL)线的状态。在一些实施例中，本发明的方法将数据(SDA)线及/或串列时钟(SCL)线的信号拉高为高准位，并且在接收到另一起始信号后，再度回到步骤S100，用以继续执行另一轮的数据传输。
在一些实施例中，在没有外力干扰的情况下(亦即未检测到信号中断)，本发明的方法执行步骤S100、步骤S102、步骤S104、步骤S108、步骤S120、步骤S120、步骤S122，以及步骤S124。换句话说，若没有受到外力干扰而传输中断，本发明的方法不会执行步骤S106、步骤S110、步骤S112、步骤S114、步骤S116，以及步骤S118。换句话说，在正常传输的情况下，本发明的方法不会有额外的时间消耗。
在一些实施例中，若传输过程中有外力介入，例如串列数据(SDA)线或串列时钟(SCL)线被拔起，则串列数据(SDA)信号或串列时钟(SCL)信号会被拉住(hang up)，从而导致传输中断而进入步骤S106及步骤S110。当步骤S106或步骤S110中的中断时间大于预设时间，本发明的方法就会执行步骤S112～S118。在一些实施例中，在传输过程中，当串列数据(SDA)线或串列时钟(SCL)线被拔起并且重新接上所消耗的一动作时间大于步骤S106或步骤S110的预设时间，则本发明的方法会执行步骤S112～S118。因此，本发明的方法所额外消耗的时间会大于预设时间。
在一些实施例中，在传输过程中，当串列数据(SDA)线或串列时钟(SCL)线被拔起并且重新接上所消耗的动作时间小于等于步骤S106或步骤S110的预设时间，并且串列数据(SDA)信号及串列时钟(SCL)信号能恢复正常传输，则本发明的方法不会执行步骤S112～S118。因此，本发明的方法所额外消耗的时间会小于等于预设时间。在一些实施例中，在传输过程中，当串列数据(SDA)线或串列时钟(SCL)线被拔起并且重新接上所消耗的动作时间小于等于步骤S106或步骤S110的预设时间，但串列数据(SDA)信号及串列时钟(SCL)信号恢复正常传输的时间大于预设时间，则本发明的方法必须执行步骤S112～S118。因此，本发明的方法所额外消耗的时间会等于预设时间。
图2为本发明实施例的通信接口控制器200的示意图。如图2所示，通信接口控制器200包括一计时单元202、一控制单元204、一串列数据接口206，以及一串列时钟接口208。在一些实施例中，通信接口控制器200设置于一芯片A之内。同理，另一通信接口控制器250亦包括一计时单元252、一控制单元254、一串列数据接口256，以及一串列时钟接口258。在一些实施例中，通信接口控制器250设置于一芯片B之内。通信接口控制器200的串列数据接口206通过一串列数据线SDA与通信接口控制器250的串列数据接口256相电连接。通信接口控制器200的串列时钟接口208通过一串列时钟线SCL与通信接口控制器250的串列时钟接口258相电连接。因此，通信接口控制器200可通过I2C接口与通信接口控制器250相沟通。换句话说，芯片A可与芯片B相沟通。
由于通信接口控制器200的操作与通信接口控制器250相同，因此仅以通信接口控制器200做为例示。通信接口控制器200的控制单元204检测串列数据线SDA或串列时钟线SCL上的信号是否中断，亦即执行图1的步骤S104或步骤S108。接着，当控制单元204检测到串列数据线SDA或串列时钟线SCL上的信号有中断时，通信接口控制器200的计时单元202检测串列数据线SDA或串列时钟线SCL上的信号的中断时间是否大于一预设时间，亦即执行步骤S106或步骤S110。
接着，控制单元204依据计时单元202所检测中断时间是否大于该预设时间，决定是否执行一错误恢复动作，使得串列数据线SDA或串列时钟线SCL返回到一初始状态。在一些实施例中，控制单元204执行错误恢复动作包括：判定串列数据线SDA或串列时钟线SCL已经进入一错误状态(图1的步骤S112)、强制释放串列数据线SDA及/或串列时钟线SCL(图1的步骤S114)、清除进入错误状态时所产生的所有错误旗标(图1的步骤S116)，以及将串列数据线SDA或串列时钟线SCL返回至初始状态，使得通信接口(例如I2C接口)准备传输下一信号(图1的步骤S118)。
在一些实施例中，当控制单元204检测到串列数据线SDA及/或串列时钟线SCL的信号并未中断(图1的步骤S104、S108皆为“否”)，则控制单元204判断通信接口是否已完成信号的传输(图1的步骤S120)。当控制单元204判断通信接口已完成信号的传输(图1的步骤S120为“是”)，则停止通信接口的信号传输(图1的步骤S122)，并且释放串列数据线SDA或串列时钟线SCL(图1的步骤S124)，使得串列数据线SDA或串列时钟线SCL返回至初始状态。
在一些实施例中，当计时单元202检测到串列数据线SDA及串列时钟线SCL上的信号的中断时间并未大于预设时间(图1的步骤S106及步骤S110为“否”)，控制单元204判断通信接口是否已完成信号的传输(图1的步骤S120)。在一些实施例中，当计时单元202检测到串列数据线SDA或串列时钟线SCL上的信号的中断时间大于预设时间(图1的步骤S106或步骤S110为“是”)，则控制单元204执行一错误恢复动作(图1的步骤S112～S118)。
本发明的恢复通信接口中断的方法及通信接口控制器在I2C接口的传输机制中，建立一个错误检测并恢复的机制，使得硬件(例如图2的通信接口控制器200、250)在I2C数据传输过程中，能不断地检测错误状态。当判断为错误状态时，强制所有的总线(例如串列数据线或串列时钟线)自动释放，回复到初始状态，使得系统(例如芯片A、B)可以重新继续做I2C的数据传输。
虽然本发明的实施例如上述所描述，我们应该明白上述所呈现的只是范例，而不是限制。依据本实施例上述示范实施例的许多改变是可以在没有违反发明精神及范围下被执行。因此，本发明的广度及范围不该被上述所描述的实施例所限制。更确切地说，本发明的范围应该要以以上的权利要求范围及其等同替换来定义。
尽管上述发明已被一或多个相关的执行来图例说明及描绘，等效的变更及修改将被依据上述规格及附图且熟悉这领域的其他人所想到。此外，尽管本发明实施例的一特别特征已被相关的多个执行之一所示范，上述特征可能由一或多个其他特征所结合，以致于可能有需求及有助于任何已知或特别的应用。
除非有不同的定义，所有本文所使用的用词(包含技术或科学用词)是可以被属于上述发明的技术中拥有一般技术的人士做一般地了解。我们应该更加了解到上述用词，如被定义在众所使用的字典内的用词，在相关技术的上下文中应该被解释为相同的意思。除非有明确地在本文中定义，上述用词并不会被解释成理想化或过度正式的意思。

Claims (11)

1.一种恢复通信接口中断的方法，其特征在于，该通信接口包括一数据线及一时钟线，该方法包括：
检测该数据线或该时钟线上的信号是否中断；
检测该数据线或该时钟线上的信号的一中断时间是否大于一预设时间；
依据该中断时间是否大于该预设时间，决定是否执行一错误恢复动作，使得该数据线及该时钟线返回到一初始状态。
2.如权利要求1所述的方法，其特征在于，当该中断时间大于该预设时间，执行该错误恢复动作，包括：
判定该数据线或该时钟线已经进入一错误状态；
强制释放该数据线及/或该时钟线；
清除进入该错误状态时所产生的所有错误旗标；
将该数据线及该时钟线返回至该初始状态，使得该通信接口准备传输下一信号。
3.权利要求1所述的方法，其特征在于，当检测到该数据线及该时钟线上的信号并未中断，则判断该通信接口是否已完成信号的传输。
4.如权利要求1所述的方法，其特征在于，当判断该通信接口已完成信号的传输，则停止该通信接口的信号传输，并且释放该数据线及该时钟线，使得该数据线及该时钟线返回至该初始状态。
5.如权利要求1所述的方法，其特征在于，当判断该通信接口并未完成信号的传输，则继续该通信接口的信号传输，直到该通信接口已完成信号的传输，或检测到该数据线或该时钟线上的信号已中断，或检测到该数据线或该时钟线上的信号的该中断时间大于该预设时间。
6.如权利要求1所述的方法，其特征在于，该通信接口为一集成总线电路I2C；该数据线为一串列数据SDA线；以及该时钟线为一串列时钟SCL线。
7.一种通信接口控制器，其特征在于，用以恢复芯片之间一通信接口的中断，该通信接口包括一数据线及一时钟线；该通信接口控制器包括：
一控制单元，检测该数据线或该时钟线上的信号是否中断；
一计时单元，检测该数据线或该时钟线上的信号的一中断时间是否大于一预设时间；
其中，该控制单元依据该计时单元所检测该中断时间是否大于该预设时间，决定是否执行一错误恢复动作，使得该数据线及该时钟线返回到一初始状态。
8.如权利要求7所述的通信接口控制器，其特征在于，当该中断时间大于该预设时间，该控制单元执行该错误恢复动作，包括：
判定该数据线或该时钟线已经进入一错误状态；
强制释放该数据线及/或该时钟线；
清除进入该错误状态时所产生的所有错误旗标；
将该数据线及该时钟线返回至该初始状态，使得该通信接口准备传输下一信号。
9.如权利要求7所述的通信接口控制器，其特征在于，当该控制单元检测到该数据线及该时钟线上的信号并未中断，则判断该通信接口是否已完成信号的传输。
10.如权利要求9所述的通信接口控制器，其特征在于，当该控制单元判断该通信接口已完成信号的传输，则停止该通信接口的信号传输，并且释放该数据线及该时钟线，使得该数据线及该时钟线返回至该初始状态。
11.如权利要求7所述的通信接口控制器，其特征在于，该通信接口控制器为一集成总线电路I2C控制器；该通信接口为一集成总线电路；该数据线为一串列数据SDA线；以及该时钟线为一串列时钟SCL线。
CN202111494351.9A 2020-12-18 2021-12-08 恢复通信接口中断的方法及通信接口控制器 Pending CN114647607A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109144953 2020-12-18
TW109144953A TWI811597B (zh) 2020-12-18 2020-12-18 恢復通訊界面中斷的方法及通訊界面控制器

Publications (1)

Publication Number Publication Date
CN114647607A true CN114647607A (zh) 2022-06-21

Family

ID=81991893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111494351.9A Pending CN114647607A (zh) 2020-12-18 2021-12-08 恢复通信接口中断的方法及通信接口控制器

Country Status (2)

Country Link
CN (1) CN114647607A (zh)
TW (1) TWI811597B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837031B (zh) * 2023-06-28 2024-03-21 明泰科技股份有限公司 I2c匯流排監控裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246931A1 (en) * 2005-04-29 2006-11-02 Young-Chan Kim Master device, control method thereof, and electronic device having master device
CN103019871A (zh) * 2012-12-31 2013-04-03 四川迪佳通电子有限公司 一种i2c总线的防死锁系统及其防死锁方法
CN103838656A (zh) * 2012-11-20 2014-06-04 英业达科技有限公司 计算机系统及其操作方法
CN108259134A (zh) * 2018-01-10 2018-07-06 上海灵动微电子股份有限公司 一种基于afp协议的数据传输方法
CN108459984A (zh) * 2018-02-02 2018-08-28 郑州云海信息技术有限公司 一种机柜i2c总线死锁处理方法、系统、介质及设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201423390A (zh) * 2012-12-06 2014-06-16 Inventec Corp 電腦系統及其操作方法
US9473486B2 (en) * 2014-12-05 2016-10-18 International Business Machines Corporation Single sign on availability
JP6786871B2 (ja) * 2016-05-18 2020-11-18 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246931A1 (en) * 2005-04-29 2006-11-02 Young-Chan Kim Master device, control method thereof, and electronic device having master device
CN103838656A (zh) * 2012-11-20 2014-06-04 英业达科技有限公司 计算机系统及其操作方法
CN103019871A (zh) * 2012-12-31 2013-04-03 四川迪佳通电子有限公司 一种i2c总线的防死锁系统及其防死锁方法
CN108259134A (zh) * 2018-01-10 2018-07-06 上海灵动微电子股份有限公司 一种基于afp协议的数据传输方法
CN108459984A (zh) * 2018-02-02 2018-08-28 郑州云海信息技术有限公司 一种机柜i2c总线死锁处理方法、系统、介质及设备

Also Published As

Publication number Publication date
TW202225964A (zh) 2022-07-01
TWI811597B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
EP1620931B1 (en) Charging status indicator control system and method
US20040059852A1 (en) System and method of mastering a serial bus
EP2450801B1 (en) Method and system for detecting and asserting bus speed condition in a USB isolating device
CN106681953B (zh) 使用i2c总线与主机连接的从机及其通信方法
EP2821882A1 (en) Computer device and method for converting working mode of universal serial bus connector of the computer device
CN106104504B (zh) 用于usb集线器的双模式端口上的断开连接检测的系统及方法
CN110659238A (zh) 数据通信系统
CN111698139A (zh) 一种rs485总线多主机竞争切换方法
CN114647607A (zh) 恢复通信接口中断的方法及通信接口控制器
US7984201B2 (en) Communication apparatus and control method for the communication apparatus
WO2005119448A1 (en) Error recovery scheme for i2c slave
US10986556B2 (en) Circuit for monitoring a data processing system
US7366809B2 (en) Pipelined stop, start, address byte, and data byte technique and circuit for I2C logic system
US8392643B2 (en) Data processing device, semiconductor integrated circuit device, and abnormality detection method
CN113590527B (zh) 通信总线的挂死修复方法、装置、电子设备及存储介质
US9552048B2 (en) Electronic system in which USB device can inform occurrence of event to host device without receiving status request from host device
EP3748496A1 (en) Parallel processing apparatus
US7506082B2 (en) Data transferring system using USB and method thereof
CN102662902B (zh) 一种防止i2c总线锁定的方法、装置及系统
WO2018005516A1 (en) Accelerated i3c master stop
WO2005091152A1 (ja) データ転送制御システム
CN108388481B (zh) Olt设备的智能看门狗电路系统
US20240104033A1 (en) Signal transceiving device and signal transceiving method thereof
US11748286B2 (en) Hot-plugging control method, device and retimer
US20150317227A1 (en) Electronic Device and Detecting Method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination