WO2005074047A1 - 光半導体素子およびその製造方法 - Google Patents

光半導体素子およびその製造方法 Download PDF

Info

Publication number
WO2005074047A1
WO2005074047A1 PCT/JP2005/000288 JP2005000288W WO2005074047A1 WO 2005074047 A1 WO2005074047 A1 WO 2005074047A1 JP 2005000288 W JP2005000288 W JP 2005000288W WO 2005074047 A1 WO2005074047 A1 WO 2005074047A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
optical semiconductor
semiconductor device
cladding layer
Prior art date
Application number
PCT/JP2005/000288
Other languages
English (en)
French (fr)
Inventor
Atsushi Yamada
Yasuaki Nagashima
Yoshiharu Shimose
Tomoyuki Kikugawa
Original Assignee
Anritsu Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corporation filed Critical Anritsu Corporation
Priority to JP2005517402A priority Critical patent/JPWO2005074047A1/ja
Priority to US10/547,404 priority patent/US20060166386A1/en
Priority to EP05703527A priority patent/EP1601028A4/en
Publication of WO2005074047A1 publication Critical patent/WO2005074047A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/14—External cavity lasers
    • H01S5/141—External cavity lasers using a wavelength selective device, e.g. a grating or etalon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/101—Curved waveguide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1014—Tapered waveguide, e.g. spotsize converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • H01S5/1085—Oblique facets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3213—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities asymmetric clading layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34373—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AsP

Definitions

  • the present invention relates to an optical semiconductor device and a method for manufacturing the same, and more particularly, to an optical semiconductor device having a window region in which an active layer is interrupted near an end face and used as a semiconductor optical amplifier or a variable wavelength light source device, and a method for manufacturing the same. It is about.
  • a semiconductor optical amplifier using a semiconductor light emitting device is roughly classified into a resonant semiconductor optical amplifier and a traveling wave semiconductor optical amplifier.
  • a resonance type semiconductor optical amplifier uses a semiconductor laser biased below a threshold.
  • the end face reflectivity of both end faces of a semiconductor laser is suppressed using means such as an AR coating or a window end face structure.
  • the traveling-wave semiconductor optical amplifier is more advantageous than the resonant semiconductor optical amplifier because the gain fluctuation with respect to the input light wavelength fluctuation and the saturation gain intensity with respect to the increase in the input light intensity are large.
  • the end face reflectance is suppressed by adopting a window end face structure having a window region in which the active layer is interrupted near the end face.
  • FIG. 13 is a schematic diagram of a conventional traveling-wave semiconductor optical amplifier having a window end face structure in which the active layer is interrupted near the end face, for example, a semiconductor optical amplifier as disclosed in Patent Document 1 below. A perspective view is shown.
  • FIG. 14 is a partially enlarged view of a window end face structure portion of the semiconductor optical amplifier shown in FIG.
  • the configuration of a semiconductor optical amplifier having a window end face structure will be described along the procedure of its manufacturing process with reference to FIGS. 13 and 14.
  • a non-doped InGaAsP active layer 52, an anti-melt back layer (AMB layer) 53, and a p-InP clad layer 54 are formed on a top surface of an n-InP substrate 51 by a liquid phase epitaxy (LPE) method.
  • LPE liquid phase epitaxy
  • a circular groove 60 having a width of 4 ⁇ m and a depth of 1.5 ⁇ m, which is continuous with the grooves 56 and 57 and has no mesa stripe 58, is formed.
  • the length of the window region 59 is 50 ⁇ m.
  • j-jet of 1 m, 0.5 m, 2 m, and 0.5 m thickness in flat part Crystal growth by LPE method.
  • a 3000 angstrom thick SiO film 65 is formed by CVD.
  • an electrode 66 made of CrZAu is formed so as to cover the SiO film 65 and the window of the SiO film 65.
  • an electrode 67 made of AuGeN is formed under the n-InP substrate 51.
  • the end surfaces on the active region 55 side and the window region 59 side are formed to a thickness of 2 by plasma CVD.
  • the SiN films 68 and 69 of 200 angstrom are formed.
  • a window structure in which the active layer is interrupted near the end face is effective, but the layer thickness on the p side with respect to the length of the window region is effective. Has been made thinner.
  • the length of the window region 59 is
  • the thickness of the ⁇ -InP buried layer 63 is reduced to about 2 ⁇ m with respect to 50 ⁇ m.
  • Patent Document 1 a configuration of a semiconductor optical amplifier disclosed in Patent Document 1 as an optical semiconductor device for solving the above problem will be described along a procedure of a manufacturing process thereof.
  • a non-doped InGaAsP active layer 52, an anti-melt back layer (AMB layer) 53, and a p-InP cladding layer 54 are formed on the upper surface of an n-InP substrate 51 by a liquid phase epitaxy (LPE) method.
  • LPE liquid phase epitaxy
  • a groove 60 having a width of 4 ⁇ m and a depth of 1.5 m is formed without the mesa stripe 58, continuing from the grooves 56 and 57.
  • the length of the window region 59 is 30 ⁇ m.
  • a p-InP current blocking layer 61 and an n-InP current blocking layer 62 are formed on the semiconductor multi-layer crystal except for an upper portion of the mesa stripe 58, and a p-InP buried layer 63 and a wavelength
  • the p + -InGaAsP contact layer 64 of composition 1 and the force are grown by the LPE method in j-jets with a thickness of 1 m, 0.5 m, 6 m, and 0.5 m at the flat part, respectively.
  • the thickness of the p-InP buried layer 63 is determined by considering that the diameter of the beam spot of light emitted from the active layer 52 at the end face is 11 ⁇ m, 5. 6 ⁇ m, which is equal to or greater than ⁇ . [0033] On the contact layer 64, a 3000 angstrom thick SiO film 65 is formed by CVD.
  • an SiO film 65 and an electrode 66 made of CrZAu are formed so as to cover the window of the SiO film 65.
  • an electrode 67 made of AuGeN is formed under the n-InP substrate 51.
  • N films 68 and 69 are formed.
  • the thickness of the p-InP buried layer 63 is
  • the diameter of the light beam emitted from 2 is larger than the radius of the beam spot, light scattering by the electrode near the window end surface is eliminated, and good coupling efficiency can be obtained in the coupling using the self-occurring lens.
  • the optical amplification gain between fibers of B can be obtained.
  • the change in amplification factor is as small as 2 dB.
  • Patent Document 1 Japanese Unexamined Patent Application Publication No. 1-321675 (Patent No. 2643319)
  • light emitted from the active layer 52 in the window end structure has an upper electrode 66.
  • the layer thickness is made as thick as 6 m, which is not less than 5.5 m in radius of the beam spot of the light emitted from the active layer 52.
  • the semiconductor optical amplifier disclosed in Patent Document 1 requires time for vapor-phase growth of the p-InP buried layer 63 that not only increases the thickness of the entire optical semiconductor element, but also There is a problem that extra time is required for manufacturing the entire semiconductor device, resulting in high cost.
  • the present invention has been made in view of the above problems, and has been made in order to realize an optical semiconductor device capable of easily suppressing the influence of interference in a window region where an active layer is interrupted near an end face.
  • an optical semiconductor device capable of easily suppressing the influence of interference in a window region where an active layer is interrupted near an end face.
  • the light generated in the active layer causes unwanted scattering and diffraction in the window region.
  • the generation of undesired reflected light is suppressed as described above, and the thickness of the p-side cladding layer is not increased as in the conventional case, and the reflected light from the electrode does not require manufacturing time or increases the cost.
  • An object of the present invention is to provide an optical semiconductor device capable of effectively suppressing the influence of interference and a method for manufacturing the same.
  • the refractive index of the n-type first cladding layer (6) is adjusted so that the electric field intensity distribution of light generated in the active layer (7) is biased toward the n-type first cladding layer (6).
  • n is the refractive index of the p-type second cladding layer
  • n is the refractive index of the n-type first cladding layer (6).
  • the length of the window area (4a, 4b) is set to a length that allows the beam spot size at the element end face (la, lb) having the window area (4a, 4b) to be increased.
  • the n-type first cladding layer (6), the active layer (7), and the p-type second cladding A mesa stripe portion (3) in which a part of each layer of the layer (8) is formed in a mesa shape;
  • a third p-type cladding layer (11) that commonly covers an upper surface of the mesa stripe portion (3) and an upper surface of the current block portion (5);
  • the refractive index of each of the first SCH layer (16) and the second SCH layer (17) is set higher than the refractive index of the n-type first cladding layer (6).
  • the active layer (7) includes a plurality of MQWs (Multi Quantum Wells) including a plurality of well layers and a plurality of barrier layers located on both sides of each well layer in the plurality of well layers.
  • An optical semiconductor device according to a fourth aspect, comprising a (well) structure, is provided. [0047] To achieve the above object, according to a sixth aspect of the present invention,
  • the first SCH layer (16) includes a multilayer structure including a plurality of layers
  • the optical semiconductor device according to the fifth aspect is provided, wherein the second SCH layer (17) has a multilayer structure including a plurality of layers.
  • the refractive indices of the plurality of barrier layers in the active layer (7), the plurality of layers in the first SCH layer (16), and the plurality of layers in the second SCH layer (17) are large.
  • the small relationship is that the refractive index na of the n-type first cladding layer (6), in which the refractive index of the plurality of barrier layers in the active layer (7) is the highest, is the p-type second cladding layer (6).
  • the optical semiconductor device according to the sixth aspect characterized in that the optical semiconductor device is set so as to become smaller as the distance from the active layer (7) is increased, including the relationship higher than the refractive index nb of 8). You.
  • the n-type first clad layer (6), the first SCH layer (16), the active layer (7), the second SCH layer (17), and the p-type second clad layer ( 8) a mesa stripe part (3) in which a part of each layer is formed in a mesa shape;
  • a third p-type cladding layer (11) that commonly covers an upper surface of the mesa stripe portion (3) and an upper surface of the current block portion (5);
  • the optical semiconductor device according to the seventh aspect further comprising: [0050] To achieve the above object, according to a ninth aspect of the present invention,
  • At least one end face of both end faces (3a, 3b) of the mesa stripe portion (3) has a predetermined shape with respect to a longitudinal direction which is an output direction of light (21) generated in the active layer (7).
  • a semiconductor element is provided.
  • the optical semiconductor device according to the third or eighth aspect is provided, wherein the mesa stripe portion (3) has an arrangement structure inclined at a predetermined angle in a longitudinal direction thereof.
  • the window regions (4a, 4b) are formed on both light emitting end faces of the active layer (7) as window regions (4a), one of which is coupled to an optical fiber, and the other is a window region which is not coupled to an optical fiber. Formed as (4b),
  • the window region (4b), which is not coupled to the optical fiber, is formed to have a longer region length than the window region (4a) coupled to the optical fiber,
  • the mesa stripe portion (3) is formed as a superluminescent diode because the longitudinal direction of the mesa stripe portion (3) is formed at right angles to the surface of the antireflection film (15a) which is the output end surface.
  • the window regions (4a, 4b) are formed on both light emitting end faces of the active layer (7) as window regions (4a), one of which is coupled to an optical fiber, and the other is a window region which is not coupled to an optical fiber. Formed as (4b),
  • the window region (4b), which is not coupled to the optical fiber, is formed to have a longer region length than the window region (4a) coupled to the optical fiber,
  • the longitudinal direction of the mesa stripe portion (3) is partially or entirely inclined at a predetermined angle so that the output light has a non-perpendicular angle with respect to the surface of the antireflection film (15a) which is the output end face.
  • the optical semiconductor device according to the third or eighth aspect is provided, which is applied as a superluminescent diode.
  • the window regions (4a, 4b) are formed as window regions (4a) only on one of the two light emitting end surfaces of the active layer (7).
  • One end face (3a) of the mesa stripe portion (3) is located inside the opposing end face (la) of the optical semiconductor element (1) by the window area (4a), and the active layer (7 ) Is inclined at a predetermined angle to the output direction of the light (21) generated by
  • the other end surface (3d) of the mesa stripe portion (3) has no window region formed, and is exposed to the opposite end surface (lb) of the optical semiconductor element (1).
  • An optical semiconductor device according to the third or eighth aspect is provided, which is formed perpendicular to the longitudinal direction of the semiconductor device (1).
  • the refractive index of the n-type first cladding layer (6) is set to na
  • the refractive index of the p-type second cladding layer (8) is set to be biased toward the first cladding layer (6).
  • the refractive index na of the n-type first cladding layer (6) is set to be higher than the refractive index nb of the P-type second cladding layer (8).
  • a method for manufacturing an optical semiconductor device is provided.
  • the length of the window area (4a, 4b) is set to a length that allows the beam spot size at the element end face (la, lb) having the window area (4a, 4b) to be increased.
  • a method for manufacturing an optical semiconductor device according to a fourteenth aspect is provided. [0057] To achieve the above object, according to a sixteenth aspect of the present invention,
  • each of the n-type first cladding layer (6), the active layer (7), and the p-type second cladding layer (8) is formed in a mesa shape as a mesa stripe portion (3).
  • a non-reflection film (15a, 15b) is formed on an element end face (la, lb) having the window region (4a, 4b) of the optical semiconductor element (1) cut out by cleavage as the optical semiconductor element (1).
  • first SCH Separatate Confinement Heterostructure layer (16) having an InGaAsP force between the active layer (7) and the n-type first cladding layer (6);
  • the refractive index of each layer constituting the first SCH layer (16) and the second SCH layer (17) is set higher than the refractive index of the n-type first cladding layer (6).
  • the active layer (7) includes a plurality of MQWs (Multi Quantum Wells) including a plurality of well layers and a plurality of barrier layers located on both sides of each well layer in the plurality of well layers.
  • MQWs Multi Quantum Wells
  • the first SCH layer (16) includes a multilayer structure including a plurality of layers
  • the method for manufacturing an optical semiconductor device according to an eighteenth aspect is provided, wherein the second SCH layer (17) has a multilayer structure including a plurality of layers.
  • the refractive indices of the plurality of barrier layers in the active layer (7), the plurality of layers in the first SCH layer (16), and the plurality of layers in the second SCH layer (17) are large.
  • the small relationship is that the refractive index na of the n-type first cladding layer (6), in which the refractive index of the plurality of barrier layers in the active layer (7) is the highest, is the p-type second cladding layer (6).
  • the method of manufacturing an optical semiconductor device according to the nineteenth aspect characterized in that the distance from the active layer (7) is set to be smaller, including the relation higher than the refractive index nb of (8). Is provided.
  • a non-reflection film (15a, 15b) is formed on an element end face (la, lb) having the window region (4a, 4b) of the optical semiconductor element (1) cut out by cleavage as the optical semiconductor element (1).
  • a method for manufacturing an optical semiconductor device according to the twentieth aspect further comprising the steps of:
  • the step of forming the mesa stripe portion (3) includes:
  • the n-type first cladding layer (6), the active layer (7), the p-type second cladding layer (8), and the cap layer (32) are etched once by the semiconductor substrate.
  • It has a predetermined length L along the longitudinal direction, and at least one end face of both end faces (3a, 3b) has a length a.
  • At least one end face of both end faces (3a, 3b) of the mesa stripe portion (3) has a predetermined shape with respect to a longitudinal direction which is an output direction of light (21) generated in the active layer (7).
  • An optical semiconductor device characterized in that the optical semiconductor device is inclined at an angle ⁇ and is formed at an acute angle inclined at a predetermined angle ⁇ ⁇ ⁇ ⁇ with respect to a direction orthogonal to the long direction. A manufacturing method is provided.
  • the step of forming the mesa stripe portion (3) includes:
  • a cap layer (32) is provided on the upper surface of the ⁇ -shaped second cladding layer (8), a predetermined length S and a predetermined
  • the clad layer (8) and the cap layer (32) have a predetermined length La along the longitudinal direction on the semiconductor substrate (2) by one etching, and the end faces (3a, 3b ) Is inclined with respect to the elongate direction (the emission direction of laser light), Forming a mesa stripe portion (3) inclined with respect to a direction orthogonal to the longitudinal direction,
  • At least one end face of both end faces (3a, 3b) of the mesa stripe portion (3) has a predetermined shape with respect to a longitudinal direction which is an output direction of light (21) generated in the active layer (7).
  • the optical semiconductor device according to the twenty-first aspect characterized in that the optical semiconductor device is inclined at an angle ⁇ and is formed at an acute angle that is inclined at a predetermined angle ⁇ with respect to a direction orthogonal to the long direction.
  • the step of forming the mesa stripe portion (3) includes:
  • An optical semiconductor device comprising a step of forming the mesa stripe portion (3) in an elongated structure at a predetermined angle in the longitudinal direction thereof. Is provided.
  • the other light emitting end face of both light emitting end faces of the active layer (7) is longer than the area length of the window area (4a).
  • the mesa stripe portion (3) Since the long direction of the mesa stripe portion (3) is formed at right angles to the surface of the antireflection film (15a), which is an output end surface, the mesa stripe portion (3) is applied as a superluminescent diode. And a method for manufacturing an optical semiconductor device according to the sixteenth or twenty-first aspect.
  • the window region (4a) is provided on the other light emitting end face of the two light emitting end faces of the active layer (7). Forming a window region (4b) without coupling with an optical fiber having a region length!
  • the longitudinal direction of the mesa stripe portion (3) is partially or wholly set so that the output light has a non-perpendicular angle with respect to the surface of the antireflection film (15a) which is the output end face.
  • window region (4a, 4b) Forming the window region (4a, 4b) as a window region (4a) only on at least one of the two light emitting end surfaces of the active layer (7);
  • One end face (3a) of the mesa stripe portion (3) is located inside the opposite end face (la) of the optical semiconductor element (1) by the window area (4a), and the active layer (7 ), The light being generated at a predetermined angle with respect to the output direction of the light (21);
  • the other end surface (3d) of the mesa stripe portion (3) is exposed to the opposite end surface (lb) of the optical semiconductor device (1) without a window region, and the light is exposed to the light. Forming the semiconductor device (1) perpendicular to the longitudinal direction of the semiconductor device (1).
  • the semiconductor substrate (2), the n-type first cladding layer (6), the active layer (7), and the p-type second cladding layer (8) are to be manufactured in the longitudinal direction, respectively.
  • the window regions (4a, 4b) are twice as long as the optical semiconductor device (1), and the window regions (4a, 4b) are respectively formed on both light emitting end faces of the active layer (7),
  • the n-type first cladding layer (6), the active layer (7), the p-type second cladding layer (8), and the cap layer (32) are etched once by the semiconductor substrate.
  • (2) having a length corresponding to twice the length of the optical semiconductor device (1) to be manufactured, along the long direction;
  • a mesa stripe portion (3) in which both end surfaces are inclined at a predetermined inclination angle ⁇ 8 with respect to the elongate direction and at a predetermined inclination angle ⁇ ⁇ ⁇ ⁇ with respect to a direction orthogonal to the elongate direction.
  • the mesa stripe portion (3) of the optical semiconductor device (1A) having a length twice as long as the optical semiconductor device (1) to be manufactured is divided into two parts by a cleavage method at a central portion in the longitudinal direction.
  • FIG. 1 is a perspective view showing a schematic configuration of a semiconductor device according to the present invention.
  • FIG. 2 ⁇ is a top view showing a schematic configuration of the optical semiconductor device of FIG.
  • FIG. 2 ⁇ is a front view showing a schematic configuration of the optical semiconductor device of FIG. 1;
  • FIG. 2C is a side view showing a schematic configuration of the optical semiconductor device of FIG. 1.
  • FIG. 2D is a top view showing a modification of the mesa stripe portion in FIG. 1.
  • FIG. 3 is a cross-sectional view of the optical semiconductor device of FIG.
  • FIG. 4 is a cross-sectional view of the optical semiconductor device of FIG. 1 when an end region is cut along line IV-IV.
  • FIG. 5 ⁇ is a diagram showing wavelength characteristics of a conventional semiconductor light emitting device.
  • FIG. 5 ⁇ is a diagram showing wavelength characteristics of an optical semiconductor device according to the present invention.
  • FIG. 6 ⁇ is a view showing a light distribution characteristic of the optical semiconductor device according to the present invention.
  • FIG. 6 ⁇ is a partially enlarged sectional view of a window structure of the optical semiconductor device according to the present invention.
  • FIG. 7 ⁇ is a top view showing a schematic configuration of another embodiment of the optical semiconductor device according to the present invention.
  • FIG. 7 ⁇ is a front view showing a schematic configuration of another embodiment of the optical semiconductor device according to the present invention.
  • FIG. 7C is a left side view showing a schematic configuration of another embodiment of the optical semiconductor device according to the present invention.
  • FIG. 7D is a right side view showing a schematic configuration of another embodiment of the optical semiconductor device according to the present invention.
  • FIG. 7E is a schematic view of a wavelength tunable light source device using the optical semiconductor element of FIG. 7A.
  • FIG. 8A is a manufacturing process diagram showing a method of manufacturing an optical semiconductor element according to the present invention.
  • FIG. 8B is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 8C is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 8D is a manufacturing step diagram showing a modification of the method for manufacturing an optical semiconductor device according to the present invention.
  • FIG. 9A is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 9B is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 9C is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 9D is a manufacturing step diagram showing a modification of the method for manufacturing an optical semiconductor device according to the present invention.
  • FIG. 10A is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 10B is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 10C is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 10D is a manufacturing process diagram showing the method for manufacturing the optical semiconductor device according to the present invention.
  • FIG. 11 is a cross-sectional view showing another configuration of the mesa stripe portion of the optical semiconductor device according to the present invention.
  • FIG. 12A is a top view showing a modified example of the optical semiconductor device according to the present invention.
  • FIG. 12B is a top view showing a modification of the optical semiconductor device according to the present invention.
  • FIG. 12C is a top view showing a modified example of the optical semiconductor device according to the present invention.
  • FIG. 13 is a schematic perspective view of a conventional semiconductor optical amplifier disclosed in Patent Document 1.
  • FIG. 14 is a partially enlarged sectional view of a window structure of the semiconductor optical amplifier of FIG.
  • FIG. 15 is a schematic perspective view of another conventional semiconductor optical amplifier disclosed in Patent Document 1.
  • FIG. 1 is a perspective view schematically showing a configuration of an optical semiconductor device according to Example 1 of the present invention.
  • FIGS. 2A to 2C are a top view, a front view, and a side view, respectively, showing a schematic configuration of the optical semiconductor device of FIG. 1.
  • FIG. 2D is a top view showing a modification of the mesa stripe portion as a configuration of a main portion in the optical semiconductor device of FIG.
  • FIG. 3 is a cross-sectional view of the optical semiconductor device of FIG. 1 taken along the line III-III at the center.
  • FIG. 4 is a cross-sectional view of the optical semiconductor device of FIG. 1 when an end region is cut along line IV-IV.
  • FIG. 5A is a diagram showing wavelength characteristics of a conventional semiconductor light emitting device.
  • FIG. 5B is a diagram showing wavelength characteristics of the optical semiconductor device according to the present invention.
  • FIG. 6A is a diagram showing light distribution characteristics of the optical semiconductor device according to the present invention.
  • FIG. 6B is a partially enlarged cross-sectional view of the window structure portion of the optical semiconductor device according to the present invention.
  • the basic configuration of the semiconductor device according to the present invention is as follows: a semiconductor substrate 2 made of InP; An active layer 7 formed in parallel with the upper surface 2a of the semiconductor substrate 2; An n-type first cladding layer 6 having an InGaAsP force and at least one of the two light emitting end faces of the active layer 7 are formed between the light emitting end faces and the element end faces la and lb. Window regions 4a and 4b, and the n-type first cladding layer 6 is formed so that the distribution of light generated in the active layer 7 is biased toward the n-type first cladding layer 6 side.
  • the refractive index na of the n-type first cladding layer 6 is that of the p-type second cladding layer 8.
  • the relationship is set so that na> nb, which is higher than the refractive index nb! /
  • FIGS. 1 to 4 A specific configuration of the semiconductor device according to the present invention is shown in FIGS. 1 to 4 as a schematic configuration of the semiconductor device according to the first embodiment.
  • the window structure in which the active layer is cut off near the end face is formed only at one end or at both ends, and the semiconductor optical amplifier, the wavelength tunable light source device, the sonoluminum It is used for luminescent diodes (Super Luminescent Diode, hereinafter referred to as SLD).
  • SLD Super Luminescent Diode
  • the optical semiconductor device 1 according to Example 1 has a substantially rectangular parallelepiped shape as shown in FIG. 1 and FIGS. 2A to 2D, and is an n-type InP substrate doped with an n-type impurity. 2 is formed at the bottom.
  • a mesa stripe portion 3 having a trapezoidal cross section along the longitudinal direction of the optical semiconductor element 1 on the upper surface 2a of the n-type InP substrate 2 is formed along the ⁇ 011> direction.
  • the window regions 4a, 4a are provided between the longitudinal end surfaces 3a, 3b of the mesa stripe portion 3 and the longitudinal end surfaces la, lb of the optical semiconductor device 1, respectively. 4b is formed
  • the end faces 3a and 3b of the mesa stripe portion 3 are inclined at a predetermined inclination angle j8 with respect to the ⁇ 011> direction, that is, the elongate direction. It is tilted at a predetermined tilt angle ⁇ ⁇ ⁇ ⁇ with respect to the orthogonal direction ( ⁇ 100> direction).
  • FIG. 3 is a cross-sectional view of the optical semiconductor device 1 shown in FIG. 1 when a central portion is cut along a line III-III orthogonal to the longitudinal direction.
  • a trapezoidal mesa stripe portion 3 is formed along the ⁇ 011> direction at the center of the upper surface 2a of an n-type InP substrate 2 doped with an n-type impurity having a (100) crystal plane as an upper surface. Being done.
  • a current block 5 is formed outside the mesa stripe 3 on the upper surface 2 a of the n-type InP substrate 2.
  • the concentration of the n-type impurity is 1.0 in contact with the n-type InP substrate 2.
  • An n-type first cladding layer 6 of X 10 18 cm— 3 is formed.
  • the n-type first cladding layer 6 is composed of a quaternary material (In, Ga, As, P) having a high refractive index, and has a p-type second cladding layer whose refractive index is described later. 8 higher than the refractive index of 8
  • An active layer 7 is formed above the n-type first cladding layer 6.
  • the active layer 7 has a non-doped InGaAsP, a non-doped InGaAsP, or a multiple quantum well structure composed of a combination thereof.
  • the second cladding layer 8 concentration of the p-type impurity of the p-type is 5 to 7 X 10 17 cm- 3 is formed.
  • the inclination angle of the side surface 3c in contact with the current block portion 5 of the mesa stripe portion 3 is set to an angle separated by a small angle ⁇ 0 with respect to an angle 0 of 54.7 ° at which the (lll) B crystal plane is exposed. It has been.
  • the minute angle ⁇ 0 is set to ⁇ (1 ° to 5 °)
  • the inclination angle of the side surface 3c of the mesa stripe portion 3 in contact with the current block portion 5 becomes 49.3 ° to 53.7 ° or 55.7 to 59.7.
  • the (100) crystal face is exposed on the upper surface of the upper surface 2a of the n-type InP substrate 2 which is in contact with the current block portion 5.
  • the current block portions 5 located on both sides of the mesa stripe portion 3 are formed of a P-type current block layer 9 formed of a p-type InP positioned on the lower side and an n-type InP positioned on the upper side. And an n-type current blocking layer 10 formed as described above.
  • the tip 9a of the p-type current blocking layer 9 located on the lower side is located above the upper surface of the mesa stripe portion 3.
  • the p-type current blocking layer 9 contains Zn or Cd as a p-type impurity.
  • the n-type current block layer 10 located on the upper side contains Si as an n-type impurity.
  • a p-type third cladding layer 11 having a p-type impurity concentration of 1.0 ⁇ 10 18 cm ⁇ 3 is formed.
  • a p-type contact layer 12 made of InGaAsP is formed above the p-type third cladding layer 11.
  • An electrode (p electrode) 13 is attached to the upper surface of the p-type contact layer 12.
  • an electrode (n-electrode) 14 is also attached below the n-type InP substrate 2.
  • the second cladding layer 8 is exposed.
  • FIG. 4 is a cross-sectional view of the optical semiconductor element 1 shown in FIG. 1 when one of the window regions 4b in the long direction is cut along a line IV-IV orthogonal to the long direction.
  • the mesa stripe portion 3 and the end surfaces 3a and 3b do not exist in the window region 4b.
  • a current block section 5 is formed over the entire upper surface 2 a of the n-type InP substrate 2.
  • the current block section 5 includes a p-type current block layer 9 formed of p-type InP positioned below and an n-type current block layer 10 formed of n-type InP positioned above. It consists of:
  • a third p-type cladding layer 11 is formed over the entire upper surface of the n-type current block layer 10 in the current block section 5 to cover these upper surfaces.
  • a p-type contact layer 12 is formed above the p-type third cladding layer 11.
  • An electrode (p electrode) 13 is attached to the upper surface of the p-type contact layer 12.
  • an electrode (n-electrode) 14 is also attached below the n-type InP substrate 2.
  • antireflection films 15a and 15b are formed on end faces la and lb (see Fig. 1 and Figs. 2A to 2E).
  • the cross-sectional shape when cut along the line IV-IV in FIG. 1 shown in FIG. 4 is equal to the shape of the end faces la and lb of the optical semiconductor element 1 shown in FIGS. 1, 2A to 2D. .
  • the current block 5 is exposed at the end faces la and lb in the longitudinal direction of the optical semiconductor element 1, but is not exposed at the end faces 3a and 3b of the mesa stripe section 3.
  • a current block layer 5 composed of a p-type current block layer 9 and an n-type current block layer 10 exists.
  • the laser light generated in the active layer 7 is output as the laser light 21 in the longitudinal direction shown by the arrows in FIGS. 1, 2A to 2D.
  • the laser light 21 output from the active layer 7 is emitted from the end faces 3a and 3b of the mesa stripe portion 3 through the current block layer 5 located outside the end faces 3a and 3b in the longitudinal direction. Output from the end faces la and lb of the semiconductor device 1 to the outside.
  • the end surfaces 3 a and 3 b of the mesa stripe portion 3 from which the laser light 21 is output are closer to the long end surfaces la and lb of the optical semiconductor device 1 than the window. It is located inside by the area 4a and 4b.
  • the end surfaces 3a and 3b of the mesa stripe portion 3 have a predetermined inclination angle
  • the laser beam 21 emitted from the active layer 7 of the mesa stripe portion 3 is The force partially reflected by the end surfaces 3a and 3b inclined by the angle j8 with respect to the direction.
  • the reflected laser light 21 does not return to the original path.
  • optical semiconductor device 1 excellent wavelength characteristics ⁇ ( ⁇ ) of optical power can be obtained without a large fluctuation within a wide wavelength range.
  • Fig. 5 ⁇ shows the wavelength characteristics of the measured optical power of a conventional optical semiconductor device having a window structure.
  • FIG. 5A shows the wavelength characteristic ⁇ ( ⁇ ) of the optical power actually measured in the optical semiconductor device 1 according to the first embodiment of the present invention shown in FIG. /
  • the ⁇ -type cladding layer 6 has a higher refractive index than that of the ⁇ -type cladding layer 8 and is made of InGaAsP! As shown in FIG. 6A, the electric field intensity distribution of the laser light generated in the active layer 7 is different from the characteristic a when the cladding layers 6 and 8 have the same refractive index. As shown in FIG. 6A, the electric field intensity distribution of the laser light generated in the active layer 7 is different from the characteristic a when the cladding layers 6 and 8 have the same refractive index. As shown in FIG.
  • the refractive index of the n-type first cladding layer 6 is na
  • the refractive index of the p-type second cladding layer 6 is Assuming that the refractive index of 8 is nb, the refractive index na of the n-type first cladding layer 6 is set higher than the refractive index nb of the p-type second cladding layer 8 such that na> nb.
  • the electric field intensity distribution of light generated in the active layer 7 is biased toward the n-type first cladding layer 6.
  • the direct light 21 generated in the active layer 7 is directed to the outside only within the window regions 4a and 4b shown by the thick lines in the drawing.
  • the dashed line in the drawing scattering and diffraction do not occur above the window regions 4a and 4b, thereby suppressing the generation of undesired reflected light, and the reflected light in the window regions 4a and 4b. And the effect of interference with direct light can be suppressed.
  • the predetermined length L of the window regions 4a and 4b is substantially equal to the beam spot size of the reflected light portion.
  • the distribution of light generated in active layer 7 is closer to n-type cladding layer 6 side. Because of the bias, the thickness of the p-type cladding layer 8 can be reduced, so that the formation time of the p-type cladding layer 8 can be shortened, and the manufacturing cost of the optical semiconductor device 1 as a whole can be reduced. Reduction can be achieved.
  • the mesa strip portion 3 may be arranged in a longitudinal direction and inclined at a predetermined angle!
  • the laser light 21 reflected by the end faces 3a and 3b of the mesa stripe portion 3 has a more original path than the arrangement structure in the case where the laser light 21 is not inclined at a predetermined angle in the longitudinal direction.
  • FIG. 7A to 7D are a top view, a front view, a left side view, and a right side view, respectively, showing a schematic configuration of another embodiment of the optical semiconductor device according to the present invention.
  • FIG. 7E is a schematic diagram of a wavelength tunable light source device using the optical semiconductor element of FIG. 7A.
  • one (left side in the drawing) end surface 3a of the mesa stripe portion 3 formed in the optical semiconductor device 1 is an optical semiconductor device. It is located on the inner side of the end face la of the semiconductor element 1 by the window area 4a, and is inclined at a predetermined angle ⁇ in the output direction of the laser beam 21.
  • the window region 4b is not formed, and the end face 3d is exposed to the right end face lb of the optical semiconductor element 1.
  • the other (right side in the figure) end face 3 d of the mesa stripe portion 3 is perpendicular to the longitudinal direction of the optical semiconductor element 1.
  • one of the pair of end surfaces 3 a and 3 d located on both sides of the mesa stripe portion 3 is inclined with respect to the output direction of the laser light 21. Therefore, no optical resonator is formed in the mesa stripe portion 3.
  • the wavelength tunable light source device using the optical semiconductor element 1 the light emitted from one end face la (lb) of the optical semiconductor element 1 in the longitudinal direction is converted into a diffraction grating 31.
  • the desired laser light 21 is extracted by feedback using a wavelength selecting means such as the above.
  • FIG. 7E other embodiments such as a force Littman arrangement showing an example of a Littrow arrangement are also possible.
  • Example 3 a method for manufacturing the optical semiconductor device 1 of Example 1 shown in FIGS.
  • FIG. 8A to FIG. 10D are manufacturing process diagrams showing a method of manufacturing an optical semiconductor device according to the present invention and a partial modification thereof, respectively.
  • the upper surface 2a of the n-type InP substrate 2 which is formed in a rectangular shape with the (100) crystal plane as the upper surface and doped with n-type impurities, has Using the (MOVPE) method, the n-type layer with a layer thickness of 0.5 m and an n-type impurity concentration of 1. OX 10 18 cm- 3 One cladding layer 6 is formed.
  • an active layer 7 having a layer thickness of 0.2 ⁇ m and having a multiple quantum well structure made of non-doped InGaAs is formed.
  • a p-type second cladding layer 8 having a layer thickness of 0.45 ⁇ m and a ⁇ -type impurity concentration of 5 to 7 ⁇ 10 17 cm— 3 is formed. You.
  • a ⁇ -type InGaAsP having a layer thickness of 0.15 ⁇ m and a ⁇ -type impurity concentration of 5 to 7 ⁇ 10 17 cm ⁇ 3 is provided.
  • a ⁇ -type cap layer 32 is formed.
  • a mask layer 33 made of SiNx having a thickness of 80 nm is formed on the upper side of the cap layer 32 by using plasma CVD or the like.
  • the mask layer 33 formed on the upper side of the cap layer 32 is striped by photolithography in the ⁇ 011> direction, which is the long direction of the n-type InP substrate 2. By this, a mask 33a to be used for the next etching is formed.
  • the width S of the mask 33a used for this etching is the trapezoidal mesa to be formed.
  • the width is set slightly wider than the width of the stripe portion 3.
  • the length S in the longitudinal direction of the mask 33a used for etching is an n-type InP substrate.
  • a margin of length L is provided above the cap layer 32 to form the window regions 4a and 4b on both sides of the mask 33a.
  • etching was performed from above to obtain a perspective view of Fig. 9A, a front view of Fig. 9B, and a top view of Fig. 9C.
  • the etching rate of the cap layer 32 is higher than that of the other portions, the etching rate of the lower portion of the cap layer 32 is also higher.
  • the side surface 3c of the mesa stripe portion 3 can be set to a desired inclination angle ⁇ .
  • the corner (corner) at the end 33b of the mask 33a is formed on the side surface. Since both ends are etched, the amount of etching increases.
  • the portion near 32 has the largest amount of etching.
  • the portion near the upper surface 2a of the n-type InP substrate 2 has a flat pyramid shape with the smallest amount of etching.
  • the end face 3a of the mesa stripe portion 3 is not perpendicular to the upper surface 2a of the n-type InP substrate 2, but is inclined at a predetermined angle) 8 in the longitudinal direction (see FIG. 9B). ).
  • end surface 3a of mesa stripe portion 3 is inclined at a predetermined angle with respect to the ⁇ 100> direction, and at a predetermined angle ⁇ ⁇ ⁇ ⁇ with respect to the ⁇ 011> direction. .
  • the cap layer 32 and the etching conditions are arbitrarily set within a predetermined range, thereby being arbitrarily set within a predetermined range. Is possible.
  • a current block portion 5 is generated in a portion (window regions 4a, 4b) surrounded by the end surfaces 3a, 3b at both ends and the upper surface 2a of the n-type InP substrate 2, that is, a portion etched first.
  • FIG. 10A shows a cross-sectional shape at a position where mesa stripe portion 3 is formed.
  • the basic configuration of the method for manufacturing a semiconductor device according to the present invention as described above includes a step of preparing a semiconductor substrate 2 made of InP, as shown in FIGS. Forming an active layer 7 above the semiconductor substrate 2 in parallel with the upper surface 2a of the semiconductor substrate; A step of forming an n-type first cladding layer 6 of InGaAsP force below the active layer 7 and a step of forming a p-type second cladding layer 8 of InP above the active layer 7 And forming window regions 4a and 4b on at least one of the light emitting end faces of both the light emitting end faces of the active layer 7, wherein the electric field intensity distribution of light generated in the active layer 7 is reduced.
  • the refractive index of the n-type first cladding layer 6 was set to na and the refractive index of the p-type second cladding layer 8 was set to nb so as to be biased toward the n-type first cladding layer 6.
  • the refractive index na of the n-type first cladding layer 6 is set to be higher than the refractive index nb of the p-type second cladding layer 8 such that na> nb! /
  • the p-type current blocking layer 9 having a layer thickness of 0.7 ⁇ m, ⁇ as an impurity, and an impurity concentration of 1 ⁇ 10 18 cm ⁇ 3 is formed by the aforementioned metalorganic vapor phase. It is formed using the growth (MOVPE) method.
  • an n-type current block having a layer thickness of 1.15 m, Si as an impurity, and an impurity concentration of 2 ⁇ 10 18 cm— 3 is provided.
  • Layer 10 is formed using the metal organic chemical vapor deposition (MOVPE) method described above.
  • the p-type current block layer 9 and the n-type current block 10 constitute a current block 5.
  • the second p-type cladding layer 8 is removed.
  • the upper surface of layer 8 is exposed.
  • a ⁇ -type contact layer 12 made of InGaAsP and having a layer thickness of 0.3 ⁇ m is formed above the third cladding layer 11.
  • a first electrode (p electrode) 13 is attached on the upper surface of the p-type contact layer 12, and further, the lower side of the n-type InP substrate 2 is also provided.
  • the second electrode (n electrode) 14 is attached. [0186] Finally, after the optical semiconductor element 1 is cut out by cleavage, antireflection films 15a and 15b are formed on the end faces la and lb of the optical semiconductor element 1.
  • the end faces 3a and 3b of the mesa stripe portion 3 are located inside the longitudinal end faces la and lb by the window areas 4a and 4b, and the end faces 3a and 3b extend in the longitudinal direction.
  • the optical semiconductor element 1 which is inclined with respect to the center and has the cross-sectional shape shown in FIG. 3 in the central portion in the long direction and the cross-sectional shape shown in FIG. 4 in both end portions in the long direction is manufactured.
  • the upper surface of the cap layer 32 is provided with an end region in the longitudinal direction of the upper surface having the rectangular shape.
  • a rectangular mask 33a is formed in a region excluding the above, and then, the n-type first cladding layer 6, the active layer 7, the p-type second cladding layer 8, and the cap layer 32 are etched. It has a length L along the longitudinal direction on the n-type InP substrate 2 and the end faces 3a and 3b are in the longitudinal direction (laser
  • a mesa stripe portion 3 inclined with respect to the light emission direction) is formed.
  • the mesa stripe portion 3 in which the long end faces 3a and 3b are located inside the optical semiconductor device 1 is formed once.
  • the manufacturing process can be greatly simplified as compared with the conventional method for manufacturing an optical semiconductor device having a window structure.
  • FIG. 7A to 7E When manufacturing the optical semiconductor device 1 of Example 2 shown in FIGS. 7A to 7E, FIG.
  • a rectangular mask 33a 'having a length 2S twice as long as the length S of the mask 33a in 8C is used.
  • the optical semiconductor device 1 having a length 2L twice as long as the length L of the optical semiconductor device 1 to be manufactured using
  • the optical semiconductor element 1A having a length 2L twice as long as that of the optical semiconductor element 1 to be manufactured is divided into two using a cleavage method.
  • the semiconductor substrate 2, the n-type first cladding layer 6, the active layer 7, and the P-type second cladding layer 8 are each manufactured in the longitudinal direction.
  • the optical semiconductor element 1 is formed to have a length 2L twice as long as that of the optical semiconductor element 1.
  • the window regions 4a and 4b are formed on both end surfaces of the active layer 7 different from the first main surface and the second main surface, respectively.
  • the semiconductor substrate 2 has a length 2La corresponding to twice the length 2L of the optical semiconductor element 1 to be manufactured along the longitudinal direction on the semiconductor substrate 2, and the both end faces are in the longitudinal direction.
  • a mesa strip portion 3 which is inclined at a predetermined inclination angle ⁇ ⁇ ⁇ ⁇ with respect to a direction orthogonal to the elongate direction while being inclined at a predetermined inclination angle j8, the optical semiconductor element 1
  • An optical semiconductor device 1A having a double length 2L is formed.
  • the mesa stripe portion 3 of the optical semiconductor device 1A having a length twice as long as the optical semiconductor device 1 to be manufactured is cleaved by a D-D cutting line at a central portion in the longitudinal direction using a cleavage method.
  • the optical semiconductor elements 1, 1 to be manufactured are cut out by dividing into two.
  • FIG. 11 is a cross-sectional view showing another configuration of the mesa stripe portion of the optical semiconductor device according to the present invention.
  • the mesa stripe portion 3 includes the n-type first cladding layer 6, the active layer 7, and the p-type second cladding layer. It consists of eight.
  • the n-type first cladding layer 6 and the first SCH (Separate Confinement Heterostructure: optical confinement structure)
  • the layer 16, the active layer 7, the second SCH layer 17, and the p-type second cladding layer 8 are laminated in this order to form the mesa stripe portion 3.
  • each of the SCH layers 16, 17 has a multilayer structure having a plurality of layers, and is formed of InGaAsP.
  • the active layer 7 is, for example, a four-layer MQW (Multi Quantum Well) in which four well layers and five barrier layers located on both sides of the well layer are stacked. The structure is adopted.
  • the n-type first cladding layer 6 is higher in refractive index than the p-side second cladding layer 8 and lower than the refractive index of each of the SCH layers 16 and 17 It is composed of InGaAsP.
  • the refractive index of the plurality of layers constituting each of the SCH layers 16 and 17 is gradually reduced from the active layer 7 toward the cladding layers 6 and 8, ie, the active layer (7) It is set so that it gets smaller as you move away from it.
  • an InGaAsP well layer, an InGaAsP barrier layer, and a force S are alternately grown to form an active layer 7 having a multiple quantum well structure with four wells. .
  • the p-side second cladding layer 8 is further formed on the second SCH layer 17.
  • an optical semiconductor device 1 according to Embodiment 4 in which the optical semiconductor device 1 having the above configuration is applied as an SLD (Super Luminescent Diode) will be described with reference to FIGS. 12A to 12C.
  • FIGS. 12A to 12C are top views each showing a modified example of the optical semiconductor device according to the present invention.
  • the SLD is used as a light source, so that only one side needs to be coupled to an optical fiber into which output light having an SLD power is incident.
  • the region length of the window region on the side that is not coupled with the optical fiber is the window on the side coupled with the optical fiber.
  • the length of the region is made longer than the region length.
  • Fig. 1 As a structure for further suppressing the end face reflectivity as compared with the structure of Fig. 12A, for example, Fig. 1
  • the optical semiconductor device 1 shown in Figs. 12A to 12C has the basic structure of the layer structure described in the first and fourth embodiments. In the following description, the first and second embodiments will be described. The same components as those in the fourth embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the longitudinal direction of the mesa stripe portion 3 is formed at right angles to the surface of the antireflection film 15a which is the output end face.
  • the angle at which the output light is not perpendicular to the surface of the antireflection film 15a (corresponding to the optical axis CC of FIG. 12A), which is the output end face, is set.
  • the mesa stripe portion 3 is formed so as to hold.
  • the region length of the window region to be coupled to the optical fiber is shorter in the mesa stripe portion 3 on the side.
  • the output light is gradually inclined toward the end face 3a, and the output light is inclined at a predetermined angle near the end face 3a so that the output light is not perpendicular to the surface of the antireflection film 15a.
  • the output light is not perpendicular to the surface of the anti-reflection film 15a, but the entire mesa stripe portion 3 is inclined at a predetermined angle so as to have an angle.
  • the optical semiconductor device 1 of Figs. 12B and 12C has a configuration having window regions on both sides.
  • a part or the whole of the mesa stripe portion 3 is inclined so that the output light has a non-perpendicular angle with respect to the surface of the antireflection film 15a which is the output end face.
  • the output light has a non-perpendicular angle with respect to the output end face (the surface of the antireflection film 15a).
  • Example 5 in the optical semiconductor device 1 shown in Figs. 12B and 12C, the end face reflectivity decreases as the inclination angle of the output light with respect to the surface of the non-reflective film 15a as the output end face increases. Can be.
  • the n-type first cladding layer 6 is made of InGaAsP having a high refractive index, the light confinement coefficient of the light in the active layer 7 is lower than that of the conventional optical semiconductor device.
  • the end face reflectivity is an index relative to the size of the beam spot size emitted from the active layer. It is known to decrease functionally.
  • the optical semiconductor element 1 having a window region on one side or both sides, in a structure in which the beam spot size emitted from the active layer 7 is substantially increased, The effect of inclining the active layer stripe with respect to the end face is extremely large.
  • the end face reflectance becomes about 1Z10 when the inclination angle is 6 °. It drops to about 1Z100 when the inclination angle is 8 °.
  • the description has been made based on the optical semiconductor device having a buried structure, but it is needless to say that the present invention can be applied to an optical semiconductor device having a ridge structure. No.
  • the mesa stripe portion 3 includes the n-type cladding layer (the n-type first cladding layer 6), the active layer 7, and the p-type cladding layer (p In the case of the second cladding layer 8), the n-type cladding layer 6 is formed of a quaternary material (In, Ga, As, P) having a higher refractive index than the p-type cladding layer 8. ing.
  • the mesa stripe portion 3 includes an n-type cladding layer (n-type first cladding layer 6), a first SCH layer 16, an active layer 7, a second SCH layer 17, and a p-type cladding layer.
  • the refractive index of the InGaAsP layer is higher than the refractive index of the p-type cladding layer 8 and lower than the refractive index of each layer constituting each SCH layer.
  • an n-type cladding layer 6 is formed.
  • the electric field intensity distribution of light generated in the active layer 7 is converted to a p-In
  • the force on the side of the p-type second cladding layer 8 made of P can also be shifted to the side of the n-type first cladding layer 6.
  • the electric field intensity distribution of light generated in the active layer 7 is shifted to the n-type first cladding layer 6 side, so that the active layer 7 Since the generated light does not cause unwanted scattering or diffraction in the window region, it is possible to suppress the generation of undesired reflected light in the manner described above.
  • the layer thickness can be reduced.
  • the time required for forming the cladding layer by the vapor phase growth method can be reduced as compared with the conventional case, so that the overall manufacturing time of the optical semiconductor device 1 can be reduced.
  • the manufacturing cost can be reduced.
  • the active layer in order to realize an optical semiconductor device capable of easily suppressing the influence of interference in a window region where the active layer is interrupted near the end face, the active layer is generated in the active layer.
  • the light generated in the active layer does not cause undesired scattering or diffraction in the window region.
  • the thickness of the p-side cladding layer is not increased as in the conventional case, and the reflected light from the electrode does not require a long manufacturing time or increases the manufacturing cost. It is possible to provide an optical semiconductor device capable of effectively suppressing the influence of interference due to light and a method for manufacturing the same.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　光半導体素子（１）は、ＩｎＰからなる半導体基板（２）と、前記半導体基板（２）の上方に、該半導体基板（２）の上面２ａ平行に形成される活性層（７）と、前記活性層　（７）の下側に形成されるＩｎＧａＡｓＰからなるｎ型の第１のクラッド層（６）と、前記活性層（７）の両光出射端面のうち少なくとも一方の光出射端面に、該光出射端面から素子端面（１ａ，１ｂ）の間に形成される窓領域（４ａ，４ｂ）とを有している。前記活性層（７）で生起される光の電界強度分布を前記ｎ型の第１のクラッド層（６）側に偏らせるように、前記ｎ型の第１のクラッド層（６）の屈折率をｎａ、前記ｐ型の第２のクラッド層（８）の屈折率をｎｂとしたとき、前記ｎ型の第１のクラッド層（６）の屈折率ｎａが前記ｐ型の第２のクラッド層（８）の屈折率ｎｂより高いｎａ＞ｎｂなる関係に設定されている。

Description

明 細 書
光半導体素子およびその製造方法
技術分野
[0001] 本発明は光半導体素子およびその製造方法に係り、特に、活性層が端面近傍で 途切れる窓領域を有し、半導体光増幅器や波長可変光源装置として用いられる光半 導体素子およびその製造方法に関するものである。
背景技術
[0002] 周知のように、例えば、半導体発光素子を用いた半導体光増幅器は、共振型の半 導体光増幅器と進行波型の半導体光増幅器に大別される。
[0003] 共振型の半導体光増幅器は、半導体レーザを閾値以下にバイアスして用いる。
[0004] 進行波型の半導体光増幅器は、半導体レーザの両端面の端面反射率を ARコー ティングや窓端面構造などの手段を用いて抑制して 、る。
[0005] この進行波型の半導体光増幅器は、入力光波長変動に対する利得変動及び入力 光強度増加に対する飽和利得強度が大きいという理由から、共振型の半導体光増 幅器に比べて有利である。
[0006] しかし、このような特性のよい進行波型の半導体光増幅器を得るためには、端面反 射率を、例えば、 0. 1%以下と低く抑える必要がある。
[0007] ところが、進行波型の半導体光増幅器では、従来力 用いられる ARコーティング技 術のみで所望の端面反射率を再現性よく得ることが非常に困難である。
[0008] このため、従来の進行波型の半導体光増幅器では、活性層が端面近傍で途切れ る窓領域を有する窓端面構造を採用することにより端面反射率を抑制するようにして いる。
[0009] 図 13は、活性層が端面近傍で途切れる窓端面構造を有する従来の進行波型の半 導体光増幅器として、例えば、下記特許文献 1に開示されているような半導体光増幅 器の概略斜視図を示して ヽる。
[0010] 図 14は、図 13に示される半導体光増幅器の窓端面構造部分の部分拡大図である [0011] 以下、図 13および図 14を参照しながら窓端面構造を有する半導体光増幅器の構 成がその製造工程の手順に沿って説明される。
[0012] 図 13に示すように、まず、 n— InP基板 51の上面にノンドープ InGaAsP活性層 52、 アンチメルトバック層（AMB層） 53および p— InPクラッド層 54が液相成長（LPE)法 により、それぞれ、厚さ 0. 1 m、 0. 01 m、 1 mの j噴に結晶成長される。
[0013] その後、多層半導体結晶の活性領域 55に相当する部分において、〔110〕方向に
、深さ 1. 5 /ζ πι、幅 4 /z mの 2本の平行な円形の溝 56, 57と、それらの溝 56, 57によ つて挾まれる幅 1. 2 μ mのメサストライプ 58とが形成される。
[0014] また、窓領域 59に相当する部分において、溝 56, 57から連続し、メサストライプ 58 が存在しない幅 4 μ m深さ 1. 5 μ mの円形の溝 60が形成される。
[0015] なお、窓領域 59の長さは 50 μ mである。
[0016] 次に、半導体多層結晶の上にメサストライプ 58の上部を除いて、 p— InP電流ブロッ ク層 61および n— InP電流ブロック層 62と、そして全面に p— InP埋め込み層 63および 波長組成 1. 2 mの p+— InGaAsPコンタクト層 64と力 それぞれ、平坦部での厚さ 1 m、 0. 5 m、 2 m、 0. 5 mの j噴に： LPE法により結晶成長される。
[0017] コンタクト層 64の上には、 CVD法により、厚さ 3000オングロストロームの SiO膜 65
2 を形成し、メサストライプ 58の直上部に相当する部分の SiO膜 65に窓が開けられる
2
[0018] さらに、 SiO膜 65及び SiO膜 65の窓部を覆うように CrZAuからなる電極 66が形
2 2
成されると共に、 n— InP基板 51の下に AuGeN もなる電極 67が形成される。
[0019] 最後に、活性領域 55側および窓領域 59側の端面にプラズマ CVD法により、厚さ 2
200オングロストロームの SiN膜 68, 69が形成される。
[0020] ところで、上述した半導体光増幅器を含め、発振を抑圧して用いるデバイスでは、 活性層が端面近傍で途切れる窓構造が有効である反面、窓領域の長さに対して p側 の層厚が薄くなされている。
[0021] 具体的には、図 13および図 14に示す半導体光増幅器であれば、窓領域 59の長さ
50 μ mに対して ρ— InP埋め込み層 63の厚さが 2 μ m程度と薄くなされている。
[0022] このため、活性層 52から出射された光が上面電極 66で反射し、この反射光と活性 層 52からの直接光とが窓領域 59において互いに干渉し合うことによって出射パター ンに乱れが生じるという問題がある。
[0023] また、図 13および図 14に示す半導体光増幅器では、この出射パターンの乱れによ り、外部力 の単一モード光ファイバと光結合する際の結合効率も悪いという問題が ある。
[0024] そこで、上記問題を解決するための光半導体素子として、例えば、下記特許文献 1 に開示されるような半導体光増幅器が知られている。
[0025] 以下、図 15を参照しながら、上記問題を解決するための光半導体素子として、特 許文献 1に開示される半導体光増幅器の構成がその製造工程の手順に沿って説明 される。
[0026] なお、図 15の半導体光増幅器において、図 13および図 14の半導体光増幅器と同 一の構成要素には同一番号が付されて、その構成が説明される。
[0027] 図 15に示すように、まず、 n— InP基板 51の上面にノンドープ InGaAsP活性層 52、 アンチメルトバック層（AMB層） 53および p— InPクラッド層 54が液相成長（LPE)法 により、それぞれ、厚さ 0. 1 m、 0. 01 m、 1 mの j噴に結晶成長される。
[0028] この後、この多層半導体結晶の活性領域 55に相当する部分において、〔110〕方 向に、深さ 1. 5 m、幅 4 mの 2本の溝 56, 57と、それらの溝 56, 57によって挾ま れる幅 1. 2 mのメサストライプ 58とが形成される。
[0029] また、窓領域 59に相当する部分において、溝 56, 57から連続し、メサストライプ 58 が存在しな 、幅 4 μ m深さ 1. 5 mの溝 60が形成される。
[0030] なお、窓領域 59の長さは 30 μ mである。
[0031] 次に、上記半導体多層結晶の上にメサストライプ 58の上部を除いて、 p— InP電流 ブロック層 61および n— InP電流ブロック層 62と、そして全面に p— InP埋め込み層 63 および波長組成 1. の p+— InGaAsPコンタクト層 64と力 それぞれ、平坦部で の厚さ 1 m、 0. 5 m、 6 m、 0. 5 mの j噴に LPE法により結晶成長される。
[0032] ここで、 p-InP埋め込み層 63の厚さは、端面で活性層 52から出射される光のビー ムスポットの直径が 11 μ mとなることを考慮して、そのビームスポットの半径 5. δ μ η 以上の 6 μ mとされる。 [0033] コンタクト層 64の上には、 CVD法により、厚さ 3000オングロストロームの SiO膜 65
2 が形成されると共に、メサストライプ 58の直上部に相当する部分の SiO膜 65に窓が
2
開けられる。
[0034] さらに、 SiO膜 65及び、 SiO膜 65の窓部を覆うように CrZAuからなる電極 66が
2 2
形成されると共に、 n— InP基板 51の下に AuGeN もなる電極 67が形成される。
[0035] 最後に、両端面に ECRプラズマ CVD法により、厚さ 2200オングロストロームの SiO
N膜 68, 69が形成される。
[0036] 上記構成による半導体光増幅器によれば、 p— InP埋め込み層 63の厚さが活性層 5
2から出射される光のビームスポットの半径より大きいので、窓端面付近での電極によ る光の散乱がなくなり、セルフオックレンズを用いた結合において良好な結合効率が 得られる。
[0037] また、波長 1. 55 μ m、強度 35dBmの入射光に対して注入電流 70mA時に 18d
Bのファイバ間光増幅利得が得られる。
[0038] このとき、入射光を波長 15オングロストローム（フアブリペローモードに対する自由ス ベクトルレンジ以上)で掃引したときの増幅率変化は 2dBと非常に小さい。
[0039] これは、窓端面構造の採用によって、光増幅器の平均端面反射率が 0. 1%以下に 抑制されて 、る結果として、もたらされて 、るものである。
特許文献 1 :特開平 1-321675号公報 (特許第 2643319号） ところが、上記特許文 献 1に開示される半導体光増幅器では、窓端面構造における活性層 52から出射さ れた光が上面電極 66で反射された反射光と直接光との光の干渉の影響を防止する ことを目的として、 n— InP基板 51に形成される p— InP埋め込み層 63を気相成長法を 用いて成長させることにより、その層厚が活性層 52から出射される光のビームスポット の半径 5. 5 m以上の 6 mと厚くなされている。
[0040] このため、上記特許文献 1に開示される半導体光増幅器は、光半導体素子全体の 層厚が増すだけでなぐ p— InP埋め込み層 63を気相成長させるために時間を要し、 光半導体素子素子全体の製造にも余計な時間を費やして高コストになるという問題 がある。
発明の開示 [0041] そこで、本発明は、上記問題点に鑑みてなされたものであり、活性層が端面近傍で 途切れる窓領域における干渉の影響を簡易に抑制可能な光半導体素子を実現する ために、活性層で生起される光の電界強度分布を p型のクラッド層側力 n型のクラッ ド層側にシフトさせることにより、活性層で生起される光が窓領域において不所望な 散乱や回折を生じな 、ようにして不所望な反射光の発生を抑制し、従来のように p側 のクラッド層の層厚を厚くせず、製造時間を要したりコストが嵩むことなぐ電極からの 反射光による干渉の影響を効果的に抑制することができる光半導体素子およびその 製造方法を提供することを目的として!ヽる。
[0042] 前記目的を達成するために、本発明の第 1の態様によると、
InPからなる半導体基板 (2)と、
前記半導体基板 (2)の上方に、該半導体基板の上面 (2a)と平行に形成される活 性層（7)と、
前記活性層 (7)の下側に形成される InGaAsP力もなる n型の第 1のクラッド層（6)と 前記活性層 (7)の上側に形成される InPからなる p型の第 2のクラッド層 (8)と、 前記活性層（7)の両光出射端面のうち少なくとも一方の光出射端面に、該光出射 端面から素子端面（la, lb)の間に形成される窓領域 (4a, 4b)とを具備し、
前記活性層（7)で生起される光の電界強度分布を前記 n型の第 1のクラッド層 (6) 側に偏らせるように、前記 n型の第 1のクラッド層（6)の屈折率を na、前記 p型の第 2の クラッド層 (8)の屈折率を nbとしたとき、前記 n型の第 1のクラッド層 (6)の屈折率 naが 前記 P型の第 2のクラッド層（8)の屈折率 nbより高い na>nbなる関係に設定されてい ることを特徴とする光半導体素子が提供される。
[0043] 前記目的を達成するために、本発明の第 2の態様によると、
前記窓領域 (4a, 4b)の長さを、前記窓領域 (4a, 4b)を備えた素子端面（la, lb) でのビームスポットサイズを拡げることを可能とする長さに設定することを特徴とする 第 1の態様に従う光半導体素子が提供される。
[0044] 前記目的を達成するために、本発明の第 3の態様によれば、
前記 n型の第 1のクラッド層 (6)、前記活性層 (7)、および前記 p型の第 2のクラッド 層（8)の各層の一部がメサ型に形成されたメサストライプ部（3)と、
前記メサストライプ部（3)の両側で前記半導体基板 (2)および前記 n型の第 1のクラ ッド層（6)に一面が接して形成された p型 InPからなる第 1の電流ブロック層（9)と、前 記メサ型に形成された各層の両側で一面が前記 p型の第 2のクラッド層 (8)に接し且 つ他面が前記第 1の電流ブロック層（9)の他面に接して形成された n型 InPからなる 第 2の電流ブロック層（10)とを含む電流ブロック層（5)と、
前記メサストライプ部（3)の上面と前記電流ブロック部（5)上面とを共通に覆う、 p型 の第 3のクラッド層（11)と、
前記 P型の第 3のクラッド層 (11)の上側に形成された p型のコンタクト層（12)と、 前記 P型のコンタクト層（12)の上面に取り付けられた第 1の電極（13)と、 前記半導体基板 (2)の下側に取り付けられた第 2の電極（14)と、
前記光半導体素子（1)としてへき開により切り出された光半導体素子（1)の前記窓 領域 (4a, 4b)を備えた素子端面（la, lb)に形成された無反射膜（15a, 15b)とをさ らに具備することを特徴とする第 1の態様に従う光半導体素子が提供される。
[0045] 前記目的を達成するために、本発明の第 4の態様によると、
前記活性層 (7)と前記 n型の第 1のクラッド層 (6)との間に形成される InGaAsPから なる第 1の SCH (Separate Confinement Heterostructure :光閉込構造）層（1
6)と、
前記活性層 (7)と前記 p型の第 2のクラッド層 (8)との間に形成される InGaAsPから なる第 2の SCH層（17)とをさらに具備し、
前記第 1の SCH層（16)および前記第 2の SCH層（17)の各屈折率が前記 n型の 第 1のクラッド層（6)の屈折率よりも高く設定されていることを特徴とする第 1の態様に 従う光半導体素子が提供される。
[0046] 前記目的を達成するために、本発明の第 5の態様によれば、
前記活性層 (7)は、複数層の井戸層と、該複数層の井戸層における各井戸層の両 側に位置する複数層の障壁層とを含む複数層の MQW(Multi Quantum Well: 多重量子井戸)構造を含むことを特徴とする第 4の態様に従う光半導体素子が提供 される。 [0047] 前記目的を達成するために、本発明の第 6の態様によれば、
前記第 1の SCH層（16)は、複数の層からなる多層構造を含み、
前記第 2の SCH層（17)は、複数の層からなる多層構造を含むことを特徴とする第 5の態様に従う光半導体素子が提供される。
[0048] 前記目的を達成するために、本発明の第 7の態様によれば、
前記活性層 (7)における前記複数の障壁層、前記第 1の SCH層（16)における前 記複数の層、前記第 2の SCH層（17)における前記複数の層の各層の屈折率の大 小関係は、前記活性層 (7)における前記複数の障壁層の屈折率が最も高ぐ前記 n 型の第 1のクラッド層 (6)の屈折率 naが前記 p型の第 2のクラッド層（8)の屈折率 nbよ り高い関係を含めて、前記活性層（7)から遠ざ力る程小さくなるように設定されている ことを特徴とする第 6の態様に従う光半導体素子が提供される。
[0049] 前記目的を達成するために、本発明の第 8の態様によれば、
前記 n型の第 1のクラッド層 (6)、前記第 1の SCH層（16)、前記活性層 (7)、前記 第 2の SCH層（17)および前記 p型の第 2のクラッド層 (8)の各層の一部がメサ型に 形成されたメサストライプ部（3)と、
前記メサストライプ部（3)の両側で前記半導体基板 (2)および前記 n型の第 1のクラ ッド層（6)に一面が接して形成された p型 InPからなる第 1の電流ブロック層（9)と、前 記メサ型に形成された各層の両側で一面が前記 p型の第 2のクラッド層 (8)に接し且 つ他面が前記第 1の電流ブロック層（9)の他面に接して形成された n型 InPからなる 第 2の電流ブロック層（10)とを含む電流ブロック層（5)と、
前記メサストライプ部（3)の上面と前記電流ブロック部（5)上面とを共通に覆う、 p型 の第 3のクラッド層（11)と、
前記 P型の第 3のクラッド層 (11)の上側に形成された p型のコンタクト層（12)と、 前記 P型のコンタクト層（12)の上面に取り付けられた第 1の電極（13)と、 前記半導体基板 (2)の下側に取り付けられた第 2の電極（14)と、
前記光半導体素子（1)としてへき開により切り出された光半導体素子（1)の前記窓 領域 (4a, 4b)を備えた素子端面（la, lb)に形成された無反射膜（15a, 15b)とをさ らに具備することを特徴とする第 7の態様に従う光半導体素子が提供される。 [0050] 前記目的を達成するために、本発明の 9の態様によると、
前記メサストライプ部（3)の両端面（3a, 3b)のうち少なくとも一方の端面が前記活 性層 (7)で生起される光（21)の出力方向である長尺方向に対して所定の角度 βで 傾斜していると共に、この長尺方向に直交する方向とに対して所定の角度 Θで傾斜 している鋭角に形成されていることを特徴とする第 3または第 8の態様に従う光半導 体素子が提供される。
[0051] 前記目的を達成するために、本発明の第 10の態様によると、
前記メサストライプ部（3)がその長尺方向にぉ 、て所定角度傾斜した配置構造とな されていることを特徴とする第 3または第 8の態様に従う光半導体素子が提供される。
[0052] 前記目的を達成するために、本発明の第 11の態様によると、
前記窓領域 (4a, 4b)は、前記活性層（7)の両光出射端面に、一方が光ファイバと 結合する窓領域 (4a)として形成されると共に、他方が光ファイバと結合しない窓領域 (4b)として形成され、
前記光ファイバと結合しな 、窓領域 (4b)の領域長を、前記光ファイバと結合する窓 領域 (4a)の領域長より長くして形成されると共に、
前記メサストライプ部（3)の長尺方向が出力端面である前記無反射膜（15a)の表 面と直角をなして形成されていることにより、スーパールミネッセントダイオードとして 適用されることを特徴とする第 3または第 8の態様に従う光半導体素子が提供される。
[0053] 前記目的を達成するために、本発明の第 12の態様によると、
前記窓領域 (4a, 4b)は、前記活性層（7)の両光出射端面に、一方が光ファイバと 結合する窓領域 (4a)として形成されると共に、他方が光ファイバと結合しない窓領域 (4b)として形成され、
前記光ファイバと結合しな 、窓領域 (4b)の領域長を、前記光ファイバと結合する窓 領域 (4a)の領域長より長くして形成されると共に、
前記メサストライプ部（3)の長尺方向が部分的にまたは全体的に、出力端面である 前記無反射膜 (15a)の表面に対して出力光が直角でない角度を持つように、所定 角度傾斜して形成されて 、ることにより、スーパールミネッセントダイオードとして適用 されることを特徴とする第 3または第 8の態様に従う光半導体素子が提供される。 [0054] 前記目的を達成するために、本発明の第 13の態様によると、
前記窓領域 (4a, 4b)は、前記活性層（7)の両光出射端面のうちの一方の光出射 端面のみに窓領域 (4a)として形成され、
前記メサストライプ部（3)の一方の端面（3a)は、前記光半導体素子（1)の対向する 端面（la)より前記窓領域 (4a)分だけ内側に位置し、かつ前記活性層（7)で生起さ れる光（21)の出力方向に所定の角度 で傾斜され、
前記メサストライプ部（3)の他方の端面（3d)は、窓領域は形成されていなくて、前 記光半導体素子（1)の対向する端面（lb)に露出されて 、ると共に、前記光半導体 素子（1)の長尺方向に対して垂直に形成されていることを特徴とする第 3または第 8 の態様に従う光半導体素子が提供される。
[0055] 前記目的を達成するために、本発明の第 14の態様によると、
InP力もなる半導体基板 (2)を準備する段階と、
前記半導体基板 (2)の上方に、該半導体基板の上面 (2a)と平行に活性層 (7)を 形成する段階と、
前記活性層 (7)の下側に InGaAsPカゝらなる n型の第 1のクラッド層 (6)を形成する 段階と、
前記活性層 (7)の上側に InP力もなる p型の第 2のクラッド層 (8)を形成する段階と、 前記活性層（7)の両光出射端面のうち少なくとも一方の光出射端面に、該光出射 端面から素子端面（la, lb)の間に窓領域 (4a, 4b)を形成する段階とを具備し、 前記活性層（7)で生起される光の電界強度分布を前記 n型の第 1のクラッド層 (6) 側に偏らせるように、前記 n型の第 1のクラッド層（6)の屈折率を na、前記 p型の第 2の クラッド層 (8)の屈折率を nbとしたとき、前記 n型の第 1のクラッド層 (6)の屈折率 naが 前記 P型の第 2のクラッド層（8)の屈折率 nbより高い na>nbなる関係に設定されてい ることを特徴とする光半導体素子の製造方法が提供される。
[0056] 前記目的を達成するために、本発明の第 15の態様によると、
前記窓領域 (4a, 4b)の長さを、前記窓領域 (4a, 4b)を備えた素子端面（la, lb) でのビームスポットサイズを拡げることを可能とする長さに設定することを特徴とする 第 14の態様に従う光半導体素子の製造方法が提供される。 [0057] 前記目的を達成するために、本発明の第 16の態様によれば、
前記 n型の第 1のクラッド層 (6)、前記活性層 (7)、および前記 p型の第 2のクラッド 層（8)の各層の一部をメサストライプ部（3)としてメサ型に形成する段階と、
前記メサストライプ部（3)の両側で前記半導体基板 (2)および前記 n型の第 1のクラ ッド層（6)に一面が接して形成された p型 InPからなる第 1の電流ブロック層（9)と、前 記メサ型に形成された各層の両側で一面が前記 p型の第 2のクラッド層 (8)に接し且 つ他面が前記第 1の電流ブロック層（9)の他面に接して形成された n型 InPからなる 第 2の電流ブロック層（10)とを含む電流ブロック層（5)を形成する段階と、
前記メサストライプ部（3)の上面と前記電流ブロック部（5)の上面とを共通に覆う、 p 型の第 3のクラッド層（11)を形成する段階と、
前記 P型の第 3のクラッド層（11)の上側に p型のコンタクト層（12)を形成する段階と 前記 p型のコンタクト層（12)の上面に第 1の電極（13)を取り付ける段階と、 前記半導体基板 (2)の下側に第 2の電極（14)を取り付ける段階と、
前記光半導体素子（1)としてへき開により切り出された光半導体素子（1)の前記窓 領域 (4a, 4b)を備えた素子端面（la, lb)に無反射膜（15a, 15b)を形成する段階 とをさらに具備することを特徴とする第 14の態様に従う光半導体素子の製造方法が 提供される。
[0058] 前記目的を達成するために、本発明の第 17の態様によると、
前記活性層 (7)と前記 n型の第 1のクラッド層 (6)との間に InGaAsP力もなる第 1の SCH (Separate Confinement Heterostructure :光閉込構造）層（16)を形成 する段階と、
前記活性層 (7)と前記 p型の第 2のクラッド層 (8)との間に InGaAsP力もなる第 2の SCH層（ 17)を形成する段階とをさらに具備し、
前記第 1の SCH層（16)および第 2の SCH層（17)を構成する各層の屈折率が前 記 n型の第 1のクラッド層（6)の屈折率よりも高く設定されていることを特徴とする第 14 の態様に従う光半導体素子の製造方法が提供される。
[0059] 前記目的を達成するために、本発明の第 18の態様によれば、 前記活性層 (7)は、複数層の井戸層と、該複数層の井戸層における各井戸層の両 側に位置する複数層の障壁層とを含む複数層の MQW(Multi Quantum Well: 多重量子井戸)構造を含むことを特徴とする第 14の態様に従う光半導体素子の製造 方法が提供される。
[0060] 前記目的を達成するために、本発明の第 19の態様によれば、
前記第 1の SCH層（16)は、複数の層からなる多層構造を含み、
前記第 2の SCH層（17)は、複数の層からなる多層構造を含むことを特徴とする第 18の態様に従う光半導体素子の製造方法が提供される。
[0061] 前記目的を達成するために、本発明の第 20の態様によれば、
前記活性層 (7)における前記複数の障壁層、前記第 1の SCH層（16)における前 記複数の層、前記第 2の SCH層（17)における前記複数の層の各層の屈折率の大 小関係は、前記活性層 (7)における前記複数の障壁層の屈折率が最も高ぐ前記 n 型の第 1のクラッド層 (6)の屈折率 naが前記 p型の第 2のクラッド層（8)の屈折率 nbよ り高い関係を含めて、前記活性層（7)から遠ざ力る程小さくなるように設定されている ことを特徴とする第 19の態様に従う光半導体素子の製造方法が提供される。
[0062] 前記目的を達成するために、本発明の第 21の態様によれば、
前記 n型の第 1のクラッド層 (6)、前記第 1の SCH層（16)、前記活性層 (7)、前記 第 2の SCH層（17)および前記 p型の第 2のクラッド層 (8)の各層の一部をメサストライ プ部（3)としてメサ型に形成する段階と、
前記メサストライプ部（3)の両側で前記半導体基板 (2)および前記 n型の第 1のクラ ッド層（6)に一面が接して形成された p型 InPからなる第 1の電流ブロック層（9)と、前 記メサ型に形成された各層の両側で一面が前記 p型の第 2のクラッド層 (8)に接し且 つ他面が前記第 1の電流ブロック層（9)の他面に接して形成された n型 InPからなる 第 2の電流ブロック層（10)とを含む電流ブロック層（5)を形成する段階と、
前記メサストライプ部（3)の上面と前記電流ブロック部（5)上面とを共通に覆う、 p型 の第 3のクラッド層（11)を形成する段階と、
前記 P型の第 3のクラッド層（11)の上側に p型のコンタクト層（12)を形成する段階と 前記 p型のコンタクト層（12)の上面に第 1の電極（13)を取り付ける段階と、 前記半導体基板 (2)の下側に第 2の電極（14)を取り付ける段階と、
前記光半導体素子（1)としてへき開により切り出された光半導体素子（1)の前記窓 領域 (4a, 4b)を備えた素子端面（la, lb)に無反射膜（15a, 15b)を形成する段階 とをさらに具備することを特徴とする第 20の態様に従う光半導体素子の製造方法が 提供される。
[0063] 前記目的を達成するために、本発明の第 22の態様によると、
前記メサストライプ部（3)を形成する段階が、
前記 P型の第 2のクラッド層 (8)の上面にキャップ層（32)と、所定の長さ Sと所定の
し
幅 S を有するマスク（33a)とを順次に形成する段階と、
W
前記 n型の第 1のクラッド層 (6)と前記活性層 (7)と前記 p型の第 2のクラッド層（8)と 前記キャップ層 (32)とを 1回のエッチングによって、前記半導体基板（2)上に長尺方 向に沿って、所定の長さ Lを有し、両端面（3a, 3b)のうち少なくとも一方の端面が長 a
尺方向（レーザ光の出射方向）に対して傾斜すると共に、この長尺方向に直交する方 向に対して傾斜するメサストライプ部（3)を形成する段階とを具備し、
前記メサストライプ部（3)の両端面（3a, 3b)のうち少なくとも一方の端面が前記活 性層 (7)で生起される光（21)の出力方向である長尺方向に対して所定の角度 βで 傾斜していると共に、この長尺方向に直交する方向とに対して所定の角度 Θで傾斜 している鋭角に形成されていることを特徴とする第 16の態様に従う光半導体素子の 製造方法が提供される。
[0064] 前記目的を達成するために、本発明の第 23の態様によると、
前記メサストライプ部（3)を形成する段階が、
前記 Ρ型の第 2のクラッド層 (8)の上面にキャップ層（32)と、所定の長さ Sと所定の
し
幅 S を有するマスク（33a)とを順次に形成する段階と、
W
前記 n型の第 1のクラッド層 (6)と、前記第 1の SCH層（16)と、前記活性層 (7)と、 第 2の SCH層（17)と、前記 p型の第 2のクラッド層 (8)と前記キャップ層 (32)とを 1回 のエッチングによって、前記半導体基板（2)上に長尺方向に沿って、所定の長さ L a を有し、端面（3a, 3b)が長尺方向（レーザ光の出射方向）に対して傾斜すると共に、 この長尺方向に直交する方向に対して傾斜するメサストライプ部 （3)を形成する段 階とを具備し、
前記メサストライプ部（3)の両端面（3a, 3b)のうち少なくとも一方の端面が前記活 性層 (7)で生起される光（21)の出力方向である長尺方向に対して所定の角度 βで 傾斜していると共に、この長尺方向に直交する方向とに対して所定の角度 Θで傾斜 している鋭角に形成されていることを特徴とする第 21の態様に従う光半導体素子の 製造方法が提供される。
[0065] 前記目的を達成するために、本発明の第 24の態様によると、
前記メサストライプ部（3)を形成する段階が、
前記メサストライプ部（3)をその長尺方向にお!、て所定角度傾斜した配置構造に 形成する段階を具備していることを特徴とする第 16または第 21の態様に従う光半導 体素子の製造方法が提供される。
[0066] 前記目的を達成するために、本発明の第 25の態様によると、
前記窓領域 (4a, 4b)を形成する段階が、
前記活性層 (7)の両光出射端面のうちの一方の光出射端面に光ファイバと結合す る所定の領域長を有する窓領域 (4a)を形成する段階と、
前記活性層（7)の両光出射端面のうちの他方の光出射端面に前記窓領域 (4a)の 領域長より長!ヽ領域長を有する光ファイバと結合しな!、窓領域 (4b)を形成する段階 とを具備し、
前記メサストライプ部（3)の長尺方向が出力端面である前記無反射膜（15a)の表 面と直角をなして形成されていることにより、スーパールミネッセントダイオードとして 適用されることを特徴とする第 16または第 21の態様に従う光半導体素子の製造方 法が提供される。
[0067] 前記目的を達成するために、本発明の第 26の態様によると、
前記窓領域 (4a, 4b)を形成する段階が、
前記活性層 (7)の両光出射端面のうちの一方の光出射端面に光ファイバと結合す る所定の領域長を有する窓領域 (4a)を形成する段階と、
前記活性層（7)の両光出射端面のうちの他方の光出射端面に前記窓領域 (4a)の 領域長より長!ヽ領域長を有する光ファイバと結合しな!、窓領域 (4b)を形成する段階 とを具備し、
前記メサストライプ部（3)の長尺方向が、部分的にまたは全体的に、出力端面であ る前記無反射膜（15a)の表面に対して出力光が直角でない角度を持つように、所定 角度傾斜して形成されて 、ることにより、スーパールミネッセントダイオードとして適用 されることを特徴とする第 16または第 21の態様に従う光半導体素子の製造方法が提 供される。
[0068] 前記目的を達成するために、本発明の第 27の態様によると、
前記窓領域 (4a, 4b)を、前記活性層（7)の両光出射端面のうち少なくとも一方の 光出射端面のみに窓領域 (4a)として形成する段階と、
前記メサストライプ部（3)の一方の端面（3a)を、前記光半導体素子（1)の対向する 端面（la)より前記窓領域 (4a)分だけ内側に位置し、かつ前記活性層（7)で生起さ れる光（21)の出力方向に所定の角度 で傾斜して形成する段階と、
前記メサストライプ部（3)の他方の端面（3d)を、窓領域は形成されていなくて、前 記光半導体素子（1)の対向する端面（lb)に露出されて 、ると共に、前記光半導体 素子（1)の長尺方向に対して垂直に形成する段階とを具備していることを特徴とする 第 16または第 21の態様に従う光半導体素子の製造方法が提供される。
[0069] 前記目的を達成するために、本発明の第 28の態様によると、
前記半導体基板 (2)、前記 n型の第 1のクラッド層 (6)、前記活性層 (7)、前記 p型 の第 2のクラッド層 (8)は、それぞれ、長尺方向において製造すべき光半導体素子（1 )の 2倍の長さを有し、前記窓領域 (4a, 4b)は前記活性層（7)の両光出射端面にそ れぞれ形成され、
前記 P型の第 2のクラッド層 (8)の上面に前記製造すべき光半導体素子（1)の 2倍 の長さを有するキャップ層 (32)と、前記製造すべき光半導体素子（1)の 2倍の長さよ り短い長さ 2Sと所定の幅 S とを有するマスク（33a)とを順次に形成する段階と、
L W
前記 n型の第 1のクラッド層 (6)と前記活性層 (7)と前記 p型の第 2のクラッド層（8)と 前記キャップ層 (32)とを 1回のエッチングによって、前記半導体基板（2)上に長尺方 向に沿って前記製造すべき光半導体素子（1)の 2倍の長さに対応する長さを有し、 前記両端面が長尺方向に対して所定の傾斜角 ι8で傾斜すると共に、この長尺方向 に直交する方向に対して所定の傾斜角 Θで傾斜するメサストライプ部（3)を形成する ことにより、前記製造すべき光半導体素子（1)の 2倍の長さを有する光半導体素子（1 Α)を形成する段階と、
前記製造すべき光半導体素子（1)の 2倍の長さを有する光半導体素子（1A)のメ サストライプ部（3)を長尺方向の中央部分でへき開手法を用いて 2分割することにより 、前記製造すべき光半導体素子（1)を切り出す段階とをさらに具備することを特徴と する第 14の態様に従う光半導体素子の製造方法が提供される。
図面の簡単な説明
[図 1]図 1は、本発明に係る半導体素子の概略構成を示す透視図である。
[図 2Α]図 2Αは、図 1の光半導体素子の概略構成を示す上面図である。
[図 2Β]図 2Βは、図 1の光半導体素子の概略構成を示す正面図である。
[図 2C]図 2Cは、図 1の光半導体素子の概略構成を示す側面図である。
[図 2D]図 2Dは、図 1におけるメサストライプ部の変形例を示す上面図である。
[図 3]図 3は、図 1の光半導体素子における中央部分を III III線で切断した場合の断 面図である。
[図 4]図 4は、図 1の光半導体素子における端部領域を IV— IV線で切断した場合の断 面図である。
[図 5Α]図 5Αは、従来の半導体発光素子の波長特性を示す図である。
[図 5Β]図 5Βは、本発明に係る光半導体素子の波長特性を示す図である。
[図 6Α]図 6Αは、本発明に係る光半導体素子の光の分布特性を示す図である。
[図 6Β]図 6Βは、本発明に係る光半導体素子の窓構造部分の部分拡大断面図であ る。
[図 7Α]図 7Αは、本発明に係る光半導体素子の他の形態の概略構成を示す上面図 である。
[図 7Β]図 7Βは、本発明に係る光半導体素子の他の形態の概略構成を示す正面図 である。
[図 7C]図 7Cは、本発明に係る光半導体素子の他の形態の概略構成を示す左側面 図である。
[図 7D]図 7Dは、本発明に係る光半導体素子の他の形態の概略構成を示す右側面 図である。
[図 7E]図 7Eは、図 7Aの光半導体素子を用いた波長可変光源装置の概略図である 圆 8A]図 8Aは、本発明に係る光半導体素子の製造方法を示す製造工程図である。 圆 8B]図 8Bは、本発明に係る光半導体素子の製造方法を示す製造工程図である。 圆 8C]図 8Cは、本発明に係る光半導体素子の製造方法を示す製造工程図である。
[図 8D]図 8Dは、本発明に係る光半導体素子の製造方法の変形例を示す製造工程 図である。
圆 9A]図 9Aは、本発明に係る光半導体素子の製造方法を示す製造工程図である。 圆 9B]図 9Bは、本発明に係る光半導体素子の製造方法を示す製造工程図である。 圆 9C]図 9Cは、本発明に係る光半導体素子の製造方法を示す製造工程図である。
[図 9D]図 9Dは、本発明に係る光半導体素子の製造方法の変形例を示す製造工程 図である。
圆 10A]図 10Aは、本発明に係る光半導体素子の製造方法を示す製造工程図であ る。
圆 10B]図 10Bは、本発明に係る光半導体素子の製造方法を示す製造工程図であ る。
圆 10C]図 10Cは、本発明に係る光半導体素子の製造方法を示す製造工程図であ る。
圆 10D]図 10Dは、本発明に係る光半導体素子の製造方法を示す製造工程図であ る。
圆 11]図 11は、本発明に係る光半導体素子のメサストライプ部の他の構成を示す断 面図である。
圆 12A]図 12Aは、本発明に係る光半導体素子の変形例を示す上面図である。 圆 12B]図 12Bは、本発明に係る光半導体素子の変形例を示す上面図である。 圆 12C]図 12Cは、本発明に係る光半導体素子の変形例を示す上面図である。 [図 13]図 13は、特許文献 1に開示される従来の半導体光増幅器の概略斜視図であ る。
[図 14]図 14は、図 13の半導体光増幅器の窓構造部分の部分拡大断面図である。
[図 15]図 15は、特許文献 1に開示される従来の別の半導体光増幅器の概略斜視図 である。
発明を実施するための最良の形態
[0071] 以下、本発明を実施するための最良の形態が、実施例 1乃至実施例 5を通して説 明される。
実施例 1
[0072] まず、本発明の実施例 1に係る光半導体素子が、図 1乃至図 6Bを参照しながら説 明される。
[0073] 図 1は、本発明の実施例 1に係る光半導体素子の構成を模式的に示す透視図であ る。
[0074] 図 2A乃至図 2Cは、それぞれ、図 1の光半導体素子の概略構成を示す上面図、正 面図、および側面図である。
[0075] 図 2Dは、図 1の光半導体素子における要部の構成としてメサストライプ部の変形例 を示す上面図である。
[0076] 図 3は、図 1の光半導体素子における中央部分を III III線で切断した場合の断面 図である。
[0077] 図 4は、図 1の光半導体素子における端部領域を IV— IV線で切断した場合の断面 図である。
[0078] 図 5Aは、従来の半導体発光素子の波長特性を示す図である。
[0079] 図 5Bは、本発明に係る光半導体素子の波長特性を示す図である。
[0080] 図 6Aは、本発明に係る光半導体素子の光の分布特性を示す図である。
[0081] 図 6Bは、本発明に係る光半導体素子の窓構造部分の部分拡大断面図である。
[0082] 本発明に係る半導体素子の基本的な構成は、図 1乃至図 4、図 6Aおよび図 6Bに 示されているように、 InPからなる半導体基板 2と、前記半導体基板 2の上方に、該半 導体基板 2の上面 2a平行に形成される活性層 7と、前記活性層 7の下側に形成され る InGaAsP力 なる n型の第 1のクラッド層 6と、前記活性層 7の両光出射端面のうち 少なくとも一方の光出射端面に、該光出射端面から素子端面 la, lbの間に形成され る窓領域 4a, 4bとを具備し、前記活性層 7で生起される光の分布を前記 n型の第 1の クラッド層 6側に偏らせるように、前記 n型の第 1のクラッド層 6の屈折率を na、前記 p 型の第 2のクラッド層 8の屈折率を nbとしたとき、前記 n型の第 1のクラッド層 6の屈折 率 naが前記 p型の第 2のクラッド層 8の屈折率 nbより高い na>nbなる関係に設定さ れて 、ることを特徴として！/、る。
[0083] そして、本発明に係る半導体素子の具体的な構成は、実施例 1に係る半導体素子 の概略構成として図 1乃至図 4に示されている。
[0084] 本実施例 1の光半導体素子 1は、活性層が端面近傍で途切れる窓構造が一端側 のみ、または両端側に形成されており、半導体光増幅器、波長可変光源装置、スー ノ ールミネッセントダイオード（Super Luminescent Diode、以下 SLDと記す）な どに用いられる。
[0085] この実施例 1に係る光半導体素子 1は、図 1や図 2A乃至図 2Dに示すように、ほぼ 直方体形状を有しており、 n型の不純物がドープされた n型の InP基板 2が下部に形 成されている。
[0086] この n型の InP基板 2の上面 2aにおける光半導体素子 1の長尺方向に沿って台形 断面形状を有するメサストライプ部 3が〈011〉方向に沿って形成されて 、る。
[0087] このメサストライプ部 3の長尺方向の端面 3a, 3bと光半導体素子 1の長尺方向の端 面 la, lbとの間に、それぞれ、所定の長さ Lを有する窓領域 4a, 4bが形成されてい
C
る。
[0088] さらに、メサストライプ部 3の端面 3a, 3bは、後述するように、〈011〉方向、すなわち 長尺方向に対して所定の傾斜角 j8で傾斜されていると共に、この長尺方向に直交す る方向（〈100〉方向）に対して所定の傾斜角 Θで傾斜されている。
[0089] したがって、結果として、メサストライプ部 3の端面 3a, 3bは、図 1に示すように、鋭 角に形成されている。
[0090] 図 3は、図 1に示す光半導体素子 1における中央部分を、長尺方向と直交する III III線で切断した場合の断面図である。 [0091] (100)結晶面を上面とする n型の不純物がドープされた n型の InP基板 2の上面 2a の中央部に台形形状を有するメサストライプ部 3が〈011〉方向に沿って形成されて 、 る。
[0092] n型の InP基板 2の上面 2aにおけるメサストライプ部 3の外側には、電流ブロック部 5 が形成されている。
[0093] メサストライプ部 3においては、 n型の InP基板 2に接して n型不純物の濃度が 1. 0
X 1018cm— 3である n型の第 1のクラッド層 6が形成されている。
[0094] この n型の第 1のクラッド層 6は、屈折率の高い 4元材料（In, Ga, As, P)で構成さ れ、その屈折率が後述する p型の第 2のクラッド層 8の屈折率に比べて高くなつている
[0095] n型の第 1のクラッド層 6の上側には活性層 7が形成されている。
[0096] この活性層 7は、ノンドープの InGaAsP又はノンドープの InGaAsP又はこれらの組 合せからなる多重量子井戸構造からなる。
[0097] そして、活性層 7の上側には、 p型不純物の濃度が 5乃至 7 X 1017cm— 3である p型 の第 2のクラッド層 8が形成されている。
[0098] メサストライプ部 3の電流ブロック部 5に接する側面 3cの傾斜角は、（l l l) B結晶面 が露出する 54. 7° の角度 0に対して微少角度 Δ 0だけ離れた角度に設定されて いる。
[0099] 本実施例 1においては、この微少角度 Δ 0が ± (1° 乃至 5° )に設定されているこ とにより、メサストライプ部 3の電流ブロック部 5に接する側面 3cの傾斜角は 49. 3° 乃至 53. 7° または 55. 7乃至 59. 7に設定されている。
[0100] また、 n型の InP基板 2の上面 2aの電流ブロック部 5に接する上面は（100)結晶面 が露出している。
[0101] メサストライプ部 3の両側に位置する電流ブロック部 5は、下側に位置する p型の InP で形成された P型の電流ブロック層 9と、上側に位置する n型の InPで形成された n型 の電流ブロック層 10とで構成されて 、る。
[0102] そして、下側に位置する p型の電流ブロック層 9の先端 9aはメサストライプ部 3の上 面より上方に位置する。 [0103] p型の電流ブロック層 9は、 p型の不純物として Zn又は Cdが含まれている。
[0104] また、上側に位置する n型電流ブロック層 10は、 n型の不純物として Siが含まれて いる。
[0105] そして、 n型の電流ブロック層 10の n型不純物の濃度は、 2 X 1018cm— 3である。
[0106] メサストライプ部 3の上面と電流ブロック部 5との上面に、これらの上面を共通に覆う
、 p型不純物の濃度が 1. 0 X 1018cm— 3である p型の第 3のクラッド層 11が形成されて いる。
[0107] この p型の第 3のクラッド層 11の上側に、 InGaAsPからなる p型のコンタクト層 12が 形成されている。
[0108] この p型のコンタクト層 12の上面には電極（p電極） 13が取り付けられている。
[0109] さらに、 n型の InP基板 2の下側にも電極 (n電極） 14が取り付けられている。
[0110] メサストライプ部 3の長尺方向と傾斜する端面 3a, 3bには、長尺なメサストライプ部 3 を斜め方向に切断した場合に対応する n型の第 1のクラッド層 6、活性層 7、 p型の第
2のクラッド層 8が露出している。
[0111] 図 4は、図 1に示す光半導体素子 1における長尺方向の一方の窓領域 4bを、長尺 方向と直交する IV— IV線で切断した場合の断面図である。
[0112] この窓領域 4bには、図 1に示すように、メサストライプ部 3及びその端面 3a, 3bは存 在しない。
[0113] 図 4に示すように、 n型の InP基板 2の上面 2aの全面に亘つて、電流ブロック部 5が 形成されている。
[0114] 電流ブロック部 5は、下側に位置する p型の InPで形成された p型の電流ブロック層 9と、上側に位置する n型の InPで形成された n型の電流ブロック層 10とで構成されて いる。
[0115] この電流ブロック部 5における n型電流ブロック層 10の上面の全面に亘つて、これら の上面を覆う p型の第 3のクラッド層 11が形成されて!、る。
[0116] この p型の第 3のクラッド層 11の上側には、 p型のコンタクト層 12が形成されている。
[0117] この p型のコンタクト層 12の上面には電極（p電極） 13が取り付けられている。
[0118] さらに、 n型の InP基板 2の下側にも電極 (n電極） 14が取り付けられている。 [0119] そして、へき開により素子に切り出した後に、端面 la, lbには無反射膜 15a, 15b が形成される（図 1、図 2A乃至図 2E参照)。
[0120] なお、この図 4に示す図 1の IV— IV線で切断した場合の断面形状は、図 1、図 2A乃 至図 2Dに示す光半導体素子 1の端面 la, lbの形状と等しい。
[0121] したがって、光半導体素子 1の長尺方向の端面 la, lbには、電流ブロック部 5が露 出しているが、メサストライプ部 3の端面 3a, 3bでは露出していない。
[0122] その結果、メサストライプ部 3の端面 3a, 3bと光半導体素子 1の長尺方向の端面 la
, lbとの間には、 p型電流ブロック層 9と n型電流ブロック層 10とで構成された電流ブ ロック層 5が存在する。
[0123] なお、メサストライプ部 3における、台形形状の一辺を構成する側面 3cの傾斜角 Θ
(図 2Cおよび図 3参照）、および端面 3a, 3bの長尺方向に対する傾斜角 β (図 2Β 参照）は、このメサストライプ部 3のエッチング処理にて形成する場合のエッチング条 件によって定まる。
[0124] このように構成された光半導体素子 1に対して、両側の電極 13, 14から直流の駆 動電流が印加されると、メサストライプ部 3の活性層 7に電流が流れることによってレ 一ザ光が生起される。
[0125] この活性層 7で生起されるレーザ光は、図 1、図 2Α乃至図 2Dにおける矢印で示す 長尺方向にレーザ光 21として出力される。
[0126] この活性層 7から出力されたレーザ光 21は、メサストライプ部 3の端面 3a, 3bから、 この端面 3a, 3bの長尺方向の外側に位置する電流ブロック層 5を介して、光半導体 素子 1の端面 la, lbから外部へ出力される。
[0127] このように構成された光半導体素子 1においては、メサストライプ部 3におけるレー ザ光 21が出力される端面 3a, 3bは、光半導体素子 1の長尺方向の端面 la, lbより 窓領域 4a, 4b分だけ内側に位置している。
[0128] さらに、メサストライプ部 3の端面 3a, 3bは、前述したように、レーザ光 21の出力方 向である長尺方向（〈011〉方向）に対して所定の傾斜角 |8と、この長尺方向に直交 する方向（〈100〉方向）に対して所定の傾斜角 Θとで傾斜されている。
[0129] メサストライプ部 3の活性層 7から出射されたレーザ光 21は、レーザ光 21の出力方 向に対して角度 j8だけ傾斜した端面 3a, 3bでその一部が反射される力 この反射さ れたレーザ光 21はもと来た経路へ帰ることはない。
[0130] その結果、共振波長がメサストライプ部 3の両端面 3a, 3b間の長さで定まる光共振 器は形成されず、光パワーの波長特性 Ρ ( λ )における窓領域 4a, 4bの寸法で定まる 波長ピッチでの変動がほぼ解消される。
[0131] よって、この光半導体素子 1の端面 la (lb)から出力されるレーザ光 21の光パワー の波長特性 Ρ ( λ )に、光共振器の存在に起因する特定波長に大きなピークが生じた り、特定波長間隔で、パワー値が大きく変動する現象が生じることはない。
[0132] その結果、この光半導体素子 1によると、広帯域の波長範囲内において大きな変動 のな 、優れた光パワーの波長特性 Ρ ( λ )が得られる。
[0133] 図 5Αは、窓構造を有する従来の光半導体素子で実測された光パワーの波長特性
Ρ ( λ )を示している。
[0134] 図 5Βは、図 1に示す本発明の実施例 1に係る光半導体素子 1で実測された光パヮ 一の波長特性 Ρ ( λ )を示して！/、る。
[0135] 図 5Αに示される従来の光半導体素子の波長特性 Ρ ( λ )においては、波長特性に 大きな振動が重畳されて 、る。
[0136] これに対し、図 5Βに示される本発明の実施例 1に係る光半導体素子 1の波長特性
Ρ ( λ )においては、波長特性波形に、図 5Αに示されているような振動の重畳は生 じていない。
[0137] また、本発明の実施例 1に係る光半導体素子 1では、 η型クラッド層 6が ρ型クラッド 層 8に比べて屈折率の高!、InGaAsPで構成されて!、るので、図 6Aに示して!/、るよう に、活性層 7で生起されるレーザ光の電界強度分布が、両クラッド層 6, 8を同一屈折 率にしたときの対称な特性 に対して、特性 aのように n型クラッド層 6側に偏って分 布されている。
[0138] これにより、 p型クラッド層 8における価電子帯間吸収による光損失の増加を抑える ことができるため、光半導体素子 1としての利得や光出力などの特性の向上を図るこ とがでさる。
[0139] また、上述のように、 n型の第 1のクラッド層 6の屈折率を na、 p型の第 2のクラッド層 8の屈折率を nbとしたとき、 n型の第 1のクラッド層 6の屈折率 naが前記 p型の第 2のク ラッド層 8の屈折率 nbより高い na > nbなる関係に設定して前記活性層 7で生起され る光の電界強度分布を前記 n型の第 1のクラッド層 6側に偏らせている。
[0140] これにより、図 6Bに示しているように、活性層 7で生起される直接光 21が図示太線 で示される前記窓領域 4a, 4bの範囲内のみを指向して外部に照射されることにより、 図示破線のように前記窓領域 4a, 4bを越えて上方には散乱や、回折を生じないよう にして不所望な反射光の発生を抑制し、前記窓領域 4a, 4bにおける反射光と直接 光との干渉の影響を抑制することができる。
[0141] この場合、反射光が前記活性層 7の端面に到達することを抑制するために、窓領域 4a, 4bの所定の長さ Lとして、実質的に、反射光の部分のビームスポットサイズを拡
C
げることを可能とする長さに設定することにより、定窓領域 4a, 4bにおける反射光と直 接光との干渉の影響を 2次的に抑制することができる。
[0142] さらに、特許文献 1に開示されるものと比較して、本発明の実施例 1に係る光半導体 素子 1では、活性層 7で生起される光の分布が n型クラッド層 6側に偏っているので、 p 型のクラッド層 8の層厚を薄くすることができるため、この p型のクラッド層 8の形成時 間も短縮することができ、光半導体素子 1全体としての製造コストの低減を図ることが できる。
[0143] なお、不所望な反射光の発生をさらに抑制するために、図 2Dに示すように、メサス トライプ部 3を長尺方向にぉ ヽて所定角度傾斜した配置構造としてもよ!ヽ。
[0144] 本構造とすることにより、メサストライプ部 3の端面 3a, 3bで反射されるレーザ光 21 は、長尺方向において所定角度傾斜していない場合の配置構造よりもさらにもと来た 経路へ帰ることが抑制されることにより、不所望な反射光の発生をさらに抑制すること ができるので、等価的に端面反射率をより低下させることができる。
実施例 2
[0145] 次に、本発明の実施例 2に係る光半導体素子が、図 7A乃至図 7Eを参照して説明 される。
[0146] 図 7A乃至図 7Dは、それぞれ、本発明に係る光半導体素子の他の形態の概略構 成を示す上面図、正面図、左側面図、および右側面図である。 [0147] 図 7Eは、図 7Aの光半導体素子を用いた波長可変光源装置の概略図である。
[0148] なお、図 7A乃至図 7Eにおいて、上述した実施例 1の図 1乃至図 4に示した光半導 体素子 1と同一部分には、同一符号を付し、重複する部分の詳細説明が以下の説明 では省略される。
[0149] 図 7A乃至図 7Dに示される実施例 2の光半導体素子 1においては、この光半導体 素子 1内に形成されたメサストライプ部 3の一方（図示では左側）の端面 3aは、光半導 体素子 1の端面 laより窓領域 4a分だけ内側に位置し、かつレーザ光 21の出力方向 に所定の角度 βで傾斜されている。
[0150] これに対し、メサストライプ部 3の他方（図示では右側）においては、窓領域 4bは形 成されていなくて、端面 3dは光半導体素子 1の右側の端面 lbに露出している。
[0151] したがって、メサストライプ部 3の他方（図示では右側）の端面 3dは、光半導体素子 1の長尺方向に対して垂直である。
[0152] このように構成された光半導体素子 1においては、メサストライプ部 3の両側に位置 する一対の端面 3a, 3dのうちの一方の端面 3aが、レーザ光 21の出力方向に対して 傾斜しているので、メサストライプ部 3内に光共振器が形成されることはない。
[0153] さらに、図 7Eに示すように、光半導体素子 1を用いた波長可変光源装置において は、光半導体素子 1の長尺方向の一方端面 la (lb)から出射された光を回折格子 31 等の波長選択手段を用いて帰還することで所望のレーザ光 21を抽出する。
[0154] なお、図 7Eでは、リトロー配置の例を示した力 リトマン配置などその他の実施例も 可能である。
実施例 3
[0155] 次に、実施例 3として、図 1乃至図 4に示す実施例 1の光半導体素子 1の製造方法
1S 図 8A乃至図 10Dを用いて説明される。
[0156] 図 8A乃至図 10Dは、それぞれ、本発明に係る光半導体素子の製造方法およびそ の一部の変形例を示す製造工程図である。
[0157] 図 8Aに示すように、（100)結晶面を上面とする長方形に形成されると共に、 n型の 不純物がドープされた n型 InP基板 2の上面 2aには、有機金属気相成長（MOVPE) 法を用いて、層厚が 0. 5 mで n型不純物の濃度が 1. O X 1018cm— 3である n型の第 1のクラッド層 6が形成される。
[0158] この n型の第 1のクラッド層 6の上面には、層厚が 0. 2 μ mでノンドープの InGaAsか らなる多重量子井戸構造の活性層 7が形成される。
[0159] この活性層 7の上側には、層厚が 0. 45 μ mで ρ型不純物の濃度が 5乃至 7 Χ 1017 cm— 3である p型の第 2のクラッド層 8が形成される。
[0160] さらに、この p型の第 2のクラッド層 8の上側には、層厚が 0. 15 μ mで ρ型不純物の 濃度が 5乃至 7 X 1017cm— 3である ρ型の InGaAsPからなる ρ型のキャップ層 32が形 成される。
[0161] 次に、図 8Bに示すように、キャップ層 32の上側には、プラズマ CVD等を用いて、層 厚が 80nmの SiNxからなるマスク層 33が形成される。
[0162] さらに、図 8Cに示すように、キャップ層 32の上側に形成されたマスク層 33を、フォト リソグラフィ技術により、 n型の InP基板 2の長尺方向である〈011〉方向にストライプ状 にエッチングすることにより、次のエッチングに用いられるマスク 33aが形成される。
[0163] このエッチングに用いられるマスク 33aの幅 S は、形成しょうとする台形形状のメサ
W
ストライプ部 3における幅より若干広い幅に設定される。
[0164] さらに、エッチングに用いられるマスク 33aの長尺方向の長さ Sは、 n型の InP基板
L
2の長尺方向の長さ Lより短く設定される。
[0165] これにより、キャップ層 32の上側には、マスク 33aの両側に窓領域 4a, 4bを形成す るために長さ L の余白が設けられている。
C
[0166] 次に、エッチング液として、塩酸、過酸化水素水、水の混合液を使用し、上方からェ ツチングを実施して、図 9Aの斜視図、図 9Bの正面図、図 9Cの上面図に示すように、 台形形状を有する高さ h= 2. 4 /ζ πι、長尺方向の長さ Lのメサストライプ部 3が形成さ a
れる。
[0167] この場合、キャップ層 32のエッチング速度は他の部分に比較して速いので、キヤッ プ層 32の下側部分のエッチング速度も速くなる。
[0168] したがって、キャップ層 32のサイドエッチング量を調整することにより、メサストライプ 部 3の側面 3cを所望の傾斜角度 Θに設定することが可能となる。
[0169] 本実施例の光半導体素子 1の製造方法においては、キャップ層 32及びエッチング 条件を設定することによって、メサストライプ部 3の側面 3cの傾斜角は、（l l l) B結晶 面が露出する 54. 7° の角度 0に対して微少角度 Δ Θ = ± (1° — 5° )だけ離れた 角度（ Θ士 Δ 0 )に設定されている。
[0170] 次に、マスク 33aの長尺方向の端部 33bの下側に形成されるメサストライプ部 3の端 面 3aの形状を説明する。
[0171] 前述したように、マスク 33aの端部 33bの下側のキャップ層 32のエッチング速度は 他の部分に比較して速いので、マスク 33aの端部 33bにおける角（コーナ）部分は側 面、先端面の両方力 エッチングされるので、エッチング量が多くなる。
[0172] その結果、メサストライプ部 3の先端形状は、図 9A乃至 Cに示すように、キャップ層
32の近傍部分が最もエッチング量が多ぐ n型の InP基板 2の上面 2a近傍部分が最 もエッチング量が少なぐ偏平角錐形状となる。
[0173] したがって、メサストライプ部 3の端面 3aは、 n型の InP基板 2の上面 2aに対して垂 直でなくて、長尺方向に所定の角度 )8で傾斜されている（図 9B参照)。
[0174] 具体的には、メサストライプ部 3の端面 3aは、〈100〉方向に対して所定の角度 で 傾斜されていると共に、〈011〉方向に対して所定の角度 Θで傾斜されている。
[0175] なお、メサストライプ部 3の端面 3aの長尺方向に傾斜する傾斜角 β (図 9Β参照）は
、前述したメサストライプ部 3の側面 3cの傾斜角 Θと同様に、キャップ層 32及びエツ チング条件を所定の範囲内において任意に設定することによって、所定の範囲内に おいて任意に設定することが可能である。
[0176] 次に、図 10Aに示すように、メサストライプ部 3の周囲であるメサストライプ部 3の各 側面 3cと n型の InP基板 2の上面 2aに囲まれる部分、及びメサストライプ部 3の両端 の各端面 3a, 3bと n型の InP基板 2の上面 2aに囲まれる部分（窓領域 4a, 4b)、すな わち先にエッチングされた部分に、電流ブロック部 5が生成される。
[0177] なお、図 10Aは、メサストライプ部 3が形成されている位置での断面形状を示してい る。
[0178] 以上のような本発明に係る半導体素子の製造方法の基本的な構成は、図 8乃至図 10Aに示されているように、 InPからなる半導体基板 2を準備する段階と、前記半導 体基板 2の上方に、該半導体基板の上面 2aと平行に活性層 7を形成する段階と、前 記活性層 7の下側に InGaAsP力 なる n型の第 1のクラッド層 6を形成する段階と、前 記活性層 7の上側に InPからなる p型の第 2のクラッド層 8を形成する段階と、前記活 性層 7の両光出射端面のうち少なくとも一方の光出射端面に窓領域 4a, 4bを形成す る段階とを具備し、前記活性層 7で生起される光の電界強度分布を前記 n型の第 1の クラッド層 6側に偏らせるように、前記 n型の第 1のクラッド層 6の屈折率を na、前記 p 型の第 2のクラッド層 8の屈折率を nbとしたとき、前記 n型の第 1のクラッド層 6の屈折 率 naが前記 p型の第 2のクラッド層 8の屈折率 nbより高い na>nbなる関係に設定さ れて 、ることを特徴として！/、る。
[0179] 具体的には、層厚が 0. 7 μ mで Ζηを不純物とし、不純物の濃度が 1 X 1018cm— 3で ある p型の電流ブロック層 9が、前述した有機金属気相成長（MOVPE)法を用いて 形成される。
[0180] さらに、この p型の電流ブロック層 9の上側には、層厚が 1. 15 mで Siを不純物と し、不純物の濃度が 2 X 1018cm— 3である n型の電流ブロック層 10が、前述した有機 金属気相成長（MOVPE)法を用いて形成される。
[0181] そして、この p型の電流ブロック層 9と n型の電流ブロック部 10とにより、電流ブロック 部 5が構成される。
[0182] 次に、図 10Bに示すように、メサストライプ部 3における p型の第 2のクラッド層 8の上 側のキャップ層 32及びマスク 33を除去することにより、 p型の第 2のクラッド層 8の上 面が露出される。
[0183] 次に、図 10Cに示すように、メサストライプ部 3の上面、及びこのメサストライプ部 3の 両側面 3cと両端面 3a, 3bとの外側に位置する電流ブロック部 5の上面とに、これらの 各上面を共通に覆う、層厚が 3. 5 mで p型不純物の濃度が 1. 0 X 1018cm— 3である p型の第 3のクラッド層 11が形成される。
[0184] この第 3のクラッド層 11の上側には、層厚が 0. 3 μ mで InGaAsPからなる ρ型のコ ンタクト層 12が形成される。
[0185] 次に、図 10Dに示すように、 p型のコンタクト層 12の上面には第 1の電極（p電極） 1 3が取付けられると共に、さらに、 n型 InP基板 2の下側にも第 2の電極 (n電極） 14が 取付けられる。 [0186] 最後に、へき開により光半導体素子 1として切り出した後に、光半導体素子 1の端面 la, lbには、無反射膜 15a, 15bが形成される。
[0187] その結果、メサストライプ部 3の端面 3a, 3bが長尺方向の端面 la, lbに対して窓領 域 4a, 4b分だけ内側に位置し、かつ端面 3a, 3bが長尺方向に対して傾斜し、さらに 、長尺方向の中央部分において図 3に示す断面形状を有し、長尺方向の両端部分 において図 4に示すような断面形状を有する光半導体素子 1が製造される。
[0188] このような製造工程でなる光半導体素子 1の製造方法においては、図 8Cに示すよ うに、キャップ層 32の上面に、この長方形状を有する上面のうちの長尺方向の端部 領域を除く領域に矩形のマスク 33aを形成して、その後、 n型の第 1のクラッド層 6と活 性層 7と p型の第 2のクラッド層 8とキャップ層 32とをエッチングすることによって、 n型 の InP基板 2上に長尺方向に沿って、長さ Lを有し、端面 3a, 3bが長尺方向（レーザ
a
光の出射方向）に対して傾斜するメサストライプ部 3が形成される。
[0189] このように、本発明の窓構造を有する光半導体素子の製造方法によれば、長尺方 向の端面 3a, 3bが光半導体素子 1の内部に位置するメサストライプ部 3を 1回のエツ チング工程で形成して!/、るので、従来の窓構造を有する光半導体素子の製造方法 に比較して、製造工程を大幅に簡略ィ匕できる。
[0190] なお、図 7A乃至図 7Eに示す実施例 2の光半導体素子 1を製造する場合には、図
8Cにおけるマスク 33aの長さ Sの 2倍の長さ 2Sを有する矩形形状のマスク 33a' を
L L
用いて製造すべき光半導体素子 1の長さ Lの 2倍の長さ 2Lを有する光半導体素子 1
Aを製造し、へき開手法を用いて、この製造すべき光半導体素子 1の 2倍の長さ 2Lを 有する光半導体素子 1Aを 2分割してやればょ ヽ。
[0191] 具体的には、前記半導体基板 2、前記 n型の第 1のクラッド層 6、前記活性層 7、前 記 P型の第 2のクラッド層 8は、それぞれ、長尺方向において製造すべき光半導体素 子 1の 2倍の長さ 2Lを有して形成されて 、るものとする。
[0192] また、前記窓領域 4a, 4bは前記活性層 7の第 1の主面および第 2の主面とは異なる 両端面にそれぞれ形成されているものとする。
[0193] そして、図 8Dに示すように、前記 p型の第 2のクラッド層 8の上面に前記光半導体素 子 1の 2倍の長さ 2Lを有するキャップ層 32と、前記製造すべき光半導体素子 1の 2倍 の長さ 2Lより短い長さ 2Sと所定の幅 S を有するマスク 33a' とが順次に形成される
L W
[0194] 次に、図 9Dに示すように、前記 n型の第 1のクラッド層 6と前記活性層 7と前記 p型の 第 2のクラッド層 8と前記キャップ層 32とを 1回のエッチングによって、前記半導体基 板 2上に長尺方向に沿って前記製造すべき光半導体素子 1の 2倍の長さ 2Lに対応 する長さ 2Laを有し、前記両端面が長尺方向に対して所定の傾斜角 j8で傾斜すると 共に、この長尺方向に直交する方向に対して所定の傾斜角 Θで傾斜するメサストライ プ部 3が形成されることにより、前記製造すべき光半導体素子 1の 2倍の長さ 2Lを有 する光半導体素子 1Aが形成される。
[0195] 最後に、前記製造すべき光半導体素子 1の 2倍の長さを有する光半導体素子 1A のメサストライプ部 3を長尺方向の中央部分で D— D切断線により、へき開手法を用い て 2分割することにより、前記製造すべき光半導体素子 1、 1が切り出される。
実施例 4
[0196] 次に、実施例 4に係る光半導体素子 1が、図 11を用いて説明される。
[0197] 図 11は、本発明に係る光半導体素子のメサストライプ部の他の構成を示す断面図 である。
[0198] ところで、上述した実施例 1乃至実施例 3に係る光半導体素子 1では、メサストライ プ部 3が n型の第 1のクラッド層 6、活性層 7、および p型の第 2のクラッド層 8で構成さ れている。
[0199] これに対し、本実施例 4に係る光半導体素子 1では、図 11に示すように、 n型の第 1 のクラッド層 6、第 1の SCH (Separate Confinement Heterostructure :光閉込 構造)層 16、活性層 7、第 2の SCH層 17、および p型の第 2のクラッド層 8の順に積層 してメサストライプ部 3が構成されるようになされて ヽる。
[0200] この場合、各 SCH層 16, 17は、複数の層力 なる多層構造とし、 InGaAsPで形成 される。
[0201] また、活性層 7は、例えば、 4層の井戸層と、この井戸層の両側に位置する 5層の障 壁層とを積層した 4層の MQW(Multi Quantum Well:多重量子井戸）構造を採 用している。 [0202] そして、 n型の第 1のクラッド層 6は、 p側の第 2のクラッド層 8の屈折率に比べて高く 、かつ各 SCH層 16, 17を構成する各層の屈折率よりも低い InGaAsPによって構成 される。
[0203] そして、各 SCH層 16, 17を構成する複数の層の屈折率は、活性層 7から両クラッド 層 6, 8に向うに従って、徐々に低くなるように、すなわち、活性層（7)から遠ざ力る程 小さくなるように設定されて 、る。
[0204] この光半導体素子 1を製造する場合には、前述した製造方法において、メサストライ プ部 3の形成する際、 n型の第 1のクラッド層 6が形成された後、第 1の SCH層 16が 形成される。
[0205] そして、この第 1の SCH層 16の上に、 InGaAsPの井戸層と InGaAsPの障壁層と 力 Sを交互に成長され、井戸数 4の多重量子井戸構造の活性層 7が形成される。
[0206] 続いて、活性層 7の上に第 2の SCH層 17が形成された後、さらにこの第 2の SCH 層 17の上に p側の第 2のクラッド層 8が形成される。
[0207] その他の部分については、前述した手法と同様に形成される。
実施例 5
[0208] 次に、上記構成の光半導体素子 1を SLD (Super Luminescent Diode)として 適用される実施例 4に係る光半導体素子 1が、図 12A乃至図 12Cを用いて説明され る。
[0209] 図 12A乃至図 12Cは、それぞれ、本発明に係る光半導体素子の変形例を示す上 面図である。
[0210] 上記構成の光半導体素子 1を SLDとして適用する場合、 SLDは光源として使用さ れるので、 SLD力もの出力光が入射される光ファイバとの結合は片側のみで済む。
[0211] このため、この SLDとして適用される光半導体素子 1では、例えば、図 12Aに示す ように、光ファイバと結合しな 、側の窓領域の領域長が光ファイバと結合する側の窓 領域の領域長よりも長くなるようになされて 、る。
[0212] これにより、光半導体素子 1の端面反射率を下げることが可能となる。
[0213] また、図 12Aの構成よりもさらに端面反射率を抑制する構造としては、例えば、図 1
2B、図 12Cに示す構造を採用することができる。 [0214] なお、図 12A乃至図 12Cに示す光半導体素子 1では、実施例 1や実施例 4で説明 した層構造が基本構成として備えられており、以下の説明では、これらの実施例 1や 実施例 4と同一の構成要素には同一番号を付し、その説明が省略されている。
[0215] 図 12Aに示される光半導体素子 1では、メサストライプ部 3の長尺方向が出力端面 である無反射膜 15aの表面と直角をなして形成されて 、る。
[0216] これに対し、図 12Bや図 12Cの光半導体素子 1では、出力端面である無反射膜 15 aの表面（図 12Aの光軸 C Cに相当）に対して出力光が直角でない角度を持つよう にメサストライプ部 3が形成されて 、る。
[0217] すなわち、図 12Bの光半導体素子 1では、メサストライプ部 3の一部が傾斜したもの で、光ファイバと結合される窓領域の領域長が短い側寄りのメサストライプ部 3の中途 位置力 端面 3aにかけて徐々に傾斜し、端面 3a付近で無反射膜 15aの表面に対し て出力光が直角でな 、角度を持つように所定角度傾斜した構成となって 、る。
[0218] また、図 12Cの光半導体素子 1では、無反射膜 15aの表面に対して出力光が直角 でな 、角度を持つようにメサストライプ部 3全体が所定角度傾斜した構成となって 、る
[0219] なお、図 12Bや図 12Cの光半導体素子 1は、両側に窓領域を有する構成において
、出力端面である無反射膜 15aの表面に対して出力光が直角でない角度を持つよう にメサストライプ部 3の一部又は全体を傾斜させている。
[0220] しかるに、片側にのみ窓領域を有する光半導体素子の場合でも、上述した図 12B や図 12Cのストライプ部 3の構成を採用することができる。
[0221] このように、本実施例 5では、片側又は両側に窓領域を有する光半導体素子にお いて、出力端面 (無反射膜 15aの表面）に対して出力光が直角でない角度を持つよう にストライプ部 3の一部又は全体を傾斜して構成することにより、図 2Dの場合と同様 にして、等価的に端面反射率を抑制する効果を奏する。
[0222] なお、実施例 5において、図 12Bや図 12Cに示される光半導体素子 1では、出力端 面である無反射膜 15aの表面に対する出力光の傾斜角が大きいほど端面反射率を 下げることができる。
[0223] しかるに、傾斜角を大きくしすぎると光の取り出し角度も大きくなり、光ファイバとの 結合が困難となるため、図 12Aの光軸 C Cを 0° とした場合、実用的には傾斜角度 を 8° 前後に設定するのが好ましい。
[0224] 本発明の光半導体素子では、 n型の第 1クラッド層 6に屈折率の高い InGaAsPを用 いているため、活性層 7への光の閉じ込め係数が従来の光半導体素子より低くなる。
[0225] このため、シングルモードを維持する最大の活性層幅を広くすることができるという 禾 IJ点がある。
[0226] 一方、半導体光増幅器や SLDにおいて、活性層が発光端面に対し傾斜した構造 となった場合には、その端面反射率は活性層から発光されるビームスポットサイズの 大きさに対して指数関数的に減少することが知られて 、る。
[0227] したがって、本発明のように、片側又は両側に窓領域を有する光半導体素子 1とし ていることによって、実質的に、活性層 7から発光されるビームスポットサイズを大きく した構造においては、活性層ストライプを端面に対して傾斜させる効果は極めて大き い。
[0228] 例えば、活性層 7から発光されるビームスポットサイズが 1. 5 μ mから 2. 5 μ mに拡 大された場合、端面反射率は傾斜角が 6° の場合には約 1Z10に下がり、傾斜角が 8° の場合には約 1Z100にまで下がる。
[0229] また、実施例 1乃至実施例 5に係る光半導体素子 1においては、埋込み構造の光 半導体素子に基いて説明してきたが、リッジ構造の光半導体素子においても本発明 を適用できることは言うまでもない。
[0230] このように、本発明の光半導体素子 1では、メサストライプ部 3が、 n型のクラッド層（n 型の第 1のクラッド層 6)、活性層 7、 p型のクラッド層（p型の第 2のクラッド層 8)で構成 される場合、 p型のクラッド層 8に比べて屈折率の高い 4元材料 (In, Ga, As, P)で n 型のクラッド層 6が形成されている。
[0231] また、メサストライプ部 3が、 n型のクラッド層（n型の第 1のクラッド層 6)、第 1の SCH 層 16、活性層 7、第 2の SCH層 17、 p型のクラッド層（p型の第 2のクラッド層 8)で構 成される場合には、 p型のクラッド層 8の屈折率に比べて高ぐかつ各 SCH層を構成 する各層の屈折率よりも低い InGaAsPによって n型のクラッド層 6を形成している。
[0232] これにより、活性層 7で生起される光の電界強度分布を p型のクラッド層として p— In Pからなる p型の第 2のクラッド層 8側力も n型の第 1のクラッド層 6側にシフトさせること ができる。
[0233] その結果、 p側の半導体における価電子帯間吸収を抑えることができるので、利得 や光出力などの特性の向上が図れる。
[0234] 上述したように、特許文献 1に開示されて!、る従来の光半導体素子の窓領域では、 活性層からの光が回折するため、活性層力 発光されるビームスポットサイズに応じ て p型埋込層ゃクラッド層の層厚を厚くする必要がある。
[0235] これに対し、本発明の光半導体素子 1では、活性層 7で生起される光の電界強度 分布を n型の第 1のクラッド層 6側にシフトさせるていことにより、活性層 7で生起される 光が窓領域にぉ 、て不所望な散乱や回折を生じな 、ようにして不所望な反射光の 発生を抑制することができるので、従来の光半導体素子に比べてクラッド層の層厚を 薄くすることができる。
[0236] これにより、本発明の光半導体素子 1によれば、気相成長法によるクラッド層の形成 時間も従来より短縮することができるので、光半導体素子 1全体の製造時間を短縮で き、製造コストの低減を図ることができる。
[0237] この他にも、上記実施形態について、本発明の要旨を逸脱しない範囲で種々の変 形や適用が可能であることは言うまでもない。
[0238] したがって、以上詳述したように、本発明によれば、活性層が端面近傍で途切れる 窓領域における干渉の影響を簡易に抑制可能な光半導体素子を実現するために、 活性層で生起される光の電界強度分布を p型のクラッド層側カゝら n型のクラッド層側に シフトさせることにより、活性層で生起される光が窓領域において不所望な散乱や回 折を生じな 、ようにして不所望な反射光の発生を抑制し、従来のように p側のクラッド 層の層厚を厚くせず、長い製造時間を要したり製造コストが嵩むことなぐ電極からの 反射光による干渉の影響を効果的に抑制することができる光半導体素子およびその 製造方法を提供することが可能となる。

Claims

請求の範囲
[1] InPからなる半導体基板と、
前記半導体基板の上方に、該半導体基板の上面と平行に形成される活性層と、 前記活性層の下側に形成される InGaAsPカゝらなる n型の第 1のクラッド層と、 前記活性層の上側に形成される InPからなる p型の第 2のクラッド層と、 前記活性層の両光出射端面のうち少なくとも一方の光出射端面に、該光出射端面 カゝら素子端面の間に形成される窓領域とを具備し、
前記活性層で生起される光の電界強度分布を前記 n型の第 1のクラッド層側に偏ら せるように、前記 n型の第 1のクラッド層の屈折率を na、前記 p型の第 2のクラッド層の 屈折率を nbとしたとき、前記 n型の第 1のクラッド層の屈折率 naが前記 p型の第 2のク ラッド層の屈折率 nbより高い na>nbなる関係に設定されていることを特徴とする光半 導体素子。
[2] 前記窓領域の長さを、前記窓領域を備えた素子端面でのビームスポットサイズを拡 げることを可能とする長さに設定することを特徴とする請求項 1に記載の光半導体素 子。
[3] 前記 n型の第 1のクラッド層、前記活性層、および前記 p型の第 2のクラッド層の各層 の一部カ^サ型に形成されたメサストライプ部と、
前記メサストライプ部の両側で前記半導体基板および前記 n型の第 1のクラッド層に 一面が接して形成された p型 InPからなる第 1の電流ブロック層と、前記メサ型に形成 された各層の両側で一面が前記 P型の第 2のクラッド層に接し且つ他面が前記第 1の 電流ブロック層の他面に接して形成された n型 InP力 なる第 2の電流ブロック層とを 含む電流ブロック層と、
前記メサストライプ部の上面と前記電流ブロック部上面とを共通に覆う、 P型の第 3の クラッド層と、
前記 P型の第 3のクラッド層の上側に形成された p型のコンタクト層と、
前記 P型のコンタクト層の上面に取り付けられた第 1の電極と、
前記半導体基板の下側に取り付けられた第 2の電極と、
前記光半導体素子としてへき開により切り出された光半導体素子の前記窓領域を 備えた素子端面に形成された無反射膜とをさらに具備することを特徴とする請求項 1 に記載の光半導体素子。
[4] 前記活性層と前記 n型の第 1のクラッド層との間に形成される InGaAsPカゝらなる第 1 の SCH (Separate Confinement Heterostructure :光閉込構造)層と、 前記活性層と前記 p型の第 2のクラッド層との間に形成される InGaAsPカゝらなる第 2 の SCH層とをさらに具備し、
前記第 1の SCH層および前記第 2の SCH層の各屈折率が前記 n型の第 1のクラッ ド層の屈折率よりも高く設定されていることを特徴とする請求項 1に記載の光半導体 素子。
[5] 前記活性層は、複数層の井戸層と、該複数層の井戸層における各井戸層の両側 に位置する複数層の障壁層とを含む複数層の MQW(Multi Quantum Well:多 重量子井戸)構造を含むことを特徴とする請求項 4に記載の光半導体素子。
[6] 前記第 1の SCH層は、複数の層からなる多層構造を含み、
前記第 2の SCH層は、複数の層からなる多層構造を含むことを特徴とする請求項 5 に記載の光半導体素子。
[7] 前記活性層における前記複数の障壁層、前記第 1の SCH層における前記複数の 層、前記第 2の SCH層における前記複数の層の各層の屈折率の大小関係は、前記 活性層における前記複数の障壁層の屈折率が最も高ぐ前記 n型の第 1のクラッド層 の屈折率 naが前記 p型の第 2のクラッド層の屈折率 nbより高い関係を含めて、前記 活性層から遠ざ力る程小さくなるように設定されていることを特徴とする請求項 6に記 載の光半導体素子。
[8] 前記 n型の第 1のクラッド層、前記第 1の SCH層、前記活性層、前記第 2の SCH層 7および前記 p型の第 2のクラッド層の各層の一部カ^サ型に形成されたメサストライ プ部と、
前記メサストライプ部の両側で前記半導体基板および前記 n型の第 1のクラッド層に 一面が接して形成された p型 InPからなる第 1の電流ブロック層と、前記メサ型に形成 された各層の両側で一面が前記 P型の第 2のクラッド層に接し且つ他面が前記第 1の 電流ブロック層の他面に接して形成された n型 InP力 なる第 2の電流ブロック層とを 含む電流ブロック層と、
前記メサストライプ部の上面と前記電流ブロック部の上面とを共通に覆う、 P型の第 3 のクラッド層と、
前記 P型の第 3のクラッド層の上側に形成された p型のコンタクト層と、
前記 P型のコンタクト層の上面に取り付けられた第 1の電極と、
前記半導体基板の下側に取り付けられた第 2の電極と、
前記光半導体素子としてへき開により切り出された光半導体素子の前記窓領域を 備えた素子端面に形成された無反射膜とをさらに具備することを特徴とする請求項 7 に記載の光半導体素子。
[9] 前記メサストライプ部の両端面のうち少なくとも一方の端面が前記活性層で生起さ れる光の出力方向である長尺方向に対して所定の角度 j8で傾斜していると共に、こ の長尺方向に直交する方向とに対して所定の角度 Θで傾斜している鋭角に形成さ れていることを特徴とする請求項 3または 8に記載の光半導体素子。
[10] 前記メサストライプ部がその長尺方向において所定角度傾斜した配置構造となされ て 、ることを特徴とする請求項 3または 8に記載の光半導体素子。
[11] 前記窓領域は、前記活性層の両光出射端面に、一方が光ファイバと結合する窓領 域として形成されると共に、他方が光ファイバと結合しない窓領域として形成され、 前記光ファイバと結合しな 、窓領域の領域長を、前記光ファイバと結合する窓領域 の領域長よりも長くして形成されると共に、
前記メサストライプ部の長尺方向が出力端面である前記無反射膜の表面と直角を なして形成されていることにより、スーパールミネッセントダイオードとして適用されるこ とを特徴とする請求項 3または 8に記載の光半導体素子。
[12] 前記窓領域は、前記活性層の両光出射端面に、一方が光ファイバと結合する窓領 域として形成されると共に、他方が光ファイバと結合しない窓領域として形成され、 前記光ファイバと結合しな 、窓領域の領域長を、前記光ファイバと結合する窓領域 の領域長よりも長くして形成されると共に、
前記メサストライプ部の長尺方向が部分的にまたは全体的に、出力端面である前 記無反射膜の表面に対して出力光が直角でない角度を持つように、所定角度傾斜 して形成されて 、ることにより、スーパールミネッセントダイオードとして適用されること を特徴とする請求項 3または 8に記載の光半導体素子。
[13] 前記窓領域は、前記活性層の両光出射端面のうちの一方の光出射端面のみに窓 領域として形成され、
前記メサストライプ部の一方の端面は、前記光半導体素子の対向する端面より前記 窓領域分だけ内側に位置し、かつ前記活性層で生起される光の出力方向に所定の 角度 ι8で傾斜され、
前記メサストライプ部の他方の端面は、窓領域は形成されていなくて、前記光半導 体素子の対向する端面に露出されていると共に、前記光半導体素子の長尺方向に 対して垂直に形成されていることを特徴とする請求項 3または 8に記載の光半導体素 子。
[14] InPからなる半導体基板を準備する段階と、
前記半導体基板の上方に、該半導体基板の上面と平行に活性層を形成する段階 と、
前記活性層の下側に InGaAsPカゝらなる n型の第 1のクラッド層を形成する段階と、 前記活性層の上側に InP力もなる p型の第 2のクラッド層を形成する段階と、 前記活性層の両光出射端面のうち少なくとも一方の光出射端面に、該光出射端面 力 素子端面の間に窓領域を形成する段階とを具備し、
前記活性層で生起される光の電界強度分布を前記 n型の第 1のクラッド層側に偏ら せるように、前記 n型の第 1のクラッド層の屈折率を na、前記 p型の第 2のクラッド層の 屈折率を nbとしたとき、前記 n型の第 1のクラッド層の屈折率 naが前記 p型の第 2のク ラッド層の屈折率 nbより高い na>nbなる関係に設定されていることを特徴とする光半 導体素子の製造方法。
[15] 前記窓領域の長さを、前記窓領域を備えた素子端面でのビームスポットサイズを拡 げることを可能とする長さに設定することを特徴とする請求項 14に記載の光半導体 素子の製造方法。
[16] 前記 n型の第 1のクラッド層、前記活性層、および前記 p型の第 2のクラッド層の各層 の一部をメサストライプ部としてメサ型に形成する段階と、 前記メサストライプ部の両側で前記半導体基板および前記 n型の第 1のクラッド層に 一面が接して形成された p型 InPからなる第 1の電流ブロック層と、前記メサ型に形成 された各層の両側で一面が前記 P型の第 2のクラッド層に接し且つ他面が前記第 1の 電流ブロック層の他面に接して形成された n型 InP力 なる第 2の電流ブロック層とを 含む電流ブロック層を形成する段階と、
前記メサストライプ部の上面と前記電流ブロック部上面とを共通に覆う、 P型の第 3の クラッド層を形成する段階と、
前記 P型の第 3のクラッド層の上側に p型のコンタクト層を形成する段階と、 前記 p型のコンタクト層の上面に第 1の電極を取り付ける段階と、
前記半導体基板の下側に第 2の電極を取り付ける段階と、
前記光半導体素子としてへき開により切り出された光半導体素子の前記窓領域を 備えた素子端面に無反射膜を形成する段階とをさらに具備することを特徴とする請 求項 14に記載の光半導体素子の製造方法。
[17] 前記活性層と前記 n型の第 1のクラッド層との間に InGaAsP力もなる第 1の SCH (S eparate Confinement Heterostructure :光閉込構造）層を形成する段階と、 前記活性層と前記 p型の第 2のクラッド層との間に InGaAsP力もなる第 2の SCH層 を形成する段階とをさらに具備し、
前記第 1の SCH層および前記第 2の SCH層の各屈折率が前記 n型の第 1のクラッ ド層の屈折率よりも高く設定されていることを特徴とする請求項 14に記載の光半導体 素子の製造方法。
[18] 前記活性層は、複数層の井戸層と、該複数層の井戸層における各井戸層の両側 に位置する複数層の障壁層とを含む複数層の多重量子井戸構造を含むことを特徴 とする請求項 14に記載の光半導体素子の製造方法。
[19] 前記第 1の SCH層は、複数の層からなる多層構造を含み、
前記第 2の SCH層は、複数の層からなる多層構造を含むことを特徴とする請求項 1
8に記載の光半導体素子の製造方法。
[20] 前記活性層における前記複数の障壁層、前記第 1の SCH層における前記複数の 層、前記第 2の SCH層における前記複数の層の各層の屈折率の大小関係は、前記 活性層における前記複数の障壁層の屈折率が最も高ぐ前記 n型の第 1のクラッド層 の屈折率 naが前記 p型の第 2のクラッド層の屈折率 nbより高い関係を含めて、前記 活性層から遠ざ力る程小さくなるように設定されていることを特徴とする請求項 19に 記載の光半導体素子の製造方法。
[21] 前記 n型の第 1のクラッド層、前記第 1の SCH層、前記活性層、前記第 2の SCH層 および前記 p型の第 2のクラッド層の各層の一部をメサストライプ部としてメサ型に形 成する段階と、
前記メサストライプ部の両側で前記半導体基板および前記 n型の第 1のクラッド層に 一面が接して形成された p型 InPからなる第 1の電流ブロック層と、前記メサ型に形成 された各層の両側で一面が前記 P型の第 2のクラッド層に接し且つ他面が前記第 1の 電流ブロック層の他面に接して形成された n型 InP力 なる第 2の電流ブロック層とを 含む電流ブロック層を形成する段階と、
前記メサストライプ部の上面と前記電流ブロック部上面とを共通に覆う、 P型の第 3の クラッド層を形成する段階と、
前記 P型の第 3のクラッド層の上側に p型のコンタクト層を形成する段階と、 前記 p型のコンタクト層の上面に第 1の電極を取り付ける段階と、
前記半導体基板の下側に第 2の電極を取り付ける段階と、
前記光半導体素子としてへき開により切り出された光半導体素子の両光出射端面 に無反射膜を形成する段階とをさらに具備することを特徴とする請求項 20に記載の 光半導体素子の製造方法。
[22] 前記メサストライプ部を形成する段階が、
前記 P型の第 2のクラッド層の上面にキャップ層と、所定の長さ Sと所定の幅 S を有
L W
するマスクとを順次に形成する段階と、
前記 n型の第 1のクラッド層と前記活性層と前記 p型の第 2のクラッド層と前記キヤッ プ層とを 1回のエッチングによって、前記半導体基板上に長尺方向に沿って、所定の 長さ Lを有し、両端面のうち少なくとも一方の端面が長尺方向（レーザ光の出射方向 a
)に対して傾斜すると共に、この長尺方向に直交する方向に対して傾斜するメサストラ イブ部を形成する段階とを具備し、 前記メサストライプ部の両端面のうち少なくとも一方の端面が前記活性層で生起さ れる光の出力方向である長尺方向に対して所定の角度 j8で傾斜していると共に、こ の長尺方向に直交する方向とに対して所定の角度 Θで傾斜している鋭角に形成さ れていることを特徴とする請求項 16に記載の光半導体素子の製造方法。
[23] 前記メサストライプ部を形成する段階が、
前記 P型の第 2のクラッド層の上面にキャップ層と、所定の長さ Sと所定の幅 S を有
L W
するマスクとを順次に形成する段階と、
前記 n型の第 1のクラッド層と、前記第 1の SCH層と、前記活性層と、第 2の SCH層 と、前記 p型の第 2のクラッド層と前記キャップ層とを 1回のエッチングによって、前記 半導体基板上に長尺方向に沿って、所定の長さ Lを有し、端面が長尺方向（レーザ a
光の出射方向）に対して傾斜すると共に、この長尺方向に直交する方向に対して傾 斜するメサストライプ部形成する段階とを具備し、
前記メサストライプ部の両端面のうち少なくとも一方の端面が前記活性層で生起さ れる光の出力方向である長尺方向に対して所定の角度 j8で傾斜していると共に、こ の長尺方向に直交する方向とに対して所定の角度 Θで傾斜している鋭角に形成さ れて ヽることを特徴とする請求項 21に記載の光半導体素子の製造方法。
[24] 前記メサストライプ部を形成する段階が、
前記メサストライプ部をその長尺方向において所定角度傾斜した配置構造に形成 する段階を具備していることを特徴とする請求項 16または 21に記載の光半導体素子 の製造方法。
[25] 前記窓領域を形成する段階が、
前記活性層の両光出射端面のうちの一方の光出射端面に光ファイバと結合する所 定の領域長を有する窓領域を形成する段階と、
前記活性層の両光出射端面のうちの他方の光出射端面に前記窓領域の領域長よ り長 ヽ領域長を有する光ファイバと結合しな ヽ窓領域を形成する段階とを具備し、 前記メサストライプ部の長尺方向が出力端面である前記無反射膜の表面と直角を なして形成されていることにより、スーパールミネッセントダイオードとして適用されるこ とを特徴とする請求項 16または 21に記載の光半導体素子の製造方法。
[26] 前記窓領域を形成する段階が、
前記活性層の両光出射端面のうちの一方の光出射端面に光ファイバと結合する所 定の領域長を有する窓領域を形成する段階と、
前記活性層の両光出射端面のうちの他方の光出射端面に前記窓領域の領域長よ り長 ヽ領域長を有する光ファイバと結合しな ヽ窓領域を形成する段階とを具備し、 前記メサストライプ部の長尺方向が部分的にまたは全体的に、出力端面である前 記無反射膜の表面に対して出力光が直角でない角度を持つように、所定角度傾斜 して形成されて 、ることにより、スーパールミネッセントダイオードとして適用されること を特徴とする請求項 16または 21に記載の光半導体素子の製造方法。
[27] 前記窓領域を、前記活性層の両光出射端面のうちの一方の光出射端面のみに窓 領域として形成する段階と、
前記メサストライプ部の一方の端面を、前記光半導体素子の対向する端面より前記 窓領域分だけ内側に位置し、かつ前記活性層で生起される光の出力方向に所定の 角度 ι8で傾斜して形成する段階と、
前記メサストライプ部の他方の端面を、窓領域は形成されていなくて、前記光半導 体素子の対向する端面に露出されていると共に、前記光半導体素子の長尺方向に 対して垂直に形成する段階とを具備していることを特徴とする請求項 16または 21に 記載の光半導体素子の製造方法。
[28] 前記半導体基板、前記 n型の第 1のクラッド層、前記活性層、前記 p型の第 2のクラ ッド層は、それぞれ、長尺方向において製造すべき光半導体素子の 2倍の長さを有 し、
前記窓領域は前記活性層の両光出射端面にそれぞれ形成され、
前記 P型の第 2のクラッド層の上面に前記製造すべき光半導体素子の 2倍の長さを 有するキャップ層と、前記製造すべき光半導体素子の 2倍の長さより短い長さと所定 の幅とを有するマスクとを順次に形成する段階と、
前記 n型の第 1のクラッド層と前記活性層と前記 p型の第 2のクラッド層と前記キヤッ プ層とを 1回のエッチングによって、前記半導体基板上に長尺方向に沿って前記製 造すべき光半導体素子の 2倍の長さに対応する長さを有し、前記両端面が長尺方向 に対して所定の傾斜角 j8で傾斜すると共に、この長尺方向に直交する方向に対して 所定の傾斜角 Θで傾斜するメサストライプ部を形成することにより、前記製造すべき 光半導体素子の 2倍の長さを有する光半導体素子を形成する段階と、
前記製造すべき光半導体素子の 2倍の長さを有する光半導体素子のメサストライプ 部を長尺方向の中央部分でへき開手法を用いて 2分割することにより、前記製造す べき光半導体素子を切り出す段階とをさらに具備することを特徴とする請求項 14に 記載の光半導体素子の製造方法。
PCT/JP2005/000288 2004-01-28 2005-01-13 光半導体素子およびその製造方法 WO2005074047A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005517402A JPWO2005074047A1 (ja) 2004-01-28 2005-01-13 光半導体素子およびその製造方法
US10/547,404 US20060166386A1 (en) 2004-01-28 2005-01-13 Optical semiconductor device and its manufacturing method
EP05703527A EP1601028A4 (en) 2004-01-28 2005-01-13 OPTICAL SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004020180 2004-01-28
JP2004-020180 2004-01-28
JP2004-266963 2004-09-14
JP2004266963 2004-09-14

Publications (1)

Publication Number Publication Date
WO2005074047A1 true WO2005074047A1 (ja) 2005-08-11

Family

ID=34829406

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/000288 WO2005074047A1 (ja) 2004-01-28 2005-01-13 光半導体素子およびその製造方法

Country Status (4)

Country Link
US (1) US20060166386A1 (ja)
EP (1) EP1601028A4 (ja)
JP (1) JPWO2005074047A1 (ja)
WO (1) WO2005074047A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5519355B2 (ja) * 2010-03-19 2014-06-11 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP5660940B2 (ja) * 2010-04-27 2015-01-28 住友電工デバイス・イノベーション株式会社 光半導体装置の製造方法
DE102013211851B4 (de) * 2013-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Kantenemittierender Halbleiterlaser und Verfahren zu seiner Herstellung
JP2018098263A (ja) * 2016-12-08 2018-06-21 住友電気工業株式会社 量子カスケード半導体レーザ
WO2018134950A1 (ja) * 2017-01-19 2018-07-26 三菱電機株式会社 半導体レーザ素子、半導体レーザ素子の製造方法
US11949043B2 (en) * 2020-10-29 2024-04-02 PlayNitride Display Co., Ltd. Micro light-emitting diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315641A (ja) * 1992-05-11 1993-11-26 Matsushita Electron Corp 半導体発光素子およびその製造方法
JPH06237011A (ja) * 1993-02-12 1994-08-23 Olympus Optical Co Ltd 光半導体素子
JP2000174394A (ja) * 1998-12-02 2000-06-23 Nec Corp 半導体レーザ
JP2003017809A (ja) * 2001-07-02 2003-01-17 Anritsu Corp 半導体発光素子及びその製造方法
JP2003298189A (ja) * 2002-03-28 2003-10-17 Anritsu Corp 半導体レーザ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882734A (en) * 1988-03-09 1989-11-21 Xerox Corporation Quantum well heterostructure lasers with low current density threshold and higher TO values
US4872180A (en) * 1989-06-16 1989-10-03 Gte Laboratories Incorporated Method for reducing facet reflectivities of semiconductor light sources and device thereof
JP3481458B2 (ja) * 1998-05-14 2003-12-22 アンリツ株式会社 半導体レーザ
US6650671B1 (en) * 2000-01-20 2003-11-18 Trumpf Photonics, Inc. Semiconductor diode lasers with improved beam divergence
WO2001091259A1 (en) * 2000-05-24 2001-11-29 Italtel S.P.A. External cavity laser
JP2003078208A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体レーザ装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315641A (ja) * 1992-05-11 1993-11-26 Matsushita Electron Corp 半導体発光素子およびその製造方法
JPH06237011A (ja) * 1993-02-12 1994-08-23 Olympus Optical Co Ltd 光半導体素子
JP2000174394A (ja) * 1998-12-02 2000-06-23 Nec Corp 半導体レーザ
JP2003017809A (ja) * 2001-07-02 2003-01-17 Anritsu Corp 半導体発光素子及びその製造方法
JP2003298189A (ja) * 2002-03-28 2003-10-17 Anritsu Corp 半導体レーザ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1601028A4 *

Also Published As

Publication number Publication date
EP1601028A1 (en) 2005-11-30
EP1601028A4 (en) 2012-09-12
US20060166386A1 (en) 2006-07-27
JPWO2005074047A1 (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
US7009216B2 (en) Semiconductor light emitting device and method of fabricating the same
JP3104789B2 (ja) 半導体光素子およびその製造方法
US20070133648A1 (en) Optical device coupling light propagating in optical waveguide with diffraction grating
US20070153855A1 (en) Semiconductor optical device having broad optical spectral luminescence characteristic and method of manufacturing the same, as well as external resonator type semiconductor laser using the same
JP3153727B2 (ja) スーパールミネッセントダイオード
JP3842976B2 (ja) 分布帰還型半導体レーザとその製造方法
WO2005074047A1 (ja) 光半導体素子およびその製造方法
JPH11220212A (ja) 光素子、光素子の駆動方法及び半導体レーザ素子
JP5099948B2 (ja) 分布帰還型半導体レーザ素子
JP5143985B2 (ja) 分布帰還型半導体レーザ素子
JP2002353559A (ja) 半導体レーザ及びその製造方法
JP2723045B2 (ja) フレア構造半導体レーザ
US20040013144A1 (en) Complex-coupled distributed feedback semiconductor laser device
JP3813450B2 (ja) 半導体レーザ素子
US6728288B2 (en) DFB semiconductor laser device
JP6807643B2 (ja) 分布帰還型半導体レーザ素子
JPH04105383A (ja) 半導体光集積素子の製造方法
JP2003017809A (ja) 半導体発光素子及びその製造方法
US6826216B2 (en) Semiconductor laser and method of production thereof
JP2950302B2 (ja) 半導体レーザ
JP4151043B2 (ja) 光半導体装置の製造方法
JP3683416B2 (ja) スーパールミネッセントダイオード
JP2613975B2 (ja) 周期利得型半導体レーザ素子
JP2003218462A (ja) 分布帰還型半導体レーザ装置
JPH0548200A (ja) 外部共振器型波長可変半導体レーザ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2005517402

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005703527

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006166386

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10547404

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2005703527

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10547404

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE