WO2005067057A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2005067057A1
WO2005067057A1 PCT/JP2004/018480 JP2004018480W WO2005067057A1 WO 2005067057 A1 WO2005067057 A1 WO 2005067057A1 JP 2004018480 W JP2004018480 W JP 2004018480W WO 2005067057 A1 WO2005067057 A1 WO 2005067057A1
Authority
WO
WIPO (PCT)
Prior art keywords
base diffusion
diffusion region
region
regions
semiconductor device
Prior art date
Application number
PCT/JP2004/018480
Other languages
English (en)
French (fr)
Inventor
Shinji Kunori
Hiroaki Shishido
Masato Mikawa
Kosuke Ohshima
Masahiro Kuriyama
Mizue Kitada
Original Assignee
Shindengen Electric Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co., Ltd. filed Critical Shindengen Electric Manufacturing Co., Ltd.
Priority to EP04821017A priority Critical patent/EP1705715B1/en
Publication of WO2005067057A1 publication Critical patent/WO2005067057A1/ja
Priority to US11/481,247 priority patent/US7282764B2/en
Priority to HK07107130.9A priority patent/HK1099847A1/xx

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Definitions

  • the present invention relates to a technique for increasing a breakdown voltage of a semiconductor device, and more particularly to a technique for improving a breakdown voltage and improving a breakdown voltage.
  • reference numeral 101 denotes a conventional semiconductor device, in which an N-type resistive layer 112 having a large resistance is formed on an N-type substrate 111 having a small resistance by epitaxy.
  • a plurality of P-type and elongated base diffusion regions 117 are formed on the inner surface of the resistance layer 112.
  • N-type and elongated source diffusion regions 121 are arranged in parallel with the ohmic diffusion region 120.
  • a portion of the inner surface of the base diffusion region 117 between the outer periphery of the source diffusion region 121 and the outer periphery of the base diffusion region 117 is a channel region 122, on which a gate insulating film 134 and a gate The electrode films 136 are arranged in this order.
  • An interlayer insulating film 137 is disposed on the gate electrode film 136, and a source electrode film 138 in contact with the source diffusion region 121 and the ohmic diffusion region 120 is disposed on the interlayer insulating film 137. .
  • the source electrode film 138 is separated from the gate electrode film 136 by an interlayer insulating film 137.
  • the source electrode film 138 is electrically insulated from the gate electrode film 136 while being electrically connected to the source diffusion region 121, and the ohmic diffusion region 120 is formed in the base diffusion region 117. Are electrically connected via On the surface of the source electrode film 138, a protective film 139 is formed.
  • a drain electrode film 130 is formed on the back surface of the substrate 111.
  • a voltage equal to or higher than the threshold voltage is applied to the gate electrode film 136 with the source electrode film 138 grounded and a positive voltage applied to the drain electrode film 130, the channel region 122 is inverted to an N-type, and Source diffusion region 121 and resistance layer 112 are connected. This state is a conduction state, and a current flows from the drain electrode film 130 to the source electrode film 138.
  • a P-type buried region 146 is arranged in contact with base diffusion region 117.
  • the PN junction between the P-type region composed of the base diffusion region 117 and the buried region 146 and the N-type region composed of the resistance layer 112 is reverse-biased, and the base diffusion region From both 117 and the buried region 146, the depletion layer spreads greatly in both the P-type region and the N-type region.
  • the embedded region 146 is an elongated region along the direction in which the elongated base diffusion region 117 extends, and one buried region 146 is arranged at a central position in the width direction of each base diffusion region 117.
  • the base diffusion regions 117 are arranged in parallel with each other, and the buried regions 146 are also in parallel with each other.
  • the depletion layer fills the portion of the resistance layer 112 sandwiched between the buried regions 146.
  • the amount of N-type impurities contained in the portion of resistance layer 112 sandwiched between buried regions 146 is set to be equal to the amount of P-type impurities contained in buried regions 146! In this case, when the portion between the buried regions 146 of the resistance layer 112 is filled with the depletion layer, the inside of the buried region 146 is also filled with the depletion layer.
  • the bottom surface of base diffusion region 117 is filled with a depletion layer up to the lower end of buried region 146, and the bottom surface of the depletion layer is flat.
  • a diffusion structure giving the amount of impurities forming a depletion layer is called a RESURF structure.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-101022
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2003-86800
  • An object of the present invention is to provide a semiconductor device having high withstand voltage and high withstand voltage.
  • the invention according to claim 1 includes a first conductive type resistive layer and a second conductive type resistive layer formed near the inner surface of the resistive layer and located apart from each other.
  • each of the buried regions has a groove formed in the resistance layer, and a semiconductor material of a second conductivity type filled in the groove. Or the semiconductor device according to item 1.
  • the invention according to claim 4 is the semiconductor device according to any one of claims 2 to 3, wherein each of the buried regions has an equal width.
  • the invention according to claim 5 is the semiconductor device according to any one of claims 2 to 4, wherein the lengths of the respective buried regions are equal.
  • the invention according to claim 6 is that, of a pair of adjacent base diffusion regions, a region between the center position in the width direction of one base diffusion region and the center position in the width direction of the other base diffusion region; In the range shallower than the depth of the diffusion region and shallower than the bottom surface of the buried region, the amount of impurities of the first conductivity type and the amount of impurities of the second conductivity type are substantially equal. 2.
  • the invention according to claim 7 is the semiconductor device according to any one of claims 1 to 6, further comprising a source electrode film electrically connected to the source diffusion region and the base diffusion region.
  • a drain layer having the same conductivity type as the resistance layer and a higher concentration than the resistance layer is formed on a surface of the resistance layer opposite to the surface on which the base diffusion region is formed.
  • the invention according to claim 9 is configured such that a collector layer of a conductivity type opposite to the resistance layer is disposed on a surface of the resistance layer opposite to a surface on which the base diffusion region is formed.
  • the present invention is configured as described above, and among a plurality of buried regions located on the bottom surface of the same base diffusion region, the distance Wm between adjacent buried regions is determined by the buried region.
  • the width of the resistive layer is the same as the width Wm of the
  • the distance Wm between adjacent embedding areas, and the distance Wm between adjacent embedding areas is the distance Wm between adjacent embedding areas
  • the width Wm of the resistance layer sandwiched between the regions can be configured to be the same. Distance Wm
  • the distance is larger than Wm, and the avalanche breakdown is
  • the source diffusion region is arranged at a certain distance along the edge of the base diffusion region, and the source electrode film connected to the source diffusion region has a base diffusion region near the center in the width direction of the base diffusion region. It is electrically connected to the area.
  • the avalanche current flowing due to the avalanche breakdown does not pass through the high resistance portion of the base diffusion region below the bottom surface of the source diffusion region, so that a high breakdown resistance can be obtained.
  • the buried region is arranged in parallel along the longitudinal direction of the base diffusion region.
  • a semiconductor element having high breakdown strength can be obtained.
  • FIG. 2 (a), (b): diagrams for explaining the manufacturing process of the semiconductor device of the present invention
  • FIG. 3 (a), (b): diagrams for explaining the manufacturing process of the semiconductor device of the present invention (3)
  • FIG. 4 (a), (b): diagrams for explaining the manufacturing process of the semiconductor device of the present invention (4)
  • FIG. 5 (a), (b): diagrams for explaining the manufacturing process of the semiconductor device of the present invention (5)
  • FIG. 6 (a), (b): diagrams for explaining the manufacturing process of the semiconductor device of the present invention (6)
  • FIG. 7 (a), (b): diagrams for explaining the manufacturing steps of the semiconductor device of the present invention (7)
  • FIG. 8 (a), (b): diagrams for explaining the manufacturing steps of the semiconductor device of the present invention (8)
  • FIG. 9 (a), (b): diagrams for explaining the manufacturing steps of the semiconductor device of the present invention (9)
  • FIG. 10 (a), (b): diagrams for explaining the manufacturing process of the semiconductor device of the present invention (10)
  • FIGS. Ll diagrams for explaining the manufacturing steps of the semiconductor device of the present invention (11) ⁇ 12] (a), (b): FIGS. 12 (a) and 12 (b) for explaining the manufacturing process of the semiconductor device of the present invention.
  • FIG.30 B-B section view of Fig.8 (a), (b)
  • FIG.31 C-C section view of Fig.17 (a), (b)
  • one of the P-type and the N-type will be described as the first conductivity type, and the other will be described as the second conductivity type. If the first conductivity type is N-type, the second conductivity type is P-type.
  • the second conductivity type is N-type.
  • the semiconductor substrate and the semiconductor layer are made of single-crystal silicon, but may be made of another semiconductor material.
  • Reference numeral 1 in FIGS. 27 and 28 indicates a semiconductor device according to a first example of the present invention.
  • the semiconductor device 1 has a semiconductor support layer 11 of the first conductivity type.
  • a plurality of semiconductor devices 1 of the present invention are formed in one wafer.
  • the semiconductor device 1 is epitaxially grown on the surface of the semiconductor support layer 11 in a wafer state, thereby forming the first conductivity type.
  • a growth layer 12 is formed.
  • a conductive layer 14 of the first conductivity type having a higher concentration than the growth layer 12 is formed on the inner surface of the growth layer 12 at the center of the semiconductor device 1.
  • the resistive layer 15 which is the drain of the MOS transistor is constituted by the conductive layer 12 and the conductive layer 14.
  • the present invention includes a semiconductor device having no conductive layer 14, but in this case, the resistive layer 15 Is configured.
  • a plurality of base diffusion regions 17a of the second conductivity type are formed at predetermined intervals.
  • the depth of all the base diffusion regions 17a is the same, and is smaller than the depth of the conductive layer 14 here.
  • a semiconductor device in which the depth of the conductive layer 14 is shallower than the base diffusion region 17a is also included in the present invention.
  • each base diffusion region 17a Near the surface inside each base diffusion region 17a, a source diffusion region 21 of the first conductivity type and an ohmic diffusion region 20 of the second conductivity type having a higher surface concentration than the base diffusion region 17a are arranged. I have.
  • the planar shape of the base diffusion region 17a, the planar shape of the source diffusion region 21, and the planar shape of the ohmic diffusion region 20 are each formed in an elongated shape such as a rectangle, and inside one base diffusion region 17a.
  • One or two source diffusion regions 21 have their long sides arranged along the longitudinal direction of the base diffusion region 17a.
  • the ohmic diffusion region 20 is located at the center in the width direction of each base diffusion region 17a, and its long side is arranged along the longitudinal direction of the base diffusion region 17a.
  • the width and length of source diffusion region 21 and ohmic diffusion region 20 are smaller than the width and length of base diffusion region 17a, and source diffusion region 21 and ohmic diffusion region 20 are base diffusion regions. It is made shallower than 17a, and the source diffusion region 21 and the ohmic diffusion region 20 are arranged so as not to protrude from the base diffusion region 17a.
  • the source diffusion region 21 and the base diffusion region 17a have opposite conductivity types, a pn junction is formed between the source diffusion region 21 and the base diffusion region 17a, and the ohmic diffusion region 20 and the base diffusion region 17a Are of the same conductivity type, the ohmic diffusion region 20 and the base diffusion region 17a are electrically connected to each other.
  • the source diffusion region 21 is also separated from the base diffusion region 20 by a certain distance in terms of the long-side force, and within the base diffusion region 17a, the long side of the base diffusion region 17a and the long side of the source diffusion region 21 The portion between these is a channel region 22 where an inversion layer as described later is formed. Since the base diffusion region 17a and the source diffusion region 21 are elongated, the channel region 22 is also elongated.
  • a gate insulating film 34 is disposed on the channel region 22. Gate insulation film 34 The gate insulating film 34 slightly protrudes on both sides in the width direction of the tunnel region 22, and therefore, the ends in the width direction of the gate insulating film 34 are located on the source diffusion region 21 and the resistance layer 15.
  • a gate electrode film 36 is disposed on the surface of the gate insulating film 34, and an interlayer insulating film 37 is disposed on the gate electrode film 36.
  • a source electrode film 38 is disposed on the interlayer insulating film 37. At least a part of the surface of the source diffusion region 21 and the surface of the ohmic diffusion region 20 are exposed, and the source electrode film 38 is also disposed on the exposed portion, and the source electrode film 38 is electrically connected to the source diffusion region 21 and the ohmic diffusion region 20. Connected.
  • the base diffusion region 17a is connected to the source electrode film 38 via the ohmic diffusion region 20. Therefore, the source diffusion region 21 and the base diffusion region 17a are short-circuited by the source electrode film 38. Since the interlayer insulating film 37 is located between the source electrode film 38 and the gate electrode film 36, the source electrode film 38 and the gate electrode film 36 are insulated by the interlayer insulating film 37.
  • a drain electrode film 30 is disposed on the surface of the semiconductor support layer 11 opposite to the surface on which the resistance layer 15 is disposed.
  • the drain electrode film 30 and the semiconductor support layer 11 are in ohmic contact unlike the Schottky junction type IGBT described later, and the drain electrode film 30 and the semiconductor support layer 11 are electrically connected.
  • the source electrode film 38 is grounded and a positive voltage is applied to the drain electrode film 30.
  • a positive voltage equal to or higher than the threshold voltage is applied to the gate electrode film 36, an inversion layer of a conductivity type opposite to the channel region 22 is formed on the inner surface of the channel region 22, and the source diffusion region 21 and the resistance Layer 15 is connected at its inversion layer and becomes conductive.
  • the semiconductor support layer 11 functions as a drain layer. In a conductive state, the inversion layer, the resistance layer 15 and the drain layer (from the drain electrode film 30 toward the source electrode film 38). A current flows through the semiconductor support layer 11).
  • an elongated groove 43a is formed in the resistance layer 15 (in this embodiment, the groove 43a is formed after forming the conductive region 14).
  • the groove 43a may be formed before the formation of the conductive region 14), and as shown in FIG. 9 (a), the groove 43a is filled with a semiconductor material 40a of the second conductivity type.
  • the buried region 44a is formed below the groove 43a and the portion below the base diffusion region 17a of the semiconductor material 4Oa.
  • the upper part of the buried region 44a is connected to the base diffusion region 17a.
  • a PN junction is formed between a region of the second conductivity type composed of base diffusion region 17a and buried region 44a and a region of the first conductivity type composed of resistive layer 15. When the PN junction is reverse-biased, a depletion layer spreads in the base diffusion region 17a and the resistance layer 15 and in the buried region 44a.
  • the depth D of the groove 43a from the surface of the resistive layer 15 is a depth that does not reach the semiconductor support layer 11, and the base diffusion region 17a depth
  • the base diffusion region 17a has its longitudinal direction arranged along the longitudinal direction of the groove 43a. Further, the base diffusion region 17a is formed to have a width straddling the plurality of grooves 43a, and as a result, two or more buried regions 44a are arranged at the bottom of each base diffusion region 17a. The number of buried regions 44a located on the bottom surface of each base diffusion region 17a is the same.
  • Each base diffusion region 17a is parallel to each other, and a plurality of buried regions 44a located at the bottom of one base diffusion region 17a are arranged with respect to the long side of the base diffusion region 17a to which the tops thereof are connected. Are parallel. Therefore, each buried region 44a is parallel to each other. Also, the width of each buried region 44a is equal.
  • connection between the buried region 44a and the base diffusion region 17a is located inside the base diffusion region 17a rather than the channel region 22. Therefore, immediately below the channel region 22, the buried region 44a is It doesn't exist! /
  • the distance between the side surfaces of the buried region 44a facing each other is defined as the distance between the buried regions 44a, and the distance Wm between the buried regions 44a located below the bottom surface of the same base diffusion region 17a is equal.
  • the distance Wm is equal between the buried regions 44a located on the bottom surfaces of the different base diffusion regions 17a. Therefore, for all base diffusion regions 17a, the distance Wm is
  • FIG. 27 shows a case where two buried regions 44a are located on the bottom surface of one base diffusion region 17a, and the distance Wm is equal to two buried regions located on the same base diffusion region 17a bottom surface. 44a
  • the distance Wm between the buried regions 44a located on the bottom surfaces of the different base diffusion regions 17a and facing each other is determined by each base diffusion region.
  • the distance Wm between the buried regions 44a located on the bottom surfaces of the different base diffusion regions 17a and facing each other is not necessarily equal.
  • each embedding area 44a is represented by an equal sign Wt. Further, the distance between the depth D of the base diffusion region 17a and the depth D of the bottom surface of the buried region 44a, that is, the height D—D of the buried region 44a is
  • the length of the buried region 44a is L, and one base diffusion region
  • the number of the buried regions 44a located on the bottom of the 17a is n
  • the region where the conductive region is formed is the region of the resistive layer 15 between the top of the buried region 44a (the bottom of the base diffusion region 17a) and the bottom.
  • the base diffusion region 17a and the resistance layer 15 are reverse-biased, and the portion of the resistance layer 15 sandwiched between the buried regions 44a is filled with the depletion layer.
  • the inside of the buried region 44a is also filled with the depletion layer (however, the electric field at the PN junction between the buried region 44a and the resistance layer 15 is reduced before the buried region 44a is filled with the depletion layer. It is assumed that the critical value that causes Avalanche yielding has not been reached.) 0
  • FIG. 36 is a diagram for explaining a position where avalanche breakdown occurs, and is a position between the buried regions 44a connected to the same base diffusion region 17a and the depth of the bottom surface of the buried region 44a. (A), and a position shallower and closer to the base diffusion region 17a is indicated by (b).
  • a position between the adjacent base diffusion regions 17a and near the depth of the bottom surface of the buried region 44a is indicated by a code (c), and a position shallower and closer to the base diffusion region 17a is a code (d) ).
  • the center position force in the width direction of one base diffusion region 17a is used.
  • the impurity amount of the first conductivity type is between H and H.
  • Qd the case where Qd is large
  • Qa of the second conductivity type is large.
  • the resistance layer 15 has a high concentration, and between the base diffusion region 17a and the resistance layer 15 Resistance of pn junction Since the depletion layer hardly spreads in the layer 15, avalanche breakdown is likely to occur near the bottom surface of the base diffusion region 17a.
  • the avalanche breakdown is likely to occur at the buried region 44a far and away.
  • the avalanche breakdown occurs at a position (b) near the bottom surface of the base diffusion region 17a and near the bottom surface of the base diffusion region 17a, and the depth of the base diffusion region 17a between the base diffusion regions 17a. It is unlikely to occur at the position (d) close to the height. This has been confirmed by simulation.
  • the parasitic bipolar transistor Since the avalanche current does not pass through the high-resistance portion below the bottom surface of the source diffusion region 21, the parasitic bipolar transistor does not turn on, and the breakdown is unlikely to occur.
  • the depletion layer easily spreads in the resistance layer 15. In this case, avalanche breakdown is likely to occur at the depth and position (c) of the narrow portion between the embedded regions 44a.
  • each variable in the above equation (2) is set to a value that substantially satisfies the equation (2), and is set to satisfy Wm> Wm. .
  • Wm> Wm for example, it is set so that Wm ⁇ Wm X 2 is satisfied.
  • Wm (5.25 ⁇ ) Wm 2 (5.25 Aim [0083] When Wm ⁇ Wm, when QdZQa ⁇ 1.25, avalanche breakdown occurs at position (d).
  • each base diffusion region 17a Although two buried regions 44a are arranged below the bottom surface of each base diffusion region 17a in the above description, three or more buried regions 44a may be provided.
  • the number of the buried regions 44a respectively located on the bottom surface of the 17a can be increased.
  • the semiconductor material 40a grows on the inner surface of the groove 43a. Therefore, it is better to increase the number of the buried regions 44a.
  • FIG. 1 (a) -FIG. 26 (a) is a cross-sectional view along the step of the active region where the base diffusion region 17a as described above is arranged
  • FIG. 1 (b) —FIG. b) is a cross-sectional view of a part near the outer periphery of the active region and a breakdown voltage region surrounding the active region.
  • Reference numeral 10 in FIGS. L (a) and (b) denotes a processing substrate for manufacturing the semiconductor device of the present invention.
  • the processing substrate 10 has a semiconductor support layer 11 made of a semiconductor single crystal of the first conductivity type, and a semiconductor crystal of the same conductivity type as the semiconductor support layer 11 formed on the surface of the semiconductor support layer 11 by epitaxy. And a growth layer 12 formed as a film.
  • An initial oxide film 28 made of a semiconductor single crystal oxide is formed on the surface of growth layer 12 by the thermal oxidation treatment.
  • a resist film is formed on the surface of the processing substrate 10 and patterned, and a rectangular opening 49 is formed at a position on the active region of the resist film as shown in FIGS. 2 (a) and 2 (b).
  • Reference numeral 41 in FIG. 2B indicates a patterned resist film, and an initial oxidation film 28 is exposed at the bottom of the opening 49.
  • the initial oxidation film 28 located on the bottom surface of the opening 49 is removed by etching, the initial oxidation film 28 becomes a resist film 41 as shown in FIGS. 3 (a) and 3 (b).
  • An opening 31 having the same shape as the opening 49 is formed. At the bottom of the opening 31, the surface of the growth layer 12 is exposed. (A), (b) In the state of ()), the resist film 41 has been removed.
  • a relaxation layer made of a semiconductor oxide constituting the growth layer 12 is provided at the bottom of the opening 31. 32 are formed.
  • the thickness of the relaxing layer 32 is formed thin.
  • the impurity is shielded by the initial oxide film 28 and penetrates through the relaxation layer 32, and as shown in FIGS. 5 (a) and 5 (b).
  • the first conductivity type high concentration impurity layer 13 is formed on the inner surface of the growth layer 12 at the bottom surface of the opening 31. The depth of the high-concentration impurity layer 13 is shallow.
  • the impurities of the first conductivity type included in the high-concentration impurity layer 13 diffuse in the depth direction and the horizontal direction, and as shown in FIGS. 6 (a) and 6 (b). Then, a first conductive type conductive layer 14 is formed in the active region.
  • the conductive layer 14 and the growth layer 12 form a first conductive type resistance layer 15.
  • a thermal oxide film of a semiconductor is formed on the surface of the processing substrate 10 by thermal oxidation at the time of diffusion.
  • Numeral 33 in FIGS. 6 (a) and 6 (b) indicates the thermal oxidation film and the mask oxidation film integrated with the relaxation layer 32 and the initial oxidation film 28.
  • the concentration of the surface of the conductive layer 14 is higher by about one digit than that of the growth layer 12. Since the conductive layer 14 is formed by diffusion, its concentration becomes smaller as the surface becomes deeper and deeper. Since the conductive layer 14 and the growth layer 12 are of the same conductivity type and do not form a PN junction, in the present invention, the depth of the conductive layer 14 is defined at a position reduced to twice the concentration of the growth layer 12. Do
  • FIG. 29 is a sectional view taken along line AA of FIGS. 6 (a) and 6 (b). Due to the lateral diffusion of the impurities of the first conductivity type, the planar shape of the conductive layer 14 is a quadrangle with four rounded corners larger than the high-concentration impurity layer 13.
  • a resist film is formed on the mask oxide film 33 and patterned to form a plurality of parallel elongated openings 42a in the active region as shown in FIG. 7 (a). Also, as shown in FIG. 2B, a plurality of ring-shaped openings 42b are formed in the breakdown voltage region.
  • Reference numeral 41 denotes a resist film in which openings 42a and 42b are formed.
  • the elongated opening 42a is an elongated rectangle, and the ring-shaped opening 42b is a square ring having a different size. (A rectangular or square ring).
  • the ring-shaped openings 42b are arranged concentrically, and the elongated openings 42a are surrounded by the respective ring-shaped openings 42b.
  • Opposing sides of adjacent ring-shaped openings 42b are made parallel to each other, and four sides of the elongated openings 42a are made parallel or perpendicular to the sides of the ring-shaped openings 42b.
  • the surface of the mask oxide film 33 is exposed at the bottom of each of the openings 42a and 42b, and the mask oxide film 33 at the bottom positions of the openings 42a and 42b is removed by etching.
  • the resist film 41 is removed, and then the resistive layer 15 is etched by etching using the mask oxide film 33 as a mask, as shown in FIGS. 8 (a) and 8 (b).
  • An active groove 43a is formed at the bottom of the elongated opening 42a, and a pressure-resistant groove 43b is formed at the bottom of the ring-shaped opening 42b.
  • FIG. 30 is a sectional view taken along the line BB of FIGS. 8 (a) and 8 (b).
  • the planar shape of the active groove 43a is an elongated rectangle like the elongated opening 42a, and the shape of the pressure-resistant groove 43b is the same square ring as the ring-shaped opening 42b.
  • the depth of the active groove 43a and the withstand voltage groove 43b are the same, and are formed to be deeper than the conductive layer 14 and not to reach the semiconductor support layer 11. Therefore, the growth layer 12 is exposed at the bottom of each of the grooves 43a and 43b.
  • the bottom surface of each groove 43a, 43b is parallel to the surface of the growth layer 12, and the side surface of each groove 43a, 43b is perpendicular to the bottom surface.
  • a semiconductor single crystal or semiconductor polycrystal of the second conductivity type is grown on the bottom and side surfaces inside the trenches 43a and 43b by CVD, and as shown in FIGS. 9 (a) and 9 (b), The inside of each of the trenches 43a and 43b is filled with a second conductive type semiconductor material 40a made of a grown semiconductor single crystal or semiconductor polycrystal, and black.
  • the mask oxide film 33 adhered to the growth layer 12 remains, and the surface of the resistance layer 15 in the breakdown voltage region (the growth layer 12), the surfaces of the conductive layer 14 in the active region and the surfaces of the semiconductor materials 40a and 40b in the active region and the breakdown voltage region are exposed.
  • a thin gate insulating film 34 is formed by a thermal oxidation process, and then a conductive poly-Si is formed on the surface of the gate insulating film 34 by a CVD method or the like.
  • a silicon thin film is deposited to form a conductive thin film 35 made of polysilicon.
  • a patterned resist film 46 is arranged at a predetermined position on the conductive thin film 35, and the conductive thin film 35 is patterned by etching.
  • a gate electrode film 36 is formed.
  • the gate electrode film 36 and the mask oxide film 33 serve as a mask, and the impurities transmitted through the exposed gate insulating film 34
  • the second conductive type high-concentration surface is formed on the inner surface of the conductive layer 14 and the inner surfaces of the semiconductor materials 40a and 40b inside the active groove 43a and the withstand voltage groove 43b. Impurity region 16 is formed.
  • FIG. 17A and FIG. 17A A conductive base diffusion region 17a and an auxiliary guard diffusion region 17b are formed respectively.
  • the base diffusion region 17a and the auxiliary guard diffusion region 17b have the same depth and are shallower than the depth of the conductive layer 14.
  • the second conductive type buried region 44a is formed on the bottom surface of the base diffusion region 17a by the remaining portion (lower portion) of the active groove 43a and the semiconductor material 40a filled therein.
  • the remaining portion (lower portion) of the pressure-resistant groove 43b and the inside thereof are filled.
  • the second conductive type main guard region 44b is formed of the semiconductor material 40b.
  • the buried region 44a is elongated and is parallel to each other.
  • the buried region 44a is formed by a portion below the depth of the base diffusion region 17a, and has a horizontally-oriented rectangular parallelepiped shape. Further, since the upper portion of the buried region 44a is connected to the base diffusion region 17a, it has the same potential as the base diffusion region 17a.
  • a high-concentration impurity region 16 having the same width as the semiconductor material 40b is formed above the semiconductor material 40b filled in the breakdown voltage groove 43b.
  • the width of 7b is wider than the width of the main guard area 44b.
  • FIG. 31 is a sectional view taken along line CC of FIGS. 17 (a) and (b).
  • Each base diffusion region 17a is a rectangle whose four corners are rounded and whose long sides extend along the direction in which the buried region 44a extends.
  • the base diffusion regions 17a are separated from each other, and the edge of the base diffusion region 17a enters below the bottom surface of the gate electrode film 36 due to the lateral diffusion of the impurity of the second conductivity type. 36 is located so as to straddle the adjacent base diffusion region 17a.
  • the shape of the auxiliary guard diffusion region 17b is a square ring shape, and the auxiliary guard diffusion regions 17b concentrically adjacent to each other are separated from each other by a certain distance.
  • a patterned resist film 45 is disposed on the surface of the processing substrate 10, and the gate insulating film 34 at the center in the width direction of the base diffusion region 17a is formed. Irradiation of impurities of the second conductivity type in the exposed state causes impurities of the second conductivity type that have passed through the gate insulating film 34 to cause a shallow surface on the inner surface of the base diffusion region 17a, resulting in high-concentration impurities of the second conductivity type.
  • the second conductive type high-concentration impurity layer 18 has a long side that is a rectangle along the longitudinal direction of the base diffusion region 17a, and the long side of the high-concentration impurity layer 18 and the long side of the base diffusion region 17a. Are parallel.
  • the long side of the high-concentration impurity layer 18 is separated from the edge of the gate electrode film 36 by a certain distance, and the resist film 45 is removed, as shown in FIGS. 19 (a) and (b). Then, another patterned resist film 46 was formed, and the surface of the gate insulating film 34 at a position between the long side of the high-concentration impurity layer 18 and the edge of the gate electrode film 36 was exposed to cover another portion. 1st conductivity type impurities in the state , The impurity penetrates through the exposed portion of the gate insulating film 34, and the first conductive film is formed on the inner surface of the base diffusion region 17a located between the high-concentration impurity region 18 of the second conductivity type and the gate electrode film 36. A high-concentration impurity region 19 is formed.
  • the impurities contained in the high-concentration impurity regions 18 of the second conductivity type and the high-concentration impurity regions 19 of the first conductivity type are respectively diffused, and as shown in FIG.
  • an ohmic diffusion region 20 of the second conductivity type and a source diffusion region 21 of the first conductivity type are formed, respectively.
  • the surface concentration of the ohmic diffusion region 20 is higher than the surface concentration of the base diffusion region 17a, so that the source diffusion region 21 and the ohmic diffusion region 20 form an ohmic contact with the metal film.
  • FIG. 32 shows a sectional view taken along line FF of FIGS. 20 (a) and (b).
  • the planar shape of ohmic diffusion region 20 and source diffusion region 21 is smaller than base diffusion region 17a, and their depth is shallower than that of base diffusion region 17a.
  • the ohmic diffusion region 20 and the source diffusion region 21 are located inside the base diffusion region 17a, and are not in contact with the conductive region 14 and the growth layer 12.
  • At least one or more ohmic diffusion regions 20 and source diffusion regions 21 are formed in each base diffusion region 17a.
  • the end of the source diffusion region 21 enters below the bottom of the gate electrode film 36 by lateral diffusion, but does not contact the end of the base diffusion region 17a, and
  • the channel region 22 is formed by a portion of the base diffusion region 17a, which is in contact with the gate insulating film 34 between the edge of the source diffusion region 21 and the edge of the base diffusion region 17a.
  • an interlayer insulating film 37 such as a silicon oxide film is formed on the surface of the processing substrate 10 by a CVD method or the like.
  • a patterned resist film 47 is disposed on the gate electrode film 36 in the active region and on the surface of the breakdown voltage region, and the exposed interlayer insulating film 37 and the gate located thereunder are formed.
  • the insulating film 34 is etched to expose at least a part of the surface of the ohmic diffusion region 20 and the source diffusion region 21. Then, as shown in FIGS. Then, the surface of the ohmic diffusion region 20-and the surface of the source diffusion region 21-come into contact with the metal thin film 29.
  • a notched resist film (not shown) is arranged on the metal thin film 29 and etched.
  • the source electrode film 38 is formed as shown in FIG.
  • the source electrode film 38 When the source electrode film 38 is formed, the source electrode film 38 is formed of a metal film, is insulated from the source electrode film 38, and is connected to the gate pad connected to the gate electrode film 36 and the source electrode. A source pad that also forms part of the membrane 38 is formed.
  • the source electrode film 38 is in ohmic contact with the source diffusion region 21 and the ohmic diffusion region 20, the source diffusion region 21 is directly electrically connected to the source electrode film 38, and the base diffusion region 17a is It is electrically connected to source electrode film 38 through diffusion region 20.
  • the buried region 44a is in contact with the base diffusion region 17a, so that the buried region 44a is also electrically connected to the source electrode film 38.
  • the source electrode film 38 is electrically insulated from the gate electrode film 36 by the interlayer insulating film 37, and does not contact the conductive layer 14 or the growth layer 12.
  • a protection layer 39 made of a silicon oxide film or the like is formed on the surface of the processing substrate 10, and the protection layer 39 is patterned by etching. The patterning exposes the gate and source pads.
  • a metal film is formed on the exposed surface on the back surface side of the semiconductor support layer 11, and the metal film forms the drain electrode film 30.
  • a dicing step a plurality of semiconductor devices 1 are obtained from one wafer.
  • the drain electrode film 30 is in ohmic contact with the semiconductor support layer 11, and the growth layer 12 and the conductive region 14 are electrically connected to the drain electrode film 30 via the semiconductor support layer 11.
  • the above is the power when the semiconductor device 1 of the present invention is a MOS transistor.
  • the present invention also includes other types of semiconductor devices.
  • Reference numeral 2 in FIG. 33 denotes a PN junction type IGBT according to a second example of the present invention. This second
  • the semiconductor device 2 of the second example has a collector layer 51 of the second conductivity type in place of the support layer 11 of the first conductivity type, and the first conductivity type is grown on the collector layer 51.
  • Layer 12 is arranged.
  • a collector electrode 55 On the back surface of the collector layer 51, a collector electrode 55 that is in ohmic contact with the collector layer 51 is formed.
  • Other configurations are the same as those of the semiconductor device 1 of the first example.
  • a PN junction is formed between the collector layer 51 and the growth layer 12, and when the semiconductor device 2 conducts, the PN junction is forward-biased and the power of the collector layer 51 also increases. Since the minority carriers are injected into the layer 12, the conduction resistance is reduced.
  • Reference numeral 3 in FIG. 34 denotes a Schottky junction IGBT according to a third embodiment of the present invention.
  • the surface of the growth layer 12 exposed by polishing is removed.
  • a metal film such as chromium which forms a Schottky junction with the growth layer 12 is formed, and the Schottky electrode film 56 is formed by the metal film.
  • the polarity of the Schottky junction is a polarity that is forward-biased when the semiconductor device 3 is turned on. Carriers are injected, and the conduction resistance decreases.
  • Reference numeral 4 in FIG. 35 denotes a fourth example of the semiconductor device of the present invention, in which a first conductivity type growth layer 12 is formed on a second conductivity type support substrate 52 by epitaxy.
  • the semiconductor device 4 has an isolation diffusion region 53 that is formed by diffusion from the surface of the resistance layer 15 and whose bottom surface reaches the semiconductor support layer 11.
  • Separation diffusion region 53 has a ring shape and surrounds the active region in which base diffusion region 17a is arranged.
  • the conductive region 14 is formed inside the region surrounded by the isolation diffusion region 53, and a drain of the first conductivity type formed simultaneously with the source diffusion region 21 is formed near the inner surface of the conductive region 14.
  • a diffusion region 54 is provided.
  • the source electrode film 3 is formed on the surface of the drain diffusion region 54.
  • a drain electrode film 59 which is formed at the same time as 8 and is electrically insulated from the source electrode film 38, is provided, and these constitute the transistor 6.
  • a semiconductor element 57 such as a small signal transistor or a diode is formed outside the ring-shaped separation / diffusion region 53, and a plurality of semiconductor elements 57 constitute an electronic circuit such as a control circuit. Being done.
  • an earth electrode film 58 connected to the ground potential is formed on the surface of the support substrate 52.
  • the gate electrode film 36 is connected to a semiconductor element 57 outside the isolation diffusion region 53, and the transistor 6 is controlled by a control circuit formed by the semiconductor element 57.
  • the gate electrode film 36 When a voltage equal to or higher than the threshold voltage is applied to the gate electrode film 36 in a state where the ground electrode film 58 is set at the ground potential and a voltage is applied between the drain electrode film 59 and the source electrode film 38, the channel region An inversion layer is formed at 22 to conduct.
  • the isolation diffusion region 53 and the resistance layer 15 are reverse-biased, and the transistor 6 and the other semiconductor element 57 are electrically isolated.
  • a silicon single crystal can be used as the semiconductor single crystal, and a single crystal of another semiconductor such as GaAs can be used.
  • each base diffusion region 17a is connected by a diffusion region of the second conductivity type to form a comb. Good.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　破壊耐量の高い半導体装置を提供する。 　同じベース拡散領域１７ａ底面に位置する埋込領域４４ａ相互間の距離Ｗｍ1よりも、異なるベース拡散領域１７ａ底面に位置し、互いに対面する埋込領域４４ａ間の距離Ｗｍ2を小さくする(Ｗｍ1＞Ｗｍ2)。ベース拡散領域１７ａ底面下でアバランシェ降伏が生じ、ベース拡散領域１７ａのソース拡散領域２１直下の高抵抗部分をアバランシェ電流が流れないので、破壊耐量が高い。

Description

半導体装置
技術分野
[0001] 本発明は半導体装置を高耐圧化する技術に関し、特に、高耐圧化と共に破壊耐量 を向上させる技術に関する。
背景技術
[0002] パワー半導体装置の技術分野では、高耐圧化の有力手段としてリサーフ構造の素 子が研究されている。
[0003] 図 37の符号 101は従来技術の半導体装置であり、抵抗値が小さい N型基板 111 上に抵抗値が大き ヽ N型の抵抗層 112がェピタキシャル成長によって形成されて!ヽ る。
[0004] 抵抗層 112の内部表面には、 P型で細長い形状のベース拡散領域 117が複数個 形成されており、各ベース拡散領域 117内部表面の幅方向中央位置には、表面濃 度がベース拡散領域 117よりも高い、 P型で細長いォーミック拡散領域 120が配置さ れている。
[0005] また、ベース拡散領域 117の内部表面のォーミック拡散領域 120の両側位置には 、ォーミック拡散領域 120と平行に N型で細長のソース拡散領域 121が配置されてい る。
[0006] ベース拡散領域 117内部表面のうち、ソース拡散領域 121の外周とベース拡散領 域 117の外周との間の部分はチャネル領域 122であり、その上には、ゲート絶縁膜 1 34とゲート電極膜 136とがこの順序で配置されている。
[0007] ゲート電極膜 136上には層間絶縁膜 137が配置されており、その層間絶縁膜 137 上には、ソース拡散領域 121とォーミック拡散領域 120と接触したソース電極膜 138 が配置されている。ソース電極膜 138は、層間絶縁膜 137によってゲート電極膜 136 とは分離されている。
[0008] 従って、ソース電極膜 138はゲート電極膜 136とは絶縁されながら、ソース拡散領 域 121とは電気的に接続され、ベース拡散領域 117には、ォーミック拡散領域 120を 介して電気的に接続されている。ソース電極膜 138の表面には保護膜 139が形成さ れている。
[0009] 基板 111の裏側の表面にはドレイン電極膜 130が形成されている。ソース電極膜 1 38を接地させ、ドレイン電極膜 130に正電圧を印加した状態でゲート電極膜 136に しきい値電圧以上の電圧を印加するとチャネル領域 122が N型に反転し、その反転 層によってソース拡散領域 121と抵抗層 112とが接続される。この状態は導通状態で あり、ドレイン電極膜 130からソース電極膜 138に向けて電流が流れる。
[0010] その状態カゝらゲート電極膜 136がソース電極膜 138と同じ電位にされると反転層は 消滅する。その結果、電流は流れなくなり、遮断状態になる。
[0011] ベース拡散領域 117の底部には、 P型の埋込領域 146がベース拡散領域 117と接 して配置されている。遮断状態では、ベース拡散領域 117と埋込領域 146とで構成さ れる P型の領域と、抵抗層 112で構成される N型の領域との間の PN接合が逆バイァ スされ、ベース拡散領域 117と埋込領域 146の両方から、 P型の領域と N型の領域の 両方に空乏層が大きく広がる。
[0012] 埋込領域 146は、細長のベース拡散領域 117が伸びる方向に沿った細長い領域 であり、各ベース拡散領域 117の幅方向の中央位置に 1個ずつ配置されている。
[0013] 各ベース拡散領域 117は互いに平行に配置されており、埋込領域 146相互間も互 いに平行になっている。各埋込領域 146から横方向に広がった空乏層同士は、隣り 合う埋込領域 146の中央位置で接触すると、埋込領域 146で挟まれた部分の抵抗 層 112は空乏層で満たされる。
[0014] 抵抗層 112の埋込領域 146で挟まれた部分に含まれる N型の不純物量と、埋込領 域 146に含まれる P型の不純物量とが等しくなるように設定されて!、る場合、抵抗層 1 12の埋込領域 146で挟まれた部分が空乏層で満たされたときには、ちょうど埋込領 域 146の内部も空乏層で満たされた状態になる。
[0015] この状態ではベース拡散領域 117の底面力も埋込領域 146の下端までの間が空 乏層で満たされており、その空乏層の底面は平面になるから、あたかもプレーナ接合 力も空乏層が広がったようになり、耐圧が高くなるという利点がある。このような空乏層 を形成する不純物量を与える拡散構造はリサーフ構造と呼ばれている。 [0016] し力しながら、上記のようなリサーフ構造を持つ半導体素子に大きな逆バイアスが 印加された場合、ベース拡散領域 117の真下位置でアバランシェ降伏が生じるか、 ベース拡散領域 117とベース拡散領域 117の間の下方位置でアバランシェ降伏が 生じるかが定まらない。
[0017] ベース拡散領域 117の真下位置でアバランシヱ降伏が生じた場合、ベース拡散領 域 117のソース拡散領域 121よりも下の高抵抗部分に電流が流れ、寄生バイポーラト ランジスタがオンし、高抵抗の部分が破壊する場合がある。
特許文献 1：特開 2003— 101022号公報
特許文献 2：特開 2003 - 86800号公報
発明の開示
発明が解決しょうとする課題
[0018] 本発明の目的は、高耐圧で破壊耐量の高い半導体装置を提供することにある。
課題を解決するための手段
[0019] 上記課題を解決するため、請求項 1記載の発明は、第 1導電型の抵抗層と、前記 抵抗層の内部の表面付近に形成され、互いに離間して位置する第 2導電型の複数 のベース拡散領域と、前記各ベース拡散領域の縁よりも内側の領域の前記各ベース 拡散領域内部の表面付近にそれぞれ形成され、前記各ベース拡散領域よりも浅 ヽ 第 1導電型のソース拡散領域と、前記各ベース拡散領域の縁付近であって、前記各 ベース拡散領域の縁と前記各ソース拡散領域の縁の間のチャネル領域と、少なくとも 前記各チャネル領域上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置する ゲート電極膜と、前記各ベース拡散領域底面に複数個ずつ配置され、前記各ベース 拡散領域にそれぞれ接続された複数の第 2導電型の埋込領域を有し、同じ前記べ ース拡散領域の底面に隣接して位置する前記埋込領域の間の部分の前記抵抗層 の幅 Wmは、異なる前記ベース拡散領域の底面にそれぞ; tl^立置し互いに隣接する
1
前記埋込領域で挟まれた部分の前記抵抗層の幅 Wmよりも大きく形成された半導体
2
装置である。
請求項 2記載の発明は、前記各ベース拡散領域は細長く形成され、互いに平行に 配置され、前記埋込領域は前記各ベース拡散領域の長手方向に沿って互いに平行 に配置された請求項 1記載の半導体装置である。
請求項 3記載の発明は、前記各埋込領域は、前記抵抗層に形成された溝と、前記 溝内に充填された第 2導電型の半導体材料を有する請求項 1又は請求項 2のいずれ か 1項記載の半導体装置である。
請求項 4記載の発明は、前記各埋込領域の幅はそれぞれ等しい請求項 2乃至請 求項 3の 、ずれか 1項記載の半導体装置である。
請求項 5記載の発明は、前記各埋込領域の長さが等しい請求項 2乃至請求項 4の V、ずれか 1項記載の半導体装置である。
請求項 6記載の発明は、隣接する 2個一組のベース拡散領域のうち、一方のベース 拡散領域の幅方向中央位置から他方のベース拡散領域の幅方向中央位置までの 間であって、ベース拡散領域の深さよりも深ぐ埋込領域の底面よりも浅い範囲では、 第 1導電型の不純物量と第 2導電型の不純物量とが略等しくされた請求項 1乃至請 求項 4の 、ずれか 1項記載の半導体装置である。
請求項 7記載の発明は、前記ソース拡散領域と前記ベース拡散領域に電気的に接 続されたソース電極膜を有する請求項 1乃至請求項 6のいずれか 1項記載の半導体 装置である。
請求項 8記載の発明は、前記抵抗層の前記ベース拡散領域が形成された面とは反 対側の面には、前記抵抗層と同じ導電型で前記抵抗層よりも高濃度のドレイン層が 配置された請求項 1乃至請求項 7のいずれか 1項記載の半導体装置である。
請求項 9記載の発明は、前記抵抗層の前記ベース拡散領域が形成された面とは反 対側の面には、前記抵抗層とは反対の導電型のコレクタ層が配置された請求項 1乃 至請求項 7のいずれか 1項記載の半導体装置である。
請求項 10記載の発明は、前記抵抗層の前記ベース拡散領域が形成された面とは 反対側の面には、前記抵抗層とショットキー接合を形成するショットキー電極膜が配 置された請求項 1乃至請求項 7のいずれか 1項記載の半導体装置である。
請求項 11記載の発明は、前記抵抗層の前記ベース拡散領域が形成された側の表 面に、前記抵抗層と電気的に接続され、前記ソース電極膜とは絶縁されたドレイン電 極膜が配置された請求項 7記載の半導体装置である。 [0020] 本発明は上記のように構成されており、同じベース拡散領域の底面に位置する複 数の埋込領域のうち、隣接する埋込領域間の距離 Wmは、それらの埋込領域で挟
1
まれた抵抗層の幅 Wmと同じであり、また、隣接するベース拡散領域底面に位置す
1
る埋込領域同士の距離であって、隣接する埋込領域間の距離 Wmは、その埋込領
2
域で挟まれた抵抗層の幅 Wmと同じであるように構成することができる。距離 Wmは
2 1 距離 Wmよりも大きく形成されており、アバランシェ降伏は、ベース拡散領域の埋込
2
領域と埋込領域の間の部分の底面下で生じる。
[0021] ソース拡散領域は、ベース拡散領域の縁に沿ってある一定の距離をもって配置さ れており、ソース拡散領域に接続されたソース電極膜は、ベース拡散領域の幅方向 中央付近でベース拡散領域と電気的に接続されている。
[0022] 従って、アバランシヱ降伏によって流れるアバランシヱ電流は、ソース拡散領域の底 面下のベース拡散領域の高抵抗部分を通らな 、ので、高 、破壊耐量が得られる。
[0023] なお、ベース拡散領域と埋込領域を細長に形成した場合、埋込領域はベース拡散 領域の長手方向に沿って平行に配置される。
発明の効果
[0024] 高破壊耐量の半導体素子が得られる。
図面の簡単な説明
[0025] [011(a), (b) :本発明の半導体装置の製造工程を説明するための図 (1)
[図 2](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (2)
[図 3](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (3)
[図 4](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (4)
[図 5](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (5)
[図 6](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (6)
[図 7](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (7)
[図 8](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (8)
[図 9](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (9)
[図 10](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (10)
[図 l l](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (11) 圆 12](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (12) 圆 13](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (13) 圆 14](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (14) 圆 15](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (15) 圆 16](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (16) 圆 17](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (17) 圆 18](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (18) 圆 19](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (19) 圆 20](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (20) 圆 21](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (21) 圆 22](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (22) 圆 23](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (23) 圆 24](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (24) 圆 25](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (25) 圆 26](a)、（b) :本発明の半導体装置の製造工程を説明するための図 (26) 圆 27]本発明の第 1例の半導体装置の活性領域部分の切断面図 圆 28]本発明の第 1例の半導体装置の耐圧領域部分の切断面図
[図 29]図 6(a)、（b)の A— A線切断面図
[図 30]図 8(a)、（b)の B— B線切断面図
[図 31]図 17(a)、（b)の C C線切断面図
[図 32]図 20(a)、（b)の F— F線切断面図
圆 33]本発明の第 2例の半導体装置を説明するための断面図
圆 34]本発明の第 3例の半導体装置を説明するための断面図
圆 35]本発明の第 4例の半導体装置を説明するための断面図
[図 36]アバランシェ降伏が生じる位置を説明するための図
圆 37]従来技術の半導体装置を説明するための断面図
符号の説明
11……半導体支持層 15· ··· "抵抗層
17a" -…ベース拡散領域
21 · ··· "ソース拡散領域
22· ··· "チャネル領域
34· ··· "ゲート絶縁膜
36· ··· "ゲート電極膜
38· ··· "ソース電極膜
40a- …-半導体材料
43a- …'活性溝
44a- · …-埋込領域
Wm、 Wm……抵抗層の幅
1 2
発明を実施するための最良の形態
[0027] 本発明では、 P型と N型のうち、いずれか一方を第 1導電型とし、他方を第 2導電型 として説明する。第 1導電型が N型の場合、第 2導電型は P型であり、それとは逆に第
1導電型が P型の場合は第 2導電型は N型となる。
[0028] また、下記実施例では半導体基板や半導体層はシリコン単結晶であるが、他の半 導体材料の結晶であってもよ 、。
[0029] 本発明の半導体装置の構造を説明する。図 27、図 28の符号 1は、本発明の第 1例 の半導体装置を示している。
[0030] この半導体装置 1は、第 1導電型の半導体支持層 11を有している。本発明の半導 体装置 1は、 1枚のゥ ーハ中に複数が作成されるが、先ず、ゥエーハ状態で半導体 支持層 11の表面にェピタキシャル成長され、それによつて第 1導電型の成長層 12が 形成される。
以下、 1個の半導体装置の内部構造を説明する。
[0031] 成長層 12のうち、その内部表面であって、半導体装置 1の中央位置には、成長層 1 2よりも高濃度の第 1導電型の導電層 14が形成されており、成長層 12と導電層 14と で MOSトランジスタのドレインである抵抗層 15が構成されて ヽる。本発明には導電 層 14を有さない半導体装置も含まれるが、その場合、成長層 12によって抵抗層 15 が構成される。
[0032] 抵抗層 15内部の表面付近には、第 2導電型のベース拡散領域 17aが複数個所定 間隔で形成されている。全てのベース拡散領域 17aの深さは同じであり、ここでは導 電層 14の深さよりも浅くされている。但し、導電層 14の深さがベース拡散領域 17aよ りも浅 ヽ半導体装置も本発明に含まれる。
[0033] 各ベース拡散領域 17a内部の表面付近には、第 1導電型のソース拡散領域 21と、 ベース拡散領域 17aよりも表面濃度が高い第 2導電型のォーミック拡散領域 20とが 配置されている。
[0034] ベース拡散領域 17aの平面形状とソース拡散領域 21の平面形状とォーミック拡散 領域 20の平面形状はそれぞれ長方形等の細長に形成されており、 1個のベース拡 散領域 17aの内部には、 1又は 2個のソース拡散領域 21が、その長辺がベース拡散 領域 17aの長手方向に沿って配置されて 、る。
[0035] また、ォーミック拡散領域 20は、各ベース拡散領域 17aの幅方向中央位置に、そ の長辺がベース拡散領域 17aの長手方向に沿って配置されて 、る。
[0036] ソース拡散領域 21とォーミック拡散領域 20の幅と長さはベース拡散領域 17aの幅 と長さよりも小さくされており、また、ソース拡散領域 21とォーミック拡散領域 20はべ ース拡散領域 17aよりも浅くされ、ソース拡散領域 21とォーミック拡散領域 20は、ベ ース拡散領域 17aからはみ出さな 、ように配置されて 、る。
[0037] ソース拡散領域 21とベース拡散領域 17aとは、反対の導電型であるからソース拡散 領域 21とベース拡散領域 17aの間には pn接合が形成され、ォーミック拡散領域 20と ベース拡散領域 17aとは同じ導電型であるから、ォーミック拡散領域 20とベース拡散 領域 17aとは、互いに電気的に接続されている。
[0038] ソース拡散領域 21は、ベース拡散領域 20の長辺力も一定距離だけ離間されてお り、ベース拡散領域 17a内部のうち、ベース拡散領域の 17a長辺とソース拡散領域 2 1の長辺の間の部分は、後述するような反転層が形成されるチャネル領域 22にされ ている。ベース拡散領域 17aとソース拡散領域 21は細長いので、チャネル領域 22も 細長い。
[0039] チャネル領域 22上にはゲート絶縁膜 34が配置されている。ゲート絶縁膜 34はチヤ ネル領域 22の幅方向両側に僅かにはみ出ており、従って、ゲート絶縁膜 34の幅方 向の端は、ソース拡散領域 21上と抵抗層 15上に位置している。
[0040] ゲート絶縁膜 34の表面にはゲート電極膜 36が配置されており、ゲート電極膜 36上 には層間絶縁膜 37が配置されている。
[0041] 層間絶縁膜 37上にはソース電極膜 38が配置されている。ソース拡散領域 21の表 面とォーミック拡散領域 20の表面の少なくとも一部は露出されており、ソース電極膜 38は、その露出部分にも配置され、ソース拡散領域 21とォーミック拡散領域 20とに 電気的に接続されている。
[0042] その結果、ベース拡散領域 17aはォーミック拡散領域 20を介してソース電極膜 38 に接続されている。従って、ソース拡散領域 21とベース拡散領域 17aとはソース電極 膜 38によって短絡されている。ソース電極膜 38とゲート電極膜 36の間には層間絶縁 膜 37が位置しているので、ソース電極膜 38とゲート電極膜 36とは、層間絶縁膜 37 によって絶縁されている。
[0043] 半導体支持層 11の抵抗層 15が配置された側の面とは反対側の面にはドレイン電 極膜 30が配置されている。ドレイン電極膜 30と半導体支持層 11とは、後述するショ ットキー接合型 IGBTとは異なり、ォーミック接触であり、ドレイン電極膜 30と半導体支 持層 11とは電気的に接続されて!ヽる。
[0044] この半導体装置 1の動作を説明すると、第 1導電型が N型、第 2導電型が P型の場 合、ソース電極膜 38を接地させ、ドレイン電極膜 30に正電圧を印加した状態で、ゲ ート電極膜 36にしきい値電圧以上の正電圧を印加すると、チャネル領域 22の内部 表面にチャネル領域 22とは反対の導電型の反転層が形成され、ソース拡散領域 21 と抵抗層 15とがその反転層で接続され、導通状態になる。
[0045] 半導体装置 1が MOSトランジスタの場合は半導体支持層 11がドレイン層として機 能し、導通状態では、ドレイン電極膜 30からソース電極膜 38に向け、反転層と抵抗 層 15とドレイン層 (半導体支持層 11)を通って電流が流れる。
[0046] 導通状態カゝらゲート電極膜 36とソース電極膜 38とを短絡させる等、ゲート電極膜 3 6の電位をしきい値電圧未満にすると反転層は消滅し、遮断状態になる。遮断状態 では電流は流れない。 [0047] この半導体装置 1では、後述する図 8(a)に示すように、抵抗層 15には細長の溝 43a が形成され (この実施例では溝 43aは導電領域 14を形成した後に形成されているが 、溝 43aの形成は、導電領域 14を形成する前であってもよい)、図 9(a)に示すように、 その溝 43a内に第 2導電型の半導体材料 40aが充填され、溝 43a及び半導体材料 4 Oaのベース拡散領域 17aよりも下の部分で埋込領域 44aが構成されている。
後述するように、埋込領域 44aの上部はベース拡散領域 17aに接続されている。
[0048] ベース拡散領域 17aと埋込領域 44aとで構成される第 2導電型の領域と、抵抗層 1 5で構成される第 1導電型の領域の間には PN接合が形成されており、その PN接合 が逆バイアスされると、その PN接合カゝらベース拡散領域 17a内や抵抗層 15内と、埋 込領域 44a内に空乏層が広がる。
[0049] ここで、埋込領域 44aの形状や位置関係を説明すると、溝 43aの抵抗層 15表面か らの深さ Dは、半導体支持層 11に達しない深さであって、ベース拡散領域 17aの深
1
さ Dや導電層 14の深さよりも深く形成されている。
2
[0050] ベース拡散領域 17aは、その長手方向が溝 43aの長手方向に沿って配置されてい る。また、ベース拡散領域 17aは、複数個の溝 43aを跨ぐ幅に形成されており、その 結果、各ベース拡散領域 17aの底部には埋込領域 44aが 2個以上配置されている。 各ベース拡散領域 17aの底面に位置する埋込領域 44aの個数は同じである。
[0051] 各ベース拡散領域 17aは互いに平行であり、 1個のベース拡散領域 17aの底部に 位置する複数の埋込領域 44aは、それらの上部が接続されたベース拡散領域 17aの 長辺に対して平行になっている。従って、各埋込領域 44aは互いに平行である。また 、各埋込領域 44aの幅は等しくなつている。
[0052] 埋込領域 44aとベース拡散領域 17aの接続部分は、チャネル領域 22よりもベース 拡散領域 17aの内側に位置しており、従って、チャネル領域 22の真下には、埋込領 域 44aは存しな!/、ようにされて!、る。
[0053] 対向する埋込領域 44aの側面同士の距離を、埋込領域 44a間の距離と定義し、同 じベース拡散領域 17aの底面下に位置する埋込領域 44a相互間の距離 Wmは等し
1 い (1個のベース拡散領域 17aの底面下に 3個以上の埋込領域 44aが位置した場合） [0054] また、異なるベース拡散領域 17a底面に位置する埋込領域 44a相互間でも、距離 Wmは等しくなつている。従って、全部のベース拡散領域 17aに対し、距離 Wmは
1 1 一定にされている。
[0055] 図 27は、 1個のベース拡散領域 17aの底面に 2個の埋込領域 44aが位置する場合 であり、距離 Wmは、同じベース拡散領域 17a底面に位置する二個の埋込領域 44a
1
で挟まれた抵抗層 15の幅でもある。
[0056] また、隣接する 2個のベース拡散領域 17aを一組とすると、異なるベース拡散領域 1 7aの底面に位置し、互いに面する埋込領域 44a間の距離 Wmは、各ベース拡散領
2
域 17aの組に関して一定値である。
[0057] それに対し、同じベース拡散領域 17aの底面下の埋込領域 44a間の距離 Wmと、
1 異なるベース拡散領域 17aの底面に位置し、互いに面する埋込領域 44a間の距離 Wmとは等しいとは限らない。
2
[0058] 各埋込領域 44aの幅は等しぐ符号 Wtで表す。また、ベース拡散領域 17aの深さ D から埋込領域 44aの底面の深さ Dの間の距離、即ち、埋込領域 44aの高さ D—Dを
2 1 1 2
H (この符号 Hは、ベース拡散領域 17aの深さよりも深ぐ埋込領域 44aの底面よりも 浅い範囲を示している。 ),埋込領域 44aの長さを L、 1個のベース拡散領域 17a底面 に位置する埋込領域 44aの数を n、導電領域が形成されている領域であって、埋込 領域 44aの上部 (ベース拡散領域 17aの底面)と底面の間の抵抗層 15の第 1導電型 の不純物の平均濃度を Nd、埋込領域 44aの第 2導電型の不純物濃度を Na、で表す と、第 1導電型の不純物量と第 2導電型の不純物量が等しいリサーフ条件は、下記 (1 )式で表される。
{Wm X(n-1)+Wm }XNdXHXL = WtXnXHXLXNa …… (1)
1 2
[0059] 上記 (1)式力 高さ Hと長さ Lを消去すると、
{Wm X(n-l)+Wm)}XNd = WtXnXNa …… (2)
1 2
となる。
[0060] 上記 (1)、（2)式は、活性領域内の総不純物量に対して成立する力 ベース拡散領 域 17a毎に考えた場合、隣接するベース拡散領域 17aのうち、一方のベース拡散領 域 17aの幅方向中央位置から他方のベース拡散領域 17aの幅方向中央位置までの 間の範囲毎に成立する。図 27の符号 Sは、 1組みのベース拡散領域 17aに対する 1 個の範囲を示している。
[0061] (2)式のリサーフ条件が成り立つと、ベース拡散領域 17aと抵抗層 15とが逆バイアス され、抵抗層 15のうち、埋込領域 44aで挟まれた部分が空乏層で満たされるときには 、埋込領域 44aの内部も空乏層で満たされる (但し、抵抗層 15ゃ埋込領域 44aが空 乏層で満たされる前に埋込領域 44aと抵抗層 15の間の PN接合部の電界がアバラン シェ降伏を起こす臨界値に達しな 、ことが前提である。 )0
[0062] そして、逆バイアスがそれ以上の大きさになると、空乏層は半導体支持層 11方向に 向かって広がり、耐圧を超える大きさになったときにアバランシェ降伏が生じる。
[0063] 図 36はアバランシヱ降伏が生じる位置を説明するための図であり、同一のベース拡 散領域 17aに接続された埋込領域 44aの間の位置であって、埋込領域 44a底面の 深さ付近の位置を符号 (a)で示し、それよりも浅くベース拡散領域 17aに近い位置は 符号 (b)で示す。
[0064] また、隣接するベース拡散領域 17a間であって、埋込領域 44a底面の深さ付近の 位置を符号 (c)で示し、それよりも浅くベース拡散領域 17aに近い位置は符号 (d)で示 す。
[0065] (2)式のリサーフ条件が成立している場合、アバランシェ降伏は、埋込領域 44a底面 の位置 (a)、（c)付近か、それよりも深い位置で発生する。その場合、アバランシェ電流 は埋込領域 44aを通って流れるため、ベース拡散領域 17aのソース拡散領域 21底 面下の部分を流れず、寄生バイポーラトランジスタはオンしない。従って、破壊耐量 は高い。
[0066] (2)式のリサーフ条件が成立しない場合は、隣接する 2個一組のベース拡散領域 17 aを考えた場合、その一方のベース拡散領域 17aの幅方向中央位置力 他方のベー ス拡散領域 17aの幅方向中央位置までの間の範囲 Sであって、ベース拡散領域 17a の深さよりも深ぐ埋込領域 44aの底面よりも浅い範囲 Hの間で、第 1導電型の不純 物量 Qdが多 、場合と、第 2導電型の不純物量 Qaが多 、場合の二種類ある。
[0067] 第 1導電型の不純物量 Qdが第 2導電型の不純物量 Qaよりも多 、場合は、抵抗層 1 5が高濃度の場合であり、ベース拡散領域 17aと抵抗層 15との間の pn接合力も抵抗 層 15内には空乏層が広がりにくいから、ベース拡散領域 17aの底面近くでアバラン シ 降伏が生じやすい。
[0068] 一般に、埋込領域 44aが離れて 、る箇所は空乏層で満たされにくくなるから、アバ ランシェ降伏は埋込領域 44aが離れて 、る場所で発生しやす!/、。
[0069] 従って、アバランシェ降伏は、ベース拡散領域 17aの底面近くであって、ベース拡 散領域 17aの底面に近い位置 (b)で発生し、ベース拡散領域 17aの間のベース拡散 領域 17aの深さに近い位置 (d)では発生しにくい。これはシミュレーションによって確 認されている。
[0070] この場合、アバランシェ降伏が生じた位置がベース拡散領域 17aの底面に近くても
、アバランシェ電流はソース拡散領域 21の底面下の高抵抗部分を通らないので、寄 生バイポーラトランジスタがオンせず、破壊が生じにく 、。
[0071] それに対し、第 2導電型の不純物量 Qaが第 1導電型の不純物量 Qdよりも多い場合 は、抵抗層 15内を空乏層が広がりやすい。この場合は、埋込領域 44a間が狭い部分 の深、位置 (c)でァバランシ 降伏が生じやす 、。
V、ずれにしろ、破壊が生じやす 、位置 (d)ではアバランシェ降伏は発生しな 、。
[0072] なお、本発明では、上記 (2)式中の各変数を、実質的に (2)式を満たすような値に設 定し、且つ、 Wm >Wmを満たすように設定している。
1 2
[0073] Wm >Wmを満たすためには、例えば Wm≥Wm X 2を満足するように設定して
1 2 1 2
おり、一例として Wm = 3. ^！！！に対し、1^!!! = 7. O /z m以上である。
2 1
[0074] ァバランシ 降伏が発生する位置と第 1、第 2の不純物量の濃度比 QdZQaの関係 を計算した。
[0075] 計算条件を下記表 1に示す。
[0076] [表 1] 表 1計算条件
距離 Wrr^ 1.0 μ,νη
距離 Wm2 ύ.5 Aim
幅 Wt 2.0 μ,νη
成長層濃度 Nd 2.86 Χ 1015cm- -3
埋込領域深さ D j 30 fim
埋込領域濃度 Na 7.50 X 1015cm- -3
ベース拡散領域深さ D2 1.5 μ,ίΤ)
ベース拡散領域表面濃度 1.00 X 1018cm" -3
ソース拡散領域深さ 0.3 / .m
才一ミック拡散領域深さ 1.0 Atm
[0077] 計算結果を下記表 2に示す。
[0078] [表 2]
表 2 濃度と降伏位置の関係
Qd/Qa Nd(cm— 3) Na(cm"3)
0.50 1.43 X 1015 7.50 X 1015 c
0.70 2.00 X 1015 7.50 X 1015 c
0.80 2.29 X 1015 7.50 X 1015 c
0.90 2.57 X 1015 7.50 X 1015 a, c
1.00 2.86 X 1015 7.50 X 1015 a, c
1.1 1 2.86 X 1015 6.75 X 1015 aと bの中間
1.25 2.86 X 1015 6.00 X 1015 b
1.43 2.86 X 1015 5.25 X 1015 b
2.00 2.86 X 1015 3.75 X 1015 b
Wm-, (7.0 m ) > Wm2 (3.5 u.m
Qd/Qa= l . 00のときに (2)式のリサーフ条件が成立しており、 QdZQaく 1. 00 のときは第 2導電型の不純物量 Qaが第 1導電型の不純物量 Qdよりも多い状態であり 、 1. 00< QdZQaのときは第 1導電型の不純物量 Qdが第 2導電型の不純物量 Qa よりも多い状態である。表中のいずれの場合も Wm >Wmの条件が満たされている
1 2
ので、位置 (d)ではアバランシェ降伏が生じて ヽな 、。 [0080] 比較例として、 Wm <Wmの場合と、 Wm =Wmの場合について、降伏が生じる
1 2 1 2
位置を計算した。その結果を下記表 3、 4に示す。
[0081] [表 3] 表 3 濃度と降伏位置の関係（比較例
Qd/Qa Nd(cm- 3) Na(cm— 位置
0.50 1.43 X 1015 7.50 X 1015 a
0.70 2.00 X 1015 7.50 X 1015 a
0.80 2.29 X 1015 7.50 X 1015 a
0.90 2.57 X 1015 7.50 X 1015 a
1.00 2.86 X 1015 7.50 X 1015 a, c
1.1 1 2.86 X 1015 6.75 X 1015 a, c
1.25 2.86 X 1015 6.00 X 1015 cと dの中間
1.43 2.86 X 1015 5.25 X 1015 d
2.00 2.86 X 1015 3.75 X 1015 d
\Nm、 (3.5 Atm ) < Wm2 (7.0 m )
[0082] [表 4]
表 4 濃度と降伏位置の関係（比較例）
Qd/Qa Nd(cm-3) Na(cm-3) 位置
0.50 1.43 X 1015 7.50 X 1015 a, c
0.70 2.00 X 1015 7.50 X 1015 a, c
0.80 2.29 X 1015 7.50 X 1015 a, c
0.90 2.57 X 1015 7.50 X 1015 a, c
1.00 2.86 X 1015 7.50 X 1015 a, c
1.1 1 2.86 X 1015 6.75 X 1015 a, c
と bの中間
1.25 2.86 X 1015 6.00 X 1015 - lcと dの中間
1.43 2.86 X 1015 5.25 X 1015 b
2.00 2.86 X 1015 3.75 X 1015 b
Wm (5.25 μηη ) = Wm2 (5.25 Aim [0083] Wm <Wmの場合、 QdZQa≥ 1.25になると位置 (d)でアバランシェ降伏が生じる
1 2
から、アバランシェ破壊を起こす可能性が高くなる。
[0084] Wm =Wmの場合、 QdZQa = 1.25を超えると位置 (d)付近でアバランシェ降伏が
1 2
発生するのでアバランシェ破壊を起こす可能性が高くなります。
[0085] なお、上記は、各ベース拡散領域 17aの底面下に埋込領域 44aが二個ずつ配置さ れていたが、三個以上であってもよい。（2)式を満たすために第二導電型の不純物量 を増加させる場合は、第 2導電型の不純物濃度 Naを高くしたり、埋込領域 44aの幅 Wtを大きくする他、各ベース拡散領域 17a底面にそれぞれ位置する埋込領域 44a の本数を増やすことができる。但し、幅 Wtを大きくすると溝 43aの内部表面に半導体 材料 40aを成長させに《なるので、埋込領域 44aの本数を増やす方がよい。
次に、本発明の半導体装置の製造方法を説明する。
[0086] 図 1(a)—図 26(a)は、上記のようなベース拡散領域 17aが配置される活性領域のェ 程に沿った断面図であり、図 1(b)—図 26(b)は、活性領域の外周付近の一部と、活 性領域を取り囲む耐圧領域の断面図である。
[0087] 図 l(a)、（b)の符号 10は、本発明の半導体装置を製造するための処理基板を示し ている。
[0088] この処理基板 10は、第 1導電型の半導体単結晶から成る半導体支持層 11と、該半 導体支持層 11表面に半導体支持層 11と同じ導電型の半導体結晶がェピタキシャル 成長によって成膜された成長層 12とを有して 、る。
[0089] 熱酸化処理により、成長層 12の表面には半導体単結晶の酸化物から成る初期酸 化膜 28が形成されている。
[0090] 次に、処理基板 10表面にレジスト膜を形成し、パターニングし、図 2(a)、（b)に示す ように、レジスト膜の活性領域上の位置に四角形の開口 49を形成する。図 2(b)の符 号 41は、パターユングされたレジスト膜を示しており、開口 49底面には初期酸ィ匕膜 2 8が露出している。
[0091] 次に、開口 49底面に位置する初期酸ィ匕膜 28をエッチングによって除去すると、初 期酸ィ匕膜 28に、図 3(a)、（b)に示すように、レジスト膜 41の開口 49と同形状の開口 31 が形成される。この開口 31の底面には成長層 12の表面が露出している。同図 (a)、 (b )の状態では、レジスト膜 41は除去されている。
[0092] 次に、熱酸化処理を行うと、図 4(a)、（b)に示すように、開口 31の底面の位置に、成 長層 12を構成する半導体の酸化物から成る緩和層 32が形成される。この緩和層 32 の膜厚は薄く形成されている。
[0093] その状態で処理基板 10の表面力 第 1導電型の不純物を照射すると、不純物は初 期酸化膜 28で遮蔽され、緩和層 32は透過し、図 5(a)、（b)に示すように、開口 31底 面位置の成長層 12の内部表面に、第 1導電型の高濃度不純物層 13が形成される。 この高濃度不純物層 13の深さは浅 、。
[0094] 次に、熱酸化処理を行うと、高濃度不純物層 13に含まれる第 1導電型の不純物が 深さ方向と横方向に拡散し、図 6(a)、（b)に示すように、活性領域に第 1導電型の導電 層 14が形成される。この導電層 14と成長層 12とで第 1導電型の抵抗層 15が構成さ れる。
[0095] このとき、拡散の際の熱酸化により、処理基板 10表面には半導体の熱酸化膜が形 成される。図 6(a)、（b)の符号 33は、その熱酸ィ匕膜と、緩和層 32や初期酸ィ匕膜 28と 一体になつたマスク酸ィ匕膜を示して 、る。
[0096] 導電層 14の表面の濃度は成長層 12の濃度よりも一桁程度高濃度である。導電層 14は拡散で形成されるため、その濃度は表面が高ぐ深さが深くなるほど小さくなる。 なお、導電層 14と成長層 12は同じ導電型であり、 PN接合を形成しないので、本発 明では、導電層 14の深さを、成長層 12の濃度の二倍まで低下した位置で定義する
[0097] 図 29は、図 6(a)、（b)の A— A線切断面図である。第 1導電型の不純物の横方向拡 散により、導電層 14の平面形状は、高濃度不純物層 13よりも大きぐ四隅が丸まった 四角形である。
[0098] 次に、マスク酸ィ匕膜 33上にレジスト膜を形成し、パターニングして図 7(a)に示すよう に、活性領域に複数の平行な細長開口 42aを形成する。また、同図 (b)に示すように 、耐圧領域にリング形状の複数のリング状開口 42bを形成する。符号 41は、開口 42 a、 42bが形成されたレジスト膜を示している。
[0099] 細長開口 42aは細長の長方形であり、リング状開口 42bは大きさが異なる四角リン グ (長方形又は正方形のリング)である。リング状開口 42bは同心状に配置されており 、細長開口 42aは、各リング状開口 42bによって取り囲まれている。
[0100] 隣り合うリング状開口 42bの対向する辺同士は平行にされており、且つ、細長開口 42aの四辺は、リング状開口 42bの辺に対して平行力、又は垂直にされている。
[0101] 各開口 42a、 42bの底面にはマスク酸ィ匕膜 33表面が露出しており、エッチングによ つて開口 42a、 42b底面位置のマスク酸ィ匕膜 33を除去してマスク酸ィ匕膜 33をパター ユングした後、レジスト膜 41を除去し、今度はマスク酸ィ匕膜 33をマスクとして抵抗層 1 5をエッチングによって掘削すると、図 8(a)、（b)に示すように、細長開口 42aの底面位 置に、活性溝 43aが形成され、リング状開口 42bの底面位置に、耐圧溝 43bが形成 される。
図 8(a)、（b)の B— B線切断面図を図 30に示す。
[0102] 活性溝 43aの平面形状は細長開口 42aと同じく細長の長方形であり、耐圧溝 43b の形状はリング状開口 42bと同じ四角リングである。
[0103] 活性溝 43a相互間の位置は開口 42aを形成したときに決定される。従って、上記 W m >Wmの条件は、開口 42a相互間の距離によって設定される。
1 2
[0104] 活性溝 43aと耐圧溝 43bの深さは同じであり、導電層 14よりも深ぐ且つ、半導体支 持層 11に達しない深さに形成されている。従って、各溝 43a、 43bの底面には、成長 層 12が露出している。各溝 43a、 43bの底面は、成長層 12の表面と平行であり、各 溝 43a、 43bの側面は底面と垂直である。
[0105] 次に、 CVDにより、溝 43a、 43bの内部の底面及び側面に第 2導電型の半導体単 結晶又は半導体多結晶を成長させ、図 9(a)、（b)に示すように、各溝 43a、 43b内を、 成長させた半導体単結晶又は半導体多結晶から成る第 2導電型の半導体材料 40a 、墨によって充填する。
[0106] 充填直後の状態では、半導体材料 40a、 40bの上部はマスク酸ィ匕膜 33の表面上 に突き出ており、図 10(a)、（b)に示すように、抵抗層 15よりも上の部分をエッチングに よって除去した後、図 l l(a)、（b)に示すように、導電層 14上に位置するマスク酸化膜 33表面は露出したままで、成長層 12に密着しているマスク酸ィ匕膜 33上にパター- ングしたレジスト膜 27を配置する。 [0107] その状態でエッチングすると、図 12(a)、（b)に示すように、成長層 12に密着したマス ク酸ィ匕膜 33は残り、耐圧領域の抵抗層 15の表面 (成長層 12の表面)は覆われたまま 、活性領域の導電層 14と、活性領域及び耐圧領域の半導体材料 40a、 40b表面が 露出する。
[0108] 次に、熱酸化処理により、図 13(a)、（b)に示すように、薄いゲート絶縁膜 34を形成し た後、 CVD法等によりゲート絶縁膜 34表面に導電性のポリシリコン薄膜を堆積させ、 ポリシリコンから成る導電性薄膜 35を形成する。
[0109] 次いで、図 14(a)、（b)に示すように、導電性薄膜 35上の所定位置にパターユングし たレジスト膜 46を配置し、エッチングによって導電性薄膜 35をパターユングし、図 15 (a)、（b)に示すように、ゲート電極膜 36を形成する。
[0110] 次に、処理基板 10の表面に第 2導電型の不純物を照射すると、ゲート電極膜 36と マスク酸ィ匕膜 33がマスクとなり、露出されたゲート絶縁膜 34を透過した不純物によつ て、図 16(a)、（b)に示すように、導電層 14の内部表面、及び活性溝 43aと耐圧溝 43b 内部の半導体材料 40a、 40bの内部表面に第 2導電型の高濃度不純物領域 16が形 成される。
[0111] 次いで、熱処理によって高濃度不純物領域 16に含まれる第 2導電型の不純物を拡 散させると、図 17(a)、（b)に示すように、活性領域と耐圧領域に、第 2導電型のベース 拡散領域 17aと補助ガード拡散領域 17bがそれぞれ形成される。
ベース拡散領域 17aと補助ガード拡散領域 17bの深さは同じであり、導電層 14の 深さよりも浅い。
[0112] 半導体材料 40a、 40bに含まれる第 2導電型の不純物濃度よりもベース拡散領域 1 7aと補助ガード拡散領域 17bに含まれる第 2導電型の不純物濃度の方が高いので、 各半導体材料 40a、 40bのベース拡散領域 17aや補助ガード拡散領域 17bよりも浅 い部分は、それぞれベース拡散領域 17aと補助ガード拡散領域 17bで置換されたも のとする。
[0113] その場合、ベース拡散領域 17aの底面に、活性溝 43aの残部 (下部)と、その内部に 充填されている半導体材料 40aとで第 2導電型の埋込領域 44aが形成され、また、補 助ガード拡散領域 17bの底面に、耐圧溝 43bの残部 (下部)と、その内部に充填され て 、る半導体材料 40bにより、第 2導電型の主ガード領域 44bが形成される。
[0114] 埋込領域 44aは細長であり、互いに平行になっている。埋込領域 44aは、ベース拡 散領域 17aの深さよりも下の部分で構成されており、横向きの直方体形状になる。ま た、埋込領域 44aの上部はベース拡散領域 17aに接続されているから、ベース拡散 領域 17aと同電位になる。
[0115] 耐圧溝 43b内に充填された半導体材料 40bの上部には、半導体材料 40bと同じ幅 の高濃度不純物領域 16が形成されるが、横方向拡散により、補助ガード拡散領域 1
7bの幅は、主ガード領域 44bの幅よりも広くなる。
図 17(a)、（b)の C-C線切断面図を図 31に示す。
[0116] 各ベース拡散領域 17aは、四隅が丸ぐ長辺が埋込領域 44aが伸びる方向に沿つ た長方形である。
[0117] 各ベース拡散領域 17aは互いに離間しており、第 2導電型の不純物の横方向拡散 により、ベース拡散領域 17aの縁はゲート電極膜 36の底面下に進入するため、ゲー ト電極膜 36は隣接するベース拡散領域 17aを跨ぐように位置している。
[0118] 補助ガード拡散領域 17bの形状は四角リング状であり、同心状に隣接する補助ガ ード拡散領域 17bは、互いに一定距離だけ離間している。
[0119] 次に、図 18(a)、（b)に示すように、処理基板 10表面にパターニングしたレジスト膜 4 5を配置し、ベース拡散領域 17aの幅方向中央位置のゲート絶縁膜 34を露出させた 状態で第 2導電型の不純物を照射し、ゲート絶縁膜 34を透過した第 2導電型の不純 物により、ベース拡散領域 17aの内部表面に浅!、第 2導電型の高濃度不純物層 18 を形成する。
[0120] この第 2導電型の高濃度不純物層 18は、長辺がベース拡散領域 17aの長手方向 に沿った長方形であり、高濃度不純物層 18の長辺とベース拡散領域 17aの長辺とは 平行である。
[0121] また、高濃度不純物層 18の長辺は、ゲート電極膜 36の縁から一定距離だけ離間し ており、レジスト膜 45を除去し、図 19(a)、（b)に示すように、パターユングした別のレジ スト膜 46を形成し、高濃度不純物層 18の長辺とゲート電極膜 36の縁との間の位置 のゲート絶縁膜 34表面を露出させて他の部分を覆った状態で第 1導電型の不純物 を照射すると、その不純物はゲート絶縁膜 34の露出部分を透過し、第 2導電型の高 濃度不純物領域 18とゲート電極膜 36の間に位置するベース拡散領域 17aの内部表 面に第 1導電型の高濃度不純物領域 19が形成される。
[0122] レジスト膜 46を除去した後、熱処理を行うと、第 2導電型の高濃度不純物領域 18と 第 1導電型の高濃度不純物領域 19に含まれる不純物がそれぞれ拡散し、図 20(a)、 ( b)に示すように、第 2導電型のォーミック拡散領域 20と第 1導電型のソース拡散領域 21がそれぞれ形成される。ォーミック拡散領域 20の表面濃度は、ベース拡散領域 1 7aの表面濃度よりも高ぐソース拡散領域 21とォーミック拡散領域 20は金属膜とォ 一ミック接触を形成するようになっている。
図 20(a)、（b)の F— F線切断面図を図 32に示す。
[0123] ォーミック拡散領域 20とソース拡散領域 21の平面形状の大きさはベース拡散領域 17aよりも小さぐまた、それらの深さはベース拡散領域 17aの深さよりも浅い。ォーミ ック拡散領域 20とソース拡散領域 21は、ベース拡散領域 17aの内側に位置しており 、導電領域 14や成長層 12とは接触していない。
[0124] 各ベース拡散領域 17a内には、ォーミック拡散領域 20とソース拡散領域 21とが少 なくとも 1個以上は形成される。
[0125] ソース拡散領域 21の端部は、横方向拡散によってゲート電極膜 36の底面下に進 入するが、ベース拡散領域 17aの端部とは接触せず、ゲート電極膜 36の底面下のベ ース拡散領域 17aの部分であって、ソース拡散領域 21の縁とベース拡散領域 17aの 縁の間でゲート絶縁膜 34と接触する部分によってチャネル領域 22が形成される。
[0126] 次に、 CVD法等により、図 21(a)、（b)に示すように、処理基板 10表面にシリコン酸 化膜等の層間絶縁膜 37を形成した後、図 22(a)、（b)に示すように、活性領域のゲー ト電極膜 36上や、耐圧領域の表面上にパターユングしたレジスト膜 47を配置し、露 出した層間絶縁膜 37とその下層に位置するゲート絶縁膜 34とをエッチングしてォー ミック拡散領域 20とソース拡散領域 21の少なくとも一部表面を露出させ、次いで、図 24(a), (b)に示すように、アルミニウム等の金属薄膜 29を形成すると、ォーミック拡散 領域 20—部表面とソース拡散領域 21—部表面は金属薄膜 29と接触する。
[0127] 次いで、ノターユングしたレジスト膜 (不図示)を金属薄膜 29上に配置し、エッチング によって金属薄膜 29をパターユングすると、図 25に示すように、ソース電極膜 38が 形成される。
[0128] ソース電極膜 38を形成する際に、ソース電極膜 38を構成する金属膜から成り、ソ ース電極膜 38からは絶縁され、ゲート電極膜 36に接続されたゲートパッドと、ソース 電極膜 38の一部力も成るソースパッドとを形成する。
[0129] このソース電極膜 38はソース拡散領域 21ゃォーミック拡散領域 20とォーミック接 触しており、ソース拡散領域 21はソース電極膜 38に直接電気的に接続され、ベース 拡散領域 17aは、ォーミック拡散領域 20を介してソース電極膜 38に電気的に接続さ れる。
[0130] 埋込領域 44aは、ベース拡散領域 17aに接触しており、従って、埋込領域 44aもソ ース電極膜 38に電気的に接続される。ソース電極膜 38は、層間絶縁膜 37によって ゲート電極膜 36とは電気的に絶縁されており、また、導電層 14や成長層 12には接 触していない。
[0131] 次に、図 26(a)、（b)に示すように、処理基板 10表面にシリコン酸化膜等から成る保 護層 39を形成し、エッチングによって保護層 39をパターユングする。そのパターニン グにより、ゲートパッドやソースパッドは露出される。
[0132] 次いで、図 27、図 28に示すように、半導体支持層 11の裏面側の露出した表面に 金属膜を形成し、その金属膜によってドレイン電極膜 30を構成させる。そして、ダイ シング工程を経ると、 1枚のゥヱーハから複数の半導体装置 1が得られる。
[0133] ドレイン電極膜 30は、半導体支持層 11とォーミック接触しており、成長層 12や導電 領域 14は、半導体支持層 11を介してドレイン電極膜 30に電気的に接続されて 、る
[0134] なお、この図 27、 28の G— G線切断面図は図 20(a)、（b)の F— F線切断面図と同じで あり、図 32に示されている。
[0135] 以上は、本発明の半導体装置 1が MOSトランジスタの場合であった力 本発明は、 他の種類の半導体装置も含まれる。
[0136] 図 33の符号 2は、 PN接合型 IGBTの本発明の第 2例の半導体装置である。この第
2例の半導体装置 2や、後述する各実施例の半導体装置 3、 4において、第 1例の半 導体装置 1と同じ部材については同じ符号を付して説明を省略する。また、後述する 各実施例のうち、少なくとも第 2—第 3例の各半導体装置 2— 3の耐圧領域の構成は 第 1例の半導体装置 1と同じである。
[0137] 第 2例の半導体装置 2は、第 1導電型の支持層 11に替え、第 2導電型のコレクタ層 51を有しており、該コレクタ層 51上に、第 1導電型の成長層 12が配置されている。コ レクタ層 51裏面には、コレクタ層 51とォーミック接触するコレクタ電極 55が形成され ている。他の構成は第 1例の半導体装置 1と同じである。
[0138] この半導体装置 2では、コレクタ層 51と成長層 12との間で PN接合が形成されてお り、半導体装置 2が導通するときには、その PN接合が順バイアスされ、コレクタ層 51 力も成長層 12内に少数キャリアが注入されるため、導通抵抗が低くなるようになって いる。
[0139] 図 34の符号 3は、ショットキー接合 IGBTの本発明の第 3例の半導体装置である。
この半導体装置 3では、研磨工程等によって第 1例の半導体装置 1の半導体支持 層 11の相当する部分が除去された後、研磨によって露出された成長層 12の表面に
、成長層 12とショットキー接合を形成するクロム等の金属膜が成膜され、その金属膜 によってショットキー電極膜 56が構成されて 、る。
[0140] このショットキー接合の極性は、半導体装置 3が導通する際に順バイアスされる極性 であり、ショットキー接合が順バイアスされることにより、ショットキー電極膜 56から成長 層 12内に少数キャリアが注入され、導通抵抗が低くなる。
[0141] 図 35の符号 4は、本発明の第 4例の半導体装置であり、第 2導電型の支持基板 52 上に第 1導電型の成長層 12がェピタキシャル成長によって形成されている。
[0142] この半導体装置 4では、抵抗層 15表面から拡散によって形成され、底面が半導体 支持層 11に達する分離拡散領域 53を有して ヽる。
[0143] 分離拡散領域 53はリング状であり、ベース拡散領域 17aが配置された活性領域を 取り囲んでいる。
[0144] 分離拡散領域 53が取り囲む領域の内側には、導電領域 14が形成されており、該 導電領域 14の内部表面近傍には、ソース拡散領域 21と同時形成の第 1導電型のド レイン拡散領域 54が配置されている。ドレイン拡散領域 54表面には、ソース電極膜 3 8と同時に形成され、ソース電極膜 38とは電気的に絶縁されたドレイン電極膜 59が 配置されており、それらにより、トランジスタ 6が構成されている。
[0145] 他方、リング状の分離拡散領域 53の外側には、小信号用のトランジスタやダイォー ド等の半導体素子 57が形成されており、複数の半導体素子 57によって制御回路等 の電子回路が構成されて 、る。
[0146] 支持基板 52の表面には、接地電位に接続されるアース電極膜 58が形成されてい る。ゲート電極膜 36は、分離拡散領域 53外側の半導体素子 57に接続されており、ト ランジスタ 6は、半導体素子 57によって形成された制御回路によって制御されている
[0147] アース電極膜 58を接地電位に置き、ドレイン電極膜 59とソース電極膜 38の間に電 圧を印加した状態で、ゲート電極膜 36にしきい値電圧以上の電圧を印加するとチヤ ネル領域 22に反転層が形成され、導通する。
[0148] 導通すると、ソース電極膜 38とドレイン電極膜 59との間で、電流は抵抗層 15内部 を横方向に流れる。
ゲート電極膜 36がしきい値電圧未満の電圧になると遮断する。
[0149] 導通状態と遮断状態の両方において、分離拡散領域 53と抵抗層 15とは逆バイァ スされており、このトランジスタ 6と他の半導体素子 57とは電気的に分離されている。
[0150] なお、本発明の半導体装置では、半導体単結晶にはシリコン単結晶を用いることが できる他、 GaAs等の他の半導体の単結晶を用いることもできる。
[0151] また、上記各実施例では、互いに分離された複数のベース拡散領域 17aを有して いたが、各ベース拡散領域 17aを第 2導電型の拡散領域で接続し、櫛状にしてもよ い。

Claims

請求の範囲
[1] 第 1導電型の抵抗層と、
前記抵抗層の内部の表面付近に形成され、互いに離間して位置する第 2導電型の 複数のベース拡散領域と、
前記各ベース拡散領域の縁よりも内側の領域の前記各ベース拡散領域内部の表 面付近にそれぞれ形成され、前記各ベース拡散領域よりも浅い第 1導電型のソース 拡散領域と、
前記各ベース拡散領域の縁付近であって、前記各ベース拡散領域の縁と前記各ソ ース拡散領域の縁の間のチャネル領域と、
少なくとも前記各チャネル領域上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するゲート電極膜と、
前記各ベース拡散領域底面に複数個ずつ配置され、前記各ベース拡散領域にそ れぞれ接続された複数の第 2導電型の埋込領域を有し、
同じ前記ベース拡散領域の底面に隣接して位置する前記埋込領域の間の部分の 前記抵抗層の幅 Wmは、異なる前記ベース拡散領域の底面にそれぞれ位置し互い
1
に隣接する前記埋込領域で挟まれた部分の前記抵抗層の幅 Wmよりも大きく形成さ
2
れた半導体装置。
[2] 前記各ベース拡散領域は細長く形成され、互いに平行に配置され、
前記埋込領域は前記各ベース拡散領域の長手方向に沿って互いに平行に配置さ れた請求項 1記載の半導体装置。
[3] 前記各埋込領域は、前記抵抗層に形成された溝と、前記溝内に充填された第 2導 電型の半導体材料を有する請求項 1又は請求項 2のいずれか 1項記載の半導体装 置。
[4] 前記各埋込領域の幅はそれぞれ等 、請求項 2乃至請求項 3の 、ずれか 1項記載 の半導体装置。
[5] 前記各埋込領域の長さが等 、請求項 2乃至請求項 4の 、ずれか 1項記載の半導 体装置。
[6] 隣接する 2個一組のベース拡散領域のうち、一方のベース拡散領域の幅方向中央 位置力 他方のベース拡散領域の幅方向中央位置までの間であって、ベース拡散 領域の深さよりも深ぐ埋込領域の底面よりも浅い範囲では、第 1導電型の不純物量 と第 2導電型の不純物量とが略等しくされた請求項 1乃至請求項 4のいずれか 1項記 載の半導体装置。
[7] 前記ソース拡散領域と前記ベース拡散領域に電気的に接続されたソース電極膜を 有する請求項 1乃至請求項 6のいずれか 1項記載の半導体装置。
[8] 前記抵抗層の前記ベース拡散領域が形成された面とは反対側の面には、前記抵 抗層と同じ導電型で前記抵抗層よりも高濃度のドレイン層が配置された請求項 1乃至 請求項 7のいずれか 1項記載の半導体装置。
[9] 前記抵抗層の前記ベース拡散領域が形成された面とは反対側の面には、前記抵 抗層とは反対の導電型のコレクタ層が配置された請求項 1乃至請求項 7の ヽずれか
1項記載の半導体装置。
[10] 前記抵抗層の前記ベース拡散領域が形成された面とは反対側の面には、前記抵 抗層とショットキー接合を形成するショットキー電極膜が配置された請求項 1乃至請 求項 7の 、ずれか 1項記載の半導体装置。
[11] 前記抵抗層の前記ベース拡散領域が形成された側の表面に、前記抵抗層と電気 的に接続され、前記ソース電極膜とは絶縁されたドレイン電極膜が配置された請求 項 7記載の半導体装置。
PCT/JP2004/018480 2004-01-07 2004-12-10 半導体装置 WO2005067057A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04821017A EP1705715B1 (en) 2004-01-07 2004-12-10 Semiconductor device
US11/481,247 US7282764B2 (en) 2004-01-07 2006-07-06 Semiconductor device
HK07107130.9A HK1099847A1 (en) 2004-01-07 2007-07-03 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004001886A JP3681741B2 (ja) 2004-01-07 2004-01-07 半導体装置
JP2004-001886 2004-01-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/481,247 Continuation US7282764B2 (en) 2004-01-07 2006-07-06 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2005067057A1 true WO2005067057A1 (ja) 2005-07-21

Family

ID=34747007

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/018480 WO2005067057A1 (ja) 2004-01-07 2004-12-10 半導体装置

Country Status (7)

Country Link
US (1) US7282764B2 (ja)
EP (1) EP1705715B1 (ja)
JP (1) JP3681741B2 (ja)
KR (1) KR100816702B1 (ja)
CN (1) CN100481501C (ja)
HK (1) HK1099847A1 (ja)
WO (1) WO2005067057A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681741B2 (ja) * 2004-01-07 2005-08-10 新電元工業株式会社 半導体装置
JP6092680B2 (ja) * 2013-03-26 2017-03-08 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6092749B2 (ja) * 2013-10-17 2017-03-08 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN108574012B (zh) * 2017-03-08 2021-12-24 无锡华润华晶微电子有限公司 超结vdmos器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169368A (ja) * 1985-09-10 1987-07-25 Tdk Corp 縦形半導体装置の製造方法
JPH0354868A (ja) * 1989-07-21 1991-03-08 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
JPH03155677A (ja) * 1989-08-19 1991-07-03 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH03238871A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07221192A (ja) * 1994-02-02 1995-08-18 Nissan Motor Co Ltd パワーｍｏｓｆｅｔ
JP2000077662A (ja) * 1998-09-02 2000-03-14 Hitachi Ltd 半導体スイッチング素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3636345B2 (ja) * 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
JP5134746B2 (ja) * 2001-09-20 2013-01-30 新電元工業株式会社 電界効果トランジスタの製造方法
US6521954B1 (en) * 2001-12-21 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP3681741B2 (ja) * 2004-01-07 2005-08-10 新電元工業株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169368A (ja) * 1985-09-10 1987-07-25 Tdk Corp 縦形半導体装置の製造方法
JPH0354868A (ja) * 1989-07-21 1991-03-08 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
JPH03155677A (ja) * 1989-08-19 1991-07-03 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JPH03238871A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07221192A (ja) * 1994-02-02 1995-08-18 Nissan Motor Co Ltd パワーｍｏｓｆｅｔ
JP2000077662A (ja) * 1998-09-02 2000-03-14 Hitachi Ltd 半導体スイッチング素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1705715A4 *

Also Published As

Publication number Publication date
EP1705715A1 (en) 2006-09-27
EP1705715B1 (en) 2012-08-22
CN1910758A (zh) 2007-02-07
EP1705715A4 (en) 2008-11-05
JP2005197439A (ja) 2005-07-21
CN100481501C (zh) 2009-04-22
KR100816702B1 (ko) 2008-03-27
KR20060116017A (ko) 2006-11-13
US7282764B2 (en) 2007-10-16
US20070045776A1 (en) 2007-03-01
JP3681741B2 (ja) 2005-08-10
HK1099847A1 (en) 2007-08-24

Similar Documents

Publication Publication Date Title
JP4930894B2 (ja) 半導体装置
EP3238260B1 (en) Reverse-conducting semiconductor device
JP5011681B2 (ja) 半導体装置
US9159846B2 (en) SiC semiconductor device
CN104380471A (zh) 碳化硅半导体装置及其制造方法
JP2019071313A (ja) 半導体装置
US11309416B2 (en) Semiconductor device
US8217420B2 (en) Power semiconductor device
KR100843532B1 (ko) 반도체 장치
JP7505217B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法
JP5011634B2 (ja) 半導体装置およびその半導体装置を用いた双方向スイッチ素子
JP2011243915A (ja) 半導体装置及びその製造方法
JP7068994B2 (ja) 半導体装置
US20240170569A1 (en) Semiconductor device and method of manufacturing the same
JP4122113B2 (ja) 高破壊耐量電界効果型トランジスタ
JP4177229B2 (ja) 半導体装置とその製造方法
WO2005067057A1 (ja) 半導体装置
JP4095492B2 (ja) 半導体装置
JP2003031821A (ja) 半導体装置
JP4406535B2 (ja) ショットキーダイオード付きトランジスタ
JP5023423B2 (ja) 縦型絶縁ゲート型電界効果トランジスタおよびその製造方法
JP4632797B2 (ja) 半導体装置、半導体装置の製造方法
JP7294467B2 (ja) 半導体装置
JP3869581B2 (ja) 半導体装置およびその製法
JP4851075B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200480039854.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11481247

Country of ref document: US

Ref document number: 1020067013577

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004821017

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2004821017

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067013577

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 11481247

Country of ref document: US