WO2004095584A1 - Bipolartransistor und verfahren zur herstellung desselben - Google Patents

Bipolartransistor und verfahren zur herstellung desselben Download PDF

Info

Publication number
WO2004095584A1
WO2004095584A1 PCT/EP2004/050335 EP2004050335W WO2004095584A1 WO 2004095584 A1 WO2004095584 A1 WO 2004095584A1 EP 2004050335 W EP2004050335 W EP 2004050335W WO 2004095584 A1 WO2004095584 A1 WO 2004095584A1
Authority
WO
WIPO (PCT)
Prior art keywords
collector
region
bipolar transistor
contact
buried layer
Prior art date
Application number
PCT/EP2004/050335
Other languages
English (en)
French (fr)
Inventor
Josef BÖCK
Thomas Meister
Reinhard Stengl
Herbert Schäfer
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2006500120A priority Critical patent/JP4781259B2/ja
Priority to EP04721910A priority patent/EP1616355B1/de
Priority to DE502004007560T priority patent/DE502004007560D1/de
Publication of WO2004095584A1 publication Critical patent/WO2004095584A1/de
Priority to US11/254,502 priority patent/US7719088B2/en
Priority to US12/716,692 priority patent/US7968972B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Definitions

  • the invention relates to a high-frequency bipolar transistor consisting of at least one emitter contact, which adjoins an emitter connection area, a base contact, which adjoins a base connection area, a collector contact, which adjoins a collector connection area, a buried layer being provided as the collector connection area, which coats the collector contact connects the collector area.
  • a high-frequency bipolar transistor is known from US 5,773,350.
  • the invention further relates to a method for producing a high-frequency bipolar transistor, in which a collector connection area, a collector area, at least on the collector connection area, a first insulation layer, a base area, a base connection area, at least on the
  • Base connection area a second insulation layer and an emitter connection area are provided, the collector connection area being designed as a buried layer.
  • Such a method is known from DE 19958062.
  • the collector resistance As the collector current I increases, the term proportional to 1 / IQ becomes smaller and smaller.
  • the main part of the transit frequency f ⁇ is therefore given in addition to the transit time ⁇ f in particular by the collector resistor R ⁇ and the emitter resistor Rg.
  • the transit frequency f j in addition to the transit time 6f, is mainly given by the collector resistance R Q , which is typically an order of magnitude larger than the emitter resistance Rg. The collector resistance must therefore be minimized for fast transistors.
  • a highly doped buried layer is generally used. This layer is created at the start of transistor fabrication. A semiconductor layer is then epitaxially grown on this low-resistance layer, in which the emitter, base and collector regions are produced. The highly doped buried layer is connected by a metallic collector contact and led to the surface of the bipolar transistor. This is described for example in US 5,773,350 and DE 19958062.
  • a collector contact is provided on only one side of the transistor. If the buried layer is not only connected on one side, but also on the opposite side or even in a ring around the entire transistor area, smaller collector resistances can be achieved. Such transistor configurations have an approximately half or a quarter of the resistance as a configuration with only a single collector contact, since the collector current can flow not only on one side, but on two or four sides.
  • the object of the present invention is accordingly to present a high-frequency bipolar transistor which combines a small space requirement with a low collector resistance and thus a high transit frequency. Furthermore, it is an object to achieve a method for producing such a bipolar transistor without additional process outlay.
  • the object is achieved by a high-frequency bipolar transistor of the type mentioned at the outset, which has a silicide region on the buried layer which connects the collector contact to the collector region with a low resistance.
  • This has the effect that the collector resistance is reduced because the collector region of the bipolar transistor is connected from virtually all sides, although only one side of the collector contact is provided.
  • the invention is based on the finding that sheet resistances of approximately 1 ohm / sq can be achieved by a silicide region on the buried layer.
  • a corresponding buried layer with a thickness of a few ⁇ m after doping only has sheet resistances which are approximately 10 ohms / sq.
  • the sheet resistance of the buried layer and thus the collector connection resistance can therefore be reduced by up to an order of magnitude by means of a silicide region.
  • the layer resistance is then so low that even if the buried layer is contacted on only one single transistor side, the collector connection area is connected from all sides with low resistance through the silicide region.
  • the silicide region has a thickness in the range between 10 and 200 nm, the thickness of the silicide region is preferably approximately 100 nm.
  • the silicide region contains at least one
  • Transition metal Titanium, cobalt, nickel, platinum or tantalum, for example, can be used as transition metal, which form a corresponding transition silicide with silicon.
  • the same metal is preferably used for the siliconization that is used in the overall process for the siliconization of others
  • the transition metal for the formation of the silicide region can thus be integrated into the transistor without additional costs.
  • the silicide region contains titanium or cobalt. These transition metals ensure a particularly low layer resistance of the buried layer. A metal is therefore chosen which provides the lowest possible sheet resistance.
  • the siliconization or formation of the silicide region typically brings about a reduction in the sheet resistance from approximately 100 ohm / sq of a 100 nm thick doped polysilicon layer to approximately 1 ohm / sq.
  • the sheet resistance of a correspondingly thick doped silicon layer is approx. 10 ohm / sq
  • a metal layer is in the ohm / sq range.
  • the first insulation layer is removed, at least partially, up to the buried layer, and a silicide region on the buried layer is made available immediately before an emitter contact, a base contact and a collector contact are produced,
  • the silicide region is formed in such a way that the collector contact is connected to the collector region with a low resistance.
  • a high-frequency bipolar transistor can be produced without additional process expenditure, which requires both little space and a low one
  • the buried layer is siliconized immediately after its creation or even consists entirely of metal
  • the buried layer is only here after the bipolar transistor has been completed, immediately before the start of the process Production of contacts (electrodes) siliconized. This avoids the application of metal during the transistor production and thus also metal contamination, which make such process management incompatible and unsuitable for today's transistor production processes.
  • the silicide region is formed in a thickness between 10 and 200 nm, preferably 100 nm.
  • Transition metal is used, preferably titanium or cobalt. This transition metal forms that with silicon corresponding transition metal silicide. Typically, a transition metal is selected that provides the lowest possible layer resistance of the buried layer.
  • both the first insulation layer and the second insulation layer are at least partially removed, so that the buried layer or the base connection region can be at least partially exposed and siliconized.
  • the insulation layers usually consist of silicon oxide or silicon nitride.
  • the insulation layer can therefore be removed with phosphoric acid in the case of silicon nitride and with hydrofluoric acid in the case of silicon oxide. If both insulation layers consist of the same material, no additional process step is required for the etching. Do they exist
  • Insulation layers made of different materials after the etching of the first insulation layer, the etching medium is changed to etch the second insulation layer.
  • both the base connection region and the buried layer are, at least partially, exposed and can be siliconized.
  • the etching can be done with the help of a mask. In the areas where etching is to be carried out, the mask is removed, the other areas remain covered.
  • the etching is usually carried out wet-chemically. In principle, dry chemical etching processes can also be used.
  • a preferred development of the method according to the invention provides that the silicide region is formed in a self-aligned manner with respect to the base connection area.
  • a silicide region is only formed on silicon.
  • silicon oxide or nitride are not siliconized.
  • the definition of the position of the silicide region on the buried layer therefore takes place without the aid of a photolithography.
  • the silicide region can be kept relatively small, for example in the range between 0.25 to 0.35 ⁇ m.
  • Fig. 1 In a schematic cross-sectional view of a known bipolar transistor.
  • Fig. 2 In schematic supervision a known one
  • Bipolar transistor in which the buried layer is provided on one side with a collector contact.
  • Fig. 3 In schematic supervision a known one
  • Bipolar transistor in which the buried layer is provided with a collector contact on two sides.
  • Fig. 4 In schematic supervision a known one
  • Bipolar transistor in which the buried layer forms a ring around the transistor
  • Base terminal region. 6 A schematic top view of a bipolar transistor according to the invention with a partially siliconized buried layer, self-aligned to the base connection area.
  • FIG. 8 A schematic cross-sectional view of a bipolar transistor according to the invention after etching the insulation layers and after formation of a silicide region.
  • FIG. 1 shows a schematic cross-sectional view of a known bipolar transistor 1, in which a buried layer 7 is arranged in the semiconductor substrate 12 and is delimited by two insulation regions 11, here designed as deep trenches 11.
  • the buried layer 7 is connected via a collector contact 6, which is used for
  • the bipolar transistor 1 also contains one
  • Emitter contact 2 which adjoins an emitter connection area 3, and a base contact 4.
  • a siliconized base connection area 13 is provided on a base connection area 5, which connects the base contact 4 to the base connection area 5.
  • Such a bipolar transistor 1 is described, for example, in DE 199 58 062.
  • the base region 15 below the emitter connection region 3 can consist of silicon germanium SiGe and has a thickness between 1 nm and 200 nm, typically 30 nm.
  • the collector region 14 is arranged, adjacent to the buried layer 7. This buried layer 7 is provided with a collector contact 6 in FIG. 1 only on one side of the bipolar transistor 1.
  • FIG. 2 schematically shows a top view of a bipolar transistor in which the buried layer 7 is provided with a collector contact 6 on a single side.
  • the base connection area 5 is connected by a base contact 4, the emitter connection area 3 by an emitter contact 2.
  • the bipolar transistor 1 has a small area, which is determined by the expansion of the buried layer 7, but the collector region (not shown here) is due to the relatively high sheet resistance of the buried layer 7 only on one side through the collector contact 6 connected.
  • the bipolar transistor 1 from FIG. 3 has an approximately half the resistance as the bipolar transistor 1 from FIG. 2.
  • the area which the buried layer 7 occupies is larger than the buried layer 7 of the bipolar transistor from FIG. 2.
  • the additionally required area of the buried layer 7 results from the width XI of the collector contact 6, the distance X2 from the collector contact 6 to the base connection region 5 and a protrusion X4 of the buried layer 7, the protrusion X4 in FIG. 3 representing the distance from the collector contact 6 to the closest edge of the buried layer 7.
  • This additionally required area is given by the available photolithography and adjustment tolerances.
  • Typical contact hole widths in photolithography today are, for example, 0.5 ⁇ m and adjustment tolerances of 0.25 ⁇ m, so that overall the buried layer 7 is widened by approximately 1 ⁇ m when an additional collector contact 6 is attached.
  • the bipolar transistor 1 according to the invention from FIG. 5 combines both a low collector resistance and thus a high transit frequency as well as a small space requirement.
  • the top view shows that the silicide region 8 extends around the base connection region 5.
  • 5 shows the width X3 of the overlap area between the collector contact 6 and the Silicide region 8 smaller than the width XI of the collector contact 6.
  • the width X3 of the overlap region and the width XI of the collector contact 6 are typically the same size.
  • the entire cross section of the collector contact 6 can therefore cover the silicide region 8.
  • the collector contact is also connected to the silicide region 8 if adjustment inaccuracies occur.
  • the buried layer 7, on the side of the collector contact 6 facing away from the base connection region 5, can remain unsilicated, as is shown in FIGS. 5 and 6. This can be advantageous if other components that are not to be siliconized are very close.
  • An auxiliary mask that prevents the siliconization can then be selected to be smaller than when the buried layer 7 is completely siliconized, if the silicide region 8 therefore extends over the entire surface of the buried layer 7. This reduces the possible
  • the silicide region 8 has a sheet resistance in the ohmic range.
  • the sheet resistance of the buried layer 7 is thus reduced such that even when the buried layer 7 is metal-contacted with the aid of the collector contact 6 on only one side of the bipolar transistor 1, the collector region is effectively connected from all sides through the silicide region 8.
  • the silicide region 8 it is not necessary here for the silicide region 8 to be guided to the collector contact 6 as a closed ring.
  • the collector resistance is already significantly reduced if the buried layer 7 is, for example, only siliconized up to the end faces of the bipolar transistor 1. as shown in FIG. 6 in a schematic top view.
  • the silicide region 8 extends at least to the level of the emitter contact 2.
  • This configuration can be favorable, for example, if, as shown in FIG. 1, the base connection region 5 is partially guided over an insulation area such as a trench.
  • the transistor dimensions can thus be kept as small as possible.
  • the silicide region 8 covers the entire buried layer 7 that is not covered by the base connection region 5, or whether regions of the buried layer 7 remain unsilicated as long as there is a continuous connection from the silicide region 8 to the collector contact 6.
  • a bipolar transistor 1 is manufactured in a known manner, with a buried layer 7, a collector region 14, a first insulation layer 10 on the buried layer 7 and the collector region 14, a base region 15 on the collector region 14, a base connection region 5, and a second insulation layer 9 on the base connection area 5 and an emitter connection area 3 are generated.
  • the emitter region that is adjacent to the base region 15 is not shown.
  • Both the second insulation layer 9 and the first insulation layer 10 can consist, for example, of silicon oxide or silicon nitride.
  • the first insulation layer 10 can have a thickness of a few 100 nm, preferably 100 to 600 nm, the second insulation layer 9 can have a thickness between 50 up to 300 nm. In general, the first insulation layer 10 is thicker than the second insulation layer 9.
  • the buried layer 7 typically consists of a 1 to 9 ⁇ m highly doped silicon layer
  • the collector region 14 consists of a 100 to 1000 nm thick epitaxial silicon layer
  • the base connection region 5 consists of a 50 to 300 nm thick highly doped polysilicon layer.
  • the first insulation layer 10 above the buried layer 7 is preferably removed, in the case of silicon oxide with hydrofluoric acid, in the case of silicon nitride with phosphoric acid.
  • This etching takes place in a self-aligned manner with respect to the base connection region 5.
  • the etching can be carried out with the aid of a mask, which can be made of lacquer, for example, which covers the areas in which no etching is to be carried out and only the areas which are left free in one subsequent process step to be siliconized.
  • a metal can be applied directly (for example with the aid of sputtering) and the surface of the buried one
  • Layer 7 and the metal can be converted into silicide or a silicide can be applied directly.
  • the thickness of such one Silicide region 8 is typically in the range between 10 and 200 nm.
  • the second insulation layer 9 is also removed. If the second insulation layer 9 and the first insulation layer 10 are made of the same material, it is usually not even necessary to extend the etching time for this, since the first insulation layer 10 is usually thicker than the second insulation layer 9. If the insulation layers 9 and 10 consist of different materials, after the etching of the second insulation layer 9, the etching medium is changed to remove the first insulation layer 10.
  • Both the second insulation layer 9 and the first insulation layer 10 can each be constructed from different layers. The etching is then to be carried out in such a way that at least all layers of these insulation layers 9 and 10 are removed.
  • the method described above causes the buried layer 7 to be siliconized in a self-aligned manner with respect to the base connection region 5.
  • the silicide region 8 on the buried layer 7 is hereby arranged in a falling line to the outer boundary of the base connection region 5, i.e. 5 and 6, the silicide region 8 borders directly on the base connection region 5, as a result of which particularly small dimensions of the bipolar transistor 1 are possible, which are smaller than those produced using photolithography. Further advantages of self-adjustment are the symmetrical construction of the bipolar transistor 1. In addition, there are lower costs than with adjusted methods, since no lithography is necessary.
  • the bipolar transistor 1 is then finished in the usual way, ie it becomes a dielectric deposited, which covers the entire bipolar transistor 1. Then metal contacts, the emitter contact, the base contact and the collector contact are generated and metallization levels are deposited.
  • the method described above can be used for self-aligned double polysilicon transistors, i. H. such transistors in which the emitter and base connection region each consist of polysilicon and are themselves adjusted to one another, as well as for poly transistors or adjusted transistors.
  • a high-frequency bipolar transistor is made available, which combines both a small space requirement and thus lower power consumption, and a low collector resistance and thus a high transit frequency.
  • a method according to the invention was presented which enables the production of a high-frequency bipolar transistor with the above-mentioned properties without additional process expenditure.
  • the high-frequency bipolar transistor according to the invention has, in comparison to known bipolar transistors with the same space requirement, a lower collector resistance and thus a better transistor performance, such as a higher transit frequency, shorter gate delay times, or a lower power consumption of integrated circuits.
  • the manufacturing costs are comparable.
  • the high-frequency bipolar transistor according to the invention shows similarly fast transit frequencies, but with significantly lower manufacturing costs due to the smaller space requirement, and lower power consumption due to the smaller collector-substrate capacity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft einen Hochfrequenz-Bipolartransistor (1), bestehend aus zumindest einem Emitterkontakt (2), der an einen Emitteranschlussbereich (3) angrenzt, einem Basiskontakt (4), der an einem Basisanschlussbereich (5) angrenzt, einem Kollektorkontakt (6), der an einen Kollektoranschlussbereich (7) angrenzt, wobei als Kollektoranschlussbereich eine vergrabene Schicht (7) vorgesehen ist, die den Kollektorkontakt (6) mit einem Kollektorgebiet (14) verbindet. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung solch eines (15) Hochfrequenz-Bipolartransistors (1). Die Erfindung zeichnet sich dadurch aus, dass eine Silizidregion (8) auf der vergrabenen Schicht (7) vorgesehen ist, die den Kollektorkontakt (6) niederohmig an das Kollektorgebiet (14) anschliesst.

Description

Beschreibung
BIPOLARTRANSISTOR UND VERFAHREN ZUR HERSTELLUNG DESSELBEN
Die Erfindung betrifft einen Hochfrequenz-Bipolartransistor bestehend aus zumindest einem Emitterkontakt, der an einen Emitteranschlussbereich angrenzt, einem Basiskontakt, der an einen Basisanschlussbereich angrenzt, einem Kollektorkontakt, der an einen Kollekotoranschlussbereich angrenzt, wobei als Kollektoranschlussbereich eine vergrabene Schicht vorgesehen ist, die den Kollektorkontakt mit dem Kollektorgebiet verbindet. Solch ein Hochfrequenz-Bipolartransistor ist aus der US 5,773,350 bekannt.
Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines Hochfrequenz-Bipolartransistors, bei dem ein Kollektoranschlussbereich, ein Kollektorgebiet, zumindest auf dem Kollektoranschlussbereich eine erste Isolationsschicht, ein Basisgebiet, ein Basisanschlussbereich, zumindest auf dem
Basisanschlussbereich eine zweite Isolationsschicht und ein Emitteranschlussbereich zur Verfügung gestellt werden, wobei der Kollektoranschlussbereich als vergrabene Schicht ausgeführt wird. Solch ein Verfahren ist aus der DE 19958062 bekannt .
Für einen Bipolartransistor gilt nachfolgende Gleichung,
-L.=τ, HRc +RE)CBC + CBE ~' CBC UT
mit der Transitfrequenz i , der Transitzeit öf, dem Kollektorwiderstand Rς, dem Emitterwiderstand Rg, der Basis- Kollektor-Kapazität Cß , der Basis-Emitter-Kapazität C-Q-Q, dem Kollektorstrom I und der Thermospannung Uj . Mit zunehmendem Kollektorstrom I wird der Term proportional 1/IQ immer kleiner. Der Hauptanteil der Transitfrequenz f^ ist daher neben der Transitzeit δf insbesondere durch den Kollektorwiderstand Rς und den Emitterwiderstand Rg gegeben. Bei heutigen Transistoren ist die Transitfrequenz fj, neben der Transitzeit 6f, jedoch hauptsächlich durch den Kollektorwiderstand RQ gegeben, der typischerweise eine Größenordnung größer ist als der Emitterwiderstand Rg. Für schnelle Transistoren muss daher der Kollektorwiderstand minimiert werden.
Zum Erzielen eines niederohmigen Kollektoranschlusses, wird im Allgemeinen eine hochdotierte vergrabene Schicht (Buried Layer) verwendet. Diese Schicht wird zu Beginn der Transistorherstellung erzeugt. Im Anschluss wird auf diese niederohmige Schicht eine Halbleiterschicht epitaktisch aufgewachsen, in der die Emitter-, Basis-, und Kollektorgebiete erzeugt werden. Die hochdotierte vergrabene Schicht wird durch einen metallischen Kollektorkontakt angeschlossen und an die Oberfläche des Bipolartransistors geführt. Dies ist beispielsweise in der US 5,773,350 und DE 19958062 beschrieben.
In der Regel ist auf nur einer Seite des Transistors ein Kollektorkontakt vorgesehen. Wird die vergrabene Schicht nicht nur auf einer Seite angeschlossen, sondern auch auf der gegenüberliegenden Seite oder sogar ringförmig um das gesamte Transistorgebiet, können kleinere Kollektorwiderstände erzielt werden. Solche Transistorkonfigurationen weisen einen in etwa halb bzw. viertel so großen Widerstand auf, wie eine Konfiguration mit lediglich einem einzigen Kollektorkontakt, da der Kollektorstrom nicht nur nach einer Seite, sondern nach zwei bzw. vier Seiten fließen kann.
Allerdings bringt diese Ausführung wesentliche Nachteile mit sich. Zum einen vergrößern sich die Transistorabmessungen durch die zusätzlichen Kollektorkontaktgebiete. Dies führt zu höheren Herstellungskosten aufgrund der größeren benötigten Substratfläche. Zum anderen wird auch die Kollektor-Substrat- Kapazität des Bipolartransistors proportional zur zunehmenden Fläche der vergrabenen Schicht vergrößert. Dies wiederum führt zu negativen Auswirkungen, wie einer höheren
Gatterverzögerungszeit oder erhöhtem Leistungsverbrauch von integrierten Schaltungen.
Aufgabe der vorliegenden Erfindung ist demnach, einen Hochfrequenz-Bipolartransistor vorzustellen, der einen geringen Platzbedarf mit einem niedrigen Kollektorwiderstand und damit einer hohen Transitf equenz kombiniert. Weiterhin ist es Aufgabe, ein Verfahren zur Herstellung solch eines Bipolartransistors, ohne zusätzlichen Prozessaufwand zu erreichen.
Erfindungsgemäß wird die Aufgabe durch einen Hochfrequenz- Bipolartransistor der eingangs erwähnten Art gelöst, der eine Silizidregion auf der vergrabenen Schicht aufweist, die den Kollektorkontakt niederohmig an das Kollektorgebiet anschließt. Hierdurch wird erreicht, dass der Kollektorwiderstand reduziert wird, weil das Kollektorgebiet des Bipolartransistors quasi von allen Seiten angeschlossen wird, obwohl nur auf einer Seite ein Kollektorkontakt vorgesehen ist.
Der Erfindung liegt die Erkenntnis zugrunde, dass sich durch eine Silizidregion auf der vergrabenen Schicht, Schichtwiderstände von ca. 1 Ohm/sq erzielen lassen. Dagegen weist eine entsprechende vergrabene Schicht mit einer Dicke von einigen μm nach einer Dotierung lediglich Schichtwiderstände auf, die bei ca. 10 Ohm/sq liegen. Der Schichtwiderstand der vergrabenen Schicht und damit der Kollektoranschlusswiderstand, kann also durch eine Silizidregion bis zu etwa einer Größenordnung reduziert werden. Der Schichtwiderstand ist dann so niedrig, dass auch bei einer Kontaktierung der vergrabenen Schicht auf nur einer einzigen Iransistorseite, der Kollektoranschlussbereich quasi von allen Seiten durch die Silizidregion niederohmig angeschlossen ist.
In einer typischen Ausgestaltung des erfindungsgemäßen Bipolartransistors weist die Silizidregion eine Dicke im Bereich zwischen 10 und 200 nm auf, vorzugsweise liegt die Dicke der Silizidregion bei ca. 100 nm.
Typischerweise enthält die Silizidregion zumindest ein
Übergangsmetall. Als Übergangsmetall können beispielsweise Titan, Kobalt, Nickel, Platin oder Tantal eingesetzt werden, die mit Silizium ein entsprechendes Übergangssilizid bilden. Vorzugsweise wird für die Silizierung dasselbe Metall verwendet, das im Gesamtprozess zur Silizierung anderer
Gebiete wie z. B. des Basisanschlussbereichs oder von Source- , Drain- und Gate-Gebieten von CMOS-Transistoren ohnehin benötigt wird. Somit kann das Übergangsmetall für die Ausbildung der Silizidregion ohne Zusatzkosten in den Transistor integriert werden.
In einer besonders vorteilhaften Ausgestaltung des erfindungsgemäßen Hochfrequenz-Bipolartransistors enthält die Silizidregion Titan oder Kobalt. Diese Übergangsmetalle gewährleisten einen besonders niedrigen Schichtwiderstand der vergrabenen Schicht. Es wird also ein Metall gewählt, das einen möglichst niedrigen Schichtwiderstand liefert.
Die Silizierung bzw. Ausbildung der Silizidregion bewirkt typischerweise eine Verringerung des Schichtwiderstandes von ca. 100 Ohm/sq einer 100 nm dicken dotierten Polysiliziumschicht auf ca. 1 Ohm/sq. Im Vergleich hierzu liegt der Schichtwiderstand einer entsprechend dicken dotierten Siliziumschicht bei ca. 10 Ohm/sq, eine Metallschicht liegt im Ohm/sq-Bereich. Darüber hinaus wird die Aufgabe, ein Verfahren der eingangs genannten Art gelöst, indem
- die erste Isolationsschicht, zumindest teilweise, bis zur vergrabenen Schicht entfernt wird, und - unmittelbar vor Herstellung eines Emitterkontaktes, eines Basiskontaktes und eines Kollektorkontaktes eine Silizidregion auf der vergrabenen Schicht zur Verfügung gestellt wird,
- wobei die Silizidregion derart ausgebildet wird, dass der Kollektorkontakt niederohmig an das Kollektorgebiet angeschlossen wird.
Hierdurch kann ohne zusätzlichen Prozessaufwand ein Hochfrequenz-Bipolartransistor erzeugt werden, der sowohl einen geringen Platzbedarf als auch einen niedrigen
Kollektorwiderstand und damit eine hohe Transitfrequenz kombiniert .
Im Unterschied zu bekannten Verfahren, wie dem so genannten Buried Metal-Verfahren, bei dem die vergrabene Schicht direkt nach seiner Erzeugung siliziert wird oder sogar vollständig aus Metall besteht, wird hier die vergrabene Schicht erst nach der vollständigen Fertigstellung des Bipolartransistors, unmittelbar vor Beginn der Herstellung der Kontakte (der Elektroden) siliziert. Damit vermeidet man das Aufbringen von Metall bereits während der Transistorherstellung und damit auch Metallkontaminationen, die eine solche Prozessführung inkompatibel und ungeeignet für heutige Transistorherstellverfahren machen .
Typischerweise wird die Silizidregion in einer Dicke zwischen 10 und 200 nm, vorzugsweise 100 nm, ausgebildet.
Eine andere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, dass zur Ausbildung der Silizidregion ein
Übergangsmetall verwendet wird, vorzugsweise Titan oder Kobalt. Dieses Übergangsmetall bildet mit Silizium das entsprechende Übergangsmetallsilizid. Typischerweise wird ein Übergansmetall gewählt, das einen möglichst niedrigen Schichtwiderstand der vergrabenen Schicht liefert.
In einer Weiterentwicklung des erfindungsgemäßen Verfahrens wird sowohl die erste Isolationsschicht als auch die zweite Isolationsschicht zumindest teilweise entfernt, so dass die vergrabene Schicht bzw. der Basisanschlussbereich zumindest teilweise freiliegen und siliziert werden können. Die Isolationsschichten bestehen üblicherweise aus Siliziumoxid oder Siliziumnitrid. Die Isolationsschicht lässt sich also im Falle von Siliziumnitrid mit Phosphorsäure, im Falle von Siliziumoxid mit Flusssäure entfernen. Bestehen beide Isolationsschichten aus demselben Material, bedarf es zur Ätzung keines zusätzlichen Prozessschritts. Bestehen die
Isolationsschichten aus unterschiedlichen Materialien, wird nach der Ätzung der ersten Isolationsschicht das Ätzmedium zur Ätzung der zweiten Isolationsschicht gewechselt.
Nach der Ätzung sind sowohl der Basisanschlussbereich als auch die vergrabene Schicht, zumindest teilweise, freigelegt und können siliziert werden. Um während der Ätzungen ein unerwünschtes Anätzen anderer Chipbereiche z. B. von Isolationsgebieten oder anderen Bauteilen zu vermeiden, kann die Ätzung unter Zuhilfenahme einer Maske erfolgen. In den Bereichen, in denen geätzt werden soll, wird die Maske entfernt, die anderen Bereiche bleiben bedeckt.
Üblicherweise erfolgt die Ätzung aufgrund der hohen Selektivität nasschemisch. Prinzipiell können aber auch trockenchemische Ätzverfahren verwendet werden.
Eine bevorzugte Weiterbildung des erfindungsgemäßen Verfahrens sieht vor, dass die Silizidregion selbstjustiert zum Basisanschlussbereich gebildet wird. Hierbei wird lediglich auf Silizium eine Silizidregion gebildet, Bereiche wie z. B. Siliziumoxid oder -nitrid werden nicht siliziert. Solch ein so genanntes „Salicide-Verfahren,, (Salicide = self- aligned Silicide) ist beispielsweise aus der DE 19958062 bekannt .
Die Definition der Lage der Silizidregion auf der vergrabenen Schicht findet also ohne Zuhilfenahme einer Fotolithographie statt. Hierdurch kann die Silizidregion relativ klein gehalten werden, beispielsweise im Bereich zwischen 0,25 bis 0,35 μm.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen im Detail erläutert. Es zeigen
Fig. 1: In schematischer Querschnittsansicht einen bekannten Bipolartransistor.
Fig. 2: In schematischer Aufsicht einen bekannten
Bipolartransistor, bei dem die vergrabene Schicht auf einer Seite mit einem Kollektorkontakt versehen ist .
Fig. 3: In schematischer Aufsicht einen bekannten
Bipolartransistor, bei dem die vergrabene Schicht auf zwei Seiten mit einem Kollektorkontakt versehen ist .
Fig. 4: In schematischer Aufsicht einen bekannten
Bipolartransistor, bei dem die vergrabene Schicht ringförmig um den Transistor mit einem
Kollektorkontakt versehen ist.
Fig. 5: In schematischer Aufsicht einen erfindungsgemäßen Bipolartransistor mit ringförmig silizierter vergrabener Schicht, selbstjustiert zum
BasisanSchlussbereich. Fig. 6: In schematischer Aufsicht einen erfindungsgemäßen Bipolartransistor mit teilweise silizierter vergrabenen Schicht, selbstjustiert zum Basisanschlussbereich.
Fig. 7: In schematischer Querschnittsansicht einen Bipolartransistor nach Strukturierung des Emitteranschlussbereiches.
Fig. 8: In schematischer Querschnittsansicht einen erfindungsgemäßen Bipolartransistor nach Ätzung der Isolationsschichten und nach Ausbildung einer Silizidregion.
Die Figur 1 zeigt in schematischer Querschnittsansicht einen bekannten Bipolartransistor 1, bei dem im Halbleitersubstrat 12 eine vergrabene Schicht 7 angeordnet ist, die von zwei Isolationsgebieten 11, hier als tiefe Gräben (Trenche) 11 ausgestaltet, begrenzt wird. Die vergrabene Schicht 7 ist über einen Kollektorkontakt 6 angeschlossen, der zur
Oberfläche des Bipolartransistors 1 elektrisch herausgeführt wird. Hierdurch wird die Integration des Bipolartransistors 1 in einen integrierten Schaltkreis ermöglicht.
Der Bipolartransistor 1 enthält weiterhin einen
Emitterkontakt 2, der an einen Emitteranschlussbereich 3 angrenzt, sowie einen Basiskontakt 4. Zur Reduzierung des Basiswiderstandes ist, wie in der Figur 1 dargestellt, auf einem Basisanschlussbereich 5 ein silizierter Basisanschlussbereich 13 vorgesehen, der den Basiskontakt 4 mit dem Basisanschlussbereich 5 verbindet. Solch ein Bipolartransistor 1 ist beispielsweise in der DE 199 58 062 beschrieben.
Das Basisgebiet 15 unterhalb des Emitteranschlussbereiches 3 kann aus Silizium-Germanium SiGe bestehen weist und eine Dicke zwischen 1 nm und 200 nm, typischerweise 30 nm auf. Unterhalb des Basisgebietes 15 ist das Kollektorgebiet 14, angrenzend zur vergrabenen Schicht 7, angeordnet. Diese vergrabene Schicht 7 ist in der Figur 1 lediglich auf einer Seite des Bipolartransistors 1 mit einem Kollektorkontakt 6 versehen .
Die Figur 2 zeigt schematisch in einer Aufsicht einen Bipolartransistor, bei dem die vergrabene Schicht 7 auf einer einzigen Seite mit einem Kollektorkontakt 6 versehen ist. Der Basisanschlussbereich 5 wird von einem Basiskontakt 4, der Emitteranschlussbereich 3 von einem Emitterkontakt 2 angeschlossen. In solch einer Ausgestaltung hat der Bipolartransistor 1 zwar eine geringe Fläche, die durch die Ausdehnung der vergrabenen Schicht 7 bestimmt wird, jedoch ist der Kollektorbereich (hier nicht dargestellt), aufgrund des relativ großen Schichtwiderstands der vergrabenen Schicht 7 lediglich auf einer Seite durch den Kollektorkontakt 6 angeschlossen.
Kleinere Kollektorwiderstände können erzielt werden, indem die vergrabene Schicht 7 nicht nur auf einer Seite, wie in der Figur 2, sondern auch auf der gegenüberliegenden Seite angeschlossen werden, wie in der Figur 3 schematisch in einer Aufsicht gezeigt. Der Bipolartransistor 1 aus der Figur 3 weist einen in etwa halb so großen Widerstand auf, wie der Bipolartransistor 1 aus der Figur 2.
Allerdings wird deutlich, dass die Fläche, die die vergrabene Schicht 7 einnimmt, größer ist, als die vergrabene Schicht 7 des Bipolartransistors aus der Figur 2. Die zusätzlich benötigte Fläche der vergrabenen Schicht 7 ergibt sich aus der Breite XI des Kollektorkontaktes 6, dem Abstand X2 von dem Kollektorkontakt 6 zum Basisanschlussbereich 5 und einem Überstand X4 der vergrabener Schicht 7, wobei der Überstand X4 in der Figur 3, den Abstand vom Kollektorkontakt 6 zum nächstliegenden Rand der vergrabenen Schicht 7 darstellt. Diese zusätzlich benötigte Fläche ist durch die zur Verfügung stehende Fotolithographie und Justiertoleranzen gegeben. Typische Kontaktlochbreiten bei der Fotolithographie sind heute beispielsweise 0,5 μm und Justiertoleranzen von 0,25 μm, so dass insgesamt die vergrabene Schicht 7 um ca. 1 μm verbreitert wird, wenn ein zusätzlicher Kollektorkontakt 6 angebracht wird.
Noch geringere Schichtwiderstände der vergrabenen Schicht 7 werden erzielt, wenn, wie in der Figur 4 schematisch gezeigt, der Kollektorkontakt 6 und die vergrabene Schicht 7 ringförmig um den Basisanschlussbereich 5 angebracht werden. Hier kann der Kollektorstrom nach vier Seiten fließen, wodurch sich der Kollektoranschlusswiderstand viertelt. Allerdings führen diese vergrößerten Kollektorkontakte 6 zu deutlich vergrößerten Abmessungen des Bipolartransistors 1. Neben den erhöhten Herstellungskosten aufgrund der größeren benötigten Fläche im Halbleitersubstrat wird auch die Kollektor-Substrat-Kapazität des Bipolartransistors 1 proportional zur zunehmenden Fläche der vergrabenen Schicht 7 vergrößert. Dies führt zu einer größeren
Gatterverzögerungszeit des Transistors oder einem erhöhten Leistungsverbrauch von integrierten Schaltungen.
Welche Transistorkonfiguration bislang verwendet wird, hängt also davon ab, ob der Transistor für höchste Transitfrequenz, wie anhand der Figur 4, geringsten Platzbedarf, wie anhand der Figur 2, oder einen Kompromiss aus beidem, wie anhand der Figur 3 beschrieben, ausgelegt wird.
Der erfindungsgemäße Bipolartransistor 1 aus der Figur 5 vereint sowohl einen niedrigen Kollektorwiderstand und damit eine hohe Transitfrequenz als auch einen geringen Platzbedarf. Die Draufsicht zeigt, dass sich die Silizidregion 8 rund um den Basisanschlussbereich 5 erstreckt. In der Figur 5 ist die Breite X3 des Überlappungsbereiches zwischen dem Kollektorkontakt 6 und der Silizidregion 8 kleiner als die Breite XI des Kollektorkontaktes 6.
Typischerweise sind die Breite X3 des Überlappungsbereiches und die Breite XI des Kollektorkontaktes 6 gleich groß. Der Kollektorkontakt 6 kann also mit seinem gesamten Querschnitt die Silizidregion 8 bedecken. Der Kollektorkontakt ist auch dann mit der Silizidregion 8 verbunden, wenn Justierungenauigkeiten auftreten.
Weiterhin kann die vergrabene Schicht 7, auf der dem Basisanschlussbereich 5 abgewandten Seite des Kollektorkontaktes 6, unsiliziert bleiben, wie dies in den Figuren 5 und 6 gezeigt ist. Dies kann von Vorteil sein, wenn andere Bauelemente, die nicht siliziert werden sollen sehr nahe liegen. Eine Hilfsmaske, die die Silizierung verhindert, kann dann kleiner gewählt werden, als bei vollständiger Silizierung der vergrabenen Schicht 7, wenn sich die Silizidregion 8 also auf der gesamte Fläche der vergrabenen Schicht 7 erstreckt. Hierdurch sinkt der mögliche
Minimalabstand der Bauelemente und damit die benötigte Fläche von integrierten Schaltkreisen.
Die Silizidregion 8 weist einen Schichtwiderstand im Ohmbereich auf. Der Schichtwiderstand der vergrabenen Schicht 7 ist damit derart erniedrigt, dass auch bei einer Metallkontaktierung der vergrabenen Schicht 7 mit Hilfe des Kollektorkontaktes 6 auf nur einer einzigen Seite des Bipolartransistors 1 das Kollektorgebiet effektiv von allen Seiten durch die Silizidregion 8 niedrohmig angeschlossen ist.
Es ist hierbei nicht nötig, dass die Silizidregion 8 als geschlossener Ring zum Kollektorkontakt 6 geführt wird. Eine deutliche Verringerung des Kollektorwiderstands ergibt sich bereits, wenn die vergrabene Schicht 7 beispielsweise nur bis zu den Stirnseiten des Bipolartransistors 1 siliziert wird, wie anhand der Figur 6 in einer sσhematischen Aufsicht gezeigt ist. Hier erstreckt sich die Silizidregion 8 zumindest bis auf Höhe des Emitterkontaktes 2.
Diese Konfiguration kann beispielsweise günstig sein, wenn, wie anhand der Figur 1 gezeigt, der Basisanschlussbereich 5 teilweise über ein Isolationsgebiet wie einen Trench geführt wird. Somit können die Transistorabmessungen so klein wie möglich gehalten werden.
Für den erfindungsgemäßen Bipolartransistor 1 ist es unwesentlich, ob die Silizidregion 8 die gesamte, nicht vom Basisanschlussbereich 5 bedeckte, vergrabene Schicht 7 bedeckt, oder Bereiche der vergrabenen Schicht 7 unsiliziert bleiben, so lange eine durchgehende Verbindung von der Silizidregion 8 zum Kollektorkontakt 6 besteht.
Anhand der Figuren 7 und 8 wird im Folgenden beschrieben, wie eine Silizidregion 8 selbstjustiert zum Basisanschlussbereich 5, ohne wesentlichen Zusatzaufwand im Vergleich zu bekannten Herstellungsverfahren, erzeugt wird.
Zunächst wird ein Bipolartransistor 1 in bekannter Weise hergestellt, wobei eine vergrabene Schicht 7, ein Kollektorgebiet 14, eine erste Isolationsschicht 10 auf der vergrabenen Schicht 7 und dem Kollektorgebiet 14, ein Basisgebiet 15 auf dem Kollektorgebiet 14, ein Basisanschlussbereich 5, eine zweite Isolationsschicht 9 auf dem Basisanschlussbereich 5 und ein Emitteranschlussbereich 3 erzeugt werden. Der Emitterbereich, der an den Basisbereich 15 angrenzt ist nicht gezeigt.
Sowohl die zweite Isolationsschicht 9, als auch die erste Isolationsschicht 10, können beispielsweise aus Siliziumoxid oder Siliziumnitrid bestehen. Die erste Isolationsschicht 10 kann eine Dicke von einigen 100 nm, vorzugsweise 100 bis 600 nm, die zweite Isolationsschicht 9 eine Dicke zwischen 50 bis 300 nm aufweisen. Im Allgemeinen ist die erste Isolationsschicht 10 dicker als die zweite Isolationsschicht 9.
Die vergrabene Schicht 7 besteht typischerweise aus einer 1 bis 9 μm hochdotierten Silizium Schicht, das Kollektorgebiet 14 aus einer 100 bis 1000 nm dicken epitaktischen Silizium- Schicht und der Basisanschlussbereich 5 aus einer 50 bis 300 nm dicken hochdotierten Polysilizium-Schicht .
Solch ein bekanntes Verfahren zur Herstellung eines Bipolartransistors 1 ist beispielsweise ausführlich in der DE 199 58 062 C2 beschrieben.
Im erfindungsgemäßen Verfahren wird nun vorzugsweise, wie anhand der Figur 8 gezeigt, die erste Isolationsschicht 10 über der vergrabenen Schicht 7, im Falle von Siliziumoxid mit Flusssäure, im Falle von Siliziumnitrid mit Phosphorsäure, entfernt. Diese Ätzung findet selbstjustiert zum Basisanschlussbereich 5 statt. Um während dieser Ätzungen ein unerwünschtes Anätzen anderer Chipbereiche zu vermeiden, kann die Ätzung unter Zuhilfenahme einer Maske, die beispielsweise aus Lack sein kann, erfolgen, die Bereiche, in denen nicht geätzt werden soll, abdeckt und nur die Bereiche freigelassen werden, die in einem nachfolgenden Verfahrensschritt siliziert werden sollen.
Es ist denkbar, lediglich die erste Isolationsschicht 10 vollständig bis zur vergrabenen Schicht 7 zu entfernen, um eine Silizidregion 8 in der vergrabenen Schicht 7 herzustellen.
Für die Herstellung der Silizidregion 8 kann beispielsweise entweder ein Metall direkt aufgebracht werden (z. B. mit Hilfe von Sputtern) und die Oberfläche der vergrabenen
Schicht 7 und des Metalls in Silizid umgewandelt werden oder ein Silizid direkt aufgebracht werden. Die Dicke solch einer Silizidregion 8 liegt typischerweise im Bereich zwischen 10 und 200 nm.
Soll neben der vergrabenen Schicht 7 zusätzlich auch der Basisanschlussbereich 5 siliziert werden, wird die zweite Isolationsschicht 9 ebenfalls entfernt. Besteht die zweite Isolationsschicht 9 und die erste Isolationsschicht 10 aus demselben Material, so ist es üblicherweise hierzu nicht einmal nötig, die Ätzzeit zu verlängern, da meist die erste Isolationsschicht 10 dicker als die zweite Isolationsschicht 9 ist. Bestehen die Isolationsschichten 9 und 10 aus unterschiedlichen Materialien, wird nach der Ätzung der zweiten Isolationsschicht 9 das Ätzmedium zum Entfernen der ersten Isolationsschicht 10 gewechselt.
Sowohl die zweite Isolationsschicht 9 als auch die erste Isolationsschicht 10 können jeweils aus verschiedenen Schichten aufgebaut sein. Die Ätzungen sind dann derart auszuführen, dass zumindest alle Schichten dieser Isolationsschichten 9 und 10 entfernt werden.
Das oben beschriebene Verfahren bewirkt, dass die vergrabene Schicht 7 selbstjustiert zum Basisanschlussbereich 5 siliziert wird. Die Silizidregion 8 auf der vergrabenen Schicht 7 ist hierdurch in Falllinie zur äußeren Grenze des Basisanschlussbereichs 5 angeordnet, d.h. die Silizidregion 8 grenzt in einer Aufsicht, wie aus den Figuren 5 und 6 ersichtlich, direkt an den Basisanschlussbereich 5. Hierdurch sind besonders kleine Abmessungen des Bipolartransistors 1 möglich, die kleiner sind, als über Fotolithographie hergestellt. Weitere Vorteile einer Selbst ustierung liegen im symmetrischen Aufbau des Bipolartransistors 1. Darüber hinaus fallen geringere Kosten an, als bei justierten Verfahren, da keine Lithographie nötig ist.
Im Anschluss wird der Bipolartransistor 1 in der üblichen Weise fertig gestellt, d. h. es wird ein Dielektrikum abgeschieden, das den gesamten Bipolartransistor 1 bedeckt. Anschließend werden Metallkontakte, der Emitterkontakt, der Basiskontakt und der Kollektorkontakt, erzeugt und Metallisierungsebenen abgeschieden .
Das oben beschriebene Verfahren lässt sich sowohl für selbstjustierte Doppelpolysiliziumtransistoren, d. h. solche Transistoren bei denen der Emitter- und Basisanschlussbereich jeweils aus Polysilizium bestehen und zueinander selbst justiert sind, als auch für Polytransistoren oder justierte Transistoren anwenden.
Insgesamt wird durch die Erfindung erreicht, dass ein Hochfrequenz-Bipolartransistor zur Verfügung gestellt wird, der sowohl geringen Platzbedarf und dadurch geringeren Leistungsverbrauch, als auch einen niedrigen Kollektorwiderstand und damit eine hohe Transitfrequenz miteinander kombiniert. Darüber hinaus wurde ein erfindungsgemäßes Verfahren vorgestellt, das die Herstellung einen Hochfrequenz-Bipolartransistors mit den oben genannten Eigenschaften, ohne zusätzlichen Prozessaufwand ermöglicht.
Der erfindungsgemäße Hochfrequenz-Bipolartransistor weist, im Vergleich zu bekannten Bipolartransistoren mit gleichem Platzbedarf, einen geringeren Kollektorwiderstand und damit eine bessere Transistorleistung, wie eine höhere Transitfrequenz, geringere Gatterverzögerungszeiten, oder einen geringeren Leistungsverbrauch von integrierten Schaltkreisen auf. Hierbei sind die Herstellungskosten vergleichbar.
Im Vergleich zu bekannten Hochfrequenz-Bipolartransistoren mit ringförmig angeschlossenem Kollektor, zeigt der erfindungsgemäße Hochfrequenz-Bipolartransistor ähnlich schnelle Transitfrequenzen, jedoch bei deutlich geringeren Herstellungskosten aufgrund des geringeren Platzbedarfs, und geringeren Leistungsverbrauch, aufgrund der kleineren Kollektor-Substrat-Kapazität .

Claims

Patentansprüche
1. Hochfrequenz-Bipolartransistor (1) bestehend aus zumindest - einem Emitterkontakt (2) , der an einen Emitteranschlussbereich (3) angrenzt,
- einem Basiskontakt (4) , der an einen Basisanschlussbereich (5) angrenzt,
- einem Kollektorkontakt (6), der an einen Kollektoranschlussbereich (7) angrenzt, wobei als
Kollektoranschlussbereich eine vergrabene Schicht (7) vorgesehen ist, die den Kollektorkontakt (6) mit einem Kollektorgebiet (14) verbindet, dadurch gekennzeichnet , dass eine Silizidregion (8) auf der vergrabenen Schicht (7) vorgesehen ist, die den Kollektorkontakt (6) niederohmig an das Kollektorgebiet (14) anschließt.
2 . Bipolartransistor nach Anspruch 1 d a d u r c h g e k e n n z e i c h n e t , dass die Silizidregion (8) eine Dicke im Bereich zwischen 10 und 200 nm aufweist.
3. Bipolartransistor nach einem der Ansprüche 1 bis 2 dadurch gekennzeichnet, dass die Silizidregion (8) zumindest ein Übergangsmetall enthält .
4. Verfahren zur Herstellung eines Hochfrequenz- Bipolartransistors (1) , bei dem
- ein Kollektoranschlussbereich (7),
- ein Kollektorgebiet (14),
- zumindest auf dem Kollektoranschlussbereich (7) eine erste Isolationsschicht (10), - ein Basisgebiet (15)
- ein Basisanschlussbereich (5) , - zumindest auf dem Basisanschlussbereich (5) eine zweite Isolationsschicht (9) und
- ein Emitteranschlussbereich (3) zur Verfügung gestellt werden, - wobei der Kollektoranschlussbereich als vergrabene Schicht (7) ausgeführt wird, dadurch gekennzeichnet , dass
- die erste Isolationsschicht (10) , zumindest teilweise, bis zur vergrabenen Schicht (7) entfernt wird und
- unmittelbar vor Herstellung eines Emitterkontaktes (2) , eines Basiskontaktes (4) und eines Kollektorkontaktes
(6) eine Silizidregion (8) auf der vergrabenen Schicht
(7) zur Verfügung gestellt wird, - wobei die Silizidregion (8) derart ausgebildet wird, dass der Kollektorkontakt (6) niederohmig an das Kollektorgebiet (14) angeschlossen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet , dass die Silizidregion (8) in einer Dicke zwischen 10 und 200 nm ausgebildet wird.
6 . Verfahren nach einem der Ansprüche 4 bis 5, d a d u r c h g e k e n n z e i c h n e t , dass zur Ausbildung der Silizidregion (8) ein Übergangsmetall verwendet wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet , dass sowohl die zweite Isolationsschicht (9) als auch die erste Isolationsschicht (10) , zumindest teilweise, entfernt werden.
8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet , dass die Silizidregion (8) selbstjustiert zum Basisanschlussbereich (5) gebildet wird.
PCT/EP2004/050335 2003-04-23 2004-03-19 Bipolartransistor und verfahren zur herstellung desselben WO2004095584A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006500120A JP4781259B2 (ja) 2003-04-23 2004-03-19 バイポーラトランジスタおよびその製造方法
EP04721910A EP1616355B1 (de) 2003-04-23 2004-03-19 Bipolartransistor und verfahren zur herstellung desselben
DE502004007560T DE502004007560D1 (de) 2003-04-23 2004-03-19 Bipolartransistor und verfahren zur herstellung desselben
US11/254,502 US7719088B2 (en) 2003-04-23 2005-10-20 High-frequency bipolar transistor
US12/716,692 US7968972B2 (en) 2003-04-23 2010-03-03 High-frequency bipolar transistor and method for the production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10318422.8 2003-04-23
DE10318422A DE10318422B4 (de) 2003-04-23 2003-04-23 Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/254,502 Continuation US7719088B2 (en) 2003-04-23 2005-10-20 High-frequency bipolar transistor

Publications (1)

Publication Number Publication Date
WO2004095584A1 true WO2004095584A1 (de) 2004-11-04

Family

ID=33304889

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/050335 WO2004095584A1 (de) 2003-04-23 2004-03-19 Bipolartransistor und verfahren zur herstellung desselben

Country Status (6)

Country Link
US (2) US7719088B2 (de)
EP (1) EP1616355B1 (de)
JP (1) JP4781259B2 (de)
CN (2) CN100472800C (de)
DE (2) DE10318422B4 (de)
WO (1) WO2004095584A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8691867B2 (en) 2005-12-19 2014-04-08 Janssen Pharmaceutica Nv Use of benzo-fused heterocycle sulfamide derivatives for the treatment of substance abuse and addiction

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087977B (zh) * 2009-12-04 2012-04-18 无锡华润上华半导体有限公司 垂直npn晶体管及其制造方法
CN102097464B (zh) * 2009-12-15 2012-10-03 上海华虹Nec电子有限公司 高压双极晶体管
US8536012B2 (en) 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US9093491B2 (en) 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US8796149B1 (en) 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
US9761701B2 (en) 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
US9892958B2 (en) * 2014-12-02 2018-02-13 Globalfoundries Inc. Contact module for optimizing emitter and contact resistance
CN111063723B (zh) * 2019-11-25 2021-12-28 深圳深爱半导体股份有限公司 开关集成控制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596221A (en) * 1994-09-29 1997-01-21 Mitsubishi Denki Kabushiki Kaisha Bipolar transistor with emitter double contact structure
US20020149062A1 (en) * 1997-05-20 2002-10-17 Hideaki Nii Semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979010A (en) * 1986-07-16 1990-12-18 Texas Instruments Incorporated VLSI self-aligned bipolar transistor
EP0337720B1 (de) 1988-04-11 1998-08-19 Synergy Semiconductor Corporation Verfahren zur Herstellung eines Bipolartransistors
IT1227333B (it) 1988-08-04 1991-04-08 Ciba Geigy Spa Composti contenenti gruppi piperidinici sostituiti atti all'impiego come stabilizzanti per materiali organici
US5177582A (en) * 1989-09-22 1993-01-05 Siemens Aktiengesellschaft CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same
JPH05243256A (ja) * 1992-03-02 1993-09-21 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
DE69402221T2 (de) * 1993-01-29 1997-08-14 Nat Semiconductor Corp Bipolartransistoren und deren Herstellungsverfahren
US5541121A (en) * 1995-01-30 1996-07-30 Texas Instruments Incorporated Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
US5665614A (en) * 1995-06-06 1997-09-09 Hughes Electronics Method for making fully self-aligned submicron heterojunction bipolar transistor
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base
KR100245813B1 (ko) * 1997-05-28 2000-03-02 윤종용 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법
JP3628873B2 (ja) * 1998-04-28 2005-03-16 富士通株式会社 半導体装置及びその製造方法
DE19842106A1 (de) * 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
TW460978B (en) * 1999-03-15 2001-10-21 Matsushita Electric Ind Co Ltd A semiconductor device and its fabrication method
FR2799048B1 (fr) * 1999-09-23 2003-02-21 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire vertical auto-aligne
DE19958062C2 (de) * 1999-12-02 2002-06-06 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor
DE10004111A1 (de) * 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
GB0012925D0 (en) * 2000-05-30 2000-07-19 Secr Defence Bipolar transistor
US6770952B2 (en) * 2001-04-30 2004-08-03 Texas Instruments Incorporated Integrated process for high voltage and high performance silicon-on-insulator bipolar devices
JP2003023011A (ja) * 2001-07-05 2003-01-24 Matsushita Electric Ind Co Ltd バイポーラトランジスタ装置及びその製造方法
US6998320B2 (en) * 2003-04-23 2006-02-14 Triquint Semiconductor, Inc. Passivation layer for group III-V semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596221A (en) * 1994-09-29 1997-01-21 Mitsubishi Denki Kabushiki Kaisha Bipolar transistor with emitter double contact structure
US20020149062A1 (en) * 1997-05-20 2002-10-17 Hideaki Nii Semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHIH-FANG HUANG ET AL: "4H-SiC npn bipolar junction transistors with BVceo > 39200 V", PROCEEDINGS OF THE 14TH. INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS. ISPSD'02. SANTA FE, NM, JUNE 4 - 7, 2002, INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & IC'S, NEW YORK, NY : IEEE, US, 4 June 2002 (2002-06-04), pages 57 - 60, XP010591565, ISBN: 0-7803-7318-9 *
KONDO M ET AL: "VARIATION IN EMITTER DIFFUSION DEPTH BY TISI2 FORMATION ON POLYSILICON EMITTERS OF SI BIPOLAR TRANSISTORS", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE INC. NEW YORK, US, vol. 48, no. 9, September 2001 (2001-09-01), pages 2108 - 2117, XP001082164, ISSN: 0018-9383 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8691867B2 (en) 2005-12-19 2014-04-08 Janssen Pharmaceutica Nv Use of benzo-fused heterocycle sulfamide derivatives for the treatment of substance abuse and addiction

Also Published As

Publication number Publication date
DE10318422B4 (de) 2006-08-10
CN101355100A (zh) 2009-01-28
CN101355100B (zh) 2011-01-05
JP2006524424A (ja) 2006-10-26
EP1616355A1 (de) 2006-01-18
US20060038258A1 (en) 2006-02-23
DE10318422A1 (de) 2004-11-25
US7719088B2 (en) 2010-05-18
CN100472800C (zh) 2009-03-25
CN1777995A (zh) 2006-05-24
US7968972B2 (en) 2011-06-28
JP4781259B2 (ja) 2011-09-28
US20100155896A1 (en) 2010-06-24
EP1616355B1 (de) 2008-07-09
DE502004007560D1 (de) 2008-08-21

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
EP2830097B1 (de) Bipolartransistor mit selbstjustiertem Emitterkontakt und Verfahren zu dessen Herstellung
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE69328758T2 (de) Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102004055640B4 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3850309T2 (de) Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren.
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE10318422B4 (de) Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
EP0687013A1 (de) Bipolartransistor und Herstellungsverfahren
DE69027566T2 (de) Halbleiteranordnung mit einer Mehrschichten-Gateelektrode und Verfahren zu ihrer Herstellung
DE69026675T2 (de) MIS-Kapazitätselement
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE10250204B4 (de) Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
DE2347394C2 (de) Integrierte Darlington-Schaltungsanordnung
EP1122796A2 (de) Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
DE112013003623T5 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
WO2003049192A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE3789003T2 (de) Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung.

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004721910

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11254502

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048107075

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006500120

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2004721910

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11254502

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 2004721910

Country of ref document: EP